JP3952618B2 - 表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ブラックマスクにより黒を表現する自発光表示装置に関する。
【０００２】
【従来の技術】
自発光素子を用いた表示装置としては、エレクトロルミネッセンス（以下、ＥＬと称する）素子を用いたもの、特に複数の有機ＥＬ素子を用いたＥＬ表示装置が知られている。 このＥＬ表示装置においては、自発光するＥＬ素子により多色発光カラー表示も可能であるが、ＥＬ表示装置の表示部においてＥＬ素子を非発光状態としても、そのままでは、表示部のＥＬ素子のカソード電極を含む各画素の構成要素が光りを反射するため、暗い色、特に黒を表現することが困難である。
そこで、このような自発光表示装置において、黒を表現する（ブラックレベルを確保する）手法として、光の透過率を制限するフィルタを表示装置の表示面に配置して表示面を覆ってしまう手法（透過率制限法）が、最も一般的に使用されている。
【０００３】
すなわち、上述の手法によれば、表示装置の表示部に当たる光は、フィルタを透過してＥＬ素子等に当たって反射し、反射光が再びフィルタを透過することになり、フィルタの光透過率が低ければ、反射光が極めて弱くなり、表示部に光りが吸収された状態となることで、黒を表現することができる。
しかし、上述のような手法は、技術的に容易であるが、フィルタの背面側に配置されたＥＬ素子からの発光がフィルターを透過することで、ＥＬ素子からの光りがフィルタに妨げられることになる。
このようなフィルタとしては最もロスの少ない円偏光フィルタでも表示光の大幅なロスが避けられないという課題がある。
【０００４】
そして、このようなフィルタを用いた表示装置においては、フィルタを透過した表示光を所望の輝度とするために、自発光素子の輝度を高く設定する必要があり、その分消費電力も高くなるので、フィルタにより黒を表現することが、低消費電力の表示装置を実現する際のネックになっている。
以上のことから、低消費電極の自発光表示装置において黒を表現するには、フィルタを使わない方法を採用する必要がある。
【０００５】
そして、フィルタを使わないで黒を表現する方法としては、図１７に示すように、画素の全面積に対する発光源１の面積率（以下、開口率と称する）を大幅に削減するとともに、空いた残面積に可視光の吸収率が高い素材、すなわち、ブラックマスク２を配置するブラックマスク開口率制限法がある。
ブラックマスク２を用いた場合には、図１７に示すように、ガラス基板４上にブラックマスク２及びそれらの間隙に透明部材５を設け、透明部材５上に発光源１が設けられた構造となり、ブラックマスク２に当たった外光は、そのほとんどが吸収され、反射光が僅かなものとなるとともに、発光源に当たった外光は、その一部が反射することになるが、発光源自体の開口率が少ないので、全体としての反射光は僅かなものとなる。一方、発光源からの表示光３は、ほとんど妨げられることがなく、その多くを表示に利用することができる。
従って、ブラックマスク２を用いた黒の表現は、低消費電力の表示装置を実現するのに原理的に適している。
【０００６】
【発明が解決しようとする課題】
ところで、ブラックマスクを用いた場合には、画素ピッチが有る程度長い場合に、一つの画素の発光源から上記画素に隣接する画素の発光源までのブラックマスクの幅が、人間の目に視認可能な幅と成ってしまい、表示を行った場合に、ブラックマスクが格子状に見えてしまうという課題があった。
図１８は、有機ＥＬ素子を用いた多色発光カラー表示装置の表示部の一部を示す平面図である。
この表示装置においては、カラー配列が縦ストライプ、すなわち、各列毎にＲＧＢ（赤、緑、青）の各色の画素ｐが繰り返して配置された状態となっており、縦一列を見た場合には、各画素ｐが全て同じ色の画素となっているとともに、横一行を見た場合には、三つの画素ｐ毎にＲＧＢ一組とされている。
【０００７】
従って、横に三つ並んだ一組の画素ｐが、表示される画像上において、一つの色を示すことになり、三つ並んだ一組の画素の形状がほぼ正方形となるようになっているので、各画素は縦長の矩形状とされ、例えば、その縦横比が略３：１とされている。そして、各画素においては、ＥＬ素子の露出した発光領域６の周囲をブラックマスク２が囲むように配置されるとともに、発光領域６は、画素とほぼ同様の矩形状とされて、画素の中央部に配置されている。
【０００８】
そして、上記表示装置においては、画素ピッチが１９８μｍとされており、上述のように矩形状の画素の縦の長さが１９８μｍとされ、横の長さが６６μｍとされている。そして、発光領域６のサイズは、縦の長さが６２μｍ、横の長さが２０μｍとされている。
従って、縦方向の隣り合う発光領域６間に配置されたブラックマスク２の幅が１３６μｍとなり、横方向に隣り合う発光領域６間に配置されたブラックマスク２の幅が４６μｍとなる。
【０００９】
ここで、このようなディスプレイを携帯情報機器に適用したときの視認者とディスプレイとの一般的な視認距離を３００[ｍｍ]程度とすると、通常視認できる最小間隔は、９０μｍであり、縦方向の隣り合う発光領域６間に配置されたブラックマスク２の線幅が１３６μｍとされた場合に、少なくとも３０ｃｍの距離から十分に視認できる線幅となる。一方、横方向に隣り合う発光領域６間に配置されたブラックマスク２は、その線幅が４６μｍなので、３０ｃｍの距離からは視認できない。
【００１０】
従って、この表示装置においては、画像を表示した際に横方向のストライブ（格子）状にブラックマスク２が見えてしまうことになる。
また、単色発光表示の表示装置においては、上述のカラーの表示装置の横に並んだ三つの画素が一つの画素となるので、この場合には、横方向に隣り合う発光領域６間に配置されたブラックマスクの幅も広くなり、画像を表示した際に縦横の格子状にブラックマスク２が見えてしまうことになる。
【００１１】
本発明は上記事情に鑑みてなされたものであり、ブラックマスクを用いて黒を表現することで消費電力の低減を図るとともに、表示中にブラックマスクが視認されるのを抑制することができ、また、さらに消費電力の低減を図ることができる表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の請求項１記載の表示装置は、各画素の複数の表示領域にそれぞれ、互いに離間した状態で縦方向に配置された自発光素子が設けられ、かつ、前記自発光素子が、各画素毎に設けられたアクティブ素子により発光を制御されるとともに、前記自発光素子が上記アクティブ素子に並列に接続され、前記自発光素子間には遮光膜が設けられており、前記自発光素子は各画素の複数の表示領域ごとに同じ色に発光し、横方向に三つ並んだ画素にＲＧＢ各色の画素が一つずつ配置され、縦に隣接して並んだ画素間の前記自発光素子の間隔は、同一画素内の縦に並んだ前記自発光素子の間隔に等しいことを特徴とする。
【００１３】
上記構成によれば、画素ピッチがある程度長く、かつ、表示領域の開口率、すなわち、最も暗い輝度階調をより暗くしてコントラスト比を高くするために画素の全面積に対する発光領域の面積率を極めて小さく設定した場合に、隣り合う表示領域間に配置されるスペース（例えば遮光膜）の幅が長くなり、遮光膜が視認可能な幅となってしまうような場合に、各画素に複数の表示領域を互いに離間して配置すること、すなわち、各画素内に複数の表示領域を分散して配置することにより、各表示領域間の幅を狭くすることができるので、遮光膜の幅を狭くして、遮光膜が視認される状態となるのを抑制することができる。
【００１４】
なお、一つの自発光素子を備えるとともに、一画素内の遮光膜に複数の開口を設け、これらの開口から自発光素子がそれぞれ露出するようにすれば、一画素内に複数の表示領域を設けることも可能であり、これによって遮光膜が視認される状態となるようにすることが可能であるが、消費電力を考慮した場合に、自発光素子の多くの部分が遮光膜と重なった状態となるような構成は好ましくなく、一画素に複数の表示領域に対応する複数の自発光素子を配置することが好ましい。
【００１５】
また、上記自発光素子とは、例えば、有機ＥＬ素子であるが、自発光素子が有機ＥＬ素子でなくとも、上述の効果を奏することが可能であり、自発光素子として機能するものであれば、本発明に用いることができる。
また、遮光膜は、可視光を反射しずらい素材、すなわち、可視光吸収の高い素材からなるものであれば黒色でなくてもよい。
また、一画素内の複数の表示領域は、互いに離間するとともに、少なくとも一部の表示領域が画素の中央部ではなく、隣接する画素に近接する位置、すなわち、画素の周縁部に配置され、隣接する画素の表示領域に近づくように配置されていることが好ましい。
【００１６】
本発明の請求項２記載の表示装置は、請求項１に記載の表示装置において、前記複数の表示領域の離間距離は９０μｍより短いことを特徴とする。このため空間周波数の観点から複数の表示領域間のスペースを視認しにくくなり、良好な表示特性を得ることができる。
本発明の請求項３記載の表示装置は、請求項１または２に記載の表示装置において、前記複数の表示領域は等間隔に離間されていることを特徴とする。このため、表示領域間のスペースの距離を最も効率的に短くすることができる。
【００１７】
上記構成によれば、請求項１記載の構成と同様の効果を奏する。
【００１８】
なお、上記自発光素子には、上述のように、例えば、有機ＥＬ素子があるが、アクティブ素子により流れる電流を制御することで発光を制御することができる自発光素子であれば、有機ＥＬ素子以外であっても良い。
また、上記アクティブ素子は、例えば、ＴＦＴであるが、上記有機ＥＬ素子は、電流が流れている間だけ発光し、アクティブ素子は基本的に外部からデータとなる信号が入力された間だけ電流を出力するので、一フレーム分の表示データを各画素のアクティブ素子に入力している間、所定期間だけ自発光素子が発光状態を保てるように。データ信号が入力され終わった後も僅かな時間だけ、ＥＬ素子に電流が流れるようになった機構を有する必要がある。
また、アクティブ素子として、入力されたデータ信号を記憶するメモリ性を有するダブルゲートメモリ薄膜トランジスタ（以後、ＤＧメモリＴＦＴと称する）のような素子を用いた場合には、記憶されたデータに基づいて１フレーム分の時間の間に多数回、ＥＬ素子を光らせるようにして、１フレーム分の間ほぼ連続した表示を行うものとしても良い。
【００２１】
【発明の実施の形態】
以下に、本発明の実施の形態の第一例の表示装置を図面を参照して説明する。図１は第一例の自発光表示装置の一画素の構成を説明するための回路図であり、図２は表示装置の一画素のカソードを除く平面構造を示すものであり、図３は上記一画素の断面構造を示すものであり、図４は表示装置の表示画面の一部を示すものである。
【００２２】
なお、第一例の表示装置は、本発明を有機ＥＬ表示装置に応用したものであり、図１〜３に示されるような画素ｐが、その一部を図４に示すように、マトリクス状に多数整列された状態で配設されることにより表示装置の表示部分が構成されるものである。そして、表示装置の表示部分の各画素ｐのアクティブ素子に信号を出力するためのドライバや電源等が接続されることにより画像が表示可能なものであり、単色発光表示、多色発光カラー表示が可能な画像表示装置とすることができる。
【００２３】
図１に示すように、第一例の自発光表示装置の一画素ｐにおいては、選択ライン１１（ゲートライン）にゲート電極１３ａが接続され、データライン１２（ドレインライン）にドレイン電極１３ｂが接続された選択トランジスタ１３と、該選択トランジスタ１３のソース電極１３ｃにゲート電極１４ａを接続され、ドレイン電極１４ｂにＥＬ用電源から電圧が供給されるＥＬ電源ライン１５が接続された駆動トランジスタ１４とを備えている。 また、選択トランジスタ１３のソース電極１３ｃと駆動トランジスタ１４のゲート電極１４ａとを繋ぐ接続ライン１６には付加容量１７が設けられている。
【００２４】
そして、第一例においては、駆動トランジスタ１４のソース電極１４ｃに第一ＥＬ素子１８と、第二ＥＬ素子１９と、第三ＥＬ素子２０とが並列に接続されている。また、第一〜第三ＥＬ素子１８，１９，２０のアノード２２（図２，３に図示）が駆動トランジスタ１４のソース電極１４ｃに接続され、カソード２３（図３に図示）が接地されている。
そして、図２及び図３の一画素ｐの平面構造及び断面構造を参照して、一画素ｐの構造をより具体的に説明すると、例えば、図２に示すように、画素ｐの横の各行毎に選択ライン１１が左右に延在して配置され、画素ｐの縦の各列毎にデータライン１２が上下に延在して配置されている。また、画素ｐの縦の列毎にＥＬ用の電源に接続されたＥＬ電源ライン１５が上下に延在して配置されている。
【００２５】
そして、上述のように選択トランジスタ１３のドレイン電極１３ｂがデータライン１２に接続され、選択トランジスタ１３のゲート電極１３ａが選択ライン１１に接続されている。また、選択トランジスタ１３のソース電極１３ｃは、接続ライン１６を介して駆動トランジスタ１４に接続されている。
また、接続ライン１６には、付加容量１７が設けられており、該付加容量１７は、ＥＬ電源ライン１５に沿った接続ライン１６とその上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたキャパシタ電極１７ａとから構成されている。
なお、キャパシタ電極１７ａは、例えば、後述する各画素ｐ共通のカソード２３に接続されている。また、付加容量１７は、上述のものに限られるものではなく、どのような形でも静電容量を有し、選択ライン１１もしくはデータライン１２の電圧がしきい値未満となった後も所定の間、駆動トランジスタ１４のゲート電極に印加する所定の電圧を保持できるものならば良い。
【００２６】
また、駆動トランジスタ１４は、上述のように、そのゲート電極１４ａが接続ライン１６を介して選択トランジスタ１３のソース電極１３ｃに接続されるとともに、そのドレイン電極１４ｂがＥＬ電源ライン１５に接続されている。
そして、駆動トランジスタ１４のソース電極１４ｃに、第一〜第三ＥＬ素子１８、１９、２０共通のアノード２２が接続されている。
【００２７】
また、アノード２２に対向するように全画素ｐ共通のカソード２３（図３に図示）が設けられている。そして、第一〜第三ＥＬ素子１８、１９、２０は、それら共通のアノード２２と全画素ｐ共通のカソード２３との間に、三つの発光部１８ａ、１９ａ、２０ａを配置することにより形成されている。また、カソード２３は接地された状態となっている。 なお、アノード２２は、例えば、ＩＴＯからなる透明電極であり、カソード２３は、望ましくは仕事関数の低い金属等の元素からなるものであり、発光部１８ａ、１９ａ、２０ａは、周知の有機ＥＬ層として、例えば、正孔輸送層、発光層、電子輸送層等からなるものである。
【００２８】
また、第一〜第三ＥＬ素子１８、１９、２０は、アノード２２とカソード２３とが共通となっており、見方を変えれば、一つのＥＬ素子に三つの有機ＥＬ層が互いに離間した状態で配置されたものとみなすこともできる（すなわち、一つのＥＬ素子に三つの発光領域が有るとみなすこともできる）が、ここでは、三つの発光部１８ａ、１９ａ、２０ａと、これら発光部１８ａ、１９ａ、２０ａにそれぞれちょうど重なるアノード２２及びカソード２３の部分とをそれぞれ第一〜第三ＥＬ素子１８、１９、２０とみなし、三つの発光部１８ａ、１９ａ、２０ａの位置を第一〜第三ＥＬ素子１８、１９、２０の位置とみなすものとする。
【００２９】
そして、第一例においては、画素ｐの形状を縦横比がほぼ３：１とされた縦長の矩形状とし、第一〜第三ＥＬ素子１８、１９、２０が縦に一列に並んだ状態とするとともに、第一〜第三ＥＬ素子１８、１９、２０が互いにほぼ等間隔で配置されているものとする。さらに、縦一列の画素ｐにおいて、上側の画素ｐの一番下側の第三ＥＬ素子２０と、下側の画素ｐの一番上側の第一ＥＬ素子１８との間隔が、一画素ｐ内の各ＥＬ素子１８、１９、２０同士の間隔とほぼ等しいものとされている。すなわち、一列の画素ｐ中に設けられた各ＥＬ素子１８、１９、２０は、一列に並んだ状態に配置されるとともに、一列の全ての画素ｐ内のＥＬ素子１８、１９、２０がほぼ等間隔で配置されている。
【００３０】
また、図３の断面構造に示すように、表示装置の各画素ｐは、ガラス基板２４上に形成されるものであり、ガラス基板２４上には、発光部１８ａ、１９ａ、２０ａの発光領域（図３においては１８ａだけを図示）を除く部分にブラックマスク２５（例えば、反射防止膜（遮光幕）としての酸化クロム）が形成されている。そして、このブラックマスク２５の層上に、絶縁膜２６が形成されている。この絶縁膜２６上の選択トランジスタ１３及び駆動トランジスタ１４となる部分に、表面に陽極酸化膜を有するゲート電極１３ａ、１４ａが形成されている。
【００３１】
そして、上述のようにゲート電極１３ａ、１４ａが形成された絶縁膜２６上を、ゲート電極１３ａ、１５ａも覆ってしまうようにゲート絶縁膜２７（例えば、ＳｉＮ）が形成されている。また、ゲート絶縁膜２７の下には、選択トランジスタ１３のゲート電極１３ａに接続される選択ライン１１（図３において図示略）や、選択トランジスタ１３のソース電極１３ｃと駆動トランジスタ１４のゲート電極１４ａとを繋ぐ接続ライン１６（ゲート配線となる、例えば、Ａｌ合金）が形成されている。なお、図３において、接続ライン１６とゲート電極１４ａとは離れているが、これらは図２に示すように接続されている。
【００３２】
そして、ゲート絶縁膜２７上に、選択トランジスタ１３及び駆動トランジスタ１４のチャネルが形成される領域となるｉ−Ｓｉ層１３ｄ、１４ｄ（真性半導体層）が形成され、その上に絶縁材料からなるブロッキング層１３ｅ、１４ｅが形成され、該ブロッキング層１３ｅ、１４ｅの左右にドレイン領域１３ｆ、１４ｆ（ｎ+Ｓｉ）とソース領域１３ｇ、１４ｇ（ｎ+Ｓｉ）とがそれぞれ形成されている。また、ドレイン領域１３ｆ、１４ｆ上にドレイン電極１３ｂ、１４ｂ（例えば、Ａｌ合金）が設けられ、ソース領域１３ｇ、１４ｇ上にソース電極１３ｃ、１４ｃが設けられている。
【００３３】
また、上記ゲート絶縁膜２７上には、第一〜第三ＥＬ素子１８、１９、２０共通のアノード２２が形成されるとともに、アノード２２に接続された駆動トランジスタ１４のソース電極１４ｃが形成されている。ゲート絶縁膜２７上には、さらにドレイン電極１３ｂ、１４ｂやソース電極１３ｃ、１４ｃと同時に一括してパターニング形成して得られるＥＬ電源ライン１５及びデータライン１２が設けられている。
そして、上記ゲート絶縁膜２７上に形成された選択トランジスタ１３、駆動トランジスタ１４及びアノード２２上には、オーバーコート層２８（例えば、ＳｉＮ）が形成されている。なお、オーバーコード層２８は、選択トランジスタ１３及び駆動トランジスタ１４を保護するとともに、アノード２２とカソード２３との間の上記層間絶縁膜となるものである。
【００３４】
そして、上記オーバーコート層２８には、発光部１８ａ、１９ａ、２０ａとなる有機ＥＬ層がアノード２２に接合する部分（発光領域、なお、図３においては、アノード２２に一つの発光部１８ａが接続する部分だけを図示）にそれぞれ開口部が形成され、この開口部において、アノード２２と、有機ＥＬ層である発光部１８ａ、１９ａ、２０ａと、カソード２３とが重なって有機ＥＬ素子を構成するようになっている。
そして、カソード２３上には、パッシベーション層２９が形成され、該パッシベーション層２９が、その下の各層を保護するようになっている。
【００３５】
以上のような構造の画素ｐを有する第一例の表示装置においては、図４に一部が示されるように上記画素ｐが配列されている。
そして、上述のように、画素ｐの形状を縦横比がほぼ３：１とされた縦長の矩形状とし、横に三つ並んだ画素ｐを一組とするとともに、この一組の画素に、ＲＧＢ各色の画素ｐが一つずつ配置されるようになっている。
すなわち、三つの画素ｐからなる一組の画素で画像の一つの最小部分の色をカラーで表示できるようになっている。
【００３６】
そして、上述のように縦一列の各画素の各ＥＬ素子１８，１９，２０が（図４においては実際にはＥＬ素子１８，１９，２０の露出した発光領域が図示されている）上下に互いに等間隔に配置された状態となっている。また、左右に並んだ画素において、それぞれ三つのＥＬ素子１８，１９，２０の上下位置が等しくされているとともに、画素ｐの形状が縦横比３：１とされて、横に並んだ三つの画素ｐを合わせた形状がほぼ正方形とされているので、横に並んだ各ＥＬ素子１８、１９、２０も等間隔に配置されるとともに、この間隔が縦に並んだ各ＥＬ素子１８、１９、２０の間隔とほぼ等しくなっている。
【００３７】
また、ここで、第一例の表示装置における画素ピッチを１９８μｍとし、矩形状の画素の縦の長さを１９８μｍ、横の長さを６６μｍとし、各ＥＬ素子（発光領域）の形状を横の幅が２０μｍ、縦の幅が２１μｍとされたほぼ正方形とすると、各ＥＬ素子１８、１９、２０同士の縦横の間隔は４５μｍとなり、上述のようにＥＬ素子１８，１９、２０を配置した場合に、縦横の格子状に配置されるブラックマスク２５の線幅は、４６μｍとほぼ同程度の長さになる。
また、各ＥＬ素子１８，１９，２０の縦横のピッチは（空間周波数は）、６６μｍとなる。
【００３８】
従って、このようなディスプレイを携帯情報機器に適用したときの視認者とディスプレイと一般的な視認距離を３００[ｍｍ]程度とすると、最小間隔９０μｍより小さいので、ブラックマスク２５を明確に視認できないとともに、各ＥＬ素子１８，１９，２０を一つずつ点として明確に視認することができないことになり、表示装置に画像を表示した場合に、なめらかな画像を表示することができる。すなわち、ブラックマスク２５が格子状に見えたり、各画素が点として認識されて粗い画像となったりすることがない。
【００３９】
また、一画素ｐのサイズと各発光領域のサイズとを上述のようにした場合には、一画素ｐ中に示す発光領域の開口率がほぼ１０％となり、ブラックマスク２５の面積率が９０％となるので、十分にブラックレベルを確保することができる。
すなわち、本発明は、発光領域の開口率を１０％以下とすることにより、ブラックマスク２５の線幅が太くなってしまった場合に、特に有効である。
例えば、ブラックマスク２５を視認できないように、一画素ｐの開口率を大きくして、ブラックマスク２５の線幅を狭くすることも可能であるが、この場合には、十分なブラックレベルを確保することができなくなる可能性があり、ブラックレベルを確保しながらブラックマスク２５の線幅を細くするには、上述のように、一画素ｐ中の発光領域を複数とするとともに、各発光領域を離間するように配置することが有効である。
【００４０】
なお、画素ピッチが、例えば、６６μｍ未満とされていれば、一画素中の発光領域を複数とするとともに、各発光領域を離間して配置しなくとも、３０ｃｍの距離からブラックマスク２５や各画素ｐが視認されることがなく、必ずしも、一画素中の発光領域を複数とする必要はない。従って、本発明は、画素ピッチが６６μｍ以上とされた表示装置に有効であり、特に画素ピッチが１００μｍ以上とされた表示装置に有効である。
しかし、表示装置をもっと近づいて見た場合にも、ブラックマスク２５や各画素を視認できないようにしたい場合などには、画素ピッチが６６μｍ未満でも、一画素中の発光領域を複数とするとともに、各発光領域を離間して配置することが有効である。
【００４１】
また、一画素ｐ中における発光領域の数は、三つに限定されるものではなく、画素ピッチや開口率等に基づいて、ブラックマスク２５が視認されたり、発光領域が点として視認されたりしないように決められるものである。
例えば、画素ピッチが長く、開口率が小さければ、一画素ｐ中の発光領域の数を多くする必要があり、画素ピッチが短く、開口率が大きければ、一画素ｐ中の発光領域の数は、少なくとも良い。
また、発光領域の縦横のサイズ及びブラックマスクの線幅は、上述の３０ｃｍから視認できる長さである９０μｍの半分、すなわち、４５μｍ程度からそれ以下とされることが好ましい。
【００４２】
また、第一例では、ＲＧＢのカラー配列を縦ストライプとしたが、他の配列（例えばデルタ配置など）にも、本発明を応用可能である。また、一画素の形状が例えば、矩形状ではなく、単色発光表示などの場合のようにほぼ正方形状の場合には、画素が矩形状の場合のように、複数の発光領域を一列に並べるのではなく、縦方向と横方向で一辺に同じ数だけ配列する方が望ましい。例えば、画素ピッチが１９８μｍ程度の単色発光表示装置の場合には、画素ｐ内の発光領域を縦横に３×３で配置することが有効である。
【００４３】
また、第一例では、アクティブ素子を用いた例を示したが、単純マトリックスの表示装置にも応用可能である。なお、一般に、ＴＦＴ等のアクティブ素子を集積した基板は、比較的高温で作成されるために、最下層にカラーフィルタを導入することが難しく、有機ＥＬ素子自体の多色発光によるカラー表示を行うことが望ましいが、カラーフィルタを用いない場合、最も暗い輝度階調レベルは、ブラックマスクのみに依存されることになり、上述のように発光領域の開口率が低くなるような構造では、相対的にブラックマスクの面積割合が高くなるので、特に有効である。
【００４４】
一方、単純マトリックスの場合には、カラーフィルタを用いることが容易なので、カラーフィルタを用いるものとすれば、カラーフィルタにより反射光が制限され、ブラックマスクを用いるものとしても、発光領域の開口率を大きくすることが可能であり、必ずしも、本発明を適用しなくとも良いが、画素ピッチが大きい場合などには、単純マトリックスで、かつ、カラーフィルタを用いた場合でも、本発明が有効となる。
【００４５】
次に、図５〜図９を参照して、本発明の実施の形態の第二例の表示装置を説明する。
図５は第二例の表示装置の一画素の構成を説明するための回路図であり、図６は上記一画素のＥＬ素子のカソード及びキャパシタ電極を除いた平面構造を示すものであり、図７は上記一画素の平面構造を示すものであり、図８は第一例と第二例とでの駆動トランジスタにおける電位損失の違いを示すグラフであり、図９は従来例と第二例とでのＥＬ素子の電流特性の違いを示すグラフである。
【００４６】
なお、第二例の表示装置は、第一例の表示装置が、一画素ｐ内の三つの第一〜第三ＥＬ素子１８、１９、２０において、アノード２２とカソード２３とを共通とすることにより、第一〜第三ＥＬ素子１８、１９、２０を並列にアクティブ素子に接続していたの対して、第一〜第三ＥＬ素子３１、３２、３３を直列にアクティブ素子に接続するようにしたものであり、その他の点については、第一例の表示装置とほぼ同様の構成を有するものである。
また、第二例の表示装置において、第一例の表示装置と同様の構成要素には、同一の符号を付すとともに、その説明を一部省略する。
【００４７】
図５に示すように、第二例の表示装置の一画素においては、第一例と同様に、選択ライン１１にゲート電極１３ａが接続され、データライン１２にドレイン電極１３ｂが接続された選択トランジスタ１３と、該選択トランジスタ１３のソース電極１３ｃにゲート電極１４ａを接続され、ドレイン電極１４ｂにＥＬ用電源が接続された駆動トランジスタ１４とを備えている。また、選択トランジスタ１３のソース電極１３ｃと駆動トランジスタ１４のゲート電極１４ａとの間には付加容量１７が介在されている。
【００４８】
そして、第二例においては、駆動トランジスタ１４のソース電極１４ｃに第一ＥＬ素子３１と、第二ＥＬ素子３２と、第三ＥＬ素子３３とが直列に接続されている。
そして、図６及び図７の一画素ｐの平面構造を参照して、一画素ｐの構造を説明すると、第一例と同様に、選択ライン１１と、データライン１２と、ＥＬ電源ライン１５とが配置されるとともに、第二例においては、画素ｐの横の行毎に、ＧＮＤライン３４が左右に延在して配置されている。これは、後述するように第一例において各ＥＬ素子１８，１９，２０のカソード２３が全画素ｐ共通となっていたのに、第二例においては、各画素ｐ毎にカソード３１ｂ、３２ｂ、３３ｂがパターニングされるので、各画素ｐ毎のカソード３１ｂ、３２ｂ、３３ｂを接地するためにＧＮＤライン３４が必要となる。
【００４９】
また、第一例と同様に選択トランジスタ１３と駆動トランジスタ１４とが配置されている。
そして、駆動トランジスタ１４のソース電極１４ｃに、第一ＥＬ素子３１のアノード３１ａが接続され、第二ＥＬ素子３２のアノード３２ａが第一ＥＬ素子３１のカソード３１ｂに接続され、第三ＥＬ素子３３のアノード３３ａが第二ＥＬ素子３２のカソード３２ｂに接続され、第三ＥＬ素子３３のカソード３３ｂがＧＮＤライン３４に接続されている。
【００５０】
そして、第一ＥＬ素子３１のアノード３１ａとカソード３１ｂとの間に有機ＥＬ層である発光部３１ｃが配置され、第二ＥＬ素子３２のアノード３２ａとカソード３２ｂとの間に有機ＥＬ層である発光部３２ｃが配置され、第三ＥＬ素子３３のアノード３３ａとカソード３３ｂとの間に有機ＥＬ層である発光部３３ｃが配置されている。
なお、第二例においても、付加容量１７は、ＥＬ電源ライン１５に沿った接続ライン１６とその上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたキャパシタ電極１７ａとから構成されるが。キャパシタ電極１７ａは、例えば、ＧＮＤライン３４の引き出し線部３４ａに接続されている。
【００５１】
また、第二例の表示装置の一画素ｐの断面構造は、以下に記載する部分を除いて、第一例の表示装置の一画素ｐの断面構造とほぼ同様の構造となる。
すなわち、第一例の表示装置において、アノード２２とカソード２３との間の層間絶縁膜となるオーバーコート層２８の開口部には、アノード２２に接合する部分に発光部１８ａ、１９ａ、２０ａとなる有機ＥＬ層が形成され、この開口部において、アノード２２と、有機ＥＬ層である発光部１８ａ、１９ａ、２０ａと、カソード２３とが重なって有機ＥＬ素子を構成するようになっていたが、第二例においては、オーバーコート層２８の発光部３１ｃ、３２ｃ、３３ｃの位置に開口部が形成されるとともに、第二ＥＬ素子３２のアノード３２ａと第一ＥＬ素子３１のカソード３１ｂとが接続され部分と、第三ＥＬ素子３３のアノード３３ａと第二ＥＬ素子３２のカソード３２ｂとが接続される部分に開口部が形成されている。
【００５２】
また、上述のように第二例においては、カソード３１ｂ、３２ｂ、３３ｂがパターニングされ、第三ＥＬ素子３３のカソード３３ｂがＧＮＤライン３４と接続されている。
なお、第二例において、第一〜第三ＥＬ素子３１，３２，３３や、その他の部位の素材は、第一例とほぼ同様なものとなっている。
【００５３】
そして、第二例においても、ブラックマスク２５が用いられており、第一例の図４に示す画素配列と同様の画素配列を有するとともに、各画素ｐのサイズ及び第一〜第三ＥＬ素子３１、３２、３３のブラックマスク２５から露出する発光部３１ｃ、３２ｃ、３３ｃのサイズ及び配置が同様のものとなっており、第一例と同様の作用効果を得ることができるようになっている。
【００５４】
そして、以上のように一つの画素における一つのＥＬ素子を三つに分割した状態に第一〜第三ＥＬ素子３１、３２、３３を設け、これら第一〜第三ＥＬ素子３１、３２、３３を直列に駆動トランジスタ１４に接続した場合には、従来のＥＬ素子を用いた表示装置や第一例の表示装置に対して、以下のような作用効果を得ることができる。
【００５５】
まず、第一例の表示装置の図１に示すような回路において、第一〜第三ＥＬ素子１８，１９，２０を所定輝度で発光するための駆動条件をそれぞれ電圧７[Ｖ]と、電流ｉ／３（三つを並列に繋いだ場合に合わせてｉの電流）とし、駆動トランジスタ１４が図８に示されるような特性を有するものとする。なお、駆動トランジスタ１４は、例えば、図８に示すような特性を有するものとした場合に、並列に繋がれた三つのＥＬ素子１８，１９，２０を駆動するための所望のドレイン電流ｉを確保して定電流特性を得るためには、ゲート電圧Ｖｇ＝２０[Ｖ]が必要となり、このときの定電流領域は、ソース・ドレイン間の電圧であるドレイン電圧Ｖｄが１０[Ｖ]以上の場合となる。
すなわち、駆動トランジスタ１４となるＴＦＴのドレイン−ソース間において、最低１０[Ｖ]の電位損失が必要となる。
【００５６】
以上のことから、駆動トランジスタ１４における損失電力は、電流ｉが流れるとともに電位損失が１０[Ｖ]以上であることから約１０ｉとなる。
また、三つのＥＬ素子１８，１９、２０においては、７ｉの電力が消費されることになる。
そして、駆動トランジスタ１４と三つのＥＬ素子１８，１９、２０とで消費される消費電力は、１０ｉ＋７ｉとなる。
【００５７】
そして、この消費電力における駆動トランジスタ１４の損失電力の割合は、１０ｉ／１７ｉ＝１０／１７、すなわち５８．８％となる。
なお、第一例のように三つのＥＬ素子１８，１９、２０を並列に繋ぐのではなく、これら三つのＥＬ素子１８，１９，２０を一つにまとめて一画素ｐに一つのＥＬ素子を配置した場合、すなわち、従来のＥＬ素子を用いた表示装置の場合においては、一つのＥＬ素子の駆動条件を電圧７[Ｖ]と、電流ｉとすれば、第一例の場合とほぼ同様の結果となる。
【００５８】
それに対して第二例においては、第一〜第三ＥＬ素子３１，３２，３３の駆動条件を第一例と同じに電圧７[Ｖ]と、電流ｉ／３とした場合に、これら第一〜第三ＥＬ素子３１、３２、３３が直列に接続されているので、合計２１[Ｖ]の駆動電圧が必要となる。一方駆動電流は、第一〜第三ＥＬ素子３１、３２、３３が直列に接続されているので、ｉ／３となる。
【００５９】
そして、駆動トランジスタ１４の電流−電圧特性を図８に示すようなものと設定した場合に、第二例においては、駆動トランジスタ１４から三つのＥＬ素子３１、３２、３３に流すための電流ｉ／３を確保して定電流特性を得るためには、ゲート電圧がＶｇ＝１１．５[Ｖ]必要であり、また、この時の定電流領域は、Ｖｄが５[Ｖ]以上であり、駆動トランジスタ１４において最低５[Ｖ]の電位損失が必要となる。
すなわち、従来及び第一例においては、駆動トランジスタ１４における電位損失が１０[Ｖ]であったものを第二例においては５[Ｖ]に減少させることができる。
【００６０】
従って、駆動トランジスタ１４における損失電力は、（５／３）ｉ＝約１．６７ｉとなり、従来の１０ｉに比較して約１／６に軽減できることになる。
また、駆動トランジスタ１４と三つのＥＬ素子３１、３２、３３とで消費される消費電力中における駆動トランジスタ１４の損失電力の割合は、駆動トランジスタ１４における損失電力（５／３）ｉを駆動トランジスタの損失電力（５／３）ｉと三つのＥＬ素子３１、３２、３３における消費電力７[Ｖ]×（ｉ／３）［Ａ］×３との和で割った値、すなわち、（５×（ｉ／３）／（５＋２１）／（ｉ／３）となり、全消費電力の約１９％となる。
また、第一例の駆動トランジスタ１４と三つのＥＬ素子１８、１９、２０との消費電力が１７ｉに対し第一例の駆動トランジスタ１４と三つのＥＬ素子３１、３２、３３との消費電力は８．７ｉとなり、さらに駆動トランジスタ１４へのゲート電圧も第一例の方が高いため、選択トランジスタ１３を駆動するための消費電力も第二例の方が小さく、全体の消費電力も第二例の方が小さい。
以上により、表示装置の各画素の三つの第一〜第三ＥＬ素子３１、３２、３３を直列に接続することにより、従来の一つの画素に一つだけＥＬ素子を配置した場合や、第一例のように一つの画素に複数のＥＬ素子を配置し、これを並列に接続した場合に比較して、駆動トランジスタ１４における損失電力を大幅に削減し、表示装置における消費電力の低減を図ることができる。
【００６１】
また、上述のように、画素に一つだけ設けられた従来のＥＬ素子をほぼ三分割したのとほぼ同様のＥＬ素子を三つ設け、これを直列に接続した場合には、ＥＬ素子における静電容量成分Ｃelが以下のように大幅に減少することになる。
まず、従来、画素に一つだけＥＬ素子を設けた場合のＥＬ素子の静電容量をＣ1とし、第二例の三つのＥＬ素子の静電容量を合わせた合成容量をＣ3とし、第二例の三つのＥＬ素子のうちの一個のＥＬ素子の静電容量をＣ2とする。
【００６２】
そして、ＥＬ素子１個当たりの静電容量Ｃ2は、従来のＥＬ素子を三分割したのと同様の構成、すなわち、ＥＬ素子の面積を従来のほぼ１／３としているので、Ｃ2＝Ｃ1／３となる。
そして、この第二例のＥＬ素子を直列三段で合成した場合の合成容量Ｃ3は、

となり、従来の１／９の静電容量となる。
【００６３】
そして、三つのＥＬ素子からなるＥＬ部における蓄積電荷Ｑ3は、ＥＬ素子一つにかけられる電圧をＶ（上述のように従来の一つのＥＬ素子にかけられる電圧と同じ）とした場合に、

となり、従来の１／３となる。
【００６４】
そして、一般に、静電容量による充電／放電現象により、ＥＬ素子の発光に寄与する実行電流は減少する。
特に、立ち上がり／立ち下がりにおいて、その減少率が極めて大きくなり、結果として、ＥＬ素子の発光応答性を著しく悪化させる。
第二例においては、上述のように従来に比較して、例えば、静電容量を１／９に減少させることが可能であり、ＥＬ素子の応答特性を大きく改善できる。
【００６５】
すなわち、このように静電容量を減少させた場合に、図９（Ａ）に示す従来のＥＬ素子においては、立ち上がり時に電流がすぐにピークに至らずになだらかに立ち上がり、立ち下がり時に電流がすぐに低下せずに尾を引いた状態となるのに対して、図９（Ｂ）に示す第二例の三段直列のＥＬ素子においては、立ち上がり時に、電流がすぐにピークに至り、立ち下がり時もほとんど尾を引かない状態とすることができる。
従って、第二例の三段直列のＥＬ素子においては、高速応答・正確な輝度制御が実現でき、高品位表示に有用である。
【００６６】
次に、、図１０〜図１３を参照して、本発明の実施の形態の第三例の表示装置を説明する。
図１０は第三例の表示装置の一画素の構成を説明するための回路図であり、図１１は上記一画素のＥＬ素子のカソード及びキャパシタ電極を除いた平面構造を示すものであり、図１２は上記一画素の平面構造を示すものであり、図１３は上記一画素の一部の断面構造を示すものである。
【００６７】
なお、第三例の表示装置は、第二例の表示装置が、ＥＬ素子のアノードをアクティブ素子に接続していたの対して、ＥＬ素子のカソードをアクティブ素子に接続したものであり、その他の点については、第二例の表示装置とほぼ同様の構成を有するものである。
また、第三例の表示装置において、第二例の表示装置と同様の構成要素及び第一例の表示装置と同様の構成要素には、同一の符号を付すとともに、その説明を一部省略する。
【００６８】
図１０に示すように、第三例の表示装置においては、第二例と同様に、選択トランジスタ１３と、駆動トランジスタ１４とを備えている。
そして、第三例においては、駆動トランジスタ１４のソース電極１４ｃが接地され、ドレイン電極１４ｂに第一ＥＬ素子３１と、第二ＥＬ素子３２と、第三ＥＬ素子３３とが直列に接続され、さらに、第一ＥＬ素子３１と、第二ＥＬ素子３２と、第三ＥＬ素子３３とが直列にＥＬ用電源に接続されている。
また、図１１及び図１２の一画素ｐの平面構造を参照して、一画素ｐの構造をより具体的に説明すると、例えば、第二例と同様に、選択ライン１１と、データライン１２と、ＥＬ電源ライン１５と、ＧＮＤライン３４とが配置されている。なお、第三例においては、ＥＬ電源ライン１５の位置と、ＧＮＤライン３４の位置とが第二例の場合と比べて互いに入れ替わった状態となっている。
【００６９】
そして、駆動トランジスタ１４は、そのゲート電極１４ａが第二例と同様に、選択トランジスタ１３のソース電極１３ｃに接続ライン１６を介して接続され、ソース電極１４ｃが第二例と異なりＧＮＤライン３４が接続されている。そして、駆動トランジスタ１４のドレイン電極１４ｂに、第一ＥＬ素子３１のカソード３１ｂが接続され、第二ＥＬ素子３２のカソード３２ｂが第一ＥＬ素子３１のアノード３１ａに接続され、第三ＥＬ素子３３のカソード３３ｂが第二ＥＬ素子３２のアノード３２ａに接続され、第三ＥＬ素子３３のアノード３３ａがＥＬ電源ライン１５に接続されている。また、付加容量１７のキャパシタ電極１７ａは、ゲート絶縁膜２７に設けられたコンタクトホールを介してＥＬ電源ライン１５の引き出し線１５ａに接続されている。
【００７０】
また、図１３の断面構造に示すように、第三例の表示装置は、第一例の表示装置と同様に、ガラス基板２４上に、ブラックマスク２５、絶縁膜２６が形成されている。また、絶縁膜２６上に、選択トランジスタ１３及び駆動トランジスタ１４（ゲート絶縁膜２７を含む）が形成されている。
また、ゲート絶縁膜２７上には、第一例と異なり、かつ、第二例と同様に、三つのアノード３１ａ、３２ａ、３３ａが形成されている（図１３には一つのアノード３１ａだけを図示）。
【００７１】
そして、ゲート絶縁膜２７上の選択トランジスタ１３及び駆動トランジスタ１４の部分と、透明なアノード３１ａ、３２ａ、３３ａ上には、絶縁物からなるオーバーコート層２８が形成されている。
そして、上記オーバーコート層２８には、上記駆動トランジスタ１４のドレイン電極１４ｂと、第一ＥＬ素子３１のカソード３１ｂとを接合する部分、発光部３１ｃ、３２ｃ、３３ｃとなる有機ＥＬ層がアノード３１ａ、３２ａ、３３ａに接合する部分（発光領域、なお、図１３においては、一つのアノード３１ａに発光部３１ｃが接続する部分だけを図示）、アノード３１ａ、３２ａがそれぞれカソード３２ｂ、３３ｂに接続する部分（図１３において図示略）にそれぞれ開口部が形成されている。
【００７２】
また、オーバーコート層２８（層間絶縁膜）の開口部の周縁部は、開口部が上に向かうにつれて広くなるようにテーパ状に形成されている。
そして、上記アノード３１ａ、３２ａ、３３ａ上のオーバーコート層２８（層間絶縁膜）の開口部の部分に開口部より広い範囲に渡って発光部３１ｃ、３２ｃ、３３ｃとなる有機ＥＬ層が形成されている。
【００７３】
そして、この有機ＥＬ層である発光部３１ｃ、３２ｃ、３３ｃ上にそれぞれ発光部３１ｃ、３２ｃ、３３ｃより広い範囲に渡ってカソード３１ｂ、３２ｂ、３３ｂが形成されている。なお、第一ＥＬ素子３１のカソード３１ｂは駆動トランジスタ１４のドレイン電極１４ｂに接続され、第二ＥＬ素子３２のカソード３２ｂは第一ＥＬ素子３１のアノード３１ａに至るように形成されてアノード３１ａに接続され、第三ＥＬ素子３３のカソード３３ｂは第二ＥＬ素子３２のアノード３２ａに至るように形成されてアノード３２ａに接続される。
【００７４】
また、上述のようにオーバーコート層２８（層間絶縁膜）のアノード３１ａ、３２ａ、３３ａ上の開口部の周縁部がテーパとなっているので、この周縁部上に形成された発光部３１ｃ、３２ｃ、３３ｃ及びカソード３１ｂ、３２ｂ、３３ｂは、上記テーパの角度に沿ってアノード３１ａ、３２ａ、３３ａに至り、オーバーコード層２８の開口部で、アノード３１ａ、３２ａ、３３ａに対向するようになっている。
そして、上記開口部の周縁部のテーパの角度、すなわちアノード３１ａ、３２ａ、３３ａが形成された平面と、オーバーコート層２８の開口部の周縁部の内面とがなす角度θは、２０度〜５０度となっている。
【００７５】
従って、オーバーコート層２８が形成された後に形成される上記発光部３１ｃ、３２ｃ、３３ｃ及びカソード３１ｂ、３２ｂ、３３ｂは、上記２０度〜５０度の角度でアノード３１ａ、３２ａ、３３ａに至り、アノード３１ａ、３２ａ、３３ａに対向する部分でアノード３１ａ、３２ａ、３３ａと平行となる。
そして、カソード３１ｂ、３２ｂ、３３ｂ及びオーバーコート層２８上には、パッシベーション層２９が形成され、該パッシベーション層２９が、その下の各層を保護するようになっている。
【００７６】
このような構成を有する第三例の表示装置によれば、第一例及び第二例の表示装置と同様の作用効果を奏することができるとともに、さらに、直列に繋がれた複数の第一〜第三ＥＬ素子３１、３２、３３のうちの一端側の第一ＥＬ素子３１のカソード３１ｂが駆動トランジスタ１４のドレイン電極１４ｂに接続され、他端側の第三ＥＬ素子３３のアノード３３ａがＥＬ電源ライン１５に接続され、駆動トランジスタ１４のソース電極１４ｃがＧＮＤライン３４に接続されて接地されているので、駆動トランジスタ１４のゲート電位が直接ＧＮＤレベルに対して定まるので、コントロール性、応答速度に優れたものとすることができる。
【００７７】
次に、図１４〜図１６を参照して、本発明の実施の形態の第四例の表示装置を説明する。
図１４は第四例の表示装置の一画素の構成を説明するための回路図であり、図１５及び図１６は第四例の表示装置の駆動方法を説明するための複数画素を含む回路図である。
【００７８】
なお、第四例の表示装置は、第二例の表示装置の選択トランジスタ１３と駆動トランジスタ１４と付加容量１７とに代えて、一つのＤＧメモリＴＦＴ４１を用いたものであり、その他の点については、第二例の表示装置とほぼ同様の構成を有するものである。
また、第四例の表示装置において、第二例の表示装置と同様の構成要素には、同一の符号を付すとともに、その説明を一部省略する。
【００７９】
図１４に示すように、第四例の表示装置においては、選択ライン１１（Select）に第一ゲート電極４１ａが接続され、データライン１２(Data)に第二ゲート電極４１ｂが接続され、ＥＬ電源ライン１５にドレイン電極４１ｃが接続され、第一ＥＬ素子３１にソース電極４１ｄが接続されたＤＧメモリＴＦＴ４１を備えている。そして、駆動トランジスタ１４とＤＧメモリＴＦＴ４１とが異なる以外は、第二例と同様に、三つの第一〜第三ＥＬ素子３１、３２、３３がソース電極４１ｄに直列に接続されている。
【００８０】
すなわち、ソース電極４１ｄに、第二例と同様に、第一ＥＬ素子３１のアノード３１ａが接続され、第二ＥＬ素子３２のアノード３２ａが第一ＥＬ素子３１のカソード３１ｂに接続され、第三ＥＬ素子３３のアノード３３ａが第二ＥＬ素子３２のカソード３２ｂに接続され、第三ＥＬ素子３３のカソード３３ｂが接地され、すなわち、ＧＮＤライン３４に接続されている。
【００８１】
上記ＤＧメモリＴＦＴ４１は、ゲートを二つ有するとともに、キャリアをトラップすることにより、メモリ性を有するものとなっている。
そして、ＤＧメモリＴＦＴ４１においては、例えば、可視光が入射されると電子−正孔を内部に発生させるチャネル領域（ｉ−ａ−Ｓｉ）と、該チャネル領域上の左右側部にそれぞれ形成されたソース領域及びドレイン領域（ｎ+Ｓｉ）と、ソース領域、ドレイン領域にそれぞれ接続されたソース電極４１ｄ、ドレイン電極４１ｃと、上記チャネル領域より基板側にチャネル領域との間に下部ゲート絶縁膜を介して設けられた透明な下部ゲート電極（第一ゲート電極４１ａ）と、上記チャネル領域の上方側、すなわち、基板の反対側に、チャネル領域との間に上部ゲート絶縁膜を介して設けられた上部ゲート電極（第二ゲート電極４１ｂ）を備えたものである。なお、下部ゲート電極と上下ゲート電極とは、図１４〜１６上で上下逆になっている。
【００８２】
そして、上記下部ゲート絶縁膜は、ＳｉＮからなるとともに、その表層部（チャネル領域に接する側）に、ストイオキメトリなＳｉとＮとの比が３：４なのに対して、ＳｉとＮとの比をストイオキメトリからずらして、１：１程度としたＳｉリッチなトラップ領域が形成されている。
そして、このトラップ領域は、キャリア（正孔、電子）をトラップすることができるようになっている。
【００８３】
このようなｎチャネル型ＤＧメモリＴＦＴ４１は、例えば、第二ゲート電極４１ｂのゲート電圧を０Ｖとするとともに、ソース−ドレイン間に電圧を印加した状態で、例えば、第一ゲート電極４１ａのゲート電圧を上げていった場合のドレイン電流の変化と、次いで、第一ゲート電極４１ａのゲート電圧を下げっていった場合のドレイン電流の変化とが異なるヒステリシス特性を有するものとなっている。
そして、このようなＤＧメモリＴＦＴ４１においては、トラップ領域にトラップされたキャリアの有無やキャリアの極性等により、第一ゲート電極４１ａのゲート電圧が同じでも、ドレイン電流が流れる場合と流れない場合が生じるようになっている。
【００８４】
例えば、ＤＧメモリＴＦＴ４１をｎチャネルとし、トラップ領域に電子が蓄積している場合には、トラップ領域に蓄積された電子の電界によりチャネル領域に正孔が誘起され、第一ゲート電極４１ａに正のゲート電圧を印加した場合に、このゲート電圧がチャネル形成が可能なしきい値電圧より僅かに高くても、トラップ領域に蓄積している電子の電界に相殺されて、チャネル領域にドレイン電流を流すことが可能な連続したチャネルが形成されず、ドレイン電流が流れないことになる。
【００８５】
一方、トラップ領域に正孔が蓄積している場合には、トラップ領域に蓄積した正孔の電界によりチャネル領域に電子が誘起され、第一ゲート電極４１ａにゲート電圧を印加した場合に、このゲート電圧がチャネル形成が可能なしきい値電圧より僅かに低くくても、トラップ領域に蓄積した正孔との相互作用により、チャネル領域にドレイン電流を流すことが可能な連続したチャネルが形成され、ドレイン電流が流れることになる。
従って、トラップ領域における蓄積されたキャリアの有無及び極性により、第一ゲート電極４１ａに同じレベルのゲート電圧を印加しても、ドレイン電流が流れてＥＬ素子が発光する場合と、ドレイン電流が流れずにＥＬ素子が発光しない場合とがある。
【００８６】
また、トラップ領域へのキャリアの蓄積方法は、例えば、ソース・ドレイン間に＋１０Ｖの電位差の状態で第一ゲート電極４１ａを０Ｖとして、第二ゲート電極４１ｂに正のゲート電圧を印加した場合に、ｎチャネルが形成され、ソース領域及びドレイン領域を形成するｎ+層からキャリア領域に電子が移動し、該電子がトラップ領域にトラップされる。この場合、可視光の入射にかかわらず、比較的短時間で電子は蓄積される。
また、この状態でキャリア領域に光を照射するとともに、第二ゲート電極４１ｂに負のゲート電圧を印加した場合に、キャリア領域に光の照射により正孔−電子対が生じるとともに、この正孔−電子対の電子が上記ｎ+層からなるソース領域及びドレイン電極に移動し、正孔がトラップ領域に取り込まれて上述の電子と置換され、さらに、正孔が蓄積する。
また、トラップ領域への電子の蓄積に際しては、キャリア領域に光を照射するものとしても良い。
上記第一例〜第四例では、表示装置として自発光素子である有機ＥＬ素子を適用したが、これに限らず、反射型液晶表示素子やバックライトを備えた液晶表示装置のようなものにも適用できる。
【００８７】
【発明の効果】
本発明の請求項１記載の表示装置によれば、画素ピッチがある程度長く、かつ、自発光素子の発光領域の開口率、すなわち、画素の全面積に対する発光領域の面積率が極めて小さい場合に、隣り合う発光領域間に配置されるブラックマスク等のスペースの幅が長くなり、ブラックマスクが視認可能な幅となってしまうような場合に、各画素に複数の発光領域を互いに離間して配置すること、すなわち、各画素内に複数の発光領域を分散して配置することにより、各発光領域間の幅を狭くすることができるので、ブラックマスクの幅を狭くして、ブラックマスクが視認される状態となるのを抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の第一例の表示装置の一画素の構成を説明するための回路図である。
【図２】第一例の表示装置の一画素の平面構造を説明するための図面である。
【図３】第一例の表示装置の一画素の断面構造を説明するための図面である。
【図４】第一例の表示装置の表示画面におけるブラックマスクと発光領域との関係を説明するための図面である。
【図５】本発明の実施の形態の第二例の表示装置の一画素の構成を説明するための回路図である。
【図６】第二例の表示装置の一画素の平面構造を説明するための図面である。
【図７】第二例の表示装置の一画素の平面構造を説明するための図面である。
【図８】第二例の表示装置の駆動トランジスタにおける損失電位と第一例（従来）のＥＬ表示装置の駆動トランジスタにおける損失電位との違いを説明するためのグラフである。
【図９】第二例の表示装置のＥＬ素子における電流特性と、従来例のＥＬ表示装置のＥＬ素子における電流特性との違いを説明するためのグラフである。
【図１０】本発明の実施の形態の第三例の表示装置の一画素の構成を説明するための回路図である。
【図１１】第三例の表示装置の一画素の平面構造を説明するための図面である。
【図１２】第三例の表示装置の一画素の平面構造を説明するための図面である。
【図１３】第三例の表示装置の一画素の断面構造を説明するための図面である。
【図１４】本発明の実施の形態の第四例の表示装置の一画素の構成を説明するための回路図である。
【図１５】第四例の表示装置における駆動方法を説明するための回路図である。
【図１６】第四例の表示装置における駆動方法を説明するための回路図である。
【図１７】従来例のＥＬ表示装置のブラックマスクの機能を説明するための図面である。
【図１８】従来例のＥＬ表示装置の表示画面におけるブラックマスクと発光領域との関係を説明するための図面である。
【符号の説明】
１３ 選択トランジスタ（アクティブ素子）
１４ 駆動トランジスタ（アクティブ素子）
１８ 第一ＥＬ素子（自発光素子、発光領域）
１９ 第二ＥＬ素子（自発光素子、発光領域）
２０ 第三ＥＬ素子（自発光素子、発光領域）
２５ ブラックマスク
３１ 第一ＥＬ素子（自発光素子、発光領域）
３２ 第二ＥＬ素子（自発光素子、発光領域）
３３ 第三ＥＬ素子（自発光素子、発光領域）
４１ ＤＧメモリＴＦＴ（メモリ性を有するトランジスタ）

Claims (3)

1. 各画素の複数の表示領域にそれぞれ、互いに離間した状態で縦方向に配置された自発光素子が設けられ、かつ、前記自発光素子が、各画素毎に設けられたアクティブ素子により発光を制御されるとともに、前記自発光素子が上記アクティブ素子に並列に接続され、前記自発光素子間には遮光膜が設けられており、前記自発光素子は各画素の複数の表示領域ごとに同じ色に発光し、横方向に三つ並んだ画素にＲＧＢ各色の画素が一つずつ配置され、縦に隣接して並んだ画素間の前記自発光素子の間隔は、同一画素内の縦に並んだ前記自発光素子の間隔に等しいことを特徴とする表示装置。
2. 請求項１に記載の表示装置において、前記複数の表示領域の離間距離は９０μｍより短いことを特徴とする表示装置。
3. 請求項１または２に記載の表示装置において、前記複数の表示領域は等間隔に離間されていることを特徴とする表示装置。

Images