JP3923297B2 - 情報処理装置およびカード型情報処理デバイス - Google Patents
情報処理装置およびカード型情報処理デバイス Download PDFInfo
- Publication number
- JP3923297B2 JP3923297B2 JP2001330644A JP2001330644A JP3923297B2 JP 3923297 B2 JP3923297 B2 JP 3923297B2 JP 2001330644 A JP2001330644 A JP 2001330644A JP 2001330644 A JP2001330644 A JP 2001330644A JP 3923297 B2 JP3923297 B2 JP 3923297B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply voltage
- memory
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 34
- 239000000284 extract Substances 0.000 claims description 13
- 230000001934 delay Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 238000010248 power generation Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1607—Supply circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Power Sources (AREA)
- Near-Field Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は情報処理装置およびカード型情報処理デバイスに関し、特に、所定の情報に応じて変調された搬送波を受信し、情報と電力とを抽出して所定の処理を実行する情報処理装置およびカード型情報処理デバイスに関する。
【０００２】
【従来の技術】
近年、非接触インターフェースを有するカード型情報処理デバイスが登場し、例えば、クレジットカードや定期券等への個人目的での使用のみならず、ファクトリーオートメーションや物品管理等におけるタグのような産業目的での使用も期待されている。
【０００３】
ところで、最近では、高度な処理を実行するために、高い処理能力を有するデバイス（例えば、ＭＰＵ）が使用されることが多いため、カード型情報処理デバイスの消費電力が増加する傾向にある。
【０００４】
そこで、比較的低い電源電圧でも動作可能なディジタル回路と、ダイナミックレンジとの関係から高い電源電圧が要求されるアナログ回路とを別電源とすることにより、カード型情報処理デバイス全体の消費電力を削減する方法が提案されている。
【０００５】
図１１は、このような従来のカード型情報処理デバイスの構成例を示す図である。この図に示すように、従来のカード型情報処理デバイスは、アンテナ１０、ダイオード１１−１〜１１−４、電源発生回路１３、復調回路１４、ＣＬＫ（Clock）回路１５、ＲＳＴ（Reset）回路１６、変調回路１７、ＭＰＵ（Micro Processor Unit）１８、および、不揮発性メモリ１９によって構成されている。
【０００６】
ここで、アンテナ１０は、図示せぬリーダライタとの間で電波を送受信する。ダイオード１１−１〜１１−４は、ブリッジ回路を構成しており、アンテナ１０によって受信された電波を全波整流し、搬送波に重畳されている信号を抽出するとともに、直流電力を抽出する。
【０００７】
電源発生回路１３は、ダイオード１１−１，１１−２から供給される直流信号から、アナログ回路へ供給する電源＃１と、ディジタル回路に供給する電源＃２とを生成し、電源＃１については復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、および、変調回路１７に供給し、また、電源＃２についてはＭＰＵ１８および不揮発性メモリ１９に供給する。
【０００８】
図１２は、電源発生回路１３の詳細な構成例を示す図である。この図に示すように、電源発生回路１３は、レギュレート回路２０、コンデンサ２１、レベルコンバータ回路２２、および、コンデンサ２３によって構成されている。
【０００９】
ここで、レギュレート回路２０は、ダイオード１１−１，１１−２から供給される直流電圧を電源＃１になるように調整し、出力する。コンデンサ２１は、レギュレート回路２０から出力される直流電圧に含まれているリプル成分を除去するとともに、レギュレート回路２０の出力インピーダンスを減少させる。
【００１０】
レベルコンバート回路２２は、レギュレート回路２０から出力された電源＃１の電圧を電源＃２の電圧まで降圧し、出力する。コンデンサ２３は、レベルコンバータ回路２２から出力される直流電圧に含まれているリプル成分を除去するとともに、レベルコンバータ回路２２の出力インピーダンスを減少させる。
【００１１】
図１１に戻って、復調回路１４は、ダイオード１１−１，１１−２から供給される信号に含まれているデータを復調し、ＭＰＵ１８に供給する。
ＣＬＫ回路１５は、ダイオード１１−１，１１−２から供給される信号に含まれているクロック信号を抽出し、ＭＰＵ１８に供給する。
【００１２】
ＲＳＴ回路１６は、ダイオード１１−１，１１−２から供給される信号からリセット信号を生成してＭＰＵ１８に供給する。
変調回路１７は、ＭＰＵ１８から供給されたデータにより搬送波を変調する。
【００１３】
ＭＰＵ１８は、不揮発性メモリ１９に記憶されているプログラムおよび復調回路１４から供給されたデータに従って種々の演算処理を実行し、得られた結果を不揮発性メモリ１９に格納または変調回路１７に供給する。
【００１４】
不揮発性メモリ１９は、電源が切断された後も書き込まれたデータを保持することができるタイプのメモリであり、ＭＰＵ１８が実行するプログラムやデータ等を格納している。
【００１５】
以上に示したように、復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、および、変調回路１７には電源＃１を供給し、また、ＭＰＵ１８および不揮発性メモリ１９には電源＃１よりも電圧が低い電源＃２を供給するようにしたので、ＭＰＵ１８および不揮発性メモリ１９による電源の消費を抑制することで、装置全体の電力を削減することができる。
【００１６】
【発明が解決しようとする課題】
ところで、近年では、ＭＰＵ１８の電源電圧が低下する傾向にあり、例えば、１．８Ｖ程度でも動作可能なデバイスが出現しつつある。一方、不揮発性メモリ１９については、書き込み時および読み出し時において、ある程度のエネルギを必要とすることから、電源電圧は３Ｖ程度は必要である。
【００１７】
従って、従来の方法では、不揮発性メモリ１９がネックとなって、電源＃２の電圧をある程度以下には下げることができないため、消費電力の更なる低減が困難であるという問題点があった。
【００１８】
また、不揮発性メモリ１９は、電源電圧および制御信号が安定した後に動作させないと、誤動作を引き起こす場合がある。図１１に示す従来の回路では、ＭＰＵ１８と不揮発性メモリ１９に同時に電源が投入されるので、誤動作を生じる場合があるという問題点もあった。
【００１９】
本発明は、このような点に鑑みてなされたものであり、消費電力を削減するとともに、誤動作が少ない情報処理装置およびカード型情報処理デバイスを提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明では上記課題を解決するために、所定の情報に応じて変調された搬送波を受信し、前記情報を抽出して所定の処理を実行する情報処理装置において、前記搬送波を受信して電気信号に変換する受信回路と、前記受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、前記第１の電源電圧を降圧して前記第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、前記第２の電源電圧を降圧して前記第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、を有することを特徴とする情報処理装置が提供される。
【００２１】
ここで、受信回路は、搬送波を受信して電気信号に変換する。第１の電源回路は、受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する。第２の電源回路は、第１の電源電圧を降圧して第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する。第３の電源回路は、第２の電源電圧を降圧して第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する。
【００２２】
また、所定の情報に応じて変調された搬送波を受信し、前記情報を抽出して所定の処理を実行するカード型情報処理デバイスにおいて、前記搬送波を受信して電気信号に変換する受信回路と、前記受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、前記第１の電源電圧を降圧して前記第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、前記第２の電源電圧を降圧して前記第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、を有することを特徴とするカード型情報処理デバイスが提供される。
【００２３】
ここで、受信回路は、搬送波を受信して電気信号に変換する。第１の電源回路は、受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する。第２の電源回路は、第１の電源電圧を降圧して第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する。第３の電源回路は、第２の電源電圧を降圧して第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の情報処理装置は、アンテナ３０、受信回路３１、第１の電源回路３２、アナログ回路３３、第２の電源回路３４、メモリ３５、第３の電源回路３６、および、ディジタル回路３７によって構成されている。
【００２５】
アンテナ３０は、送信側から伝送されてきた搬送波を捕捉する。
受信回路３１は、アンテナ３０によって捕捉された搬送波を受信して電気信号に変換する。
【００２６】
第１の電源回路３２は、受信回路３１から出力される電気信号から、第１の電源電圧を発生し、アナログ回路３３に供給する。
第２の電源回路３４は、第１の電源電圧とは異なる第２の電源電圧を発生し、メモリ３５に供給する。
【００２７】
第３の電源回路３６は、第１および第２の電源電圧とは異なる第３の電源電圧を発生し、ディジタル回路３７に供給する。
アナログ回路３３は、例えば、変調回路、復調回路等によって構成されている。
【００２８】
メモリ３５は、不揮発性メモリによって構成され、ディジタル回路３７およびアナログ回路３３から供給されたデータを格納するとともに、格納されているデータを必要に応じてアナログ回路３３およびディジタル回路３７に供給する。
【００２９】
ディジタル回路３７は、例えば、ＭＰＵによって構成され、メモリ３５に格納されているプログラムに従って種々の演算処理を実行する。
次に、以上の原理図の動作を説明する。
【００３０】
図示せぬ送信側から伝送されてきた搬送波は、アンテナ３０によって捕捉され、受信回路３１に供給される。
受信回路３１は、アンテナ３０によって捕捉された搬送波を電気信号に変換し、更に、直流信号に変換した後、第１の電源回路３２に供給する。
【００３１】
第１の電源回路３２は、受信回路３１から供給された電気信号から第１の電源電圧を発生し、アナログ回路３３に供給する。
第２の電源回路３４は、第１の電源回路３２から出力された第１の電源電圧を降圧して第２の電源電圧を生成し、メモリ３５に供給する。
【００３２】
第３の電源回路３６は、第２の電源回路３４から出力された第２の電源電圧を降圧して第３の電源電圧を生成し、ディジタル回路３７に供給する。
従って、広いダイナミックレンジを確保するために高い電圧を要求されるアナログ回路３３には、第１の電源電圧が供給され、また、アナログ回路３３およびメモリ３５よりも低い電圧で動作可能なディジタル回路３７には第３の電源電圧が供給され、また、アナログ回路３３よりは低電圧であるが、ディジタル回路３７よりは高電圧で動作するメモリ３５には第２の電源電圧が供給される。その結果、常に動作しているディジタル回路３７の電源電圧を更に低下させることにより、装置全体としての消費電力を低減することが可能になる。
【００３３】
また、電源回路は一般的にシリーズレギュレータによって構成されるが、シリーズレギュレータは、負荷電流がある程度流れていないと、立ち上がり特性が鈍くなることが知られている。ところで、メモリ３５は、間欠的にしか動作しないので、メモリ３５へ供給される電力も間欠的になってしまう。その結果、メモリ３５が動作を開始した場合に、第２の電源が急に立ち上がることにより、電源電圧が一時的に不安定になる場合がある。しかし、第２の電源回路３４の出力は、第３の電源回路３６にも供給されており、この負荷であるディジタル回路３７は常に動作しているので、第２の電源回路３４からは常に負荷電流が流出している状態であるので、メモリ３５が急に動作を開始した場合であっても、動作が不安定になることを防止することができる。
【００３４】
次に、本発明の第１の実施の形態について説明する。
図２は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明のカード型情報処理デバイスは、アンテナ１０、ダイオード１１−１〜１１−４、電源発生回路５０、復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、変調回路１７、ＭＰＵ１８、および、不揮発性メモリ１９によって構成されている。
【００３５】
ここで、アンテナ１０は、図示せぬリーダライタとの間で、例えば、ＡＳＫ（Amplitude Shift Keying）によって変調された搬送波としての電波を送受信する。
【００３６】
ダイオード１１−１〜１１−４は、ブリッジ回路を構成しており、アンテナ１０によって捕捉された電波を全波整流し、搬送波に重畳されている信号を抽出するとともに、直流電力を抽出する。
【００３７】
電源発生回路５０は、ダイオード１１−１，１１−２から供給される直流信号から、電源＃１〜電源＃３を生成し、電源＃１は、復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、および、変調回路１７に供給し、電源＃２は、不揮発性メモリ１９に供給し、電源＃３は、ＭＰＵ１８にそれぞれ供給する。
【００３８】
図３は、電源発生回路５０の詳細な構成例を示す図である。この図に示すように、電源発生回路５０は、レギュレート回路６０、コンデンサ６１、レベルコンバータ回路６２、コンデンサ６３、レベルコンバータ回路６４、および、コンデンサ６５によって構成されている。
【００３９】
ここで、レギュレート回路６０は、ダイオード１１−１，１１−２から供給される直流電圧を電源＃１の電圧になるように調整し、出力する。コンデンサ６１は、レギュレート回路６０から出力される直流電圧に含まれているリプル成分を除去するとともに、レギュレート回路６０の出力インピーダンスを減少させる。
【００４０】
レベルコンバータ回路６２は、レギュレート回路６０から出力された電源＃１の電圧を電源＃２の電圧まで降圧し、出力する。コンデンサ６３は、レベルコンバータ回路６２から出力される直流電圧に含まれているリプル成分を除去するとともに、レベルコンバータ回路６２の出力インピーダンスを減少させる。
【００４１】
レベルコンバータ回路６４は、レベルコンバータ回路６２から出力された電源＃２の電圧を電源＃３の電圧まで降圧し、出力する。コンデンサ６５は、レベルコンバータ回路６４から出力される直流電圧に含まれているリプル成分を除去するとともに、レベルコンバータ回路６４の出力インピーダンスを減少させる。
【００４２】
図４は、レギュレート回路６０の構成例を示す図である。この図に示すように、レギュレート回路６０は、抵抗７１，７２，７４、コンパレータ７３、および、ＮチャネルＭＯＳ−ＦＥＴ７５によって構成されている。
【００４３】
ここで、抵抗７１，７２は、入力電圧を分圧し、コンパレータ７３の非反転入力端子に供給する。
コンパレータ７３は、抵抗７２および抵抗７１によって分圧された入力電圧と、基準電圧Ｖｒｅｆとを比較し、その比較結果をＮチャネルＭＯＳ−ＦＥＴ７５のゲートに供給する。
【００４４】
抵抗７４は保護抵抗であり、ＮチャネルＭＯＳ−ＦＥＴ７５に対して過大な電流が流れることを防止する。
ＮチャネルＭＯＳ−ＦＥＴ７５は、コンパレータ７３の制御に応じて、その抵抗を変化させ、出力電圧が一定になるように制御する。
【００４５】
即ち、これらの回路は、シャント型レギュレータを構成しており、出力電圧が一定になるように制御する。
図５は、レベルコンバータ回路６２，６４の詳細な構成例を示す図である。この図に示すように、レベルコンバータ回路６２，６４は、コンパレータ８０、スイッチング回路８１、および、抵抗８２，８３によって構成されている。
【００４６】
抵抗８２，８３は出力電圧を分圧してコンパレータ８０の非反転入力端子に供給する。
コンパレータ８０は、抵抗８２，８３によって分圧された出力電圧と、基準電圧とを比較し、比較結果に応じてスイッチング回路８１を制御する。
【００４７】
スイッチング回路８１は、図６に示すように、ＰチャネルＭＯＳ−ＦＥＴ９０によって構成され、ゲートに供給されるコンパレータ８０の出力に応じて、入力側から出力側に流れる電流を制御する。
【００４８】
即ち、これらの回路は、シリーズレギュレータを構成しており、基準電圧Ｖｒｅｆに応じた所定の電圧が出力する。
図２に戻って、復調回路１４は、ダイオード１１−１，１１−２から供給される信号に含まれているデータを復調し、ＭＰＵ１８に供給する。
【００４９】
ＣＬＫ回路１５は、ダイオード１１−１，１１−２から供給される信号に含まれているクロック信号を抽出し、ＭＰＵ１８に供給する。
ＲＳＴ回路１６は、ダイオード１１−１，１１−２から供給される信号からリセット信号を生成してＭＰＵ１８に供給する。
【００５０】
変調回路１７は、ＭＰＵ１８から供給されたデータにより搬送波を変調する。ＭＰＵ１８は、不揮発性メモリ１９に記憶されているプログラムおよび復調回路１４から供給されたデータ等に従って種々の演算処理を実行し、得られた結果を不揮発性メモリ１９に格納するとともに、変調回路１７に供給する。
【００５１】
不揮発性メモリ１９は、電源が切断された後も書き込まれたデータを保持することができるタイプのメモリであり、ＭＰＵ１８が実行するプログラムやデータ等を格納している。
【００５２】
次に、以上の実施の形態の動作について説明する。
カード型情報処理デバイスが図示せぬリーダライタに接近すると、アンテナ１０は、図示せぬリーダライタが送信した電波を捕捉する。この電波は、前述のように所定の周波数を有する搬送波がＡＳＫによって変調され、伝送しようとするデータおよびクロック信号が重畳されており、アンテナ１０にはこの電波に対応する電気信号が発生する。
【００５３】
ダイオード１１−１〜１１−４は、ブリッジ回路を構成しており、アンテナ１０の両端に発生した電気信号を全波整流し、直流信号に変換して出力する。
電源発生回路５０のレギュレート回路６０は、ダイオード１１−１，１１−２の出力電圧を所定の電圧になるように調整し、電源＃１として出力する。レギュレート回路６０から出力された電源＃１は、コンデンサ６１に蓄えられた後、アナログ回路に供給される。
【００５４】
レベルコンバータ回路６２は、レギュレート回路６０から電源＃１が出力されると、これを所定の電圧まで降圧し、電源＃２として出力する。レベルコンバータ回路６２から出力された電源＃２は、コンデンサ６３に蓄えられた後、不揮発性メモリ１９に供給される。
【００５５】
レベルコンバータ回路６４は、レベルコンバータ回路６２から電源＃２が出力されると、これを所定の電圧まで降圧し、電源＃３として出力する。レベルコンバータ回路６４から出力された電源＃３は、コンデンサ６５に蓄えられた後、ＭＰＵ１８に供給される。
【００５６】
レギュレート回路６０から電源＃１が出力されると、この電源＃１は、アナログ回路である復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、および、変調回路１７に供給される。
【００５７】
その結果、ＣＬＫ回路１５が、ブリッジ１１，１２から出力された電気信号からクロック信号を生成し、ＭＰＵ１８に供給する。続いて、ＲＳＴ回路１６がリセット信号を供給してＭＰＵ１８をリセットし、動作可能の状態にする。このとき、ＭＰＵ１８には電源＃３が供給されているので、ＭＰＵ１８が動作を開始する。
【００５８】
ＭＰＵ１８が動作を開始すると、不揮発性メモリ１９に対してアクセスして、そこに記憶されているプログラムを読み出して実行する。その結果、復調回路１４を介してリーダライタから送信されたデータを受信したり、変調回路１７を介してデータをリーダライタに送信することが可能になる。
【００５９】
以上に説明したように、本発明の第１の実施の形態では、不揮発性メモリ１９用にレベルコンバータ回路６２を新たに設け、不揮発性メモリ１９の動作に最適な電源＃２を生成して供給するようにしたので、常に動作状態にあるＭＰＵ１８に供給する電源＃３の電圧を電源＃２とは独立に低く設定することにより、従来よりも消費電力を低減することができる。
【００６０】
また、不揮発性メモリ１９に対しては、ＭＰＵ１８とは独立に設定された、最適な電源＃２を供給するようにしたので、読み出しおよび書き込み時における誤動作を防止することができる。
【００６１】
また、レベルコンバータ回路６２を構成するＰチャネルＭＯＳ−ＦＥＴ９０（図６参照）は、遮断状態から導通状態に変化する場合の動作速度が遅いことが知られているが、レベルコンバータ回路６２の負荷として、常に電力が消費されるＭＰＵ１８を駆動するレベルコンバータ回路６４が接続されているので、ＰチャネルＭＯＳ−ＦＥＴ９０は常に導通状態となるため、前述のような不具合を回避することが可能になる。
【００６２】
更に、本実施の形態では、複数のレベルコンバータ回路を設けるようにしたので、回路同士の電源を介した干渉が発生することを防止し、誤動作の発生を抑制することが可能になる。
【００６３】
次に、本発明の第２の実施の形態について説明する。
図７は、本発明の第２の実施の形態の構成例を示す図である。なお、この図において、図２と対応する部分には同一の符号を付してあるのでその説明は省略する。
【００６４】
図７に示す実施の形態においては、図２の場合と比較して、電源発生回路５０が電源発生回路５５に置換されている。また、ＣＬＫ回路１５およびＲＳＴ回路１６に対して電源＃０が供給される構成となっている。なお、その他の構成は図２の場合と同様である。
【００６５】
図８は、図７に示す電源発生回路５５の詳細な構成例を示す図である。なお、この図において、図３と対応する部分には同一の符号を付してあるのでその説明は省略する。
【００６６】
図８に示す構成例では、図３の場合と比較して、スイッチング回路１１０〜１１２がレギュレート回路６０、レベルコンバータ回路６２、および、レベルコンバータ回路６４の出力にそれぞれ付加されている。また、スイッチング回路１１０〜１１２を制御するための電源制御部１１３が新たに付加されている。
【００６７】
ここで、スイッチング回路１１０は、図６に示す構成を有しており、電源制御部１１３の制御に応じて、レギュレート回路６０から出力される電源電圧をＯＮまたはＯＦＦし、復調回路１４および変調回路１７への電源の供給を断続する。
【００６８】
スイッチング回路１１１も、図６に示す構成を有しており、電源制御部１１３の制御に応じて、レベルコンバータ回路６２から出力される電源電圧をＯＮまたはＯＦＦし、不揮発性メモリ１９への電源の供給を断続する。
【００６９】
スイッチング回路１１２も、図６に示す構成を有しており、電源制御部１１３の制御に応じて、レベルコンバータ回路６４から出力される電源電圧をＯＮまたはＯＦＦし、ＭＰＵ１８への電源の供給を断続する。
【００７０】
電源制御部１１３は、タイマ等によって構成され、ダイオード１１−１，１１−２から電源の供給が開始されるとタイマのカウント動作を開始し、所定のカウント値になった場合には、スイッチング回路１１０，１１２を随時ＯＮの状態にする。また、ＭＰＵ１８から不揮発性メモリ１９へのアクセス要求がなされた場合には、スイッチング回路１１１をＯＮの状態にし、アクセスが終了した場合にはＯＦＦの状態にする。
【００７１】
次に、以上の実施の形態の動作について説明する。
カード型情報処理デバイスが図示せぬリーダライタに接近すると、アンテナ１０は、リーダライタから送信した電波を捕捉する。この電波は、前述のように所定の周波数を有する搬送波がＡＳＫによって変調され、伝送しようとするデータおよびクロック信号が重畳されており、アンテナ１０にはこの電波に対応する電気信号が発生する。
【００７２】
ダイオード１１−１〜１１−４は、ブリッジ回路を構成しており、アンテナ１０の両端に発生した電気信号を全波整流し、直流信号に変換して出力する。
電源発生回路５５のレギュレート回路６０は、ダイオード１１−１，１１−２の出力電圧を所定の電源電圧になるように調整し、電源＃０として出力する。
【００７３】
図９は、図８に示す各ノードの電圧および電源＃０〜＃３の時間的な変化を示す図である。この図の（Ａ）に示すように、レギュレート回路６０の出力であるノード＃１の電圧が時刻ｔ１において立ち上がると、ノード＃１から供給される電源＃０（図９（Ｄ）参照）も時刻ｔ１に立ち上がる。
【００７４】
電源＃０は、ＣＬＫ回路１５およびＲＳＴ回路１６に供給されているので、ＣＬＫ回路１５は、クロック信号を発生してＭＰＵ１８に供給し、また、ＲＳＴ回路１６は電源＃０が供給されてから所定の時間が経過した場合にはＭＰＵ１８にリセット信号を供給してリセットする。
【００７５】
レベルコンバータ回路６２は、レギュレート回路６０から電圧が出力されると、これを所定の電圧まで降圧して出力する。その結果、ノード＃２の電圧は、図９（Ｂ）に示すように時刻ｔ２において立ち上がる。
【００７６】
レベルコンバータ回路６４は、レベルコンバータ回路６２から電圧が出力されると、これを所定の電圧まで降圧して出力する。その結果、ノード＃３の電圧は、図９（Ｃ）に示すように時刻ｔ３において立ち上がる。
【００７７】
次に、電源制御部１１３は、時刻ｔ４においてスイッチング回路１１０をＯＮの状態にする。すると、図９（Ｅ）に示すように、電源＃１が立ち上がり、復調回路１４および変調回路１７への電力の供給が開始され、これらが動作を開始する。
【００７８】
続いて、電源制御部１１３は、時刻ｔ５においてスイッチング回路１１２をＯＮの状態にする。すると、図９（Ｇ）に示すように、電源＃３が立ち上がり、ＭＰＵ１８への電力の供給が開始され、ＭＰＵ１８は動作を開始する。
【００７９】
以上に示す一連の動作により、先ず、ＣＬＫ回路１５およびＲＳＴ回路１６に電源＃０が時刻ｔ１において供給され、次に、復調回路１４および変調回路１７に電源＃１が時刻ｔ４において供給され、続いて、ＭＰＵ１８に電源＃３が時刻ｔ５において供給される。その結果、ＭＰＵ１８は、図示せぬリーダライタから送信されてきたデータを復調回路１４を介して受信するとともに、変調回路１７を介してデータを図示せぬリーダライタに対して送信することが可能になる。
【００８０】
このような状態において、ＭＰＵ１８が不揮発性メモリ１９にアクセスする必要が生じた場合には、電源制御部１１３はこれを検知し、スイッチング回路１１１をＯＮの状態にする（図９（Ｆ）の時刻ｔ６参照）。その結果、不揮発性メモリ１９に電源＃２が供給されるので、不揮発性メモリ１９が動作を開始し、ＭＰＵ１８は、不揮発性メモリ１９に対してデータを書き込むとともに、所定のアドレスに格納されているデータを読み出すことが可能になる。
【００８１】
そして、ＭＰＵ１８のアクセスが終了すると、電源制御部１１３は、スイッチング回路１１１をＯＦＦの状態にするので、不揮発性メモリ１９への電源＃２の供給が停止される。
【００８２】
以上に説明したように、本発明の第２の実施の形態によれば、スイッチング回路１１０〜１１２を設け、電源＃１〜＃３を供給するタイミングを制御するようにしたので、例えば、ＭＰＵ１８からの制御信号が安定しない場合に電源＃２が供給されて不揮発性メモリ１９が誤動作することを防止できる。
【００８３】
また、不揮発性メモリ１９のように、間欠的に動作するデバイスに対しては、必要な場合にのみ電源を供給するようにしたので、装置全体としての消費電力を低減することが可能になる。
【００８４】
更に、電源供給するタイミングとしては、例えば、消費電力の大きい回路や設定が必要な回路に対して優先的に電源を供給することにより、電源を介して回路同士が相互干渉することを防止することができる。
【００８５】
なお、以上の実施の形態では、不揮発性メモリ１９についてのみ電源の供給を停止するようにしたが、これ以外の部分であっても間欠的に動作している部分については、電源の供給を停止することが可能である。
【００８６】
最後に、図１０を参照して、図７に示す実施の形態において実行される処理の流れについて説明する。このフローチャートは、図７に示す実施の形態がリーダライタに接近した場合に実行される。このフローチャートが開始されると、以下のステップが実行される。
【００８７】
ステップＳ１０：
レギュレート回路６０は、ＣＬＫ回路１５およびＲＳＴ回路１６への電源＃０の供給を開始する。即ち、レギュレート回路６０は、ダイオード１１−１，１１−２から出力された直流電圧を所定の電源電圧になるように調整し、電源＃０としてＣＬＫ回路１５およびＲＳＴ回路１６に供給する。
【００８８】
ステップＳ１１：
電源制御部１１３は、復調回路１４および変調回路１７への電源＃１の供給を開始する。即ち、電源制御部１１３が、スイッチング回路１１０をＯＮの状態にすると、電源＃１が復調回路１４および変調回路１７に供給される。
【００８９】
ステップＳ１２：
電源制御部１１３は、ＭＰＵ１８への電源＃３の供給を開始する。即ち、電源制御部１１３が、スイッチング回路１１２をＯＮの状態にすると、電源＃３がＭＰＵ１８に供給される。
【００９０】
ステップＳ１３：
ＭＰＵ１８は、復調回路１４の出力を参照し、リーダライタからデータを受信したか否かを判定し、受信した場合にはステップＳ１４に進み、それ以外の場合には同様の処理を繰り返す。
【００９１】
ステップＳ１４：
電源制御部１１３は、ＭＰＵ１８がコマンドを実行する必要が生じたか否かを判定し、実行する必要が生じた場合にはステップＳ１５に進み、それ以外の場合には同様の処理を繰り返す。
【００９２】
ステップＳ１５：
電源制御部１１３は、不揮発性メモリ１９への電源＃２の供給を開始する。即ち、電源制御部１１３は、スイッチング回路１１１をＯＮの状態にすることにより、不揮発性メモリ１９への電源＃２の供給を開始する。
【００９３】
ステップＳ１６：
電源制御部１１３は、ＭＰＵ１８の不揮発性メモリ１９へのアクセスが完了したか否かを判定し、アクセスが完了した場合にはステップＳ１７に進み、それ以外の場合には同様の処理を繰り返す。
【００９４】
ステップＳ１７：
電源制御部１１３は、不揮発性メモリ１９への電源＃２の供給を停止する。即ち、電源制御部１１３は、スイッチング回路１１１をＯＦＦの状態にすることにより、不揮発性メモリ１９への電源＃２の供給を停止する。
【００９５】
ステップＳ１８：
ＭＰＵ１８は、処理を終了するか否かを判定し、処理を終了しない場合にはステップＳ１３に戻って同様の処理を繰り返し、それ以外の場合には処理を終了する。
【００９６】
以上のフローチャートに基づく処理により、図７に示す第２の実施の形態の動作を実現することができる。
なお、以上に示す実施の形態の回路構成はほんの一例であり、本発明がこのような回路構成のみに限定されるものではないことはいうまでもない。
【００９７】
また、以上の実施の形態では、レベルコンバータ回路６２は、レギュレート回路６０の出力を入力するようにしたが、ダイオード１１−１，１１−２の出力を直接入力することも可能である。
【００９８】
同様に、レベルコンバータ回路６４は、レベルコンバータ回路６２の出力を入力するようにしたが、ダイオード１１−１，１１−２またはレギュレート回路６０の出力を入力することも可能である。
【００９９】
また、以上の実施の形態では、電波によって情報および電力を授受するようにしたが、これ以外の伝送媒体、例えば、赤外線等を用いることも可能であることはいうまでもない。
【０１００】
また、以上の実施の形態では、カード型情報処理デバイスとして実施する場合を例に挙げて説明したが、本発明はこのような場合のみに限定されるものではなく、その他の情報処理装置に対しても適用可能であることはいうまでもない。
【０１０１】
更に、図２または図７に示す本回路の主要部分を半導体装置として実施することが可能であることは勿論である。
【０１０２】
【発明の効果】
以上説明したように本発明では、所定の情報に応じて変調された搬送波を受信し、情報を抽出して所定の処理を実行する情報処理装置において、搬送波を受信して電気信号に変換する受信回路と、受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、第１の電源電圧を降圧して第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、第２の電源電圧を降圧して第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、を設けるようにしたので、電源電圧をある程度以下には下げることができないメモリに対して第２の電源回路を別個に設けるようにしたので、第３の電源回路の電源電圧を、ディジタル回路に応じて低下させることができるので、装置全体の消費電力を削減することができる。
また、第３の電源回路は、第３の電源電圧を、定常的に負荷電流が流れるディジタル回路に供給する。そして、この第３の電源回路は、第２の電源電圧を降圧して第３の電源電圧を発生する。これによって、第２の電源回路は、常に負荷電流が流出する状態になり、メモリが動作を開始しても、急に立ち上がることはなく、第２の電源電圧が不安定になることを防止できる。
【０１０３】
また、本発明では、所定の情報に応じて変調された搬送波を受信し、情報を抽出して所定の処理を実行するカード型情報処理デバイスにおいて、搬送波を受信して電気信号に変換する受信回路と、受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、第１の電源電圧を降圧して第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、第２の電源電圧を降圧して第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、を設けるようにしたので、各部に最適な電源を供給することにより、装置全体の電力の消費量を削減するとともに、各部が最適な電源で動作することにより、誤動作の発生を防止することができる。
また、第３の電源回路は、第３の電源電圧を、定常的に負荷電流が流れるディジタル回路に供給する。そして、この第３の電源回路は、第２の電源電圧を降圧して第３の電源電圧を発生する。これによって、第２の電源回路は、常に負荷電流が流出する状態になり、メモリが動作を開始しても、急に立ち上がることはなく、第２の電源電圧が不安定になることを防止できる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の第１の実施の形態の構成例を示す図である。
【図３】図２に示す電源発生回路の詳細な構成例を示す図である。
【図４】図３に示すレギュレート回路の詳細な構成例を示す図である。
【図５】図３に示すレベルコンバータ回路の詳細な構成例を示す図である。
【図６】図５に示すスイッチング回路の詳細な構成例を示す図である。
【図７】本発明の第２の実施の形態の構成例を示す図である。
【図８】図７に示す電源発生回路の詳細な構成例を示す図である。
【図９】図７に示す実施の形態のノードおよび電源と時間の関係を示す図である。
【図１０】図７に示す実施の形態において実行される処理の流れを説明するフローチャートである。
【図１１】従来のカード型情報処理デバイスの構成例を示す図である。
【図１２】図１１に示す電源発生回路の詳細な構成例を示す図である。
【符号の説明】
１０ アンテナ
１１−１〜１１−４ ダイオード
１４ 復調回路
１５ ＣＬＫ回路
１６ ＲＳＴ回路
１７ 変調回路
１８ ＭＰＵ
１９ 不揮発性メモリ
３０ アンテナ
３１ 受信回路
３２ 第１の電源回路
３３ アナログ回路
３４ 第２の電源回路
３５ メモリ
３６ 第３の電源回路
３７ ディジタル回路
５０，５５ 電源発生回路
６０ レギュレート回路
６１，６３，６５ コンデンサ
６２，６４ レベルコンバータ回路
７１，７２，７４ 抵抗
７３ コンパレータ
７５ ＮチャネルＭＯＳ−ＦＥＴ
８０ コンパレータ
８１ スイッチング回路
８２，８３ 抵抗
９０ ＰチャネルＭＯＳ−ＦＥＴ
１１０〜１１２ スイッチング回路
１１３ 電源制御部
【発明の属する技術分野】
本発明は情報処理装置およびカード型情報処理デバイスに関し、特に、所定の情報に応じて変調された搬送波を受信し、情報と電力とを抽出して所定の処理を実行する情報処理装置およびカード型情報処理デバイスに関する。
【０００２】
【従来の技術】
近年、非接触インターフェースを有するカード型情報処理デバイスが登場し、例えば、クレジットカードや定期券等への個人目的での使用のみならず、ファクトリーオートメーションや物品管理等におけるタグのような産業目的での使用も期待されている。
【０００３】
ところで、最近では、高度な処理を実行するために、高い処理能力を有するデバイス（例えば、ＭＰＵ）が使用されることが多いため、カード型情報処理デバイスの消費電力が増加する傾向にある。
【０００４】
そこで、比較的低い電源電圧でも動作可能なディジタル回路と、ダイナミックレンジとの関係から高い電源電圧が要求されるアナログ回路とを別電源とすることにより、カード型情報処理デバイス全体の消費電力を削減する方法が提案されている。
【０００５】
図１１は、このような従来のカード型情報処理デバイスの構成例を示す図である。この図に示すように、従来のカード型情報処理デバイスは、アンテナ１０、ダイオード１１−１〜１１−４、電源発生回路１３、復調回路１４、ＣＬＫ（Clock）回路１５、ＲＳＴ（Reset）回路１６、変調回路１７、ＭＰＵ（Micro Processor Unit）１８、および、不揮発性メモリ１９によって構成されている。
【０００６】
ここで、アンテナ１０は、図示せぬリーダライタとの間で電波を送受信する。ダイオード１１−１〜１１−４は、ブリッジ回路を構成しており、アンテナ１０によって受信された電波を全波整流し、搬送波に重畳されている信号を抽出するとともに、直流電力を抽出する。
【０００７】
電源発生回路１３は、ダイオード１１−１，１１−２から供給される直流信号から、アナログ回路へ供給する電源＃１と、ディジタル回路に供給する電源＃２とを生成し、電源＃１については復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、および、変調回路１７に供給し、また、電源＃２についてはＭＰＵ１８および不揮発性メモリ１９に供給する。
【０００８】
図１２は、電源発生回路１３の詳細な構成例を示す図である。この図に示すように、電源発生回路１３は、レギュレート回路２０、コンデンサ２１、レベルコンバータ回路２２、および、コンデンサ２３によって構成されている。
【０００９】
ここで、レギュレート回路２０は、ダイオード１１−１，１１−２から供給される直流電圧を電源＃１になるように調整し、出力する。コンデンサ２１は、レギュレート回路２０から出力される直流電圧に含まれているリプル成分を除去するとともに、レギュレート回路２０の出力インピーダンスを減少させる。
【００１０】
レベルコンバート回路２２は、レギュレート回路２０から出力された電源＃１の電圧を電源＃２の電圧まで降圧し、出力する。コンデンサ２３は、レベルコンバータ回路２２から出力される直流電圧に含まれているリプル成分を除去するとともに、レベルコンバータ回路２２の出力インピーダンスを減少させる。
【００１１】
図１１に戻って、復調回路１４は、ダイオード１１−１，１１−２から供給される信号に含まれているデータを復調し、ＭＰＵ１８に供給する。
ＣＬＫ回路１５は、ダイオード１１−１，１１−２から供給される信号に含まれているクロック信号を抽出し、ＭＰＵ１８に供給する。
【００１２】
ＲＳＴ回路１６は、ダイオード１１−１，１１−２から供給される信号からリセット信号を生成してＭＰＵ１８に供給する。
変調回路１７は、ＭＰＵ１８から供給されたデータにより搬送波を変調する。
【００１３】
ＭＰＵ１８は、不揮発性メモリ１９に記憶されているプログラムおよび復調回路１４から供給されたデータに従って種々の演算処理を実行し、得られた結果を不揮発性メモリ１９に格納または変調回路１７に供給する。
【００１４】
不揮発性メモリ１９は、電源が切断された後も書き込まれたデータを保持することができるタイプのメモリであり、ＭＰＵ１８が実行するプログラムやデータ等を格納している。
【００１５】
以上に示したように、復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、および、変調回路１７には電源＃１を供給し、また、ＭＰＵ１８および不揮発性メモリ１９には電源＃１よりも電圧が低い電源＃２を供給するようにしたので、ＭＰＵ１８および不揮発性メモリ１９による電源の消費を抑制することで、装置全体の電力を削減することができる。
【００１６】
【発明が解決しようとする課題】
ところで、近年では、ＭＰＵ１８の電源電圧が低下する傾向にあり、例えば、１．８Ｖ程度でも動作可能なデバイスが出現しつつある。一方、不揮発性メモリ１９については、書き込み時および読み出し時において、ある程度のエネルギを必要とすることから、電源電圧は３Ｖ程度は必要である。
【００１７】
従って、従来の方法では、不揮発性メモリ１９がネックとなって、電源＃２の電圧をある程度以下には下げることができないため、消費電力の更なる低減が困難であるという問題点があった。
【００１８】
また、不揮発性メモリ１９は、電源電圧および制御信号が安定した後に動作させないと、誤動作を引き起こす場合がある。図１１に示す従来の回路では、ＭＰＵ１８と不揮発性メモリ１９に同時に電源が投入されるので、誤動作を生じる場合があるという問題点もあった。
【００１９】
本発明は、このような点に鑑みてなされたものであり、消費電力を削減するとともに、誤動作が少ない情報処理装置およびカード型情報処理デバイスを提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明では上記課題を解決するために、所定の情報に応じて変調された搬送波を受信し、前記情報を抽出して所定の処理を実行する情報処理装置において、前記搬送波を受信して電気信号に変換する受信回路と、前記受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、前記第１の電源電圧を降圧して前記第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、前記第２の電源電圧を降圧して前記第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、を有することを特徴とする情報処理装置が提供される。
【００２１】
ここで、受信回路は、搬送波を受信して電気信号に変換する。第１の電源回路は、受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する。第２の電源回路は、第１の電源電圧を降圧して第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する。第３の電源回路は、第２の電源電圧を降圧して第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する。
【００２２】
また、所定の情報に応じて変調された搬送波を受信し、前記情報を抽出して所定の処理を実行するカード型情報処理デバイスにおいて、前記搬送波を受信して電気信号に変換する受信回路と、前記受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、前記第１の電源電圧を降圧して前記第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、前記第２の電源電圧を降圧して前記第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、を有することを特徴とするカード型情報処理デバイスが提供される。
【００２３】
ここで、受信回路は、搬送波を受信して電気信号に変換する。第１の電源回路は、受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する。第２の電源回路は、第１の電源電圧を降圧して第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する。第３の電源回路は、第２の電源電圧を降圧して第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の情報処理装置は、アンテナ３０、受信回路３１、第１の電源回路３２、アナログ回路３３、第２の電源回路３４、メモリ３５、第３の電源回路３６、および、ディジタル回路３７によって構成されている。
【００２５】
アンテナ３０は、送信側から伝送されてきた搬送波を捕捉する。
受信回路３１は、アンテナ３０によって捕捉された搬送波を受信して電気信号に変換する。
【００２６】
第１の電源回路３２は、受信回路３１から出力される電気信号から、第１の電源電圧を発生し、アナログ回路３３に供給する。
第２の電源回路３４は、第１の電源電圧とは異なる第２の電源電圧を発生し、メモリ３５に供給する。
【００２７】
第３の電源回路３６は、第１および第２の電源電圧とは異なる第３の電源電圧を発生し、ディジタル回路３７に供給する。
アナログ回路３３は、例えば、変調回路、復調回路等によって構成されている。
【００２８】
メモリ３５は、不揮発性メモリによって構成され、ディジタル回路３７およびアナログ回路３３から供給されたデータを格納するとともに、格納されているデータを必要に応じてアナログ回路３３およびディジタル回路３７に供給する。
【００２９】
ディジタル回路３７は、例えば、ＭＰＵによって構成され、メモリ３５に格納されているプログラムに従って種々の演算処理を実行する。
次に、以上の原理図の動作を説明する。
【００３０】
図示せぬ送信側から伝送されてきた搬送波は、アンテナ３０によって捕捉され、受信回路３１に供給される。
受信回路３１は、アンテナ３０によって捕捉された搬送波を電気信号に変換し、更に、直流信号に変換した後、第１の電源回路３２に供給する。
【００３１】
第１の電源回路３２は、受信回路３１から供給された電気信号から第１の電源電圧を発生し、アナログ回路３３に供給する。
第２の電源回路３４は、第１の電源回路３２から出力された第１の電源電圧を降圧して第２の電源電圧を生成し、メモリ３５に供給する。
【００３２】
第３の電源回路３６は、第２の電源回路３４から出力された第２の電源電圧を降圧して第３の電源電圧を生成し、ディジタル回路３７に供給する。
従って、広いダイナミックレンジを確保するために高い電圧を要求されるアナログ回路３３には、第１の電源電圧が供給され、また、アナログ回路３３およびメモリ３５よりも低い電圧で動作可能なディジタル回路３７には第３の電源電圧が供給され、また、アナログ回路３３よりは低電圧であるが、ディジタル回路３７よりは高電圧で動作するメモリ３５には第２の電源電圧が供給される。その結果、常に動作しているディジタル回路３７の電源電圧を更に低下させることにより、装置全体としての消費電力を低減することが可能になる。
【００３３】
また、電源回路は一般的にシリーズレギュレータによって構成されるが、シリーズレギュレータは、負荷電流がある程度流れていないと、立ち上がり特性が鈍くなることが知られている。ところで、メモリ３５は、間欠的にしか動作しないので、メモリ３５へ供給される電力も間欠的になってしまう。その結果、メモリ３５が動作を開始した場合に、第２の電源が急に立ち上がることにより、電源電圧が一時的に不安定になる場合がある。しかし、第２の電源回路３４の出力は、第３の電源回路３６にも供給されており、この負荷であるディジタル回路３７は常に動作しているので、第２の電源回路３４からは常に負荷電流が流出している状態であるので、メモリ３５が急に動作を開始した場合であっても、動作が不安定になることを防止することができる。
【００３４】
次に、本発明の第１の実施の形態について説明する。
図２は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明のカード型情報処理デバイスは、アンテナ１０、ダイオード１１−１〜１１−４、電源発生回路５０、復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、変調回路１７、ＭＰＵ１８、および、不揮発性メモリ１９によって構成されている。
【００３５】
ここで、アンテナ１０は、図示せぬリーダライタとの間で、例えば、ＡＳＫ（Amplitude Shift Keying）によって変調された搬送波としての電波を送受信する。
【００３６】
ダイオード１１−１〜１１−４は、ブリッジ回路を構成しており、アンテナ１０によって捕捉された電波を全波整流し、搬送波に重畳されている信号を抽出するとともに、直流電力を抽出する。
【００３７】
電源発生回路５０は、ダイオード１１−１，１１−２から供給される直流信号から、電源＃１〜電源＃３を生成し、電源＃１は、復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、および、変調回路１７に供給し、電源＃２は、不揮発性メモリ１９に供給し、電源＃３は、ＭＰＵ１８にそれぞれ供給する。
【００３８】
図３は、電源発生回路５０の詳細な構成例を示す図である。この図に示すように、電源発生回路５０は、レギュレート回路６０、コンデンサ６１、レベルコンバータ回路６２、コンデンサ６３、レベルコンバータ回路６４、および、コンデンサ６５によって構成されている。
【００３９】
ここで、レギュレート回路６０は、ダイオード１１−１，１１−２から供給される直流電圧を電源＃１の電圧になるように調整し、出力する。コンデンサ６１は、レギュレート回路６０から出力される直流電圧に含まれているリプル成分を除去するとともに、レギュレート回路６０の出力インピーダンスを減少させる。
【００４０】
レベルコンバータ回路６２は、レギュレート回路６０から出力された電源＃１の電圧を電源＃２の電圧まで降圧し、出力する。コンデンサ６３は、レベルコンバータ回路６２から出力される直流電圧に含まれているリプル成分を除去するとともに、レベルコンバータ回路６２の出力インピーダンスを減少させる。
【００４１】
レベルコンバータ回路６４は、レベルコンバータ回路６２から出力された電源＃２の電圧を電源＃３の電圧まで降圧し、出力する。コンデンサ６５は、レベルコンバータ回路６４から出力される直流電圧に含まれているリプル成分を除去するとともに、レベルコンバータ回路６４の出力インピーダンスを減少させる。
【００４２】
図４は、レギュレート回路６０の構成例を示す図である。この図に示すように、レギュレート回路６０は、抵抗７１，７２，７４、コンパレータ７３、および、ＮチャネルＭＯＳ−ＦＥＴ７５によって構成されている。
【００４３】
ここで、抵抗７１，７２は、入力電圧を分圧し、コンパレータ７３の非反転入力端子に供給する。
コンパレータ７３は、抵抗７２および抵抗７１によって分圧された入力電圧と、基準電圧Ｖｒｅｆとを比較し、その比較結果をＮチャネルＭＯＳ−ＦＥＴ７５のゲートに供給する。
【００４４】
抵抗７４は保護抵抗であり、ＮチャネルＭＯＳ−ＦＥＴ７５に対して過大な電流が流れることを防止する。
ＮチャネルＭＯＳ−ＦＥＴ７５は、コンパレータ７３の制御に応じて、その抵抗を変化させ、出力電圧が一定になるように制御する。
【００４５】
即ち、これらの回路は、シャント型レギュレータを構成しており、出力電圧が一定になるように制御する。
図５は、レベルコンバータ回路６２，６４の詳細な構成例を示す図である。この図に示すように、レベルコンバータ回路６２，６４は、コンパレータ８０、スイッチング回路８１、および、抵抗８２，８３によって構成されている。
【００４６】
抵抗８２，８３は出力電圧を分圧してコンパレータ８０の非反転入力端子に供給する。
コンパレータ８０は、抵抗８２，８３によって分圧された出力電圧と、基準電圧とを比較し、比較結果に応じてスイッチング回路８１を制御する。
【００４７】
スイッチング回路８１は、図６に示すように、ＰチャネルＭＯＳ−ＦＥＴ９０によって構成され、ゲートに供給されるコンパレータ８０の出力に応じて、入力側から出力側に流れる電流を制御する。
【００４８】
即ち、これらの回路は、シリーズレギュレータを構成しており、基準電圧Ｖｒｅｆに応じた所定の電圧が出力する。
図２に戻って、復調回路１４は、ダイオード１１−１，１１−２から供給される信号に含まれているデータを復調し、ＭＰＵ１８に供給する。
【００４９】
ＣＬＫ回路１５は、ダイオード１１−１，１１−２から供給される信号に含まれているクロック信号を抽出し、ＭＰＵ１８に供給する。
ＲＳＴ回路１６は、ダイオード１１−１，１１−２から供給される信号からリセット信号を生成してＭＰＵ１８に供給する。
【００５０】
変調回路１７は、ＭＰＵ１８から供給されたデータにより搬送波を変調する。ＭＰＵ１８は、不揮発性メモリ１９に記憶されているプログラムおよび復調回路１４から供給されたデータ等に従って種々の演算処理を実行し、得られた結果を不揮発性メモリ１９に格納するとともに、変調回路１７に供給する。
【００５１】
不揮発性メモリ１９は、電源が切断された後も書き込まれたデータを保持することができるタイプのメモリであり、ＭＰＵ１８が実行するプログラムやデータ等を格納している。
【００５２】
次に、以上の実施の形態の動作について説明する。
カード型情報処理デバイスが図示せぬリーダライタに接近すると、アンテナ１０は、図示せぬリーダライタが送信した電波を捕捉する。この電波は、前述のように所定の周波数を有する搬送波がＡＳＫによって変調され、伝送しようとするデータおよびクロック信号が重畳されており、アンテナ１０にはこの電波に対応する電気信号が発生する。
【００５３】
ダイオード１１−１〜１１−４は、ブリッジ回路を構成しており、アンテナ１０の両端に発生した電気信号を全波整流し、直流信号に変換して出力する。
電源発生回路５０のレギュレート回路６０は、ダイオード１１−１，１１−２の出力電圧を所定の電圧になるように調整し、電源＃１として出力する。レギュレート回路６０から出力された電源＃１は、コンデンサ６１に蓄えられた後、アナログ回路に供給される。
【００５４】
レベルコンバータ回路６２は、レギュレート回路６０から電源＃１が出力されると、これを所定の電圧まで降圧し、電源＃２として出力する。レベルコンバータ回路６２から出力された電源＃２は、コンデンサ６３に蓄えられた後、不揮発性メモリ１９に供給される。
【００５５】
レベルコンバータ回路６４は、レベルコンバータ回路６２から電源＃２が出力されると、これを所定の電圧まで降圧し、電源＃３として出力する。レベルコンバータ回路６４から出力された電源＃３は、コンデンサ６５に蓄えられた後、ＭＰＵ１８に供給される。
【００５６】
レギュレート回路６０から電源＃１が出力されると、この電源＃１は、アナログ回路である復調回路１４、ＣＬＫ回路１５、ＲＳＴ回路１６、および、変調回路１７に供給される。
【００５７】
その結果、ＣＬＫ回路１５が、ブリッジ１１，１２から出力された電気信号からクロック信号を生成し、ＭＰＵ１８に供給する。続いて、ＲＳＴ回路１６がリセット信号を供給してＭＰＵ１８をリセットし、動作可能の状態にする。このとき、ＭＰＵ１８には電源＃３が供給されているので、ＭＰＵ１８が動作を開始する。
【００５８】
ＭＰＵ１８が動作を開始すると、不揮発性メモリ１９に対してアクセスして、そこに記憶されているプログラムを読み出して実行する。その結果、復調回路１４を介してリーダライタから送信されたデータを受信したり、変調回路１７を介してデータをリーダライタに送信することが可能になる。
【００５９】
以上に説明したように、本発明の第１の実施の形態では、不揮発性メモリ１９用にレベルコンバータ回路６２を新たに設け、不揮発性メモリ１９の動作に最適な電源＃２を生成して供給するようにしたので、常に動作状態にあるＭＰＵ１８に供給する電源＃３の電圧を電源＃２とは独立に低く設定することにより、従来よりも消費電力を低減することができる。
【００６０】
また、不揮発性メモリ１９に対しては、ＭＰＵ１８とは独立に設定された、最適な電源＃２を供給するようにしたので、読み出しおよび書き込み時における誤動作を防止することができる。
【００６１】
また、レベルコンバータ回路６２を構成するＰチャネルＭＯＳ−ＦＥＴ９０（図６参照）は、遮断状態から導通状態に変化する場合の動作速度が遅いことが知られているが、レベルコンバータ回路６２の負荷として、常に電力が消費されるＭＰＵ１８を駆動するレベルコンバータ回路６４が接続されているので、ＰチャネルＭＯＳ−ＦＥＴ９０は常に導通状態となるため、前述のような不具合を回避することが可能になる。
【００６２】
更に、本実施の形態では、複数のレベルコンバータ回路を設けるようにしたので、回路同士の電源を介した干渉が発生することを防止し、誤動作の発生を抑制することが可能になる。
【００６３】
次に、本発明の第２の実施の形態について説明する。
図７は、本発明の第２の実施の形態の構成例を示す図である。なお、この図において、図２と対応する部分には同一の符号を付してあるのでその説明は省略する。
【００６４】
図７に示す実施の形態においては、図２の場合と比較して、電源発生回路５０が電源発生回路５５に置換されている。また、ＣＬＫ回路１５およびＲＳＴ回路１６に対して電源＃０が供給される構成となっている。なお、その他の構成は図２の場合と同様である。
【００６５】
図８は、図７に示す電源発生回路５５の詳細な構成例を示す図である。なお、この図において、図３と対応する部分には同一の符号を付してあるのでその説明は省略する。
【００６６】
図８に示す構成例では、図３の場合と比較して、スイッチング回路１１０〜１１２がレギュレート回路６０、レベルコンバータ回路６２、および、レベルコンバータ回路６４の出力にそれぞれ付加されている。また、スイッチング回路１１０〜１１２を制御するための電源制御部１１３が新たに付加されている。
【００６７】
ここで、スイッチング回路１１０は、図６に示す構成を有しており、電源制御部１１３の制御に応じて、レギュレート回路６０から出力される電源電圧をＯＮまたはＯＦＦし、復調回路１４および変調回路１７への電源の供給を断続する。
【００６８】
スイッチング回路１１１も、図６に示す構成を有しており、電源制御部１１３の制御に応じて、レベルコンバータ回路６２から出力される電源電圧をＯＮまたはＯＦＦし、不揮発性メモリ１９への電源の供給を断続する。
【００６９】
スイッチング回路１１２も、図６に示す構成を有しており、電源制御部１１３の制御に応じて、レベルコンバータ回路６４から出力される電源電圧をＯＮまたはＯＦＦし、ＭＰＵ１８への電源の供給を断続する。
【００７０】
電源制御部１１３は、タイマ等によって構成され、ダイオード１１−１，１１−２から電源の供給が開始されるとタイマのカウント動作を開始し、所定のカウント値になった場合には、スイッチング回路１１０，１１２を随時ＯＮの状態にする。また、ＭＰＵ１８から不揮発性メモリ１９へのアクセス要求がなされた場合には、スイッチング回路１１１をＯＮの状態にし、アクセスが終了した場合にはＯＦＦの状態にする。
【００７１】
次に、以上の実施の形態の動作について説明する。
カード型情報処理デバイスが図示せぬリーダライタに接近すると、アンテナ１０は、リーダライタから送信した電波を捕捉する。この電波は、前述のように所定の周波数を有する搬送波がＡＳＫによって変調され、伝送しようとするデータおよびクロック信号が重畳されており、アンテナ１０にはこの電波に対応する電気信号が発生する。
【００７２】
ダイオード１１−１〜１１−４は、ブリッジ回路を構成しており、アンテナ１０の両端に発生した電気信号を全波整流し、直流信号に変換して出力する。
電源発生回路５５のレギュレート回路６０は、ダイオード１１−１，１１−２の出力電圧を所定の電源電圧になるように調整し、電源＃０として出力する。
【００７３】
図９は、図８に示す各ノードの電圧および電源＃０〜＃３の時間的な変化を示す図である。この図の（Ａ）に示すように、レギュレート回路６０の出力であるノード＃１の電圧が時刻ｔ１において立ち上がると、ノード＃１から供給される電源＃０（図９（Ｄ）参照）も時刻ｔ１に立ち上がる。
【００７４】
電源＃０は、ＣＬＫ回路１５およびＲＳＴ回路１６に供給されているので、ＣＬＫ回路１５は、クロック信号を発生してＭＰＵ１８に供給し、また、ＲＳＴ回路１６は電源＃０が供給されてから所定の時間が経過した場合にはＭＰＵ１８にリセット信号を供給してリセットする。
【００７５】
レベルコンバータ回路６２は、レギュレート回路６０から電圧が出力されると、これを所定の電圧まで降圧して出力する。その結果、ノード＃２の電圧は、図９（Ｂ）に示すように時刻ｔ２において立ち上がる。
【００７６】
レベルコンバータ回路６４は、レベルコンバータ回路６２から電圧が出力されると、これを所定の電圧まで降圧して出力する。その結果、ノード＃３の電圧は、図９（Ｃ）に示すように時刻ｔ３において立ち上がる。
【００７７】
次に、電源制御部１１３は、時刻ｔ４においてスイッチング回路１１０をＯＮの状態にする。すると、図９（Ｅ）に示すように、電源＃１が立ち上がり、復調回路１４および変調回路１７への電力の供給が開始され、これらが動作を開始する。
【００７８】
続いて、電源制御部１１３は、時刻ｔ５においてスイッチング回路１１２をＯＮの状態にする。すると、図９（Ｇ）に示すように、電源＃３が立ち上がり、ＭＰＵ１８への電力の供給が開始され、ＭＰＵ１８は動作を開始する。
【００７９】
以上に示す一連の動作により、先ず、ＣＬＫ回路１５およびＲＳＴ回路１６に電源＃０が時刻ｔ１において供給され、次に、復調回路１４および変調回路１７に電源＃１が時刻ｔ４において供給され、続いて、ＭＰＵ１８に電源＃３が時刻ｔ５において供給される。その結果、ＭＰＵ１８は、図示せぬリーダライタから送信されてきたデータを復調回路１４を介して受信するとともに、変調回路１７を介してデータを図示せぬリーダライタに対して送信することが可能になる。
【００８０】
このような状態において、ＭＰＵ１８が不揮発性メモリ１９にアクセスする必要が生じた場合には、電源制御部１１３はこれを検知し、スイッチング回路１１１をＯＮの状態にする（図９（Ｆ）の時刻ｔ６参照）。その結果、不揮発性メモリ１９に電源＃２が供給されるので、不揮発性メモリ１９が動作を開始し、ＭＰＵ１８は、不揮発性メモリ１９に対してデータを書き込むとともに、所定のアドレスに格納されているデータを読み出すことが可能になる。
【００８１】
そして、ＭＰＵ１８のアクセスが終了すると、電源制御部１１３は、スイッチング回路１１１をＯＦＦの状態にするので、不揮発性メモリ１９への電源＃２の供給が停止される。
【００８２】
以上に説明したように、本発明の第２の実施の形態によれば、スイッチング回路１１０〜１１２を設け、電源＃１〜＃３を供給するタイミングを制御するようにしたので、例えば、ＭＰＵ１８からの制御信号が安定しない場合に電源＃２が供給されて不揮発性メモリ１９が誤動作することを防止できる。
【００８３】
また、不揮発性メモリ１９のように、間欠的に動作するデバイスに対しては、必要な場合にのみ電源を供給するようにしたので、装置全体としての消費電力を低減することが可能になる。
【００８４】
更に、電源供給するタイミングとしては、例えば、消費電力の大きい回路や設定が必要な回路に対して優先的に電源を供給することにより、電源を介して回路同士が相互干渉することを防止することができる。
【００８５】
なお、以上の実施の形態では、不揮発性メモリ１９についてのみ電源の供給を停止するようにしたが、これ以外の部分であっても間欠的に動作している部分については、電源の供給を停止することが可能である。
【００８６】
最後に、図１０を参照して、図７に示す実施の形態において実行される処理の流れについて説明する。このフローチャートは、図７に示す実施の形態がリーダライタに接近した場合に実行される。このフローチャートが開始されると、以下のステップが実行される。
【００８７】
ステップＳ１０：
レギュレート回路６０は、ＣＬＫ回路１５およびＲＳＴ回路１６への電源＃０の供給を開始する。即ち、レギュレート回路６０は、ダイオード１１−１，１１−２から出力された直流電圧を所定の電源電圧になるように調整し、電源＃０としてＣＬＫ回路１５およびＲＳＴ回路１６に供給する。
【００８８】
ステップＳ１１：
電源制御部１１３は、復調回路１４および変調回路１７への電源＃１の供給を開始する。即ち、電源制御部１１３が、スイッチング回路１１０をＯＮの状態にすると、電源＃１が復調回路１４および変調回路１７に供給される。
【００８９】
ステップＳ１２：
電源制御部１１３は、ＭＰＵ１８への電源＃３の供給を開始する。即ち、電源制御部１１３が、スイッチング回路１１２をＯＮの状態にすると、電源＃３がＭＰＵ１８に供給される。
【００９０】
ステップＳ１３：
ＭＰＵ１８は、復調回路１４の出力を参照し、リーダライタからデータを受信したか否かを判定し、受信した場合にはステップＳ１４に進み、それ以外の場合には同様の処理を繰り返す。
【００９１】
ステップＳ１４：
電源制御部１１３は、ＭＰＵ１８がコマンドを実行する必要が生じたか否かを判定し、実行する必要が生じた場合にはステップＳ１５に進み、それ以外の場合には同様の処理を繰り返す。
【００９２】
ステップＳ１５：
電源制御部１１３は、不揮発性メモリ１９への電源＃２の供給を開始する。即ち、電源制御部１１３は、スイッチング回路１１１をＯＮの状態にすることにより、不揮発性メモリ１９への電源＃２の供給を開始する。
【００９３】
ステップＳ１６：
電源制御部１１３は、ＭＰＵ１８の不揮発性メモリ１９へのアクセスが完了したか否かを判定し、アクセスが完了した場合にはステップＳ１７に進み、それ以外の場合には同様の処理を繰り返す。
【００９４】
ステップＳ１７：
電源制御部１１３は、不揮発性メモリ１９への電源＃２の供給を停止する。即ち、電源制御部１１３は、スイッチング回路１１１をＯＦＦの状態にすることにより、不揮発性メモリ１９への電源＃２の供給を停止する。
【００９５】
ステップＳ１８：
ＭＰＵ１８は、処理を終了するか否かを判定し、処理を終了しない場合にはステップＳ１３に戻って同様の処理を繰り返し、それ以外の場合には処理を終了する。
【００９６】
以上のフローチャートに基づく処理により、図７に示す第２の実施の形態の動作を実現することができる。
なお、以上に示す実施の形態の回路構成はほんの一例であり、本発明がこのような回路構成のみに限定されるものではないことはいうまでもない。
【００９７】
また、以上の実施の形態では、レベルコンバータ回路６２は、レギュレート回路６０の出力を入力するようにしたが、ダイオード１１−１，１１−２の出力を直接入力することも可能である。
【００９８】
同様に、レベルコンバータ回路６４は、レベルコンバータ回路６２の出力を入力するようにしたが、ダイオード１１−１，１１−２またはレギュレート回路６０の出力を入力することも可能である。
【００９９】
また、以上の実施の形態では、電波によって情報および電力を授受するようにしたが、これ以外の伝送媒体、例えば、赤外線等を用いることも可能であることはいうまでもない。
【０１００】
また、以上の実施の形態では、カード型情報処理デバイスとして実施する場合を例に挙げて説明したが、本発明はこのような場合のみに限定されるものではなく、その他の情報処理装置に対しても適用可能であることはいうまでもない。
【０１０１】
更に、図２または図７に示す本回路の主要部分を半導体装置として実施することが可能であることは勿論である。
【０１０２】
【発明の効果】
以上説明したように本発明では、所定の情報に応じて変調された搬送波を受信し、情報を抽出して所定の処理を実行する情報処理装置において、搬送波を受信して電気信号に変換する受信回路と、受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、第１の電源電圧を降圧して第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、第２の電源電圧を降圧して第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、を設けるようにしたので、電源電圧をある程度以下には下げることができないメモリに対して第２の電源回路を別個に設けるようにしたので、第３の電源回路の電源電圧を、ディジタル回路に応じて低下させることができるので、装置全体の消費電力を削減することができる。
また、第３の電源回路は、第３の電源電圧を、定常的に負荷電流が流れるディジタル回路に供給する。そして、この第３の電源回路は、第２の電源電圧を降圧して第３の電源電圧を発生する。これによって、第２の電源回路は、常に負荷電流が流出する状態になり、メモリが動作を開始しても、急に立ち上がることはなく、第２の電源電圧が不安定になることを防止できる。
【０１０３】
また、本発明では、所定の情報に応じて変調された搬送波を受信し、情報を抽出して所定の処理を実行するカード型情報処理デバイスにおいて、搬送波を受信して電気信号に変換する受信回路と、受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、第１の電源電圧を降圧して第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、第２の電源電圧を降圧して第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、を設けるようにしたので、各部に最適な電源を供給することにより、装置全体の電力の消費量を削減するとともに、各部が最適な電源で動作することにより、誤動作の発生を防止することができる。
また、第３の電源回路は、第３の電源電圧を、定常的に負荷電流が流れるディジタル回路に供給する。そして、この第３の電源回路は、第２の電源電圧を降圧して第３の電源電圧を発生する。これによって、第２の電源回路は、常に負荷電流が流出する状態になり、メモリが動作を開始しても、急に立ち上がることはなく、第２の電源電圧が不安定になることを防止できる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の第１の実施の形態の構成例を示す図である。
【図３】図２に示す電源発生回路の詳細な構成例を示す図である。
【図４】図３に示すレギュレート回路の詳細な構成例を示す図である。
【図５】図３に示すレベルコンバータ回路の詳細な構成例を示す図である。
【図６】図５に示すスイッチング回路の詳細な構成例を示す図である。
【図７】本発明の第２の実施の形態の構成例を示す図である。
【図８】図７に示す電源発生回路の詳細な構成例を示す図である。
【図９】図７に示す実施の形態のノードおよび電源と時間の関係を示す図である。
【図１０】図７に示す実施の形態において実行される処理の流れを説明するフローチャートである。
【図１１】従来のカード型情報処理デバイスの構成例を示す図である。
【図１２】図１１に示す電源発生回路の詳細な構成例を示す図である。
【符号の説明】
１０ アンテナ
１１−１〜１１−４ ダイオード
１４ 復調回路
１５ ＣＬＫ回路
１６ ＲＳＴ回路
１７ 変調回路
１８ ＭＰＵ
１９ 不揮発性メモリ
３０ アンテナ
３１ 受信回路
３２ 第１の電源回路
３３ アナログ回路
３４ 第２の電源回路
３５ メモリ
３６ 第３の電源回路
３７ ディジタル回路
５０，５５ 電源発生回路
６０ レギュレート回路
６１，６３，６５ コンデンサ
６２，６４ レベルコンバータ回路
７１，７２，７４ 抵抗
７３ コンパレータ
７５ ＮチャネルＭＯＳ−ＦＥＴ
８０ コンパレータ
８１ スイッチング回路
８２，８３ 抵抗
９０ ＰチャネルＭＯＳ−ＦＥＴ
１１０〜１１２ スイッチング回路
１１３ 電源制御部
Claims (6)
- 所定の情報に応じて変調された搬送波を受信し、前記情報を抽出して所定の処理を実行する情報処理装置において、
前記搬送波を受信して電気信号に変換する受信回路と、
前記受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、
前記第１の電源電圧を降圧して前記第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、
前記第２の電源電圧を降圧して前記第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、
を有することを特徴とする情報処理装置。 - 前記第２の電源回路と前記メモリの間に配置されたスイッチ回路と、
前記スイッチ回路を制御する制御回路と、を更に有し、
前記制御回路は、タイマのカウンタによって、前記メモリへの電源電圧の供給を遅らせることを特徴とする請求項１記載の情報処理装置。 - 前記第２の電源回路と前記メモリの間に配置されたスイッチ回路と、
前記スイッチ回路を制御する制御回路と、を更に有し、
前記制御回路は、前記メモリにアクセスがなされる場合にのみ前記スイッチ回路をＯＮの状態に制御し、前記メモリに前記第２の電源電圧を供給することを特徴とする請求項１記載の情報処理装置。 - 所定の情報に応じて変調された搬送波を受信し、前記情報を抽出して所定の処理を実行するカード型情報処理デバイスにおいて、
前記搬送波を受信して電気信号に変換する受信回路と、
前記受信回路から出力される電気信号から、第１の電源電圧を発生し、アナログ回路に供給する第１の電源回路と、
前記第１の電源電圧を降圧して前記第１の電源電圧とは異なる第２の電源電圧を発生し、メモリに供給する第２の電源回路と、
前記第２の電源電圧を降圧して前記第１および第２の電源電圧とは異なる第３の電源電圧を発生し、定常的に負荷電流が流れるディジタル回路に供給する第３の電源回路と、
を有することを特徴とするカード型情報処理デバイス。 - 前記第２の電源回路と前記メモリの間に配置されたスイッチ回路と、
前記スイッチ回路を制御する制御回路と、を更に有し、
前記制御回路は、タイマのカウンタによって、前記メモリへの電源電圧の供給を遅らせることを特徴とする請求項４記載のカード型情報処理デバイス。 - 前記第２の電源回路と前記メモリの間に配置されたスイッチ回路と、
前記スイッチ回路を制御する制御回路と、を更に有し、
前記制御回路は、前記メモリにアクセスがなされる場合にのみ前記スイッチ回路をＯＮの状態に制御し、前記メモリに前記第２の電源電圧を供給することを特徴とする請求項４記載のカード型情報処理デバイス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330644A JP3923297B2 (ja) | 2001-10-29 | 2001-10-29 | 情報処理装置およびカード型情報処理デバイス |
| US10/133,322 US6970690B2 (en) | 2001-10-29 | 2002-04-29 | Data processing apparatus and card-sized data processing device |
| EP02253111.5A EP1306741B1 (en) | 2001-10-29 | 2002-05-02 | Data processing apparatus/device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330644A JP3923297B2 (ja) | 2001-10-29 | 2001-10-29 | 情報処理装置およびカード型情報処理デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003132316A JP2003132316A (ja) | 2003-05-09 |
| JP3923297B2 true JP3923297B2 (ja) | 2007-05-30 |
Family
ID=19146346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001330644A Expired - Fee Related JP3923297B2 (ja) | 2001-10-29 | 2001-10-29 | 情報処理装置およびカード型情報処理デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6970690B2 (ja) |
| EP (1) | EP1306741B1 (ja) |
| JP (1) | JP3923297B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003247110A1 (en) * | 2002-07-30 | 2004-02-23 | Koninklijke Philips Electronics N.V. | Transponder with two supply voltages |
| US6970694B2 (en) * | 2002-07-30 | 2005-11-29 | Interdigital Technology Corporation | Method and apparatus for mobile based access point name (APN) selection |
| JP3871667B2 (ja) * | 2003-08-18 | 2007-01-24 | 松下電器産業株式会社 | 非接触ｉｃカード |
| JP4363938B2 (ja) * | 2003-09-26 | 2009-11-11 | シャープ株式会社 | 受信装置 |
| JP4309891B2 (ja) * | 2004-01-30 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びそれを用いた非接触型ｉｃカード並びに携帯情報端末 |
| JP4169158B2 (ja) * | 2004-12-24 | 2008-10-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 無線ｉｃチップおよびこれを用いた位置認識システム並びにセキュリティシステム |
| WO2006129578A1 (en) * | 2005-05-30 | 2006-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP4842017B2 (ja) * | 2005-05-30 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7639993B1 (en) * | 2005-08-26 | 2009-12-29 | Altera Corporation | Power supply circuitry for data signal transceivers on integrated circuits |
| KR100714729B1 (ko) * | 2005-09-13 | 2007-05-07 | 엘지전자 주식회사 | 전력 발생 장치와 그를 구비한 휴대 단말기 및 그의 제어방법 |
| JP2007122600A (ja) * | 2005-10-31 | 2007-05-17 | Fujitsu Ltd | 集積回路チップ及びｒｆｉｄシステム |
| WO2008044559A1 (en) | 2006-10-02 | 2008-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5038080B2 (ja) * | 2006-10-02 | 2012-10-03 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| KR101134696B1 (ko) * | 2007-01-12 | 2012-04-09 | 엘지전자 주식회사 | 휴대단말기의 전원관리장치 및 그 방법 |
| EP2420959A1 (en) * | 2009-04-15 | 2012-02-22 | Renesas Electronics Corporation | Semiconductor integrated circuit device and ic card mounting same |
| KR101896921B1 (ko) * | 2011-05-17 | 2018-09-12 | 삼성전자주식회사 | 무선 전력 수신기 및 그 제어 방법 |
| KR102226091B1 (ko) * | 2012-08-30 | 2021-03-09 | 유니버시티 오브 버지니아 페이턴트 파운데이션 | 다중모드 라디오들을 갖춘 초저전력 감지 플랫폼 |
| US9343116B2 (en) | 2014-05-28 | 2016-05-17 | Micron Technology, Inc. | Providing power availability information to memory |
| KR102593912B1 (ko) | 2018-01-09 | 2023-10-26 | 삼성전자주식회사 | 모드 변경이 가능한 전원 회로 및 그것을 포함하는 스마트 카드 |
| US11086377B2 (en) * | 2018-04-29 | 2021-08-10 | Oracle International Corporation | Load line compensation in power monitoring |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4188585A (en) * | 1978-03-16 | 1980-02-12 | Cincinnati Electronics Corporation | Synchronized receiver power system |
| JPH0731303Y2 (ja) * | 1986-02-18 | 1995-07-19 | 三洋電機株式会社 | 電圧発生回路 |
| JPH0460890A (ja) * | 1990-06-29 | 1992-02-26 | Citizen Watch Co Ltd | 非接触メモリーカード |
| JPH07120403B2 (ja) * | 1991-02-14 | 1995-12-20 | 高圧ガス工業株式会社 | Ｉｃカード |
| JPH064857U (ja) * | 1992-06-19 | 1994-01-21 | シチズン時計株式会社 | データキャリア |
| US5479172A (en) | 1994-02-10 | 1995-12-26 | Racom Systems, Inc. | Power supply and power enable circuit for an RF/ID transponder |
| JPH0847251A (ja) | 1994-07-29 | 1996-02-16 | Internatl Business Mach Corp <Ibm> | スイッチング・レギュレータ、情報処理装置及びその制御方法 |
| JPH0855198A (ja) * | 1994-08-15 | 1996-02-27 | Hitachi Ltd | 非接触ｉｃカード |
| US5615004A (en) * | 1994-12-27 | 1997-03-25 | Hughes Electronics | Laser range finder power management system |
| US5574697A (en) * | 1995-08-15 | 1996-11-12 | Micron Technology, Inc. | Memory device with distributed voltage regulation system |
| JPH10302036A (ja) * | 1997-04-25 | 1998-11-13 | Citizen Watch Co Ltd | 無接点型メモリカード |
| WO2000070552A1 (en) | 1999-05-17 | 2000-11-23 | The Goodyear Tire & Rubber Company | Programmable modulation index for transponder |
| US6141283A (en) | 1999-04-01 | 2000-10-31 | Intel Corporation | Method and apparatus for dynamically placing portions of a memory in a reduced power consumption state |
| US6659352B1 (en) | 1999-06-02 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit |
| JP2001022452A (ja) * | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | 電源電圧降圧回路 |
| US6134130A (en) | 1999-07-19 | 2000-10-17 | Motorola, Inc. | Power reception circuits for a device receiving an AC power signal |
| JP2001211640A (ja) * | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
| JP2001286080A (ja) * | 2000-03-31 | 2001-10-12 | Seiko Epson Corp | 受電回路、無線通信装置及び無線通信システム |
| CN1180376C (zh) * | 2000-04-04 | 2004-12-15 | 皇家菲利浦电子有限公司 | 具有芯片的数据载体——芯片包括为数据载体的另一个部件提供可控制电源电压的装置 |
-
2001
- 2001-10-29 JP JP2001330644A patent/JP3923297B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-29 US US10/133,322 patent/US6970690B2/en not_active Expired - Lifetime
- 2002-05-02 EP EP02253111.5A patent/EP1306741B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6970690B2 (en) | 2005-11-29 |
| US20030083037A1 (en) | 2003-05-01 |
| EP1306741A2 (en) | 2003-05-02 |
| EP1306741A3 (en) | 2004-05-12 |
| EP1306741B1 (en) | 2017-11-29 |
| JP2003132316A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3923297B2 (ja) | 情報処理装置およびカード型情報処理デバイス | |
| JP3904859B2 (ja) | パワーオンリセット回路およびこれを備えたｉｃカード | |
| KR100471655B1 (ko) | 단말기와원격으로전력이투입되는휴대품간의비접촉통신에의한데이터교환시스템 | |
| JP4854604B2 (ja) | 半導体集積回路、それを搭載したカードおよびその動作方法 | |
| US5670772A (en) | Non-contact data recording medium | |
| US6525362B2 (en) | IC chip for contactless IC card | |
| EP1058376B1 (en) | A semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit | |
| US7141939B2 (en) | Power supply circuit that is stable against sudden load change | |
| JP4282865B2 (ja) | 供給電流を送出する回路装置 | |
| JP4263023B2 (ja) | ２線式データ通信方法、システム、コントロール装置およびデータ記憶装置 | |
| KR102593912B1 (ko) | 모드 변경이 가능한 전원 회로 및 그것을 포함하는 스마트 카드 | |
| JP4750530B2 (ja) | 半導体集積回路装置及びそれを用いた非接触電子装置 | |
| JP2000078777A (ja) | 電圧発生回路 | |
| EP1527411B1 (en) | Transponder with two supply voltages | |
| JP2005535211A (ja) | 制御可能パワーオンリセット回路付き中継器 | |
| US8076970B2 (en) | Adaptive demodulator | |
| JP3904860B2 (ja) | 電源装置、半導体回路装置、およびｉｃカード | |
| JPH1153491A (ja) | データキャリアシステム | |
| JP2005222278A (ja) | 非接触ｉｃ媒体用インレットおよび非接触ｉｃ媒体ならびにそれを用いた通信システム | |
| JPH10162108A (ja) | データ記憶体 | |
| US7400874B2 (en) | Integrated circuit comprising a clock-signal generator, smart card comprising an integrated circuit of this kind and associated method for the generation of clock signals | |
| JP3697710B2 (ja) | データキャリアおよびそれに用いる電源装置 | |
| JP3558170B2 (ja) | 半導体記憶媒体を用いた非接触通信方法および通信システム | |
| US20240330613A1 (en) | Reception circuit and smart card including the same | |
| JPH08221158A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |