JP3905139B2 - 電荷結合素子型イメージセンサ - Google Patents
電荷結合素子型イメージセンサ Download PDFInfo
- Publication number
- JP3905139B2 JP3905139B2 JP07341194A JP7341194A JP3905139B2 JP 3905139 B2 JP3905139 B2 JP 3905139B2 JP 07341194 A JP07341194 A JP 07341194A JP 7341194 A JP7341194 A JP 7341194A JP 3905139 B2 JP3905139 B2 JP 3905139B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- drain region
- image sensor
- floating diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 description 12
- 238000001514 detection method Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/454—Output structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は電荷結合素子型イメージセンサ（CCD Type image sensor ）に係り、特に信号検出部として浮動拡散型増幅器（Floating Diffusion Amplifier：ＦＤＡ）を使用した電荷結合素子型イメージセンサの出力回路部のＭＯＳ素子に関する。
【０００２】
【従来の技術】
電荷結合素子ＣＣＤは半導体基板の表面に複数のＭＯＳトランジスタを一定の配列に形成させた非常に簡単な構造である。これは、ＭＯＳトランジスタのゲートに任意の電圧を印加した時、半導体基板の表面に深い空乏層が拡大される非平衡状態と少数キャリヤが蓄積される平衡状態の２種類の状態が得られるので、これらのそれぞれに“０”又は“１”のディジタル信号を対応させ演算機能を有する信号処理素子やメモリ素子を実現する。そして、非平衡状態と平衡状態の間で連続的に変化する信号電荷をアナログ信号にも使用でき、またイメージセンサにもその応用が可能である。
【０００３】
イメージセンサは、光の光子効果により受光部に電荷が蓄積される、即ち光信号が電気的な信号に変わる光電変換効果を利用したものであり、蓄積された信号電荷をＣＣＤでクロックパルスにより順次に移動させ、出力回路部を通じて信号出力として外部に取り出して画像に再現するものである。
【０００４】
前記ＣＣＤ型イメージセンサの出力回路部としては主に浮動拡散型増幅器が用いられるが、これは信号検出部として高電圧出力が可能であり雑音発生源である浮遊容量が少ないためである。
【０００５】
図１は従来の浮動拡散型増幅器を有する電荷結合素子の出力部の概略的な平面図である（米国特許：第 4,660,064号、発明者；ハマサキ・マサハル等、発明の名称；Charge coupled device having a floating diffusion region and a precharge diffusion region which are aligned so as to increase the output gain,出願日；1986年 1月31日）
ＣＣＤ伝送部１の端部に出力ゲート１７が形成されており、続いて浮動拡散領域１８とプリチャージゲート２５とプリチャージドレイン２３よりなるプリチャージＭＯＳトランジスタ（又はリセットＭＯＳトランジスタ）が形成されており、点線で書かれたチャネルストッパ２２を境界として前記浮動拡散領域１８と連結されたゲート電極１９とソース領域２０、ドレイン領域２１よりなる第１駆動ＭＯＳトランジスタＭ１が形成されている。
【０００６】
図２は前記従来の浮動拡散型増幅器を有する電荷結合素子の出力部の回路図である。
【０００７】
ＣＣＤ伝送部１の出力端子から浮動拡散領域内のダイオード２に流れる信号電荷が出力増幅器３により電圧信号に変換され検出される。前記出力増幅器３は前記図１の第１駆動トランジスタＭ１を含む電荷センシング回路である。前記電荷センシング回路は一般的に電圧利得が“１”に近いソースフォロアを使用する。参照番号“４”はプリチャージトランジスタを示す。
【０００８】
図３は前記図１のIII −III 線における断面図である。
【０００９】
半導体基板１１が、例えばＮ型として提供されており、その上にＰ型の半導体ウェル１２が形成されている。半導体ウェル１２の表面にＮ型領域１３が複数個配列されており、各Ｎ型領域１３の上に例えばシリコン酸化膜等の絶縁層１４を介し複数個の伝送電極１５が搭載され、図２のＣＣＤ伝送部１を構成する。
【００１０】
一方、２相クロックパルスφ１，φ２が伝送電極１５に印加される駆動パルスとして提供され、前記ＣＣＤ伝送部１の端部に出力ゲート１７とＮ+ 型の浮動拡散領域１８が形成される。前記浮動拡散領域１８は前記出力増幅器３を成す第１駆動ＭＯＳトランジスタＭ１のゲート電極１９に連結される。
【００１１】
また、前記半導体ウェル１２の表面には、プリチャージドレイン領域２３がチャネル領域２４を間に置いて形成されており、前記チャネル領域２４の上部には絶縁層１４を介しプリチャージゲート電極２５が形成され、前記浮動拡散領域１８をソース領域とするプリチャージトランジスタを形成する。
【００１２】
信号電荷の伝送及び検出動作を見ると次の通りである。
【００１３】
各ＣＣＤ伝送電極１５に、例えば２相クロックパルスφ１，φ２が印加されれば半導体基板１１の表面に形成された伝送チャネルであるＮ型領域１３を通じて信号電荷が順次に伝送される。ＣＣＤ伝送部の端部に形成された出力ゲート１７は伝送された信号電荷を浮動拡散領域１８に伝送させる。
【００１４】
浮動拡散領域１８は電荷センシング回路である出力増幅器３に連結され、前記出力増幅器３は第１駆動ＭＯＳトランジスタＭ１を含んで、信号電荷が供給される浮動拡散領域１８の電圧レベルをセンシングするためにそのゲート電極１９が前記浮動拡散領域１８に連結される。一方、浮動拡散領域１８はまたプリチャージトランジスタ４の一部であってソース領域となり、プリチャージトランジスタのドレイン領域２３は予め設定した所定の電位ＶPDで固定する。
【００１５】
一連のリセット電圧パルスＶPGがリセットパルス発生器からプリチャージゲート電極２５に印加され、プリチャージドレイン電極２３に予め設定した所定の電位ＶPDで前記浮動拡散領域１８をリセットするためにプリチャージトランジスタを周期的にオンさせる。従って、浮動拡散領域１８の電位はプリチャージトランジスタがオンされる時は常にプリチャージドレイン領域２３に予め設定された電位ＶPDと等しくなる。
【００１６】
このとき、プリチャージトランジスタ４は信号電荷が浮動拡散領域１８に供給されるまではドレイン領域２３と浮動拡散領域１８の間の電気的な分離のためにオフされたままである。
【００１７】
ＶOGは出力ゲート１７に印加される電圧を示す。
【００１８】
一方、このとき浮動拡散領域１８と連結された出力増幅器３では浮動拡散領域に収集された電荷量に比例し、浮動拡散領域の静電容量に反比例する電圧変化を検出し、この電圧変化は以後の適した信号処理回路の入力に変換される。
【００１９】
前記出力増幅器３の電圧変化ΔＶOUT は、
ΔＶOUT ＝ＱSIG ／ＣFD
で与えられる。ＱSIG は浮動拡散領域１８に伝送された信号電荷量であり、ＣFDは浮動拡散領域と関連した寄生容量を含んだ総静電容量であり、前記図２からＣFD＝ＣB ＋ＣP ＋ＣO ＋ＣI ＋ＣINであることが分かる。ここで、ＣB は浮動拡散領域１８とＰ型半導体ウェル１２の間の静電容量と浮動拡散領域とチャネルストッパ２２の間の静電容量との和であり、ＣP は浮動拡散領域１８とプリチャージゲート電極２５の間の静電容量Ｃ１とプリチャージゲート電極２５と第１駆動ＭＯＳトランジスタＭ１のゲート電極１９の配線との間の静電容量Ｃ２の和であり、ＣO は浮動拡散領域１８と出力ゲート１７との間の静電容量であり、ＣI は出力増幅器３の配線の静電容量であり、ＣINは出力増幅器３の入力静電容量を示す。
【００２０】
前記出力増幅器３で検知する信号電圧の検出感度は浮動拡散領域と関連した総静電容量ＣFDとソースフォロアを主に使用する出力増幅器３の電圧利得ＡV により決定される。
【００２１】
検出感度＝ＡV ／ＣFD〔クーロン／ボルト〕
で与えられる。
【００２２】
一方、イメージセンサ素子の場合、集積度が非常に向上されながら各画素面積が比例的に縮小しそれにより光電変換領域で蓄積される信号電荷量も少なくなるので、前記浮動拡散領域に電送される信号電荷量ＱSIG も少なくなる。
【００２３】
従って、少なくなった信号電荷量にもかかわらず電圧変化で検出される信号電荷を効果的に検出するために、即ち検出感度を向上させるためには浮動拡散領域と関連した静電容量を大幅減少させる必要がある。特に、前記総静電容量ＣFD中で相当の部分を占める出力増幅器３の入力容量ＣINを大いに減少させる必要がある。
【００２４】
図４は前記図１のIV−IV線における、従来の浮動拡散型増幅器を有する電荷結合素子型イメージセンサで電荷センシング回路である出力増幅器３の第１駆動ＭＯＳトランジスタの断面図である。
【００２５】
図面に示したように、ゲート電極１９に一部重畳するようにソース領域２０、ドレイン領域２１が形成されている。一方、前記第１駆動ＭＯＳトランジスタにおいても、ゲート電極１９とソース領域２０間の重畳による寄生容量Ｃm とゲート電極１９とドレイン領域２１間の重畳による寄生容量Ｃd が作用し、図２に示したように出力増幅器３の入力静電容量ＣINが増加する要因となる。
【００２６】
ここで、寄生容量Ｃm は第１駆動ＭＯＳトランジスタの駆動動作によりミラー効果により相当相殺されるが、寄生容量Ｃd はそのまま動作時の入力インピーダンスに寄与することにより、出力増幅器の入力静電容量を増加させ、微量の信号電荷を取り扱う高集積化された電荷結合素子型イメージセンサの信号検出部の検出感度を悪化させる要因となっている。
【００２７】
【発明が解決しようとする課題】
本発明の目的は電荷センシング回路の駆動ＭＯＳトランジスタの寄生容量を減少させその検出感度を向上させた浮動拡散型増幅器を有する電荷結合素子型イメージセンサを提供することである。
【００２８】
【課題を解決するための手段】
本発明の前記目的を達成するために、本発明による電荷結合素子型イメージセンサは、基板と、前記基板の表面近傍に形成されたドレイン領域と、前記ドレイン領域と重畳されない形に前記基板上に形成されたゲート電極と、前記ゲート電極とドレイン領域の間で前記ドレイン領域と接続する形として基板の表面近傍に形成された空乏チャネル領域を具備する駆動トランジスタを含むことを特徴とする。
【００３０】
このとき、前記電荷結合素子型イメージセンサは前記基板の表面近傍に形成されたチャネル層と、前記チャネル層の端側に形成された浮動拡散領域と、前記チャネル層上に形成された複数の電極手段と、前記浮動拡散領域をソース領域とするトランジスタを更に具備し、前記ゲート電極は前記浮動拡散領域と接続する形に形成される。
【００３１】
前記空乏チャネル領域を前記ゲート電極と部分的に重畳される模様に形成し、その導電型においては前記ドレイン領域の導電型と同じ導電型であり、その不純物の濃度においては前記ドレイン領域の不純物の濃度より低くした。このとき、前記ドレイン領域に供給される電圧は前記ゲート電極に供給される電圧より小さくないようにして素子動作のとき前記空乏チャネルが完全に空乏となるようにした。
【００３２】
前記ゲート電極を、絶縁膜をその間に介し部分的に重畳する模様の第１ゲート電極と第２ゲート電極に分離形成し、このとき前記空乏チャネル領域を、前記第１ゲート電極に自己整合されるように形成しその上部に前記第２ゲート電極を形成させた。
【００３４】
【作用】
駆動ＭＯＳトランジスタのゲート電極とドレイン領域の間に空乏チャネルを形成してこれらを一定の間隔に維持させることにより、電荷検出感度を非常に向上させ得る。
【００３５】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
【００３６】
図５は本発明による浮動拡散型増幅器を有する電荷結合素子型イメージセンサの出力部の概略的な平面図であり、電荷結合素子型イメージセンサの出力回路部に用いられる浮動拡散型増幅器で電荷センシング回路を構成する駆動ＭＯＳトランジスタ部分である。
【００３７】
前記電荷センシング回路は１位の電圧利得Ａv で動作する典型的なソースフォロアを主に使用する。この場合、前記図１と同一の参照番号は同一の構成要素を示す。
【００３８】
前記図５を参照すれば、駆動ＭＯＳトランジスタのゲート電極１９は浮動拡散領域１８に連結されている。また、ソース領域２０は前記ゲート電極に自己整合されておりその一部がゲート電極と重畳される。一方、ドレイン領域２１は、ソース領域２０とは異なり前記ゲート電極１９と重畳されないように前記ゲート電極１９と一定の間隔を置いて形成されており、前記ドレイン領域２１に接して前記ゲート電極１９とドレイン領域２１の間に前記ゲート電極１９と一部重畳されるように空乏チャネル２７が形成されている。
【００３９】
このとき、半導体基板が、例えばＰ型の不純物でドープされていると、前記ソース領域２０及びドレイン領域２１はＮ型の不純物が高濃度でドープされており、前記空乏チャネル２７はＮ型の不純物が前記ソース領域及びドレイン領域よりは低濃度でドープされている。
【００４０】
前記図５の構造を有する浮動拡散型増幅器の動作時、前記空乏チャネル２７が完全に空乏となるように前記ゲート電極１９に供給される電圧とドレイン領域２１に供給される電圧を調節すれば、例えばゲート電極の動作電圧よりドレイン領域のバイアスを高くすれば、前記ゲート電極１９とドレイン領域２１の間で発生する寄生容量は非常に減少する。
【００４１】
図６は前記図５のＶＩ−ＶＩ線における断面図であり、駆動ＭＯＳトランジスタを示す。
【００４２】
基板、例えば半導体基板１０上にゲート電極１９が形成されており、このゲート電極の両側の基板にソース領域２０とドレイン領域２１がそれぞれ形成されている。このとき、前記ソース領域２０は前記ゲート電極１９に自己整合されるように形成されその一部分が前記ゲート電極と重畳されており、前記ドレイン領域２１は前記ゲート電極１９と一定の間隔を保って形成されている。前記ゲート電極１９の下部の半導体基板には空乏チャネル２７が前記ドレイン領域２１とその一部が接する模様に形成されている。
【００４３】
このとき、前記半導体基板１０が、例えばＰ型の不純物でドープすれば、前記ソース領域２０、ドレイン領域２１及び空乏チャネル２７はＮ型の不純物でドープする。
【００４４】
前記図６で分かるように、前記空乏チャネル２７は前記ドレイン領域２１よりその下部面が高く形成されているが、前記空乏チャネル２７の下部面が前記ドレイン領域２１の下部面より低いとしても、本発明の技術的な思想を逸することでないことは明らかである。
【００４５】
〔実施例〕
図７は本発明の実施例により形成された電荷センシング回路部の断面図であり、図６に対応するものである。
【００４６】
本実施例はゲート電極を二つの部分に分けて形成することが図６と異なる。
【００４７】
前記図７を参照すると、ゲート電極は第１ゲート電極１９ａと第２ゲート電極１９ｂに分けられ、且つ第１ゲート電極と第２ゲート電極は電気的に接続されて同一の電圧が供給されるように形成されており、このとき空乏チャネル２７は前記第１ゲート電極１９ａに自己整合されている。
【００４８】
これは、チャネルの長さに敏感な駆動トランジスタの動作特性の均一性と信頼性を高めるためのものであり、前記第２ゲート電極１９ｂは前記空乏チャネル１７上に形成されており、ドレイン領域２１と重畳されないように形成されている。
【００４９】
同様に、本実施例でもゲート電極１９ａ及び１９ｂに供給される電圧とドレイン領域２１のバイアスを適切に調節することにより、即ちドレイン領域のバイアスをゲート電極に供給される電圧より大きくすることにより、ゲート電極とドレイン領域の間で発生する寄生容量を非常に減少させ得る。
【００５９】
【発明の効果】
以上の実施例から見られるように、本発明による電荷結合素子型イメージセンサによると、電荷センシング回路を構成する、例えば典型的なソースフォロアの入力静電容量の約１／３を占める駆動ＭＯＳトランジスタのゲート電極とドレイン領域の間の寄生容量を著しく減少させることができ、電荷検出感度を極めて向上させ得る。
【００６０】
なお、本発明は前述した実施例に限定されず、本発明の技術的思想内で当分野の通常の知識を有する者により多くの変形が可能であることは明らかである。
【図面の簡単な説明】
【図１】 従来の浮動拡散型増幅器を有する電荷結合素子型イメージセンサの出力部の概略的な平面図である。
【図２】 従来の浮動拡散型増幅器を有する電荷結合素子型イメージセンサの出力部の回路図である。
【図３】 前記図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】 前記図１のＩＶ−ＩＶ線における断面図である。
【図５】 本発明による浮動拡散型増幅器を有する電荷結合素子型イメージセンサの出力部の概略的な平面図である。
【図６】 図５のＶＩ−ＶＩ線における電荷センシング回路部の部分断面図である。
【図７】 本発明の実施例による電荷センシング回路部の部分断面図であり、図６に対応する。
【産業上の利用分野】
本発明は電荷結合素子型イメージセンサ（CCD Type image sensor ）に係り、特に信号検出部として浮動拡散型増幅器（Floating Diffusion Amplifier：ＦＤＡ）を使用した電荷結合素子型イメージセンサの出力回路部のＭＯＳ素子に関する。
【０００２】
【従来の技術】
電荷結合素子ＣＣＤは半導体基板の表面に複数のＭＯＳトランジスタを一定の配列に形成させた非常に簡単な構造である。これは、ＭＯＳトランジスタのゲートに任意の電圧を印加した時、半導体基板の表面に深い空乏層が拡大される非平衡状態と少数キャリヤが蓄積される平衡状態の２種類の状態が得られるので、これらのそれぞれに“０”又は“１”のディジタル信号を対応させ演算機能を有する信号処理素子やメモリ素子を実現する。そして、非平衡状態と平衡状態の間で連続的に変化する信号電荷をアナログ信号にも使用でき、またイメージセンサにもその応用が可能である。
【０００３】
イメージセンサは、光の光子効果により受光部に電荷が蓄積される、即ち光信号が電気的な信号に変わる光電変換効果を利用したものであり、蓄積された信号電荷をＣＣＤでクロックパルスにより順次に移動させ、出力回路部を通じて信号出力として外部に取り出して画像に再現するものである。
【０００４】
前記ＣＣＤ型イメージセンサの出力回路部としては主に浮動拡散型増幅器が用いられるが、これは信号検出部として高電圧出力が可能であり雑音発生源である浮遊容量が少ないためである。
【０００５】
図１は従来の浮動拡散型増幅器を有する電荷結合素子の出力部の概略的な平面図である（米国特許：第 4,660,064号、発明者；ハマサキ・マサハル等、発明の名称；Charge coupled device having a floating diffusion region and a precharge diffusion region which are aligned so as to increase the output gain,出願日；1986年 1月31日）
ＣＣＤ伝送部１の端部に出力ゲート１７が形成されており、続いて浮動拡散領域１８とプリチャージゲート２５とプリチャージドレイン２３よりなるプリチャージＭＯＳトランジスタ（又はリセットＭＯＳトランジスタ）が形成されており、点線で書かれたチャネルストッパ２２を境界として前記浮動拡散領域１８と連結されたゲート電極１９とソース領域２０、ドレイン領域２１よりなる第１駆動ＭＯＳトランジスタＭ１が形成されている。
【０００６】
図２は前記従来の浮動拡散型増幅器を有する電荷結合素子の出力部の回路図である。
【０００７】
ＣＣＤ伝送部１の出力端子から浮動拡散領域内のダイオード２に流れる信号電荷が出力増幅器３により電圧信号に変換され検出される。前記出力増幅器３は前記図１の第１駆動トランジスタＭ１を含む電荷センシング回路である。前記電荷センシング回路は一般的に電圧利得が“１”に近いソースフォロアを使用する。参照番号“４”はプリチャージトランジスタを示す。
【０００８】
図３は前記図１のIII −III 線における断面図である。
【０００９】
半導体基板１１が、例えばＮ型として提供されており、その上にＰ型の半導体ウェル１２が形成されている。半導体ウェル１２の表面にＮ型領域１３が複数個配列されており、各Ｎ型領域１３の上に例えばシリコン酸化膜等の絶縁層１４を介し複数個の伝送電極１５が搭載され、図２のＣＣＤ伝送部１を構成する。
【００１０】
一方、２相クロックパルスφ１，φ２が伝送電極１５に印加される駆動パルスとして提供され、前記ＣＣＤ伝送部１の端部に出力ゲート１７とＮ+ 型の浮動拡散領域１８が形成される。前記浮動拡散領域１８は前記出力増幅器３を成す第１駆動ＭＯＳトランジスタＭ１のゲート電極１９に連結される。
【００１１】
また、前記半導体ウェル１２の表面には、プリチャージドレイン領域２３がチャネル領域２４を間に置いて形成されており、前記チャネル領域２４の上部には絶縁層１４を介しプリチャージゲート電極２５が形成され、前記浮動拡散領域１８をソース領域とするプリチャージトランジスタを形成する。
【００１２】
信号電荷の伝送及び検出動作を見ると次の通りである。
【００１３】
各ＣＣＤ伝送電極１５に、例えば２相クロックパルスφ１，φ２が印加されれば半導体基板１１の表面に形成された伝送チャネルであるＮ型領域１３を通じて信号電荷が順次に伝送される。ＣＣＤ伝送部の端部に形成された出力ゲート１７は伝送された信号電荷を浮動拡散領域１８に伝送させる。
【００１４】
浮動拡散領域１８は電荷センシング回路である出力増幅器３に連結され、前記出力増幅器３は第１駆動ＭＯＳトランジスタＭ１を含んで、信号電荷が供給される浮動拡散領域１８の電圧レベルをセンシングするためにそのゲート電極１９が前記浮動拡散領域１８に連結される。一方、浮動拡散領域１８はまたプリチャージトランジスタ４の一部であってソース領域となり、プリチャージトランジスタのドレイン領域２３は予め設定した所定の電位ＶPDで固定する。
【００１５】
一連のリセット電圧パルスＶPGがリセットパルス発生器からプリチャージゲート電極２５に印加され、プリチャージドレイン電極２３に予め設定した所定の電位ＶPDで前記浮動拡散領域１８をリセットするためにプリチャージトランジスタを周期的にオンさせる。従って、浮動拡散領域１８の電位はプリチャージトランジスタがオンされる時は常にプリチャージドレイン領域２３に予め設定された電位ＶPDと等しくなる。
【００１６】
このとき、プリチャージトランジスタ４は信号電荷が浮動拡散領域１８に供給されるまではドレイン領域２３と浮動拡散領域１８の間の電気的な分離のためにオフされたままである。
【００１７】
ＶOGは出力ゲート１７に印加される電圧を示す。
【００１８】
一方、このとき浮動拡散領域１８と連結された出力増幅器３では浮動拡散領域に収集された電荷量に比例し、浮動拡散領域の静電容量に反比例する電圧変化を検出し、この電圧変化は以後の適した信号処理回路の入力に変換される。
【００１９】
前記出力増幅器３の電圧変化ΔＶOUT は、
ΔＶOUT ＝ＱSIG ／ＣFD
で与えられる。ＱSIG は浮動拡散領域１８に伝送された信号電荷量であり、ＣFDは浮動拡散領域と関連した寄生容量を含んだ総静電容量であり、前記図２からＣFD＝ＣB ＋ＣP ＋ＣO ＋ＣI ＋ＣINであることが分かる。ここで、ＣB は浮動拡散領域１８とＰ型半導体ウェル１２の間の静電容量と浮動拡散領域とチャネルストッパ２２の間の静電容量との和であり、ＣP は浮動拡散領域１８とプリチャージゲート電極２５の間の静電容量Ｃ１とプリチャージゲート電極２５と第１駆動ＭＯＳトランジスタＭ１のゲート電極１９の配線との間の静電容量Ｃ２の和であり、ＣO は浮動拡散領域１８と出力ゲート１７との間の静電容量であり、ＣI は出力増幅器３の配線の静電容量であり、ＣINは出力増幅器３の入力静電容量を示す。
【００２０】
前記出力増幅器３で検知する信号電圧の検出感度は浮動拡散領域と関連した総静電容量ＣFDとソースフォロアを主に使用する出力増幅器３の電圧利得ＡV により決定される。
【００２１】
検出感度＝ＡV ／ＣFD〔クーロン／ボルト〕
で与えられる。
【００２２】
一方、イメージセンサ素子の場合、集積度が非常に向上されながら各画素面積が比例的に縮小しそれにより光電変換領域で蓄積される信号電荷量も少なくなるので、前記浮動拡散領域に電送される信号電荷量ＱSIG も少なくなる。
【００２３】
従って、少なくなった信号電荷量にもかかわらず電圧変化で検出される信号電荷を効果的に検出するために、即ち検出感度を向上させるためには浮動拡散領域と関連した静電容量を大幅減少させる必要がある。特に、前記総静電容量ＣFD中で相当の部分を占める出力増幅器３の入力容量ＣINを大いに減少させる必要がある。
【００２４】
図４は前記図１のIV−IV線における、従来の浮動拡散型増幅器を有する電荷結合素子型イメージセンサで電荷センシング回路である出力増幅器３の第１駆動ＭＯＳトランジスタの断面図である。
【００２５】
図面に示したように、ゲート電極１９に一部重畳するようにソース領域２０、ドレイン領域２１が形成されている。一方、前記第１駆動ＭＯＳトランジスタにおいても、ゲート電極１９とソース領域２０間の重畳による寄生容量Ｃm とゲート電極１９とドレイン領域２１間の重畳による寄生容量Ｃd が作用し、図２に示したように出力増幅器３の入力静電容量ＣINが増加する要因となる。
【００２６】
ここで、寄生容量Ｃm は第１駆動ＭＯＳトランジスタの駆動動作によりミラー効果により相当相殺されるが、寄生容量Ｃd はそのまま動作時の入力インピーダンスに寄与することにより、出力増幅器の入力静電容量を増加させ、微量の信号電荷を取り扱う高集積化された電荷結合素子型イメージセンサの信号検出部の検出感度を悪化させる要因となっている。
【００２７】
【発明が解決しようとする課題】
本発明の目的は電荷センシング回路の駆動ＭＯＳトランジスタの寄生容量を減少させその検出感度を向上させた浮動拡散型増幅器を有する電荷結合素子型イメージセンサを提供することである。
【００２８】
【課題を解決するための手段】
本発明の前記目的を達成するために、本発明による電荷結合素子型イメージセンサは、基板と、前記基板の表面近傍に形成されたドレイン領域と、前記ドレイン領域と重畳されない形に前記基板上に形成されたゲート電極と、前記ゲート電極とドレイン領域の間で前記ドレイン領域と接続する形として基板の表面近傍に形成された空乏チャネル領域を具備する駆動トランジスタを含むことを特徴とする。
【００３０】
このとき、前記電荷結合素子型イメージセンサは前記基板の表面近傍に形成されたチャネル層と、前記チャネル層の端側に形成された浮動拡散領域と、前記チャネル層上に形成された複数の電極手段と、前記浮動拡散領域をソース領域とするトランジスタを更に具備し、前記ゲート電極は前記浮動拡散領域と接続する形に形成される。
【００３１】
前記空乏チャネル領域を前記ゲート電極と部分的に重畳される模様に形成し、その導電型においては前記ドレイン領域の導電型と同じ導電型であり、その不純物の濃度においては前記ドレイン領域の不純物の濃度より低くした。このとき、前記ドレイン領域に供給される電圧は前記ゲート電極に供給される電圧より小さくないようにして素子動作のとき前記空乏チャネルが完全に空乏となるようにした。
【００３２】
前記ゲート電極を、絶縁膜をその間に介し部分的に重畳する模様の第１ゲート電極と第２ゲート電極に分離形成し、このとき前記空乏チャネル領域を、前記第１ゲート電極に自己整合されるように形成しその上部に前記第２ゲート電極を形成させた。
【００３４】
【作用】
駆動ＭＯＳトランジスタのゲート電極とドレイン領域の間に空乏チャネルを形成してこれらを一定の間隔に維持させることにより、電荷検出感度を非常に向上させ得る。
【００３５】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
【００３６】
図５は本発明による浮動拡散型増幅器を有する電荷結合素子型イメージセンサの出力部の概略的な平面図であり、電荷結合素子型イメージセンサの出力回路部に用いられる浮動拡散型増幅器で電荷センシング回路を構成する駆動ＭＯＳトランジスタ部分である。
【００３７】
前記電荷センシング回路は１位の電圧利得Ａv で動作する典型的なソースフォロアを主に使用する。この場合、前記図１と同一の参照番号は同一の構成要素を示す。
【００３８】
前記図５を参照すれば、駆動ＭＯＳトランジスタのゲート電極１９は浮動拡散領域１８に連結されている。また、ソース領域２０は前記ゲート電極に自己整合されておりその一部がゲート電極と重畳される。一方、ドレイン領域２１は、ソース領域２０とは異なり前記ゲート電極１９と重畳されないように前記ゲート電極１９と一定の間隔を置いて形成されており、前記ドレイン領域２１に接して前記ゲート電極１９とドレイン領域２１の間に前記ゲート電極１９と一部重畳されるように空乏チャネル２７が形成されている。
【００３９】
このとき、半導体基板が、例えばＰ型の不純物でドープされていると、前記ソース領域２０及びドレイン領域２１はＮ型の不純物が高濃度でドープされており、前記空乏チャネル２７はＮ型の不純物が前記ソース領域及びドレイン領域よりは低濃度でドープされている。
【００４０】
前記図５の構造を有する浮動拡散型増幅器の動作時、前記空乏チャネル２７が完全に空乏となるように前記ゲート電極１９に供給される電圧とドレイン領域２１に供給される電圧を調節すれば、例えばゲート電極の動作電圧よりドレイン領域のバイアスを高くすれば、前記ゲート電極１９とドレイン領域２１の間で発生する寄生容量は非常に減少する。
【００４１】
図６は前記図５のＶＩ−ＶＩ線における断面図であり、駆動ＭＯＳトランジスタを示す。
【００４２】
基板、例えば半導体基板１０上にゲート電極１９が形成されており、このゲート電極の両側の基板にソース領域２０とドレイン領域２１がそれぞれ形成されている。このとき、前記ソース領域２０は前記ゲート電極１９に自己整合されるように形成されその一部分が前記ゲート電極と重畳されており、前記ドレイン領域２１は前記ゲート電極１９と一定の間隔を保って形成されている。前記ゲート電極１９の下部の半導体基板には空乏チャネル２７が前記ドレイン領域２１とその一部が接する模様に形成されている。
【００４３】
このとき、前記半導体基板１０が、例えばＰ型の不純物でドープすれば、前記ソース領域２０、ドレイン領域２１及び空乏チャネル２７はＮ型の不純物でドープする。
【００４４】
前記図６で分かるように、前記空乏チャネル２７は前記ドレイン領域２１よりその下部面が高く形成されているが、前記空乏チャネル２７の下部面が前記ドレイン領域２１の下部面より低いとしても、本発明の技術的な思想を逸することでないことは明らかである。
【００４５】
〔実施例〕
図７は本発明の実施例により形成された電荷センシング回路部の断面図であり、図６に対応するものである。
【００４６】
本実施例はゲート電極を二つの部分に分けて形成することが図６と異なる。
【００４７】
前記図７を参照すると、ゲート電極は第１ゲート電極１９ａと第２ゲート電極１９ｂに分けられ、且つ第１ゲート電極と第２ゲート電極は電気的に接続されて同一の電圧が供給されるように形成されており、このとき空乏チャネル２７は前記第１ゲート電極１９ａに自己整合されている。
【００４８】
これは、チャネルの長さに敏感な駆動トランジスタの動作特性の均一性と信頼性を高めるためのものであり、前記第２ゲート電極１９ｂは前記空乏チャネル１７上に形成されており、ドレイン領域２１と重畳されないように形成されている。
【００４９】
同様に、本実施例でもゲート電極１９ａ及び１９ｂに供給される電圧とドレイン領域２１のバイアスを適切に調節することにより、即ちドレイン領域のバイアスをゲート電極に供給される電圧より大きくすることにより、ゲート電極とドレイン領域の間で発生する寄生容量を非常に減少させ得る。
【００５９】
【発明の効果】
以上の実施例から見られるように、本発明による電荷結合素子型イメージセンサによると、電荷センシング回路を構成する、例えば典型的なソースフォロアの入力静電容量の約１／３を占める駆動ＭＯＳトランジスタのゲート電極とドレイン領域の間の寄生容量を著しく減少させることができ、電荷検出感度を極めて向上させ得る。
【００６０】
なお、本発明は前述した実施例に限定されず、本発明の技術的思想内で当分野の通常の知識を有する者により多くの変形が可能であることは明らかである。
【図面の簡単な説明】
【図１】 従来の浮動拡散型増幅器を有する電荷結合素子型イメージセンサの出力部の概略的な平面図である。
【図２】 従来の浮動拡散型増幅器を有する電荷結合素子型イメージセンサの出力部の回路図である。
【図３】 前記図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】 前記図１のＩＶ−ＩＶ線における断面図である。
【図５】 本発明による浮動拡散型増幅器を有する電荷結合素子型イメージセンサの出力部の概略的な平面図である。
【図６】 図５のＶＩ−ＶＩ線における電荷センシング回路部の部分断面図である。
【図７】 本発明の実施例による電荷センシング回路部の部分断面図であり、図６に対応する。
Claims (5)
- 基板と、
前記基板の表面近傍に形成されたチャンネル層と、
前記チャンネル層の端側に形成された浮動拡散領域と、
前記チャンネル層上に形成された複数の電極手段と、
前記浮動拡散領域をそのソース領域とするプリチャージトランジスタと、
前記基板の表面近傍に形成されたドレイン領域と、
前記浮動拡散領域と接続する形に形成されており、前記ドレイン領域と重畳されない形に前記基板上に形成されたゲート電極と、
前記ゲート電極とドレイン領域の間で前記ドレイン領域と接続する形として基板の表面近傍に形成された空乏チャネル領域を具備する駆動トランジスタを含む電荷結合素子型イメージセンサにおいて、
前記ゲート電極は絶縁膜をその間に介し部分的に重なる模様の第１ゲート電極と第２ゲート電極に間隔をおいて分離形成され且つ第１ゲート電極と第２ゲート電極は電気的に接続されて同一の電圧が供給され、前記空乏チャンネル領域は前記第１ゲート電極に自己整合された模様に形成され、その上部には前記第２ゲート電極が形成されていることを特徴とする電荷結合素子型イメージセンサ。 - 前記ドレイン領域に供給される電圧は前記ゲート電極に供給される電圧より大きくなるようにすることを特徴とする請求項１項記載の電荷結合素子型イメージセンサ。
- 前記空乏チャネル領域は、前記ドレイン領域と同じ導電型であることを特徴とする請求項１項記載の電荷結合素子型イメージセンサ。
- 前記空乏チャネル領域の不純物の濃度は前記ドレイン領域の不純物の濃度より更に低いことを特徴とする請求項３項記載の電荷結合素子型イメージセンサ。
- 前記空乏チャネル領域の下部面は前記ドレイン領域の下部面より更に高いことを特徴とする請求項１項記載の電荷結合素子型イメージセンサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993-P-006155 | 1993-04-13 | ||
| KR1019930006155A KR960002100B1 (ko) | 1993-03-27 | 1993-04-13 | 전하결합소자형 이미지센서 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005110566A Division JP4295740B2 (ja) | 1993-04-13 | 2005-04-07 | 電荷結合素子型イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077147A JPH077147A (ja) | 1995-01-10 |
| JP3905139B2 true JP3905139B2 (ja) | 2007-04-18 |
Family
ID=19353855
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07341194A Expired - Fee Related JP3905139B2 (ja) | 1993-04-13 | 1994-04-12 | 電荷結合素子型イメージセンサ |
| JP2005110566A Expired - Fee Related JP4295740B2 (ja) | 1993-04-13 | 2005-04-07 | 電荷結合素子型イメージセンサ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005110566A Expired - Fee Related JP4295740B2 (ja) | 1993-04-13 | 2005-04-07 | 電荷結合素子型イメージセンサ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5477070A (ja) |
| JP (2) | JP3905139B2 (ja) |
| KR (1) | KR960002100B1 (ja) |
| DE (1) | DE4412671C2 (ja) |
| FR (1) | FR2704095B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2707977B2 (ja) * | 1994-09-01 | 1998-02-04 | 日本電気株式会社 | Ｍｏｓ型半導体装置およびその製造方法 |
| US5837572A (en) * | 1997-01-10 | 1998-11-17 | Advanced Micro Devices, Inc. | CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein |
| US5895955A (en) * | 1997-01-10 | 1999-04-20 | Advanced Micro Devices, Inc. | MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch |
| US5793089A (en) * | 1997-01-10 | 1998-08-11 | Advanced Micro Devices, Inc. | Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon |
| JP3028074B2 (ja) * | 1997-05-26 | 2000-04-04 | 日本電気株式会社 | 電荷転送素子とその駆動方法 |
| KR100223826B1 (ko) * | 1997-06-04 | 1999-10-15 | 구본준 | 씨씨디(ccd) 영상소자의 제조방법 |
| DE19732179C2 (de) * | 1997-07-25 | 1999-08-19 | Siemens Ag | MOS-Ausgangstreiber |
| US6690423B1 (en) * | 1998-03-19 | 2004-02-10 | Kabushiki Kaisha Toshiba | Solid-state image pickup apparatus |
| JPH11274454A (ja) | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
| US6124610A (en) | 1998-06-26 | 2000-09-26 | Advanced Micro Devices, Inc. | Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant |
| JP3937716B2 (ja) * | 2000-10-24 | 2007-06-27 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| US6710424B2 (en) | 2001-09-21 | 2004-03-23 | Airip | RF chipset architecture |
| KR100788483B1 (ko) * | 2005-04-20 | 2007-12-24 | 엠텍비젼 주식회사 | 이미지 센서의 픽셀 구조 및 그 제조 방법 |
| US8110470B2 (en) | 2009-08-31 | 2012-02-07 | Globalfoundries Singapore Pte. Ltd. | Asymmetrical transistor device and method of fabrication |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1153428A (en) * | 1965-06-18 | 1969-05-29 | Philips Nv | Improvements in Semiconductor Devices. |
| US4389615A (en) * | 1979-08-29 | 1983-06-21 | Rockwell International Corporation | CCD Demodulator circuit |
| JPH079981B2 (ja) * | 1985-02-05 | 1995-02-01 | ソニー株式会社 | 電荷転送装置 |
| US4680603A (en) * | 1985-04-12 | 1987-07-14 | General Electric Company | Graded extended drain concept for reduced hot electron effect |
| US5192990A (en) * | 1986-09-18 | 1993-03-09 | Eastman Kodak Company | Output circuit for image sensor |
| DE3788516T2 (de) * | 1986-09-18 | 1994-06-30 | Eastman Kodak Co | Ausgangskreis für abbildungssensor. |
| JPS63209175A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | 電荷検出回路 |
| JP2667857B2 (ja) * | 1988-02-12 | 1997-10-27 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JPH01283870A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | 電荷転送装置 |
| US5065203A (en) * | 1988-07-07 | 1991-11-12 | Tektronix, Inc. | Trench structured charge-coupled device |
| JPH02262344A (ja) * | 1989-03-31 | 1990-10-25 | Sony Corp | 出力回路 |
| JP2832136B2 (ja) * | 1992-12-28 | 1998-12-02 | シャープ株式会社 | 固体撮像装置及びその製造方法 |
| US5349225A (en) * | 1993-04-12 | 1994-09-20 | Texas Instruments Incorporated | Field effect transistor with a lightly doped drain |
-
1993
- 1993-04-13 KR KR1019930006155A patent/KR960002100B1/ko not_active IP Right Cessation
-
1994
- 1994-04-12 FR FR9404328A patent/FR2704095B1/fr not_active Expired - Fee Related
- 1994-04-12 JP JP07341194A patent/JP3905139B2/ja not_active Expired - Fee Related
- 1994-04-13 DE DE4412671A patent/DE4412671C2/de not_active Expired - Fee Related
- 1994-04-13 US US08/227,352 patent/US5477070A/en not_active Expired - Lifetime
-
2005
- 2005-04-07 JP JP2005110566A patent/JP4295740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR940022909A (ko) | 1994-10-21 |
| US5477070A (en) | 1995-12-19 |
| KR960002100B1 (ko) | 1996-02-10 |
| DE4412671C2 (de) | 2003-03-06 |
| DE4412671A1 (de) | 1994-10-20 |
| FR2704095B1 (fr) | 1995-09-01 |
| JP4295740B2 (ja) | 2009-07-15 |
| FR2704095A1 (fr) | 1994-10-21 |
| JPH077147A (ja) | 1995-01-10 |
| JP2005223356A (ja) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0666446B2 (ja) | 固体撮像素子 | |
| JP3905139B2 (ja) | 電荷結合素子型イメージセンサ | |
| JPH0444465B2 (ja) | ||
| JP2504504B2 (ja) | 光電変換装置 | |
| JP3416432B2 (ja) | 光電変換装置及びその駆動方法 | |
| JPH0414544B2 (ja) | ||
| JP4845247B2 (ja) | 光電変換装置 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP2513981B2 (ja) | 固体撮像素子の駆動方法 | |
| KR100204914B1 (ko) | 고체촬상소자의 신호검출장치 | |
| JPH0563177A (ja) | Ｃｃｄ撮像素子 | |
| JPH05275671A (ja) | フォトトランジスタおよびそれを用いたイメージセンサ | |
| JP2965568B2 (ja) | 電荷検出装置 | |
| JPH0468789B2 (ja) | ||
| JPH0760895B2 (ja) | 電荷結合素子及びその駆動方法 | |
| JPS633456A (ja) | 固体撮像装置 | |
| JPS63128665A (ja) | 光電変換装置 | |
| JPH06217201A (ja) | 固体撮像装置 | |
| JPH0630392B2 (ja) | 一次元半導体撮像装置 | |
| JPH07118537B2 (ja) | 電荷転送素子とその駆動方法 | |
| JPH05136396A (ja) | 信号電荷検出器 | |
| JPS6313280B2 (ja) | ||
| JPH0658949B2 (ja) | 半導体撮像装置 | |
| JPS61279173A (ja) | 固体撮像装置 | |
| JPH0582990B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20010410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041008 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050107 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |