JP3905054B2

JP3905054B2 - Thin film transistor substrate manufacturing method and liquid crystal display device

Info

Publication number: JP3905054B2
Application number: JP2003102004A
Authority: JP
Inventors: 裕行嶋田; 四郎廣田; 義規田中; 淳井上; 淳之星野; 和広渡辺; 哲也喜田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-04-04
Filing date: 2003-04-04
Publication date: 2007-04-18
Anticipated expiration: 2022-04-18
Also published as: JP2003303835A

Description

【０００１】
【発明の属する技術分野】
本発明は例えば液晶表示装置で使用される薄膜トランジスタ基板の製造方法及び液晶表示装置に関する。
【０００２】
【従来の技術】
最近では、液晶表示装置の大型化や高精細化に伴い、アクティブマトリクス駆動を行う液晶表示装置の開発が盛んに行われている。アクティブマトリクス駆動を行う液晶表示装置では、液晶が薄膜トランジスタ基板とカラーフィルタ基板の間に封入されており、電圧を印加することにより液晶の光透過状態を変化させて表示を行う。薄膜トランジスタ基板は、ゲートバスラインと、ドレインバスラインとがマトリクス状に配置され、ゲートバスラインとドレインバスラインとの交差部に薄膜トランジスタ及び画素電極が配置される。
【０００３】
薄膜トランジスタ基板の製造においては、ゲートバスライン及びゲート電極が透明な絶縁板の上に最初に形成され、第１のフォトマスクを使用して所定の形状にパターニングされる。その上に絶縁層が形成され、それから薄膜トランジスタを構成するための半導体膜が形成され、さらにその上に、チャネル保護膜が形成される。チャネル保護膜はゲート電極の上にのみ存在するように第２のフォトマスクを使用して所定の形状にパターニングされる。それから、オーミックコンタクト層、並びにドレインバスライン、ドレイン電極及びソース電極を形成するための導電体層が形成され、第３のフォトマスクを使用して薄膜トランジスタの形状にパターニングされる。そして最終保護膜が形成され、画素電極を薄膜トランジスタのゲート電極に接続するためのコンタクトホールが第４のフォトマスクを使用して最終保護膜に形成される。その後、画素電極の材料層（例えばＩＴＯ）が成膜され、第５のフォトマスクを使用して所定の形状にパターニングされる。
【０００４】
画素電極の形成に際しては、従来は無機系のエッチャント（例えばリン酸、硝酸、塩化第２鉄やその他のハーゲン系の塩化水素酸、フッ化水素酸、臭化水素酸、ヨウ水素酸等）を用いていた。また、有機系のエッチャントとして、シュウ酸溶液を使用することが特許文献１に記載されている。
【特許文献１】
特開平４−４８６３１号公報
【０００５】
【発明が解決しようとする課題】
上記したように、薄膜トランジスタ基板の製造においては、フォトマスクを使用して各パターニング工程を行う。各パターニング工程は、フォトマスクとなるレジストの塗布、マスクを使用したレジストの露光、レジストのエッチング、こうして形成されたフォトマスクを使用した所定のプロセス、及びフォトマスクの剥離を含む。従来はフォトマスクを使用したパターニング工程が多い（上記例の場合には５個のフォトマスクを使用している）ために、工程数が多く、生産性が低いばかりでなく、歩留りの低下にもつながっていた。
【０００６】
画素電極の形成に際して無機系のエッチャントを使用する場合には、オーバーエッチングになりやすく、あるいは画素電極の材料層とその下地にある材料層とのエッチングの選択性に問題があり、画素電極のエッチング時に絶縁膜やドレインバスライン等を傷つける可能性があった。シュウ酸溶液等の有機系のエッチャントを使用するとこれらの問題点はある程度解決されるが、それでも画素電極の寸法精度が十分ではない等の問題点が残っており、さらに確実なエッチングを行うことが求められている。
【０００７】
本発明の目的は、製造工程を簡単化できる薄膜トランジスタ基板の製造方法及び液晶表示装置を提供することである。
本発明の他の目的は、画素電極を確実に形成できる薄膜トランジスタ基板の製造方法及び液晶表示装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明による薄膜トランジスタ基板の製造方法は、画素電極１８の材料層を非晶質状態で成膜する工程と、該画素電極１８の材料層を有機系の酸によってエッチングする工程と、エッチング後に非晶質状態の画素電極１８を結晶状態にするために熱処理を行う工程とを含むことを特徴とする。この方法によれば、画素電極のエッチングが、より確実に達成され、画素電極の下地を傷つけることなく、画素電極の望ましい所定の形状に仕上がる。
また、本発明による薄膜トランジスタ基板の製造方法は、絶縁透明性基板上に形成される第一の電極層であるゲートバスラインと前記ゲートバスライン上に形成される第一の絶縁層であるゲート絶縁膜、前記ゲートバスラインと交差して前記ゲート絶縁膜上に配置された第二の電極層であるドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部に配置された薄膜トランジスタ及び前記薄膜トランジスタ上に形成された第二の絶縁層である保護膜上に形成される第三の電極層である透明画素電極が前記第二の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタと電気的に接続される薄膜トランジスタ基板の製造方法において、前記透明画素電極の材料層を非晶質状態で成膜する工程と、前記透明画素電極の材料層を有機系の酸によってエッチングする工程と、エッチング後に非晶質状態の前記透明画素電極を結晶状態にするために熱処理を行うことを特徴とする。この方法によれば、優れた膜質の画素電極を得ることができる。
【０００９】
【実施例】
図１は本発明の実施例の薄膜トランジスタ基板１０を示す平面図であり、薄膜トランジスタ基板１０に形成されるアクティブマトリクスを示している。図２は図１の線II─IIに沿った断面図、図３は図１の線III ─III に沿った断面図である。
この薄膜トランジスタ基板１０は、液晶表示装置に使用される。この場合、液晶が薄膜トランジスタ基板１０とカラーフィルタ基板（図示せず）との間に封入される。薄膜トランジスタ基板１０は図１に示すアクティブマトリクスと配向膜とを含むが、配向膜はここでは省略されている。
【００１０】
図１から図３において、薄膜トランジスタ基板１０に形成されたアクティブマトリクスは、マトリクス状に配置されたゲートバスライン１２とドレインバスライン１４と、ゲートバスライン１２とドレインバスライン１４との交差部に配置された薄膜トランジスタ１６と画素電極１８とからなるものである。
【００１１】
薄膜トランジスタ１６は、ゲート電極２０と、ゲート絶縁膜２２と、半導体膜２４と、チャネル保護膜２６と、オーミックコンタクト層２８と、ドレイン電極３０と、ソース電極３２とからなる。画素電極１８はパッシベーション膜（絶縁膜）３４に設けたコンタクトホール３６を介してソース電極３２に接続される。ゲートバスライン１２及びゲート電極２２はガラス等の透明な絶縁板４０上に一体的に形成され（図５）、例えばアルミニウムとチタンの２層構造からなる。ドレインバスライン１４はドレイン電極３０及びソース電極３２と一体的に形成され、ソース電極３２はドレイン電極３０から分離される。さらに、蓄積容量電極４２がドレインバスライン１４と同じ材料層として形成される。蓄積容量電極４２はパッシベーション膜３４に設けたコンタクトホール４４を介して画素電極１８に接続される。
【００１２】
図３に示されるように、ゲートバスライン１２及びゲート電極２０は一体的に形成されており、半導体膜２４はゲート電極２０の上方及びゲートバスライン１２の上方に形成されている。また、チャネル保護膜２６は半導体膜２４の上にゲート電極２０と同じパターンで形成されている。素子分離用穴５０が、ゲートバスライン１２上で薄膜トランジスタ１０に近い位置に、パッシベーション膜３４、チャネル保護膜２６、半導体膜２４、及びゲート絶縁膜２２に形成され、それによって、隣接する薄膜トランジスタ１０が互いに分離されている。
【００１３】
図４は薄膜トランジスタ基板１０の製造手順を示す図である。図４（Ａ）において、ガラス等の透明な絶縁板４０上にチタン及びアルミニウムをスパッタにより蒸着してゲートバスライン１２及びゲート電極２０を成膜し、フォトマスクを使用し、図５（Ａ）に示されるような形状にパターニングする。
【００１４】
図４（Ｂ）に示されるように、プラズマＣＶＤにて、窒化シリコンからなるゲート絶縁膜２２、及びアモルファスシリコンからなる半導体膜２４、及び窒化シリコンからなるチャネル保護膜２６をそれぞれ成膜する。そこで、矢印で示されるように紫外線を照射しながら、ゲート電極２０及びゲートバスライン１２をマスクとして背面露光を行う。
【００１５】
図４（Ｃ）に示されるように、それから、チャネル保護膜２６の紫外線の当たった部分を溶解させるエッチャントを用いて、エッチングを行う。すると、チャネル保護膜２６はゲートバスライン１２及びゲート電極２０に整列するパターンで形成される。半導体膜２４は全面的な膜として残っている。このように本発明ではチャネル保護膜２６の形成工程ではフォトマスクを使用しないので、従来のようにこの工程でフォトマスクを使用した場合よりも工程が簡単になる。
【００１６】
次に、図４（Ｄ）に示されるように、（ｎ⁺ ａ−Ｓｉ）からなるオーミックコンタクト層２８、及びクロムからなるドレインバスライン１４、ドレイン電極３０及びソース電極３２を成膜する。そこで、フォトレジストを用いてエッチングを行い、ドレインバスライン１４、ドレイン電極３０、ソース電極３２、オーミックコンタクト層２８、及び半導体膜２４を、個々の素子に対応する所定の形状に形成する。ここで、ゲートバスライン１２上にはチャネル保護膜２６の層が存在するので、ゲートバスライン１２上の半導体膜２４はエッチングされない。つまり、半導体膜２４はゲートバスライン１２及びゲート電極２０上に図５（Ｂ）のハッチングした形状で残り、隣接する薄膜トランジスタ１６を電気的に接続していることになる。
【００１７】
次に、図４（Ｅ）に示されるように、窒化シリコン膜からなるパッシベーション膜３４を形成し、フォトマスクを用いてエッチングし、このパッシベーション膜３４にコンタクトホール３６、４４、及び素子分離用穴５０を形成する。このエッチャントは、パッシベーション膜３４、チャネル保護膜２６、半導体膜２４、及びゲート絶縁膜２２を溶解できるものであり、例えばフッ素系のエッチャントを用いてドライエッチングする。
【００１８】
このようにして、素子分離用穴５０が図５（Ｃ）及び図３に示されるように形成され、ゲートバスライン１２上にあった半導体膜２４が切断されるので、隣接する薄膜トランジスタ１６が互いに分離されることになる。また、このときに使用するフォトマスクはゲート端子及びドレイン端子のための穴（図示せず）あけも同時に行うことができるようになっている。最後に図２に示されるように、ＩＴＯからなる画素電極１８を成膜し、フォトマスクを用いてエッチングし、画素電極１８を所定の形状に仕上げる。
【００１９】
図６は本発明の実施例を示す図である。この実施例でも、前の実施例と同様に素子分離用穴５０が形成されており、基本的に前の実施例と同様の特徴を備えている。ただし、前の実施例では蓄積容量電極４２が画素電極１８のほぼ中央にあったのに対して、この実施例では蓄積容量電極４２が画素電極１８の端部にゲートバスライン１２と重なるような位置に形成されている。蓄積容量電極４２はドレインバスライン１４と同じ材料層として形成され、パッシベーション膜３４に設けたコンタクトホール４４を介して画素電極１８に接続される。この場合、蓄積容量電極４２は素子分離用穴５０と干渉しないように形成される。
【００２０】
図７は本発明の実施例を示す図であり、画素電極１８の形成のためにエッチング工程にあるところを示している。この実施例の原理は図１から図６の実施例と同様な薄膜トランジスタ基板１０に適用されることができ、あるいはチャネル保護膜２６をフォトマスクを使用して形成したその他の薄膜トランジスタ基板にも適用されることができる。
【００２１】
図７では、薄膜トランジスタ基板１０はアクティブマトリクスを含むものであり、薄膜トランジスタ１６は、ゲート電極２０と、ゲート絶縁膜２２と、半導体膜２４と、チャネル保護膜２６と、オーミックコンタクト層２８と、ドレイン電極３０と、ソース電極３２とからなる。画素電極１８はパッシベーション膜３４に設けたコンタクトホールを介してソース電極３２に接続される。図７では、ドレイン電極３０及びソース電極３２（及びドレインバスライン）は、チタン、アルミニウム、及びチタンの３層構造である。
【００２２】
図７は、ＩＴＯからなる画素電極１８の材料層がパッシベーション膜３４上に成膜され、画素電極１８を所定の形状に形成するためのフォトマスク６０が形成されており、エッチャント６２中に浸されているところを示している。エッチング槽には超音波発生装置６４が取りつけられており、３０〜３５ＫＨｚ以上の超音波周波数でエッチャント６２を振動させつつエッチングを行うようになっている。また、エッチャント６２は５０℃以下の温度に維持されるようになっている。
【００２３】
この実施例の特徴の一つは、画素電極１８の材料層を非晶質状態で成膜することにある。画素電極１８の材料層を非晶質状態で成膜するためには、ＩＴＯを室温（特別に加熱しない状態）で水又は酸素を注入しながらスパッタリングするとよいことが確認されている。
【００２４】
次に、フォトマスク６０を形成する際に、露光及びエッチングした後のレジストのポストベークの温度を、画素電極１８の材料層が非晶質状態から結晶状態に転移する温度以下で行うことが必要である。ＩＴＯの結晶化の転移点は１５０〜２００℃であるから、フォトマスク６０のポストベークは１１０℃程度で行うのが好ましい。このようにして、フォトマスク６０をエッチングにかけるまで非晶質状態に維持する。
【００２５】
次に、エッチングに際しては、有機系の酸によってエッチングする。好ましいエッチャント６２はシュウ酸であり、カルボン基（−ＣＯＯＨ）をもつその他の有機酸、例えば、マロン酸、マレイン酸、クエン酸、酢酸、サリチル酸、マルキル酢酸等、及びその誘導体も使用できる。有機系の酸からなるエッチャント６２を使用することにより、画素電極１８をその下地層に対して選択性よくエッチングすることができ、その下地層であるパッシベーション膜３４やドレインバスライン１４を傷めることがなくなり、低抵抗を実現できるアルミニウムをドレインバスライン１４のために使用できるようになった。
【００２６】
さらに、エッチングに際して、有機系の酸からなるエッチャント６２の温度を５０℃以下に維持しながら、非晶質状態のＩＴＯにエッチングすることによって、高いエッチングレートで、サイドエッチングのない、フォトマスク６０とほとんど一致した形状で画素電極１８をパターニングできることが分かった。このため、エッチング工程をよりスムーズに実施できるとともに、下地層への影響はますます小さくなった。
【００２７】
さらに、エッチング後に非晶質状態の画素電極１８を結晶状態にするために熱処理を行う。上記したように、ＩＴＯの結晶化の転移点は１５０〜２００℃であるから、実施例においては２００℃で熱処理を行った。これによって、品質の優れた画素電極１８を形成できた。
液晶表示装置は、上記した薄膜トランジスタ基板の製造方法を用いて製造される。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、製造工程を簡単化でき、あるいは画素電極を確実に且つ高いスループットで形成することができる。
【図面の簡単な説明】
【図１】本発明の実施例の薄膜トランジスタ基板を示す平面図である。
【図２】図１の線II─IIに沿った断面図である。
【図３】図１の線III ─III に沿った断面図である。
【図４】図１の薄膜トランジスタ基板の製造手順を示す図である。
【図５】素子分離用穴の特徴を説明する図である。
【図６】本発明の実施例の薄膜トランジスタ基板を示す平面図である。
【図７】本発明の実施例の薄膜トランジスタ基板のエッチングを示す図である。
【符号の説明】
１０…薄膜トランジスタ基板
１２…ゲートバスライン
１４…ドレインバスライン
１６…薄膜トランジスタ
１８…画素電極
２４…半導体膜
２６…チャネル保護膜
３４…パッシベーション膜（絶縁膜）
３６…コンタクトホール
５０…素子分離用穴[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a thin film transistor substrate used in, for example, a liquid crystal display device and a liquid crystal display device.
[0002]
[Prior art]
Recently, with the increase in size and definition of liquid crystal display devices, liquid crystal display devices that perform active matrix driving have been actively developed. In a liquid crystal display device that performs active matrix driving, liquid crystal is sealed between a thin film transistor substrate and a color filter substrate, and display is performed by changing the light transmission state of the liquid crystal by applying a voltage. In the thin film transistor substrate, gate bus lines and drain bus lines are arranged in a matrix, and thin film transistors and pixel electrodes are arranged at intersections of the gate bus lines and the drain bus lines.
[0003]
In manufacturing a thin film transistor substrate, a gate bus line and a gate electrode are first formed on a transparent insulating plate and patterned into a predetermined shape using a first photomask. An insulating layer is formed thereon, a semiconductor film for forming a thin film transistor is then formed, and a channel protective film is further formed thereon. The channel protective film is patterned into a predetermined shape using a second photomask so as to exist only on the gate electrode. Then, an ohmic contact layer and a conductor layer for forming a drain bus line, a drain electrode, and a source electrode are formed and patterned into the shape of a thin film transistor using a third photomask. Then, a final protective film is formed, and a contact hole for connecting the pixel electrode to the gate electrode of the thin film transistor is formed in the final protective film using a fourth photomask. Thereafter, a material layer (for example, ITO) of the pixel electrode is formed and patterned into a predetermined shape using a fifth photomask.
[0004]
In forming the pixel electrode, conventionally, an inorganic etchant (for example, phosphoric acid, nitric acid, ferric chloride or other Hagen-type hydrochloric acid, hydrofluoric acid, hydrobromic acid, hydroiodic acid, etc.) is used. I used it. Patent Document 1 describes the use of an oxalic acid solution as an organic etchant.
[Patent Document 1]
Japanese Patent Laid-Open No. 4-48631
[Problems to be solved by the invention]
As described above, in manufacturing the thin film transistor substrate, each patterning process is performed using a photomask. Each patterning step includes application of a resist to be a photomask, exposure of the resist using the mask, etching of the resist, a predetermined process using the photomask thus formed, and peeling of the photomask. Conventionally, there are many patterning processes using photomasks (in the case of the above example, 5 photomasks are used), so the number of processes is large and not only productivity is low, but also yield is lowered. It was connected.
[0006]
When an inorganic etchant is used in forming the pixel electrode, overetching is likely to occur, or there is a problem in the etching selectivity between the pixel electrode material layer and the underlying material layer, and the pixel electrode etching is problematic. sometimes there is a possibility that damage to the insulating film and the drain bus line or the like. These problems can be solved to some extent by using an organic etchant such as an oxalic acid solution, but there are still problems such as insufficient dimensional accuracy of the pixel electrode, and more reliable etching can be performed. It has been demanded.
[0007]
An object of the present invention is to provide a method of manufacturing a thin film transistor substrate and a liquid crystal display device that can simplify the manufacturing process.
Another object of the present invention is to provide a method of manufacturing a thin film transistor substrate and a liquid crystal display device capable of reliably forming pixel electrodes.
[0008]
[Means for Solving the Problems]
The method of manufacturing a thin film transistor substrate according to the present invention includes a step of forming a material layer of the pixel electrode 18 in an amorphous state, a step of etching the material layer of the pixel electrode 18 with an organic acid, and an amorphous after etching. And a step of performing a heat treatment to bring the pixel electrode 18 in the quality state into a crystalline state. According to this method, the etching of the pixel electrode is more reliably achieved, and the pixel electrode is finished in a desired predetermined shape without damaging the base of the pixel electrode.
The method of manufacturing a thin film transistor substrate according to the present invention includes a gate bus line that is a first electrode layer formed on an insulating transparent substrate and a gate insulation that is a first insulating layer formed on the gate bus line. A film, a drain bus line which is a second electrode layer disposed on the gate insulating film so as to intersect the gate bus line, a thin film transistor disposed at an intersection of the gate bus line and the drain bus line, and A transparent pixel electrode which is a third electrode layer formed on a protective film which is a second insulating layer formed on the thin film transistor is connected to the thin film transistor through a contact hole formed in the second insulating film. In the method for manufacturing an electrically connected thin film transistor substrate, a step of forming a material layer of the transparent pixel electrode in an amorphous state, and the transparent Etching the material layer of the pixel electrode by an acid organic, and performing heat treatment of the transparent pixel electrode of the amorphous state to the crystalline state after the etching. According to this method, a pixel electrode having excellent film quality can be obtained.
[0009]
【Example】
FIG. 1 is a plan view showing a thin film transistor substrate 10 according to an embodiment of the present invention, and shows an active matrix formed on the thin film transistor substrate 10. 2 is a cross-sectional view taken along line II-II in FIG. 1, and FIG. 3 is a cross-sectional view taken along line III-III in FIG.
The thin film transistor substrate 10 is used in a liquid crystal display device. In this case, the liquid crystal is sealed between the thin film transistor substrate 10 and a color filter substrate (not shown). The thin film transistor substrate 10 includes the active matrix and the alignment film shown in FIG. 1, but the alignment film is omitted here.
[0010]
1 to 3, the active matrix formed on the thin film transistor substrate 10 is arranged at the intersection of the gate bus lines 12 and drain bus lines 14 and the gate bus lines 12 and drain bus lines 14 arranged in a matrix. The thin film transistor 16 and the pixel electrode 18 are formed.
[0011]
The thin film transistor 16 includes a gate electrode 20, a gate insulating film 22, a semiconductor film 24, a channel protective film 26, an ohmic contact layer 28, a drain electrode 30, and a source electrode 32. The pixel electrode 18 is connected to the source electrode 32 through a contact hole 36 provided in the passivation film (insulating film) 34. The gate bus line 12 and the gate electrode 22 are integrally formed on a transparent insulating plate 40 such as glass (FIG. 5), and have a two-layer structure of, for example, aluminum and titanium. The drain bus line 14 is formed integrally with the drain electrode 30 and the source electrode 32, and the source electrode 32 is separated from the drain electrode 30. Further, the storage capacitor electrode 42 is formed as the same material layer as the drain bus line 14. The storage capacitor electrode 42 is connected to the pixel electrode 18 through a contact hole 44 provided in the passivation film 34.
[0012]
As shown in FIG. 3, the gate bus line 12 and the gate electrode 20 are integrally formed, and the semiconductor film 24 is formed above the gate electrode 20 and above the gate bus line 12. The channel protective film 26 is formed on the semiconductor film 24 in the same pattern as the gate electrode 20. An element isolation hole 50 is formed in the passivation film 34, the channel protection film 26, the semiconductor film 24, and the gate insulating film 22 at a position close to the thin film transistor 10 on the gate bus line 12. Are separated from each other.
[0013]
FIG. 4 is a diagram showing a manufacturing procedure of the thin film transistor substrate 10. 4A, titanium and aluminum are deposited on a transparent insulating plate 40 such as glass by sputtering to form a gate bus line 12 and a gate electrode 20, and a photomask is used. Patterning into a shape as shown in FIG.
[0014]
As shown in FIG. 4B, a gate insulating film 22 made of silicon nitride, a semiconductor film 24 made of amorphous silicon, and a channel protective film 26 made of silicon nitride are formed by plasma CVD. Therefore, back exposure is performed using the gate electrode 20 and the gate bus line 12 as a mask while irradiating ultraviolet rays as indicated by arrows.
[0015]
Then, as shown in FIG. 4C, etching is performed using an etchant that dissolves the portion of the channel protective film 26 exposed to ultraviolet rays. Then, the channel protective film 26 is formed in a pattern aligned with the gate bus line 12 and the gate electrode 20. The semiconductor film 24 remains as an overall film. As described above, in the present invention, since the photomask is not used in the process of forming the channel protective film 26, the process becomes simpler than the case where the photomask is used in this process as in the prior art.
[0016]
Next, as shown in FIG. 4D, an ohmic contact layer 28 made of (n ⁺ a-Si), a drain bus line 14 made of chromium, a drain electrode 30 and a source electrode 32 are formed. Therefore, etching is performed using a photoresist to form the drain bus line 14 , the drain electrode 30, the source electrode 32, the ohmic contact layer 28, and the semiconductor film 24 in a predetermined shape corresponding to each element. Here, since the layer of the channel protective film 26 exists on the gate bus line 12, the semiconductor film 24 on the gate bus line 12 is not etched. That is, the semiconductor film 24 remains on the gate bus line 12 and the gate electrode 20 in the hatched shape of FIG. 5B, and the adjacent thin film transistors 16 are electrically connected.
[0017]
Next, as shown in FIG. 4E, a passivation film 34 made of a silicon nitride film is formed and etched using a photomask, and contact holes 36 and 44 and element isolation holes are formed in the passivation film 34. 50 is formed. This etchant can dissolve the passivation film 34, the channel protective film 26, the semiconductor film 24, and the gate insulating film 22, and is dry-etched using, for example, a fluorine-based etchant.
[0018]
In this way, the element isolation hole 50 is formed as shown in FIGS. 5C and 3, and the semiconductor film 24 on the gate bus line 12 is cut. Will be separated. In addition, the photomask used at this time can simultaneously make holes (not shown) for the gate terminal and the drain terminal. Finally, as shown in FIG. 2, a pixel electrode 18 made of ITO is formed, etched using a photomask, and the pixel electrode 18 is finished into a predetermined shape.
[0019]
FIG. 6 is a diagram showing an embodiment of the present invention. Also in this embodiment, the element isolation hole 50 is formed as in the previous embodiment, and basically has the same features as in the previous embodiment. However, in the previous embodiment, the storage capacitor electrode 42 was substantially at the center of the pixel electrode 18, whereas in this embodiment the storage capacitor electrode 42 overlaps the gate bus line 12 at the end of the pixel electrode 18. Formed in position. The storage capacitor electrode 42 is formed as the same material layer as the drain bus line 14, and is connected to the pixel electrode 18 through a contact hole 44 provided in the passivation film 34. In this case, the storage capacitor electrode 42 is formed so as not to interfere with the element isolation hole 50.
[0020]
FIG. 7 is a view showing an embodiment of the present invention, and shows a state in an etching process for forming the pixel electrode 18. The principle of this embodiment can be applied to the thin film transistor substrate 10 similar to the embodiment of FIGS. 1 to 6, or can be applied to other thin film transistor substrates in which the channel protective film 26 is formed using a photomask. Can.
[0021]
In FIG. 7, the thin film transistor substrate 10 includes an active matrix, and the thin film transistor 16 includes a gate electrode 20, a gate insulating film 22, a semiconductor film 24, a channel protective film 26, an ohmic contact layer 28, and a drain electrode. 30 and a source electrode 32. The pixel electrode 18 is connected to the source electrode 32 through a contact hole provided in the passivation film 34. In FIG. 7, the drain electrode 30 and the source electrode 32 (and the drain bus line) have a three-layer structure of titanium, aluminum, and titanium.
[0022]
In FIG. 7, a material layer of the pixel electrode 18 made of ITO is formed on the passivation film 34, and a photomask 60 for forming the pixel electrode 18 in a predetermined shape is formed, and is immersed in an etchant 62. It shows where it is. An ultrasonic generator 64 is attached to the etching tank, and etching is performed while vibrating the etchant 62 at an ultrasonic frequency of 30 to 35 KHz or higher. The etchant 62 is maintained at a temperature of 50 ° C. or lower.
[0023]
One of the features of this embodiment is that the material layer of the pixel electrode 18 is formed in an amorphous state. In order to form the material layer of the pixel electrode 18 in an amorphous state, it has been confirmed that ITO may be sputtered while injecting water or oxygen at room temperature (a state where it is not heated specially).
[0024]
Next, when forming the photomask 60, it is necessary to perform the resist post-baking temperature after the exposure and etching below the temperature at which the material layer of the pixel electrode 18 transitions from the amorphous state to the crystalline state. It is. Since the transition point of crystallization of ITO is 150 to 200 ° C., it is preferable to perform post-baking of the photomask 60 at about 110 ° C. In this way, the photomask 60 is maintained in an amorphous state until it is etched.
[0025]
Next, the etching is performed with an organic acid. The preferred etchant 62 is oxalic acid, and other organic acids having a carboxylic group (—COOH) such as malonic acid, maleic acid, citric acid, acetic acid, salicylic acid, mulkylacetic acid, and the like, and derivatives thereof can also be used. By using the etchant 62 made of an organic acid, the pixel electrode 18 can be etched with high selectivity with respect to the underlying layer, and the passivation film 34 and the drain bus line 14 that are the underlying layer can be damaged. As a result, aluminum that can realize low resistance can be used for the drain bus line 14.
[0026]
Further, when etching, etching is performed on the amorphous ITO while maintaining the temperature of the etchant 62 made of an organic acid at 50 ° C. or less. It was found that the pixel electrode 18 can be patterned with a shape that is almost the same. For this reason, the etching process can be carried out more smoothly, and the influence on the underlying layer becomes smaller.
[0027]
Further, heat treatment is performed to bring the amorphous pixel electrode 18 into a crystalline state after etching. As described above, since the transition point of crystallization of ITO is 150 to 200 ° C., heat treatment was performed at 200 ° C. in the examples. Thereby, the pixel electrode 18 with excellent quality could be formed.
The liquid crystal display device is manufactured using the above-described method for manufacturing a thin film transistor substrate.
[0028]
【The invention's effect】
As described above, according to the present invention, the manufacturing process can be simplified, or the pixel electrodes can be reliably formed with high throughput.
[Brief description of the drawings]
FIG. 1 is a plan view showing a thin film transistor substrate according to an embodiment of the present invention.
2 is a cross-sectional view taken along line II-II in FIG.
FIG. 3 is a cross-sectional view taken along line III-III in FIG.
4 is a diagram showing a manufacturing procedure of the thin film transistor substrate of FIG. 1. FIG.
FIG. 5 is a diagram for explaining characteristics of element isolation holes;
FIG. 6 is a plan view showing a thin film transistor substrate according to an embodiment of the present invention.
FIG. 7 is a diagram showing etching of a thin film transistor substrate according to an embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Thin-film transistor substrate 12 ... Gate bus line 14 ... Drain bus line 16 ... Thin-film transistor 18 ... Pixel electrode 24 ... Semiconductor film 26 ... Channel protective film 34 ... Passivation film (insulating film)
36: Contact hole 50 ... Element isolation hole

Claims

A gate bus line which is a first electrode layer formed on an insulating transparent substrate, a gate insulating film which is a first insulating layer formed on the gate bus line, and the gate crossing the gate bus line A drain bus line as a second electrode layer disposed on the insulating film, a thin film transistor disposed at an intersection of the gate bus line and the drain bus line, and a second insulating layer formed on the thin film transistor In a method of manufacturing a thin film transistor substrate, a transparent pixel electrode which is a third electrode layer formed on a protective film is electrically connected to the thin film transistor through a contact hole formed in the second insulating film A step of forming the transparent pixel electrode material layer in an amorphous state; and a step of etching the transparent pixel electrode material layer with an organic acid. When a thin film transistor substrate manufacturing method characterized by performing heat treatment of the transparent pixel electrode of the amorphous state after etching to a crystalline state.

2. The method of manufacturing a thin film transistor substrate according to claim 1 , wherein Al is contained in at least one material of the first or second electrode.

The organic acid is oxalic acid, a method of manufacturing the thin film transistor substrate according to claim 1 or 2.

Applying ultrasonic during etching, a method of manufacturing the thin film transistor substrate according to one of claims 1 3, characterized by maintaining the temperature of the etching solution at 50 ° C. or less.

A pixel electrode of almost the same pattern with no photomasks side etching method of manufacturing a thin film transistor substrate according to one of claims 1 4.

The liquid crystal display device manufactured by the manufacturing method of the thin film transistor substrate according to one of claims 1 5.