JP3893735B2 - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JP3893735B2 JP3893735B2 JP11468998A JP11468998A JP3893735B2 JP 3893735 B2 JP3893735 B2 JP 3893735B2 JP 11468998 A JP11468998 A JP 11468998A JP 11468998 A JP11468998 A JP 11468998A JP 3893735 B2 JP3893735 B2 JP 3893735B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- emitting element
- green
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
- H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フリップチップ型の半導体発光素子を含む発光装置に係り、特に半導体発光素子と静電気保護素子とを複合素子化して静電耐圧性を向上させたフルカラー複合半導体発光素子及びこれを用いた発光装置に関する。
【０００２】
【従来の技術】
ＬＥＤランプやチップ型ＬＥＤ等のような半導体発光素子を利用した発光装置は、例えば、パネルにこれらのＬＥＤランプやチップ型ＬＥＤを多数配列したＬＥＤディスプレイとして広く利用されている。半導体発光素子（ＬＥＤ）は、化合物半導体の種類によって赤色や緑色等の発光が得られ、最近では、絶縁性と透明性を有したサファイア基板上にＧａＮ系の化合物半導体を積層して構成される青色や緑色の半導体発光素子も実用化に至っている。
【０００３】
ＬＥＤディスプレイの場合では、単色表示のものでは１個の半導体発光素子によって１画素が構成されるが、フルカラー表示のものでは光の３原色である赤色，緑色，青色を一組とする発光素子を１画素として構成される。
【０００４】
図９は、赤色，緑色，青色の半導体発光素子（ＬＥＤ）を利用したフルカラー発光装置の要部を示す概略平面図、図１０及び図１１はそれぞれ要部の概略縦断面図である。
【０００５】
図９において、赤色の半導体発光素子１６は台座基板（図１０中の１４）上に形成された配線パターン１５ａの右側に偏った部分に搭載され、たとえばＧａＡｌＡｓを材料とした半導体発光素子を用いたものである。この赤色の半導体発光素子１６は、図１０に示すように底面にｎ電極１６ａを形成するとともに上面にはｐ電極１６ｂを形成し、ｎ電極１６ａを導電性のペースト１６ｃによって配線パターン１５ａに導通固定し、更にワイヤ１６ｄによってｐ電極１６ｂと配線パターン（図９中の１５ｂ）との間をボンディングして導通させている。
【０００６】
緑色の半導体発光素子１７および青色の半導体発光素子１８は、いずれもＧａＮ系化合物半導体を絶縁性のサファイア基板１７ａに積層し、その中の１つの層として形成されるＩｎＧａＮ活性層を発光層として、サファイア基板側を配線パターン１５ａに固定している。
【０００７】
たとえば緑色の半導体発光素子１７は、図９および図１１に示すように、サファイア基板１７ａを配線パターン１５ａの上面にペースト１７ｄを介して接合しているとともに、半導体発光素子の上面には、ｐ側電極１７ｃとｎ側電極１７ｂを形成しているとともにそれぞれｐ側電極１７ｃは配線パターン１５ｂとワイヤ１７ｅによって、またｎ側電極１７ｂは配線パターン１５ｄとワイヤ１７ｆによってボンディングして導通させている。
【０００８】
青色の半導体発光素子１８についても、同様であり、図１１において括弧付きの符号で示している。
【０００９】
このような赤色，緑色，青色の一組を１画素とするフルカラーの発光装置の一般的な製造は、配線パターン上に赤色，緑色，青色の半導体発光素子を別々にダイスボンドし、これらの半導体発光素子のそれぞれに対して独立して電気的に接続するためにワイヤボンディングするという工程としたものが一般的であり、高輝度フルカラー発光装置を製造する際にＧａＮ系半導体発光素子の緑色，青色を搭載した場合、緑色，青色の半導体発光素子がサファイア基板上に２極の電極をもつ半導体発光素子であるため、緑色，青色についてはそれぞれ２本のワイヤが必要となる。よって赤色，緑色，青色の半導体発光素子を用いたフルカラー発光装置としては、少なくとも５本のワイヤ接合が必要となる。
【００１０】
また、ＧａＮ系化合物半導体は静電耐圧が低いという欠点があり、実装中に特性破壊を生じてしまう場合がある。
【００１１】
このような緑色，青色の半導体発光素子の静電破壊に対しては、特開平９−１４８６２５号公報に記載されているように、ＧａＮ系化合物半導体を用いた半導体発光素子の静電耐圧を向上させるため、逆耐圧補償用の補償ダイオードを備えることが一つの有効な手段となり得る。
【００１２】
この公報に記載の半導体発光素子における逆耐圧補償用の補償ダイオードは、半導体発光素子のｐ側電極に電気的に接続されるｎ伝導型の第１層と、半導体発光素子のｎ側電極に電気的に接続されるｐ伝導型の第２層とがｐｎ接合を成す構成である。そして、このような構成により、発光部に逆方向に印加される静電気による破壊が防止されるとしたものである。
【００１３】
【発明が解決しようとする課題】
従来の製造方法においてフルカラーとしての輝度が不足している場合、半導体発光素子の員数を増やすことで輝度不足を補っているが、青色，緑色を増やすと先に記載したようにワイヤの数が素子１個あたり２本ずつ増えるために、ワイヤボンディング時にワイヤが煩雑化してしまう。ワイヤ数が増える場合、ワイヤ間の接触を回避させるため半導体発光素子の搭載位置を離すことが有効であるが、半導体発光素子を搭載する配線パターンを大きくし、更にボンディングされる配線パターンを離す必要が生じるため、装置自体の小型化ができないという問題があった。さらに、ループが半導体発光素子の上面を跨がる配線では、発光観測面側の光を遮断するため、輝度を低下させる要因になっていた。
【００１４】
また、特願平９−１８７８２号記載の装置を利用した場合、ワイヤ数の減少ができても、補償ダイオードが半導体発光素子よりも必ず大きくなるため、半導体発光素子どうしを近接化するにも限界があり、同時発光した際の混色化が十分に達成できないという問題があった。
【００１５】
更に近年では、図１２に示すように、赤色，緑色，青色の半導体発光素子１９，２０，２１の外周部にＰＣ、ＡＢＳ樹脂などで成型されたパラボラ形状の反射カップ材２２を取り付け、高輝度化を目指した発光装置が製造されている。しかし、パラボラ状の反射カップ材２２が赤色，緑色，青色の半導体発光素子１９，２０，２１の外周部に配置されているため、各半導体発光素子から出た光が隣接した素子に遮光されたり、バンドギャップエネルギーの違いから青色の半導体発光素子２１の発光が赤色の半導体発光素子１９の発光で吸収されたり、更にカップ斜面までの距離が半導体発光素子の側面に対して均等でないため、パラボラが効率よく作用しないという問題があった。
【００１６】
本発明の目的は、電気的接続が簡単で、かつ静電気やサージ等の高電圧の印加に対する耐圧を向上し得るフルカラー発光が可能な半導体発光素子及びこれを用いた発光装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、リードフレームまたは基板に導通接続された静電気保護用のＳｉダイオードと、このＳｉダイオードの上に導通搭載される赤，緑，青の各色の半導体発光素子との組み合わせからなるフルカラーの複合半導体発光素子であって、前記緑色及び青色の半導体発光素子をＧａＮを含むフリップチップ型の半導体発光素子とするとともに、そのｎ側及びｐ側の電極にマイクロバンプを形成し、これらのｎ側及びｐ側のマイクロバンプを前記Ｓｉダイオードと逆極性として導通させてなることを特徴とする。
【００１８】
【発明の実施の形態】
請求項１の発明は、リードフレームまたは基板に導通接続された静電気保護用のＳｉダイオードと、前記Ｓｉダイオードの上に導通搭載される赤，緑，青の各色の半導体発光素子との組み合わせからなるフルカラーの複合半導体発光素子を搭載した発光装置であって、前記赤色の半導体発光素子がＧａＡｌＡｓまたはＩｎＧａＡｌＰからなり、前記緑色及び青色の半導体発光素子がＧａＮ系化合物半導体からなるフリップチップ型の半導体発光素子とするとともに前記フリップチップ型の半導体発光素子のｎ側及びｐ側の電極と前記Ｓｉダイオードの表面に形成したｐ電極及びｎ電極とを逆極性としてマイクロバンプで接合し、前記緑色及び青色の半導体発光素子を前記赤色の半導体発光素子よりもリードフレームまたは基板の配線パターンの引き出し側に配置してなるものであり、静電気保護用のＳｉダイオードの上に赤色，緑色，青色の半導体発光素子を搭載して導通接続することによって、特に静電耐圧が低いＧａＮ系半導体発光素子の静電耐圧を大幅に向上させ、Ｓｉダイオードを共通化しＧａＮ系半導体発光素子をマイクロバンプにより接続しているため、ワイヤボンディング回数の減少と赤色，緑色，青色の半導体発光素子の近接化による装置の小型化、さらに近接化による色の混色性の向上を図ることが可能となる。また、マイクロバンプ接合によりワイヤ数を最小限に減らすことができるので、ワイヤによって遮断されていた発光観測面側の光を有効に取り出すことができ、高輝度化を実現できるという作用を有する。
【００１９】
また、前記緑色及び青色の半導体発光素子をリードフレームまたは基板の配線パターンの引き出し側に相当させて配置してなるものであり、色の混色性が向上するとともに、発熱の大きいＧａＮ半導体発光素子の放熱性を改善できるという作用を有する。
【００２１】
請求項２の発明は、前記Ｓｉダイオードの表面に、前記赤色の半導体発光素子を落とし込んで搭載する凹部を形成し、前記赤色半導体発光素子を凹部に搭載したとき前記赤色半導体発光素子がＳｉダイオードの上端面に対して埋没する高さ関係としてなる請求項１記載の発光装置であり、赤色の半導体発光素子をＳｉダイオードに埋没するように搭載するので、緑色，青色の半導体発光素子に対し干渉をなくすことができるとともに、Ｓｉダイオード上面から凹部底面に亘る傾斜面を光の反射面として利用できるという作用を有するため、効率よく光を発光観測面側に取り出すことが可能となる。
【００２２】
請求項３の発明は、Ｓｉダイオードの表面に、前記凹部を少なくとも３個所に設け、これらの凹部のそれぞれに少なくとも前記赤，緑，青の各色の半導体発光素子を１個ずつ搭載してなる発光装置であり、赤色，緑色，青色の半導体発光素子を個々に独立して凹部に落とし込むため、赤色，緑色，青色の半導体発光素子の干渉を無くすとともに、赤色，緑色，青色の全ての半導体発光素子に対してＳｉダイオード上面から凹部底面に亘る傾斜面を光の反射面として利用できるという作用を有するため、全ての半導体発光素子に対して効率よく光を発光観測面側に取り出すことが可能となる。
【００２３】
請求項４の発明は、前記Ｓｉダイオードの表面に、前記赤，緑，青の各色の半導体発光素子の全てに対してｐ側またはｎ側として導通させる共通の電極を備えてなる請求項１から３のいずれかに記載の発光装置であり、Ｓｉダイオード上面の電極を共有してアノードコモンまたはカソードコモンとすることができるという作用を有する。
【００２６】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明の一実施の形態によるフルカラー複合半導体発光素子の要部を示す概略平面図、図２及び図３はそれぞれ要部の概略縦断面図である。
【００２７】
図１において、ディスプレイパネルの取付け面に固定される台座基板１の表面に配線パターン２ａ，２ｂ，２ｃ，２ｄが一様に形成され、これらのパターンの中で大きな平面形状を持つ配線パターン２ａの上面をフルカラーの複合半導体発光素子Ａの搭載面としている。なお、図示の例では、複合半導体発光素子Ａを１個載せた状態を示しているが、たとえば配線パターン２ａならびに２ｂ，２ｃ，２ｄを変更すれば、この複合半導体発光素子Ａを長手方向に一定間隔で並べたアセンブリとすることも可能である。
【００２８】
複合半導体発光素子Ａは、導電性ペースト（例えば、Ａｇをフィラーとして含む樹脂）４によって配線パターン２ａ上に導通固定された静電気保護用のＳｉダイオード３と、このＳｉダイオード３の上面に導通接続された赤色，緑色，青色の３個の半導体発光素子５，６，７とから構成されたものである。
【００２９】
Ｓｉダイオード３は、図２及び図３に示すように、ｎ型シリコン基板３ａを基材としてその底面にｎ極３ｂを形成し、導電性ペースト４を介して配線パターン２ａと電気的な導通を良好にしており、上面には一部を除いて被覆する酸化膜３ｃを形成したものである（図２を参照）。ｎ型シリコン基板３ａには、酸化膜３ｃで被覆されていない２個所の部分を拡散窓としてｐ型不純物イオンを注入することによって、２つの領域に区分けされたｐ型半導体領域３ｄ，３ｅを拡散形成する（図３を参照）。これらのｐ型半導体領域３ｄ，３ｅの拡散領域はｐ型不純物イオンの注入量によってその領域の大きさや深さが一義的に決まり、本発明においてはｐ型半導体領域３ｄ，３ｅどうしの間の間隔は１０μｍ以上とする。
【００３０】
ｎ型シリコン基板３ａの表面には、図１に示すようにｎ電極８ａと第１ｐ電極８ｂ及び第２ｐ電極８ｃをそれぞれ金属蒸着法によって形成する。ｎ電極８ａは、Ｓｉダイオード３の表面の左端部側を除いて広く形成され、図２および図３に示すように酸化膜３ｃが形成されずにｎ型シリコン基板３ａが露出している部分に接合されている。一方、第１ｐ電極８ｂ及び第２ｐ電極８ｃは左端部に沿って配置され、それぞれｎ型シリコン基板３ａに拡散形成したｐ型半導体領域３ｄ，３ｅ（図１中の破線で示された部分）に接続されている。
【００３１】
赤色の半導体発光素子５はｎ電極８ａの右側に偏った部分に搭載されたもので、従来から知られているＧａＡｌＡｓまたはＩｎＧａＡｌＰを材料とした半導体発光素子を用いたものである。この赤色の半導体発光素子５は、図２に示すように、底面にｐ電極５ａを形成するとともに上面にはｎ電極５ｂを形成し、ｐ電極５ａを導電性ペースト５ｃによってＳｉダイオード３のｎ電極８ａに導通固定し、更にワイヤ９ａによってｎ電極５ｂを配線パターン２ｂとの間でボンディングして導通させている。
【００３２】
緑色の半導体発光素子６及び青色の半導体発光素子７は、いずれもＧａＮ系化合物半導体を透明なサファイア基板（６ａ，７ａ）に積層して、その中の１つの層として形成されるＩｎＧａＮ活性層を発光層とし、フリップチップ型のＳｉダイオード３の上面に搭載されるものである。
【００３３】
すなわち、図３に示すように、たとえば緑色の半導体発光素子６は透明のサファイア基板６ａに積層したｎ型層及びｐ型層のそれぞれの表面にｎ側電極６ｂ及びｐ側電極６ｃを蒸着法によって形成したものである。また、これらのｎ側電極６ｂ及びｐ側電極６ｃの表面にはそれぞれマイクロバンプ６ｄ，６ｅが形成されている。そして、図１に示すようにｎ電極８ａと第１ｐ電極８ｂとに跨がる配置として緑色の半導体発光素子６を搭載し、ｎ側電極６ｂ及びｐ側電極６ｃをそれぞれ第１ｐ電極８ｂ及びｎ電極８ａにマウント接合する。
【００３４】
青色の半導体発光素子７についても同様であり、ｎ電極８ａと第２ｐ電極８ｃとに跨がるように搭載することでｎ側電極（７ｂ）を第２ｐ電極８ｃに及びｐ側電極（７ｃ）をｎ電極８ａに接合したマウントとする。なお、図３においては、青色の半導体発光素子７と第２ｐ電極８ｃとの接合を併せて示すため、括弧付きの符号で青色の半導体発光素子７と第２ｐ電極８ｃの関係を表している。たとえば、符号７ａはサファイア基板であり、符号７ｃはｐ側電極を示す。
【００３５】
ここで、Ｓｉダイオード３の平面形状は図１に示すようにほぼ正四角形であり、赤色，緑色，青色のそれぞれの半導体発光素子５，６，７はＳｉダイオード３の中心周りに描く１つの円に沿う配置とする。すなわち、各半導体発光素子５，６，７の中央部であってほぼ発光中心と対応する位置がＳｉダイオード３の中心を原点とする円の上に位置し、且つそれぞれの間の中心角がほぼ１２０°の関係となる位置関係を持たせる。これにより、各半導体発光素子５，６，７は、その配列円に沿う方向の相互の隣接距離をほぼ同じにすることができ、赤色，緑色，青色の着色発光の混色性を向上させることができる。また、このような配置によって、緑色の半導体発光素子６と青色の半導体発光素子７はＳｉダイオード３の外郭に近い部分に位置するので、発熱が大きなＧａＮ系の化合物半導体を用いるこれらの緑色，青色の半導体発光素子６，７であっても、放熱が促されるので、発光装置の信頼性を高めることができる。
【００３６】
このような緑色，青色の半導体発光素子６，７のマウントとともに、第１，第２ｐ電極８ｂ，８ｃをワイヤ９ｂ，９ｃによってそれぞれ配線パターン２ｃ，２ｄにボンディングすることで、１個の複合半導体発光素子Ａが導通状態にアセンブリされる。
【００３７】
図４は以上のアセンブリによって構成される等価的な回路図であり、緑色，青色の半導体発光素子６，７は、Ｓｉダイオード３のｐ電極，ｎ電極に対してｐ側電極，ｎ側電極が逆向きに接続されている。従って、緑色，青色の半導体発光素子６，７の順方向に対しては、Ｓｉダイオード３のｎ型シリコン基板３ａの抵抗成分Ｒが保護抵抗として働くとともに、静電気による印加電圧がＳｉダイオード３のツェナー降伏電圧以上になる場合は、Ｓｉダイオード３の逆方向のバイパス（ツェナー降伏現象）により過電流が逃がされる。また、緑色，青色の半導体発光素子６，７の逆方向に対しては、Ｓｉダイオード３の順方向導通によって過電流が逃がされる。したがって、過電流が緑色，青色の半導体発光素子６，７に流れるのを防止でき、これによって緑色，青色の半導体発光素子６，７を静電破壊から防止することができる。
【００３８】
以上の構成において、赤色，緑色，青色の各半導体発光素子５，６，７へ通電されると、それぞれの発光層からの光が放出される。赤色半導体発光素子５では、ｎ電極５ｂ側が第１の主発光面となる。また、緑色，青色の半導体発光素子６，７では、下側及び側方に抜ける光の成分もあるが、サファイア基板６ａが透明であることから図３において上側を向いた面を主光取出し面とした発光が得られる。したがって、赤色，緑色，青色の光の３原色の半導体発光素子５，６，７のそれぞれの発光色とこれらの組み合わせによって、フルカラーの発光が可能な画素単位が１つの複合半導体発光素子Ａに形成されることになる。
【００３９】
本発明においては、フルカラー発光に必要な赤色，緑色，青色の半導体発光素子５，６，７を一つの単位として１個の共通のＳｉダイオード３に搭載する構成であっても、マイクロバンプ等により接合することにより発光装置の小型化ができるとともにワイヤ数の削減にワイヤが発光面の上面を跨がることにより生じる光遮断を改善し、さらにアセンブリを容易にすることができる。
【００４０】
また、Ｓｉダイオード３を備えることによって、各半導体発光素子５，６，７の静電破壊を防止でき、特に静電耐圧が低いＧａＮ系半導体化合物を必須とする緑色，青色の半導体発光素子６，７の耐久性も向上するので、赤色，緑色，青色の半導体発光素子５，６，７の組み合わせのフルカラー対応画素を有効に利用した発光表示が可能となる。
【００４１】
図５はＳｉダイオードの上面に反射帯を設けた複合半導体発光素子の例を示す概略斜視図、図６は要部の概略縦断面図である。
【００４２】
この例は図１〜図３に示した複合半導体発光素子ＡのＳｉダイオード３の上面に反射帯１１を形成したもので、先の例と同じ部材については共通の符号で指示し、その詳細な説明は省略する。
【００４３】
反射帯１１は、図６に示すようにほぼ台形状の縦断面を持つＡｌなどの金属を素材としたもので、３本の同じ長さの枝１１ａ，１１ｂ，１１ｃを互いの間の角度が１２０°となる関係で展開させた平面形状を持つ。反射帯１１はこれらの枝１１ａ，１１ｂ，１１ｃのそれぞれが交差する基点１１ｄをＳｉダイオード３の中心に合わせて位置させるとともに、２本の枝１１ａ，１１ｂがｎ電極８ａの上に及び残りの枝１１ｃが第１ｐ電極８ｂと第２ｐ電極８ｃの間を抜ける姿勢として設置されている。そして、各枝１１ａ〜１１ｃは絶縁性の接着剤１２によってそれぞれの接合面に接着固定されている。
【００４４】
ここで、反射帯１１の各枝１１ａ〜１１ｃは図５に示すよう赤色，緑色，青色の半導体発光素子５，６，７の上端よりも高い寸法形状を持ち、断面を台形状としたことによって発光方向に対して先細りする反射面を各半導体発光素子５，６，７に対して臨ませている。したがって、各半導体発光素子５，６，７は各枝１１ａ，１１ｂ，１１ｃによって個々に分断された配置となり、各半導体発光素子５，６，７を構成する材料のバンドギャップエネルギーの違いによる光吸収の影響を抑えることができ、各色の発光が高出力として得られる。すなわち、各半導体発光素子５，６，７は各枝１１ａ〜１１ｃによって包囲されて１個１個が光学的に干渉しない独立した配置とすることができるので、相互の間の光吸収が抑えられ高出力の発光が得られるとともにその色も鮮明化される。
【００４５】
また、反射帯１１の各枝１１ａ〜１１ｃの反射面が傾斜しているので、特に透明のサファイア基板６ａ，７ａを備える緑色，青色の半導体発光素子６，７では赤色半導体発光素子５に比べると側方に抜ける光の成分が多く含まれるので、この光を発光方向に反射して回収することができ、発光輝度も向上する。
【００４６】
なお、図５及び図６の例では、金属を反射帯として絶縁性の接着剤によって固定するようにしているが、光反射性の合成樹脂の層をそのまま反射帯として形成したものであってもよい。なお、図示の例では反射帯が枝状になっているが連続させたリング状になっても同様の効果を持つのは無論である。
【００４７】
したがって、従来では半導体発光素子を搭載するリードフレームのマウント部にパラボラ状の反射面を形成することで反射光を回収していたが、このようなパラボラを備えることも不要となる。
【００４８】
図７はＳｉダイオードの上面に凹部を設けてこの中に半導体発光素子を配置する複合半導体発光素子の例を示す概略斜視図、図８は要部の概略縦断面図である。
【００４９】
この例は図１〜図３に示した複合半導体発光素子ＡのＳｉダイオード３の上面の３箇所に凹部１３ａ，１３ｂ，１３ｃを形成したもので、先の例と同じ部材については共通の符号で指示し、その詳細な説明は省略する。
【００５０】
凹部１３ａ〜１３ｃは円形の平面形状を持ち、それぞれの中心がＳｉダイオード３の中心周りの同一円上であって中心角が１２０°のピッチで配列されたものである。すなわち、これらの凹部１３ａ〜１３ｃに対して調心させて赤色，緑色，青色の半導体発光素子５，６，７を配置することによって、図１で説明したように、Ｓｉダイオード３の中心に対して各半導体発光素子５，６，７は同じ角度ピッチで同一円上に配列される。そして、各凹部１３ａ，１３ｂは、図８に示すように、底部側に向けて開口断面が先細りしたすり鉢状に形成されている。
【００５１】
図８の（ａ）に示すように、ｎ電極８ａはＳｉダイオード３の上面から凹部１３ａの傾斜面および底面にかけて形成され、ｎ型シリコン基板３ａに接合されている。また、図８の（ｂ）に示すように、凹部１３ｂにおいても同様にｎ電極８ａの一端側および第１ｐ電極８ｂはＳｉダイオード３の上面から凹部１３ｂの傾斜面および底部にかけて形成されている。そして、第１ｐ電極８ｂは凹部１３ｂの底部においてｐ型半導体領域３ｄに接合されている。そして、緑色半導体発光素子６はそのｐ側のマイクロバンプ６ｅをｎ電極８ａに接合し、ｎ側のマイクロバンプ６ｄを第１ｐ電極８ｂに接合し、更にワイヤ９ｂがこの第１ｐ電極８ｂにボンディングされている。
【００５２】
なお、凹部１３ｃに対する青色半導体発光素子７の搭載構造も同様であり、図８の（ｂ）においては括弧内にそれぞれの符号を指示している。
【００５３】
このように、赤色，緑色，青色の半導体発光素子５，６，７をそれぞれ凹部１３ａ，１３ｂ，１３ｃの中に落とし込むように組み込むことによって、各半導体発光素子５，６，７どうしの間の光学的な干渉を受けることがない。このため、各半導体発光素子５，６，７に使用する材料のバンドギャップエネルギーの違いによる光吸収が抑えられ、それぞれの発光色がより一層鮮明化するとともに高い発光出力が得られる。
【００５４】
また、ｎ電極８ａ及び第１，第２のｐ電極８ｂ，８ｃをそれぞれ光反射率が高い金属素材としておけば、凹部１３ａ〜１３ｃの内周の傾斜した面を光反射面として利用することができる。したがって、赤色，緑色，青色の半導体発光素子５，６，７から側方または下方に漏れる光をこの光反射面から発光方向に回収でき、各色の発光輝度を高めることができる。このため、図５の反射帯１１を設ける場合と同様に、リードフレームや基板のマウント部にパラボラ状の反射面を形成することは不要となり、構造を簡略化することができる。
【００５５】
更に、赤色，緑色，青色の半導体発光素子５，６，７はＳｉダイオード３の表面から突き出ないように組み込まれるので、図１〜図３に示したものと比較すると、複合半導体発光素子Ａの高さ寸法を小さくでき、最終的に製作される発光装置の薄型化も可能となる。
【００５６】
以上の図１〜図８に示した複合半導体発光素子Ａは、いずれも台座基板１に所定の個数配列したものとしてアセンブリし、複数の台座基板１をディスプレイパネルに装着するとともに各配線基板２ａ〜２ｃへの導通回路を接続することによって、画像ディスプレイ装置の製品として提供できる。そして、静電気に比較的弱いＧａＮ系化合物半導体を利用する緑色，青色の半導体発光素子６，７については、Ｓｉダイオード３によって保護されるので、静電耐圧が高いディスプレイ装置を提供できる。また、図１〜図９に示した複合半導体発光素子Ａをフルカラー光源として用いても高出力の発光装置が実現できる。
【００５７】
【発明の効果】
請求項１の発明では、特に静電耐圧が低いＧａＮ系半導体発光素子の静電耐圧を大幅に向上させ、Ｓｉダイオードを共通化しＧａＮ系半導体発光素子をマイクロバンプにより接続しているため、ワイヤボンディングの回数を減少するだけでなく、赤色，緑色，青色の半導体発光素子を近接化することができ、色の混色性を向上するとともに、半導体発光装置の小型化を可能とし、発光観測面側の光を有効に取り出され、高輝度化を実現できるという格別の効果を奏する。
【００５８】
また、赤色，緑色，青色の半導体発光素子による発光色の混色性が向上し、ＧａＮ半導体発光素子をリードフレームや基板の搭載面の引き出し側に搭載しているので、発熱の大きいＧａＮ半導体発光素子の放熱性を改善でき信頼性が向上する。
【００６０】
請求項２の発明では、赤色，緑色，青色の各半導体発光素子どうしの相互干渉を無くすことができ、また凹部の傾斜面を反射面として利用できるので、光取り出し効率が向上するとともに、従来、リードフレーム等に形成していたパラボラが不要となり、高性能化及び低コスト化が可能となる。
【００６１】
請求項３の発明では、半導体発光素子のそれぞれの材料の相違による光の吸収を受けない発光が可能となり、また各色毎に半導体発光素子を凹部に搭載しているため、各色の光取り出し効率が向上するとともに、クリアな発光が得られる。
【００６２】
請求項４の発明では、Ｓｉダイオード上面の配線パターンの１つを共有するので、アノードコモンまたはカソードコモンとすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるフルカラー複合半導体発光素子の要部を示す概略平面図
【図２】赤色の半導体発光素子の搭載構造を示す要部概略図
【図３】緑色の半導体発光素子及び青色の半導体発光素子の搭載構造を示す要部概略図
【図４】静電気保護素子による静電気保護機能を説明するための回路図
【図５】Ｓｉダイオードの上に反射帯を形成した例を示す概略斜視図
【図６】図５の例における素子の要部を示す概略縦断面図
【図７】Ｓｉダイオードの表面の３個所に凹部を設けてこれらに半導体発光素子を組み込む例を示す概略斜視図
【図８】図７の例における要部の概略断面図であって、
（ａ）は赤色の半導体発光素子の搭載構造を示す図
（ｂ）は緑色及び青色の半導体発光素子の搭載構造を示す図
【図９】従来のフルカラー発光装置の要部を示す概略平面図
【図１０】赤色の半導体発光素子を搭載した従来構造を示す要部概略図
【図１１】緑色の半導体発光素子及び青色の半導体発光素子を搭載した従来構造を示す要部概略図
【図１２】反射カップ材を装着した従来のフルカラー発光装置の概略斜視図
【符号の説明】
Ａ 複合半導体発光素子
１ 台座基板
２ａ，２ｂ，２ｃ，２ｄ 配線パターン
３ Ｓｉダイオード
３ａ シリコン基板
３ｂ ｎ極
３ｃ 酸化膜
３ｄ，３ｅ ｐ型半導体領域
４ 導電性ペースト
５ 赤色の半導体発光素子
５ａ ｐ電極
５ｂ ｎ電極
５ｃ 導電性ペースト
６ 緑色の半導体発光素子
７ 青色の半導体発光素子
６ａ，７ａ サファイア基板
６ｂ，７ｂ ｎ側電極
６ｃ，７ｃ ｐ側電極
６ｄ，７ｄ マイクロバンプ
８ａ ｎ電極
８ｂ 第１ｐ電極
８ｃ 第２ｐ電極
９ａ，９ｂ，９ｃ ワイヤ
１１ 反射帯
１１ａ，１１ｂ，１１ｃ 枝
１１ｄ 基点
１２ 接着剤
１３ａ，１３ｂ，１３ｃ 凹部
【発明の属する技術分野】
本発明は、フリップチップ型の半導体発光素子を含む発光装置に係り、特に半導体発光素子と静電気保護素子とを複合素子化して静電耐圧性を向上させたフルカラー複合半導体発光素子及びこれを用いた発光装置に関する。
【０００２】
【従来の技術】
ＬＥＤランプやチップ型ＬＥＤ等のような半導体発光素子を利用した発光装置は、例えば、パネルにこれらのＬＥＤランプやチップ型ＬＥＤを多数配列したＬＥＤディスプレイとして広く利用されている。半導体発光素子（ＬＥＤ）は、化合物半導体の種類によって赤色や緑色等の発光が得られ、最近では、絶縁性と透明性を有したサファイア基板上にＧａＮ系の化合物半導体を積層して構成される青色や緑色の半導体発光素子も実用化に至っている。
【０００３】
ＬＥＤディスプレイの場合では、単色表示のものでは１個の半導体発光素子によって１画素が構成されるが、フルカラー表示のものでは光の３原色である赤色，緑色，青色を一組とする発光素子を１画素として構成される。
【０００４】
図９は、赤色，緑色，青色の半導体発光素子（ＬＥＤ）を利用したフルカラー発光装置の要部を示す概略平面図、図１０及び図１１はそれぞれ要部の概略縦断面図である。
【０００５】
図９において、赤色の半導体発光素子１６は台座基板（図１０中の１４）上に形成された配線パターン１５ａの右側に偏った部分に搭載され、たとえばＧａＡｌＡｓを材料とした半導体発光素子を用いたものである。この赤色の半導体発光素子１６は、図１０に示すように底面にｎ電極１６ａを形成するとともに上面にはｐ電極１６ｂを形成し、ｎ電極１６ａを導電性のペースト１６ｃによって配線パターン１５ａに導通固定し、更にワイヤ１６ｄによってｐ電極１６ｂと配線パターン（図９中の１５ｂ）との間をボンディングして導通させている。
【０００６】
緑色の半導体発光素子１７および青色の半導体発光素子１８は、いずれもＧａＮ系化合物半導体を絶縁性のサファイア基板１７ａに積層し、その中の１つの層として形成されるＩｎＧａＮ活性層を発光層として、サファイア基板側を配線パターン１５ａに固定している。
【０００７】
たとえば緑色の半導体発光素子１７は、図９および図１１に示すように、サファイア基板１７ａを配線パターン１５ａの上面にペースト１７ｄを介して接合しているとともに、半導体発光素子の上面には、ｐ側電極１７ｃとｎ側電極１７ｂを形成しているとともにそれぞれｐ側電極１７ｃは配線パターン１５ｂとワイヤ１７ｅによって、またｎ側電極１７ｂは配線パターン１５ｄとワイヤ１７ｆによってボンディングして導通させている。
【０００８】
青色の半導体発光素子１８についても、同様であり、図１１において括弧付きの符号で示している。
【０００９】
このような赤色，緑色，青色の一組を１画素とするフルカラーの発光装置の一般的な製造は、配線パターン上に赤色，緑色，青色の半導体発光素子を別々にダイスボンドし、これらの半導体発光素子のそれぞれに対して独立して電気的に接続するためにワイヤボンディングするという工程としたものが一般的であり、高輝度フルカラー発光装置を製造する際にＧａＮ系半導体発光素子の緑色，青色を搭載した場合、緑色，青色の半導体発光素子がサファイア基板上に２極の電極をもつ半導体発光素子であるため、緑色，青色についてはそれぞれ２本のワイヤが必要となる。よって赤色，緑色，青色の半導体発光素子を用いたフルカラー発光装置としては、少なくとも５本のワイヤ接合が必要となる。
【００１０】
また、ＧａＮ系化合物半導体は静電耐圧が低いという欠点があり、実装中に特性破壊を生じてしまう場合がある。
【００１１】
このような緑色，青色の半導体発光素子の静電破壊に対しては、特開平９−１４８６２５号公報に記載されているように、ＧａＮ系化合物半導体を用いた半導体発光素子の静電耐圧を向上させるため、逆耐圧補償用の補償ダイオードを備えることが一つの有効な手段となり得る。
【００１２】
この公報に記載の半導体発光素子における逆耐圧補償用の補償ダイオードは、半導体発光素子のｐ側電極に電気的に接続されるｎ伝導型の第１層と、半導体発光素子のｎ側電極に電気的に接続されるｐ伝導型の第２層とがｐｎ接合を成す構成である。そして、このような構成により、発光部に逆方向に印加される静電気による破壊が防止されるとしたものである。
【００１３】
【発明が解決しようとする課題】
従来の製造方法においてフルカラーとしての輝度が不足している場合、半導体発光素子の員数を増やすことで輝度不足を補っているが、青色，緑色を増やすと先に記載したようにワイヤの数が素子１個あたり２本ずつ増えるために、ワイヤボンディング時にワイヤが煩雑化してしまう。ワイヤ数が増える場合、ワイヤ間の接触を回避させるため半導体発光素子の搭載位置を離すことが有効であるが、半導体発光素子を搭載する配線パターンを大きくし、更にボンディングされる配線パターンを離す必要が生じるため、装置自体の小型化ができないという問題があった。さらに、ループが半導体発光素子の上面を跨がる配線では、発光観測面側の光を遮断するため、輝度を低下させる要因になっていた。
【００１４】
また、特願平９−１８７８２号記載の装置を利用した場合、ワイヤ数の減少ができても、補償ダイオードが半導体発光素子よりも必ず大きくなるため、半導体発光素子どうしを近接化するにも限界があり、同時発光した際の混色化が十分に達成できないという問題があった。
【００１５】
更に近年では、図１２に示すように、赤色，緑色，青色の半導体発光素子１９，２０，２１の外周部にＰＣ、ＡＢＳ樹脂などで成型されたパラボラ形状の反射カップ材２２を取り付け、高輝度化を目指した発光装置が製造されている。しかし、パラボラ状の反射カップ材２２が赤色，緑色，青色の半導体発光素子１９，２０，２１の外周部に配置されているため、各半導体発光素子から出た光が隣接した素子に遮光されたり、バンドギャップエネルギーの違いから青色の半導体発光素子２１の発光が赤色の半導体発光素子１９の発光で吸収されたり、更にカップ斜面までの距離が半導体発光素子の側面に対して均等でないため、パラボラが効率よく作用しないという問題があった。
【００１６】
本発明の目的は、電気的接続が簡単で、かつ静電気やサージ等の高電圧の印加に対する耐圧を向上し得るフルカラー発光が可能な半導体発光素子及びこれを用いた発光装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、リードフレームまたは基板に導通接続された静電気保護用のＳｉダイオードと、このＳｉダイオードの上に導通搭載される赤，緑，青の各色の半導体発光素子との組み合わせからなるフルカラーの複合半導体発光素子であって、前記緑色及び青色の半導体発光素子をＧａＮを含むフリップチップ型の半導体発光素子とするとともに、そのｎ側及びｐ側の電極にマイクロバンプを形成し、これらのｎ側及びｐ側のマイクロバンプを前記Ｓｉダイオードと逆極性として導通させてなることを特徴とする。
【００１８】
【発明の実施の形態】
請求項１の発明は、リードフレームまたは基板に導通接続された静電気保護用のＳｉダイオードと、前記Ｓｉダイオードの上に導通搭載される赤，緑，青の各色の半導体発光素子との組み合わせからなるフルカラーの複合半導体発光素子を搭載した発光装置であって、前記赤色の半導体発光素子がＧａＡｌＡｓまたはＩｎＧａＡｌＰからなり、前記緑色及び青色の半導体発光素子がＧａＮ系化合物半導体からなるフリップチップ型の半導体発光素子とするとともに前記フリップチップ型の半導体発光素子のｎ側及びｐ側の電極と前記Ｓｉダイオードの表面に形成したｐ電極及びｎ電極とを逆極性としてマイクロバンプで接合し、前記緑色及び青色の半導体発光素子を前記赤色の半導体発光素子よりもリードフレームまたは基板の配線パターンの引き出し側に配置してなるものであり、静電気保護用のＳｉダイオードの上に赤色，緑色，青色の半導体発光素子を搭載して導通接続することによって、特に静電耐圧が低いＧａＮ系半導体発光素子の静電耐圧を大幅に向上させ、Ｓｉダイオードを共通化しＧａＮ系半導体発光素子をマイクロバンプにより接続しているため、ワイヤボンディング回数の減少と赤色，緑色，青色の半導体発光素子の近接化による装置の小型化、さらに近接化による色の混色性の向上を図ることが可能となる。また、マイクロバンプ接合によりワイヤ数を最小限に減らすことができるので、ワイヤによって遮断されていた発光観測面側の光を有効に取り出すことができ、高輝度化を実現できるという作用を有する。
【００１９】
また、前記緑色及び青色の半導体発光素子をリードフレームまたは基板の配線パターンの引き出し側に相当させて配置してなるものであり、色の混色性が向上するとともに、発熱の大きいＧａＮ半導体発光素子の放熱性を改善できるという作用を有する。
【００２１】
請求項２の発明は、前記Ｓｉダイオードの表面に、前記赤色の半導体発光素子を落とし込んで搭載する凹部を形成し、前記赤色半導体発光素子を凹部に搭載したとき前記赤色半導体発光素子がＳｉダイオードの上端面に対して埋没する高さ関係としてなる請求項１記載の発光装置であり、赤色の半導体発光素子をＳｉダイオードに埋没するように搭載するので、緑色，青色の半導体発光素子に対し干渉をなくすことができるとともに、Ｓｉダイオード上面から凹部底面に亘る傾斜面を光の反射面として利用できるという作用を有するため、効率よく光を発光観測面側に取り出すことが可能となる。
【００２２】
請求項３の発明は、Ｓｉダイオードの表面に、前記凹部を少なくとも３個所に設け、これらの凹部のそれぞれに少なくとも前記赤，緑，青の各色の半導体発光素子を１個ずつ搭載してなる発光装置であり、赤色，緑色，青色の半導体発光素子を個々に独立して凹部に落とし込むため、赤色，緑色，青色の半導体発光素子の干渉を無くすとともに、赤色，緑色，青色の全ての半導体発光素子に対してＳｉダイオード上面から凹部底面に亘る傾斜面を光の反射面として利用できるという作用を有するため、全ての半導体発光素子に対して効率よく光を発光観測面側に取り出すことが可能となる。
【００２３】
請求項４の発明は、前記Ｓｉダイオードの表面に、前記赤，緑，青の各色の半導体発光素子の全てに対してｐ側またはｎ側として導通させる共通の電極を備えてなる請求項１から３のいずれかに記載の発光装置であり、Ｓｉダイオード上面の電極を共有してアノードコモンまたはカソードコモンとすることができるという作用を有する。
【００２６】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明の一実施の形態によるフルカラー複合半導体発光素子の要部を示す概略平面図、図２及び図３はそれぞれ要部の概略縦断面図である。
【００２７】
図１において、ディスプレイパネルの取付け面に固定される台座基板１の表面に配線パターン２ａ，２ｂ，２ｃ，２ｄが一様に形成され、これらのパターンの中で大きな平面形状を持つ配線パターン２ａの上面をフルカラーの複合半導体発光素子Ａの搭載面としている。なお、図示の例では、複合半導体発光素子Ａを１個載せた状態を示しているが、たとえば配線パターン２ａならびに２ｂ，２ｃ，２ｄを変更すれば、この複合半導体発光素子Ａを長手方向に一定間隔で並べたアセンブリとすることも可能である。
【００２８】
複合半導体発光素子Ａは、導電性ペースト（例えば、Ａｇをフィラーとして含む樹脂）４によって配線パターン２ａ上に導通固定された静電気保護用のＳｉダイオード３と、このＳｉダイオード３の上面に導通接続された赤色，緑色，青色の３個の半導体発光素子５，６，７とから構成されたものである。
【００２９】
Ｓｉダイオード３は、図２及び図３に示すように、ｎ型シリコン基板３ａを基材としてその底面にｎ極３ｂを形成し、導電性ペースト４を介して配線パターン２ａと電気的な導通を良好にしており、上面には一部を除いて被覆する酸化膜３ｃを形成したものである（図２を参照）。ｎ型シリコン基板３ａには、酸化膜３ｃで被覆されていない２個所の部分を拡散窓としてｐ型不純物イオンを注入することによって、２つの領域に区分けされたｐ型半導体領域３ｄ，３ｅを拡散形成する（図３を参照）。これらのｐ型半導体領域３ｄ，３ｅの拡散領域はｐ型不純物イオンの注入量によってその領域の大きさや深さが一義的に決まり、本発明においてはｐ型半導体領域３ｄ，３ｅどうしの間の間隔は１０μｍ以上とする。
【００３０】
ｎ型シリコン基板３ａの表面には、図１に示すようにｎ電極８ａと第１ｐ電極８ｂ及び第２ｐ電極８ｃをそれぞれ金属蒸着法によって形成する。ｎ電極８ａは、Ｓｉダイオード３の表面の左端部側を除いて広く形成され、図２および図３に示すように酸化膜３ｃが形成されずにｎ型シリコン基板３ａが露出している部分に接合されている。一方、第１ｐ電極８ｂ及び第２ｐ電極８ｃは左端部に沿って配置され、それぞれｎ型シリコン基板３ａに拡散形成したｐ型半導体領域３ｄ，３ｅ（図１中の破線で示された部分）に接続されている。
【００３１】
赤色の半導体発光素子５はｎ電極８ａの右側に偏った部分に搭載されたもので、従来から知られているＧａＡｌＡｓまたはＩｎＧａＡｌＰを材料とした半導体発光素子を用いたものである。この赤色の半導体発光素子５は、図２に示すように、底面にｐ電極５ａを形成するとともに上面にはｎ電極５ｂを形成し、ｐ電極５ａを導電性ペースト５ｃによってＳｉダイオード３のｎ電極８ａに導通固定し、更にワイヤ９ａによってｎ電極５ｂを配線パターン２ｂとの間でボンディングして導通させている。
【００３２】
緑色の半導体発光素子６及び青色の半導体発光素子７は、いずれもＧａＮ系化合物半導体を透明なサファイア基板（６ａ，７ａ）に積層して、その中の１つの層として形成されるＩｎＧａＮ活性層を発光層とし、フリップチップ型のＳｉダイオード３の上面に搭載されるものである。
【００３３】
すなわち、図３に示すように、たとえば緑色の半導体発光素子６は透明のサファイア基板６ａに積層したｎ型層及びｐ型層のそれぞれの表面にｎ側電極６ｂ及びｐ側電極６ｃを蒸着法によって形成したものである。また、これらのｎ側電極６ｂ及びｐ側電極６ｃの表面にはそれぞれマイクロバンプ６ｄ，６ｅが形成されている。そして、図１に示すようにｎ電極８ａと第１ｐ電極８ｂとに跨がる配置として緑色の半導体発光素子６を搭載し、ｎ側電極６ｂ及びｐ側電極６ｃをそれぞれ第１ｐ電極８ｂ及びｎ電極８ａにマウント接合する。
【００３４】
青色の半導体発光素子７についても同様であり、ｎ電極８ａと第２ｐ電極８ｃとに跨がるように搭載することでｎ側電極（７ｂ）を第２ｐ電極８ｃに及びｐ側電極（７ｃ）をｎ電極８ａに接合したマウントとする。なお、図３においては、青色の半導体発光素子７と第２ｐ電極８ｃとの接合を併せて示すため、括弧付きの符号で青色の半導体発光素子７と第２ｐ電極８ｃの関係を表している。たとえば、符号７ａはサファイア基板であり、符号７ｃはｐ側電極を示す。
【００３５】
ここで、Ｓｉダイオード３の平面形状は図１に示すようにほぼ正四角形であり、赤色，緑色，青色のそれぞれの半導体発光素子５，６，７はＳｉダイオード３の中心周りに描く１つの円に沿う配置とする。すなわち、各半導体発光素子５，６，７の中央部であってほぼ発光中心と対応する位置がＳｉダイオード３の中心を原点とする円の上に位置し、且つそれぞれの間の中心角がほぼ１２０°の関係となる位置関係を持たせる。これにより、各半導体発光素子５，６，７は、その配列円に沿う方向の相互の隣接距離をほぼ同じにすることができ、赤色，緑色，青色の着色発光の混色性を向上させることができる。また、このような配置によって、緑色の半導体発光素子６と青色の半導体発光素子７はＳｉダイオード３の外郭に近い部分に位置するので、発熱が大きなＧａＮ系の化合物半導体を用いるこれらの緑色，青色の半導体発光素子６，７であっても、放熱が促されるので、発光装置の信頼性を高めることができる。
【００３６】
このような緑色，青色の半導体発光素子６，７のマウントとともに、第１，第２ｐ電極８ｂ，８ｃをワイヤ９ｂ，９ｃによってそれぞれ配線パターン２ｃ，２ｄにボンディングすることで、１個の複合半導体発光素子Ａが導通状態にアセンブリされる。
【００３７】
図４は以上のアセンブリによって構成される等価的な回路図であり、緑色，青色の半導体発光素子６，７は、Ｓｉダイオード３のｐ電極，ｎ電極に対してｐ側電極，ｎ側電極が逆向きに接続されている。従って、緑色，青色の半導体発光素子６，７の順方向に対しては、Ｓｉダイオード３のｎ型シリコン基板３ａの抵抗成分Ｒが保護抵抗として働くとともに、静電気による印加電圧がＳｉダイオード３のツェナー降伏電圧以上になる場合は、Ｓｉダイオード３の逆方向のバイパス（ツェナー降伏現象）により過電流が逃がされる。また、緑色，青色の半導体発光素子６，７の逆方向に対しては、Ｓｉダイオード３の順方向導通によって過電流が逃がされる。したがって、過電流が緑色，青色の半導体発光素子６，７に流れるのを防止でき、これによって緑色，青色の半導体発光素子６，７を静電破壊から防止することができる。
【００３８】
以上の構成において、赤色，緑色，青色の各半導体発光素子５，６，７へ通電されると、それぞれの発光層からの光が放出される。赤色半導体発光素子５では、ｎ電極５ｂ側が第１の主発光面となる。また、緑色，青色の半導体発光素子６，７では、下側及び側方に抜ける光の成分もあるが、サファイア基板６ａが透明であることから図３において上側を向いた面を主光取出し面とした発光が得られる。したがって、赤色，緑色，青色の光の３原色の半導体発光素子５，６，７のそれぞれの発光色とこれらの組み合わせによって、フルカラーの発光が可能な画素単位が１つの複合半導体発光素子Ａに形成されることになる。
【００３９】
本発明においては、フルカラー発光に必要な赤色，緑色，青色の半導体発光素子５，６，７を一つの単位として１個の共通のＳｉダイオード３に搭載する構成であっても、マイクロバンプ等により接合することにより発光装置の小型化ができるとともにワイヤ数の削減にワイヤが発光面の上面を跨がることにより生じる光遮断を改善し、さらにアセンブリを容易にすることができる。
【００４０】
また、Ｓｉダイオード３を備えることによって、各半導体発光素子５，６，７の静電破壊を防止でき、特に静電耐圧が低いＧａＮ系半導体化合物を必須とする緑色，青色の半導体発光素子６，７の耐久性も向上するので、赤色，緑色，青色の半導体発光素子５，６，７の組み合わせのフルカラー対応画素を有効に利用した発光表示が可能となる。
【００４１】
図５はＳｉダイオードの上面に反射帯を設けた複合半導体発光素子の例を示す概略斜視図、図６は要部の概略縦断面図である。
【００４２】
この例は図１〜図３に示した複合半導体発光素子ＡのＳｉダイオード３の上面に反射帯１１を形成したもので、先の例と同じ部材については共通の符号で指示し、その詳細な説明は省略する。
【００４３】
反射帯１１は、図６に示すようにほぼ台形状の縦断面を持つＡｌなどの金属を素材としたもので、３本の同じ長さの枝１１ａ，１１ｂ，１１ｃを互いの間の角度が１２０°となる関係で展開させた平面形状を持つ。反射帯１１はこれらの枝１１ａ，１１ｂ，１１ｃのそれぞれが交差する基点１１ｄをＳｉダイオード３の中心に合わせて位置させるとともに、２本の枝１１ａ，１１ｂがｎ電極８ａの上に及び残りの枝１１ｃが第１ｐ電極８ｂと第２ｐ電極８ｃの間を抜ける姿勢として設置されている。そして、各枝１１ａ〜１１ｃは絶縁性の接着剤１２によってそれぞれの接合面に接着固定されている。
【００４４】
ここで、反射帯１１の各枝１１ａ〜１１ｃは図５に示すよう赤色，緑色，青色の半導体発光素子５，６，７の上端よりも高い寸法形状を持ち、断面を台形状としたことによって発光方向に対して先細りする反射面を各半導体発光素子５，６，７に対して臨ませている。したがって、各半導体発光素子５，６，７は各枝１１ａ，１１ｂ，１１ｃによって個々に分断された配置となり、各半導体発光素子５，６，７を構成する材料のバンドギャップエネルギーの違いによる光吸収の影響を抑えることができ、各色の発光が高出力として得られる。すなわち、各半導体発光素子５，６，７は各枝１１ａ〜１１ｃによって包囲されて１個１個が光学的に干渉しない独立した配置とすることができるので、相互の間の光吸収が抑えられ高出力の発光が得られるとともにその色も鮮明化される。
【００４５】
また、反射帯１１の各枝１１ａ〜１１ｃの反射面が傾斜しているので、特に透明のサファイア基板６ａ，７ａを備える緑色，青色の半導体発光素子６，７では赤色半導体発光素子５に比べると側方に抜ける光の成分が多く含まれるので、この光を発光方向に反射して回収することができ、発光輝度も向上する。
【００４６】
なお、図５及び図６の例では、金属を反射帯として絶縁性の接着剤によって固定するようにしているが、光反射性の合成樹脂の層をそのまま反射帯として形成したものであってもよい。なお、図示の例では反射帯が枝状になっているが連続させたリング状になっても同様の効果を持つのは無論である。
【００４７】
したがって、従来では半導体発光素子を搭載するリードフレームのマウント部にパラボラ状の反射面を形成することで反射光を回収していたが、このようなパラボラを備えることも不要となる。
【００４８】
図７はＳｉダイオードの上面に凹部を設けてこの中に半導体発光素子を配置する複合半導体発光素子の例を示す概略斜視図、図８は要部の概略縦断面図である。
【００４９】
この例は図１〜図３に示した複合半導体発光素子ＡのＳｉダイオード３の上面の３箇所に凹部１３ａ，１３ｂ，１３ｃを形成したもので、先の例と同じ部材については共通の符号で指示し、その詳細な説明は省略する。
【００５０】
凹部１３ａ〜１３ｃは円形の平面形状を持ち、それぞれの中心がＳｉダイオード３の中心周りの同一円上であって中心角が１２０°のピッチで配列されたものである。すなわち、これらの凹部１３ａ〜１３ｃに対して調心させて赤色，緑色，青色の半導体発光素子５，６，７を配置することによって、図１で説明したように、Ｓｉダイオード３の中心に対して各半導体発光素子５，６，７は同じ角度ピッチで同一円上に配列される。そして、各凹部１３ａ，１３ｂは、図８に示すように、底部側に向けて開口断面が先細りしたすり鉢状に形成されている。
【００５１】
図８の（ａ）に示すように、ｎ電極８ａはＳｉダイオード３の上面から凹部１３ａの傾斜面および底面にかけて形成され、ｎ型シリコン基板３ａに接合されている。また、図８の（ｂ）に示すように、凹部１３ｂにおいても同様にｎ電極８ａの一端側および第１ｐ電極８ｂはＳｉダイオード３の上面から凹部１３ｂの傾斜面および底部にかけて形成されている。そして、第１ｐ電極８ｂは凹部１３ｂの底部においてｐ型半導体領域３ｄに接合されている。そして、緑色半導体発光素子６はそのｐ側のマイクロバンプ６ｅをｎ電極８ａに接合し、ｎ側のマイクロバンプ６ｄを第１ｐ電極８ｂに接合し、更にワイヤ９ｂがこの第１ｐ電極８ｂにボンディングされている。
【００５２】
なお、凹部１３ｃに対する青色半導体発光素子７の搭載構造も同様であり、図８の（ｂ）においては括弧内にそれぞれの符号を指示している。
【００５３】
このように、赤色，緑色，青色の半導体発光素子５，６，７をそれぞれ凹部１３ａ，１３ｂ，１３ｃの中に落とし込むように組み込むことによって、各半導体発光素子５，６，７どうしの間の光学的な干渉を受けることがない。このため、各半導体発光素子５，６，７に使用する材料のバンドギャップエネルギーの違いによる光吸収が抑えられ、それぞれの発光色がより一層鮮明化するとともに高い発光出力が得られる。
【００５４】
また、ｎ電極８ａ及び第１，第２のｐ電極８ｂ，８ｃをそれぞれ光反射率が高い金属素材としておけば、凹部１３ａ〜１３ｃの内周の傾斜した面を光反射面として利用することができる。したがって、赤色，緑色，青色の半導体発光素子５，６，７から側方または下方に漏れる光をこの光反射面から発光方向に回収でき、各色の発光輝度を高めることができる。このため、図５の反射帯１１を設ける場合と同様に、リードフレームや基板のマウント部にパラボラ状の反射面を形成することは不要となり、構造を簡略化することができる。
【００５５】
更に、赤色，緑色，青色の半導体発光素子５，６，７はＳｉダイオード３の表面から突き出ないように組み込まれるので、図１〜図３に示したものと比較すると、複合半導体発光素子Ａの高さ寸法を小さくでき、最終的に製作される発光装置の薄型化も可能となる。
【００５６】
以上の図１〜図８に示した複合半導体発光素子Ａは、いずれも台座基板１に所定の個数配列したものとしてアセンブリし、複数の台座基板１をディスプレイパネルに装着するとともに各配線基板２ａ〜２ｃへの導通回路を接続することによって、画像ディスプレイ装置の製品として提供できる。そして、静電気に比較的弱いＧａＮ系化合物半導体を利用する緑色，青色の半導体発光素子６，７については、Ｓｉダイオード３によって保護されるので、静電耐圧が高いディスプレイ装置を提供できる。また、図１〜図９に示した複合半導体発光素子Ａをフルカラー光源として用いても高出力の発光装置が実現できる。
【００５７】
【発明の効果】
請求項１の発明では、特に静電耐圧が低いＧａＮ系半導体発光素子の静電耐圧を大幅に向上させ、Ｓｉダイオードを共通化しＧａＮ系半導体発光素子をマイクロバンプにより接続しているため、ワイヤボンディングの回数を減少するだけでなく、赤色，緑色，青色の半導体発光素子を近接化することができ、色の混色性を向上するとともに、半導体発光装置の小型化を可能とし、発光観測面側の光を有効に取り出され、高輝度化を実現できるという格別の効果を奏する。
【００５８】
また、赤色，緑色，青色の半導体発光素子による発光色の混色性が向上し、ＧａＮ半導体発光素子をリードフレームや基板の搭載面の引き出し側に搭載しているので、発熱の大きいＧａＮ半導体発光素子の放熱性を改善でき信頼性が向上する。
【００６０】
請求項２の発明では、赤色，緑色，青色の各半導体発光素子どうしの相互干渉を無くすことができ、また凹部の傾斜面を反射面として利用できるので、光取り出し効率が向上するとともに、従来、リードフレーム等に形成していたパラボラが不要となり、高性能化及び低コスト化が可能となる。
【００６１】
請求項３の発明では、半導体発光素子のそれぞれの材料の相違による光の吸収を受けない発光が可能となり、また各色毎に半導体発光素子を凹部に搭載しているため、各色の光取り出し効率が向上するとともに、クリアな発光が得られる。
【００６２】
請求項４の発明では、Ｓｉダイオード上面の配線パターンの１つを共有するので、アノードコモンまたはカソードコモンとすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるフルカラー複合半導体発光素子の要部を示す概略平面図
【図２】赤色の半導体発光素子の搭載構造を示す要部概略図
【図３】緑色の半導体発光素子及び青色の半導体発光素子の搭載構造を示す要部概略図
【図４】静電気保護素子による静電気保護機能を説明するための回路図
【図５】Ｓｉダイオードの上に反射帯を形成した例を示す概略斜視図
【図６】図５の例における素子の要部を示す概略縦断面図
【図７】Ｓｉダイオードの表面の３個所に凹部を設けてこれらに半導体発光素子を組み込む例を示す概略斜視図
【図８】図７の例における要部の概略断面図であって、
（ａ）は赤色の半導体発光素子の搭載構造を示す図
（ｂ）は緑色及び青色の半導体発光素子の搭載構造を示す図
【図９】従来のフルカラー発光装置の要部を示す概略平面図
【図１０】赤色の半導体発光素子を搭載した従来構造を示す要部概略図
【図１１】緑色の半導体発光素子及び青色の半導体発光素子を搭載した従来構造を示す要部概略図
【図１２】反射カップ材を装着した従来のフルカラー発光装置の概略斜視図
【符号の説明】
Ａ 複合半導体発光素子
１ 台座基板
２ａ，２ｂ，２ｃ，２ｄ 配線パターン
３ Ｓｉダイオード
３ａ シリコン基板
３ｂ ｎ極
３ｃ 酸化膜
３ｄ，３ｅ ｐ型半導体領域
４ 導電性ペースト
５ 赤色の半導体発光素子
５ａ ｐ電極
５ｂ ｎ電極
５ｃ 導電性ペースト
６ 緑色の半導体発光素子
７ 青色の半導体発光素子
６ａ，７ａ サファイア基板
６ｂ，７ｂ ｎ側電極
６ｃ，７ｃ ｐ側電極
６ｄ，７ｄ マイクロバンプ
８ａ ｎ電極
８ｂ 第１ｐ電極
８ｃ 第２ｐ電極
９ａ，９ｂ，９ｃ ワイヤ
１１ 反射帯
１１ａ，１１ｂ，１１ｃ 枝
１１ｄ 基点
１２ 接着剤
１３ａ，１３ｂ，１３ｃ 凹部
Claims (4)
- リードフレームまたは基板に導通接続された静電気保護用のＳｉダイオードと、前記Ｓｉダイオードの上に導通搭載される赤，緑，青の各色の半導体発光素子との組み合わせからなるフルカラーの複合半導体発光素子を搭載した発光装置であって、前記赤色の半導体発光素子がＧａＡｌＡｓまたはＩｎＧａＡｌＰからなり、前記緑色及び青色の半導体発光素子がＧａＮ系化合物半導体からなるフリップチップ型の半導体発光素子とするとともに前記フリップチップ型の半導体発光素子のｎ側及びｐ側の電極と前記Ｓｉダイオードの表面に形成したｐ電極及びｎ電極とを逆極性としてマイクロバンプで接合し、前記緑色及び青色の半導体発光素子を前記赤色の半導体発光素子よりもリードフレームまたは基板の配線パターンの引き出し側に配置してなる発光装置。
- 前記Ｓｉダイオードの表面に、前記赤色半導体発光素子を落とし込んで搭載する凹部を形成し、前記赤色半導体発光素子を凹部に搭載したとき前記赤色半導体発光素子がＳｉダイオードの上端面に対して埋没する高さ関係としてなる請求項１記載の発光装置。
- 前記Ｓｉダイオードの表面に、前記凹部を少なくとも３個所に設け、これらの凹部のそれぞれに少なくとも前記赤，緑，青の半導体発光素子を１個ずつ搭載してなる請求項２記載の発光装置。
- 前記Ｓｉダイオードの表面に、前記赤，緑，青の半導体発光素子の全てに対してｐ側またはｎ側として導通させる共通の電極を備えてなる請求項１から３のいずれかに記載の発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11468998A JP3893735B2 (ja) | 1998-04-24 | 1998-04-24 | 発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11468998A JP3893735B2 (ja) | 1998-04-24 | 1998-04-24 | 発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307818A JPH11307818A (ja) | 1999-11-05 |
| JP3893735B2 true JP3893735B2 (ja) | 2007-03-14 |
Family
ID=14644180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11468998A Expired - Fee Related JP3893735B2 (ja) | 1998-04-24 | 1998-04-24 | 発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3893735B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10041686A1 (de) | 2000-08-24 | 2002-03-14 | Osram Opto Semiconductors Gmbh | Bauelement mit einer Vielzahl von Lumineszenzdiodenchips |
| US6486561B1 (en) * | 2000-09-12 | 2002-11-26 | Luminary Logic, Ltd. | Semiconductor light emitting element formed on a clear or translucent substrate |
| JP4904628B2 (ja) * | 2001-03-14 | 2012-03-28 | パナソニック株式会社 | 複合発光素子 |
| JP2003017753A (ja) * | 2001-07-03 | 2003-01-17 | Koha Co Ltd | 発光装置 |
| JP2003051610A (ja) * | 2001-08-03 | 2003-02-21 | Nichia Chem Ind Ltd | Ｌｅｄ素子 |
| JP3993475B2 (ja) * | 2002-06-20 | 2007-10-17 | ローム株式会社 | Ｌｅｄチップの実装構造、およびこれを備えた画像読み取り装置 |
| TW541731B (en) * | 2002-06-21 | 2003-07-11 | Advanced Optoelectronic Tech | LED package module |
| US7518158B2 (en) * | 2003-12-09 | 2009-04-14 | Cree, Inc. | Semiconductor light emitting devices and submounts |
| CN1961431A (zh) * | 2003-12-09 | 2007-05-09 | 吉尔科有限公司 | 表面安装型发光芯片封装件 |
| KR100541110B1 (ko) | 2004-06-25 | 2006-01-11 | 삼성전기주식회사 | 다파장 반도체 레이저 제조방법 |
| JP2006114854A (ja) | 2004-10-18 | 2006-04-27 | Sharp Corp | 半導体発光装置、液晶表示装置用のバックライト装置 |
| JP2007123777A (ja) * | 2005-10-31 | 2007-05-17 | Sharp Corp | 半導体発光装置 |
| JP2007335462A (ja) | 2006-06-12 | 2007-12-27 | Stanley Electric Co Ltd | 半導体複合素子およびその製造方法 |
| JP5045166B2 (ja) * | 2007-03-16 | 2012-10-10 | ソニー株式会社 | 光源装置及び液晶表示装置 |
| JP5431688B2 (ja) * | 2007-06-29 | 2014-03-05 | ソウル セミコンダクター カンパニー リミテッド | マルチｌｅｄパッケージ |
| US7871842B2 (en) * | 2008-10-03 | 2011-01-18 | E. I. Du Pont De Nemours And Company | Production process for surface-mounting ceramic LED package, surface-mounting ceramic LED package produced by said production process, and mold for producing said package |
-
1998
- 1998-04-24 JP JP11468998A patent/JP3893735B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307818A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3893735B2 (ja) | 発光装置 | |
| JP6133040B2 (ja) | 発光素子及び発光素子パッケージ | |
| JP3956918B2 (ja) | 発光ダイオード | |
| US10431567B2 (en) | White ceramic LED package | |
| US8901583B2 (en) | Surface mount device thin package | |
| KR101276053B1 (ko) | 반도체 발광소자 및 발광장치 | |
| KR20130045507A (ko) | 발광 소자 | |
| KR20130046755A (ko) | 발광 소자 | |
| US10217903B2 (en) | Optoelectronic semiconductor chip and optoelectronic module | |
| CN105990495A (zh) | 发光单元及半导体发光装置 | |
| JP5731731B2 (ja) | 発光装置 | |
| JP4904628B2 (ja) | 複合発光素子 | |
| JP2006012916A (ja) | 発光素子 | |
| KR20130025232A (ko) | 발광 소자 | |
| JPH11289110A (ja) | 半導体発光装置 | |
| JP2017157593A (ja) | 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法 | |
| JP3428440B2 (ja) | 半導体発光装置及びこれを備えた表示装置構造 | |
| JP2019220502A (ja) | 発光モジュールおよび発光モジュールの製造方法 | |
| JP4042213B2 (ja) | フルカラー半導体発光装置 | |
| KR20230085679A (ko) | 적층형 서브 픽셀을 갖는 디스플레이 패널 및 그의 픽셀 칩 | |
| KR102131853B1 (ko) | 발광다이오드 어레이 | |
| JP3571477B2 (ja) | 半導体発光素子 | |
| WO2013097046A1 (zh) | 电极共平面的发光二极管元件、封装结构及光反射结构 | |
| TW201332155A (zh) | 電極共平面之發光二極體元件、覆晶式發光二極體封裝結構及光反射結構 | |
| KR102781311B1 (ko) | 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040413 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |