[go: up one dir, main page]

JP3888810B2 - Ｌｅｄランプ - Google Patents

Ｌｅｄランプ Download PDF

Info

Publication number
JP3888810B2
JP3888810B2 JP27182299A JP27182299A JP3888810B2 JP 3888810 B2 JP3888810 B2 JP 3888810B2 JP 27182299 A JP27182299 A JP 27182299A JP 27182299 A JP27182299 A JP 27182299A JP 3888810 B2 JP3888810 B2 JP 3888810B2
Authority
JP
Japan
Prior art keywords
led chip
led lamp
recess
conductive paste
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27182299A
Other languages
English (en)
Other versions
JP2001094158A (ja
Inventor
康男 宮野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27182299A priority Critical patent/JP3888810B2/ja
Publication of JP2001094158A publication Critical patent/JP2001094158A/ja
Application granted granted Critical
Publication of JP3888810B2 publication Critical patent/JP3888810B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Description

【０００１】
【産業上の利用分野】
この発明は、ＬＥＤランプに関し、特に、底面がフラットな反射皿が形成されたリードを有し、発光素子が導電接着剤によって反射皿の底面上にボンディングされる、ＬＥＤランプに関する。
【０００２】
【従来の技術】
図４に示す従来のこの種のＬＥＤランプ１においては、リード２に形成された反射皿３に導電ペースト４が塗布され、この上にＬＥＤチップ５がボンディングされていた。
【０００３】
【発明が解決しようとする課題】
しかし、図４従来技術では反射皿３の底面がフラットであるため、製造工程でリードフレームを搬送するときに導電ペーストが底面上を移動してしまい、ボンディング時にＬＥＤチップ４を底面の中央に確実にボンディングできないおそれがあった。つまり、ボンディングの確実性を重視するとＬＥＤチップ５の位置が偏心し、ＬＥＤチップ５の位置を重視すると、ボンディングの確実性が低下する。この結果、従来技術では、ＬＥＤチップを反射皿３の中央に確実にボンディングできなかった。
【０００４】
それゆえに、この発明の主たる目的は、底面がフラットな反射皿の中央にＬＥＤチップを確実にボンディングできる、ＬＥＤランプを提供することである。
【０００５】
【課題を解決するための手段】
この発明は、反射皿が形成されたリードを有し、発光素子が導電接着剤によって反射皿の内壁面に装着されるＬＥＤランプにおいて、反射皿の内壁面は凹曲面であり、反射皿の内壁面の中央に、下方に向かうにつれて徐々に縮径されたテーパ側面とテーパ側面の内方に形成された平坦部とを含む凹部を形成し、凹部を覆うように発光素子を配置することを特徴とする、ＬＥＤランプである。
【０００６】
【作用】
リードに、内壁面が凹曲面である反射皿が形成され、この反射皿の内壁面の中央に、凹部が形成される。このような形状を持つ反射皿の内壁面に導電接着剤が塗布されると、余分な導電接着剤は、反射皿の凹曲面に沿って流れ、凹部に流れ込みやすくなる。このため、凹部を覆うように配置された発光素子は凹曲面上に残った導電接着剤によって、反射皿上で偏心せずに固着される。
【０００７】
凹部は、好ましくは、前記発光素子は前記凹部を覆うように配置されるので、発光素子が凹部に没入することはない。
【０００８】
【発明の効果】
この発明によれば、反射皿の内壁面に塗布された導電接着剤のうち余分な導電接着剤は、反射皿の凹曲面に沿って流れ、凹部に流れ込みやすくなる。このため、凹部を覆うように配置された発光素子が反射皿上に偏心して固着されるのを防止するとともに、導電接着剤の発光素子側面での這い上がりを少なくできるので、輝度を上げることができる。
【０００９】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１０】
【実施例】
図１を参照して、この実施例のＬＥＤランプ１０は、下端が図示しない基盤に接続されたリード１２および１４を含む。リード１４の先端には、円形かつ凹状の反射パラボラ１８を持つ反射皿１６が形成される。図１および図２から分かるように、反射パラボラ１８の内壁面２２は、底面に向かうにつれて徐々に縮径となるテーパ壁面であり、底面２０は、中央部を除いてフラットに形成される。中央部には、凹部（窪み）２４が設けられる。この窪み２４の内側面２８は孔の奥（底面）に向かうにつれて徐々に縮径となるテーパ側面であり、底面２６はフラットに形成される。つまり、窪み２４は、下方に向かうにつれて徐々に縮径されたテーパ側面と、テーパ側面の内方に形成された平坦部とからなる。
【００１１】
導電ペースト３０は、反射パラボラ１８の底面の中央部つまり窪み２４に流し込まれ、窪み２４の周辺に溜まる。このような導電ペースト３０の上に、ＬＥＤ（Light Emission Diode）チップ３２がダイボンディングされる。ＬＥＤチップ３２は、窪み２４の真上に位置することとなる。ＬＥＤチップ２４はさらに、ワイヤＷによってリード１２および１４にボンディングされる。そして、リード１２および１４，ＬＥＤチップ３２およびワイヤＷが、透明のエポキシ樹脂３４によって封止される。
【００１２】
なお、窪み２４の深さは５０μｍ〜１００μｍである。また、窪み２４の直径は１５０μｍ〜２００μｍで、ＬＥＤチップ３２の幅よりも小さい。このため、ＬＥＤチップ３２が窪み２４に没入することはない。さらに、導電ペースト３０としては、たとえば銀（Ａｇ）が用いられる。
【００１３】
ＬＥＤチップ３２は青色光を発するチップであり、具体的には図３に示すように構成される。絶縁基板であるサファイヤ基板３２ａの表面にはバッファ層３２ｂが形成され、バッファ層３２ｂの上にはｎ型半導体層３２ｃ，発光層３２ｄ，ｐ型半導体層３２ｅからなる積層部３２ｆが形成される。さらに、ｎ型半導体層３２ｃの表面にワイヤボンディング用の電極３２ｈが設けられ、ｐ型半導体層３２ｅの表面にもワイヤボンディング用の電極３２ｇが設けられる。このようなＬＥＤチップ３２は、有機金属化合物気相成長法（ＭＯＣＶＤ法）によってサファイヤ基板３２ａ上に各層を形成することによって得られる。
【００１４】
ＬＥＤランプ１０の製造工程の一例を、以下において説明する。まず、リード１２および１４が連結されたリードフレーム（図示せず）を準備し、リード１４の先端に加圧成形によって反射パラボラ１８を形成する。加圧成形に用いる金型の先端には凸部が設けられており、これによって、窪み２４が反射パラボラ１８の底面２０の中央部に形成される。続いて、反射パラボラ１８の底面に導電ペースト３０を塗布する。このとき、導電ペースト３０は窪み２４に流れ込み、窪み２４の周りに溜まる。導電ペースト３０の塗布が完了すると、ＬＥＤチップ３２を導電ペースト３０の上にダイボンディングし、さらにＬＥＤチップ３２とリード１２および１４とをワイヤＷによってボンディングする。この後、鋳型法（キャスティングモールド法）によって反射皿１６の周辺にエポキシ樹脂３４を形成し、リードフレームからリード１２および１４を切断すれば、この実施例のＬＥＤランプ１０が得られる。
【００１５】
この実施例によれば、反射パラボラの底面に凹部を形成し、その凹部に導電ペーストを溜めるようにしたため、リードフレームを搬送するときに導電ペーストが底面上を移動することはない。このため、ＬＥＤチップは反射パラボラの中央に確実にボンディングできる。つまり、導電ペーストの位置が中央からずれた状態では、ボンディングの確実性を重視するとＬＥＤチップの位置が偏芯し、ＬＥＤチップの位置を重視すると、ボンディングの信頼性が低下する。この実施例では、反射パラボラの底面に凹部を形成するようにしたため、導電ペーストが底面状を移動することがなく、ＬＥＤチップを反射パラボラの中央に確実にボンディングできる。
【００１６】
また、凹部を形成することによって、ＬＥＤチップの側面に這い上がる導電ペーストの量が抑制される。つまり、従来技術では反射パラボラの底面がフラットであるため、ＬＥＤチップがボンディングされると、導電ペーストがＬＥＥＤチップの側面から大きく這い上がっていた。これに対して、この実施例では、凹部を形成することで導電ペーストが確実に底面の中央に溜まるため、ＬＥＤチップの側面から這い上がる導電ペーストの量も少なくすることができる。この結果、光の取り出し効率が改善され、輝度を増加させることができる。
【００１７】
なお、この実施例では、反射パラボラの底面の中央以外の部分をフラットに形成しているが、反射パラボラを凹曲面状に形成し、中央だけ窪みを設けるようにしてもよい。
【図面の簡単な説明】
【図１】この発明の１実施例を示す要部断面図である。
【図２】反射皿の上面を示す図解図である。
【図３】ＬＥＤチップの１例を示す拡大断面図である。
【図４】従来技術を示す要部断面図である。
【符号の説明】
１０…ＬＥＤランプ
１２，１４…リード
１６…反射皿
１８…反射パラボラ
２４…凹部
３０…導電ペースト
３２…ＬＥＤチップ
３４…エポキシ樹脂

Claims (1)

  1. 反射皿が形成されたリードを有し、発光素子が導電接着剤によって前記反射皿の内壁面に装着されるＬＥＤランプにおいて、
    前記反射皿の内壁面は凹曲面であり、
    前記反射皿の内壁面の中央に、下方に向かうにつれて徐々に縮径されたテーパ側面と前記テーパ側面の内方に形成された平坦部とを含む凹部を形成し、
    前記凹部を覆うように前記発光素子を配置することを特徴とする、ＬＥＤランプ。
JP27182299A 1999-09-27 1999-09-27 Ｌｅｄランプ Expired - Fee Related JP3888810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27182299A JP3888810B2 (ja) 1999-09-27 1999-09-27 Ｌｅｄランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27182299A JP3888810B2 (ja) 1999-09-27 1999-09-27 Ｌｅｄランプ

Publications (2)

Publication Number Publication Date
JP2001094158A JP2001094158A (ja) 2001-04-06
JP3888810B2 true JP3888810B2 (ja) 2007-03-07

Family

ID=17505344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27182299A Expired - Fee Related JP3888810B2 (ja) 1999-09-27 1999-09-27 Ｌｅｄランプ

Country Status (1)

Country Link
JP (1) JP3888810B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100346488C (zh) * 2002-02-28 2007-10-31 罗姆股份有限公司 发光二极管灯
CN1531118A (zh) 2003-03-14 2004-09-22 徐杏芬 发光二极管的热传导及光度提升结构的改进
JP4353043B2 (ja) * 2004-09-27 2009-10-28 パナソニック電工株式会社 半導体発光装置
JP4829631B2 (ja) * 2005-09-15 2011-12-07 富士通セミコンダクター株式会社 半導体装置の製造方法及び研磨装置
JP5192773B2 (ja) * 2007-10-22 2013-05-08 パナソニック株式会社 発光装置
JP7111950B2 (ja) * 2018-04-17 2022-08-03 日亜化学工業株式会社 発光装置及びその製造方法

Also Published As

Publication number Publication date
JP2001094158A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
US10693050B2 (en) Light emitting diode package having frame with bottom surface having two surfaces different in height
JP4846498B2 (ja) 光半導体装置及び光半導体装置の製造方法
JP5818149B2 (ja) 樹脂付リードフレーム、半導体装置、照明装置、樹脂付リードフレームの製造方法および半導体装置の製造方法
US11038086B2 (en) Semiconductor light-emitting element and manufacturing method therefor
TWI570959B (zh) 發光裝置封裝件及製造發光裝置封裝件之方法
US8399902B2 (en) Light emitting device and method of manufacturing light emitting device
JP2013041950A (ja) 発光装置
US7126163B2 (en) Light-emitting diode and its manufacturing method
CN102646774A (zh) 发光二极管元件及其制作方法
JP3888810B2 (ja) Ｌｅｄランプ
JP2008166661A (ja) 半導体発光装置
JP2017076809A (ja) 樹脂付リードフレーム、半導体装置、照明装置
KR101273481B1 (ko) 발광소자 및 그 제조방법
KR20090103292A (ko) Ｌｅｄ 패키지
KR101863549B1 (ko) 반도체 발광소자
KR102017734B1 (ko) 반도체 발광소자
JP6056914B2 (ja) 樹脂付リードフレーム、半導体装置および照明装置
JP2000332305A (ja) 半導体発光素子
KR20170109167A (ko) 반도체 발광소자
JPH06268258A (ja) 発光ダイオードチップおよび発光ダイオード
KR101855189B1 (ko) 반도체 발광소자
KR20170126839A (ko) 반도체 발광소자
JP2010073756A (ja) 半導体発光装置
KR20180044039A (ko) 반도체 발광소자
JP2000332303A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061128

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees