[go: up one dir, main page]

JP3887035B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3887035B2
JP3887035B2 JP09952996A JP9952996A JP3887035B2 JP 3887035 B2 JP3887035 B2 JP 3887035B2 JP 09952996 A JP09952996 A JP 09952996A JP 9952996 A JP9952996 A JP 9952996A JP 3887035 B2 JP3887035 B2 JP 3887035B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring
layers
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09952996A
Other languages
English (en)
Other versions
JPH09237831A (ja
Inventor
エム・ビー・アナンド
雅基 山田
英毅 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP09952996A priority Critical patent/JP3887035B2/ja
Priority to TW085106346A priority patent/TW317010B/zh
Priority to US08/698,335 priority patent/US6307265B1/en
Priority to SG1996010573A priority patent/SG60016A1/en
Priority to EP96113827A priority patent/EP0783178A3/en
Priority to KR1019960038590A priority patent/KR100279790B1/ko
Priority to CNB961179724A priority patent/CN1160772C/zh
Publication of JPH09237831A publication Critical patent/JPH09237831A/ja
Priority to US09/525,442 priority patent/US6306753B1/en
Priority to KR1020000020962A priority patent/KR100308240B1/ko
Application granted granted Critical
Publication of JP3887035B2 publication Critical patent/JP3887035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、配線間の絶縁構造に特徴を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩの性能の向上は、基本的に、素子の集積度を高めること、即ち素子の微細化を図ることにより達成できる。しかし、素子の集積度が極端に高くなると配線間の容量が増大するため、ＬＳＩの性能（高速動作など）を向上させることが容易ではなくなる。
【０００３】
従って、マイクロプロセッサなどの超大規模集積回路（ＵＬＳＩＣ）においては、その性能の向上を達成するために集積回路の内部配線の寄生抵抗及び寄生容量を減少させることが不可欠である。
【０００４】
内部配線の寄生抵抗の減少は、抵抗率が低い材料により内部配線を構成することにより達成できる。現在では、アルミニウム合金に比べて抵抗率が３０％以上低い銅を、アルミニウム合金に変えて内部配線に用いることが研究されている。
内部配線の寄生容量には、二つの成分がある。
【０００５】
一つめは、異なるレベルに存在する配線間に生じる容量、即ち上下の配線間に生じる容量である。この容量は、下側の配線上に形成される層間絶縁膜の厚さを増すことにより減少させることが可能である。
【０００６】
二つめは、同じレベルに存在する配線間に生じる容量、即ち左右の配線間に生じる容量である。この容量は、配線の間隔を広げること及び配線の厚さを減らすことにより達成できる。
【０００７】
しかし、配線の間隔を広げると素子の集積度を低下させることになり、配線の厚さを減らすと配線抵抗が増大することになるため、かえってＬＳＩの性能の向上を図ることができない。
【０００８】
そこで、現在では、内部配線の寄生容量を減少させるために、配線間の絶縁層に誘電率εの低いものを使用することが研究されている。
【０００９】
図２３３は、配線間に誘電率εの低い絶縁層を満たした構造の半導体装置を示すものである。
【００１０】
半導体基板１１上には絶縁層１２が形成されている。配線１３は、絶縁層１２上に配置されている。配線１３間及び配線１３上には、弗素を含むプラズマＴＥＯＳ層１４が形成されている。
【００１１】
この弗素を含むプラズマＴＥＯＳ層１４は、誘電率εが約３．３であり、弗素を含まないプラズマＴＥＯＳ層に比べて誘電率εを約１５％減少させている。
【００１２】
しかし、近年の素子の集積度の向上に伴い、ＬＳＩの性能の向上は、配線間の誘電率εを３．３以下にしなければ達成できない状態になっている。
【００１３】
【発明が解決しようとする課題】
このように、従来は、ＬＳＩの性能の向上を図るため、配線間の絶縁層の誘電率を減少させることが必須である。しかし、絶縁層の誘電率を３．３以下にすることは非常に困難であるため、絶縁層の誘電率は、素子の集積度が進む中で、ＬＳＩの性能の向上の支障となっている。
【００１４】
一方、近年では、同じレベルに存在する配線間を空洞にすることで、配線間の寄生容量を低減しようとする試みがなされている。
【００１５】
文献（特開平７−４５７０１号公報）は、同じレベルに存在する配線間を空洞にする技術を開示している。この技術の特徴は、予め配線間に満たしておいた氷膜を蒸発させる点にある。
【００１６】
しかし、この技術は、材料の相転移を利用しているために以下の欠点がある。第一に、配線間の水を凍結する際に体積膨脹が生じて配線に悪影響を与える。この欠点は、配線を形成した後に、相転移を利用して材料を埋め込むことに起因しており、氷膜に限られず、文献が示す全ての材料について生じる。第二に、ＣＭＰ（化学的機械研磨）により氷膜を研磨する際に、摩擦熱により氷膜の全てが溶けてしまう場合がある。第三に、固体膜の蒸発前の全ての工程を低温（氷膜の場合、摂氏零度以下）で行う必要があり、ウェハの取り扱いが困難になる。
【００１７】
また、この技術では、配線間の空洞には水蒸気が満たされることになるため、この水蒸気が配線のショ−トや腐食の原因となり、配線の信頼性に悪影響を与える。さらに、この技術では、異なるレベルに存在する配線間を空洞にする技術を開示していないため、配線間の寄生容量の低減は必ずしも十分とはいえない。
【００１８】
本発明は、上記欠点を解決すべくなされたもので、その目的は、配線間に誘電率が低く、配線に悪影響を与えないようなガスを満たすことにより、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することである。
【００１９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に第１の絶縁層を形成する工程と、前記第１の絶縁層上に炭素層を形成する工程と、前記炭素層に複数の溝を形成する工程と、前記複数の溝内にのみ導電体を埋め込んで複数の配線を形成する工程と、前記炭素層上及び前記複数の配線上に酸化物からなる第２の絶縁層を形成する工程と、酸素を前記第２の絶縁層を透過させて前記炭素層と反応させることにより前記炭素層を酸化し、前記炭素層をガス層に変換する工程とを備える。
【０１５５】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。
【０１５６】
図１は、本発明の第１の実施の形態に関わる半導体装置を示している。
【０１５７】
半導体基板（例えば、シリコンウェハ）１１上には、絶縁層（例えば、シリコン酸化層）１２が形成されている。配線１３は、絶縁層１２上に配置されている。配線１３は、銅、アルミニウム合金などの金属、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成されている。
【０１５８】
配線１３間を満たすことがない板状の絶縁層（例えば、シリコン酸化層）１４は、配線１３を柱として、配線１３上に形成されている。つまり、配線１３間は、空洞（キャビティ）１５になっている。空洞１５内には、誘電率εが１．０程度のガス、即ち、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされている。
【０１５９】
なお、空洞内の二酸化炭素ＣＯ2 のガスの濃度は、少なくとも空気（大気）中の二酸化炭素のガスの濃度よりも高くなっている。また、空洞１５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞１５内に空気を満たすようにしてもよい。
【０１６０】
上記構成の半導体装置によれば、配線１３間には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス、又は空気が満たされている。この混合ガス又は空気の誘電率εは、１．０程度である。これにより、配線１３間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０１６１】
次に、図１の半導体装置の製造方法について説明する。
【０１６２】
まず、図２に示すように、半導体基板１１上に絶縁層１２を形成する。スパッタリング法などにより絶縁層１２上に炭素（カ−ボン）層１６を形成する。ここで、炭素層１６の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０１６３】
スパッタリング法又はＣＶＤ法により、炭素層１６上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）１７を形成する。ここで、マスク材１７が酸化物により構成されている場合には、マスク材１７は、スパッタリング法により形成するのがよい。ＣＶＤ法を用いる場合、反応ガスに含まれる酸素により炭素層１６が消滅する場合があるからである。
【０１６４】
次に、マスク材１７上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材１７をパタ−ニングする。この後、レジストを剥離し、マスク材１７をマスクにして、異方性エッチングにより炭素層１６をエッチングし、炭素層１６に溝を形成する。
【０１６５】
なお、炭素層１６は、レジストをマスクにしてエッチングしてもよい。
【０１６６】
レジストの剥離は、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液により行われる。レジストは、酸素プラズマ処理でも剥離できるが、酸素プラズマ処理を用いると、炭素層１６も消滅してしまうからである。
【０１６７】
次に、図３に示すように、ＣＶＤ法又はスパッタリング法により、半導体基板１１上の全面に銅などから構成される導電層を形成する。化学機械的研磨（ＣＭＰ）により、炭素層１６の間の溝内にのみ導電層を残存させ、配線１３を形成する。
【０１６８】
なお、ＣＭＰの代わりに、異方性エッチング又は等方性エッチングを用いて配線１３を形成するようにしてもよい。
【０１６９】
この後、マスク材１７は、剥離される。
【０１７０】
次に、図４に示すように、スパッタリング法により、配線１３及び炭素層１６上に絶縁層（例えば、シリコン酸化層）１４を形成する。ここで、絶縁層１４がシリコン酸化層のような酸化物の場合には、ＣＶＤ法を用いない方がよい。なぜなら、反応ガスの中に酸素Ｏ2 が含まれているため、絶縁層１４の形成時に、炭素層１６が除去されてしまう可能性があるからである。
【０１７１】
次に、図５及び図６に示すように、炭素層１６を灰化し、炭素層１６を、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされた空洞１５に変換する。なお、炭素層１６の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【０１７２】
一つめは、酸素雰囲気中（酸素を含む雰囲気のことをいう、例えば大気中でもよい）での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層１６が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層１６の体積の膨脹による絶縁層１４の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【０１７３】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層１６が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層１６の体積の膨脹による絶縁層１４の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層１４の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【０１７４】
なお、空洞１５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞１５内に空気を満たすようにしてもよい。
【０１７５】
上述の方法によれば、配線を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図１の半導体装置を提供することができる。
図７は、本発明の第２の実施の形態に関わる半導体装置を示している。
【０１７６】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０１７７】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０１７８】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０１７９】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０１８０】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属２８ａ，２８ｂと、この金属２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０１８１】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０１８２】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０１８３】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０１８４】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。絶縁層３２には、配線Ｗ１に達するコンタクトホ−ルが形成されている。
【０１８５】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂが埋め込まれている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０１８６】
配線Ｗ２は、絶縁層３２上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属３５ａ，３５ｂと、この金属３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【０１８７】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０１８８】
配線Ｗ２の上部には、絶縁層３６，３７が形成されている。この絶縁層３６，３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０１８９】
なお、絶縁層３６は、配線Ｗ２のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０１９０】
なお、空洞３１，３８を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８内に空気を満たすようにしてもよい。
【０１９１】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３８が形成されている。
【０１９２】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０１９３】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０１９４】
次に、図７の半導体装置の製造方法について説明する。
【０１９５】
まず、図８に示すように、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０１９６】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０１９７】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０１９８】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０１９９】
次に、図９に示すように、スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層３９を形成する。ここで、炭素層３９の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０２００】
次に、図１０に示すように、スパッタリング法により、炭素層３９上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。
【０２０１】
ここで、マスク材２９が酸化物から構成される場合には、マスク材２９は、炭素層３９の消滅を防ぐため、ＣＶＤ法でなく、スパッタリング法で形成するのがよい。
【０２０２】
次に、図１１に示すように、マスク材２９上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材２９をパタ−ニングする。この後、レジストを剥離する。マスク材２９のパタ−ンは、配線のパタ−ンと同じになる。
【０２０３】
次に、図１２に示すように、マスク材２９をマスクにして、異方性エッチングにより炭素層３９をエッチングする。
【０２０４】
なお、本実施例では、ＰＥＰにより、直接、炭素層３９をエッチングすることなく、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングしている。
【０２０５】
この理由は、以下のとおりである。ＰＥＰに用いるレジストは、酸素プラズマ処理（アッシャ−）、又はＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により除去される。しかし、酸素プラズマ処理でレジストを除去する場合は、せっかくパタ−ニングした炭素層３９が同時に除去されてしまう。一方、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液によりレジストを除去する場合は、導電層（高融点金属の場合のみ）２６ａ，２６ｂが同時に除去されてしまう。
【０２０６】
そこで、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングするのがよい。
【０２０７】
次に、図１３に示すように、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層２７を、配線溝ＸＸの内面上及びマスク材２９上に形成する。
【０２０８】
次に、図１４に示すように、スパッタリング法又はＣＶＤ法により、バリア層２７上に、銅、アルミニウム合金などなどから構成される金属２８を形成する。なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０２０９】
次に、図１５に示すように、化学機械的研磨（ＣＭＰ）により、炭素層３９の間の溝内にのみ、バリア層２７ａ，２７ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。
【０２１０】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングを用いて配線Ｗ１を形成してもよい。
【０２１１】
次に、図１６に示すように、スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。
【０２１２】
ここで、絶縁層３０が酸化物の場合には、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【０２１３】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０２１４】
次に、図１７及び図１８に示すように、炭素層３９を灰化し、炭素層３９を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。炭素層３９の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【０２１５】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【０２１６】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層２９，３０の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【０２１７】
次に、図１９に示すように、ＣＶＤ法を用いて、絶縁層３０上に低い誘電率を有する絶縁層（例えば、弗素を含むＴＥＯＳなど）３２を形成する。
【０２１８】
次に、図２０に示すように、ＰＥＰ（写真蝕刻工程）及びＲＩＥ（反応性イオンエッチング）を用いて、配線Ｗ１に達するビアホ−ルを絶縁層３０，３２に設ける。
【０２１９】
次に、図２１に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。なお、絶縁層３０，３２のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０２２０】
次に、図２２に示すように、配線Ｗ１を形成する際に使用した工程と同様の工程により配線Ｗ２を形成する。
【０２２１】
即ち、まず、スパッタリング法により、絶縁層３２上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、配線Ｗ２の厚さと等しい値に設定されている。スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）３６を、約０．０５μｍの厚さで形成する。
【０２２２】
この後、ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材３６をパタ−ニングする。また、マスク材３６をマスクにして、異方性エッチングにより炭素層をエッチングする。スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層３４ａ，３４ｂを形成する。
【０２２３】
スパッタリング法又はＣＶＤ法により、バリア層３４ａ，３４ｂ上に、銅、アルミニウム合金などなどから構成される金属層３５ａ，３５ｂを形成する。化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層３４ａ，３４ｂ及び金属層３５ａ，３５ｂを残存させ、配線Ｗ２を形成する。
【０２２４】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ２を形成するようにしてもよい。
【０２２５】
スパッタリング法により、マスク材３６上及び配線Ｗ２上に絶縁層（例えば、シリコン酸化層）３７を形成する。この後、炭素層を灰化し、炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【０２２６】
なお、空洞３１，３８を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８内に空気を満たすようにしてもよい。
【０２２７】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図７の半導体装置を提供することができる。
【０２２８】
図２３は、本発明の第３の実施の形態に関わる半導体装置を示している。
【０２２９】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０２３０】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０２３１】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０２３２】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０２３３】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属２８ａ，２８ｂと、この金属２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０２３４】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０２３５】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０２３６】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０２３７】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。絶縁層３２には、配線Ｗ１に達するコンタクトホ−ルが形成されている。
【０２３８】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂが埋め込まれている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０２３９】
配線Ｗ２は、絶縁層３２上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属３５ａ，３５ｂと、この金属３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【０２４０】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０２４１】
配線Ｗ２の上部には、絶縁層３７が形成されている。この絶縁層３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０２４２】
絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０２４３】
なお、空洞３１，３８を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８内に空気を満たすようにしてもよい。
【０２４４】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３８が形成されている。
【０２４５】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０２４６】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０２４７】
次に、図２３の半導体装置の製造方法について説明する。
【０２４８】
まず、図２４に示すように、絶縁層２５上に炭素層３９を形成するまでを、上述の第２の実施の形態における製造方法と同様の方法により行う。
【０２４９】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０２５０】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０２５１】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０２５２】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０２５３】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層３９を形成する。ここで、炭素層３９の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０２５４】
スパッタリング法により、炭素層３９上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。
【０２５５】
マスク材上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材をパタ−ニングする。この後、レジストを剥離し、マスク材をマスクにして、異方性エッチングにより炭素層３９をエッチングする。
【０２５６】
なお、ＰＥＰにより、直接、炭素層３９をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層３９をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０２５７】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材をマスクに炭素層３９をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層３９をエッチングするのがよい。
【０２５８】
この後、マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層２７を、配線溝ＸＸの内面上及び炭素層３９上に形成する。
【０２５９】
次に、図２５に示すように、スパッタリング法又はＣＶＤ法により、バリア層２７上に、銅、アルミニウム合金などなどから構成される金属２８を形成する。なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０２６０】
次に、図２６に示すように、化学機械的研磨（ＣＭＰ）により、炭素層３９の間の溝内にのみ、バリア層２７ａ，２７ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。
【０２６１】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【０２６２】
次に、図２７に示すように、スパッタリング法により、炭素層３９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【０２６３】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０２６４】
次に、図２８及び図２９に示すように、炭素層３９を灰化し、炭素層３９を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。炭素層３９の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【０２６５】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層３９の体積の膨脹による絶縁層３０の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【０２６６】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層３９の体積の膨脹による絶縁層３０の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層３０の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【０２６７】
次に、図３０に示すように、ＣＶＤ法を用いて、絶縁層３０上に低い誘電率を有する絶縁層（例えば、弗素を含むＴＥＯＳなど）３２を形成する。
【０２６８】
次に、図３１に示すように、ＰＥＰ（写真蝕刻工程）及びＲＩＥ（反応性イオンエッチング）を用いて、配線Ｗ１に達するビアホ−ルを絶縁層３０，３２に設ける。
【０２６９】
次に、図３２に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。なお、絶縁層３０，３２のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０２７０】
次に、図３３に示すように、配線Ｗ１を形成する際に使用した工程と同様の工程により配線Ｗ２を形成する。
【０２７１】
即ち、まず、スパッタリング法により、絶縁層３２上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、配線Ｗ２の厚さと等しい値に設定されている。スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。
【０２７２】
この後、マスク材上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材をパタ−ニングする。この後、レジストを剥離し、マスク材をマスクにして、異方性エッチングにより炭素層をエッチングする。
【０２７３】
また、マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層３４ａ，３４ｂを形成する。
【０２７４】
スパッタリング法又はＣＶＤ法により、バリア層３４ａ，３４ｂ上に、銅、アルミニウム合金などなどから構成される金属層３５ａ，３５ｂを形成する。化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層３４ａ，３４ｂ及び金属層３５ａ，３５ｂを残存させ、配線Ｗ２を形成する。
【０２７５】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ２を形成するようにしてもよい。
【０２７６】
スパッタリング法により、炭素層上及び配線Ｗ２上に絶縁層（例えば、シリコン酸化層）３７を形成する。この後、炭素層を灰化し、炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【０２７７】
なお、空洞３１，３８を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８内に空気を満たすようにしてもよい。
【０２７８】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図２３の半導体装置を提供することができる。
【０２７９】
また、マスク材は、炭素層をパタ−ニングした後、炭素層の灰化前に、除去されている。従って、炭素層の灰化を迅速かつ正確に行うことができる。
【０２８０】
図３４は、本発明の第４の実施の形態に関わる半導体装置を示している。
【０２８１】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０２８２】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０２８３】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０２８４】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０２８５】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属２８ａ，２８ｂと、この金属２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０２８６】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０２８７】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０２８８】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０２８９】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、タングステンなどの高融点金属から構成される柱状の導電層３３ａ，３３ｂが形成されている。
【０２９０】
但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０２９１】
柱状の導電層３３ａ，３３ｂの上部には、棚状の絶縁層３６，３７が形成されている。この絶縁層３６，３７は、導電層３３ａ，３３ｂに支えられている。柱状の導電層３３ａ，３３ｂの間は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０２９２】
なお、絶縁層３６は、導電層３３ａ，３３ｂの位置や断面積を決めるもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、空洞４０を設ける際に重要となると共に、絶縁層３７上にさらに配線を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０２９３】
なお、空洞３１，４０を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，４０内に空気を満たすようにしてもよい。
【０２９４】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、導電層（上下配線のコンタクトプラグ）３３ａ，３３ｂの間にも、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞４０が形成されている。
【０２９５】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、配線Ｗ１間及び導電層３３ａ，３３ｂの間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０２９６】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０２９７】
次に、図３４の半導体装置の製造方法について説明する。
【０２９８】
まず、図３５に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第２の実施の形態における製造方法と同様の方法により行う。
【０２９９】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０３００】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０３０１】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０３０２】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０３０３】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０３０４】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。
【０３０５】
また、マスク材２９上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。パタ−ニングされたレジストをマスクにしてマスク材２９をパタ−ニングする。この後、レジストを剥離し、マスク材２９をマスクにして、異方性エッチングにより炭素層をエッチングする。
【０３０６】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０３０７】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【０３０８】
この後、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層２７ａ，２７ｂを形成する。スパッタリング法又はＣＶＤ法により、バリア層２７ａ，２７ｂ上に、銅、アルミニウム合金などから構成される金属層２８ａ，２８ｂを形成する。
【０３０９】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０３１０】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層２７ａ，２７ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。
【０３１１】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【０３１２】
スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【０３１３】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０３１４】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【０３１５】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）３６を、約０．０５μｍの厚さで形成する。
【０３１６】
ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材３６をパタ−ニングする。このマスク材３６をマスクにして、異方性エッチングにより炭素層４１及び絶縁層３０をエッチングする。その結果、炭素層４１及び絶縁層３０には、配線Ｗ１に達するビアホ−ルが形成される。
【０３１７】
次に、図３６に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。なお、絶縁層３０及び炭素層４１のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０３１８】
次に、図３７に示すように、スパッタリング法により、マスク材３６上及び導電層３３ａ，３３ｂ上に絶縁層（例えば、シリコン酸化層）３７を形成する。ここで、絶縁層３７は、炭素層４１の消滅を防ぐため、ＣＶＤ法により形成しない方がよい。
【０３１９】
また、絶縁層３７の厚さは、絶縁層３７がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７の種類や質などにより、絶縁層３７の最適な厚さは、それぞれ異なる。
【０３２０】
次に、図３８及び図３９に示すように、炭素層４１を灰化し、この炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換する。炭素層４１の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【０３２１】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層４１が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層４１の体積の膨脹による絶縁層３６，３７の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【０３２２】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層４１が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層４１の体積の膨脹による絶縁層３６，３７の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層３６，３７の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【０３２３】
なお、空洞３１，４０を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，４０内に空気を満たすようにしてもよい。
【０３２４】
上述の製造方法によれば、配線Ｗ１を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０３２５】
また、導電層（上下配線のコンタクトプラグ）３３ａ，３３ｂを形成するためのビアホ−ルを有する絶縁層に炭素層を用い、かつ、ビアホ−ル内に導電層３３ａ，３３ｂを形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０３２６】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【０３２７】
図４０は、本発明の第５の実施の形態に関わる半導体装置を示している。
【０３２８】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０３２９】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０３３０】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０３３１】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０３３２】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属２８ａ，２８ｂと、この金属２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０３３３】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０３３４】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０３３５】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０３３６】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、タングステンなどの高融点金属から構成される柱状の導電層３３ａ，３３ｂが形成されている。
【０３３７】
但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０３３８】
柱状の導電層３３ａ，３３ｂの上部には、棚状の絶縁層３６，３７が形成されている。この絶縁層３６，３７は、導電層３３ａ，３３ｂに支えられている。柱状の導電層３３ａ，３３ｂの間は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０３３９】
絶縁層３６は、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、空洞４０を設ける際に重要となると共に、絶縁層３７上にさらに配線を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０３４０】
なお、空洞３１，４０を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，４０内に空気を満たすようにしてもよい。
【０３４１】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、導電層（上下配線のコンタクトプラグ）３３ａ，３３ｂの間にも、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞４０が形成されている。
【０３４２】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、配線Ｗ１間及び導電層３３ａ，３３ｂの間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０３４３】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０３４４】
次に、図４０の半導体装置の製造方法について説明する。
【０３４５】
まず、図４１に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第３の実施の形態における製造方法と同様の方法により行う。
【０３４６】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０３４７】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０３４８】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０３４９】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０３５０】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０３５１】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材をパタ−ニングする。このマスク材をマスクにして、異方性エッチングにより炭素層をエッチングする。
【０３５２】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０３５３】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【０３５４】
この後、マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層２７ａ，２７ｂを形成する。スパッタリング法又はＣＶＤ法により、バリア層２７ａ，２７ｂ上に、銅、アルミニウム合金などから構成される金属２８ａ，２８ｂを形成する。
【０３５５】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０３５６】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層２７ａ，２７ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成していもよい。
【０３５７】
スパッタリング法により、炭素層上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【０３５８】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０３５９】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【０３６０】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）３６を、約０．０５μｍの厚さで形成する。
【０３６１】
マスク材３６上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材３６をパタ−ニングする。
【０３６２】
この後、レジストを剥離し、マスク材３６をマスクにして、異方性エッチングにより炭素層４１及び絶縁層３０をエッチングする。その結果、炭素層４１及び絶縁層３０には、配線Ｗ１に達するビアホ−ルが形成される。この後、マスク材３６は、除去される。
【０３６３】
次に、図４２に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。なお、絶縁層３０，３２のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０３６４】
次に、図４３に示すように、スパッタリング法により、炭素層４１上及び導電層３３ａ，３３ｂ上に絶縁層（例えば、シリコン酸化層）３７を形成する。ここで、絶縁層３７は、炭素層４１の消滅を防ぐため、ＣＶＤ法により形成しない方がよい。
【０３６５】
また、絶縁層３７の厚さは、絶縁層３７がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７の種類や質などにより、絶縁層３７の最適な厚さは、それぞれ異なる。
【０３６６】
次に、図４４及び図４５に示すように、炭素層４１を灰化し、この炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換する。炭素層４１の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【０３６７】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層４１が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層４１の体積の膨脹による絶縁層３６，３７の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【０３６８】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層４１が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層４１の体積の膨脹による絶縁層３６，３７の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層３６，３７の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【０３６９】
なお、空洞３１，４０を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，４０内に空気を満たすようにしてもよい。
【０３７０】
上述の製造方法によれば、配線Ｗ１を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０３７１】
また、導電層（上下配線のコンタクトプラグ）３３ａ，３３ｂを形成するためのビアホ−ルを有する絶縁層に炭素層を用い、かつ、ビアホ−ル内に導電層３３ａ，３３ｂを形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０３７２】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【０３７３】
また、マスク材は、炭素層をパタ−ニングした後、炭素層の灰化前に、除去されている。従って、炭素層の灰化を迅速かつ正確に行うことができる。
【０３７４】
図４６は、本発明の第６の実施の形態に関わる半導体装置を示している。
【０３７５】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０３７６】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０３７７】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０３７８】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０３７９】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属２８ａ，２８ｂと、この金属２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０３８０】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０３８１】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０３８２】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０３８３】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、タングステンなどの高融点金属から構成される柱状の導電層３３ａ，３３ｂが形成されている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０３８４】
導電層３３ａ，３３ｂの上部には、絶縁層４２，４３が形成されている。この絶縁層４２，４３は、導電層３３ａ，３３ｂに支えられている。導電層３３ａ，３３ｂの間は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０３８５】
なお、絶縁層４２は、導電層３３ａ，３３ｂの位置及び断面積を決めるもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層４３は、導電層３３ａ，３３ｂの間に空洞４０を設ける際に重要となると共に、絶縁層４３上に配線Ｗ２を積み重ねる際の土台となる重要なものである。絶縁層４３は、例えば、シリコン酸化膜などから構成される。
【０３８６】
配線Ｗ２は、絶縁層４３上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属３５ａ，３５ｂと、この金属３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【０３８７】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０３８８】
配線Ｗ２の上部には、絶縁層３６，３７が形成されている。この絶縁層３６，３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０３８９】
絶縁層３６は、配線Ｗ２のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０３９０】
なお、空洞３１，３８，４０を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０に空気を満たすようにしてもよい。
【０３９１】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３８が形成されている。
【０３９２】
さらに、導電層３３ａ，３３ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞４０が形成されている。
【０３９３】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０３９４】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０３９５】
次に、図４６の半導体装置の製造方法について説明する。
【０３９６】
まず、図４７に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第２の実施の形態における製造方法と同様の方法により行う。
【０３９７】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０３９８】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０３９９】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０４００】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０４０１】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０４０２】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。
【０４０３】
マスク材２９上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材２９をパタ−ニングする。この後、レジストを剥離し、マスク材２９をマスクにして、異方性エッチングにより炭素層をエッチングする。
【０４０４】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０４０５】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【０４０６】
この後、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層２７ａ，２７ｂを形成する。スパッタリング法又はＣＶＤ法により、バリア層２７ａ，２７ｂ上に、銅、アルミニウム合金などから構成される金属２８ａ，２８ｂを形成する。
【０４０７】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０４０８】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層２７ａ，２７ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【０４０９】
スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【０４１０】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０４１１】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【０４１２】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）４２を、約０．０５μｍの厚さで形成する。
【０４１３】
ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材４２をパタ−ニングする。このマスク材４２をマスクにして、異方性エッチングにより炭素層４１及び絶縁層３０をエッチングする。その結果、炭素層４１及び絶縁層３０には、配線Ｗ１に達するビアホ−ルが形成される。
【０４１４】
次に、図４８に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。なお、絶縁層３０及び炭素層４１のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０４１５】
次に、図４９に示すように、スパッタリング法により、マスク材４２及び導電層３３ａ，３３ｂ上に絶縁層（例えば、シリコン酸化層）４３を形成する。ここで、絶縁層４３は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層４３を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層４３の形成時に、炭素層４１が除去されてしまう可能性があるからである。
【０４１６】
また、絶縁層４３の厚さは、絶縁層４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層４３の種類や質などにより、絶縁層４３の最適な厚さは、それぞれ異なる。
【０４１７】
次に、図５０に示すように、配線Ｗ１を形成する際に使用した工程と同様の工程により配線Ｗ２を形成する。
【０４１８】
即ち、まず、スパッタリング法により、絶縁層４３上に炭素（カ−ボン）層４４を形成する。ここで、炭素層４４の厚さは、配線Ｗ２の厚さと等しい値に設定されている。スパッタリング法により、炭素層４４上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）３６を、約０．０５μｍの厚さで形成する。マスク材３６上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材３６をパタ−ニングする。
【０４１９】
この後、レジストを剥離し、マスク材３６をマスクにして異方性エッチングにより炭素層４４をエッチングする。
【０４２０】
スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層３４ａ，３４ｂを、絶縁層４３上及びマスク材３６上に形成する。
【０４２１】
スパッタリング法又はＣＶＤ法により、バリア層３４ａ，３４ｂ上に、銅、アルミニウム合金などなどから構成される金属層３５ａ，３５ｂを形成する。化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層３４ａ，３４ｂ及び金属層３５ａ，３５ｂを残存させ、配線Ｗ２を形成する。
【０４２２】
スパッタリング法により、マスク材３６上及び配線Ｗ２上に絶縁層（例えば、シリコン酸化層）３７を形成する。
【０４２３】
絶縁層３７の厚さは、絶縁層３７がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７の種類や質などにより、絶縁層３７の最適な厚さは、それぞれ異なる。
【０４２４】
次に、図５１及び図５２に示すように、酸素雰囲気中での熱処理又は酸素プラズマ処理により、炭素層４１，４４を同時に灰化し、炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換し、炭素層４４を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【０４２５】
なお、空洞３１，３８，４０を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０に空気を満たすようにしてもよい。
【０４２６】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０４２７】
また、導電層（上下配線のコンタクトプラグ）３３ａ，３３ｂを形成するためのビアホ−ルを有する絶縁層に炭素層を用い、かつ、ビアホ−ル内に導電層３３ａ，３３ｂを形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０４２８】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【０４２９】
図５３は、本発明の第７の実施の形態に関わる半導体装置を示している。
【０４３０】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０４３１】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０４３２】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０４３３】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０４３４】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属２８ａ，２８ｂと、この金属２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０４３５】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０４３６】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０４３７】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０４３８】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、タングステンなどの高融点金属から構成される柱状の導電層３３ａ，３３ｂが形成されている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０４３９】
導電層３３ａ，３３ｂの上部には、絶縁層４３が形成されている。この絶縁層４３は、導電層３３ａ，３３ｂに支えられている。導電層３３ａ，３３ｂの間は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０４４０】
絶縁層４３は、導電層３３ａ，３３ｂの間に空洞４０を設ける際に重要となると共に、絶縁層４３上に配線Ｗ２を積み重ねる際の土台となる重要なものである。絶縁層４３は、例えば、シリコン酸化膜などから構成される。
【０４４１】
配線Ｗ２は、絶縁層４３上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属３５ａ，３５ｂと、この金属３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【０４４２】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０４４３】
配線Ｗ２の上部には、絶縁層３７が形成されている。この絶縁層３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０４４４】
絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０４４５】
なお、空洞３１，３８，４０を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０に空気を満たすようにしてもよい。
【０４４６】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３８が形成されている。
【０４４７】
さらに、導電層３３ａ，３３ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞４０が形成されている。
【０４４８】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０４４９】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０４５０】
次に、図５３の半導体装置の製造方法について説明する。
【０４５１】
まず、図５４に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第３の実施の形態における製造方法と同様の方法により行う。
【０４５２】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０４５３】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０４５４】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０４５５】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０４５６】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０４５７】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材２９をパタ−ニングする。このマスク材２９をマスクにして、異方性エッチングにより炭素層をエッチングする。
【０４５８】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０４５９】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【０４６０】
この後、マスク材２９を除去し、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層２７ａ，２７ｂを形成する。スパッタリング法又はＣＶＤ法により、バリア層２７ａ，２７ｂ上に、銅、アルミニウム合金などから構成される金属２８ａ，２８ｂを形成する。
【０４６１】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０４６２】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層２７ａ，２７ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【０４６３】
スパッタリング法により、炭素層上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【０４６４】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０４６５】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【０４６６】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）４２を、約０．０５μｍの厚さで形成する。
【０４６７】
マスク材４２上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材４２をパタ−ニングする。この後、レジストを剥離し、マスク材４２をマスクにして、異方性エッチングにより炭素層４１及び絶縁層３０をエッチングする。その結果、炭素層４１及び絶縁層３０には、配線Ｗ１に達するビアホ−ルが形成される。
【０４６８】
次に、図５５に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。なお、絶縁層３０及び炭素層４１のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０４６９】
次に、図５６に示すように、スパッタリング法により、炭素層４１及び導電層３３ａ，３３ｂ上に絶縁層（例えば、シリコン酸化層）４３を形成する。ここで、絶縁層４３は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層４３を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層４３の形成時に、炭素層４１が除去されてしまう可能性があるからである。
【０４７０】
また、絶縁層４３の厚さは、絶縁層４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層４３の種類や質などにより、絶縁層４３の最適な厚さは、それぞれ異なる。
【０４７１】
次に、図５７に示すように、配線Ｗ１を形成する際に使用した工程と同様の工程により配線Ｗ２を形成する。
【０４７２】
即ち、まず、スパッタリング法により、絶縁層４３上に炭素（カ−ボン）層４４を形成する。ここで、炭素層４４の厚さは、配線Ｗ２の厚さと等しい値に設定されている。スパッタリング法により、炭素層４４上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。
【０４７３】
この後、ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材をパタ−ニングする。マスク材をマスクにして、異方性エッチングにより炭素層４４及び絶縁層４３をエッチングする。
【０４７４】
マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層３４ａ，３４ｂを、配線溝ＹＹの内面上及び炭素層４４上に形成する。
【０４７５】
スパッタリング法又はＣＶＤ法により、バリア層３４ａ，３４ｂ上に、銅、アルミニウム合金などなどから構成される金属層３５ａ，３５ｂを形成する。化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層３４ａ，３４ｂ及び金属層３５ａ，３５ｂを残存させ、配線Ｗ２を形成する。
【０４７６】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ２を形成するようにしてもよい。
【０４７７】
スパッタリング法により、炭素層４４上及び配線Ｗ２上に絶縁層（例えば、シリコン酸化層）３７を形成する。
【０４７８】
絶縁層３７の厚さは、絶縁層３７がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７の種類や質などにより、絶縁層３７の最適な厚さは、それぞれ異なる。
【０４７９】
次に、図５８及び図５９に示すように、酸素雰囲気中での熱処理又は酸素プラズマ処理により、炭素層４１，４４を同時に灰化し、炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換し、炭素層４４を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【０４８０】
なお、空洞３１，３８，４０を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０に空気を満たすようにしてもよい。
【０４８１】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０４８２】
また、導電層（上下配線のコンタクトプラグ）３３ａ，３３ｂを形成するためのビアホ−ルを有する絶縁層に炭素層を用い、かつ、ビアホ−ル内に導電層３３ａ，３３ｂを形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０４８３】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【０４８４】
また、マスク材は、炭素層をパタ−ニングした後、炭素層の灰化前に、除去されている。従って、炭素層の灰化を迅速かつ正確に行うことができる。
【０４８５】
図６０は、本発明の第８の実施の形態に関わる半導体装置を示している。
【０４８６】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０４８７】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０４８８】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０４８９】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０４９０】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属２８ａ，２８ｂと、この金属２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０４９１】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０４９２】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０４９３】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０４９４】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うバリア層３４ａ，３４ｂとから構成される配線Ｗ２が形成されている。
【０４９５】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０４９６】
配線Ｗ２の上部と下部の間には、絶縁層（例えば、シリコン酸化層）４３が形成されている。この絶縁層４３は、配線Ｗ２に支えられている。配線Ｗ２の下部は、柱状であり、また、配線Ｗ２の上部は、線状であり、絶縁層４３上に配置されている。
【０４９７】
配線Ｗ２上には、絶縁層（例えば、シリコン酸化層）３７が形成されている。配線Ｗ２の下部の間（上下の配線Ｗ１と配線Ｗ２の間）は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０４９８】
配線Ｗ２の上部の間（左右の配線Ｗ２の間）は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０４９９】
なお、空洞３１，３８，４０を製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０内に空気を満たすようにしてもよい。
【０５００】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３８が形成されている。
【０５０１】
さらに、導電層３３ａ，３３ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞４０が形成されている。
【０５０２】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０５０３】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０５０４】
次に、図６０の半導体装置の製造方法について説明する。
【０５０５】
まず、図６１に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第２の実施の形態における製造方法と同様の方法により行う。
【０５０６】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０５０７】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０５０８】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０５０９】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０５１０】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０５１１】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。
【０５１２】
マスク材２９上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材２９をパタ−ニングする。この後、レジストを剥離し、マスク材２９をマスクにして異方性エッチングにより炭素層をエッチングする。
【０５１３】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０５１４】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【０５１５】
この後、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層２７ａ，２７ｂを形成する。スパッタリング法又はＣＶＤ法により、バリア層２７ａ，２７ｂ上に、銅、アルミニウム合金などから構成される金属層２８ａ，２８ｂを形成する。
【０５１６】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０５１７】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層２７ａ，２７ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成してもよい。
【０５１８】
スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層が除去されてしまう可能性があるからである。
【０５１９】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０５２０】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【０５２１】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上に絶縁層（例えば、シリコン酸化層）４３を約０．０５μｍの厚さで形成する。
【０５２２】
なお、絶縁層４３は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層４３を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層４３の形成時に、炭素層４１が除去されてしまう可能性があるからである。
【０５２３】
また、絶縁層４３の厚さは、絶縁層４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層４３の種類や質などにより、絶縁層４３の最適な厚さは、それぞれ異なる。
【０５２４】
続けて、スパッタリング法により、絶縁層４３上に炭素層４４を形成する。
【０５２５】
この後、炭素層４４をパタ−ニングして、配線を形成するための溝を炭素層４４に設ける。炭素層４４のパタ−ニングには、ＰＥＰ（写真蝕刻工程）とＲＩＥを用いる方法と、ＰＥＰとＲＩＥで加工したマスク材をマスクにパタ−ニングする方法の２つがある。
【０５２６】
本実施例では、ＰＥＰとＲＩＥを用いる方法について述べる。即ち、炭素層４４上にレジスト４５を形成する。レジスト４５をパタ−ニングした後、このレジスト４５をマスクに異方性エッチングにより炭素層４４をエッチングし、炭素層４４に溝を形成する。
【０５２７】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４５を除去する。なお、酸素プラズマ処理は炭素層４４の消滅を招くため、この酸素プラズマ処理はレジスト４５の剥離に用いない。
【０５２８】
次に、図６２に示すように、炭素層４４上に再びレジスト４６を形成する。レジスト４６をパタ−ニングした後、このレジスト４６をマスクにして、異方性エッチングにより、溝の底部に露出した絶縁層４３及び炭素層４１をエッチングする。
【０５２９】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４６を除去する。なお、酸素プラズマ処理は炭素層４６の消滅を招くため、この酸素プラズマ処理はレジスト４６の剥離に用いない。
【０５３０】
次に、図６３に示すように、異方性エッチングを用いて、溝の底部に露出した絶縁層３０をエッチングし、配線Ｗ１に達するビアホ−ルを形成する。
【０５３１】
スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層３４を、炭素層４４上、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に形成する。また、スパッタリング法又はＣＶＤ法により、バリア層３４上に、銅、アルミニウム合金などなどから構成される金属層３５を形成する。
【０５３２】
次に、図６４に示すように、化学機械的研磨（ＣＭＰ）又はエッチングにより、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に、それぞれバリア層３４ａ，３４ｂ及び金属層３５ａ，３５ｂを残存させる。
【０５３３】
また、スパッタリング法により、炭素層４４上に絶縁層（例えば、シリコン酸化層）３７を、約０．０５μｍの厚さで形成する。
【０５３４】
なお、絶縁層３７，４３の厚さは、絶縁層３７，４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７，４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７，４３の種類や質などにより、絶縁層３７，４３の最適な厚さは、それぞれ異なる。
【０５３５】
次に、図６５及び図６６に示すように、酸素雰囲気中での熱処理又は酸素プラズマ処理により、炭素層４１，４４を同時を灰化し、炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換し、炭素層４４を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【０５３６】
なお、空洞３１，３８，４０を製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０内に空気を満たすようにしてもよい。
【０５３７】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝又はビアホ−ルを有する絶縁層に炭素層を用い、かつ、溝内及びビアホ−ル内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０５３８】
また、配線Ｗ２は、コンタクトプラグを用いることなく、配線Ｗ１に直接接続されるているため、上述の第２〜７の実施の形態における製造方法に比べて大幅に工程数を減らすことができる。
【０５３９】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【０５４０】
図６７は、本発明の第９の実施の形態に関わる半導体装置を示している。
【０５４１】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０５４２】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０５４３】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０５４４】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０５４５】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０５４６】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０５４７】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０５４８】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０５４９】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うバリア層３４ａ，３４ｂとから構成される配線Ｗ２が形成されている。
【０５５０】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０５５１】
配線Ｗ２の上部と下部の間には、絶縁層（例えば、シリコン酸化層）４３が形成されている。この絶縁層４３は、配線Ｗ２に支えられている。配線Ｗ２の下部は、柱状であり、また、配線Ｗ２の上部は、線状であり、絶縁層４３上に配置されている。
【０５５２】
配線Ｗ２上には、絶縁層（例えば、シリコン酸化層）３７が形成されている。配線Ｗ２の下部の間（上下の配線Ｗ１と配線Ｗ２の間）は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０５５３】
配線Ｗ２の上部の間（左右の配線Ｗ２の間）は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０５５４】
なお、空洞３１，３８，４０を製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０内に空気を満たすようにしてもよい。
【０５５５】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３８が形成されている。
【０５５６】
さらに、導電層３５ａ，３５ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞４０，４３が形成されている。
【０５５７】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０５５８】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０５５９】
次に、図６７の半導体装置の製造方法について説明する。
【０５６０】
まず、図６８に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第３の実施の形態における製造方法と同様の方法により行う。
【０５６１】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０５６２】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０５６３】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０５６４】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０５６５】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０５６６】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材をパタ−ニングする。このマスク材をマスクにして、異方性エッチングにより炭素層をエッチングする。
【０５６７】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０５６８】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【０５６９】
この後、マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層２７ａ，２７ｂを形成する。スパッタリング法又はＣＶＤ法により、バリア層２７上に、銅、アルミニウム合金などから構成される金属層２８ａ，２８ｂを形成する。
【０５７０】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０５７１】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、バリア層２７ａ，２７ｂ及び金属層２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【０５７２】
スパッタリング法により、炭素層上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層が除去されてしまう可能性があるからである。
【０５７３】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０５７４】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【０５７５】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上に絶縁層（例えば、シリコン酸化層）４３を約０．０５μｍの厚さで形成する。
【０５７６】
なお、絶縁層４３は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層４３を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層４３の形成時に、炭素層４１が除去されてしまう可能性があるからである。
【０５７７】
また、絶縁層４３の厚さは、絶縁層４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層４３の種類や質などにより、絶縁層４３の最適な厚さは、それぞれ異なる。
【０５７８】
続けて、スパッタリング法により、絶縁層４３上に炭素層４４を形成する。
【０５７９】
この後、炭素層４４をパタ−ニングして、配線を形成するための溝を炭素層４４に設ける。炭素層４４のパタ−ニングには、ＰＥＰ（写真蝕刻工程）とＲＩＥを用いる方法と、ＰＥＰとＲＩＥで加工したマスク材をマスクにパタ−ニングする方法の２つがある。
【０５８０】
本実施例では、ＰＥＰとＲＩＥを用いる方法について述べる。即ち、炭素層４４上にレジスト４５を形成する。レジスト４５をパタ−ニングした後、このレジスト４５をマスクに異方性エッチングにより炭素層４４をエッチングし、炭素層４４に溝を形成する。
【０５８１】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４５を除去する。なお、酸素プラズマ処理は炭素層４４の消滅を招くため、この酸素プラズマ処理はレジスト４５の剥離に用いない。
【０５８２】
次に、図６９に示すように、炭素層４４上に再びレジスト４６を形成する。レジスト４６をパタ−ニングした後、このレジスト４６をマスクにして異方性エッチングにより溝の底部に露出した絶縁層４３及び炭素層４１をエッチングする。
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４６を除去する。なお、酸素プラズマ処理は炭素層４６の消滅を招くため、この酸素プラズマ処理はレジスト４６の剥離に用いない。
【０５８３】
次に、図７０に示すように、異方性エッチングを用いて、溝の底部に露出した絶縁層３０をエッチングし、配線Ｗ１に達するビアホ−ルを形成する。
【０５８４】
スパッタリング法又はＣＶＤ法により、例えば、チタンと窒化チタンの積層から構成されるバリア層３４を、炭素層４４上、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に形成する。また、スパッタリング法又はＣＶＤ法により、バリア層３４上に、銅、アルミニウム合金などなどから構成される金属層３５を形成する。
【０５８５】
次に、図７１に示すように、化学機械的研磨（ＣＭＰ）又はエッチングにより、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に、それぞれバリア層３４ａ，３４ｂ及び金属層３５ａ，３５ｂを残存させる。
【０５８６】
また、スパッタリング法により、炭素層４４上に絶縁層（例えば、シリコン酸化層）３７を、約０．０５μｍの厚さで形成する。
【０５８７】
なお、絶縁層３７，４３の厚さは、絶縁層３７，４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７，４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７，４３の種類や質などにより、絶縁層３７，４３の最適な厚さは、それぞれ異なる。
【０５８８】
次に、図７２及び図７３に示すように、酸素雰囲気中での熱処理又は酸素プラズマ処理により、炭素層４１，４４を同時を灰化し、炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換し、炭素層４４を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【０５８９】
なお、空洞３１，３８，４０を製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０内に空気を満たすようにしてもよい。
【０５９０】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝又はビアホ−ルを有する絶縁層に炭素層を用い、かつ、溝内及びビアホ−ル内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０５９１】
また、配線Ｗ２は、コンタクトプラグを用いることなく、配線Ｗ１に直接接続されるているため、上述の第２〜７の実施の形態における製造方法に比べて大幅に工程数を減らすことができる。
【０５９２】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【０５９３】
また、マスク材は、炭素層をパタ−ニングした後、炭素層の灰化前に、除去されている。従って、炭素層の灰化を迅速かつ正確に行うことができる。
【０５９４】
図７４乃至図７６は、本発明の第１０の実施の形態に関わる半導体装置を示している。
【０５９５】
この半導体装置は、図７４に示すように、ウェハ４７に形成される複数のチップ４８の各々に形成される。
【０５９６】
図７６を参照して、この実施の形態に関わる半導体装置について説明する。
【０５９７】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０５９８】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０５９９】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０６００】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０６０１】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０６０２】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０６０３】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０６０４】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０６０５】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。絶縁層３２には、配線Ｗ１に達するコンタクトホ−ルが形成されている。
【０６０６】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂが埋め込まれている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０６０７】
配線Ｗ２は、絶縁層３２上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【０６０８】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０６０９】
配線Ｗ２の上部には、絶縁層３６，３７が形成されている。この絶縁層３６，３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０６１０】
なお、絶縁層３６は、配線Ｗ２のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０６１１】
また、各チップ４８の縁部には、そのチップの縁に沿ってリング状のガ−ドリングＧが形成されている。このガ−ドリングＧは、空洞３１に形成されるバリア層２７ｃ及び金属層２８ｃと、空洞３８に形成されるバリア層３４ｃ及び金属層３５ｃと、絶縁層３０，３２中に形成される導電層３３ｃとから構成される。
【０６１２】
空洞３１に形成されるバリア層２７ｃ及び金属層２８ｃは、配線Ｗ１と同じ構成を有し、空洞３８に形成されるバリア層３４ｃ及び金属層３５ｃは、配線Ｗ２と同じ構成を有し、絶縁層３０，３２中に形成される導電層３３ｃは、導電層（コンタクトプラグ）３３ａ，３３ｂと同じ構成を有している。
【０６１３】
なお、図７７に示すように、絶縁層３０，３２中の導電層３３ｃは、なくてもよい。
【０６１４】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【０６１５】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０６１６】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０６１７】
さらに、チップ４８の縁部には、リング状のガ−ドリングＧが形成されている。従って、ウェハから個々のチップを切り出した後において、水分Ｈ2 Ｏがチップの縁から空洞３１，３８を介して配線Ｗ１，Ｗ２に達するという事態が回避できる。
【０６１８】
即ち、ガ−ドリングＧを設けることにより、チップ内の配線Ｗ１，Ｗ２を、水分Ｈ2 Ｏに対して保護することができる。
【０６１９】
また、この実施の形態における半導体装置は、上述の第２の実施の形態における製造方法を用いることにより、容易に形成することができる。
【０６２０】
図７８及び図７９は、本発明の第１１の実施の形態に関わる半導体装置を示している。
【０６２１】
この半導体装置は、図７４に示すように、ウェハ４７に形成される複数のチップ４８の各々に形成される。
【０６２２】
図７８を参照して、この実施の形態に関わる半導体装置について説明する。
【０６２３】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０６２４】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０６２５】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０６２６】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０６２７】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属２８ａ，２８ｂと、この金属２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０６２８】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０６２９】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０６３０】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０６３１】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。絶縁層３２には、配線Ｗ１に達するコンタクトホ−ルが形成されている。
【０６３２】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂが埋め込まれている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０６３３】
配線Ｗ２は、絶縁層３２上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属３５ａ，３５ｂと、この金属３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【０６３４】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０６３５】
配線Ｗ２の上部には、絶縁層３７が形成されている。この絶縁層３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０６３６】
絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０６３７】
また、各チップの縁部には、そのチップの縁に沿ってリング状のガ−ドリングＧが形成されている。このガ−ドリングＧは、空洞３１に形成されるバリア層２７ｃ及び金属２８ｃと、空洞３８に形成されるバリア層３４ｃ及び金属３５ｃと、絶縁層３０，３２中に形成される導電層３３ｃとから構成される。
【０６３８】
空洞３１に形成されるバリア層２７ｃ及び金属層２８ｃは、配線Ｗ１と同じ構成を有し、空洞３８に形成されるバリア層３４ｃ及び金属層３５ｃは、配線Ｗ２と同じ構成を有し、絶縁層３０，３２中に形成される導電層３３ｃは、導電層（コンタクトプラグ）３３ａ，３３ｂと同じ構成を有している。
【０６３９】
なお、図７９に示すように、絶縁層３０，３２中の導電層３３ｃは、なくてもよい。
【０６４０】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【０６４１】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０６４２】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０６４３】
さらに、チップ４８の縁部には、リング状のガ−ドリングＧが形成されている。従って、ウェハから個々のチップを切り出した後において、水分Ｈ2 Ｏがチップの縁から空洞３１，３８を介して配線Ｗ１，Ｗ２に達するという事態が回避できる。
【０６４４】
即ち、ガ−ドリングＧを設けることにより、チップ内の配線Ｗ１，Ｗ２を、水分Ｈ2 Ｏに対して保護することができる。
【０６４５】
また、この実施の形態における半導体装置は、上述の第３の実施の形態における製造方法を用いることにより、容易に形成することができる。
【０６４６】
図８０は、本発明の第１２の実施の形態に関わる半導体装置を示している。
【０６４７】
この半導体装置は、図７４に示すように、ウェハ４７に形成される複数のチップ４８の各々に形成される。
【０６４８】
図８０を参照して、この実施の形態に関わる半導体装置について説明する。
【０６４９】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０６５０】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０６５１】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０６５２】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０６５３】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０６５４】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０６５５】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０６５６】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０６５７】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、タングステンなどの高融点金属から構成される柱状の導電層３３ａ，３３ｂが形成されている。
【０６５８】
但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０６５９】
柱状の導電層３３ａ，３３ｂの上部には、棚状の絶縁層３６，３７が形成されている。この絶縁層３６，３７は、導電層３３ａ，３３ｂに支えられている。柱状の導電層３３ａ，３３ｂの間は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０６６０】
なお、絶縁層３６は、導電層３３ａ，３３ｂの位置や断面積を決めるもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、空洞４０を設ける際に重要となると共に、絶縁層３７上にさらに配線を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０６６１】
また、各チップ４８の縁部には、そのチップの縁に沿ってリング状のガ−ドリングＧが形成されている。このガ−ドリングＧは、空洞３１に形成されるバリア層２７ｃ及び金属層２８ｃと、空洞４０に形成される導電層３３ｃとから構成されている。
【０６６２】
空洞３１に形成されるバリア層２７ｃ及び金属層２８ｃは、配線Ｗ１と同じ構成を有し、空洞４０に形成される導電層３３ｃは、導電層（コンタクトプラグ）３３ａ，３３ｂと同じ構成を有している。
【０６６３】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、導電層（上下配線のコンタクトプラグ）３３ａ，３３ｂの間にも、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０が形成されている。
【０６６４】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び導電層３３ａ，３３ｂの間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０６６５】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０６６６】
さらに、チップの縁部には、リング状のガ−ドリングＧが形成されている。従って、ウェハから個々のチップを切り出した後において、水分Ｈ2 Ｏがチップの縁から空洞３１，４０を介して配線Ｗ１及び導電層３３ａ，３３ｂに達するという事態が回避できる。
【０６６７】
即ち、ガ−ドリングＧを設けることにより、チップ内の配線Ｗ１及び導電層３３ａ，３３ｂを、水分Ｈ2 Ｏに対して保護することができる。
【０６６８】
また、この実施の形態における半導体装置は、上述の第４の実施の形態における製造方法を用いることにより、容易に形成することができる。
【０６６９】
図８１は、本発明の第１３の実施の形態に関わる半導体装置を示している。
【０６７０】
この半導体装置は、図７４に示すように、ウェハ４７に形成される複数のチップ４８の各々に形成される。
【０６７１】
図８１を参照して、この実施の形態に関わる半導体装置について説明する。
【０６７２】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０６７３】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０６７４】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０６７５】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０６７６】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０６７７】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０６７８】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０６７９】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０６８０】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、タングステンなどの高融点金属から構成される柱状の導電層３３ａ，３３ｂが形成されている。
【０６８１】
但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０６８２】
柱状の導電層３３ａ，３３ｂの上部には、棚状の絶縁層３６，３７が形成されている。この絶縁層３６，３７は、導電層３３ａ，３３ｂに支えられている。柱状の導電層３３ａ，３３ｂの間は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０６８３】
なお、絶縁層３６は、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、空洞４０を設ける際に重要となると共に、絶縁層３７上にさらに配線を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０６８４】
また、各チップ４８縁部には、そのチップの縁に沿ってリング状のガ−ドリングＧが形成されている。このガ−ドリングＧは、空洞３１に形成されるバリア層２７ｃ及び金属層２８ｃと、空洞４０に形成される導電層３３ｃとから構成されている。
【０６８５】
空洞３１に形成されるバリア層２７ｃ及び金属層２８ｃは、配線Ｗ１と同じ構成を有し、空洞４０に形成される導電層３３ｃは、導電層（コンタクトプラグ）３３ａ，３３ｂと同じ構成を有している。
【０６８６】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、導電層（上下配線のコンタクトプラグ）３３ａ，３３ｂの間にも、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０が形成されている。
【０６８７】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び導電層３３ａ，３３ｂの間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０６８８】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０６８９】
さらに、チップの縁部には、リング状のガ−ドリングＧが形成されている。従って、ウェハから個々のチップを切り出した後において、水分Ｈ2 Ｏがチップの縁から空洞３１，４０を介して配線Ｗ１及び導電層３３ａ，３３ｂに達するという事態が回避できる。
【０６９０】
即ち、ガ−ドリングＧを設けることにより、チップ内の配線Ｗ１及び導電層３３ａ，３３ｂを、水分Ｈ2 Ｏに対して保護することができる。
【０６９１】
また、この実施の形態における半導体装置は、上述の第５の実施の形態における製造方法を用いることにより、容易に形成することができる。
【０６９２】
図８２は、本発明の第１４の実施の形態に関わる半導体装置を示している。
【０６９３】
この半導体装置は、図７４に示すように、ウェハ４７に形成される複数のチップ４８の各々に形成される。
【０６９４】
図８２を参照して、この実施の形態に関わる半導体装置について説明する。
【０６９５】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０６９６】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０６９７】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０６９８】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０６９９】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０７００】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０７０１】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７０２】
なお、絶縁層２９の上部は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０７０３】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、タングステンなどの高融点金属から構成される柱状の導電層３３ａ，３３ｂが形成されている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０７０４】
導電層３３ａ，３３ｂ上には、絶縁層４２，４３が形成されている。この絶縁層４２，４３は、導電層３３ａ，３３ｂに支えられている。導電層３３ａ，３３ｂの間は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７０５】
なお、絶縁層４２は、導電層３３ａ，３３ｂの位置及び断面積を決めるもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層４３は、導電層３３ａ，３３ｂの間に空洞４０を設ける際に重要となると共に、絶縁層４３上に配線Ｗ２を積み重ねる際の土台となる重要なものである。絶縁層４３は、例えば、シリコン酸化膜などから構成される。
【０７０６】
配線Ｗ２は、絶縁層４３上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【０７０７】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０７０８】
配線Ｗ２の上部には、絶縁層３６，３７が形成されている。この絶縁層３６，３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７０９】
なお、絶縁層３６は、配線Ｗ２のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０７１０】
また、各チップの縁部には、そのチップの縁に沿ってリング状のガ−ドリングＧが形成されている。このガ−ドリングＧは、空洞３１に形成されるバリア層２７ｃ及び金属２８ｃと、空洞３８に形成されるバリア層３４ｃ及び金属３５ｃと、空洞４０に形成される導電層３３ｃとから構成されている。
【０７１１】
空洞３１に形成されるバリア層２７ｃ及び金属２８ｃは、配線Ｗ１と同じ構成を有し、空洞３８に形成されるバリア層３４ｃ及び金属３５ｃは、配線Ｗ２と同じ構成を有し、空洞４０に形成される導電層３３ｃは、導電層（コンタクトプラグ）３３ａ，３３ｂと同じ構成を有している。
【０７１２】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【０７１３】
さらに、導電層３３ａ，３３ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０が形成されている。
この混合ガスの誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０７１４】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０７１５】
さらに、チップの縁部には、リング状のガ−ドリングＧが形成されている。従って、ウェハから個々のチップを切り出した後において、水分Ｈ2 Ｏがチップの縁から空洞３１，３８，４０を介して配線Ｗ１，Ｗ２及び導電層３３ａ，３３ｂに達するという事態が回避できる。
【０７１６】
即ち、ガ−ドリングＧを設けることにより、チップ内の配線Ｗ１，Ｗ２及び導電層３３ａ，３３ｂを、水分Ｈ2 Ｏに対して保護することができる。
【０７１７】
また、この実施の形態における半導体装置は、上述の第６の実施の形態における製造方法を用いることにより、容易に形成することができる。
【０７１８】
図８３は、本発明の第１５の実施の形態に関わる半導体装置を示している。
【０７１９】
この半導体装置は、図７４に示すように、ウェハ４７に形成される複数のチップ４８の各々に形成される。
【０７２０】
図８３を参照して、この実施の形態に関わる半導体装置について説明する。
【０７２１】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０７２２】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０７２３】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０７２４】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０７２５】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０７２６】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０７２７】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７２８】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０７２９】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、タングステンやタンタルなどの高融点金属から構成される柱状の導電層３３ａ，３３ｂが形成されている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０７３０】
導電層３３ａ，３３ｂの上部には、絶縁層４３が形成されている。この絶縁層４３は、導電層３３ａ，３３ｂに支えられている。導電層３３ａ，３３ｂの間は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７３１】
絶縁層４３は、導電層３３ａ，３３ｂの間に空洞４０を設ける際に重要となると共に、絶縁層４３上に配線Ｗ２を積み重ねる際の土台となる重要なものである。絶縁層４３は、例えば、シリコン酸化膜などから構成される。
【０７３２】
配線Ｗ２は、絶縁層４３上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【０７３３】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０７３４】
配線Ｗ２の上部には、絶縁層３７が形成されている。この絶縁層３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７３５】
絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０７３６】
また、各チップの縁部には、そのチップの縁に沿ってリング状のガ−ドリングＧが形成されている。このガ−ドリングＧは、空洞３１に形成されるバリア層２７ｃ及び金属層２８ｃと、空洞３８に形成されるバリア層３４ｃ及び金属層３５ｃと、空洞４０に形成される導電層３３ｃとから構成されている。
【０７３７】
空洞３１に形成されるバリア層２７ｃ及び金属層２８ｃは、配線Ｗ１と同じ構成を有し、空洞３８に形成されるバリア層３４ｃ及び金属層３５ｃは、配線Ｗ２と同じ構成を有し、空洞４０に形成される導電層３３ｃは、導電層（コンタクトプラグ）３３ａ，３３ｂと同じ構成を有している。
【０７３８】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【０７３９】
さらに、導電層３３ａ，３３ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０が形成されている。
この混合ガスの誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０７４０】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０７４１】
さらに、チップの縁部には、リング状のガ−ドリングＧが形成されている。従って、ウェハから個々のチップを切り出した後において、水分Ｈ2 Ｏがチップの縁から空洞３１，３８，４０を介して配線Ｗ１，Ｗ２及び導電層３３ａ，３３ｂに達するという事態が回避できる。
【０７４２】
即ち、ガ−ドリングＧを設けることにより、チップ内の配線Ｗ１，Ｗ２及び導電層３３ａ，３３ｂを、水分Ｈ2 Ｏに対して保護することができる。
【０７４３】
また、この実施の形態における半導体装置は、上述の第７の実施の形態における製造方法を用いることにより、容易に形成することができる。
【０７４４】
図８４は、本発明の第１６の実施の形態に関わる半導体装置を示している。
【０７４５】
この半導体装置は、図７４に示すように、ウェハ４７に形成される複数のチップ４８の各々に形成される。
【０７４６】
図８４を参照して、この実施の形態に関わる半導体装置について説明する。
【０７４７】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０７４８】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０７４９】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０７５０】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０７５１】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０７５２】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０７５３】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７５４】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０７５５】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うバリア層３４ａ，３４ｂとから構成される配線Ｗ２が形成されている。
【０７５６】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０７５７】
配線Ｗ２の上部と下部の間には、絶縁層（例えば、シリコン酸化層）４３が形成されている。この絶縁層４３は、配線Ｗ２に支えられている。配線Ｗ２の下部は、柱状であり、また、配線Ｗ２の上部は、線状であり、絶縁層４３上に配置されている。
【０７５８】
配線Ｗ２上には、絶縁層（例えば、シリコン酸化層）３７が形成されている。配線Ｗ２の下部の間（上下の配線Ｗ１と配線Ｗ２の間）は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７５９】
配線Ｗ２の上部の間（左右の配線Ｗ２の間）は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７６０】
また、各チップの縁部には、そのチップの縁に沿ってリング状のガ−ドリングＧが形成されている。このガ−ドリングＧは、空洞３１に形成されるバリア層２７ｃ及び金属２８ｃと、空洞３８，４０に形成されるバリア層３４ｃ及び金属３５ｃとから構成されている。
【０７６１】
空洞３１に形成されるバリア層２７ｃ及び金属２８ｃは、配線Ｗ１と同じ構成を有し、空洞３８，４０に形成されるバリア層３４ｃ及び金属３５ｃは、配線Ｗ２と同じ構成を有している。
【０７６２】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【０７６３】
さらに、導電層３５ａ，３５ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０が形成されている。
この混合ガスの誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０７６４】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０７６５】
さらに、チップの縁部には、リング状のガ−ドリングＧが形成されている。従って、ウェハから個々のチップを切り出した後において、水分Ｈ2 Ｏがチップの縁から空洞３１，３８，４０を介して配線Ｗ１，Ｗ２に達するという事態が回避できる。
【０７６６】
即ち、ガ−ドリングＧを設けることにより、チップ内の配線Ｗ１，Ｗ２を、水分Ｈ2 Ｏに対して保護することができる。
【０７６７】
また、この実施の形態における半導体装置は、上述の第８の実施の形態における製造方法を用いることにより、容易に形成することができる。
【０７６８】
図８５は、本発明の第１７の実施の形態に関わる半導体装置を示している。
【０７６９】
この半導体装置は、図７４に示すように、ウェハ４７に形成される複数のチップ４８の各々に形成される。
【０７７０】
図８５を参照して、この実施の形態に関わる半導体装置について説明する。
【０７７１】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０７７２】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０７７３】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０７７４】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０７７５】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【０７７６】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０７７７】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７７８】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０７７９】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うバリア層３４ａ，３４ｂとから構成される配線Ｗ２が形成されている。
【０７８０】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【０７８１】
配線Ｗ２の上部と下部の間には、絶縁層（例えば、シリコン酸化層）４３が形成されている。この絶縁層４３は、配線Ｗ２に支えられている。配線Ｗ２の下部は、柱状であり、また、配線Ｗ２の上部は、線状であり、絶縁層４３上に配置されている。
【０７８２】
配線Ｗ２上には、絶縁層（例えば、シリコン酸化層）３７が形成されている。配線Ｗ２の下部の間（上下の配線Ｗ１と配線Ｗ２の間）は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７８３】
配線Ｗ２の上部の間（左右の配線Ｗ２の間）は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０７８４】
また、各チップの縁部には、そのチップの縁に沿ってリング状のガ−ドリングＧが形成されている。このガ−ドリングＧは、空洞３１に形成されるバリア層２７ｃ及び金属２８ｃと、空洞３８，４０に形成されるバリア層３４ｃ及び金属３５ｃとから構成されている。
【０７８５】
空洞３１に形成されるバリア層２７ｃ及び金属２８ｃは、配線Ｗ１と同じ構成を有し、空洞３８，４０に形成されるバリア層３４ｃ及び金属３５ｃは、配線Ｗ２と同じ構成を有している。
【０７８６】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【０７８７】
さらに、導電層３５ａ，３５ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０が形成されている。
この混合ガスの誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０７８８】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０７８９】
さらに、チップの縁部には、リング状のガ−ドリングＧが形成されている。従って、ウェハから個々のチップを切り出した後において、水分Ｈ2 Ｏがチップの縁から空洞３１，３８，４０を介して配線Ｗ１，Ｗ２に達するという事態が回避できる。
【０７９０】
即ち、ガ−ドリングＧを設けることにより、チップ内の配線Ｗ１，Ｗ２を、水分Ｈ2 Ｏに対して保護することができる。
【０７９１】
また、この実施の形態における半導体装置は、上述の第９の実施の形態における製造方法を用いることにより、容易に形成することができる。
【０７９２】
図８６は、本発明の第１８の実施の形態に関わる半導体装置を示している。
【０７９３】
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０７９４】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０７９５】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０７９６】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０７９７】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状の配線保護層５０ａ，５０ｂとから構成されている。
【０７９８】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【０７９９】
また、配線保護層５０ａ，５０ｂは、例えば、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、モリブデンなどから構成することができる。即ち、配線保護層５０ａ，５０ｂは、導電性を有し、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【０８００】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０８０１】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０８０２】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。絶縁層３２には、配線Ｗ１に達するコンタクトホ−ルが形成されている。
【０８０３】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂが埋め込まれている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０８０４】
配線Ｗ２は、絶縁層３２上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属３５ａ，３５ｂと、この金属３５ａ，３５ｂの底面及び側面を覆うＵ字溝状の配線保護層５１ａ，５１ｂとから構成されている。
【０８０５】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【０８０６】
また、配線保護層５１ａ，５１ｂは、例えば、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、モリブデンなどから構成することができる。即ち、配線保護層５１ａ，５１ｂは、導電性を有し、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【０８０７】
配線Ｗ２の上部には、絶縁層３６，３７が形成されている。この絶縁層３６，３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０８０８】
なお、絶縁層３６は、配線Ｗ２のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０８０９】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【０８１０】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０８１１】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０８１２】
また、少なくとも配線Ｗ１，Ｗ２の側面は、配線保護層５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、チップの縁から空洞３１，３８を介して進入してきた水分Ｈ2 Ｏは、配線Ｗ１，Ｗ２の金属に直接到達することがない。
【０８１３】
従って、個々の配線Ｗ１，Ｗ２を水分Ｈ2 Ｏから保護することができる。
【０８１４】
また、この実施の形態における半導体装置（チップ）が搭載されるパッケ−ジに、パッケ−ジ外部と内部を接続する穴を設けておけば、空洞３１，３８は、空気で満たされると共に、この空気が循環することにより、チップ内で生じる熱は、パッケ−ジ外部へ効率よく排出される。
【０８１５】
従って、熱による不良が発生し難い半導体装置を提供することができる。
【０８１６】
また、配線Ｗ１，Ｗ２は、配線保護膜５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、配線Ｗ１，Ｗ２にヒロックが発生し難くなる。
【０８１７】
次に、図８６の半導体装置の製造方法について説明する。
【０８１８】
まず、図８７に示すように、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０８１９】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０８２０】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０８２１】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０８２２】
次に、図８８に示すように、スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層３９を形成する。ここで、炭素層３９の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０８２３】
次に、図８９に示すように、スパッタリング法により、炭素層３９上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。ここで、マスク材２９は、炭素層３９の消滅を防ぐため、ＣＶＤ法でなく、スパッタリング法で形成する。
【０８２４】
次に、図９０に示すように、マスク材２９上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材２９をパタ−ニングする。この後、レジストを剥離する。マスク材２９のパタ−ンは、配線のパタ−ンと同じになる。
【０８２５】
次に、図９１に示すように、マスク材２９をマスクにして、異方性エッチングにより炭素層３９をエッチングする。
【０８２６】
なお、本実施例では、ＰＥＰにより、直接、炭素層３９をエッチングすることなく、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングしている。
【０８２７】
この理由は、以下のとおりである。ＰＥＰに用いるレジストは、酸素プラズマ処理（アッシャ−）、又はＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により除去される。しかし、酸素プラズマ処理でレジストを除去する場合は、せっかくパタ−ニングした炭素層３９が同時に除去されてしまう。一方、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液によりレジストを除去する場合は、導電層（高融点金属の場合のみ）２６ａ，２６ｂが同時に除去されてしまう。
【０８２８】
そこで、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングするのがよい。
【０８２９】
次に、図９２に示すように、スパッタリング法又はＣＶＤ法により、例えば、モリブデンから構成される配線保護層５０を、絶縁層２５上及びマスク材２９上に形成する。
【０８３０】
次に、図９３に示すように、スパッタリング法又はＣＶＤ法により、配線保護層５０上に、銅、アルミニウム合金などなどから構成される金属２８を形成する。なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０８３１】
次に、図９４に示すように、化学機械的研磨（ＣＭＰ）により、炭素層３９の間の溝内にのみ、配線保護層５０ａ，５０ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。
【０８３２】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングを用いることにより配線Ｗ１を形成するようにしてもよい。
【０８３３】
次に、図９５に示すように、スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【０８３４】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０８３５】
次に、図９６及び図９７に示すように、炭素層３９を灰化し、炭素層３９を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。炭素層３９の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【０８３６】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【０８３７】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層２９，３０の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【０８３８】
次に、図９８に示すように、ＣＶＤ法を用いて、絶縁層３０上に低い誘電率を有する絶縁層（例えば、弗素を含むＴＥＯＳなど）３２を形成する。
【０８３９】
次に、図９９に示すように、ＰＥＰ（写真蝕刻工程）及びＲＩＥ（反応性イオンエッチング）を用いて、配線Ｗ１に達するビアホ−ルを絶縁層３０，３２に設ける。
【０８４０】
次に、図１００に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。なお、絶縁層３０，３２のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０８４１】
次に、図１０１に示すように、配線Ｗ１を形成する際に使用した工程と同様の工程により配線Ｗ２を形成する。
【０８４２】
即ち、まず、スパッタリング法により、絶縁層３２上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、配線Ｗ２の厚さと等しい値に設定されている。スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）３６を、約０．０５μｍの厚さで形成する。
【０８４３】
この後、ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材３６をパタ−ニングする。マスク材３６をマスクにして、異方性エッチングにより炭素層をエッチングする。スパッタリング法又はＣＶＤ法により、例えば、モリブデンから構成される配線保護層５１ａ，５１ｂを、絶縁層３２上及びマスク材３６上に形成する。
【０８４４】
スパッタリング法又はＣＶＤ法により、配線保護層５１ａ，５１ｂ上に、銅、アルミニウム合金などなどから構成される金属３５ａ，３５ｂを形成する。化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、配線保護層５１ａ，５１ｂ及び金属層３５ａ，３５ｂを残存させ、配線Ｗ２を形成する。
【０８４５】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより、配線Ｗ２を形成するようにしてもよい。
【０８４６】
スパッタリング法により、マスク材３６上及び配線Ｗ２上に絶縁層（例えば、シリコン酸化層）３７を形成する。この後、炭素層を灰化し、炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【０８４７】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図８６の半導体装置を提供することができる。
【０８４８】
図１０２は、本発明の第１９の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０８４９】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０８５０】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０８５１】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０８５２】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状の配線保護層５０ａ，５０ｂとから構成されている。
【０８５３】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【０８５４】
また、配線保護層５０ａ，５０ｂは、例えば、例えば、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、モリブデンなどから構成することができる。即ち、配線保護層５０ａ，５０ｂは、導電性を有し、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【０８５５】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０８５６】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０８５７】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。絶縁層３２には、配線Ｗ１に達するコンタクトホ−ルが形成されている。
【０８５８】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂが埋め込まれている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【０８５９】
配線Ｗ２は、絶縁層３２上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うＵ字溝状の配線保護層５１ａ，５１ｂとから構成されている。
【０８６０】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属から構成してもよい。
【０８６１】
また、例えば、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、モリブデンなどから構成することができる。即ち、配線保護層５１ａ，５１ｂは、導電性を有し、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【０８６２】
配線Ｗ２の上部には、絶縁層３７が形成されている。この絶縁層３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０８６３】
絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【０８６４】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【０８６５】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０８６６】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０８６７】
また、少なくとも配線Ｗ１，Ｗ２の側面は、配線保護層５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、チップの縁から空洞３１，３８を介して進入してきた水分Ｈ2 Ｏは、配線Ｗ１，Ｗ２の金属に直接到達することがない。
【０８６８】
従って、個々の配線Ｗ１，Ｗ２を水分Ｈ2 Ｏから保護することができる。
【０８６９】
また、この実施の形態における半導体装置（チップ）が搭載されるパッケ−ジに、パッケ−ジ外部と内部を接続する穴を設けておけば、空洞３１，３８は、空気で満たされると共に、この空気が循環することにより、チップ内で生じる熱は、パッケ−ジ外部へ効率よく排出される。
【０８７０】
従って、熱による不良が発生し難い半導体装置を提供することができる。
【０８７１】
また、配線Ｗ１，Ｗ２は、配線保護膜５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、配線Ｗ１，Ｗ２にヒロックが発生し難くなる。
【０８７２】
次に、図１０２の半導体装置の製造方法について説明する。
【０８７３】
まず、図１０３に示すように、絶縁層２５上に炭素層３９を形成するまでを、上述の第１８の実施の形態における製造方法と同様の方法により行う。
【０８７４】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０８７５】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０８７６】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０８７７】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０８７８】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層３９を形成する。ここで、炭素層３９の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０８７９】
スパッタリング法により、炭素層３９上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材をパタ−ニングする。このマスク材をマスクにして、異方性エッチングにより炭素層３９をエッチングする。
なお、ＰＥＰにより、直接、炭素層３９をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層３９をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０８８０】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材をマスクに炭素層３９をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層３９をエッチングするのがよい。
【０８８１】
この後、マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、モリブデンから構成される配線保護層５０を、絶縁層２５上及び炭素層３９上に形成する。
【０８８２】
次に、図１０４に示すように、スパッタリング法又はＣＶＤ法により、配線保護層５０上に、銅、アルミニウム合金などなどから構成される金属層２８を形成する。なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【０８８３】
次に、図１０５に示すように、化学機械的研磨（ＣＭＰ）により、炭素層３９の間の溝内にのみ、配線保護層５０ａ，５０ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。
【０８８４】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングを用いて配線Ｗ１を形成するようにしてもよい。
【０８８５】
次に、図１０６に示すように、スパッタリング法により、炭素層３９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【０８８６】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０８８７】
次に、図１０７及び図１０８に示すように、炭素層３９を灰化し、炭素層３９を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。炭素層３９の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【０８８８】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層３９の体積の膨脹による絶縁層３０の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【０８８９】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層３９の体積の膨脹による絶縁層３０の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層３０の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【０８９０】
次に、図１０９に示すように、ＣＶＤ法を用いて、絶縁層３０上に低い誘電率を有する絶縁層（例えば、弗素を含むＴＥＯＳなど）３２を形成する。
【０８９１】
次に、図１１０に示すように、ＰＥＰ（写真蝕刻工程）及びＲＩＥ（反応性イオンエッチング）を用いて、配線Ｗ１に達するビアホ−ルを絶縁層３０，３２に設ける。
【０８９２】
次に、図１１１に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。なお、絶縁層３０，３２のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０８９３】
次に、図１１２に示すように、配線Ｗ１を形成する際に使用した工程と同様の工程により配線Ｗ２を形成する。
【０８９４】
即ち、まず、スパッタリング法により、絶縁層３２上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、配線Ｗ２の厚さと等しい値に設定されている。スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。
【０８９５】
この後、ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材をパタ−ニングする。マスク材をマスクにして、異方性エッチングにより炭素層をエッチングする。マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、モリブデンから構成される配線保護層５１ａ，５１ｂを、絶縁層３２上及び炭素層上に形成する。
【０８９６】
スパッタリング法又はＣＶＤ法により、配線保護層５１ａ，５１ｂ上に、銅、アルミニウム合金などなどから構成される金属層３５ａ，３５ｂを形成する。化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、配線保護層５１ａ，５１ｂ及び金属層３５ａ，３５ｂを残存させ、配線Ｗ２を形成する。
【０８９７】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングを用いることにより配線Ｗ２を形成するようにしてもよい。
【０８９８】
スパッタリング法により、炭素層上及び配線Ｗ２上に絶縁層（例えば、シリコン酸化層）３７を形成する。この後、炭素層を灰化し、炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【０８９９】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図１０２の半導体装置を提供することができる。
【０９００】
また、マスク材は、炭素層をパタ−ニングした後、炭素層の灰化前に、除去されている。従って、炭素層の灰化を迅速かつ正確に行うことができる。
【０９０１】
図１１３は、本発明の第２０の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０９０２】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０９０３】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０９０４】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０９０５】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状の配線保護層５０ａ，５０ｂとから構成されている。
【０９０６】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【０９０７】
また、配線保護層５０ａ，５０ｂは、例えば、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、モリブデンなどから構成することができる。即ち、配線保護層５０ａ，５０ｂは、導電性を有し、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【０９０８】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０９０９】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０９１０】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆う配線保護層５１ａ，５１ｂとから構成される配線Ｗ２が形成されている。
【０９１１】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【０９１２】
また、配線保護層５１ａ，５１ｂは、例えば、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、モリブデンなどから構成することができる。即ち、配線保護層５１ａ，５１ｂは、導電性を有し、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【０９１３】
配線Ｗ２の上部と下部の間には、絶縁層（例えば、シリコン酸化層）４３が形成されている。この絶縁層４３は、配線Ｗ２に支えられている。配線Ｗ２の下部は、柱状であり、また、配線Ｗ２の上部は、線状であり、絶縁層４３上に配置されている。
【０９１４】
配線Ｗ２上には、絶縁層（例えば、シリコン酸化層）３７が形成されている。配線Ｗ２の下部の間（上下の配線Ｗ１と配線Ｗ２の間）は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０９１５】
配線Ｗ２の上部の間（左右の配線Ｗ２の間）は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０９１６】
なお、空洞３１，３８，４０を製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０内に空気を満たすようにしてもよい。
【０９１７】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３８が形成されている。
【０９１８】
さらに、導電層３５ａ，３５ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞４０が形成されている。
【０９１９】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０９２０】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０９２１】
また、少なくとも配線Ｗ１，Ｗ２の側面は、配線保護層５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、チップの縁から空洞３１，３８，４０を介して進入してきた水分Ｈ2 Ｏは、配線Ｗ１，Ｗ２の金属に直接到達することがない。
従って、個々の配線Ｗ１，Ｗ２を水分Ｈ2 Ｏから保護することができる。
【０９２２】
また、この実施の形態における半導体装置（チップ）が搭載されるパッケ−ジに、パッケ−ジ外部と内部を接続する穴を設けておけば、空洞３１，３８は、空気で満たされると共に、この空気が循環することにより、チップ内で生じる熱は、パッケ−ジ外部へ効率よく排出される。
【０９２３】
従って、熱による不良が発生し難い半導体装置を提供することができる。
【０９２４】
また、配線Ｗ１，Ｗ２は、配線保護膜５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、配線Ｗ１，Ｗ２にヒロックが発生し難くなる。
【０９２５】
次に、図１１３の半導体装置の製造方法について説明する。
【０９２６】
まず、図１１４に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第１８の実施の形態における製造方法と同様の方法により行う。
【０９２７】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０９２８】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０９２９】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０９３０】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０９３１】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０９３２】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材２９をパタ−ニングする。このマスク材２９をマスクにして、異方性エッチングにより炭素層をエッチングする。
【０９３３】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０９３４】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【０９３５】
この後、スパッタリング法又はＣＶＤ法により、例えば、モリブデンから構成される配線保護層５０ａ，５０ｂを、マスク材２９上及び炭素層に形成された溝内に形成する。スパッタリング法又はＣＶＤ法により、配線保護層５０ａ，５０ｂ上に、銅、アルミニウム合金などから構成される金属層２８ａ，２８ｂを形成する。
【０９３６】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属であってもよい。
【０９３７】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、配線保護層５０ａ，５０ｂ及び金属層２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【０９３８】
スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層が除去されてしまう可能性があるからである。
【０９３９】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０９４０】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【０９４１】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上に絶縁層（例えば、シリコン酸化層）４３を約０．０５μｍの厚さで形成する。
【０９４２】
なお、絶縁層４３は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層４３を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層４３の形成時に、炭素層４１が除去されてしまう可能性があるからである。
【０９４３】
また、絶縁層４３の厚さは、絶縁層４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層４３の種類や質などにより、絶縁層４３の最適な厚さは、それぞれ異なる。
【０９４４】
続けて、スパッタリング法により、絶縁層４３上に炭素層４４を形成する。
【０９４５】
この後、炭素層４４をパタ−ニングして、配線を形成するための溝を炭素層４４に設ける。炭素層４４のパタ−ニングには、ＰＥＰ（写真蝕刻工程）とＲＩＥを用いる方法と、ＰＥＰとＲＩＥで加工したマスク材をマスクにパタ−ニングする方法の２つがある。
【０９４６】
本実施例では、ＰＥＰとＲＩＥを用いる方法について述べる。即ち、炭素層４４上にレジスト４５を形成する。レジスト４５をパタ−ニングした後、このレジスト４５をマスクに異方性エッチングにより炭素層４４をエッチングし、炭素層４４に溝を形成する。
【０９４７】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４５を除去する。なお、酸素プラズマ処理は炭素層４４の消滅を招くため、この酸素プラズマ処理はレジスト４５の剥離に用いない。
【０９４８】
次に、図１１５に示すように、炭素層４４上に再びレジスト４６を形成する。レジスト４６をパタ−ニングした後、このレジスト４６をマスクにして異方性エッチングにより溝の底部に露出した絶縁層４３及び炭素層４１をエッチングする。
【０９４９】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４６を除去する。なお、酸素プラズマ処理は炭素層４６の消滅を招くため、この酸素プラズマ処理はレジスト４６の剥離に用いない。
【０９５０】
次に、図１１６に示すように、異方性エッチングにより、溝の底部に露出した絶縁層３０を除去し、配線Ｗ１に達するビアホ−ルを形成する。
【０９５１】
スパッタリング法又はＣＶＤ法により、例えば、モリブデンから構成される配線保護層５１を、炭素層４４上、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に形成する。また、スパッタリング法又はＣＶＤ法により、配線保護層５１上に、銅、アルミニウム合金などなどから構成される金属層３５を形成する。次に、図１１７に示すように、化学機械的研磨（ＣＭＰ）により、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に、それぞれ配線保護層５１ａ，５１ｂ及び金属３５ａ，３５ｂを残存させる。
【０９５２】
また、スパッタリング法により、炭素層４４上に絶縁層（例えば、シリコン酸化層）３７を、約０．０５μｍの厚さで形成する。
【０９５３】
なお、絶縁層３７，４３の厚さは、絶縁層３７，４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７，４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７，４３の種類や質などにより、絶縁層３７，４３の最適な厚さは、それぞれ異なる。
【０９５４】
次に、図１１８及び図１１９に示すように、酸素雰囲気中での熱処理又は酸素プラズマ処理により、炭素層４１，４４を同時を灰化し、炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換し、炭素層４４を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【０９５５】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝又はビアホ−ルを有する絶縁層に炭素層を用い、かつ、溝内及びビアホ−ル内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【０９５６】
また、配線Ｗ２は、コンタクトプラグを用いることなく、配線Ｗ１に直接接続されるているため、上述の第２〜７の実施の形態における製造方法に比べて大幅に工程数を減らすことができる。
【０９５７】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【０９５８】
図１２０は、本発明の第２１の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【０９５９】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【０９６０】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【０９６１】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【０９６２】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状の配線保護層５０ａ，５０ｂとから構成されている。
【０９６３】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【０９６４】
また、配線保護層５０ａ，５０ｂは、例えば、例えば、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、モリブデンなどから構成することができる。即ち、配線保護層５０ａ，５０ｂは、導電性を有し、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【０９６５】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０９６６】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【０９６７】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆う配線保護層５１ａ，５１ｂとから構成される配線Ｗ２が形成されている。
【０９６８】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属から構成してもよい。
【０９６９】
また、配線保護層５１ａ，５１ｂは、例えば、例えば、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、モリブデンなどから構成することができる。即ち、配線保護層５１ａ，５１ｂは、導電性を有し、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【０９７０】
配線Ｗ２の上部と下部の間には、絶縁層（例えば、シリコン酸化層）４３が形成されている。この絶縁層４３は、配線Ｗ２に支えられている。配線Ｗ２の下部は、柱状であり、また、配線Ｗ２の上部は、線状であり、絶縁層４３上に配置されている。
【０９７１】
配線Ｗ２上には、絶縁層（例えば、シリコン酸化層）３７が形成されている。配線Ｗ２の下部の間（上下の配線Ｗ１と配線Ｗ２の間）は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０９７２】
配線Ｗ２の上部の間（左右の配線Ｗ２の間）は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【０９７３】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【０９７４】
さらに、導電層３５ａ，３５ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０が形成されている。
この混合ガスの誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【０９７５】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【０９７６】
また、少なくとも配線Ｗ１，Ｗ２の側面は、配線保護層５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、チップの縁から空洞３１，３８，４０を介して進入してきた水分Ｈ2 Ｏは、配線Ｗ１，Ｗ２の金属に直接到達することがない。
従って、個々の配線Ｗ１，Ｗ２を水分Ｈ2 Ｏから保護することができる。
【０９７７】
また、この実施の形態における半導体装置（チップ）が搭載されるパッケ−ジに、パッケ−ジ外部と内部を接続する穴を設けておけば、空洞３１，３８は、空気で満たされると共に、この空気が循環することにより、チップ内で生じる熱は、パッケ−ジ外部へ効率よく排出される。
【０９７８】
従って、熱による不良が発生し難い半導体装置を提供することができる。
【０９７９】
また、配線Ｗ１，Ｗ２は、配線保護膜５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、配線Ｗ１，Ｗ２にヒロックが発生し難くなる。
【０９８０】
次に、図１２０の半導体装置の製造方法について説明する。
【０９８１】
まず、図１２１に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第１９の実施の形態における製造方法と同様の方法により行う。
【０９８２】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【０９８３】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【０９８４】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【０９８５】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【０９８６】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【０９８７】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材をパタ−ニングする。このマスク材をマスクにして、異方性エッチングにより炭素層をエッチングする。
【０９８８】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【０９８９】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【０９９０】
この後、マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、モリブデンから構成される配線保護層５０ａ，５０ｂを、絶縁層２５上及び炭素層上に形成する。スパッタリング法又はＣＶＤ法により、配線保護層５０ａ，５０ｂ上に、銅、アルミニウム合金などから構成される金属層２８ａ，２８ｂを形成する。
【０９９１】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属であってもよい。
【０９９２】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、配線保護層５０ａ，５０ｂ及び金属層２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【０９９３】
スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層が除去されてしまう可能性があるからである。
【０９９４】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【０９９５】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【０９９６】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上に絶縁層（例えば、シリコン酸化層）４３を約０．０５μｍの厚さで形成する。
【０９９７】
なお、絶縁層４３は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層４３を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層４３の形成時に、炭素層４１が除去されてしまう可能性があるからである。
【０９９８】
また、絶縁層４３の厚さは、絶縁層４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層４３の種類や質などにより、絶縁層４３の最適な厚さは、それぞれ異なる。
【０９９９】
続けて、スパッタリング法により、絶縁層４３上に炭素層４４を形成する。
【１０００】
この後、炭素層４４をパタ−ニングして、配線を形成するための溝を炭素層４４に設ける。炭素層４４のパタ−ニングには、ＰＥＰ（写真蝕刻工程）とＲＩＥを用いる方法と、ＰＥＰとＲＩＥで加工したマスク材をマスクにパタ−ニングする方法の２つがある。
【１００１】
本実施例では、ＰＥＰとＲＩＥを用いる方法について述べる。即ち、炭素層４４上にレジスト４５を形成する。レジスト４５をパタ−ニングした後、このレジスト４５をマスクに異方性エッチングにより炭素層４４をエッチングし、炭素層４４に溝を形成する。
【１００２】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４５を除去する。なお、酸素プラズマ処理は炭素層４４の消滅を招くため、この酸素プラズマ処理はレジスト４５の剥離に用いない。
【１００３】
次に、図１２２に示すように、炭素層４４上に再びレジスト４６を形成する。レジスト４６をパタ−ニングした後、このレジスト４６をマスクにして異方性エッチングにより溝の底部に露出した絶縁層４３及び炭素層４１をエッチングする。
【１００４】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４６を除去する。なお、酸素プラズマ処理は炭素層４６の消滅を招くため、この酸素プラズマ処理はレジスト４６の剥離に用いない。
【１００５】
次に、図１２３に示すように、異方性エッチングにより、溝の底部に露出した絶縁層３０を除去し、配線Ｗ１に達するビアホ−ルを形成する。
【１００６】
スパッタリング法又はＣＶＤ法により、例えば、モリブデンから構成される配線保護層５１を、炭素層４４上、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に形成する。また、スパッタリング法又はＣＶＤ法により、配線保護層５１上に、銅、アルミニウム合金などなどから構成される金属層３５を形成する。
次に、図１２４に示すように、化学機械的研磨（ＣＭＰ）により、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に、それぞれ配線保護層５１ａ，５１ｂ及び金属層３５ａ，３５ｂを残存させる。また、スパッタリング法により、炭素層４４上に絶縁層（例えば、シリコン酸化層）３７を、約０．０５μｍの厚さで形成する。
【１００７】
なお、絶縁層３７，４３の厚さは、絶縁層３７，４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７，４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７，４３の種類や質などにより、絶縁層３７，４３の最適な厚さは、それぞれ異なる。
【１００８】
次に、図１２５及び図１２６に示すように、酸素雰囲気中での熱処理又は酸素プラズマ処理により、炭素層４１，４４を同時を灰化し、炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換し、炭素層４４を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【１００９】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝又はビアホ−ルを有する絶縁層に炭素層を用い、かつ、溝内及びビアホ−ル内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【１０１０】
また、配線Ｗ２は、コンタクトプラグを用いることなく、配線Ｗ１に直接接続されるているため、上述の第２〜７の実施の形態における製造方法に比べて大幅に工程数を減らすことができる。
【１０１１】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【１０１２】
また、マスク材は、炭素層をパタ−ニングした後、炭素層の灰化前に、除去されている。従って、炭素層の灰化を迅速かつ正確に行うことができる。
【１０１３】
図１２７は、本発明の第２２の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【１０１４】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【１０１５】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【１０１６】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【１０１７】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの側面を覆う配線保護層５０ａ，５０ｂとから構成されている。
【１０１８】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【１０１９】
また、配線保護層５０ａ，５０ｂは、例えば、酸化シリコン、窒化シリコンなどの絶縁体、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、又はモリブデンなどから構成することができる。即ち、配線保護層５０ａ，５０ｂは、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【１０２０】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１０２１】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【１０２２】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。絶縁層３２には、配線Ｗ１に達するコンタクトホ−ルが形成されている。
【１０２３】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂが埋め込まれている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【１０２４】
配線Ｗ２は、絶縁層３２上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属３５ａ，３５ｂと、この金属３５ａ，３５ｂの側面を覆う配線保護層５１ａ，５１ｂとから構成されている。
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【１０２５】
また、配線保護層５１ａ，５１ｂは、例えば、酸化シリコン、窒化シリコンなどの絶縁体、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、又はモリブデンなどから構成することができる。即ち、配線保護層５１ａ，５１ｂは、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【１０２６】
配線Ｗ２の上部には、絶縁層３６，３７が形成されている。この絶縁層３６，３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１０２７】
なお、絶縁層３６は、配線Ｗ２のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【１０２８】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【１０２９】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【１０３０】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１０３１】
また、配線Ｗ１，Ｗ２の側面は、配線保護層５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、チップの縁から空洞３１，３８を介して進入してきた水分Ｈ2 Ｏは、配線Ｗ１，Ｗ２の金属に直接到達することがない。
【１０３２】
従って、個々の配線Ｗ１，Ｗ２を水分Ｈ2 Ｏから保護することができる。
【１０３３】
また、この実施の形態における半導体装置（チップ）が搭載されるパッケ−ジに、パッケ−ジ外部と内部を接続する穴を設けておけば、空洞３１，３８は、空気で満たされると共に、この空気が循環することにより、チップ内で生じる熱は、パッケ−ジ外部へ効率よく排出される。
【１０３４】
従って、熱による不良が発生し難い半導体装置を提供することができる。
【１０３５】
また、配線Ｗ１，Ｗ２の側面は、配線保護膜５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、配線Ｗ１，Ｗ２にヒロックが発生し難くなる。
【１０３６】
次に、図１２７の半導体装置の製造方法について説明する。
【１０３７】
まず、図１２８に示すように、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【１０３８】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【１０３９】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【１０４０】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【１０４１】
次に、図１２９に示すように、スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層３９を形成する。ここで、炭素層３９の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【１０４２】
次に、図１３０に示すように、スパッタリング法により、炭素層３９上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。ここで、マスク材２９は、炭素層３９の消滅を防ぐため、ＣＶＤ法でなく、スパッタリング法で形成する。
【１０４３】
次に、図１３１に示すように、ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材２９をパタ−ニングする。このマスク材２９のパタ−ンは、配線のパタ−ンと同じになる。
【１０４４】
次に、図１３２に示すように、マスク材２９をマスクにして、異方性エッチングにより炭素層３９をエッチングする。
【１０４５】
なお、本実施例では、ＰＥＰにより、直接、炭素層３９をエッチングすることなく、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングしている。
【１０４６】
この理由は、以下のとおりである。ＰＥＰに用いるレジストは、酸素プラズマ処理（アッシャ−）、又はＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により除去される。しかし、酸素プラズマ処理でレジストを除去する場合は、せっかくパタ−ニングした炭素層３９が同時に除去されてしまう。一方、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液によりレジストを除去する場合は、導電層（高融点金属の場合のみ）２６ａ，２６ｂが同時に除去されてしまう。
【１０４７】
そこで、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングするのがよい。
【１０４８】
次に、図１３３に示すように、スパッタリング法又はＣＶＤ法により、例えば、酸化シリコンから構成される配線保護層５０ａ，５０ｂを、絶縁層２５上、マスク材２９上、及び炭素層３９に形成された溝の側壁に形成する。また、この配線保護層５０ａ，５０ｂをエッチングし、配線保護層５０ａ，５０ｂを炭素層３９に形成された溝の側壁のみに残存させる。
【１０４９】
次に、図１３４に示すように、スパッタリング法又はＣＶＤ法により、配線保護層５０上に、銅、アルミニウム合金などなどから構成される金属層２８を形成する。なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【１０５０】
次に、図１３５に示すように、化学機械的研磨（ＣＭＰ）により、炭素層３９の間の溝内にのみ、配線保護層５０ａ，５０ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。
【１０５１】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【１０５２】
次に、図１３６に示すように、スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【１０５３】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【１０５４】
次に、図１３７及び図１３８に示すように、炭素層３９を灰化し、炭素層３９を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。炭素層３９の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【１０５５】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【１０５６】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層２９，３０の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【１０５７】
次に、図１３９に示すように、ＣＶＤ法を用いて、絶縁層３０上に低い誘電率を有する絶縁層（例えば、弗素を含むＴＥＯＳなど）３２を形成する。
【１０５８】
次に、図１４０に示すように、ＰＥＰ（写真蝕刻工程）及びＲＩＥ（反応性イオンエッチング）を用いて、配線Ｗ１に達するビアホ−ルを絶縁層３０，３２に設ける。
【１０５９】
次に、図１４１に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。なお、絶縁層３０，３２のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【１０６０】
次に、図１４２に示すように、配線Ｗ１を形成する際に使用した工程と同様の工程により配線Ｗ２を形成する。
【１０６１】
即ち、まず、スパッタリング法により、絶縁層３２上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、配線Ｗ２の厚さと等しい値に設定されている。スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）３６を、約０．０５μｍの厚さで形成する。
【１０６２】
この後、ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材３６をパタ−ニングする。マスク材３６をマスクにして、異方性エッチングにより炭素層をエッチングする。
【１０６３】
スパッタリング法又はＣＶＤ法、及びＲＩＥを用いて、例えば、酸化シリコンから構成される配線保護層５１ａ，５１ｂを炭素層の側壁に形成する。
【１０６４】
スパッタリング法又はＣＶＤ法により、炭素層上及び炭素層に設けられた溝内に、銅、アルミニウム合金などなどから構成される金属３５ａ，３５ｂを形成する。化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、配線保護層５１ａ，５１ｂ及び金属３５ａ，３５ｂを残存させ、配線Ｗ２を形成する。
【１０６５】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ２を形成するようにしてもよい。
【１０６６】
スパッタリング法により、マスク材３６上及び配線Ｗ２上に絶縁層（例えば、シリコン酸化層）３７を形成する。この後、炭素層を灰化し、炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【１０６７】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図１２７の半導体装置を提供することができる。
【１０６８】
図１４３は、本発明の第２３の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【１０６９】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【１０７０】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【１０７１】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【１０７２】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの側面を覆う配線保護層５０ａ，５０ｂとから構成されている。
【１０７３】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【１０７４】
また、配線保護層５０ａ，５０ｂは、例えば、酸化シリコン、窒化シリコンなどの絶縁体、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、又はモリブデンなどから構成することができる。即ち、配線保護層５０ａ，５０ｂは、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【１０７５】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１０７６】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【１０７７】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。絶縁層３２には、配線Ｗ１に達するコンタクトホ−ルが形成されている。
【１０７８】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層３３ａ，３３ｂが埋め込まれている。但し、導電層３３ａ，３３ｂは、高融点金属以外の他の材料から構成しても構わない。
【１０７９】
配線Ｗ２は、絶縁層３２上に配置され、導電層３３ａ，３３ｂに接続されている。配線Ｗ２は、銅、アルミニウム合金などの金属３５ａ，３５ｂと、この金属３５ａ，３５ｂの側面を覆う配線保護層５１ａ，５１ｂとから構成されている。
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属から構成してもよい。
【１０８０】
また、配線保護層５１ａ，５１ｂは、例えば、酸化シリコン、窒化シリコンなどの絶縁体、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、又はモリブデンなどから構成することができる。即ち、配線保護層５１ａ，５１ｂは、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【１０８１】
配線Ｗ２の上部には、絶縁層３７が形成されている。この絶縁層３７は、配線Ｗ２に支えられている。配線Ｗ２間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１０８２】
絶縁層３７は、配線Ｗ２間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化層などから構成される。
【１０８３】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【１０８４】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【１０８５】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１０８６】
また、配線Ｗ１，Ｗ２の側面は、配線保護層５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、チップの縁から空洞３１，３８を介して進入してきた水分Ｈ2 Ｏは、配線Ｗ１，Ｗ２の金属に直接到達することがない。
【１０８７】
従って、個々の配線Ｗ１，Ｗ２を水分Ｈ2 Ｏから保護することができる。
【１０８８】
また、この実施の形態における半導体装置（チップ）が搭載されるパッケ−ジに、パッケ−ジ外部と内部を接続する穴を設けておけば、空洞３１，３８は、空気で満たされると共に、この空気が循環することにより、チップ内で生じる熱は、パッケ−ジ外部へ効率よく排出される。
【１０８９】
従って、熱による不良が発生し難い半導体装置を提供することができる。
【１０９０】
また、配線Ｗ１，Ｗ２の側面は、配線保護膜５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、配線Ｗ１，Ｗ２にヒロックが発生し難くなる。
【１０９１】
次に、図１４３の半導体装置の製造方法について説明する。
【１０９２】
まず、図１４４に示すように、絶縁層２５上に炭素層３９を形成するまでを、上述の第１８の実施の形態における製造方法と同様の方法により行う。
【１０９３】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【１０９４】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【１０９５】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【１０９６】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【１０９７】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層３９を形成する。ここで、炭素層３９の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【１０９８】
スパッタリング法により、炭素層３９上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材をパタ−ニングする。このマスク材をマスクにして、異方性エッチングにより炭素層３９をエッチングする。
なお、ＰＥＰにより、直接、炭素層３９をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層３９をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【１０９９】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材をマスクに炭素層３９をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層３９をエッチングするのがよい。
【１１００】
この後、マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、酸化シリコンから構成される配線保護層５０を、絶縁層２５上及び炭素層３９上に形成する。
【１１０１】
次に、図１４５に示すように、ＲＩＥにより配線保護層をエッチングし、配線保護層５０ａ，５０ｂを炭素層３９の溝の側壁のみに残存させる。スパッタリング法又はＣＶＤ法により、炭素層３９上及び炭素層３９に形成された溝内に、銅、アルミニウム合金などなどから構成される金属層２８を形成する。
【１１０２】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属であってもよい。
【１１０３】
次に、図１４６に示すように、化学機械的研磨（ＣＭＰ）により、炭素層３９の間の溝内にのみ、配線保護層５０ａ，５０ｂ及び金属層２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。
【１１０４】
なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【１１０５】
次に、図１４７に示すように、スパッタリング法により、炭素層３９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層３９が除去されてしまう可能性があるからである。
【１１０６】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【１１０７】
次に、図１４８及び図１４９に示すように、炭素層３９を灰化し、炭素層３９を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。炭素層３９の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【１１０８】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層３９の体積の膨脹による絶縁層３０の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【１１０９】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層３９の体積の膨脹による絶縁層３０の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層３０の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【１１１０】
次に、図１５０に示すように、ＣＶＤ法を用いて、絶縁層３０上に低い誘電率を有する絶縁層（例えば、弗素を含むＴＥＯＳなど）３２を形成する。
【１１１１】
次に、図１５１に示すように、ＰＥＰ（写真蝕刻工程）及びＲＩＥ（反応性イオンエッチング）を用いて、配線Ｗ１に達するビアホ−ルを絶縁層３０，３２に設ける。
【１１１２】
次に、図１５２に示すように、選択成長法を用いて、ビアホ−ル内のみに、タングステンやタンタルなどの高融点金属から構成される導電層３３ａ，３３ｂを埋め込む。
【１１１３】
なお、絶縁層３０，３２のビアホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【１１１４】
次に、図１５３に示すように、配線Ｗ１を形成する際に使用した工程と同様の工程により配線Ｗ２を形成する。
【１１１５】
即ち、まず、スパッタリング法により、絶縁層３２上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、配線Ｗ２の厚さと等しい値に設定されている。スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。
【１１１６】
この後、ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材をパタ−ニングする。マスク材をマスクにして、異方性エッチングにより炭素層をエッチングする。マスク材を除去し、スパッタリング法又はＣＶＤ法、及びＲＩＥを用いて、例えば、酸化シリコンから構成される配線保護層５１ａ，５１ｂを、炭素層の溝の側壁に形成する。
【１１１７】
スパッタリング法又はＣＶＤ法により、炭素層上及び炭素層に形成された溝内に、銅、アルミニウム合金などなどから構成される金属３５ａ，３５ｂを形成する。化学機械的研磨（ＣＭＰ）により、炭素層の溝内にのみ、配線保護層５１ａ，５１ｂ及び金属３５ａ，３５ｂを残存させ、配線Ｗ２を形成する。
【１１１８】
スパッタリング法により、炭素層上及び配線Ｗ２上に絶縁層（例えば、シリコン酸化層）３７を形成する。この後、炭素層を灰化し、炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【１１１９】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図１４３の半導体装置を提供することができる。
【１１２０】
また、マスク材は、炭素層をパタ−ニングした後、炭素層の灰化前に、除去されている。従って、炭素層の灰化を迅速かつ正確に行うことができる。
【１１２１】
図１５４は、本発明の第２４の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【１１２２】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【１１２３】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【１１２４】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【１１２５】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの側面を覆う配線保護層５０ａ，５０ｂとから構成されている。
【１１２６】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【１１２７】
また、配線保護層５０ａ，５０ｂは、例えば、酸化シリコン、窒化シリコンなどの絶縁体、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、又はモリブデンなどから構成することができる。即ち、配線保護層５０ａ，５０ｂは、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【１１２８】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１１２９】
なお、絶縁層２９は、配線Ｗ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【１１３０】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの側面を覆う配線保護層５１ａ，５１ｂとから構成される配線Ｗ２が形成されている。
【１１３１】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属から構成してもよい。
【１１３２】
また、配線保護層５１ａ，５１ｂは、例えば、酸化シリコン、窒化シリコンなどの絶縁体、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、又はモリブデンなどから構成することができる。即ち、配線保護層５１ａ，５１ｂは、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【１１３３】
配線Ｗ２の上部と下部の間には、絶縁層（例えば、シリコン酸化層）４３が形成されている。この絶縁層４３は、配線Ｗ２に支えられている。配線Ｗ２の下部は、柱状であり、また、配線Ｗ２の上部は、線状であり、絶縁層４３上に配置されている。
【１１３４】
配線Ｗ２上には、絶縁層（例えば、シリコン酸化層）３７が形成されている。配線Ｗ２の下部の間（上下の配線Ｗ１と配線Ｗ２の間）は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１１３５】
配線Ｗ２の上部の間（左右の配線Ｗ２の間）は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１１３６】
なお、空洞３１，３８，４０を製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞３１，３８，４０内に空気を満たすようにしてもよい。
【１１３７】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３８が形成されている。
【１１３８】
さらに、導電層３５ａ，３５ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞４０が形成されている。
【１１３９】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【１１４０】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１１４１】
また、配線Ｗ１，Ｗ２の側面は、配線保護層５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、チップの縁から空洞３１，３８，４０を介して進入してきた水分Ｈ2 Ｏは、配線Ｗ１，Ｗ２の金属に直接到達することがない。
【１１４２】
従って、個々の配線Ｗ１，Ｗ２を水分Ｈ2 Ｏから保護することができる。
【１１４３】
また、この実施の形態における半導体装置（チップ）が搭載されるパッケ−ジに、パッケ−ジ外部と内部を接続する穴を設けておけば、空洞３１，３８は、空気で満たされると共に、この空気が循環することにより、チップ内で生じる熱は、パッケ−ジ外部へ効率よく排出される。
【１１４４】
従って、熱による不良が発生し難い半導体装置を提供することができる。
【１１４５】
また、配線Ｗ１，Ｗ２の側面は、配線保護膜５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、配線Ｗ１，Ｗ２にヒロックが発生し難くなる。
【１１４６】
次に、図１５４の半導体装置の製造方法について説明する。
【１１４７】
まず、図１５５に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第２２の実施の形態における製造方法と同様の方法により行う。
【１１４８】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【１１４９】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【１１５０】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【１１５１】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【１１５２】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【１１５３】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材２９をパタ−ニングする。このマスク材２９をマスクにして、異方性エッチングにより炭素層をエッチングする。
【１１５４】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【１１５５】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【１１５６】
この後、スパッタリング法又はＣＶＤ法により、例えば、酸化シリコンから構成される配線保護層を、炭素層上及び炭素層に形成された溝内に形成する。ＲＩＥにより配線保護層をエッチングし、配線保護層５０ａ，５０ｂを炭素層に形成された溝の側壁のみに残存させる。スパッタリング法又はＣＶＤ法により、配線保護層５０上に、銅、アルミニウム合金などから構成される金属層２８ａ，２８ｂを形成する。
【１１５７】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属であってもよい。
【１１５８】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、配線保護層５０ａ，５０ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【１１５９】
スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層が除去されてしまう可能性があるからである。
【１１６０】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【１１６１】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【１１６２】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上に絶縁層（例えば、シリコン酸化層）４３を約０．０５μｍの厚さで形成する。
【１１６３】
なお、絶縁層４３は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層４３を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層４３の形成時に、炭素層４１が除去されてしまう可能性があるからである。
【１１６４】
また、絶縁層４３の厚さは、絶縁層４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層４３の種類や質などにより、絶縁層４３の最適な厚さは、それぞれ異なる。
【１１６５】
続けて、スパッタリング法により、絶縁層４３上に炭素層４４を形成する。
【１１６６】
この後、炭素層４４をパタ−ニングして、配線を形成するための溝を炭素層４４に設ける。炭素層４４のパタ−ニングには、ＰＥＰ（写真蝕刻工程）とＲＩＥを用いる方法と、ＰＥＰとＲＩＥで加工したマスク材をマスクにパタ−ニングする方法の２つがある。
【１１６７】
本実施例では、ＰＥＰとＲＩＥを用いる方法について述べる。即ち、炭素層４４上にレジスト４５を形成する。レジスト４５をパタ−ニングした後、このレジスト４５をマスクに異方性エッチングにより炭素層４４をエッチングし、炭素層４４に溝を形成する。
【１１６８】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４５を除去する。なお、酸素プラズマ処理は炭素層４４の消滅を招くため、この酸素プラズマ処理はレジスト４５の剥離に用いない。
【１１６９】
次に、図１５６に示すように、炭素層４４上に再びレジスト４６を形成する。レジスト４６をパタ−ニングした後、このレジスト４６をマスクにして異方性エッチングにより溝の底部に露出した絶縁層４３及び炭素層４１をエッチングする。
【１１７０】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４６を除去する。なお、酸素プラズマ処理は炭素層４６の消滅を招くため、この酸素プラズマ処理はレジスト４６の剥離に用いない。
【１１７１】
次に、図１５７に示すように、異方性エッチングにより、溝の底部に露出した絶縁層３０を除去し、配線Ｗ１に達するビアホ−ルを形成する。
【１１７２】
スパッタリング法又はＣＶＤ法により、例えば、酸化シリコンから構成される配線保護層５１ａ，５１ｂを、炭素層４４の溝の側壁及び炭素層４１のビアホ−ルの側壁に形成する。また、スパッタリング法又はＣＶＤ法により、炭素層４４上、炭素層４４の溝内及び炭素層４１のビアホ−ル内に、銅、アルミニウム合金などなどから構成される金属層３５を形成する。
【１１７３】
次に、図１５８に示すように、化学機械的研磨（ＣＭＰ）により、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に、それぞれ配線保護層５１ａ，５１ｂ及び金属３５ａ，３５ｂを残存させる。また、スパッタリング法により、炭素層４４上に絶縁層（例えば、シリコン酸化層）３７を、約０．０５μｍの厚さで形成する。
【１１７４】
なお、絶縁層３７，４３の厚さは、絶縁層３７，４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７，４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７，４３の種類や質などにより、絶縁層３７，４３の最適な厚さは、それぞれ異なる。
【１１７５】
次に、図１５９及び図１６０に示すように、酸素雰囲気中での熱処理又は酸素プラズマ処理により、炭素層４１，４４を同時を灰化し、炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換し、炭素層４４を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【１１７６】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝又はビアホ−ルを有する絶縁層に炭素層を用い、かつ、溝内及びビアホ−ル内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【１１７７】
また、配線Ｗ２は、コンタクトプラグを用いることなく、配線Ｗ１に直接接続されるているため、製造工程数を減らすことができる。
【１１７８】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【１１７９】
図１６１は、本発明の第２５の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【１１８０】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【１１８１】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【１１８２】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【１１８３】
配線Ｗ１は、絶縁層２５上に配置され、導電層２６ａ，２６ｂに接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの側面を覆う配線保護層５０ａ，５０ｂとから構成されている。
【１１８４】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属から構成してもよい。
【１１８５】
また、配線保護層５０ａ，５０ｂは、例えば、酸化シリコン、窒化シリコンなどの絶縁体、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、又はモリブデンなどから構成することができる。即ち、配線保護層５０ａ，５０ｂは、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【１１８６】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１に支えられている。配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１１８７】
絶縁層３０は、配線Ｗ１間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【１１８８】
絶縁層３０には、配線Ｗ１に達するコンタクトホ−ルが形成されている。このコンタクトホ−ル内及びコンタクトホ−ル上には、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの側面を覆う配線保護層５１ａ，５１ｂとから構成される配線Ｗ２が形成されている。
【１１８９】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。
【１１９０】
また、配線保護層５１ａ，５１ｂは、例えば、酸化シリコン、窒化シリコンなどの絶縁体、窒化チタニウム、チタニウムとタングステンの合金、白金などの遷移金属又はその合金、又はモリブデンなどから構成することができる。即ち、配線保護層５１ａ，５１ｂは、薬品に腐食され難く、酸化され難いものであれば何でもよい。
【１１９１】
配線Ｗ２の上部と下部の間には、絶縁層（例えば、シリコン酸化層）４３が形成されている。この絶縁層４３は、配線Ｗ２に支えられている。配線Ｗ２の下部は、柱状であり、また、配線Ｗ２の上部は、線状であり、絶縁層４３上に配置されている。
【１１９２】
配線Ｗ２上には、絶縁層（例えば、シリコン酸化層）３７が形成されている。配線Ｗ２の下部の間（上下の配線Ｗ１と配線Ｗ２の間）は、空洞（キャビティ）４０になっている。この空洞４０には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１１９３】
配線Ｗ２の上部の間（左右の配線Ｗ２の間）は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１１９４】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【１１９５】
さらに、導電層３５ａ，３５ｂの間、即ち、配線Ｗ１と配線Ｗ２の間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０が形成されている。
この混合ガスの誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【１１９６】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１１９７】
また、配線Ｗ１，Ｗ２の側面は、配線保護層５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、チップの縁から空洞３１，３８，４０を介して進入してきた水分Ｈ2 Ｏは、配線Ｗ１，Ｗ２の金属に直接到達することがない。
【１１９８】
従って、個々の配線Ｗ１，Ｗ２を水分Ｈ2 Ｏから保護することができる。
【１１９９】
また、この実施の形態における半導体装置（チップ）が搭載されるパッケ−ジに、パッケ−ジ外部と内部を接続する穴を設けておけば、空洞３１，３８は、空気で満たされると共に、この空気が循環することにより、チップ内で生じる熱は、パッケ−ジ外部へ効率よく排出される。
【１２００】
従って、熱による不良が発生し難い半導体装置を提供することができる。
【１２０１】
また、配線Ｗ１，Ｗ２の側面は、配線保護膜５０ａ，５０ｂ；５１ａ，５１ｂに覆われているため、配線Ｗ１，Ｗ２にヒロックが発生し難くなる。
【１２０２】
次に、図１６１の半導体装置の製造方法について説明する。
【１２０３】
まず、図１６２に示すように、絶縁層２５上に配線Ｗ１を形成するまでを、上述の第２３の実施の形態における製造方法と同様の方法により行う。
【１２０４】
即ち、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【１２０５】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【１２０６】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【１２０７】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【１２０８】
スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層を形成する。ここで、炭素層の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【１２０９】
スパッタリング法により、炭素層上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）を、約０．０５μｍの厚さで形成する。ＰＥＰ（写真蝕刻工程）及び異方性エッチングを用いて、マスク材をパタ−ニングする。このマスク材をマスクにして、異方性エッチングにより炭素層をエッチングする。
【１２１０】
なお、ＰＥＰにより、直接、炭素層をエッチングすることなく、ＰＥＰで加工したマスク材をマスクにして炭素層をエッチングする理由は、上述の第２の実施の形態における製造方法で説明した理由と同じである。
【１２１１】
従って、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材をマスクに炭素層をエッチングし、導電層２６ａ，２６ｂがＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により腐蝕されないような材質である場合には、レジストをマスクに炭素層をエッチングするのがよい。
【１２１２】
この後、マスク材を除去し、スパッタリング法又はＣＶＤ法により、例えば、酸化シリコンから構成される配線保護層５０ａ，５０ｂを、炭素層に形成された溝の側壁に形成する。スパッタリング法又はＣＶＤ法により、炭素層上及び炭素層に形成された溝内に、銅、アルミニウム合金などから構成される金属層２８ａ，２８ｂを形成する。
【１２１３】
なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステン、タンタルなどの高融点金属であってもよい。
【１２１４】
化学機械的研磨（ＣＭＰ）により、炭素層の間の溝内にのみ、配線保護層５０ａ，５０ｂ及び金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングにより配線Ｗ１を形成するようにしてもよい。
【１２１５】
スパッタリング法により、マスク材２９上及び配線Ｗ１上に絶縁層（例えば、シリコン酸化層）３０を形成する。ここで、絶縁層３０は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層３０を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層３０の形成時に、炭素層が除去されてしまう可能性があるからである。
【１２１６】
また、絶縁層３０の厚さは、絶縁層３０がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３０の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３０の種類や質などにより、絶縁層３０の最適な厚さは、それぞれ異なる。
【１２１７】
この後、炭素層を灰化し、この炭素層を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。
【１２１８】
上述の工程により配線Ｗ１を形成した後、スパッタリング法により、絶縁層３０上に炭素層４１を形成する。また、スパッタリング法により、炭素層４１上に絶縁層（例えば、シリコン酸化層）４３を約０．０５μｍの厚さで形成する。
【１２１９】
なお、絶縁層４３は、ＣＶＤ法により形成しない方がよい。なぜなら、絶縁層４３を形成する際の反応ガス中には、酸素Ｏ2 ガスが含まれているため、絶縁層４３の形成時に、炭素層４１が除去されてしまう可能性があるからである。
【１２２０】
また、絶縁層４３の厚さは、絶縁層４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層４３の種類や質などにより、絶縁層４３の最適な厚さは、それぞれ異なる。
【１２２１】
続けて、スパッタリング法により、絶縁層４３上に炭素層４４を形成する。
【１２２２】
この後、炭素層４４をパタ−ニングして、配線を形成するための溝を炭素層４４に設ける。炭素層４４パタ−ニングには、ＰＥＰ（写真蝕刻工程）とＲＩＥを用いる方法と、ＰＥＰとＲＩＥで加工したマスク材をマスクにパタ−ニングする方法の２つがある。
【１２２３】
本実施例では、ＰＥＰとＲＩＥを用いる方法について述べる。即ち、炭素層４４上にレジスト４５を形成する。レジスト４５をパタ−ニングした後、このレジスト４５をマスクに異方性エッチングにより炭素層４４をエッチングし、炭素層４４に溝を形成する。
【１２２４】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４５を除去する。なお、酸素プラズマ処理は炭素層４４の消滅を招くため、この酸素プラズマ処理はレジスト４５の剥離に用いない。
【１２２５】
次に、図１６３に示すように、炭素層４４上に再びレジスト４６を形成する。レジスト４６をパタ−ニングした後、このレジスト４６をマスクにして異方性エッチングにより溝の底部に露出した絶縁層４３及び炭素層４１をエッチングする。
【１２２６】
この後、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液を用いて、レジスト４６を除去する。なお、酸素プラズマ処理は炭素層４６の消滅を招くため、この酸素プラズマ処理はレジスト４６の剥離に用いない。
【１２２７】
次に、図１６４に示すように、異方性エッチングにより、溝の底部に露出した絶縁層３０をエッチングし、溝の底部の一部に配線Ｗ１に達するビアホ−ルを形成する。
【１２２８】
スパッタリング法又はＣＶＤ法により、例えば、酸化シリコンから構成される配線保護層５１ａ，５１ｂを、炭素層４４の溝の側壁及び炭素層４１のビアホ−ルの側壁に形成する。また、スパッタリング法又はＣＶＤ法により、炭素層４４上、炭素層４４の溝内及び炭素層４１のビアホ−ル内に、銅、アルミニウム合金などなどから構成される金属層３５を形成する。
【１２２９】
次に、図１６５に示すように、化学機械的研磨（ＣＭＰ）により、炭素層４４の間の溝内及び炭素層４１のビアホ−ル内に、それぞれ配線保護層５１ａ，５１ｂ及び金属層３５ａ，３５ｂを残存させる。また、スパッタリング法により、炭素層４４上に絶縁層（例えば、シリコン酸化層）３７を、約０．０５μｍの厚さで形成する。
【１２３０】
なお、絶縁層３７，４３の厚さは、絶縁層３７，４３がシリコン酸化層の場合は、０．０１〜０．１μｍの範囲にあるのが、絶縁層３７，４３の破裂なしに灰化を行うのに都合がよい。但し、絶縁層３７，４３の種類や質などにより、絶縁層３７，４３の最適な厚さは、それぞれ異なる。
【１２３１】
次に、図１６６及び図１６７に示すように、酸素雰囲気中での熱処理又は酸素プラズマ処理により、炭素層４１，４４を同時を灰化し、炭素層４１を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞４０に変換し、炭素層４４を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８に変換する。
【１２３２】
上述の製造方法によれば、配線Ｗ１，Ｗ２を形成するための溝又はビアホ−ルを有する絶縁層に炭素層を用い、かつ、溝内及びビアホ−ル内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。
【１２３３】
また、配線Ｗ２は、コンタクトプラグを用いることなく、配線Ｗ１に直接接続されるているため、製造工程数を減らすことができる。
【１２３４】
これにより、多層配線構造の半導体装置において、同一層（左右）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たし、かつ、異なる層（上下）の配線間に酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気を満たすことができる。
【１２３５】
また、マスク材は、炭素層をパタ−ニングした後、炭素層の灰化前に、除去されている。従って、炭素層の灰化を迅速かつ正確に行うことができる。
【１２３６】
図１６８は、本発明の第２６の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、絶縁層２５が形成されている。絶縁層２５上には、配線Ｗ１が形成されている。配線Ｗ１は、例えば、銅、アルミニウム合金などの金属２８ａ，２８ｂと、この金属２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【１２３７】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【１２３８】
互いに隣接する配線Ｗ１の間隔は、Ｈである。この間隔Ｈが非常に広い場合、配線Ｗ１の間には、ダミ−配線Ｄ１が形成される。
【１２３９】
ダミ−配線Ｄ１は、例えば、銅、アルミニウム合金などの金属層２８ｄ，２８ｄと、この金属層２８ｄ，２８ｄの底面及び側面を覆うＵ字溝状のバリア層２７ｄ，２７ｄとから構成されている。
【１２４０】
なお、ダミ−配線Ｄ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ｄ，２７ｄは、例えば、チタンと窒化チタンの積層などから構成することができる。
【１２４１】
配線Ｗ１の上部には、絶縁層２９，３０が形成されている。この絶縁層２９，３０は、配線Ｗ１及びダミ−配線Ｄ１に支えられている。配線Ｗ１及びダミ−配線Ｄ１の間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１２４２】
なお、ダミ−配線Ｄ１は、絶縁層２９，３０が空洞３１内に崩れ落ちないようにするためのものであり、通常の配線としての機能を有していない。
【１２４３】
また、絶縁層２９は、配線Ｗ１及びダミ−配線Ｄ１のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３０は、配線Ｗ１及びダミ−配線Ｄ１の間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【１２４４】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。
【１２４５】
絶縁層３２上には、配線Ｗ２が形成されている。配線Ｗ２は、例えば、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【１２４６】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【１２４７】
互いに隣接する配線Ｗ２の間隔は、Ｈである。この間隔Ｈが非常に広い場合、配線Ｗ２の間には、ダミ−配線Ｄ２が形成される。
【１２４８】
ダミ−配線Ｄ２は、例えば、銅、アルミニウム合金などの金属層３５ｄ，３５ｄと、この金属層３５ｄ，３５ｄの底面及び側面を覆うＵ字溝状のバリア層３４ｄ，３４ｄとから構成されている。
【１２４９】
なお、ダミ−配線Ｄ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ｄ，３４ｄは、例えば、チタンと窒化チタンの積層などから構成することができる。
【１２５０】
配線Ｗ２の上部には、絶縁層３６，３７が形成されている。この絶縁層３６，３７は、配線Ｗ２及びダミ−配線Ｄ２に支えられている。配線Ｗ２及びダミ−配線Ｄ２の間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１２５１】
なお、ダミ−配線Ｄ２は、絶縁層３６，３７が空洞３８内に崩れ落ちないようにするためのものであり、通常の配線としての機能を有していない。
【１２５２】
また、絶縁層３６は、配線Ｗ２及びダミ−配線Ｄ２のパタ−ンを決定するもので、例えば、シリコン酸化層やシリコン窒化層などから構成される。絶縁層３７は、配線Ｗ２及びダミ−配線Ｄ２の間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【１２５３】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【１２５４】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【１２５５】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１２５６】
また、互いに隣接する配線Ｗ１の間隔Ｈが非常に広い場合に、配線Ｗ１の間には、ダミ−配線Ｄ１を形成している。同様に、互いに隣接する配線Ｗ２の間隔Ｈが非常に広い場合に、配線Ｗ２の間には、ダミ−配線Ｄ２を形成している。
【１２５７】
従って、配線Ｗ１，Ｗ２上の絶縁膜が空洞３１，３８内に崩れ落ちるという事態が生じることもない。
【１２５８】
図１６９は、本発明の第２７の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、絶縁層２５が形成されている。絶縁層２５上には、配線Ｗ１が形成されている。配線Ｗ１は、例えば、銅、アルミニウム合金などの金属層２８ａ，２８ｂと、この金属層２８ａ，２８ｂの底面及び側面を覆うＵ字溝状のバリア層２７ａ，２７ｂとから構成されている。
【１２５９】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【１２６０】
互いに隣接する配線Ｗ１の間隔は、Ｈである。この間隔Ｈが非常に広い場合、配線Ｗ１の間には、ダミ−配線Ｄ１が形成される。
【１２６１】
ダミ−配線Ｄ１は、例えば、銅、アルミニウム合金などの金属層２８ｄ，２８ｄと、この金属層２８ｄ，２８ｄの底面及び側面を覆うＵ字溝状のバリア層２７ｄ，２７ｄとから構成されている。
【１２６２】
なお、ダミ−配線Ｄ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ｄ，２７ｄは、例えば、チタンと窒化チタンの積層などから構成することができる。
【１２６３】
配線Ｗ１の上部には、絶縁層３０が形成されている。この絶縁層３０は、配線Ｗ１及びダミ−配線Ｄ１に支えられている。配線Ｗ１及びダミ−配線Ｄ１の間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１２６４】
なお、ダミ−配線Ｄ１は、絶縁層３０が空洞３１内に崩れ落ちないようにするためのものであり、通常の配線としての機能を有していない。
【１２６５】
絶縁層３０は、配線Ｗ１及びダミ−配線Ｄ１の間に空洞３１を設ける際に重要となると共に、絶縁層３０上に層を積み重ねる際の土台となる重要なものである。絶縁層３０は、例えば、シリコン酸化膜などから構成される。
【１２６６】
絶縁層３０上には、絶縁層３２が形成されている。絶縁層３２は、例えば、シリコン酸化層から構成される。
【１２６７】
絶縁層３２上には、配線Ｗ２が形成されている。配線Ｗ２は、例えば、銅、アルミニウム合金などの金属層３５ａ，３５ｂと、この金属層３５ａ，３５ｂの底面及び側面を覆うＵ字溝状のバリア層３４ａ，３４ｂとから構成されている。
【１２６８】
なお、配線Ｗ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ａ，３４ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【１２６９】
互いに隣接する配線Ｗ２の間隔は、Ｈである。この間隔Ｈが非常に広い場合、配線Ｗ２の間には、ダミ−配線Ｄ２が形成される。
【１２７０】
ダミ−配線Ｄ２は、例えば、銅、アルミニウム合金などの金属３５ｄ，３５ｄと、この金属３５ｄ，３５ｄの底面及び側面を覆うＵ字溝状のバリア層３４ｄ，３４ｄとから構成されている。
【１２７１】
なお、ダミ−配線Ｄ２は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層３４ｄ，３４ｄは、例えば、チタンと窒化チタンの積層などから構成することができる。
【１２７２】
配線Ｗ２の上部には、絶縁層３７が形成されている。この絶縁層３７は、配線Ｗ２及びダミ−配線Ｄ２に支えられている。配線Ｗ２及びダミ−配線Ｄ２の間は、空洞（キャビティ）３８になっている。この空洞３８には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１２７３】
なお、ダミ−配線Ｄ２は、絶縁層３７が空洞３８内に崩れ落ちないようにするためのものであり、通常の配線としての機能を有していない。
【１２７４】
絶縁層３７は、配線Ｗ２及びダミ−配線Ｄ２の間に空洞３８を設ける際に重要となると共に、絶縁層３７上に層を積み重ねる際の土台となる重要なものである。絶縁層３７は、例えば、シリコン酸化膜などから構成される。
【１２７５】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１が形成され、配線Ｗ２間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３８が形成されている。
【１２７６】
この混合ガスの誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【１２７７】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１２７８】
また、互いに隣接する配線Ｗ１の間隔Ｈが非常に広い場合に、配線Ｗ１の間には、ダミ−配線Ｄ１を形成している。同様に、互いに隣接する配線Ｗ２の間隔Ｈが非常に広い場合に、配線Ｗ２の間には、ダミ−配線Ｄ２を形成している。
【１２７９】
従って、配線Ｗ１，Ｗ２上の絶縁膜が空洞３１，３８内に崩れ落ちるという事態が生じることもない。
【１２８０】
図１７０は、本発明の第２８の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）１１上には、絶縁層（例えば、シリコン酸化層）１２が形成されている。配線１３は、絶縁層１２上に配置されている。配線１３は、銅、アルミニウム合金などの金属、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成されている。
【１２８１】
配線１３間を満たすことがない板状の絶縁層１４は、配線１３を柱として、配線１３上に形成されている。つまり、配線１３間は、空洞（キャビティ）１５になっている。空洞１５内には、誘電率εが１．０程度のガス、即ち、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされている。
【１２８２】
絶縁層１４は、例えば、酸化シリコン、酸化ジルコニウム、酸化ハフニウム、酸化クロムなどから構成される。
【１２８３】
なお、空洞１５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞１５内に空気を満たすようにしてもよい。
【１２８４】
さらに、配線１３と絶縁層１４の間には、結合層６１が形成されている。この結合層６１は、配線１３と絶縁層１４を互いに強固に結合する役割を果たしている。
【１２８５】
結合層６１は、配線１３を構成する金属と、シリコン、ジルコニウム、ハフニウム、クロムなどの材料とから構成される。
【１２８６】
上記構成の半導体装置によれば、配線１３間には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス、又は空気が満たされている。この混合ガス又は空気の誘電率εは、１．０程度である。これにより、配線１３間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１２８７】
また、配線１３と絶縁層１４の間には結合層６１が形成されているため、配線１３と絶縁層１４は、この結合層６１により互いに強固に結合される。従って、配線間が空洞であっても、強度的に十分な半導体装置を提供できる。
【１２８８】
次に、図１７０の半導体装置の製造方法について説明する。
【１２８９】
まず、図１７１に示すように、半導体基板１１上に絶縁層１２を形成する。スパッタリング法などにより絶縁層１２上に炭素（カ−ボン）層１６を形成する。ここで、炭素層１６の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【１２９０】
スパッタリング法又はＣＶＤ法により、炭素層１６上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）１７を形成する。ここで、マスク材１７が酸化物により構成されている場合には、マスク材１７は、スパッタリング法により形成するのがよい。ＣＶＤ法を用いる場合、反応ガスに含まれる酸素により炭素層１６が消滅する場合があるからである。
【１２９１】
次に、図１７２に示すように、マスク材１７上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材１７をパタ−ニングする。この後、レジストを剥離し、マスク材１７をマスクにして、異方性エッチングにより炭素層１６をエッチングし、炭素層１６に溝を形成する。
【１２９２】
なお、炭素層１６は、レジストをマスクにしてエッチングしてもよい。
【１２９３】
レジストの剥離は、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液により行われる。レジストは、酸素プラズマ処理でも剥離できるが、酸素プラズマ処理を用いると、炭素層１６も消滅してしまうからである。
【１２９４】
次に、図１７３に示すように、ＣＶＤ法又はスパッタリング法により、半導体基板１１上の全面に銅などから構成される導電層を形成する。化学機械的研磨（ＣＭＰ）により、炭素層１６の間の溝内にのみ導電層を残存させ、配線１３を形成する。
【１２９５】
なお、ＣＭＰの代わりに、異方性エッチング又は等方性エッチングを用いて配線１３を形成するようにしてもよい。
【１２９６】
この後、マスク材１７は、剥離される。
【１２９７】
次に、図１７４に示すように、スパッタリング法により、配線１３及び炭素層１６上に、シリコン層（アモルファスシリコン、多結晶シリコンなど）６０を形成する。
【１２９８】
次に、図１７５及び図１７６に示すように、炭素層１６を灰化し、炭素層１６を、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされた空洞１５に変換する。なお、炭素層１６の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【１２９９】
一つめは、酸素雰囲気中（酸素を含む雰囲気のことをいう、例えば大気中でもよい）での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層１６が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層１６の体積の膨脹による絶縁層１４の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【１３００】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層１６が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層１６の体積の膨脹による絶縁層１４の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層１４の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【１３０１】
炭素層１６の灰化の際、シリコン層６０は、絶縁層（シリコン酸化層）１４に変化する。即ち、炭素層１６の灰化に使用する酸素がシリコン層６０と反応して絶縁層１４が形成される。
【１３０２】
また、同時に、配線１３と絶縁層１４の間には、結合層６１が形成される。この結合層６１は、炭素層１６の灰化時に、配線１３を構成する材料（銅、アルミニウムなど）とシリコンが反応することにより形成される。
【１３０３】
なお、灰化処理前に配線１３上に設ける層は、シリコン層に限られない。即ち、炭素層１６の灰化時に、絶縁層に変わると共に、配線を構成する材料と反応して結合層を形成する材料であればよい。
【１３０４】
そのような材料としては、例えば、ハフニウム、ジルコニウム、クロムなどが考えられる。
【１３０５】
上述の方法によれば、配線を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図１７０の半導体装置を提供することができる。また、炭素層の灰化時に、シリコン層が絶縁層に変化すると共に、シリコン層と配線との間に結合層が形成され、シリコン層と配線が強固に結合される。従って、配線間が空洞である半導体装置の機械的強度を改善することができる。
【１３０６】
図１７７は、本発明の第２９の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）１１上には、絶縁層（例えば、シリコン酸化層）１２が形成されている。配線１３は、絶縁層１２上に配置されている。配線１３は、銅、アルミニウム合金などの金属、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成されている。
【１３０７】
絶縁層１２と配線１３の間には、金属層６２が形成されている。金属層６２は、ジルコニウム、ハフニウム、ベリリウム、マグネシウム、スカンジウム、チタン、マンガン、コバルト、ニッケル、イットリウム、インジウム、バリウム、ランタン、セリウム、ルテニウム、鉛、ビスマス、トリウム、クロムなどの材料から構成される。
【１３０８】
配線１３間は、空洞（キャビティ）１５になっている。空洞１５内には、誘電率εが１．０程度のガス、即ち、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされている。
【１３０９】
配線１３の側壁及び配線間の空洞１５上には、酸化金属層６３が形成されている。酸化金属層６３は、金属層６２を構成する材料の酸化物から構成される。なお、配線１３の側壁及び配線間の空洞１５上には、酸化金属層でなく、窒化金属層を設けてもよい。この場合、窒化金属層は、金属層６２を構成する材料の窒化物から構成される。
【１３１０】
配線１３上及び酸化金属層６３上には、絶縁層６４が形成されている。絶縁層６４は、例えば、酸化シリコン、酸化ジルコニウム、酸化ハフニウム、酸化クロムなどから構成される。
【１３１１】
なお、空洞１５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞１５内に空気を満たすようにしてもよい。
【１３１２】
上記構成の半導体装置によれば、配線１３間には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス、又は空気が満たされている。この混合ガス又は空気の誘電率εは、１．０程度である。これにより、配線１３間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１３１３】
また、配線１３の側壁及び配線間の空洞１５上には、酸化金属層６３が形成されている。この酸化金属層６３は、機械的強度に優れているため、配線間が空洞１５であっても、強度的に十分な半導体装置を提供できる。
【１３１４】
次に、図１７７の半導体装置の製造方法について説明する。
【１３１５】
まず、図１７８に示すように、半導体基板１１上に絶縁層１２を形成する。スパッタリング法などにより絶縁層１２上に炭素（カ−ボン）層１６を形成する。ここで、炭素層１６の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【１３１６】
スパッタリング法又はＣＶＤ法により、炭素層１６上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）１７を形成する。ここで、マスク材１７が酸化物により構成されている場合には、マスク材１７は、スパッタリング法により形成するのがよい。ＣＶＤ法を用いる場合、反応ガスに含まれる酸素により炭素層１６が消滅する場合があるからである。
【１３１７】
次に、マスク材１７上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材１７をパタ−ニングする。この後、レジストを剥離し、マスク材１７をマスクにして、異方性エッチングにより炭素層１６をエッチングし、炭素層１６に溝を形成する。
【１３１８】
なお、炭素層１６は、レジストをマスクにしてエッチングしてもよい。
【１３１９】
レジストの剥離は、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液により行われる。レジストは、酸素プラズマ処理でも剥離できるが、酸素プラズマ処理を用いると、炭素層１６も消滅してしまうからである。
【１３２０】
この後、マスク材１７は、剥離される。
【１３２１】
次に、図１７９に示すように、ＣＶＤ法又はスパッタリング法により、半導体基板１１上の全面、即ち炭素層１６の溝の内面及び上面に、金属層６２を形成する。この金属層６２は、ジルコニウム、ハフニウム、ベリリウム、マグネシウム、スカンジウム、チタン、マンガン、コバルト、ニッケル、イットリウム、インジウム、バリウム、ランタン、セリウム、ルテニウム、鉛、ビスマス、トリウム、クロムなどの材料から構成される。
【１３２２】
続けて、ＣＶＤ法又はスパッタリング法により、金属層６２上に銅、アルミニウムなどから構成される導電層を形成する。化学機械的研磨（ＣＭＰ）により、炭素層１６の間の溝内にのみ導電層を残存させ、配線１３を形成する。
【１３２３】
なお、ＣＭＰの代わりに、異方性エッチング又は等方性エッチングを用いて配線１３を形成するようにしてもよい。
【１３２４】
次に、図１８０及び図１８１に示すように、炭素層１６を灰化し、炭素層１６を、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされた空洞１５に変換する。なお、炭素層１６の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【１３２５】
一つめは、酸素雰囲気中（酸素を含む雰囲気のことをいう、例えば大気中でもよい）での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層１６が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層１６の体積の膨脹による絶縁層１４の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【１３２６】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層１６が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層１６の体積の膨脹による絶縁層１４の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層１４の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【１３２７】
次に、図１８２に示すように、酸素雰囲気中において、選択酸化処理（温度約４５０℃、時間３０分程度）を行い、金属層６２の一部、即ち配線１３の側壁及び配線間の空洞１５上に存在する金属層６２を酸化する。その結果、配線１３の側壁及び配線間の空洞１５上の金属層６２は、酸化金属層６３に変化する。
【１３２８】
なお、選択酸化処理の温度、時間などは、配線１３直下に存在する金属層６２が酸化されないことを条件にして決定される。また、雰囲気は、Ｈ2 ，Ｈ2 Ｏ雰囲気などであってもよい。
【１３２９】
また、本実施の形態では、選択酸化処理を行っているが、これに変えて窒素雰囲気中での窒化処理を行ってもよい。この場合、配線１３の側壁及び配線間の空洞１５上の金属層６２は、窒化金属層に変化する。
【１３３０】
また、本実施の形態では、炭素層１６の灰化と金属層６２の酸化を別工程で行っているが、同一の工程で行うようにしてもよい。例えば、金属層６２がハフニウムから構成される場合には、灰化処理を、酸素雰囲気中で、温度約４００℃、時間１ｈ程度行えば、炭素層１６の灰化と同時に、配線１３の側壁及び配線間の空洞１５上の金属層６２のみが酸化される。
【１３３１】
次に、図１８３に示すように、ＣＶＤ法又はスパッタリング法により、配線１３上及び酸化金属層６３上に、低い誘電率を有する絶縁層６４を形成する。この絶縁層６４は、弗素が添加された酸化シリコンなどを用いることができる。
【１３３２】
上述の方法によれば、配線を形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図１７７の半導体装置を提供することができる。また、選択酸化処理により、配線１３の側壁及び配線間の空洞１５上の金属層６２を酸化金属層６３に変換している。この酸化金属層６３は、機械的強度が優れているため、配線間が空洞１５であっても、この空洞１５が潰れるということがない。
【１３３３】
図１８４は、本発明の第３０の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【１３３４】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【１３３５】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【１３３６】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【１３３７】
配線Ｗ１は、絶縁層２５上及び導電層２６ａ，２６ｂ上に配置されている。また、配線Ｗ１と、絶縁層２５及び導電層２６ａ，２６ｂとの間には、金属層６２が形成されている。
【１３３８】
金属層６２は、ジルコニウム、ハフニウム、ベリリウム、マグネシウム、スカンジウム、チタン、マンガン、コバルト、ニッケル、イットリウム、インジウム、バリウム、ランタン、セリウム、ルテニウム、鉛、ビスマス、トリウム、クロムなどの材料から構成される。
【１３３９】
従って、配線Ｗ１は、導電層２６ａ，２６ｂに電気的に接続されている。配線Ｗ１は、銅、アルミニウム合金などの金属２８ａ，２８ｂから構成される。
【１３４０】
なお、配線Ｗ１は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成してもよい。また、バリア層２７ａ，２７ｂは、例えば、チタンと窒化チタンの積層などから構成することができる。
【１３４１】
配線Ｗ１間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１３４２】
配線Ｗ１の側壁及び配線間の空洞３１上には、酸化金属層６３が形成されている。この酸化金属層６３は、金属層６２を構成する材料を酸化したものから構成される。
【１３４３】
なお、配線Ｗ１の側壁及び配線間の空洞３１上には、酸化金属層６３に変えて、窒化金属層を設けるようにしてもよい。この場合、窒化金属層は、金属層６２を構成する材料を窒化することにより形成される。
【１３４４】
配線Ｗ１上及び酸化金属層６３上には、低い誘電率を有する絶縁層６４が形成されている。絶縁層６４は、例えば、弗素を含む酸化シリコンなどから構成することができる。
【１３４５】
上記構成の半導体装置によれば、配線Ｗ１間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成されている。
【１３４６】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【１３４７】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１３４８】
次に、図１８４の半導体装置の製造方法について説明する。
【１３４９】
まず、図１８５に示すように、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【１３５０】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【１３５１】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【１３５２】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【１３５３】
次に、図１８６に示すように、スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層３９を形成する。ここで、炭素層３９の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【１３５４】
次に、図１８７に示すように、スパッタリング法により、炭素層３９上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。
【１３５５】
ここで、マスク材２９が酸化物から構成される場合には、マスク材２９は、炭素層３９の消滅を防ぐため、ＣＶＤ法でなく、スパッタリング法で形成するのがよい。
【１３５６】
次に、図１８８に示すように、マスク材２９上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材２９をパタ−ニングする。この後、レジストを剥離する。マスク材２９のパタ−ンは、配線のパタ−ンと同じになる。
【１３５７】
次に、図１８９に示すように、マスク材２９をマスクにして、異方性エッチングにより炭素層３９をエッチングする。
【１３５８】
なお、本実施例では、ＰＥＰにより、直接、炭素層３９をエッチングすることなく、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングしている。
【１３５９】
この理由は、以下のとおりである。ＰＥＰに用いるレジストは、酸素プラズマ処理（アッシャ−）、又はＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により除去される。しかし、酸素プラズマ処理でレジストを除去する場合は、せっかくパタ−ニングした炭素層３９が同時に除去されてしまう。一方、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液によりレジストを除去する場合は、導電層（高融点金属の場合のみ）２６ａ，２６ｂが同時に除去されてしまう。
【１３６０】
そこで、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングするのがよい。
【１３６１】
この後、マスク材２９は、除去される。
【１３６２】
次に、図１９０に示すように、スパッタリング法又はＣＶＤ法により、炭素層３９に形成された溝ＸＸの内面及び炭素層３９の上面に、金属層６２を形成する。金属層６２は、ジルコニウム、ハフニウム、ベリリウム、マグネシウム、スカンジウム、チタン、マンガン、コバルト、ニッケル、イットリウム、インジウム、バリウム、ランタン、セリウム、ルテニウム、鉛、ビスマス、トリウム、クロムなどの材料から構成される。
【１３６３】
次に、図１９１に示すように、スパッタリング法又はＣＶＤ法により、金属層６２上に、銅、アルミニウム合金などなどから構成される金属２８を形成する。なお、配線は、銅、アルミニウム合金などの金属に限られず、例えば、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属であってもよい。
【１３６４】
次に、図１９２に示すように、化学機械的研磨（ＣＭＰ）により、炭素層３９の間の溝内にのみ、金属２８ａ，２８ｂを残存させ、配線Ｗ１を形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングを用いて配線Ｗ１を形成してもよい。
【１３６５】
次に、図１９３及び図１９４に示すように、炭素層３９を灰化し、炭素層３９を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。炭素層３９の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【１３６６】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【１３６７】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層２９，３０の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【１３６８】
次に、図１９５に示すように、酸素雰囲気中において、選択酸化処理（温度約４５０℃、時間３０分程度）を行い、金属層６２の一部、即ち配線１３の側壁及び配線間の空洞１５上に存在する金属層６２を酸化する。その結果、配線２８ａ，２８ｂの側壁及び配線間の空洞３１上の金属層６２は、酸化金属層６３に変化する。
【１３６９】
なお、選択酸化処理の温度、時間などは、配線２８ａ，２８ｂ直下に存在する金属層６２が酸化されないことを条件にして決定される。また、雰囲気は、Ｈ2 ，Ｈ2 Ｏ雰囲気などであってもよい。
【１３７０】
また、本実施の形態では、選択酸化処理を行っているが、これに変えて窒素雰囲気中での窒化処理を行ってもよい。この場合、配線２８ａ，２８ｂの側壁及び配線間の空洞３１上の金属層６２は、窒化金属層に変化する。
【１３７１】
また、本実施の形態では、炭素層３９の灰化と金属層６２の酸化を別工程で行っているが、同一の工程で行うようにしてもよい。例えば、金属層６２がハフニウムから構成される場合には、灰化処理を、酸素雰囲気中で、温度約４００℃、時間１ｈ程度行えば、炭素層３９の灰化と同時に、配線２８ａ，２８ｂの側壁及び配線間の空洞３１上の金属層６２のみが酸化される。
【１３７２】
次に、図１９６に示すように、ＣＶＤ法又はスパッタリング法により、配線２８ａ，２８ｂ上及び酸化金属層６３上に、低い誘電率を有する絶縁層６４を形成する。この絶縁層６４は、弗素が添加された酸化シリコンなどを用いることができる。
【１３７３】
上述の製造方法によれば、配線２８ａ，２８ｂを形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図１８４の半導体装置を提供することができる。また、選択酸化処理により、配線２８ａ，２８ｂの側壁及び配線間の空洞３１上の金属層６２を酸化金属層６３に変換している。この酸化金属層６３は、機械的強度が優れているため、配線間が空洞３１であっても、この空洞３１が潰れるということがない。
【１３７４】
以上、説明してきた各実施の形態において、炭素層の灰化は、酸素雰囲気中において行われる。
【１３７５】
図１９７及び図１９８は、配線に銅などの酸化され易い金属を用いた場合における炭素層の灰化工程を示すものである。
【１３７６】
配線１３に銅などを用いる場合には、配線１３と炭素層１６の反応を防止するため、配線１３の側面及び底面には、防護金属層６５が形成される。この防護金属層６５は、例えば、チタンと窒化チタンの積層や、窒化チタンシリコンなどから構成することができる。
【１３７７】
ところが、配線１３上には、炭素層１６を灰化するために、酸化シリコン層などの酸素（Ｏ2 ）を透過するような絶縁層１４が形成される。
【１３７８】
従って、炭素層１６の灰化時には、必然的に配線１３の上面も酸化され、酸化金属層６６が形成される。この酸化金属層６６は、配線１３の抵抗値を増大させたり、配線１３の信頼性を低下させる。
【１３７９】
以下の実施の形態では、炭素層の灰化時に、配線１３が酸化されることがないような半導体装置及びその製造方法を提供する。
【１３８０】
図１９９は、本発明の第３１の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）２１上には、フィ−ルド酸化層（例えば、シリコン酸化層）２２が形成されている。フィ−ルド酸化層２２に囲まれた素子領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有している。
【１３８１】
絶縁層２５は、ＭＯＳトランジスタを覆っている。絶縁層２５は、例えば、硼素燐ケイ酸ガラス（ＢＰＳＧ）や燐ケイ酸ガラス（ＰＳＧ）などから構成することができる。
【１３８２】
絶縁層２５の表面は、平坦である。絶縁層２５の表面は、化学機械的研磨（ＣＭＰ）により平坦にすることができる。絶縁層２５には、ソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルが形成されている。
【１３８３】
このコンタクトホ−ル内には、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂが埋め込まれている。但し、導電層２６ａ，２６ｂは、高融点金属以外の他の材料から構成しても構わない。
【１３８４】
配線２８ａ，２８ｂは、絶縁層２５上及び導電層２６ａ，２６ｂ上に配置されている。また、配線２８ａ，２８ｂの側面及び底面は、防護金属層６５により覆われている。防護金属層６５は、酸素を透過させないような層、例えばチタンと窒化チタンの積層や、窒化チタンシリコンなどから構成することができる。
【１３８５】
また、配線２８ａ，２８ｂの上面は、酸素を透過させないような防護層６７、例えばチタンと窒化チタンの積層や、窒化チタンシリコンなどの金属層、又は窒化シリコンなどの絶縁層から構成することができる。
【１３８６】
即ち、配線２８ａ，２８ｂの少なくとも下面を覆う防護層は、導電層２６ａ，２６ｂと電気的に接続をとるため、金属層から構成される必要があるが、配線２８ａ，２８ｂの上面を覆う防護層は、金属層でも絶縁層でもよい。
【１３８７】
なお、配線２８ａ，２８ｂは、銅などの酸化され易い金属から構成される。
【１３８８】
配線２８ａ，２８ｂ間は、空洞（キャビティ）３１になっている。この空洞３１には、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされている。
【１３８９】
配線２８ａ，２８ｂ上には、絶縁層６８が形成されている。絶縁層６８は、酸化シリコンなどから構成される。
【１３９０】
上記構成の半導体装置によれば、配線２８ａ，２８ｂ間には、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞３１が形成されている。
【１３９１】
この混合ガス又は空気の誘電率εは、１．０程度である。これにより、配線Ｗ１間及び配線Ｗ２間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【１３９２】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１３９３】
また、少なくとも炭素層の灰化時には、配線２８ａ，２８ｂは、酸素を透過しないような防護層により完全に覆われている。
【１３９４】
従って、配線２８ａ，２８ｂの抵抗値の増大や信頼性の低下を防止することができる。
【１３９５】
次に、図１９９の半導体装置の製造方法について説明する。
【１３９６】
まず、図２００に示すように、ＬＯＣＯＳ法により半導体基板２１上にフィ−ルド酸化層２２を形成する。また、フィ−ルド酸化層２２に囲まれた素子領域に、例えば、ゲ−ト電極２３及びソ−ス・ドレイン領域２４ａ，２４ｂを有するＭＯＳトランジスタを形成する。
【１３９７】
半導体基板２１上の全面に、ＭＯＳトランンジスタを完全に覆う絶縁層（ＢＰＳＧやＰＳＧなど）２５を形成する。この後、化学機械的研磨（ＣＭＰ）を行い、絶縁層２５の表面を平坦にする。
【１３９８】
ＰＥＰ（写真蝕刻工程）により、絶縁層２５にソ−ス・ドレイン領域２４ａ，２４ｂに達するコンタクトホ−ルを形成する。選択成長法により、絶縁層２５のコンタクトホ−ル内のみに、タングステンなどの高融点金属から構成される導電層２６ａ，２６ｂを埋め込む。
【１３９９】
なお、絶縁層２５のコンタクトホ−ル内には、高融点金属以外の他の材料を埋め込んでも構わない。
【１４００】
次に、図２０１に示すように、スパッタリング法により、絶縁層２５上に炭素（カ−ボン）層３９を形成する。ここで、炭素層３９の厚さは、ＬＳＩの内部配線の厚さと等しい値（例えば、約０．７〜約０．２μｍ）に設定される。
【１４０１】
次に、図２０２に示すように、スパッタリング法により、炭素層３９上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）２９を、約０．０５μｍの厚さで形成する。
【１４０２】
ここで、マスク材２９が酸化物から構成される場合には、マスク材２９は、炭素層３９の消滅を防ぐため、ＣＶＤ法でなく、スパッタリング法で形成するのがよい。
【１４０３】
次に、図２０３に示すように、マスク材２９上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材２９をパタ−ニングする。この後、レジストを剥離する。マスク材２９のパタ−ンは、配線のパタ−ンと同じになる。
【１４０４】
次に、図２０４に示すように、マスク材２９をマスクにして、異方性エッチングにより炭素層３９をエッチングする。
【１４０５】
なお、本実施例では、ＰＥＰにより、直接、炭素層３９をエッチングすることなく、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングしている。
【１４０６】
この理由は、以下のとおりである。ＰＥＰに用いるレジストは、酸素プラズマ処理（アッシャ−）、又はＨ2 ＳＯ4 とＨ2 Ｏ2 の薬液により除去される。しかし、酸素プラズマ処理でレジストを除去する場合は、せっかくパタ−ニングした炭素層３９が同時に除去されてしまう。一方、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液によりレジストを除去する場合は、導電層（高融点金属の場合のみ）２６ａ，２６ｂが同時に除去されてしまう。
【１４０７】
そこで、導電層２６ａ，２６ｂが高融点金属の場合には、ＰＥＰで加工したマスク材２９をマスクにして炭素層３９をエッチングするのがよい。
【１４０８】
この後、マスク材２９は、除去される。
【１４０９】
次に、図２０５に示すように、スパッタリング法又はＣＶＤ法により、炭素層３９に形成された溝ＸＸの内面及び炭素層３９の上面に、防護金属層６５を形成する。防護金属層６５は、チタンと窒化チタンの積層や、窒化チタンシリコンなどの材料から構成される。
【１４１０】
次に、図２０６に示すように、スパッタリング法又はＣＶＤ法により、防護金属層６５上に、銅などの酸化され易い材料から構成される金属２８を形成する。次に、図２０７に示すように、化学機械的研磨（ＣＭＰ）により、炭素層３９の間の溝内にのみ、金属を残存させ、配線２８ａ，２８ｂを形成する。なお、ＣＭＰに代えて、異方性エッチング又は等方性エッチングを用いて配線Ｗ１を形成してもよい。
【１４１１】
この時、配線２８ａ，２８ｂの上面は、炭素層３９の上面よりも僅かに低いレベルに配置されるようにする。
【１４１２】
次に、図２０８に示すように、配線２８ａ，２８ｂ上及び炭素層３９上に、３００〜６００℃の範囲において酸素の透過を防止し得る防護層６７を形成する。防護層６７は、チタンと窒化チタンの積層や、窒化チタンシリコンなどの金属層、又は窒化シリコンなどの絶縁層から構成することができる。
【１４１３】
なお、３００〜６００℃の温度範囲において酸素の透過を防止し得るとしたのは、炭素層の灰化が、かかる温度範囲で行われるからである。
【１４１４】
次に、図２０９に示すように、ＣＭＰを行い、配線２８ａ，２８ｂ上にのみ、防護層６７を残存させる。ここで、炭素層３９の上面と防護層６７の上面は、同一面に配置されることになる。
【１４１５】
次に、図２１０及び図２１１に示すように、ＣＶＤ法又はスパッタリング法により、炭素層３９上及び防護層６７上に、厚さ約０．０５μｍの絶縁層６８を形成する。ここで、絶縁層６８が酸化物から構成される場合には、絶縁層６８は、炭素層３９の消滅を防ぐため、ＣＶＤ法でなく、スパッタリング法で形成するのがよい。
【１４１６】
この後、炭素層３９を灰化し、炭素層３９を、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが満たされた空洞３１に変換する。炭素層３９の灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【１４１７】
一つめは、酸素雰囲気中での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【１４１８】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層３９が二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層３９の体積の膨脹による絶縁層２９，３０の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層２９，３０の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【１４１９】
上述の製造方法によれば、配線２８ａ，２８ｂを形成するための溝を有する絶縁層に炭素層を用い、かつ、溝内に配線を形成した後にこの炭素層を灰化してガスが満たされた空洞に変換している。従って、容易に、図１９９の半導体装置を提供することができる。また、少なくとも灰化処理時には、配線２８ａ，２８ｂは、酸素を透過しない防護層により完全に覆われている。従って、炭素層３９の灰化時に配線２８ａ，２８ｂが酸化されることがなく、配線２８ａ，２８ｂの抵抗値の増大や信頼性の低下を防止することができる。
【１４２０】
図２１２は、本発明の第３２の実施の形態に関わる半導体装置を示している。半導体基板（例えば、シリコンウェハ）７１上には、絶縁層（例えば、シリコン酸化層）７２が形成されている。配線７３は、絶縁層７２上に配置されている。配線７３は、銅、アルミニウム合金などの金属、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成されている。
【１４２１】
絶縁層７４は、配線７３を完全に覆っている。但し、絶縁層７４は、配線７３に接触していない。従って、配線７３と絶縁層７４の間には、空洞（キャビティ）７５が設けられている。空洞７５内には、誘電率εが１．０程度のガス、即ち、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされている。
【１４２２】
絶縁層７４は、例えば、酸化シリコン、酸化ジルコニウム、酸化ハフニウム、酸化クロムなどから構成される。絶縁層７４上には、低い誘電率を有する絶縁層７６、例えば弗素を含む酸化シリコン層が形成されている。
【１４２３】
なお、７７は、配線７３をパタ−ニングする際に用いたマスク材である。ところで、空洞７５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞７５内に空気を満たすようにしてもよい。
【１４２４】
上記構成の半導体装置によれば、配線７３は、絶縁層７４に覆われている。しかも、配線７３と絶縁層７４の間は、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされる空洞７５となっている。この混合ガス又は空気の誘電率εは、１．０程度である。
【１４２５】
つまり、少なくとも電荷が集中し易い配線７３の角部には、空洞７５が形成されているため、配線７３間をシリコン酸化層などの絶縁層で完全に満たす場合に比べて、極端に誘電率を低下させることができる。従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１４２６】
次に、図２１２の半導体装置の製造方法について説明する。
【１４２７】
まず、図２１３に示すように、半導体基板７１上に絶縁層７２を形成する。スパッタリング法などにより絶縁層７２上に金属層７３ａを形成する。ここで、金属層７３ａの厚さは、０．７〜０．２μｍに設定される。金属層７３ａは、アルミニウム、銅、チタン、窒化チタンなどから構成することができる。
【１４２８】
また、スパッタリング法などにより、金属層７３ａ上に炭素層８０ａを形成する。さらに、スパッタリング法又はＣＶＤ法により、炭素層８０ａ上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）７７を形成する。ここで、マスク材７７が酸化物により構成されている場合には、マスク材７７は、スパッタリング法により形成するのがよい。ＣＶＤ法を用いる場合、反応ガスに含まれる酸素により炭素層８０ａが消滅する場合があるからである。
【１４２９】
次に、図２１４に示すように、マスク材７７上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材７７をパタ−ニングする。この後、レジストを剥離し、マスク材７７をマスクにして、異方性エッチングにより炭素層及び金属層をエッチングし、配線７３を形成する。
【１４３０】
なお、レジストの剥離は、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液により行われる。レジストは、酸素プラズマ処理でも剥離できるが、酸素プラズマ処理を用いると、炭素層１６も消滅してしまうからである。
【１４３１】
次に、図２１５に示すように、スパッタリング法などにより、配線７３の側壁及び配線７３上に炭素層８０ｂを形成する。異方性エッチングにより、炭素層８０ｂをエッチングし、この炭素層８０ｂを配線７３の側壁部のみに残存させる。
まず、図２１６及び図２１７に示すように、スパッタリング法又はＣＶＤ法により、半導体基板７１上の全面、即ち絶縁層７２上、炭素層８０ｂ上、及びマスク材７７上に、厚さ約０．０５μｍの絶縁層（例えば、酸化シリコンなど）７４を形成する。
【１４３２】
ここで、絶縁層７４が酸化物により構成されている場合には、絶縁層７４は、スパッタリング法により形成するのがよい。ＣＶＤ法を用いる場合、反応ガスに含まれる酸素により炭素層８０ａ，８０ｂが消滅する場合があるからである。
【１４３３】
この後、炭素層８０ａ，８０ｂを灰化し、炭素層８０ａ，８０ｂを、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされた空洞７５に変換する。なお、炭素層８０ａ，８０ｂの灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【１４３４】
一つめは、酸素雰囲気中（酸素を含む雰囲気のことをいう、例えば大気中でもよい）での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層８０ａ，８０ｂが二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層８０ａ，８０ｂの体積の膨脹による絶縁層７４の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【１４３５】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層８０ａ，８０ｂが二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層８０ａ，８０ｂの体積の膨脹による絶縁層７４の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層７４の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【１４３６】
なお、空洞７５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を開けておくことにより、空洞７５内に空気を満たすようにしてもよい。
【１４３７】
次に、図２１８に示すように、絶縁層７４上に低い誘電率を有する絶縁層７６、例えば弗素を含む酸化シリコン層を形成する。なお、絶縁層７６の表面は、ＣＭＰ法などにより平坦化される。
【１４３８】
上述の方法によれば、配線７３の側面及び上面に形成された炭素層８０ａ，８０ｂを灰化することにより、少なくとも配線７３の周辺が空洞となるようにしている。従って、容易に、図２１２の半導体装置を提供することができる。また、本実施の形態では、電荷が蓄積され易い配線７３のエッジ部分に空洞を設けているため、配線間の寄生容量の低減に効果的である。
【１４３９】
図２１９は、本発明の第３３の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）７１上には、絶縁層（例えば、シリコン酸化層）７２が形成されている。配線７３は、絶縁層７２上に配置されている。配線７３は、銅、アルミニウム合金などの金属、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成されている。
【１４４０】
絶縁層７４は、配線７３を完全に覆っている。但し、絶縁層７４は、配線７３に接触していない。従って、配線７３と絶縁層７４の間には、空洞（キャビティ）７５が設けられている。空洞７５内には、誘電率εが１．０程度のガス、即ち、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされている。
【１４４１】
絶縁層７４は、例えば、酸化シリコン、酸化ジルコニウム、酸化ハフニウム、酸化クロムなどから構成される。絶縁層７４上には、低い誘電率を有する絶縁層７６、例えば弗素を含む酸化シリコン層が形成されている。
【１４４２】
なお、空洞７５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞７５内に空気を満たすようにしてもよい。
【１４４３】
上記構成の半導体装置によれば、配線７３は、絶縁層７４に覆われている。しかも、配線７３と絶縁層７４の間は、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされる空洞７５となっている。この混合ガス又は空気の誘電率εは、１．０程度である。
【１４４４】
つまり、少なくとも電荷が集中し易い配線７３の角部には、空洞７５が形成されているため、配線７３間をシリコン酸化層などの絶縁層で完全に満たす場合に比べて、極端に誘電率を低下させることができる。従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１４４５】
次に、図２１９の半導体装置の製造方法について説明する。
【１４４６】
まず、図２２０に示すように、半導体基板７１上に絶縁層７２を形成する。スパッタリング法などにより絶縁層７２上に金属層７３ａを形成する。ここで、金属層７３ａの厚さは、０．７〜０．２μｍに設定される。金属層７３ａは、アルミニウム、銅、チタン、窒化チタンなどから構成することができる。
【１４４７】
また、スパッタリング法などにより、金属層７３ａ上に炭素層８０ａを形成する。さらに、スパッタリング法又はＣＶＤ法により、炭素層８０ａ上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）７７を形成する。ここで、マスク材７７が酸化物により構成されている場合には、マスク材７７は、スパッタリング法により形成するのがよい。ＣＶＤ法を用いる場合、反応ガスに含まれる酸素により炭素層８０ａが消滅する場合があるからである。
【１４４８】
次に、図２２１に示すように、マスク材７７上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材７７をパタ−ニングする。この後、レジストを剥離し、マスク材７７をマスクにして、異方性エッチングにより炭素層及び金属層をエッチングし、配線７３を形成する。この後、マスク材７７が残存している場合には、このマスク材７７を剥離する。
【１４４９】
なお、レジストの剥離は、Ｈ2 ＳＯ4 とＨ2 Ｏ2 の薬液により行われる。レジストは、酸素プラズマ処理でも剥離できるが、酸素プラズマ処理を用いると、炭素層１６も消滅してしまうからである。
【１４５０】
次に、図２２２に示すように、スパッタリング法などにより、配線７３の側壁及び配線７３上に炭素層８０ｂを形成する。異方性エッチングにより、炭素層８０ｂをエッチングし、この炭素層８０ｂを配線７３の側壁部のみに残存させる。
まず、図２２３及び図２２４に示すように、スパッタリング法又はＣＶＤ法により、半導体基板７１上の全面、即ち絶縁層７２上及び炭素層８０ａ，８０ｂ上に厚さ約０．０５μｍの絶縁層（例えば、酸化シリコンなど）７４を形成する。
ここで、絶縁層７４が酸化物により構成されている場合には、絶縁層７４は、スパッタリング法により形成するのがよい。ＣＶＤ法を用いる場合、反応ガスに含まれる酸素により炭素層８０ａ，８０ｂが消滅する場合があるからである。
【１４５１】
この後、炭素層８０ａ，８０ｂを灰化し、炭素層８０ａ，８０ｂを、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされた空洞７５に変換する。なお、炭素層８０ａ，８０ｂの灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【１４５２】
一つめは、酸素雰囲気中（酸素を含む雰囲気のことをいう、例えば大気中でもよい）での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層８０ａ，８０ｂが二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層８０ａ，８０ｂの体積の膨脹による絶縁層７４の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【１４５３】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層８０ａ，８０ｂが二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層８０ａ，８０ｂの体積の膨脹による絶縁層７４の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層７４の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【１４５４】
なお、空洞７５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を開けておくことにより、空洞７５内に空気を満たすようにしてもよい。
【１４５５】
次に、図２２５に示すように、絶縁層７４上に低い誘電率を有する絶縁層７６、例えば弗素を含む酸化シリコン層を形成する。なお、絶縁層７６の表面は、ＣＭＰ法などにより平坦化される。
【１４５６】
上述の方法によれば、配線７３の側面及び上面に形成された炭素層８０ａ，８０ｂを灰化することにより、少なくとも配線７３の周辺が空洞となるようにしている。従って、容易に、図２１２の半導体装置を提供することができる。また、本実施の形態では、電荷が蓄積され易い配線７３のエッジ部分に空洞を設けているため、配線間の寄生容量の低減に効果的である。
【１４５７】
図２２６は、本発明の第３４の実施の形態に関わる半導体装置を示している。
半導体基板（例えば、シリコンウェハ）７１上には、絶縁層（例えば、シリコン酸化層）７２が形成されている。配線７３は、絶縁層７２上に配置されている。配線７３は、銅、アルミニウム合金などの金属、不純物を含むポリシリコンなどの半導体、タングステンなどの高融点金属から構成されている。
【１４５８】
絶縁層７４は、配線７３を完全に覆っている。但し、絶縁層７４は、配線７３の上面に接触し、側面には接触していない。従って、配線７３の側面と絶縁層７４の間には、空洞（キャビティ）７５が設けられている。空洞７５内には、誘電率εが１．０程度のガス、即ち、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされている。
【１４５９】
絶縁層７４は、例えば、酸化シリコン、酸化ジルコニウム、酸化ハフニウム、酸化クロムなどから構成される。絶縁層７４上には、低い誘電率を有する絶縁層７６、例えば弗素を含む酸化シリコン層が形成されている。
【１４６０】
なお、空洞７５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を設けておくことにより、空洞７５内に空気を満たすようにしてもよい。
【１４６１】
上記構成の半導体装置によれば、配線７３は、絶縁層７４に覆われている。しかも、配線７３の側面と絶縁層７４の間は、主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされる空洞７５となっている。この混合ガス又は空気の誘電率εは、１．０程度である。従って、配線７３間をシリコン酸化層などの絶縁層で完全に満たす場合に比べて誘電率を低下させることができ、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１４６２】
次に、図２２６の半導体装置の製造方法について説明する。
【１４６３】
まず、図２２７に示すように、半導体基板７１上に絶縁層７２を形成する。スパッタリング法などにより絶縁層７２上に金属層７３ａを形成する。ここで、金属層７３ａの厚さは、０．７〜０．２μｍに設定される。金属層７３ａは、アルミニウム、銅、チタン、窒化チタンなどから構成することができる。
【１４６４】
スパッタリング法又はＣＶＤ法により、金属層７３ａ上にマスク材（例えば、シリコン酸化層やシリコン窒化層など）７７を形成する。
【１４６５】
次に、図２２８に示すように、マスク材７７上にレジストを塗布し、ＰＥＰ（写真蝕刻工程）を用いてこのレジストをパタ−ニングする。また、パタ−ニングされたレジストをマスクにしてマスク材７７をパタ−ニングする。この後、レジストを剥離し、マスク材７７をマスクにして、異方性エッチングにより金属層をエッチングし、配線７３を形成する。この後、マスク材７７が残存している場合には、このマスク材７７を剥離する。
【１４６６】
なお、本実施の形態では、マスク材を用いずに、レジストをマスクにして、直接、金属層７３ａをエッチングするようにしてもよい。
【１４６７】
次に、図２２９に示すように、スパッタリング法などにより、配線７３の側壁及び配線７３上に炭素層８０ｂを形成する。異方性エッチングにより、炭素層８０ｂをエッチングし、この炭素層８０ｂを配線７３の側壁部のみに残存させる。
まず、図２３０及び図２３１に示すように、スパッタリング法又はＣＶＤ法により、半導体基板７１上の全面、即ち絶縁層７２上、炭素層８０ｂ上、及び配線７３上に、厚さ約０．０５μｍの絶縁層（例えば、酸化シリコンなど）７４を形成する。
【１４６８】
ここで、絶縁層７４が酸化物により構成されている場合には、絶縁層７４は、スパッタリング法により形成するのがよい。ＣＶＤ法を用いる場合、反応ガスに含まれる酸素により炭素層８０ｂが消滅する場合があるからである。
【１４６９】
この後、炭素層８０ｂを灰化し、炭素層８０ｂを、酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガスが主として満たされた空洞７５に変換する。なお、炭素層８０ｂの灰化は、以下の二つの方法のいずれかを使用することにより達成される。
【１４７０】
一つめは、酸素雰囲気中（酸素を含む雰囲気のことをいう、例えば大気中でもよい）での熱処理（温度４００〜４５０℃、時間２ｈ程度）である。この方法では、炭素層８０ａ，８０ｂが二酸化炭素ＣＯ2 に変換する反応が緩やかに進むため、炭素層８０ａ，８０ｂの体積の膨脹による絶縁層７４の破裂を防止できる利点がある反面、処理時間が長くなる欠点がある。
【１４７１】
二つめは、酸素プラズマ処理（アッシャ−）である。この方法では、炭素層８０ａ，８０ｂが二酸化炭素ＣＯ2 に変換する反応が速やかに進むため、処理時間が短くなる利点がある反面、炭素層８０ａ，８０ｂの体積の膨脹による絶縁層７４の破裂が生じる可能性が高くなるという欠点がある。しかし、この欠点は、絶縁層７４の質の改善や酸素プラズマ処理の温度の低下などにより回避できる。
【１４７２】
なお、空洞７５を、製造時に空気に接触させることにより、又はパッケ−ジに穴を開けておくことにより、空洞７５内に空気を満たすようにしてもよい。
【１４７３】
次に、図２３２に示すように、絶縁層７４上に低い誘電率を有する絶縁層７６、例えば弗素を含む酸化シリコン層を形成する。なお、絶縁層７６の表面は、ＣＭＰ法などにより平坦化される。
【１４７４】
上述の方法によれば、配線７３の側面及び上面に形成された炭素層８０ｂを灰化することにより、少なくとも配線７３の側壁部が空洞となるようにしている。従って、容易に、図２２６の半導体装置を提供することができる。
【１４７５】
【発明の効果】
以上、説明したように、本発明の半導体装置の製造方法によれば、次のような効果を奏する。
【１４７６】
左右の配線間又は上下の配線間には、それぞれ主として酸素Ｏ2 と二酸化炭素ＣＯ2 の混合ガス又は空気が満たされた空洞が形成されている。この混合ガス又は空気の誘電率εは、１．０程度である。これにより、同一層（左右）の配線間及び異なる層（上下）の配線間をシリコン酸化層などの絶縁層で満たす場合に比べて、極端に誘電率を低下させることができる。
【１４７７】
従って、素子の集積度の向上とＬＳＩの性能の向上を同時に達成することができる。
【１４７８】
また、チップの縁部にリング状のガ−ドリングを形成しておけば、ウェハから個々のチップを切り出した後において、水分Ｈ2 Ｏがチップの縁から空洞を介して配線に達するという事態が回避できる。即ち、ガ−ドリングを設けることにより、チップ内の配線を水分Ｈ2 Ｏに対して保護することができる。
【１４７９】
また、少なくとも配線の側面を配線保護層で覆えば、チップの縁から空洞を介して進入してきた水分Ｈ2 Ｏは、配線の金属に直接到達することがない。従って、個々の配線を水分Ｈ2 Ｏから保護することができる。
【１４８０】
本発明の製造方法により形成された半導体装置（チップ）が搭載されるパッケージに、パッケージ外部と内部を接続する穴を設けておけば、空洞内の空気が循環し、チップ内で生じる熱は、パッケージ外部へ効率よく排出される。従って、熱による不良が発生し難い半導体装置を提供することができる。
【１４８１】
また、配線を配線保護層で覆うことによりヒロックを防止できる。
【１４８２】
また、配線間の空洞は、酸素雰囲気中でのアニ−ル又は酸素プラズマ処理を用いて炭素層を灰化することにより簡単に形成できる。
【１４８３】
半導体装置の機械的強度を増すためには、炭素層上及び配線上に、シリコンなどの配線と反応する材料を設ければよい。また、空洞上に酸化金属層を設けることによっても、半導体装置の機械的強度を増すことができる。
【１４８４】
また、炭素層の灰化時に、配線の酸化を防止するためには、配線を、酸素を透過しない防護層により取り囲めばよい。
【１４８５】
配線の周囲を空洞で取り囲んでしまえば、同一のレベルにおける配線間の寄生容量の低減に効果的である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に関わる半導体装置を示す断面図。
【図２】図１の半導体装置の製造方法の一工程を示す断面図。
【図３】図１の半導体装置の製造方法の一工程を示す断面図。
【図４】図１の半導体装置の製造方法の一工程を示す断面図。
【図５】図１の半導体装置の製造方法の一工程を示す断面図。
【図６】図１の半導体装置の製造方法の一工程を示す断面図。
【図７】本発明の第２の実施の形態に関わる半導体装置を示す斜視図。
【図８】図７の半導体装置の製造方法の一工程を示す斜視図。
【図９】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１０】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１１】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１２】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１３】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１４】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１５】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１６】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１７】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１８】図７の半導体装置の製造方法の一工程を示す斜視図。
【図１９】図７の半導体装置の製造方法の一工程を示す斜視図。
【図２０】図７の半導体装置の製造方法の一工程を示す斜視図。
【図２１】図７の半導体装置の製造方法の一工程を示す斜視図。
【図２２】図７の半導体装置の製造方法の一工程を示す斜視図。
【図２３】本発明の第３の実施の形態に関わる半導体装置を示す斜視図。
【図２４】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図２５】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図２６】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図２７】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図２８】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図２９】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図３０】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図３１】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図３２】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図３３】図２３の半導体装置の製造方法の一工程を示す斜視図。
【図３４】本発明の第４の実施の形態に関わる半導体装置を示す斜視図。
【図３５】図３４の半導体装置の製造方法の一工程を示す斜視図。
【図３６】図３４の半導体装置の製造方法の一工程を示す斜視図。
【図３７】図３４の半導体装置の製造方法の一工程を示す斜視図。
【図３８】図３４の半導体装置の製造方法の一工程を示す斜視図。
【図３９】図３４の半導体装置の製造方法の一工程を示す斜視図。
【図４０】本発明の第５の実施の形態に関わる半導体装置を示す斜視図。
【図４１】図４０の半導体装置の製造方法の一工程を示す斜視図。
【図４２】図４０の半導体装置の製造方法の一工程を示す斜視図。
【図４３】図４０の半導体装置の製造方法の一工程を示す斜視図。
【図４４】図４０の半導体装置の製造方法の一工程を示す斜視図。
【図４５】図４０の半導体装置の製造方法の一工程を示す斜視図。
【図４６】本発明の第６の実施の形態に関わる半導体装置を示す斜視図。
【図４７】図４６の半導体装置の製造方法の一工程を示す斜視図。
【図４８】図４６の半導体装置の製造方法の一工程を示す斜視図。
【図４９】図４６の半導体装置の製造方法の一工程を示す斜視図。
【図５０】図４６の半導体装置の製造方法の一工程を示す斜視図。
【図５１】図４６の半導体装置の製造方法の一工程を示す斜視図。
【図５２】図４６の半導体装置の製造方法の一工程を示す斜視図。
【図５３】本発明の第７の実施の形態に関わる半導体装置を示す斜視図。
【図５４】図５３の半導体装置の製造方法の一工程を示す斜視図。
【図５５】図５３の半導体装置の製造方法の一工程を示す斜視図。
【図５６】図５３の半導体装置の製造方法の一工程を示す斜視図。
【図５７】図５３の半導体装置の製造方法の一工程を示す斜視図。
【図５８】図５３の半導体装置の製造方法の一工程を示す斜視図。
【図５９】図５３の半導体装置の製造方法の一工程を示す斜視図。
【図６０】本発明の第８の実施の形態に関わる半導体装置を示す斜視図。
【図６１】図６０の半導体装置の製造方法の一工程を示す斜視図。
【図６２】図６０の半導体装置の製造方法の一工程を示す斜視図。
【図６３】図６０の半導体装置の製造方法の一工程を示す斜視図。
【図６４】図６０の半導体装置の製造方法の一工程を示す斜視図。
【図６５】図６０の半導体装置の製造方法の一工程を示す斜視図。
【図６６】図６０の半導体装置の製造方法の一工程を示す斜視図。
【図６７】本発明の第９の実施の形態に関わる半導体装置を示す斜視図。
【図６８】図６７の半導体装置の製造方法の一工程を示す斜視図。
【図６９】図６７の半導体装置の製造方法の一工程を示す斜視図。
【図７０】図６７の半導体装置の製造方法の一工程を示す斜視図。
【図７１】図６７の半導体装置の製造方法の一工程を示す斜視図。
【図７２】図６７の半導体装置の製造方法の一工程を示す斜視図。
【図７３】図６７の半導体装置の製造方法の一工程を示す斜視図。
【図７４】本発明の第１０〜第１７の実施の形態に関わるウェハを示す図。
【図７５】本発明の第１０〜第１７の実施の形態に関わるウェハの一部を示す図。
【図７６】本発明の第１０の実施の形態に関わる半導体装置を示す斜視図。
【図７７】本発明の第１０の実施の形態に関わる半導体装置を示す斜視図。
【図７８】本発明の第１１の実施の形態に関わる半導体装置を示す斜視図。
【図７９】本発明の第１１の実施の形態に関わる半導体装置を示す斜視図。
【図８０】本発明の第１２の実施の形態に関わる半導体装置を示す斜視図。
【図８１】本発明の第１３の実施の形態に関わる半導体装置を示す斜視図。
【図８２】本発明の第１４の実施の形態に関わる半導体装置を示す斜視図。
【図８３】本発明の第１５の実施の形態に関わる半導体装置を示す斜視図。
【図８４】本発明の第１６の実施の形態に関わる半導体装置を示す斜視図。
【図８５】本発明の第１７の実施の形態に関わる半導体装置を示す斜視図。
【図８６】本発明の第１８の実施の形態に関わる半導体装置を示す斜視図。
【図８７】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図８８】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図８９】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９０】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９１】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９２】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９３】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９４】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９５】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９６】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９７】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９８】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図９９】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図１００】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図１０１】図８６の半導体装置の製造方法の一工程を示す斜視図。
【図１０２】本発明の第１９の実施の形態に関わる半導体装置を示す斜視図。
【図１０３】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１０４】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１０５】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１０６】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１０７】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１０８】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１０９】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１１０】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１１１】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１１２】図１０２の半導体装置の製造方法の一工程を示す斜視図。
【図１１３】本発明の第２０の実施の形態に関わる半導体装置を示す斜視図。
【図１１４】図１１３の半導体装置の製造方法の一工程を示す斜視図。
【図１１５】図１１３の半導体装置の製造方法の一工程を示す斜視図。
【図１１６】図１１３の半導体装置の製造方法の一工程を示す斜視図。
【図１１７】図１１３の半導体装置の製造方法の一工程を示す斜視図。
【図１１８】図１１３の半導体装置の製造方法の一工程を示す斜視図。
【図１１９】図１１３の半導体装置の製造方法の一工程を示す斜視図。
【図１２０】本発明の第２１の実施の形態に関わる半導体装置を示す斜視図。
【図１２１】図１２０の半導体装置の製造方法の一工程を示す斜視図。
【図１２２】図１２０の半導体装置の製造方法の一工程を示す斜視図。
【図１２３】図１２０の半導体装置の製造方法の一工程を示す斜視図。
【図１２４】図１２０の半導体装置の製造方法の一工程を示す斜視図。
【図１２５】図１２０の半導体装置の製造方法の一工程を示す斜視図。
【図１２６】図１２０の半導体装置の製造方法の一工程を示す斜視図。
【図１２７】本発明の第２２の実施の形態に関わる半導体装置を示す斜視図。
【図１２８】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１２９】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３０】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３１】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３２】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３３】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３４】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３５】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３６】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３７】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３８】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１３９】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１４０】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１４１】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１４２】図１２７の半導体装置の製造方法の一工程を示す斜視図。
【図１４３】本発明の第２３の実施の形態に関わる半導体装置を示す斜視図。
【図１４４】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１４５】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１４６】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１４７】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１４８】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１４９】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１５０】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１５１】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１５２】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１５３】図１４３の半導体装置の製造方法の一工程を示す斜視図。
【図１５４】本発明の第２４の実施の形態に関わる半導体装置を示す斜視図。
【図１５５】図１５４の半導体装置の製造方法の一工程を示す斜視図。
【図１５６】図１５４の半導体装置の製造方法の一工程を示す斜視図。
【図１５７】図１５４の半導体装置の製造方法の一工程を示す斜視図。
【図１５８】図１５４の半導体装置の製造方法の一工程を示す斜視図。
【図１５９】図１５４の半導体装置の製造方法の一工程を示す斜視図。
【図１６０】図１５４の半導体装置の製造方法の一工程を示す斜視図。
【図１６１】本発明の第２５の実施の形態に関わる半導体装置を示す斜視図。
【図１６２】図１６１の半導体装置の製造方法の一工程を示す斜視図。
【図１６３】図１６１の半導体装置の製造方法の一工程を示す斜視図。
【図１６４】図１６１の半導体装置の製造方法の一工程を示す斜視図。
【図１６５】図１６１の半導体装置の製造方法の一工程を示す斜視図。
【図１６６】図１６１の半導体装置の製造方法の一工程を示す斜視図。
【図１６７】図１６１の半導体装置の製造方法の一工程を示す斜視図。
【図１６８】本発明の第２６の実施の形態に関わる半導体装置を示す斜視図。
【図１６９】本発明の第２７の実施の形態に関わる半導体装置を示す斜視図。
【図１７０】本発明の第２８の実施の形態に関わる半導体装置を示す断面図。
【図１７１】図１７０の半導体装置の製造方法の一工程を示す断面図。
【図１７２】図１７０の半導体装置の製造方法の一工程を示す断面図。
【図１７３】図１７０の半導体装置の製造方法の一工程を示す断面図。
【図１７４】図１７０の半導体装置の製造方法の一工程を示す断面図。
【図１７５】図１７０の半導体装置の製造方法の一工程を示す断面図。
【図１７６】図１７０の半導体装置の製造方法の一工程を示す断面図。
【図１７７】本発明の第２９の実施の形態に関わる半導体装置を示す断面図。
【図１７８】図１７７の半導体装置の製造方法の一工程を示す断面図。
【図１７９】図１７７の半導体装置の製造方法の一工程を示す断面図。
【図１８０】図１７７の半導体装置の製造方法の一工程を示す断面図。
【図１８１】図１７７の半導体装置の製造方法の一工程を示す断面図。
【図１８２】図１７７の半導体装置の製造方法の一工程を示す断面図。
【図１８３】図１７７の半導体装置の製造方法の一工程を示す断面図。
【図１８４】本発明の第３０の実施の形態に関わる半導体装置を示す斜視図。
【図１８５】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１８６】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１８７】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１８８】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１８９】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１９０】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１９１】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１９２】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１９３】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１９４】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１９５】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１９６】図１８４の半導体装置の製造方法の一工程を示す斜視図。
【図１９７】炭素層の灰化処理の一工程を示す断面図。
【図１９８】炭素層の灰化処理の一工程を示す断面図。
【図１９９】本発明の第３１の実施の形態に関わる半導体装置を示す斜視図。
【図２００】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２０１】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２０２】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２０３】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２０４】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２０５】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２０６】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２０７】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２０８】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２０９】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２１０】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２１１】図１９９の半導体装置の製造方法の一工程を示す斜視図。
【図２１２】本発明の第３２の実施の形態に関わる半導体装置を示す断面図。
【図２１３】図２１２の半導体装置の製造方法の一工程を示す断面図。
【図２１４】図２１２の半導体装置の製造方法の一工程を示す断面図。
【図２１５】図２１２の半導体装置の製造方法の一工程を示す断面図。
【図２１６】図２１２の半導体装置の製造方法の一工程を示す断面図。
【図２１７】図２１２の半導体装置の製造方法の一工程を示す断面図。
【図２１８】図２１２の半導体装置の製造方法の一工程を示す断面図。
【図２１９】本発明の第３３の実施の形態に関わる半導体装置を示す断面図。
【図２２０】図２１９の半導体装置の製造方法の一工程を示す断面図。
【図２２１】図２１９の半導体装置の製造方法の一工程を示す断面図。
【図２２２】図２１９の半導体装置の製造方法の一工程を示す断面図。
【図２２３】図２１９の半導体装置の製造方法の一工程を示す断面図。
【図２２４】図２１９の半導体装置の製造方法の一工程を示す断面図。
【図２２５】図２１９の半導体装置の製造方法の一工程を示す断面図。
【図２２６】本発明の第３４の実施の形態に関わる半導体装置を示す断面図。
【図２２７】図２２６の半導体装置の製造方法の一工程を示す断面図。
【図２２８】図２２６の半導体装置の製造方法の一工程を示す断面図。
【図２２９】図２２６の半導体装置の製造方法の一工程を示す断面図。
【図２３０】図２２６の半導体装置の製造方法の一工程を示す断面図。
【図２３１】図２２６の半導体装置の製造方法の一工程を示す断面図。
【図２３２】図２２６の半導体装置の製造方法の一工程を示す断面図。
【図２３３】従来の半導体装置を示す斜視図。
【符号の説明】
１１，７１ ：半導体基板、
１２，１４，７２，７４，７６ ：絶縁層、
１３，７３，Ｗ１，Ｗ２ ：配線、
１５，７５ ：空洞、
１６，３９，４１，４４，８０ａ，８０ｂ ：炭素層、
１７，７７ ：マスク材、
２１ ：半導体基板、
２２ ：フィ−ルド酸化層、
２３ ：ゲ−ト電極、
２４ａ，２４ｂ ：ソ−ス・ドレイン領域、
２５，３２ ：絶縁層、
２６ａ〜２６ｃ，３３ａ〜３３ｃ ：導電層、
２７ａ〜２７ｄ，３４ａ〜３４ｄ ：バリア層、
２８ａ〜２８ｄ，３５ａ〜３５ｄ ：金属、
２９，３０，３６，３７，４２，４３ ：絶縁層、
３１，３８，４０ ：空洞、
３２ ：絶縁層、
４５，４６ ：レジスト、
４７ ：ウェハ、
４８ ：チップ、
４９ ：ダイシングライン
５０ａ，５０ｂ，５１ａ，５１ｂ ：配線保護層、
６０ ：シリコン層、
６１ ：合金層、
６２ ：金属層、
６３ ：酸化金属層、
６４，６８ ：絶縁層、
６５ ：防護金属層、
６６ ：酸化層、
６７ ：防護層、
Ｇ ：ガ−ドリング、
Ｄ１ ：ダミ−配線。

Claims (12)

  1. 半導体基板上に第１の絶縁層を形成する工程と、前記第１の絶縁層上に炭素層を形成する工程と、前記炭素層に複数の溝を形成する工程と、前記複数の溝内に導電体を埋め込んで複数の配線を形成する工程と、前記炭素層上及び前記複数の配線上に酸化物からなる第２の絶縁層を形成する工程と、酸素を前記第２の絶縁層を透過させて前記炭素層と反応させることにより前記炭素層を酸化し、前記炭素層をガス層に変換する工程とを具備することを特徴とする半導体装置の製造方法。
  2. 前記炭素層を灰化することにより、前記複数の配線の間を酸素と二酸化炭素の混合ガスが満たされた空洞にすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記炭素層は、前記導電体を形成する際の温度以下で固体であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記複数の溝は、
    前記炭素層上にマスク材を形成する工程と、写真蝕刻工程により前記マスク材を加工する工程と、このマスク材をマスクにして異方性エッチングにより前記炭素層をエッチングする工程と、前記マスク材を剥離する工程と
    を具備することにより形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記マスク材は、酸化物から構成されることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記マスク材は、スパッタリング法により形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記複数の溝は、
    前記炭素層上にレジストを形成する工程と、前記レジストをパターニングする工程と、このレジストをマスクにして異方性エッチングにより前記炭素層をエッチングする工程と、前記レジストを剥離する工程と
    を具備することにより形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記レジストは、薬液により剥離されることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第２の絶縁層は、酸化物から構成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記第２の絶縁層は、スパッタリング法により形成されることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記炭素層の酸化は、酸素雰囲気中での熱処理又は酸素プラズマ処理により達成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 前記ガス層内に空気を満たす工程を具備することを特徴とする請求項１に記載の半導体装置の製造方法。
JP09952996A 1995-12-28 1996-03-29 半導体装置の製造方法 Expired - Fee Related JP3887035B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP09952996A JP3887035B2 (ja) 1995-12-28 1996-03-29 半導体装置の製造方法
TW085106346A TW317010B (ja) 1995-12-28 1996-05-28
US08/698,335 US6307265B1 (en) 1995-12-28 1996-08-15 Feasible, gas-dielectric interconnect process
SG1996010573A SG60016A1 (en) 1995-12-28 1996-08-21 Feasible gas-dielectric interconnect process
EP96113827A EP0783178A3 (en) 1995-12-28 1996-08-29 Gas-dielectric interconnect process
KR1019960038590A KR100279790B1 (ko) 1995-12-28 1996-09-06 반도체장치 및 그 제조방법
CNB961179724A CN1160772C (zh) 1995-12-28 1996-12-27 半导体器件及其制造方法
US09/525,442 US6306753B1 (en) 1995-12-28 2000-03-14 Feasible, gas-dielectric interconnect process
KR1020000020962A KR100308240B1 (ko) 1995-12-28 2000-04-20 반도체장치의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-352196 1995-12-28
JP35219695 1995-12-28
JP09952996A JP3887035B2 (ja) 1995-12-28 1996-03-29 半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005131770A Division JP4473775B2 (ja) 1995-12-28 2005-04-28 半導体装置及びその製造方法
JP2005131771A Division JP4427484B2 (ja) 1995-12-28 2005-04-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09237831A JPH09237831A (ja) 1997-09-09
JP3887035B2 true JP3887035B2 (ja) 2007-02-28

Family

ID=26440655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09952996A Expired - Fee Related JP3887035B2 (ja) 1995-12-28 1996-03-29 半導体装置の製造方法

Country Status (7)

Country Link
US (2) US6307265B1 (ja)
EP (1) EP0783178A3 (ja)
JP (1) JP3887035B2 (ja)
KR (2) KR100279790B1 (ja)
CN (1) CN1160772C (ja)
SG (1) SG60016A1 (ja)
TW (1) TW317010B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252810C (zh) * 1997-01-21 2006-04-19 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
GB2330001B (en) * 1997-10-06 1999-09-01 United Microelectronics Corp Method of forming an integrated circuit device
NL1007464C2 (nl) * 1997-11-06 1999-05-07 United Microelectronics Corp Verbindingsstructuur met gas-diëlektricum die compatibel is met contactpuntloze doorgangen.
JP3519589B2 (ja) 1997-12-24 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路の製造方法
WO2000060652A1 (fr) * 1999-03-30 2000-10-12 Citizen Watch Co., Ltd. Procede de fabrication d'un substrat a couches minces et substrat a couches minces fabrique selon ce procede
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US20020076917A1 (en) * 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
JP3895126B2 (ja) * 2001-04-23 2007-03-22 株式会社東芝 半導体装置の製造方法
WO2003021659A1 (en) 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US7214594B2 (en) * 2002-03-26 2007-05-08 Intel Corporation Method of making semiconductor device using a novel interconnect cladding layer
US6734094B2 (en) * 2002-04-29 2004-05-11 Intel Corporation Method of forming an air gap within a structure by exposing an ultraviolet sensitive material to ultraviolet radiation
WO2004086143A2 (en) * 2003-03-21 2004-10-07 Applied Materials, Inc. Multi-step process for etching photomasks
US7077973B2 (en) * 2003-04-18 2006-07-18 Applied Materials, Inc. Methods for substrate orientation
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US6875685B1 (en) * 2003-10-24 2005-04-05 International Business Machines Corporation Method of forming gas dielectric with support structure
US20050152594A1 (en) * 2003-11-10 2005-07-14 Hermes-Microvision, Inc. Method and system for monitoring IC process
US7084479B2 (en) * 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
TWI292933B (en) * 2004-03-17 2008-01-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
TWI273671B (en) * 2004-03-18 2007-02-11 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
US7339272B2 (en) * 2004-06-14 2008-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with scattering bars adjacent conductive lines
JP4679193B2 (ja) 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2007035996A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置およびその製造方法
JP4197694B2 (ja) * 2005-08-10 2008-12-17 株式会社東芝 半導体装置およびその製造方法
KR100780627B1 (ko) 2005-09-27 2007-11-29 주식회사 하이닉스반도체 탄화된 질화장벽층을 구비한 반도체 소자 및 그의 제조방법
JP2009094378A (ja) 2007-10-11 2009-04-30 Panasonic Corp 半導体装置及びその製造方法
US20090121356A1 (en) * 2007-11-12 2009-05-14 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8237272B2 (en) * 2010-02-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
JP2014096553A (ja) * 2012-10-09 2014-05-22 Tokyo Electron Ltd プラズマ処理方法、及びプラズマ処理装置
KR102037830B1 (ko) 2013-05-20 2019-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5970004B2 (ja) * 2014-01-09 2016-08-17 東京エレクトロン株式会社 半導体装置の製造方法
KR102140048B1 (ko) * 2014-02-18 2020-07-31 삼성전자주식회사 자기 메모리 소자를 위한 자기 터널 접합 구조물 형성 방법
US10490497B2 (en) * 2014-06-13 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of conductor nanowires
US9818642B2 (en) 2015-04-15 2017-11-14 Nxp Usa, Inc. Method of forming inter-level dielectric structures on semiconductor devices
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner
WO2018063208A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Metal aluminum gallium indium carbide thin films as liners and barriers for interconnects
US11171089B2 (en) * 2018-10-31 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Line space, routing and patterning methodology
JP2022065303A (ja) * 2020-10-15 2022-04-27 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379307A (en) 1980-06-16 1983-04-05 Rockwell International Corporation Integrated circuit chip transmission line
US4975144A (en) * 1988-03-22 1990-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of plasma etching amorphous carbon films
EP0343269B1 (en) 1988-05-26 1993-05-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JPH0258221A (ja) 1988-08-23 1990-02-27 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とするマスクを用いたエッチング方法
US4987101A (en) 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
US5119164A (en) 1989-07-25 1992-06-02 Advanced Micro Devices, Inc. Avoiding spin-on-glass cracking in high aspect ratio cavities
KR960000375B1 (ko) 1991-01-22 1996-01-05 가부시끼가이샤 도시바 반도체장치의 제조방법
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
JP2555940B2 (ja) 1993-07-27 1996-11-20 日本電気株式会社 半導体装置及びその製造方法
US5494859A (en) * 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JP3441011B2 (ja) * 1994-03-18 2003-08-25 富士通株式会社 アモルファスカーボンを用いた半導体装置製造方法
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5527737A (en) * 1994-05-27 1996-06-18 Texas Instruments Incorporated Selective formation of low-density, low-dielectric-constant insulators in narrow gaps for line-to-line capacitance reduction
US5413962A (en) 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5670828A (en) * 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing

Also Published As

Publication number Publication date
EP0783178A2 (en) 1997-07-09
JPH09237831A (ja) 1997-09-09
SG60016A1 (en) 1999-02-22
CN1160772C (zh) 2004-08-04
KR970053624A (ko) 1997-07-31
EP0783178A3 (en) 1998-10-07
KR100279790B1 (ko) 2001-03-02
TW317010B (ja) 1997-10-01
KR100308240B1 (ko) 2001-11-07
US6306753B1 (en) 2001-10-23
US6307265B1 (en) 2001-10-23
CN1157476A (zh) 1997-08-20

Similar Documents

Publication Publication Date Title
JP3887035B2 (ja) 半導体装置の製造方法
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
USRE46549E1 (en) Integrated circuit chip having anti-moisture-absorption film at edge thereof and method of forming anti-moisture-absorption film
US6498089B2 (en) Semiconductor integrated circuit device with moisture-proof ring and its manufacture method
US7635645B2 (en) Method for forming interconnection line in semiconductor device and interconnection line structure
US7671442B2 (en) Air-gap insulated interconnections
JP3183851B2 (ja) 半導体基板及びその製造方法
EP0680085B1 (en) Via formation in polymeric materials
JPH06224304A (ja) アンティフューズエレメントおよび製造方法
US20050093169A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4050876B2 (ja) 半導体集積回路装置とその製造方法
JPH1140564A (ja) 半導体装置およびその製造方法
US7332427B2 (en) Method of forming an interconnection line in a semiconductor device
JPH10189730A (ja) 半導体装置及びその製造方法
JP4427484B2 (ja) 半導体装置及びその製造方法
JP4473775B2 (ja) 半導体装置及びその製造方法
JP3278933B2 (ja) 半導体装置の製造方法
JP3534589B2 (ja) 多層配線装置及びその製造方法
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
JP4211910B2 (ja) 半導体装置の製造方法
JP3549425B2 (ja) 半導体装置及びその製造方法
JPH0955424A (ja) 多層配線の形成方法
JPH10189718A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees