JP3858435B2 - 水平偏向回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は陰極線管（ＣＲＴ）を用いたテレビジョンディスプレイ装置に用いられる水平偏向回路に関する。
【０００２】
【従来の技術】
一般のテレビジョン受像機に使用されている水平偏向回路は、図６に示すように、ダイオード変調回路でピンクッション歪みを補正しながら水平偏向ヨークに鋸歯状波電流を供給すると共に、ＣＲＴに供給する高電圧を発生するフライバックトランスを負荷とする回路構成をとっている。
また一般に、水平出力用のスッチング素子としてはトランジスタを使用しているので、図６に示すようなトランジスタを用いた水平偏向回路で水平偏向の基本動作説明をする。
【０００３】
図６において、ベースに正極性の水平ドライブパルスが加わり水平出力トランジスタ３１がオンすると、フライバックトランス３６の１次巻線を介してコレクター電流が直線的に増加しながら流れ、水平偏向ヨーク３４に正の偏向電流が流れる。つぎに、水平出力トランジスタ３１がオフされると、コレクター電流は０となるが、フライバックトランス３６の１次巻線と水平偏向ヨーク３４の合成インダクタンスと共振コンデンサ３３，５３が共振しながら、水平偏向ヨーク３４から共振コンデンサ３３，５３に充電電流が流れ込み、つぎにはそれを放電する放電電流が水平偏向ヨーク３４に流れ込む。しかし、ダンパーダイオード３２，５２が水平偏向ヨーク３４に接続されているために、この共振現象はこの段階で停止して、水平偏向ヨーク３４からの逆方向電流は共振コンデンサ３３，５３には流れず、ダンパーダイオード３２，５２を流れる。
【０００４】
上述の動作を数式的に下記に示す。ここで、水平偏向ヨーク３４に流れる水平偏向電流Ｉの最大振幅（ｐｅａｋ ｔｏ ｐｅａｋ値、以下ＰＰ値と記す）をＩｐｐ、水平偏向ヨーク３４の両端にかかる電圧Ｖの最大電圧をＶｐ、水平偏向ヨーク３４のインダクタンスをＬ、水平帰線（以下、リトレースと記す）期間をＴｒｅとすると、
Ｖ＝Ｌ（ｄＩ／ｄｔ）‥‥（１）
リトレースパルスが正弦波曲線で近似できる場合は
Ｖｐ＝（π／２）ＬＩｐｐ／Ｔｒｅ‥‥（２）
となる。
【０００５】
一方、使用するＣＲＴと水平偏向ヨーク３４が決定されると、その水平偏向ヨーク３４で電子ビームを走査するために必要となる偏向磁界のエネルギーはＣＲＴの形状や高圧条件等で一義的に決まってしまう。インダクタンスＬに流れる電流Ｉの有する磁気的エネルギーは（１／２）ＬＩ² であるから、ＬＩｐｐ² はこの水平偏向ヨーク３４の偏向能率を表すものとなる。この偏向能率をＷとすると、
ＬＩｐｐ² ＝Ｗ‥‥（３）
（２）、（３）式より
ＩｐｐＶｐ＝（π／２）Ｗ／Ｔｒｅ‥‥（４）
（４）式において、Ｗ，Ｔｒｅを一定とすると、水平偏向電流Ｉｐｐは水平偏向ヨーク３４両端のリトレースパルス電圧Ｖｐに反比例する。
【０００６】
図６に示すような従来から使用されている水平偏向回路では、リトレース期間のＶｐはスイッチング素子の両端電圧より必ず小さくなるので、Ｖｐはスイッチング素子の制約を受ける。従って、たとえばフリッカーフリーのテレビジョン受像機のように水平偏向周波数が通常の２倍となる場合、Ｔｒｅが１／２となるので、スイッチング素子の耐圧性能からみてＶｐを変えないとすれば、Ｉｐｐは２倍になり、これによる回路の各素子における電力ロスが増加する。この対策により、各素子をはじめ、回路コストの上昇を余儀なくされる。
【０００７】
また、従来の図６に示す如き水平偏向回路では高圧負荷が急激に変動した場合、たとえば、クロスハッチと呼ばれる黒い画面に縦横の白い線が等間隔で表示されたような画面において、水平の白い線が表示されている間は高圧の負荷が非常に高く、その後の白の縦線のみが表示されている部分では高圧の負荷が非常に軽くなるような画面が表示されている場合、フライバックトランス３６の１次巻線の一端が水平偏向ヨーク３４を通じてＳ字補正コンデンサ５５，３５につながっているために、高圧負荷の変動によるフライバックトランス３６の１次側の負荷電流変動が水平偏向ヨーク３４の電流の変動となって現れるため、画面上で白い水平線直後の垂直線が左右に振動をおこすいわゆる「バー後振動」が生じるため、Ｓ字補正コンデンサ５５の両端に並列にバー後振動を軽減するためのダンピング回路５６を接続していた。
【０００８】
【発明が解決しようとする課題】
本発明は上述のような問題を解決するためになされたもので、水平偏向ヨークにかかるリトレースパルス電圧を大きくとり、偏向電流を小さくすると共に、水平方向の画サイズ調整、及び歪み補正を容易に行うことができ、かつ、上述バー後振動を発生しにくくする水平偏向回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明水平偏向回路は、水平ドライブ信号が供給されることによりオン・オフ制御される第１のスイッチング素子と第１のダンパーダイオードと第１の共振コンデンサとをそれぞれ並列に接続する第１の並列回路であって、その一端が所定電位とされる第１の並列回路と、第２のスイッチング素子と第２のダンパーダイオードと第２の共振コンデンサとをそれぞれ並列に接続する第２の並列回路であって、この第１の並列回路の他端に一端が接続されることでこの第１の並列回路に直列接続される第２の並列回路と、水平偏向ヨークとＳ字補正コンデンサとを直列接続すると共に、この第１の並列回路の一端とこの第２の並列回路の他端との間に接続される直列回路と、この第１の並列回路の他端またはこの第２の並列回路の他端に対して接続され、この所定電位より高電位とされる直流電圧が供給されるコイルと、この第１のスイッチング素子がオンすると同時に第２のスイッチング素子をオン制御するスイッチング素子制御手段であって、この第１のスイッチング素子がオフすることで開始するリトレース期間中にこの第２のスイッチング素子をオフさせると共に、これら第１のスイッチング素子及び第２のスイッチング素子がオフしている期間におけるこの第１のスイッチング素子の両端電圧とこの第２のスイッチング素子の両端電圧との比較、またはこの第１のスイッチング素子の両端電圧と、この第１のスイッチング素子及びこの第２のスイッチング素子の両方にかかる和の両端電圧との比較に基づきこの第２のスイッチング素子のオフ開始時期を制御するスイッチング素子制御手段とを具備し、このスイッチング素子制御手段によりこの第２のスイッチング素子のオフ開始時期の制御によりこの水平偏向ヨークにかかるリトレスパルス電圧を制御することでこの水平偏向ヨークの偏向電流を調整するものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。図１は本発明の実施の形態に係る水平偏向回路の基本的な回路構成図である。
【００１４】
図１に示すように、本実施の形態例の水平偏向回路は、水平出力のスイッチング素子１１とダンパーダイオード１２と共振コンデンサ１３との並列回路と、スイッチング素子２１とダンパーダイオード２２と共振コンデンサ２３との並列回路とを直列接続して、その接続点にフライバックトランス６の１次巻線を介して電源供給を行う。スイッチング素子１１の他の一端は接地され、スイッチング素子２１の他の一端には水平偏向ヨーク４を接続し、さらにこの水平偏向ヨーク４に直列にＳ字補正コンデンサ５を接続し、Ｓ字補正コンデンサ５の他端は接地する。
【００１５】
また、水平偏向ヨーク４とＳ字補正コンデンサ５の直列接続の両端に共振コンデンサ３を並列接続する。このような水平偏向回路にスイッチング素子１１，２１の両端電圧を読みとるパルス読みとり回路１７，２７と、その電圧に基づき演算してスイッチング素子２１のオン、オフを制御するスイッチング素子制御回路４０を備えている。
【００１６】
つぎに、この回路動作を図１、図２、図３を参照して説明する。
図１において、水平ドライブ信号が水平出力のスイッチング素子１１に入力し、水平出力のスイッチング素子１１をオンさせると同時に、スイッチング素子制御回路４０も動作して、スイッチング素子２１もオンさせ、両者とも導通状態となり、水平偏向ヨーク４に偏向電流が流れる。一方、スイッチング素子１１はスイッチング素子２１より先にオフするが、これによってリトレース期間（水平帰線期間）がはじまる。このリトレース区間中にスイッチング素子２１をスイッチング素子制御回路４０によりオンオフ制御させる。これら一連の動作を水平偏向期間を区切り、等価回路を用いて説明する。
【００１７】
〈トレース区間ａ〉
トレース区間ａはスイッチング素子１１，２１の両方が導通している状態で、等価回路は図３Ａのようになり、従来から用いられているスイッチング素子１段の水平偏向回路と同じ形となる（この動作状態では図６の水平偏向回路の等価回路も図３Ａと同じである）。この時は偏向電流、フライバックトランス電流は共に、それぞれＳ字補正コンデンサ５の両端電圧、電源電圧に応じた傾きで増加する。この時の偏向電流の波形を図２Ｄに示す。
【００１８】
〈リトレース区間の初期〉
リトレース期間に入るには、水平ドライブ信号により、まずスイッチング素子１１をオフする。この時、まだスイッチング素子２１が導通しているので等価回路は図３Ｂのようになり、共振コンデンサが２つあるだけでこれも通常の水平偏向回路と同様である。この時フライバックトランス６や水平偏向ヨーク４に流れていた電流は共振コンデンサ３，１３に流れ込み、共振コンデンサ３，１３の両端に電圧を生じ、それによって電流は反転動作を開始する。すなわち、共振動作をはじめ、その電圧、電流波形が図２の区間ｂとなる。
【００１９】
〈リトレース区間におけるスイッチング素子２１のオフ期間〉
リトレース区間の後半、偏向電流が０に達した後、スイッチング素子２１をオフしてもダンパーダイオード２２があるために等価回路は図３Ｂのままでなんら変化も起きないが、リトレースの前半まだ偏向電流が０に達する前にスイッチング素子２１をオフしたときの等価回路は図３Ｃのようになり、水平偏向ヨーク４に直列にもう一つの共振コンデンサ２３が接続されたことになる。
【００２０】
そして偏向電流が共振コンデンサ２３にも流れ込むので共振コンデンサ２３の両端にも電圧を生じるようになり、水平偏向ヨーク４の両端には、スイッチング素子１１の両端のパルスより大きなパルス電圧をかけることができる（図２Ａ参照）。
【００２１】
ここで、スイッチング素子１１の両端のリトレースパルス電圧のピーク値は電源電圧、リトレース時間及びトレース時間の比で一義的に決まり、一定となるので、このパルス（図２Ｂ参照）をフライバックトランス６で昇圧して、ＣＲＴの電子銃に用いる高電圧とすることができる。
【００２２】
〈リトレース区間後半〉
リトレース区間は共振コンデンサ３，１３，２３に流れ込んでいた電荷が全て流れ出て両端電圧が０となったときダンパーダイオードが自動的に導通して終了する（ダイオードは簡単のため理想的ダイオードとする）。
ここで、共振コンデンサ２３に流れ込む電流は共振コンデンサ１３に流れ込む電流より常に少ないので、共振コンデンサ２３の方が早く電荷がなくなり、ダンパーダイオード２２がダンパーダイオード１２より先に導通する。このために、スイッチング素子２１の両端に生じるパルスの方がスイッチング素子１１の両端に生じるパルスよりパルス幅が細くなる（図２Ｂ，Ｃの区間ｃ参照）。
【００２３】
さらに、スイッチング素子２１のオフタイミングを遅らせると、共振コンデンサ２３に流れ込む電流はさらに少なくなるので、この時スイッチング素子２１の両端のパルスは、パルス幅がさらに細くなり、パルス高も低いものとなる。つまりスイッチング素子２１のオフタイミングの位相をコントロールすることにより、水平偏向ヨーク４の両端にかかるリトレースパルス電圧をコントロールすることができ、結果的に偏向電流の振幅を可変することができる。
なお、図２の区間ｄは等価回路は区間ｂと同じものとなるので、説明は略す。
【００２４】
〈トレース区間ｅ〉
さて、こうしてダンパーダイオード２２が導通してしまうと回路は図３Ｂの等価回路の形にもどり共振コンデンサ３，１３の両端電圧が０となるまで通常の偏向回路と同様にリトレース動作を続け、リトレース終了と共に図３Ａの等価回路の形にもどり、トレース区間ｅに入る。このトレース区間ｅにおいては、水平偏向ヨーク４からダンパーダイオード１２，２２の順方向に水平偏向電流が流れる（図２Ｄ参照）。そしてこの間に、スイッチング素子１１，２１を導通状態にしておき、つぎのトレース区間ａに備える。
【００２５】
以上、水平偏向電流は上述の偏向区間ａ，ｂ，ｃ，ｄ，ｅを繰り返すことで、水平偏向ヨーク４は水平偏向磁界を形成する。
【００２６】
つぎに、スイッチング素子のオフタイミングを制御することにより、水平偏向電流の振幅を可変して、ピンクッション歪みや水平の画サイズ調整を行う方法について、詳細な説明を行う。
【００２７】
水平偏向電流の最大振幅（ＰＰ値）Ｉｐｐはリトレース期間の水平偏向ヨークの両端にかかるリトレースパルス電圧の積分値に比例する。ところが、このリトレースパルス電圧は１２００〜２２００ボルト位あるので、これを処理可能な低電圧に分圧して、この電圧と水平偏向の振幅を表す基準電圧とを比較し、その差分を積分した上で、この積分値が０となるように、スイッチング素子のドライブ信号にフィードバックをかけて、精度高く、水平偏向電流のＩｐｐを制御しようとするものである。この実施の形態の一例が図１に示すスイッチング素子制御回路４０である。
【００２８】
図１において、パルス読みとり回路１７，２７でスイッチング素子１１，２１両端にかかるリトレースパルス電圧をそれぞれ検出する。なお、この検出電圧は、コンデンサ分割等を用いて、リトレースパルス電圧を分圧したものである。この検出電圧をスイッチング素子制御回路４０に入力し、演算増幅器等の引き算器４１を用いて、スイッチング素子１１のリトレースパルス電圧（分圧値）からスイッチング素子２１のリトレースパルス電圧（分圧値）を引き算する。この差電圧と所定の水平振幅に対応する振幅コントロール電圧とを比較器４２で比較する。この振幅コントロール電圧は通常、ピンクッション歪みを補正するためのパラボラ状の電圧が加算されている。
【００２９】
そして、比較された電圧は積分器４３で積分されて直流電圧となり、スイッチング素子２１のドライブ信号の位相（オフのタイミング）調整の信号として位相調整器４４に入力される。そして位相調整器４４で形成されたタイミングパルスはドライブ波形発生器４５において、スイッチング素子２１をドライブするのに十分なドライブ信号を形成する。このようなフィードバックループにより、スイッチング素子２１はオフタイミングを制御しつつ、偏向電流を出力する。
【００３０】
以上は、オフタイミングの閉ループ制御系が安定動作の状態にある場合の動作であるが、回路構成によっては、電源投入時の立ち上がり時等の過渡期には、異なる動作をすることがあるので、注意を要する。
【００３１】
図１に示す制御系において、スイッチング素子１１のリトレースパルスの電圧波形（分圧値）からスイッチング素子２１のリトレースパルスの電圧波形（分圧値）を差し引いた面積は、偏向電流の振幅に対して、線形に変化する。そして、電源の立ち上がり時は、その差し引きの面積がある大きさに達するまでスイッチング素子２１の両端にリトレースパルスが生じないようにフィードバックループが動作する。すなわち、スイッチング素子１１の両端のリトレースパルスがある所定の波高値に達するまではスイッチング素子２１の両端にリトレースパルスは発生しないので、安定した立ち上がりとなる。
【００３２】
また、水平偏向回路として、図１と類似した回路構成であるが、図４に示すように、電源の供給点と接地点を変えた回路でも同様の効果が得られる。この水平偏向回路は、スイッチング素子１１とダンパーダイオード１２と共振コンデンサ１３との並列回路と、スイッチング素子２１とダンパーダイオード２２と共振コンデンサ２３との並列回路とを直列接続して、その接続点を接地している。そして、電源供給はスイッチング素子２１の他の一端へフライバックトランス６の１次巻線を介して行う。このフライバックトランス６に接続されたスイッチング素子２１を水平ドライブ信号で駆動する。
【００３３】
水平偏向ヨーク４とＳ字補正コンデンサ５の直列接続されたものと、共振コンデンサ３と、スイッチング素子１１，２１の直列接続したものとを並列接続する。
【００３４】
リトレース期間において、スイッチング素子のオフタイミングを制御して、水平の画サイズやピンクッション歪みを調整するのは、上述の図１と同様に、スイッチング素子２１，１１のリトレースパルス電圧の差電圧をフィードバックして行う。ただし、制御信号となるドライブ波形発生器出力はフライバックトランス６に接続されていない方のスイッチング素子１１に入力する。以上がこの回路の回路構成であるが、その動作説明は図１の回路動作とほぼ同じであるので省略する。
【００３５】
なお、このスイッチング素子のタイミング制御方法は、上述の方法に限ることなく、たとえば、図５Ａ，Ｂ（図５Ａ及びＢにおいては、夫々図１及び図４と同様でありその対応する部分には同一符号を付し、その説明は省略する。）に示す如くスイッチング素子１１の両端電圧と、スイッチング素子２１及びスイッチング素子１１の両端にかかる電圧の和の電圧との比較電圧をスイッチング素子制御回路４０に入力し、上述と同じような制御動作をさせる、あるいは、スイッチング素子２１のリトレースパルス電圧だけを検出して、図１に示すようなスイッチング素子制御回路４０に入力し、上述と同じような制御動作をさせて、スイッチング素子２１のオフタイミングを制御することもできる。ただし、この時は電源立ち上がり時はスイッチング素子制御回路４０の動作を一時停止させるなどして、立ち上がり時を別途制御する必要がある。
【００３６】
なお、図１、図５Ａに示した回路構成の場合、クロスハッチ等の信号が表示された時の高圧の負荷変動が急激に起こった場合も、フライバックトランス６の１次巻線と水平偏向ヨーク４が直接つながっておらず、その負荷変動の１次側への影響が水平偏向ヨーク４やＳ字補正コンデンサ５に直接伝わらないため、管面上のいわゆるバー後振動といわれる現象が非常に起こりにくい。
【００３７】
また、本発明は上述例に限ることなく本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。
【００３８】
【発明の効果】
以上説明したように本発明によれば、水平出力用のスイッチング素子の耐圧を低くとることができる一方、水平偏向ヨークにかかるリトレースパルス電圧を大きくとり、偏向電流を小さくして偏向系の電力ロスを低減できると共に、水平方向の画サイズ調整や歪み補正を容易に行うことができる。
【００３９】
また、本発明によれば従来の水平偏向回路に比べ、水平偏向ヨークの両端のリトレースパルス電圧を大きくできることを利用して、水平のリトレース期間を従来より短くできる。さらに、水平偏向ヨークに直列接続されたＳ字補正コンデンサを接地する回路構成をとることができるので、このＳ字補正コンデンサと接地間に部品または回路を付加して容易に各種の偏向系補正を行うことができる。
【００４０】
またこの請求項１の発明によればバー後振動の発生を軽減することができる。
【図面の簡単な説明】
【図１】本発明水平偏向回路の実施の形態の例を示す回路構成図である。
【図２】実施の形態例の水平偏向回路の各部の電圧、電流波形図である。
【図３】実施の形態例の水平偏向回路の動作を説明する等価回路図である。
【図４】本発明の実施の形態の他の例を示す回路構成図である。
【図５】Ａ及びＢは夫々本発明の実施の形態の他の例を示す回路構成図である。
【図６】従来の水平偏向回路の例を示す回路図である。
【符号の説明】
３，１３，２３，３３，５３‥‥共振コンデンサ、４，３４‥‥水平偏向ヨーク、５，３５，５５‥‥Ｓ字補正コンデンサ、６，３６‥‥フライバックトランス、１１，２１‥‥スイッチング素子、１２，２２，３２，５２‥‥ダンパーダイオード、１７，２７‥‥パルス読みとり回路、３１‥‥水平出力トランジスタ、４０‥‥スイッチング素子制御回路、４１‥‥引き算器、４２‥‥比較器、４３‥‥積分器、４４‥‥位相調整器、４５‥‥ドライブ波形発生器

Claims (4)

1. 水平ドライブ信号が供給されることによりオン・オフ制御される第１のスイッチング素子と第１のダンパーダイオードと第１の共振コンデンサとをそれぞれ並列に接続する第１の並列回路であって、その一端が所定電位とされる第１の並列回路と、
   第２のスイッチング素子と第２のダンパーダイオードと第２の共振コンデンサとをそれぞれ並列に接続する第２の並列回路であって、前記第１の並列回路の他端に一端が接続されることで前記第１の並列回路に直列接続される第２の並列回路と、
   水平偏向ヨークとＳ字補正コンデンサとを直列接続すると共に、前記第１の並列回路の一端と前記第２の並列回路の他端との間に接続される直列回路と、
   前記第１の並列回路の他端または前記第２の並列回路の他端に対して接続され、前記所定電位より高電位とされる直流電圧が供給されるコイルと、
   前記第１のスイッチング素子がオンすると同時に第２のスイッチング素子をオン制御するスイッチング素子制御手段であって、前記第１のスイッチング素子がオフすることで開始するリトレース期間中に前記第２のスイッチング素子をオフさせると共に、これら第１のスイッチング素子及び第２のスイッチング素子がオフしている期間における前記第１のスイッチング素子の両端電圧と前記第２のスイッチング素子の両端電圧との比較、または前記第１のスイッチング素子の両端電圧と、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方にかかる和の両端電圧との比較に基づき前記第２のスイッチング素子のオフ開始時期を制御するスイッチング素子制御手段と、
   を具備し、
   前記スイッチング素子制御手段により前記第２のスイッチング素子のオフ開始時期の制御により前記水平偏向ヨークにかかるリトレスパルス電圧を制御することで前記水平偏向ヨークの偏向電流を調整することを特徴とする水平偏向回路。
2. 請求項１記載の水平偏向回路において、
   前記コイルは、フライバックトランスの１次巻線とされることを特徴とする水平偏向回路。
3. 請求項１記載の水平偏向回路において、
   前記第１のスイッチング素子がオフしている期間における前記第１のスイッチング素子の両端電圧を分圧により検出する第 1 の検出手段と、
   前記第２のスイッチング素子がオフしている期間における前記第２のスイッチング素子の両端電圧または前記第１のスイッチング素子及び前記第２のスイッチング素子の両方にかかる和の両端電圧を検出する第 2 の検出手段と
   をさらに具備することを特徴とする水平偏向回路。
4. 請求項 3 記載の水平偏向回路において、
   前記第 1 の検出手段による検出電圧と前記第 2 の検出手段による検出電圧との差電圧を求める引き算器と、
   該引き算器からの差電圧と所定の水平振幅に対応した振幅コントロール電圧とを比較する比較器と、
   該比較器からの出力電圧を積分する積分器と、
   該積分器から出力される直流電圧に基づき前記第２のスイッチング素子に対してオフさせるタイミングを調整する位相調整器と
   をさらに具備することを特徴とする水平偏向回路。

Images