JP3847527B2 - インターフェイス回路および信号伝送方法 - Google Patents
インターフェイス回路および信号伝送方法 Download PDFInfo
- Publication number
- JP3847527B2 JP3847527B2 JP2000151796A JP2000151796A JP3847527B2 JP 3847527 B2 JP3847527 B2 JP 3847527B2 JP 2000151796 A JP2000151796 A JP 2000151796A JP 2000151796 A JP2000151796 A JP 2000151796A JP 3847527 B2 JP3847527 B2 JP 3847527B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- electronic device
- logic signal
- lsi
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の電子デバイス間におけるロジック信号の伝送に用いられるインターフェイス回路に関するものであり、特に、電源電圧が異なる複数の電子デバイスに用いて好適なインターフェイス回路および信号伝送方法に関するものである。
【０００２】
技術の進歩に伴って、電子装置には、ＬＳＩ（Large Scale Integrated circuit）、ＩＣ（Integrated Circuit）等の電子デバイスが複数、実装されるようになっている。これらの電子デバイス間では、ロジック信号の送受信を行うことにより、所与の動作が実行される。しかしながら、最近では、複数の電子デバイスのそれぞれの電源電圧がメーカ毎に異なる傾向にあることから、ロジック信号のレベルも、複数の電子デバイス間で異なるという事態が頻繁に起こっている。
【０００３】
したがって、従来では、複数のデバイス間におけるロジック信号のレベルを調整しなければならないため、この調整に伴って、回路設計時間が長時間化したり、使用可能な電子デバイスが制限されたりといった弊害が看過できない状態にある。そこで、従来より、かかる問題を効果的に解決することができる手段、方法が切望されている。
【０００４】
【従来の技術】
はじめに、上述した複数の電子デバイスが実装された電子機器の一例として、図６に示した磁気ディスク装置について説明する。図６は、従来の磁気ディスク装置の構成を示すブロック図である。この図において、ＨＤＣ（ハードディスクコントローラ）１は、図示しないＳＣＳＩ（Small Computer System Interface）バスを介してホスト９に接続されており、ホスト９との間でＳＣＳＩバスを介して各種コマンド（リードコマンド、ライトコマンド等）、後述する磁気ディスクＭに書き込むべきライトデータ、磁気ディスクＭから読み出されたリードデータの送受信を行う。また、ＨＤＣ１は、磁気ディスク装置各部の制御を行う。
【０００５】
ＭＰＵ（Micro Processing Unit）２は、装置各部を制御するものであり、主な制御としては、リード／ライト制御、パワーセーブ制御等が挙げられる。リードチャネル３は、ライトデータを磁気ディスクＭに書き込むための変調回路や、パラレルのライトデータをシリアルデータに変換するパラレル／シリアル変換回路や、リードデータを磁気ディスクＭから読み出すための復調回路等を備えている。また、リードチャネル３は、シリアルのリードデータをパラレルデータに変換するシリアル／パラレル変換回路や、水晶振動子を用いた発振回路の周波数を逓倍することにより、装置各部のタイミング用のタイミング信号を発生させるシンセサイザ回路等を備えている。
【０００６】
ヘッドＩＣ４は、磁気ヘッド５を駆動するものであり、磁気ヘッド５からのリードデータをリードチャネル３へ渡すとともに、リードチャネル３からのライトデータを磁気ヘッド５へ渡す。磁気ヘッド５は、磁気ディスクＭに近接配置されており、磁気ディスクＭに対して磁気的にライトデータを書き込む機能と、磁気ディスクＭから磁気的にリードデータを読み出す機能とを備えている。
【０００７】
ＳＰＭ（スピンドルモータ）６は、磁気ディスクＭを回転駆動する。ＶＣＭ（ボイスコイルモータ）７は、磁気ヘッド５を磁気ディスクＭの半径方向に移動させる。サーボコントローラ８は、ＳＰＭ６およびＶＣＭ７を制御することにより、サーボ制御を行う。上述したＨＤＣ１、ＭＰＵ２、リードチャネル３、ヘッドＩＣ４およびサーボコントローラ８のそれぞれは、ＬＳＩ、ＩＣ等の電子デバイスであり、異なる電源電圧で駆動される。
【０００８】
従って、これらの電子デバイス間で送受信されるロジック信号のレベルも、電子デバイス毎に異なる。そこで、従来の磁気ディスク装置では、図７に示したインターフェイス回路により、ロジック信号のレベル調整を行っている。この図において、ＬＳＩ・ＡおよびＬＳＩ・Ｂは、図６に示したＨＤＣ１、ＭＰＵ２、リードチャネル３等のうち、２つのものに対応している。ＬＳＩ・Ａは、第１電源電圧Ｖcc1 （＝５．０Ｖ）により駆動される。このＬＳＩ・Ａのロジック信号Ｓ1 のレベルも、５．０Ｖとされている。
【０００９】
一方、ＬＳＩ・Ｂは、第１電源電圧Ｖcc1 （＝５．０Ｖ）とは異なる第２電源電圧Ｖcc2 （＝２．５Ｖ）により駆動される。このＬＳＩ・Ｂのロジック信号Ｓ2 のレベルも、２．５Ｖとされている。すなわち、ＬＳＩ・Ａのロジック信号Ｓ1 のレベルが５．０Ｖであるのに対して、ＬＳＩ・Ｂのロジック信号Ｓ2 のレベルが２．５Ｖとされている。したがって、このままでは、５．０Ｖのロジック信号Ｓ1 がＬＳＩ・Ｂに入力されると、ＬＳＩ・Ｂの耐圧を越えてしまい、ＬＳＩ・Ｂが破壊される可能性がある。
【００１０】
そこで、従来のインターフェイス回路では、ＬＳＩ・ＡとＬＳＩ・Ｂとの間にロジック信号のレベル調整を行うレベルコンバータＣが設けられている。レベルコンバータＣは、５．０Ｖのロジック信号Ｓ1 を、ＬＳＩ・Ｂに適合する２．５Ｖのロジック信号Ｓ2 に変換するものである。従って、ＬＳＩ・ＡとＬＳＩ・Ｂとは、レベルコンバータＣによるレベル調整により、正常に機能する。
【００１１】
【発明が解決しようとする課題】
ところで、前述したように、従来では、異種電圧により駆動される複数の電子デバイスを使用する際、ロジック信号のレベル調整を行うためのレベルコンバータＣを使用しなければならないため、レベルコンバータＣのレベル変換特性に適合する電子デバイスを選択する必要がある。従って、従来では、単体では高性能な電子デバイスであっても、レベル変換特性に適合しなければ当該電子デバイスを電子機器に使用することができないため、おのずと、使用可能な電子デバイスが制限されることから、回路設計上の制約が大きいという問題があった。
【００１２】
また、レベルコンバータＣを使用しない場合には、ロジック信号のレベルが等しい複数の電子デバイスを選定しなければならないという制限があるため、選定に要する時間分だけ回路設計時間が長時間化するという問題もあった。
【００１３】
本発明は、上記に鑑みてなされたもので、異種電圧により駆動される複数の電子デバイスを用いた回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができるインターフェイス回路および信号伝送方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１にかかる発明は、異種電源電圧によりそれぞれ駆動される第１電子デバイスと第２電子デバイスとの間に介挿されるインターフェイス回路において、前記第１電子デバイスに設けられ、ロジック信号に対応する定電流を前記第２電子デバイスへ出力し、また、前記定電流の出力を停止する定電流制御手段と、前記第電子デバイスに設けられ、前記定電流の出力が停止された際に、前記定電流と逆方向にシンク定電流を流させるシンク定電流制御手段と、前記第２電子デバイスに設けられ、前記定電流制御手段からの前記定電流に基づいて、前記第２電子デバイスに適合するレベルのロジック信号を生成するロジック信号生成手段とを備えることを特徴とする。
【００１５】
この発明によれば、定電流制御手段から定電流が第２電子デバイスへ出力されると、ロジック信号生成手段により、定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号が生成される。
【００１６】
このように、この発明によれば、第１電子デバイスと第２電子デバイスとの間で定電流によるロジック信号の伝送を行い、第２電子デバイス側で定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができる。また、このインターフェイス回路において、前記定電流の出力が停止された際に、該定電流と逆方向にシンク定電流を流させるシンク定電流制御手段を備えたので、シンク定電流に定電流の減衰時間が短くなり、結果として応答特性を向上させることができる。
【００１７】
また、請求項２にかかる発明は、請求項１に記載のインターフェイス回路において、前記第１電子デバイスは相互に逆ロジックでオン／オフ制御される第１および第２のスイッチを備え、前記第１および前記第２のスイッチ一方がオフ、他方がオンのときに前記定電流が出力され、前記第１のスイッチおよび前記第２のスイッチの前記一方がオン、前記他方がオフのときに前記定電流の出力が停止され、前記定電流と逆方向に前記シンク定電流が流されることを特徴とする。
【００１８】
この発明によれば、簡単な構成で定電流の減衰時間を短くして応答特性を向上させることができる。
【００１９】
また、請求項３にかかる発明は、請求項１または２に記載のインターフェイス回路において、前記ロジック信号生成手段は、前記第２電子デバイスに適合するレベルに対応する抵抗により、前記ロジック信号を生成することを特徴とする。
【００２０】
この発明によれば、抵抗という極めて簡単な素子により、第２電子デバイスに適合するロジック信号が生成されるため、回路設計時間をさらに短縮化することができる。
【００２１】
また、請求項４にかかる発明は、請求項１〜３のいずれか一つに記載のインターフェイス回路において、前記抵抗は、前記ロジック信号のレベルに応じた抵抗値を得るための可変抵抗であることを特徴とする。
【００２２】
この発明によれば、抵抗を可変抵抗としたので、任意のレベルのロジック信号を生成できることから、異種電源電圧により駆動されるあらゆる電子デバイスを電子装置に実装することが容易になる。
【００２３】
また、請求項５にかかる発明は、異種電源電圧によりそれぞれ駆動される第１電子デバイスと第２電子デバイスとの間の信号伝送を行う信号伝送方法において、ロジック信号に対応する定電流を前記第１電子デバイスから前記第２電子デバイスへ出力し、また、前記定電流の出力を停止する定電流制御工程と、前記定電流の出力が停止された際に、前記定電流と逆方向にシンク定電流を流させるシンク定電流制御工程と、前記定電流に基づいて、前記第２電子デバイスに適合するレベルのロジック信号を前記第２電子デバイス側で生成するロジック信号生成工程とを含むことを特徴とする。
【００２４】
この発明によれば、定電流制御工程で定電流が第１電子デバイスから第２電子デバイスへ出力されると、ロジック信号生成工程で、定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号が生成される。
【００２５】
このように、この発明によれば、第１電子デバイスと第２電子デバイスとの間で定電流によるロジック信号の伝送を行い、第２電子デバイス側で定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができる。また、このインターフェイス回路において、前記定電流の出力が停止された際に、該定電流と逆方向にシンク定電流を流させるシンク定電流制御手段を備えたので、シンク電流により定電流の減衰時間が短くなり、結果として応答特性を向上させることができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明にかかるインターフェイス回路および信号伝送方法の実施の形態１〜４について詳細に説明する。
【００２７】
（実施の形態１）
図１は、本発明にかかる実施の形態１の概略構成を示すブロック図である。この図に示したＬＳＩ１０およびＬＳＩ２０は、図示しない一つの電子機器に実装されており、異種電源電圧でそれぞれ駆動される。また、ＬＳＩ１０およびＬＳＩ２０のそれぞれのロジック信号のレベルも異なる。
【００２８】
すなわち、ＬＳＩ１０は、第１電源電圧Ｖcc1 （＝５．０Ｖ）により駆動される。このＬＳＩ１０のロジック信号のレベルも、５．０Ｖとされている。また、ＬＳＩ１０の内部には、定電流Ｉ4 をＬＳＩ２０へ送出するためのインターフェイス回路が内蔵されている。この定電流Ｉ4 が流れた場合には、ロジック信号Ｓ0 がハイレベルであり、定電流Ｉ4 が流れない場合には、ロジック信号Ｓ0 がローレベルである。
【００２９】
一方、ＬＳＩ２０は、第１電源電圧Ｖcc1 （＝５．０Ｖ）とは異なる第２電源電圧Ｖcc2 （＝２．５Ｖ）により駆動される。このＬＳＩ２０のロジック信号のレベルも、２．５Ｖとされている。このＬＳＩ１０の内部には、ＬＳＩ２０に適合するレベル（２．５Ｖ）のロジック信号を定電流Ｉ4 から生成するインターフェイス回路が内蔵されている。このように、ＬＳＩ１０のロジック信号のレベルが５．０Ｖであるのに対して、ＬＳＩ・Ｂのロジック信号のレベルが２．５Ｖとされている。
【００３０】
ここで、図２を参照して実施の形態１の詳細な構成について説明する。この図において、図１の各部に対応する部分には同一の符号を付ける。同図に示したＬＳＩ１０は、インターフェイス回路１５および内部回路１６から構成されている。インターフェイス回路１５において、トランジスタ１１は、定電流Ｉ4 の出力をオン／オフ制御するためのｐｎｐ型トランジスタである。このトランジスタ１１のエミッタには、第１電源電圧Ｖcc1 が印加されている。抵抗Ｒ1 は、トランジスタ１１のコレクタとグランドＧＮＤとの間に介挿されている。この抵抗Ｒ1 の抵抗値ｒ1 は、定電流Ｉ2 ≒定電流Ｉ4 となるように、非常に大きい値とされている。
【００３１】
ダイオード１２は、トランジスタ１１のエミッタ−ベース間に並列接続されている。このダイオード１２とトランジスタ１１とは、カレントミラー回路を構成している。すなわち、ダイオード１２に流れる定電流Ｉ1 とトランジスタ１１のエミッタに流れる定電流Ｉ2 とは等しい。定電流源１３は、ダイオード１２のカソードと内部回路１６との間に介挿されており、定電流Ｉ1 を流す役目をしている。
【００３２】
内部回路１６は、ＬＳＩ１０の機能を実現するための回路であり、ロジック信号Ｓ10 により動作を実行する。このロジック信号Ｓ10 のレベルは、５．０Ｖとされている。スイッチ１４は、ダイオード１２に並列接続されており、図示しない制御回路によりオン／オフ制御される。接続線３０は、ＬＳＩ１０とＬＳＩ２０との間を接続しており、定電流Ｉ4 （ロジック信号Ｓ0 ）の伝送路としての役目をしている。
【００３３】
一方、ＬＳＩ２０は、インターフェイス回路２４および内部回路２５から構成されている。インターフェイス回路２４において、トランジスタ２１は、定電流Ｉ4 によりオン／オフ制御されるｎｐｎ型トランジスタである。このトランジスタ２１のコレクタには、抵抗Ｒ3 を介して第２電源電圧Ｖcc2 （＝２．５Ｖ）が印加されている。この第２電源電圧Ｖcc2 （＝２．５Ｖ）は、ＬＳＩ１０用の第１電源電圧Ｖcc1 （＝５．０Ｖ）とは異なる。
【００３４】
抵抗Ｒ2 は、トランジスタ２１のエミッタとグランドＧＮＤとの間に介挿されている。ダイオード２２およびダイオード２３は、直列回路を構成しており、この直列回路は、トランジスタ２１のベースとグランドＧＮＤとの間に介挿されている。内部回路２５は、ＬＳＩ２０の機能を実現するための回路であり、ロジック信号Ｓ20 により動作を実行する。このロジック信号Ｓ２０ のレベルは、２．５Ｖ（≠ロジック信号Ｓ10 のレベル）とされている。
【００３５】
上記構成において、スイッチ１４がオフにされると、ダイオード１２には、定電流源１３による定電流Ｉ1 が流れるとともに、カレントミラー回路を構成するトランジスタ１１のエミッタにも、定電流Ｉ1 と同値の定電流Ｉ2 が流れる。この定電流Ｉ2 は、トランジスタ１１のコレクタに流れる電流Ｉ3 と、接続線３０を流れる定電流Ｉ4 とに分流される。ここで、抵抗Ｒ1 の抵抗値ｒ1 が非常に大きい値とされており、電流Ｉ3 ≒０であるため、定電流Ｉ2 ≒定電流Ｉ4 となる。
【００３６】
そして、定電流Ｉ4 がインターフェイス回路２４に流入すると、ダイオード２２およびダイオード２３からなる直列回路にドロップ電圧ＶD（≒１．４Ｖ）が生じるとともに、トランジスタ２１のベース−エミッタ間にベース−エミッタ電圧ＶBE（≒０．７Ｖ）が生じる。これにより、抵抗Ｒ2 には、約０．７Ｖのドロップ電圧ＶＲ2 （＝ドロップ電圧ＶD−ベース−エミッタ電圧ＶBE）が生じるとともに、電流Ｉ5（＝ドロップ電圧ＶR2 ／抵抗Ｒ2の抵抗値ｒ2）が流れる。
【００３７】
このとき、抵抗Ｒ3 にも上記電流Ｉ5 が流れるため、抵抗Ｒ3 には、ドロップ電圧ＶR3（＝抵抗Ｒ3 の抵抗値ｒ3 ×電流Ｉ5 ）が生じる。従って、内部回路２５には、（第２電源電圧Ｖcc2 −ドロップ電圧ＶR3 ）というローレベルのロジック信号Ｓ20 が入力される。
【００３８】
すなわち、実施の形態１では、抵抗Ｒ2 の抵抗値ｒ2 および抵抗Ｒ3 の抵抗値ｒ3 を適当な値に設定することにより、従来のレベルコンバータＣ（図７参照）を用いることなくロジック信号Ｓ20 のレベルをＬＳＩ２０に適合させることができる。これらの抵抗Ｒ2 および抵抗Ｒ3 は、可変抵抗であってもよい。この場合には、任意のレベルのロジック信号を生成できることから、異種電源電圧により駆動されるあらゆる電子デバイスを電子装置に実装することが容易になる。
【００３９】
一方、スイッチ１４がオンにされると、ダイオード１２に定電流Ｉ1 が流れなくなるため、定電流Ｉ2 ＝０となる。従って、定電流Ｉ4 ＝０となるため、トランジスタ２１のベース電圧も０Ｖとなる。これにより、トランジスタ２１がオフとなるため、内部回路２５には、第２電源電圧Ｖcc2 というハイレベルのロジック信号Ｓ20 が入力される。
【００４０】
以上説明したように、実施の形態１によれば、ＬＳＩ１０とＬＳＩ２０との間で定電流Ｉ4 によるロジック信号の伝送を行い、ＬＳＩ２０側で定電流Ｉ4 に基づいて、ＬＳＩ２０に適合するレベルのロジック信号Ｓ20 を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができる。
【００４１】
（実施の形態２）
図３は、本発明にかかる実施の形態２の構成を示すブロック図である。この図において、図２の各部に対応する部分には同一の符号を付ける。この図においては、図２に示したＬＳＩ２０に代えて、ＬＳＩ４０が設けられている。このＬＳＩ４０は、インターフェイス回路４４および内部回路４５から構成されている。
【００４２】
インターフェイス回路４４において、定電流源４１は、定電流Ｉ6 を流す役目をするものであり、第２電源電圧Ｖcc2 に接続されている。トランジスタ４２およびトランジスタ４３は、ＥＣＬ（Emitter Coupled Logic）回路を構成している。トランジスタ４２は、定電流源４１とグランドＧＮＤとの間に介挿されたｐｎｐ型トランジスタである。すなわち、トランジスタ４２のベースは、接続線３０に接続されており、トランジスタ４２のエミッタは、定電流源４１に接続されており、トランジスタ４２のコレクタは、グランドＧＮＤに接続されている。抵抗Ｒ4 は、トランジスタ４２のベースとグランドＧＮＤとの間に介挿されている。
【００４３】
トランジスタ４３は、トランジスタ４２に対して併設されており、定電流源４１とグランドＧＮＤとの間に介挿されたｐｎｐ型トランジスタである。すなわち、トランジスタ４３のエミッタは、定電流源４１およびトランジスタ４２のエミッタに接続されており、トランジスタ４３のコレクタは、抵抗Ｒ5 を介してグランドＧＮＤに接続されている。このトランジスタ４３のベースには、基準電圧Ｖref が印加されている。ここで、基準電圧Ｖref は、抵抗Ｒ4 に生じるドロップ電圧ＶR4 から０．５（Ｖ）を減算した値に設定されている。内部回路４５は、ＬＳＩ４０の機能を実現するための回路であり、ロジック信号Ｓ40 により動作を実行する。このロジック信号Ｓ40 のレベルは、２．５Ｖ（≠ロジック信号Ｓ10 のレベル）とされている。
【００４４】
上記構成において、スイッチ１４がオフにされると、ダイオード１２には、定電流源１３による定電流Ｉ1 が流れるとともに、カレントミラー回路を構成するトランジスタ１１のエミッタにも、定電流Ｉ1 と同値の定電流Ｉ2 が流れる。これにより、実施の形態１の場合と同様にして、接続線３０には、定電流Ｉ4 （≒定電流Ｉ2 ）が流れる。
【００４５】
そして、定電流Ｉ4 がインターフェイス回路４４に流入すると、抵抗Ｒ4 には、ドロップ電圧ＶR4 が生じる。このとき、トランジスタ４３のベースに基準電圧Ｖref が印加されているため、ＥＣＬ回路の作用により、定電流Ｉ6 は、トランジスタ４３を介して抵抗Ｒ5 を流れる。これにより、内部回路４５には、抵抗Ｒ5の抵抗値ｒ5 ×定電流Ｉ5 というハイレベルのロジック信号Ｓ40 が入力される。すなわち、実施の形態２では、抵抗Ｒ5 の抵抗値ｒ5 を適当な値に設定することにより、従来のレベルコンバータＣ（図７参照）を用いることなくロジック信号Ｓ40 のレベルをＬＳＩ４０に適合させることができる。この抵抗Ｒ5 は、可変抵抗であってもよい。
【００４６】
一方、スイッチ１４がオンにされると、ダイオード１２に定電流Ｉ1 が流れなくなるため、定電流Ｉ2 ＝０となる。従って、定電流Ｉ4 ＝０となるため、トランジスタ２１のベース電圧も０Ｖとなる。これにより、定電流Ｉ6 は、全て、トランジスタ４２へ流れるため、トランジスタ４３（抵抗Ｒ5 ）に流れない。この場合には、内部回路４５には、ローレベル（グランドＧＮＤレベル）のロジック信号Ｓ40 が入力される。
【００４７】
以上説明したように、実施の形態２によれば、ＬＳＩ１０とＬＳＩ４０との間で定電流Ｉ4 によるロジック信号の伝送を行い、ＬＳＩ４０側で定電流Ｉ4 に基づいて、ＬＳＩ２０に適合するレベルのロジック信号Ｓ40 を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができる。
【００４８】
（実施の形態３）
さて、実施の形態１では、図２に示したスイッチ１４がオンにされると、定電流Ｉ4 が流れなくなる旨を説明したが、実際には、定電流Ｉ4 が０に減衰するまでに、回路定数に応じた減衰時間が生じる。この減衰時間は、応答特性を悪化させる要因となるため、この減衰時間をできるだけ短縮し応答特性を改善するのが望ましい。以下では、この場合を実施の形態３として説明する。
【００４９】
図４は、本発明にかかる実施の形態３の構成を示すブロック図である。この図において、図２の各部に対応する部分には同一の符号を付ける。この図においては、図２に示したＬＳＩ１０に代えて、ＬＳＩ５０が設けられている。このＬＳＩ５０は、インターフェイス回路５６および内部回路１６から構成されている。インターフェイス回路５６においては、図２に示した抵抗Ｒ1 に代えて、トランジスタ５２、定電流源５３、ダイオード５４およびスイッチ５５が設けられている。
【００５０】
トランジスタ５２は、定電流Ｉ4 の減衰時間を短縮化するためのｎｐｎ型トランジスタである。このトランジスタ５２のコレクタは、トランジスタ１１のコレクタに接続されており、トランジスタ５２のエミッタは、グランドＧＮＤに接続されている。定電流源５３は、定電流Ｉ8 を流す役目をしている。ダイオード５４は、定電流源５３とグランドＧＮＤとの間に介挿されている。このダイオード５４とトランジスタ５２とはカレントミラー回路を構成している。スイッチ５５は、ダイオード５４に並列接続されており、図示しない制御部によりオン／オフ制御される。ここで、スイッチ１４とスイッチ５５とは、逆ロジックでオン／オフ制御される。
【００５１】
上記構成において、スイッチ１４がオフ、スイッチ５５がオンにされると、ダイオード１２には、定電流源１３による定電流Ｉ1 が流れるとともに、カレントミラー回路を構成するトランジスタ１１のエミッタにも、定電流Ｉ1 と同値の定電流Ｉ2 が流れる。これにより、接続線３０には、定電流Ｉ4（≒定電流Ｉ2 ）が流れる。一方、スイッチ５５がオンにされていることから、定電流Ｉ8 は、スイッチ５５に流れるが、ダイオード５４に流れない。
【００５２】
従って、カレントミラー回路を構成するトランジスタ５２に電流が流れないため、トランジスタ５２は、オフとされる。以降、定電流Ｉ4 がＬＳＩ２０に流入すると、前述した実施の形態１の場合と同様に作用する。
【００５３】
そして、スイッチ１４がオン、スイッチ５５がオフにされると、ダイオード１２には、定電流Ｉ1 が流れなくなる。一方、スイッチ５５がオフにされていることから、定電流Ｉ8 がダイオード５４に流れ、トランジスタ５２がオンとなる。これにより、接続線３０には、シンク定電流Ｉ7 が定電流Ｉ4とは逆方向に流れる。従って、定電流Ｉ4 は、シンク定電流Ｉ7 と相殺され急激に減衰する。
【００５４】
以上説明したように、実施の形態３によれば、トランジスタ５２、定電流源５３およびスイッチ５５を設けて、シンク定電流Ｉ7 を定電流Ｉ4 とは逆方向に流すようにしたので、定電流Ｉ4 の減衰時間を短縮化することができるため、結果として応答特性を向上させることができる。
【００５５】
（実施の形態４）
さて、実施の形態３では、図４に示したシンク定電流Ｉ7 を流す手段を設けて、ＬＳＩ５０とＬＳＩ２０との間の応答特性を向上させる例について説明したが、これを実施の形態２に適用してもよい。以下では、この場合を実施の形態４として説明する。
【００５６】
図５は、実施の形態４の構成を示すブロック図である。この図において、図４の各部に対応する部分には同一の符号を付ける。同図においては、図４に示したＬＳＩ２０に代えて、ＬＳＩ４０（図３参照）が設けられている。なお、図５に示したシンク定電流Ｉ7 が流れる作用、シンク定電流Ｉ7 による効果については、実施の形態３の場合と同様であるためその説明を省略する。
【００５７】
【発明の効果】
以上説明したように、請求項１、５にかかる発明によれば、第１電子デバイスと第２電子デバイスとの間で定電流によるロジック信号の伝送を行い、第２電子デバイス側で定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができるという効果を奏する。また、このインターフェイス回路において、前記定電流の出力が停止された際に、該定電流と逆方向にシンク定電流を流させるシンク定電流制御手段を備えたので、シンク電流により定電流の減衰時間が短くなり、結果として応答特性を向上させることができる。
【００５８】
また、請求項２にかかる発明によれば、簡単な構成で定電流の減衰時間を短くして応答特性を向上させることができるという効果を奏する。
【００５９】
また、請求項３にかかる発明によれば、抵抗という極めて簡単な素子により、第２電子デバイスに適合するロジック信号が生成されるため、回路設計時間をさらに短縮化することができるという効果を奏する。
【００６０】
また、請求項４にかかる発明によれば、抵抗を可変抵抗としたので、任意のレベルのロジック信号を生成できることから、異種電源電圧により駆動されるあらゆる電子デバイスを電子装置に実装することが容易になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明にかかる実施の形態１の概略構成を示すブロック図である。
【図２】同実施の形態１の構成を示すブロック図である。
【図３】本発明にかかる実施の形態２の構成を示すブロック図である。
【図４】本発明にかかる実施の形態３の構成を示すブロック図である。
【図５】本発明にかかる実施の形態４の構成を示すブロック図である。
【図６】従来の磁気ディスク装置の構成を示すブロック図である。
【図７】従来のインターフェイス回路の構成を示すブロック図である。
【符号の説明】
１０、２０、３０、４０、５０ ＬＳＩ
１１ トランジスタ
１２ ダイオード
１３ 定電流源
１４ スイッチ
１５ インターフェイス回路
２１ トランジスタ
２２ ダイオード
２３ ダイオード
２４ インターフェイス回路
４１ 定電流源
４２ トランジスタ
４３ トランジスタ
４４ インターフェイス回路
５１ トランジスタ
５２ トランジスタ
５３ 定電流源
５４ ダイオード
５５ スイッチ
【発明の属する技術分野】
本発明は、複数の電子デバイス間におけるロジック信号の伝送に用いられるインターフェイス回路に関するものであり、特に、電源電圧が異なる複数の電子デバイスに用いて好適なインターフェイス回路および信号伝送方法に関するものである。
【０００２】
技術の進歩に伴って、電子装置には、ＬＳＩ（Large Scale Integrated circuit）、ＩＣ（Integrated Circuit）等の電子デバイスが複数、実装されるようになっている。これらの電子デバイス間では、ロジック信号の送受信を行うことにより、所与の動作が実行される。しかしながら、最近では、複数の電子デバイスのそれぞれの電源電圧がメーカ毎に異なる傾向にあることから、ロジック信号のレベルも、複数の電子デバイス間で異なるという事態が頻繁に起こっている。
【０００３】
したがって、従来では、複数のデバイス間におけるロジック信号のレベルを調整しなければならないため、この調整に伴って、回路設計時間が長時間化したり、使用可能な電子デバイスが制限されたりといった弊害が看過できない状態にある。そこで、従来より、かかる問題を効果的に解決することができる手段、方法が切望されている。
【０００４】
【従来の技術】
はじめに、上述した複数の電子デバイスが実装された電子機器の一例として、図６に示した磁気ディスク装置について説明する。図６は、従来の磁気ディスク装置の構成を示すブロック図である。この図において、ＨＤＣ（ハードディスクコントローラ）１は、図示しないＳＣＳＩ（Small Computer System Interface）バスを介してホスト９に接続されており、ホスト９との間でＳＣＳＩバスを介して各種コマンド（リードコマンド、ライトコマンド等）、後述する磁気ディスクＭに書き込むべきライトデータ、磁気ディスクＭから読み出されたリードデータの送受信を行う。また、ＨＤＣ１は、磁気ディスク装置各部の制御を行う。
【０００５】
ＭＰＵ（Micro Processing Unit）２は、装置各部を制御するものであり、主な制御としては、リード／ライト制御、パワーセーブ制御等が挙げられる。リードチャネル３は、ライトデータを磁気ディスクＭに書き込むための変調回路や、パラレルのライトデータをシリアルデータに変換するパラレル／シリアル変換回路や、リードデータを磁気ディスクＭから読み出すための復調回路等を備えている。また、リードチャネル３は、シリアルのリードデータをパラレルデータに変換するシリアル／パラレル変換回路や、水晶振動子を用いた発振回路の周波数を逓倍することにより、装置各部のタイミング用のタイミング信号を発生させるシンセサイザ回路等を備えている。
【０００６】
ヘッドＩＣ４は、磁気ヘッド５を駆動するものであり、磁気ヘッド５からのリードデータをリードチャネル３へ渡すとともに、リードチャネル３からのライトデータを磁気ヘッド５へ渡す。磁気ヘッド５は、磁気ディスクＭに近接配置されており、磁気ディスクＭに対して磁気的にライトデータを書き込む機能と、磁気ディスクＭから磁気的にリードデータを読み出す機能とを備えている。
【０００７】
ＳＰＭ（スピンドルモータ）６は、磁気ディスクＭを回転駆動する。ＶＣＭ（ボイスコイルモータ）７は、磁気ヘッド５を磁気ディスクＭの半径方向に移動させる。サーボコントローラ８は、ＳＰＭ６およびＶＣＭ７を制御することにより、サーボ制御を行う。上述したＨＤＣ１、ＭＰＵ２、リードチャネル３、ヘッドＩＣ４およびサーボコントローラ８のそれぞれは、ＬＳＩ、ＩＣ等の電子デバイスであり、異なる電源電圧で駆動される。
【０００８】
従って、これらの電子デバイス間で送受信されるロジック信号のレベルも、電子デバイス毎に異なる。そこで、従来の磁気ディスク装置では、図７に示したインターフェイス回路により、ロジック信号のレベル調整を行っている。この図において、ＬＳＩ・ＡおよびＬＳＩ・Ｂは、図６に示したＨＤＣ１、ＭＰＵ２、リードチャネル３等のうち、２つのものに対応している。ＬＳＩ・Ａは、第１電源電圧Ｖcc1 （＝５．０Ｖ）により駆動される。このＬＳＩ・Ａのロジック信号Ｓ1 のレベルも、５．０Ｖとされている。
【０００９】
一方、ＬＳＩ・Ｂは、第１電源電圧Ｖcc1 （＝５．０Ｖ）とは異なる第２電源電圧Ｖcc2 （＝２．５Ｖ）により駆動される。このＬＳＩ・Ｂのロジック信号Ｓ2 のレベルも、２．５Ｖとされている。すなわち、ＬＳＩ・Ａのロジック信号Ｓ1 のレベルが５．０Ｖであるのに対して、ＬＳＩ・Ｂのロジック信号Ｓ2 のレベルが２．５Ｖとされている。したがって、このままでは、５．０Ｖのロジック信号Ｓ1 がＬＳＩ・Ｂに入力されると、ＬＳＩ・Ｂの耐圧を越えてしまい、ＬＳＩ・Ｂが破壊される可能性がある。
【００１０】
そこで、従来のインターフェイス回路では、ＬＳＩ・ＡとＬＳＩ・Ｂとの間にロジック信号のレベル調整を行うレベルコンバータＣが設けられている。レベルコンバータＣは、５．０Ｖのロジック信号Ｓ1 を、ＬＳＩ・Ｂに適合する２．５Ｖのロジック信号Ｓ2 に変換するものである。従って、ＬＳＩ・ＡとＬＳＩ・Ｂとは、レベルコンバータＣによるレベル調整により、正常に機能する。
【００１１】
【発明が解決しようとする課題】
ところで、前述したように、従来では、異種電圧により駆動される複数の電子デバイスを使用する際、ロジック信号のレベル調整を行うためのレベルコンバータＣを使用しなければならないため、レベルコンバータＣのレベル変換特性に適合する電子デバイスを選択する必要がある。従って、従来では、単体では高性能な電子デバイスであっても、レベル変換特性に適合しなければ当該電子デバイスを電子機器に使用することができないため、おのずと、使用可能な電子デバイスが制限されることから、回路設計上の制約が大きいという問題があった。
【００１２】
また、レベルコンバータＣを使用しない場合には、ロジック信号のレベルが等しい複数の電子デバイスを選定しなければならないという制限があるため、選定に要する時間分だけ回路設計時間が長時間化するという問題もあった。
【００１３】
本発明は、上記に鑑みてなされたもので、異種電圧により駆動される複数の電子デバイスを用いた回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができるインターフェイス回路および信号伝送方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１にかかる発明は、異種電源電圧によりそれぞれ駆動される第１電子デバイスと第２電子デバイスとの間に介挿されるインターフェイス回路において、前記第１電子デバイスに設けられ、ロジック信号に対応する定電流を前記第２電子デバイスへ出力し、また、前記定電流の出力を停止する定電流制御手段と、前記第電子デバイスに設けられ、前記定電流の出力が停止された際に、前記定電流と逆方向にシンク定電流を流させるシンク定電流制御手段と、前記第２電子デバイスに設けられ、前記定電流制御手段からの前記定電流に基づいて、前記第２電子デバイスに適合するレベルのロジック信号を生成するロジック信号生成手段とを備えることを特徴とする。
【００１５】
この発明によれば、定電流制御手段から定電流が第２電子デバイスへ出力されると、ロジック信号生成手段により、定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号が生成される。
【００１６】
このように、この発明によれば、第１電子デバイスと第２電子デバイスとの間で定電流によるロジック信号の伝送を行い、第２電子デバイス側で定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができる。また、このインターフェイス回路において、前記定電流の出力が停止された際に、該定電流と逆方向にシンク定電流を流させるシンク定電流制御手段を備えたので、シンク定電流に定電流の減衰時間が短くなり、結果として応答特性を向上させることができる。
【００１７】
また、請求項２にかかる発明は、請求項１に記載のインターフェイス回路において、前記第１電子デバイスは相互に逆ロジックでオン／オフ制御される第１および第２のスイッチを備え、前記第１および前記第２のスイッチ一方がオフ、他方がオンのときに前記定電流が出力され、前記第１のスイッチおよび前記第２のスイッチの前記一方がオン、前記他方がオフのときに前記定電流の出力が停止され、前記定電流と逆方向に前記シンク定電流が流されることを特徴とする。
【００１８】
この発明によれば、簡単な構成で定電流の減衰時間を短くして応答特性を向上させることができる。
【００１９】
また、請求項３にかかる発明は、請求項１または２に記載のインターフェイス回路において、前記ロジック信号生成手段は、前記第２電子デバイスに適合するレベルに対応する抵抗により、前記ロジック信号を生成することを特徴とする。
【００２０】
この発明によれば、抵抗という極めて簡単な素子により、第２電子デバイスに適合するロジック信号が生成されるため、回路設計時間をさらに短縮化することができる。
【００２１】
また、請求項４にかかる発明は、請求項１〜３のいずれか一つに記載のインターフェイス回路において、前記抵抗は、前記ロジック信号のレベルに応じた抵抗値を得るための可変抵抗であることを特徴とする。
【００２２】
この発明によれば、抵抗を可変抵抗としたので、任意のレベルのロジック信号を生成できることから、異種電源電圧により駆動されるあらゆる電子デバイスを電子装置に実装することが容易になる。
【００２３】
また、請求項５にかかる発明は、異種電源電圧によりそれぞれ駆動される第１電子デバイスと第２電子デバイスとの間の信号伝送を行う信号伝送方法において、ロジック信号に対応する定電流を前記第１電子デバイスから前記第２電子デバイスへ出力し、また、前記定電流の出力を停止する定電流制御工程と、前記定電流の出力が停止された際に、前記定電流と逆方向にシンク定電流を流させるシンク定電流制御工程と、前記定電流に基づいて、前記第２電子デバイスに適合するレベルのロジック信号を前記第２電子デバイス側で生成するロジック信号生成工程とを含むことを特徴とする。
【００２４】
この発明によれば、定電流制御工程で定電流が第１電子デバイスから第２電子デバイスへ出力されると、ロジック信号生成工程で、定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号が生成される。
【００２５】
このように、この発明によれば、第１電子デバイスと第２電子デバイスとの間で定電流によるロジック信号の伝送を行い、第２電子デバイス側で定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができる。また、このインターフェイス回路において、前記定電流の出力が停止された際に、該定電流と逆方向にシンク定電流を流させるシンク定電流制御手段を備えたので、シンク電流により定電流の減衰時間が短くなり、結果として応答特性を向上させることができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明にかかるインターフェイス回路および信号伝送方法の実施の形態１〜４について詳細に説明する。
【００２７】
（実施の形態１）
図１は、本発明にかかる実施の形態１の概略構成を示すブロック図である。この図に示したＬＳＩ１０およびＬＳＩ２０は、図示しない一つの電子機器に実装されており、異種電源電圧でそれぞれ駆動される。また、ＬＳＩ１０およびＬＳＩ２０のそれぞれのロジック信号のレベルも異なる。
【００２８】
すなわち、ＬＳＩ１０は、第１電源電圧Ｖcc1 （＝５．０Ｖ）により駆動される。このＬＳＩ１０のロジック信号のレベルも、５．０Ｖとされている。また、ＬＳＩ１０の内部には、定電流Ｉ4 をＬＳＩ２０へ送出するためのインターフェイス回路が内蔵されている。この定電流Ｉ4 が流れた場合には、ロジック信号Ｓ0 がハイレベルであり、定電流Ｉ4 が流れない場合には、ロジック信号Ｓ0 がローレベルである。
【００２９】
一方、ＬＳＩ２０は、第１電源電圧Ｖcc1 （＝５．０Ｖ）とは異なる第２電源電圧Ｖcc2 （＝２．５Ｖ）により駆動される。このＬＳＩ２０のロジック信号のレベルも、２．５Ｖとされている。このＬＳＩ１０の内部には、ＬＳＩ２０に適合するレベル（２．５Ｖ）のロジック信号を定電流Ｉ4 から生成するインターフェイス回路が内蔵されている。このように、ＬＳＩ１０のロジック信号のレベルが５．０Ｖであるのに対して、ＬＳＩ・Ｂのロジック信号のレベルが２．５Ｖとされている。
【００３０】
ここで、図２を参照して実施の形態１の詳細な構成について説明する。この図において、図１の各部に対応する部分には同一の符号を付ける。同図に示したＬＳＩ１０は、インターフェイス回路１５および内部回路１６から構成されている。インターフェイス回路１５において、トランジスタ１１は、定電流Ｉ4 の出力をオン／オフ制御するためのｐｎｐ型トランジスタである。このトランジスタ１１のエミッタには、第１電源電圧Ｖcc1 が印加されている。抵抗Ｒ1 は、トランジスタ１１のコレクタとグランドＧＮＤとの間に介挿されている。この抵抗Ｒ1 の抵抗値ｒ1 は、定電流Ｉ2 ≒定電流Ｉ4 となるように、非常に大きい値とされている。
【００３１】
ダイオード１２は、トランジスタ１１のエミッタ−ベース間に並列接続されている。このダイオード１２とトランジスタ１１とは、カレントミラー回路を構成している。すなわち、ダイオード１２に流れる定電流Ｉ1 とトランジスタ１１のエミッタに流れる定電流Ｉ2 とは等しい。定電流源１３は、ダイオード１２のカソードと内部回路１６との間に介挿されており、定電流Ｉ1 を流す役目をしている。
【００３２】
内部回路１６は、ＬＳＩ１０の機能を実現するための回路であり、ロジック信号Ｓ10 により動作を実行する。このロジック信号Ｓ10 のレベルは、５．０Ｖとされている。スイッチ１４は、ダイオード１２に並列接続されており、図示しない制御回路によりオン／オフ制御される。接続線３０は、ＬＳＩ１０とＬＳＩ２０との間を接続しており、定電流Ｉ4 （ロジック信号Ｓ0 ）の伝送路としての役目をしている。
【００３３】
一方、ＬＳＩ２０は、インターフェイス回路２４および内部回路２５から構成されている。インターフェイス回路２４において、トランジスタ２１は、定電流Ｉ4 によりオン／オフ制御されるｎｐｎ型トランジスタである。このトランジスタ２１のコレクタには、抵抗Ｒ3 を介して第２電源電圧Ｖcc2 （＝２．５Ｖ）が印加されている。この第２電源電圧Ｖcc2 （＝２．５Ｖ）は、ＬＳＩ１０用の第１電源電圧Ｖcc1 （＝５．０Ｖ）とは異なる。
【００３４】
抵抗Ｒ2 は、トランジスタ２１のエミッタとグランドＧＮＤとの間に介挿されている。ダイオード２２およびダイオード２３は、直列回路を構成しており、この直列回路は、トランジスタ２１のベースとグランドＧＮＤとの間に介挿されている。内部回路２５は、ＬＳＩ２０の機能を実現するための回路であり、ロジック信号Ｓ20 により動作を実行する。このロジック信号Ｓ２０ のレベルは、２．５Ｖ（≠ロジック信号Ｓ10 のレベル）とされている。
【００３５】
上記構成において、スイッチ１４がオフにされると、ダイオード１２には、定電流源１３による定電流Ｉ1 が流れるとともに、カレントミラー回路を構成するトランジスタ１１のエミッタにも、定電流Ｉ1 と同値の定電流Ｉ2 が流れる。この定電流Ｉ2 は、トランジスタ１１のコレクタに流れる電流Ｉ3 と、接続線３０を流れる定電流Ｉ4 とに分流される。ここで、抵抗Ｒ1 の抵抗値ｒ1 が非常に大きい値とされており、電流Ｉ3 ≒０であるため、定電流Ｉ2 ≒定電流Ｉ4 となる。
【００３６】
そして、定電流Ｉ4 がインターフェイス回路２４に流入すると、ダイオード２２およびダイオード２３からなる直列回路にドロップ電圧ＶD（≒１．４Ｖ）が生じるとともに、トランジスタ２１のベース−エミッタ間にベース−エミッタ電圧ＶBE（≒０．７Ｖ）が生じる。これにより、抵抗Ｒ2 には、約０．７Ｖのドロップ電圧ＶＲ2 （＝ドロップ電圧ＶD−ベース−エミッタ電圧ＶBE）が生じるとともに、電流Ｉ5（＝ドロップ電圧ＶR2 ／抵抗Ｒ2の抵抗値ｒ2）が流れる。
【００３７】
このとき、抵抗Ｒ3 にも上記電流Ｉ5 が流れるため、抵抗Ｒ3 には、ドロップ電圧ＶR3（＝抵抗Ｒ3 の抵抗値ｒ3 ×電流Ｉ5 ）が生じる。従って、内部回路２５には、（第２電源電圧Ｖcc2 −ドロップ電圧ＶR3 ）というローレベルのロジック信号Ｓ20 が入力される。
【００３８】
すなわち、実施の形態１では、抵抗Ｒ2 の抵抗値ｒ2 および抵抗Ｒ3 の抵抗値ｒ3 を適当な値に設定することにより、従来のレベルコンバータＣ（図７参照）を用いることなくロジック信号Ｓ20 のレベルをＬＳＩ２０に適合させることができる。これらの抵抗Ｒ2 および抵抗Ｒ3 は、可変抵抗であってもよい。この場合には、任意のレベルのロジック信号を生成できることから、異種電源電圧により駆動されるあらゆる電子デバイスを電子装置に実装することが容易になる。
【００３９】
一方、スイッチ１４がオンにされると、ダイオード１２に定電流Ｉ1 が流れなくなるため、定電流Ｉ2 ＝０となる。従って、定電流Ｉ4 ＝０となるため、トランジスタ２１のベース電圧も０Ｖとなる。これにより、トランジスタ２１がオフとなるため、内部回路２５には、第２電源電圧Ｖcc2 というハイレベルのロジック信号Ｓ20 が入力される。
【００４０】
以上説明したように、実施の形態１によれば、ＬＳＩ１０とＬＳＩ２０との間で定電流Ｉ4 によるロジック信号の伝送を行い、ＬＳＩ２０側で定電流Ｉ4 に基づいて、ＬＳＩ２０に適合するレベルのロジック信号Ｓ20 を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができる。
【００４１】
（実施の形態２）
図３は、本発明にかかる実施の形態２の構成を示すブロック図である。この図において、図２の各部に対応する部分には同一の符号を付ける。この図においては、図２に示したＬＳＩ２０に代えて、ＬＳＩ４０が設けられている。このＬＳＩ４０は、インターフェイス回路４４および内部回路４５から構成されている。
【００４２】
インターフェイス回路４４において、定電流源４１は、定電流Ｉ6 を流す役目をするものであり、第２電源電圧Ｖcc2 に接続されている。トランジスタ４２およびトランジスタ４３は、ＥＣＬ（Emitter Coupled Logic）回路を構成している。トランジスタ４２は、定電流源４１とグランドＧＮＤとの間に介挿されたｐｎｐ型トランジスタである。すなわち、トランジスタ４２のベースは、接続線３０に接続されており、トランジスタ４２のエミッタは、定電流源４１に接続されており、トランジスタ４２のコレクタは、グランドＧＮＤに接続されている。抵抗Ｒ4 は、トランジスタ４２のベースとグランドＧＮＤとの間に介挿されている。
【００４３】
トランジスタ４３は、トランジスタ４２に対して併設されており、定電流源４１とグランドＧＮＤとの間に介挿されたｐｎｐ型トランジスタである。すなわち、トランジスタ４３のエミッタは、定電流源４１およびトランジスタ４２のエミッタに接続されており、トランジスタ４３のコレクタは、抵抗Ｒ5 を介してグランドＧＮＤに接続されている。このトランジスタ４３のベースには、基準電圧Ｖref が印加されている。ここで、基準電圧Ｖref は、抵抗Ｒ4 に生じるドロップ電圧ＶR4 から０．５（Ｖ）を減算した値に設定されている。内部回路４５は、ＬＳＩ４０の機能を実現するための回路であり、ロジック信号Ｓ40 により動作を実行する。このロジック信号Ｓ40 のレベルは、２．５Ｖ（≠ロジック信号Ｓ10 のレベル）とされている。
【００４４】
上記構成において、スイッチ１４がオフにされると、ダイオード１２には、定電流源１３による定電流Ｉ1 が流れるとともに、カレントミラー回路を構成するトランジスタ１１のエミッタにも、定電流Ｉ1 と同値の定電流Ｉ2 が流れる。これにより、実施の形態１の場合と同様にして、接続線３０には、定電流Ｉ4 （≒定電流Ｉ2 ）が流れる。
【００４５】
そして、定電流Ｉ4 がインターフェイス回路４４に流入すると、抵抗Ｒ4 には、ドロップ電圧ＶR4 が生じる。このとき、トランジスタ４３のベースに基準電圧Ｖref が印加されているため、ＥＣＬ回路の作用により、定電流Ｉ6 は、トランジスタ４３を介して抵抗Ｒ5 を流れる。これにより、内部回路４５には、抵抗Ｒ5の抵抗値ｒ5 ×定電流Ｉ5 というハイレベルのロジック信号Ｓ40 が入力される。すなわち、実施の形態２では、抵抗Ｒ5 の抵抗値ｒ5 を適当な値に設定することにより、従来のレベルコンバータＣ（図７参照）を用いることなくロジック信号Ｓ40 のレベルをＬＳＩ４０に適合させることができる。この抵抗Ｒ5 は、可変抵抗であってもよい。
【００４６】
一方、スイッチ１４がオンにされると、ダイオード１２に定電流Ｉ1 が流れなくなるため、定電流Ｉ2 ＝０となる。従って、定電流Ｉ4 ＝０となるため、トランジスタ２１のベース電圧も０Ｖとなる。これにより、定電流Ｉ6 は、全て、トランジスタ４２へ流れるため、トランジスタ４３（抵抗Ｒ5 ）に流れない。この場合には、内部回路４５には、ローレベル（グランドＧＮＤレベル）のロジック信号Ｓ40 が入力される。
【００４７】
以上説明したように、実施の形態２によれば、ＬＳＩ１０とＬＳＩ４０との間で定電流Ｉ4 によるロジック信号の伝送を行い、ＬＳＩ４０側で定電流Ｉ4 に基づいて、ＬＳＩ２０に適合するレベルのロジック信号Ｓ40 を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができる。
【００４８】
（実施の形態３）
さて、実施の形態１では、図２に示したスイッチ１４がオンにされると、定電流Ｉ4 が流れなくなる旨を説明したが、実際には、定電流Ｉ4 が０に減衰するまでに、回路定数に応じた減衰時間が生じる。この減衰時間は、応答特性を悪化させる要因となるため、この減衰時間をできるだけ短縮し応答特性を改善するのが望ましい。以下では、この場合を実施の形態３として説明する。
【００４９】
図４は、本発明にかかる実施の形態３の構成を示すブロック図である。この図において、図２の各部に対応する部分には同一の符号を付ける。この図においては、図２に示したＬＳＩ１０に代えて、ＬＳＩ５０が設けられている。このＬＳＩ５０は、インターフェイス回路５６および内部回路１６から構成されている。インターフェイス回路５６においては、図２に示した抵抗Ｒ1 に代えて、トランジスタ５２、定電流源５３、ダイオード５４およびスイッチ５５が設けられている。
【００５０】
トランジスタ５２は、定電流Ｉ4 の減衰時間を短縮化するためのｎｐｎ型トランジスタである。このトランジスタ５２のコレクタは、トランジスタ１１のコレクタに接続されており、トランジスタ５２のエミッタは、グランドＧＮＤに接続されている。定電流源５３は、定電流Ｉ8 を流す役目をしている。ダイオード５４は、定電流源５３とグランドＧＮＤとの間に介挿されている。このダイオード５４とトランジスタ５２とはカレントミラー回路を構成している。スイッチ５５は、ダイオード５４に並列接続されており、図示しない制御部によりオン／オフ制御される。ここで、スイッチ１４とスイッチ５５とは、逆ロジックでオン／オフ制御される。
【００５１】
上記構成において、スイッチ１４がオフ、スイッチ５５がオンにされると、ダイオード１２には、定電流源１３による定電流Ｉ1 が流れるとともに、カレントミラー回路を構成するトランジスタ１１のエミッタにも、定電流Ｉ1 と同値の定電流Ｉ2 が流れる。これにより、接続線３０には、定電流Ｉ4（≒定電流Ｉ2 ）が流れる。一方、スイッチ５５がオンにされていることから、定電流Ｉ8 は、スイッチ５５に流れるが、ダイオード５４に流れない。
【００５２】
従って、カレントミラー回路を構成するトランジスタ５２に電流が流れないため、トランジスタ５２は、オフとされる。以降、定電流Ｉ4 がＬＳＩ２０に流入すると、前述した実施の形態１の場合と同様に作用する。
【００５３】
そして、スイッチ１４がオン、スイッチ５５がオフにされると、ダイオード１２には、定電流Ｉ1 が流れなくなる。一方、スイッチ５５がオフにされていることから、定電流Ｉ8 がダイオード５４に流れ、トランジスタ５２がオンとなる。これにより、接続線３０には、シンク定電流Ｉ7 が定電流Ｉ4とは逆方向に流れる。従って、定電流Ｉ4 は、シンク定電流Ｉ7 と相殺され急激に減衰する。
【００５４】
以上説明したように、実施の形態３によれば、トランジスタ５２、定電流源５３およびスイッチ５５を設けて、シンク定電流Ｉ7 を定電流Ｉ4 とは逆方向に流すようにしたので、定電流Ｉ4 の減衰時間を短縮化することができるため、結果として応答特性を向上させることができる。
【００５５】
（実施の形態４）
さて、実施の形態３では、図４に示したシンク定電流Ｉ7 を流す手段を設けて、ＬＳＩ５０とＬＳＩ２０との間の応答特性を向上させる例について説明したが、これを実施の形態２に適用してもよい。以下では、この場合を実施の形態４として説明する。
【００５６】
図５は、実施の形態４の構成を示すブロック図である。この図において、図４の各部に対応する部分には同一の符号を付ける。同図においては、図４に示したＬＳＩ２０に代えて、ＬＳＩ４０（図３参照）が設けられている。なお、図５に示したシンク定電流Ｉ7 が流れる作用、シンク定電流Ｉ7 による効果については、実施の形態３の場合と同様であるためその説明を省略する。
【００５７】
【発明の効果】
以上説明したように、請求項１、５にかかる発明によれば、第１電子デバイスと第２電子デバイスとの間で定電流によるロジック信号の伝送を行い、第２電子デバイス側で定電流に基づいて、第２電子デバイスに適合するレベルのロジック信号を生成するようにしたので、異種電圧により駆動される複数の電子デバイスであっても、ロジック信号のレベルを簡単に適合させることができるため、回路設計の自由度を高めることができるとともに、回路設計時間を短縮化することができるという効果を奏する。また、このインターフェイス回路において、前記定電流の出力が停止された際に、該定電流と逆方向にシンク定電流を流させるシンク定電流制御手段を備えたので、シンク電流により定電流の減衰時間が短くなり、結果として応答特性を向上させることができる。
【００５８】
また、請求項２にかかる発明によれば、簡単な構成で定電流の減衰時間を短くして応答特性を向上させることができるという効果を奏する。
【００５９】
また、請求項３にかかる発明によれば、抵抗という極めて簡単な素子により、第２電子デバイスに適合するロジック信号が生成されるため、回路設計時間をさらに短縮化することができるという効果を奏する。
【００６０】
また、請求項４にかかる発明によれば、抵抗を可変抵抗としたので、任意のレベルのロジック信号を生成できることから、異種電源電圧により駆動されるあらゆる電子デバイスを電子装置に実装することが容易になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明にかかる実施の形態１の概略構成を示すブロック図である。
【図２】同実施の形態１の構成を示すブロック図である。
【図３】本発明にかかる実施の形態２の構成を示すブロック図である。
【図４】本発明にかかる実施の形態３の構成を示すブロック図である。
【図５】本発明にかかる実施の形態４の構成を示すブロック図である。
【図６】従来の磁気ディスク装置の構成を示すブロック図である。
【図７】従来のインターフェイス回路の構成を示すブロック図である。
【符号の説明】
１０、２０、３０、４０、５０ ＬＳＩ
１１ トランジスタ
１２ ダイオード
１３ 定電流源
１４ スイッチ
１５ インターフェイス回路
２１ トランジスタ
２２ ダイオード
２３ ダイオード
２４ インターフェイス回路
４１ 定電流源
４２ トランジスタ
４３ トランジスタ
４４ インターフェイス回路
５１ トランジスタ
５２ トランジスタ
５３ 定電流源
５４ ダイオード
５５ スイッチ
Claims (5)
- 異種電源電圧によりそれぞれ駆動される第１電子デバイスと第２電子デバイスとの間に介挿されるインターフェイス回路において、
前記第１電子デバイスに設けられ、ロジック信号に対応する定電流を前記第２電子デバイスへ出力し、また、前記定電流の出力を停止する定電流制御手段と、
前記第電子デバイスに設けられ、前記定電流の出力が停止された際に、前記定電流と逆方向にシンク定電流を流させるシンク定電流制御手段と、
前記第２電子デバイスに設けられ、前記定電流制御手段からの前記定電流に基づいて、前記第２電子デバイスに適合するレベルのロジック信号を生成するロジック信号生成手段と
を備えることを特徴とするインターフェイス回路。 - 前記第１電子デバイスは相互に逆ロジックでオン／オフ制御される第１および第２のスイッチを備え、前記第１および前記第２のスイッチ一方がオフ、他方がオンのときに前記定電流が出力され、前記第１のスイッチおよび前記第２のスイッチの前記一方がオン、前記他方がオフのときに前記定電流の出力が停止され、前記定電流と逆方向に前記シンク定電流が流されることを特徴とする請求項１に記載のインターフェイス回路。
- 前記ロジック信号生成手段は、前記第２電子デバイスに適合するレベルに対応する抵抗により、前記ロジック信号を生成することを特徴とする請求項１または２に記載のインターフェイス回路。
- 前記抵抗は、前記ロジック信号のレベルに応じた抵抗値を得るための可変抵抗であることを特徴とする請求項３に記載のインターフェイス回路。
- 異種電源電圧によりそれぞれ駆動される第１電子デバイスと第２電子デバイスとの間の信号伝送を行う信号伝送方法において、
ロジック信号に対応する定電流を前記第１電子デバイスから前記第２電子デバイスへ出力し、また、前記定電流の出力を停止する定電流制御工程と、
前記定電流の出力が停止された際に、前記定電流と逆方向にシンク定電流を流させるシンク定電流制御工程と、
前記定電流に基づいて、前記第２電子デバイスに適合するレベルのロジック信号を前記第２電子デバイス側で生成するロジック信号生成工程と
を含むことを特徴とする信号伝送方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151796A JP3847527B2 (ja) | 2000-05-23 | 2000-05-23 | インターフェイス回路および信号伝送方法 |
| US09/734,686 US6377072B2 (en) | 2000-05-23 | 2000-12-13 | Interface circuit and signal transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151796A JP3847527B2 (ja) | 2000-05-23 | 2000-05-23 | インターフェイス回路および信号伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332965A JP2001332965A (ja) | 2001-11-30 |
| JP3847527B2 true JP3847527B2 (ja) | 2006-11-22 |
Family
ID=18657295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000151796A Expired - Lifetime JP3847527B2 (ja) | 2000-05-23 | 2000-05-23 | インターフェイス回路および信号伝送方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6377072B2 (ja) |
| JP (1) | JP3847527B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW557629B (en) * | 2002-01-16 | 2003-10-11 | Pixart Imaging Inc | Transmission line driving circuit |
| KR100476952B1 (ko) * | 2002-10-14 | 2005-03-16 | 삼성전자주식회사 | 서로 다른 전원을 가진 회로의 연결 장치 |
| JP4327113B2 (ja) * | 2005-02-25 | 2009-09-09 | Ｏｋｉセミコンダクタ株式会社 | 異電源間インターフェースおよび半導体集積回路 |
| DE102008011603B4 (de) * | 2008-02-28 | 2009-12-31 | Semikron Elektronik Gmbh & Co. Kg | Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters |
| JP5206348B2 (ja) * | 2008-11-18 | 2013-06-12 | 株式会社デンソー | 制御回路 |
| CN112904122B (zh) * | 2021-01-22 | 2024-09-20 | 维沃移动通信有限公司 | 插入检测电路及电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE8912984U1 (de) * | 1989-11-02 | 1990-03-29 | Siemens AG, 1000 Berlin und 8000 München | Schnittstellenschaltung zwischen zwei an unterschiedlichen Betriebsspannungen betriebenen elektrischen Schaltungen |
| JP2982196B2 (ja) * | 1990-02-06 | 1999-11-22 | 日本電気株式会社 | 異電源インターフェース回路 |
| US5691654A (en) * | 1995-12-14 | 1997-11-25 | Cypress Semiconductor Corp. | Voltage level translator circuit |
| US5680063A (en) * | 1996-04-23 | 1997-10-21 | Motorola, Inc. | Bi-directional voltage translator |
| US6154057A (en) * | 1998-12-07 | 2000-11-28 | Motorola, Inc. | Bi-directional voltage translator |
-
2000
- 2000-05-23 JP JP2000151796A patent/JP3847527B2/ja not_active Expired - Lifetime
- 2000-12-13 US US09/734,686 patent/US6377072B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010045845A1 (en) | 2001-11-29 |
| US6377072B2 (en) | 2002-04-23 |
| JP2001332965A (ja) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638012A (en) | Write driver circuit | |
| US7372653B2 (en) | Degauss waveform generator for perpendicular recording write head | |
| JP2005222684A (ja) | 書込みヘッド消磁方法および装置 | |
| JP3847527B2 (ja) | インターフェイス回路および信号伝送方法 | |
| US7035027B2 (en) | Circuits to achieve high data rate writing on thin film transducer | |
| JP3942470B2 (ja) | 磁気ヘッドの駆動回路及び磁気記憶装置 | |
| US6400190B1 (en) | Controlled current undershoot circuit | |
| US6381086B1 (en) | Programmable active damping for high-speed write driver | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| JPH0944989A (ja) | 回路の時定数を較正する装置及び方法 | |
| US8982497B2 (en) | Class-AB amplifier, motor drive device, magnetic disk storage device, and electronic apparatus | |
| JP2003223702A (ja) | 媒体記録再生システムおよびそれに用いられる半導体集積回路 | |
| US6087798A (en) | Semiconductor integrated circuit device and disk drive apparatus | |
| JPH0896394A (ja) | 光ディスク用レーザ駆動装置 | |
| JP2002230710A (ja) | 磁気記録書き込み回路 | |
| JP3524848B2 (ja) | モータ駆動装置及びこれを用いたディスク装置 | |
| US6282044B1 (en) | 8V ring clamp circuit | |
| JP4642191B2 (ja) | モータドライバ | |
| US20050122611A1 (en) | Semiconductor device and a disk drive apparatus employing such a semiconductor device | |
| US7889609B2 (en) | Enhanced linearity DVD writing current circuit | |
| JP2007042276A (ja) | 磁気ヘッドの駆動回路及び磁気記憶装置 | |
| KR100588177B1 (ko) | 반도체장치 및 이를 사용한 디스크 구동장치 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| KR0131432B1 (ko) | 열방출 기능을 구비한 모터 드라이버 집적회로 | |
| US6239933B1 (en) | Method and circuits for high speed powerup of analog reference source for a direct access storage device (DASD) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3847527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |