JP3837936B2

JP3837936B2 - 表示駆動制御装置

Info

Publication number: JP3837936B2
Application number: JP26896698A
Authority: JP
Inventors: 英樹指田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1998-09-07
Filing date: 1998-09-07
Publication date: 2006-10-25
Anticipated expiration: 2018-09-07
Also published as: JP2000089716A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネルのような表示装置の画面に表示される画像の表示位置を調整する手段を改良した表示駆動制御装置に関する。
【０００２】
【従来の技術】
従来の液晶表示装置において、表示画像の水平表示位置を設定調整するために、外付け回路により画像位置調整信号の出力波形を鈍ら（遅延）せてその信号の遅れ量を調整し、映像信号の水平位置調整用のサンプリングスタート信号の出力タイミングを、調整された遅れ量に基づいて調整して画像表示開始位置を定めていた。
【０００３】
図７は従来の液晶表示装置の一例を示す。液晶表示装置１において、２はコンポジットビデオ信号の入力端子、３はＲＧＢデコーダ、４は反転アンプ、５はコントローラ、６はアンプ、７は走査ドライバ、８は信号ドライバ、９は液晶表示パネルである。
【０００４】
液晶表示パネル９は、基板上に２３４本の走査ライン（ゲートライン）Ｘｎと信号ライン（ドレインライン）Ｙｍがマトリックス状に配置されて成り、そして、走査ラインＸｎと信号ラインＹｍの各交点にはｎチャンネルＭＯＳ型のＴＦＴ（Thin film transistor）素子からなるスイッチング素子と、そのスイッチング素子のソース側に画素電極が接続されて液晶容量が構成された画素を有している。
【０００５】
図８は上記コントローラ５の詳細な回路構成を例示するもので、コントローラ５は、ＰＬＬ回路５１、ＶＣＯ（発振回路）回路５２、遅延制御回路５５、水平デコーダ５６、水平カウンタ５７、ドットＣＫ発生回路５８、同期制御回路５９、垂直デコーダ６０、垂直カウンタ６１、及びＦＲＰ発生回路６２等から構成されている。
まず、ＲＧＢデコーダ３からの水平同期信号ＨはＰＬＬ回路５１に、垂直同期信号Ｖは同期制御回路５７に夫々入力される。
【０００６】
上記水平カウンタ５７は、ＶＣＯ回路５２から出力される基本ＣＫをカウントして、入力される映像信号の１水平走査期間内におけるドット位置をカウントする。
【０００７】
上記水平デコーダ５６は、入力される映像信号の１水平走査期間内におけるドット位置をカウントする水平カウンタ５７のカウント値に基づいて、サンプリングスタートパルス信号ＳＲＴ、出力イネーブル信号ＯＥ及びクリア信号ＣＬＲを水平制御信号の一部として信号側ドライバ８に出力し、また、ゲートリセット信号ＧＲＥＳ及びゲートパルスクロックＧＰＣＫを垂直制御信号の一部として走査側ドライバ７に出力する。
【０００８】
また、水平デコーダ５６は、走査線クロックとなる内部水平同期信号（内部Ｈ）を垂直カウンタ６１及びＦＲＰ発生回路６２に出力すると共に、当該内部水平同期信号をリセット信号Ｒとして上記水平カウンタ５７へ夫々出力する。
そして、水平デコーダ５６は、水平カウンタ５７のカウント値に基づいて、画像位置調整信号ＰＨを生成して遅延制御回路５５に出力する。
【０００９】
遅延制御回路５５は、水平デコーダ５６から出力される画像位置調整信号ＰＨを遅延させた画像位置調整遅延信号ＰＨ１を生成して、ＰＬＬ回路５１に出力する。
【００１０】
ＰＬＬ回路５１は、遅延制御回路５５から供給される画像位置調整遅延信号ＰＨ１とＲＧＢデコーダ３から供給される水平同期信号Ｈとの位相が一致するように、ＶＣＯ（電圧発振制御回路）５２の発振制御信号の電圧を制御する。
【００１１】
ＶＣＯ回路５２は、発振制御信号の電圧に対応する周波数で発振して、基本クロックＣＫを出力する。
【００１２】
コントローラ５では、映像信号を液晶表示パネル９の中央位置に表示すべく、映像信号の水平表示位置の制御を行う。即ち、遅延制御回路５５での遅延量に基づいて、映像信号の水平位置を調整すべく、信号ドライバ８に信号ラインの駆動の開始を指示する上記サンプリングスタートパルス信号ＳＲＴの出力タイミングを調整する。
【００１３】
ドットクロック発生回路５８は、ＶＣＯ回路５２から出力される基本クロックＣＫを適宜分周して得られるドットクロックＤＣＫを水平同期信号の一部として信号側ドライバ８に出力する。
【００１４】
走査ドライバ７は、入力するゲートスタート信号ＧＳＲＴ、ゲートパルスクロックＧＰＣＫ及びゲートリセット信号ＧＲＥＳに基づいて、走査ラインＸ１〜Ｘ２３４に、水平走査期間毎に、ゲート電圧（走査電圧）ＶDを印加する。そして、ゲート電圧ＶDが印加された走査ラインＸ１〜Ｘ２３４に接続されたＴＦＴはオンし、導通状態となる。
【００１５】
信号ドライバ８は、反転アンプ４から供給される反転信号Ｒ，Ｇ，Ｂ、並びに及びコントローラ５から供給されるタイミング調整されたスタートパルスＳＲＴ、クリア信号ＣＲＬ、及び出力イネーブル信号ＯＥに基づいて、ドレイン電圧（信号電圧）ＶDを生成して、液晶表示パネル９の信号ラインＹｍに順次印加する。
その結果、液晶表示パネル９には、水平位置調整された映像信号が表示されることになる。
【００１６】
さて、上述した所から明らかなように、液晶表示パネル９に表示される画像の水平表示位置を調整設定するには、コントローラ５の水平デコーダ５６から出力されるサンプリングスタートパルス信号ＳＲＴの出力タイミングを調整する必要がある。このためコントローラ５において遅延制御回路５５が用いられている。遅延制御回路５５は水平デコーダ５６からの画像位置調整信号ＰＨの波形を鈍らせて（遅延させて）得られた画像位置調整遅延信号ＰＨ１の遅れ量を調整する回路であり、この点を詳細に示すと、図９のようになる。同図において、遅延制御回路５５は波形鈍り発生部５５１、位相比較部５５２で構成され、図１０にその動作説明用タイムチャートを示す。図１０（ａ）に示す画像位置調整信号ＰＨは波形鈍り発生部５５１で遅延させられ図１０に示すようにしきい値に対しその鈍り特性を変えることにより遅れ量を変えることができる。波形鈍り発生部５５１から出力された図１０（ｂ）に示す画像位置調整遅延信号ＰＨ１は位相比較部５５２に入力され、図１０（ｄ）に示す画像位置同期信号ＣＳＹＮＣの中央で変化する図１０（ｃ）に示す同期信号ＰＤが生成されてＰＬＬ回路５１に出力され、ＶＣＯ部５２の発振制御電圧を制御し、この電圧に対応する内部クロック信号を出力してドットクロック発生部５８、水平カウンタ５７に供給する。水平デコーダ５６は水平カウンタ５７のカウント値に基づいて画像位置調整信号ＰＨ及び図１０（ｅ）に示すサンプリングスタート信号ＳＲＴを出力する。
【００１７】
画像の画面センター位置を決める図１０（ｅ）に示すサンプリングスタート信号ＳＲＴは図１０（ｂ）に示す画像位置調整遅延信号ＰＨ１の遅れ量に影響されず画像位置調整信号ＰＨからの時間Ｔｏは常に一定である。これに対して、画像信号の図１０（ｄ）に示す画像位置同期信号ＣＳＹＮＣは図１０（ｃ）に示す同期信号ＰＤと同期しているため、画像位置調整遅延信号ＰＨ１の遅れ量に従って画像信号のタイミングｔｄが変わり、それによってサンプリングスタート信号ＳＲＴに対する映像信号のタイミングが変化する。これによって画像の表示開始位置、即ち、画像のセンター位置を調整することができる。
【００１８】
【発明が解決しようとする課題】
しかるに上述した従来の画像表示開始位置調整方法によれば、温度変化や、各回路のばらつきにより、前記信号の遅れ量が変動してしまい、設定してあった画像表示位置が変動してしまうという問題があった。
【００１９】
本発明の目的は、前記信号の遅延量が所定の許容範囲内にあるか否かを検知して設定値から変動しないように制御することにより、温度変化や回路のばらつき等により画像表示位置が変動しないようにした表示駆動制御装置を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、本発明の表示駆動制御装置は、画像位置調整信号を、所望遅延量だけ遅延させて画像位置調整遅延信号を出力する遅延手段と上記遅延量の許容範囲を設定する許容範囲設定手段と、上記画像位置調整遅延信号の遅延量と、上記許容範囲とを比較判定し、該遅延量が許容範囲内にある間は、映像信号のタイミングを設定する同期信号を生成出力するタイミングを固定する同期信号制御手段と、上記同期信号に対応して映像信号と、映像信号のサンプリングスタート信号の出力タイミングと、を調整する画像位置調整手段と、を備えたことを要旨とする。
【００２１】
本発明において、前記同期信号制御手段は、前記遅延量が前記許容範囲外になると、上記同期信号の生成タイミングを変更するようにしてもよい。
【００２２】
また前記同期信号制御手段は、上記画像調整信号の遅延量と、上記許容範囲との比較判定をフィールド周期毎に行うようにしてもよい。
【００２３】
【発明の実施の形態】
図１は本発明の表示駆動制御装置の一実施形態の主要部（コントローラ５）の構成を示し、図２はその動作説明用のタイムーチャートである。図１において、５１はＰＬＬ部、５２はＶＣＯ部、５５は波形鈍り発生部５５１及び位相比較部から成る遅延制御回路、５６は水平デコーダ、５７は水平カウンタ、５８はドットクロック発生部であり、５５３〜５５６は本発明において新たに付加された手段であり、５５３はＴＲＧ信号作成部、５５４はウインドウ範囲比較・制御部、５５５はＭＡＳＫ信号作成部、５５６は同期信号ＰＤ発生部である。
【００２４】
水平デコーダ５６からの図２（ａ）に示す画像位置調整信号ＰＨは波形鈍り発生部５５１で図２（ｂ）に示す遅延特性に応じて遅延をされ、位相比較部５５２に画像位置調整遅延信号ＰＨ１を与える。
ＴＲＧ信号作成部５５３は、位相比較部５５２の位相比較出力に応じて図２に示すように、フィールド同期毎に所望の設定遅れ量に対応したタイミングで図２（ｃ）に示すＴＲＧ信号を生成し、ウインドウ範囲比較・制御部５５４に出力する。
【００２５】
ＭＡＳＫ信号作成部５５５は遅れ許容範囲を表す図２（ｄ）に示すＭＡＳＫ信号を作成し、ウインドウ範囲比較・制御部５５４に与え、ウインドウ範囲比較・制御部５５４は図２（ｃ）に示すＴＲＧ信号を図２（ｄ）に示すＭＡＳＫ信号と比較して図２（ｃ）に示すＴＲＧ信号が図２（ｄ）に示すＭＡＳＫ信号で規定される許容範囲内にあるか否かをチェックし、許容範囲内にあればそのＴＲＧ信号により同期信号ＰＤ発生部５５６に図２（ｅ）に示す同期信号ＰＤの変化点（初期設定値）を指示する。この図２（ｅ）に示す同期信号ＰＤはＰＬＬ部５１に加えられ、ＶＣＯ部５２の発振制御電圧を制御し、この電圧に対応する内部クロック信号を出力して、ドットクロック発生部５８、ＭＡＳＫ信号作成部５５５及び水平カウンタ５７に供給する。水平デコーダ５６は水平カウンタ５７のカウント値に基づいて画像位置調整信号ＰＨ及び図２（ｇ）に示すサンプリングスタート信号ＳＲＴ等を出力する。
【００２６】
図３は本発明の表示駆動制御装置における画像位置調整のフローチャートを示す。同図において、ステップＳ１で画像位置可変モードに設定し、ステップＳ２で画像位置調整遅延信号の遅延量を調整設定する。ステップＳ３では、上記設定された遅延量が最適か否かを判定し、最適でなければステップＳ２に戻って遅延量を設定し直すが、最適であれば、ステップＳ４に入る。ステップＳ４では、画像位置固定モードであり、ＭＡＳＫ信号のＭＡＳＫ幅（遅れ許容範囲）を設定し、前述したようにしてＴＲＧ信号の比較を行って同期信号ＰＤの位置（変化点）を設定する。次いでステップＳ５においてＴＲＧ信号とＭＡＳＫ幅とを常に比較判定し、ＴＲＧ変化量＜ＭＡＳＫ幅である間は同期信号ＰＤの位置を変化させず、ＴＲＧ変化量＞ＭＡＳＫ幅と判定されると、ステップＳ１に戻る。
【００２７】
上述したように画像位置調整信号の立ち上がりから同期信号ＰＤの変化点までの遅らせ量を常に検知し、許容範囲内にある間は固定するので、一度画像位置を最適に調整設定すれば、温度変動等があっても許容範囲内であれば、画像位置の変動はなくなる。
【００２８】
以下、上述した本発明の実施形態に基づく具体的実施例を説明する。
マイクロコンピュータ等による外部制御手段を用いない場合の実施例を図４に示す。同図において、５１はＰＬＬ部、５２はＶＣＯ部、５６は水平デコーダ、５７は水平カウンタ、５８はドットクロック発生部、５９は同期制御回路、６０は垂直デコーダ、６１は垂直カウンタ、６２はＦＲＰ発生部、６３はＭＯＤＥ信号発生部、６４は遅延量検出部、６５はＭＡＳＫ信号発生部、６６は同期信号ＰＤ発生部、６７は波形鈍り発生部である。
【００２９】
図５は上記実施例の動作説明用のタイムチャートである。遅延量検出部６４は、前記位相比較部、ＴＲＧ信号作成部５５３及びウインドウ範囲比較・制御部５５４に対応する機能を有している。
【００３０】
フィールド毎にある一定期間オンとなるＭＯＤＥ信号を、ＭＯＤＥ信号発生部６３で生成する。このＭＯＤＥ信号がオンのときに波形鈍り部５５１からの図５（ｃ）に示す画像位置調整遅延信号ＰＨ１のタイミングを遅延量検出部６４で検出する。
【００３１】
水平デコーダ５６からはＭＡＳＫ幅（固定値）を示すＭＡＳＫ幅信号が出力され、ＴＲＧ信号と合わせて、ＭＡＳＫ信号発生部６５で、ＴＲＧ信号の前後均等位置に設定された図５（ｅ）に示すＭＡＳＫ信号が生成され遅延量検出部６４に与えられる。
【００３２】
遅延量検出部６４では、図５（ｃ）に示す画像位置調整遅延信号ＰＨ１の立ち上がりが図５（ｅ）に示すＭＡＳＫ信号の示す範囲（ＭＡＳＫ幅）内にあるかを判定し、画像位置調整信号出力の立ち上がりからの遅延量を検出する。その結果、ＭＡＳＫ範囲内でＭＯＤＥ信号オンのとき、図５（ｄ）に示すＴＲＧ信号のタイミングを検出したタイミングにする。そして、そのタイミングを記憶する。
【００３３】
或いは、ＭＡＳＫ幅の範囲内でＭＯＤＥ信号オフのとき、図５（ｅ）に示すＴＲＧ信号のタイミングは、直前に設定されていたタイミングのままとする。
ＭＡＳＫ幅の範囲外でＭＯＤＥ信号オンの場合には、図５（ｃ）に示す画像位置調整遅延信号ＰＨ１の立ち上がりタイミングに合わせてＴＲＧ信号を生成される。そして、それに合わせた図５（ｅ）に示すＭＡＳＫ信号がＭＡＳＫ信号発生部６５により生成される。
【００３４】
図５（ｄ）に示すＴＲＧ信号は同期信号ＰＤ発生部６６に与えられ、図５（ｆ）に示す同期信号ＰＤの変化点を設定する。この図５（ｆ）に示す同期信号ＰＤはＰＬＬ部５１に加えられ、ＶＣＯ部５２の発振電圧を制御し、この電圧に対応する内部クロック信号を出力してドットクロック発生部５８及び水平カウンタ５７に供給する。水平デコーダ５６は水平カウンタ５７のカウント値に基づいて画像センター調整信号、図５（ｈ）に示すサンプリングスタート信号ＳＲＴ等を出力する。
【００３５】
画像信号のサンプリング開始タイミングとなる図５（ｈ）に示すサンプリングスタート信号ＳＲＴの、図５（ａ）に示す画像位置調整信号ＰＨからの時間Ｔｏは一定である。これに対して、図５（ｇ）に示す画像同期信号ＣＳＹＮＣは図５（ｆ）に示す同期信号ＰＤと同期しており、また、同期信号ＰＤは図５（ｄ）に示すＴＲＧ信号と同期しているため、画像信号のタイミングはＴＲＧ信号と同期している。画像表示位置は画像信号に対するサンプリングスタート信号ＳＲＴのタイミングｔｄによって決まるため、それはＴＲＧ信号のタイミングによって決まることとなる。図５（ｃ）に示す画像位置調整遅延信号ＰＨ１の遅延量が前記ＭＡＳＫ範囲内であればＴＲＧ信号のタイミングを初期値から変えないとしているため、遅延量の変動があっても画像表示位置が変化しないこととなる。
【００３６】
この場合、画像の位置調整は上述したようにＭＯＤＥ信号がオンのときのみ可能なので、リアルタイムには実行できないが、特に問題ない。またＭＡＳＫ幅、即ち、遅れ許容範囲は固定となる。但し、ＭＡＳＫ幅を外部から設定できるような構成、例えば、水平デコーダ５６にそのような設定回路を設けておけば、ＭＡＳＫ幅を可変となし得る。
【００３７】
マイクロコンピュータ等による外部制御手段を用いる場合の実施例を図６に示す。同図において、５１はＰＬＬ部、５２はＶＣＯ部、５６は水平デコーダ、５７は水平カウンタ、５８はドットクロック発生部、５９は同期制御回路、６０は垂直デコーダ、６１は垂直カウンタ、６２はＦＲＰ発生部、６４は遅延量検出部、６５はＭＡＳＫ信号発生部、６６は同期信号ＰＤ発生部、５５１は波形鈍り発生部である。
【００３８】
遅延量検出部６４は前記位相比較部、ＴＲＧ信号発生部及びウインドウ範囲比較・制御部に対応する機能を有している。
また外部のマイクロコンピュータ等のコントローラよりＭＯＤＥ信号、ＭＡＳＫ幅設定信号及びリセット信号が供給される。
上記ＭＯＤＥ信号は遅延量検出部６４に与えられ、このＭＯＤＥ信号がオンのときに波形鈍り発生部５５１からの画像位置調整遅延信号ＰＨ１のタイミングを検出する。
上記ＭＡＳＫ幅設定信号は水平デコーダ５６に与えられ、この信号に基づくＭＡＳＫ幅のＭＡＳＫ幅信号が出力され、ＴＲＧ信号と合わせて、ＭＡＳＫ信号発生部６５で、ＴＲＧ信号の前後均等位置に設定されたＭＡＳＫ信号が遅延量検出部６４に与えられる。
【００３９】
遅延量検出部６４では、画像位置調整遅延信号ＰＨ１の立ち上がりがＭＡＳＫ信号の示する範囲内にあるかを判定し、画像位置調整信号ＰＨの立ち上がりからの遅延量を検出する。その結果、ＭＡＳＫ範囲内でＭＯＤＥ信号オンのとき、ＴＲＧ信号のタイミングを検出したタイミングにする。そして、そのタイミングを記憶する。
或いはＭＡＳＫ幅の範囲内でＭＯＤＥ信号のオフのとき、ＴＲＧ信号のタイミングは、直前に設定されていたタイミングのままとする。
ＭＡＳＫ幅で範囲外がＭＯＤＥ信号オンの場合には、画像位置調整遅延信号の立ち上がりタイミングに合わせてＴＲＧ信号を生成される。そして、それに合わせたＭＡＳＫ信号がＭＡＳＫ信号発生部６５により生成される。
【００４０】
ＴＲＧ信号は同期信号ＰＤ発生部に与えられ、同期信号ＰＤの変化点を設定する。この同期信号ＰＤはＰＬＬ部５１に加えられ、ＶＣＯ部５２の発振電圧を制御し、この電圧に対応する内部クロック信号を出力してドットクロック発生部５８及び水平カウンタ５７に供給する。水平デコーダ５６は水平カウンタ５７のカウント値に基づいて画像位置調整信号、サンプリングスタート信号等を出力する。
【００４１】
この実施例では、ＭＯＤＥ信号、ＭＡＳＫ幅設定信号及びリセット信号を、外部のマイクロコンピュータ等のコントローラから入力し、また前記ＴＲＧ信号の設定値を記憶しておく等のことにより、いつでも遅れ許容範囲を実状に合わせて調整可能で、しかもリセットして初期状態に戻すことも容易である。
【００４２】
【発明の効果】
以上説明したように本発明によれば、一度画像位置を最適に調整すれば、その後の温度変動等があっても常に画像を画面の所定位置に表示することができる。なお、本発明は液晶表示駆動制御装置に限定されるものではなく、広く一般の表示駆動制御装置に適用できる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すブロック図である。
【図２】図１の装置の動作説明用タイミングチャートである。
【図３】本発明の表示駆動制御装置における画像位置調整のフローチャートである。
【図４】本発明の一実施例を示すブロック図である。
【図５】図３の実施例の動作説明用タイムチャートである。
【図６】本発明の他の実施例のブロック図である。
【図７】従来の液晶表示装置の一例を示すブロック図である。
【図８】図７の装置のコントローラの構成例を示すブロック図である。
【図９】従来の表示駆動制御装置を示すブロック図である。
【図１０】図９の装置の動作説明用タイミングチャートである。
【符号の説明】
５１ＰＬＬ回路
５２ＶＣＯ
５５遅延制御回路
５６水平デコーダ
５７水平カウンタ
５５１波形鈍り発生部
５５２位相比較部
５５３ＴＲＧ信号作成部
５５４ウインドウ範囲比較・制御部
５５５ＭＡＳＫ信号作成部
５５６同期信号ＰＤ発生部

Claims

画像位置調整信号を、所望遅延量だけ遅延させて画像位置調整遅延信号を出力する遅延手段と、
上記遅延量の許容範囲を設定する許容範囲設定手段と、
上記画像位置調整遅延信号の遅延量と、上記許容範囲とを比較判定し、該遅延量が許容範囲内にある間は、映像信号のタイミングを設定する同期信号を生成出力するタイミングを固定する同期信号制御手段と、
上記同期信号に対応して映像信号と映像信号のサンプリングスタート信号の出力タイミングとを調整する画像位置調整手段と、
を備えたことを特徴とする表示駆動制御装置。
前記同期信号制御手段は、前記遅延量が前記許容範囲外になると、上記同期信号の生成タイミングを変更するようにしたことを特徴とする請求項１記載の表示駆動制御装置。
前記同期信号制御手段は、上記画像調整信号の遅延量と、上記許容範囲との比較判定をフィールド周期毎に行うことを特徴とする請求項１記載の表示駆動制御装置。