[go: up one dir, main page]

JP3823845B2 - Mounting structure - Google Patents

Mounting structure Download PDF

Info

Publication number
JP3823845B2
JP3823845B2 JP2002050456A JP2002050456A JP3823845B2 JP 3823845 B2 JP3823845 B2 JP 3823845B2 JP 2002050456 A JP2002050456 A JP 2002050456A JP 2002050456 A JP2002050456 A JP 2002050456A JP 3823845 B2 JP3823845 B2 JP 3823845B2
Authority
JP
Japan
Prior art keywords
substrate
mounting structure
semiconductor chip
mounting
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002050456A
Other languages
Japanese (ja)
Other versions
JP2003249529A (en
Inventor
英一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002050456A priority Critical patent/JP3823845B2/en
Publication of JP2003249529A publication Critical patent/JP2003249529A/en
Application granted granted Critical
Publication of JP3823845B2 publication Critical patent/JP3823845B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップ又は液晶表示装置若しくは有機EL(Electroluminescence)表示装置等を実装した実装構造体に関する。
【0002】
【従来の技術】
現在、主として携帯電話機、ノート型パーソナルコンピュータ、PDA(Personal data assistance)等の電子機器は、小型・軽量化のため、内部に設けられる半導体チップ等の各種の電子部品の小型化が図られており、更にその電子部品を実装するスペースも極めて制限されている。このため、例えば半導体チップにおいては、そのパッケージング方法が工夫され、現在ではCSP(Chip Scale Package)といわれる超小型のパッケージングが案出されている。
【0003】
かかる小型の半導体チップは、例えば所謂TAB(Tape Automated Bonding)技術を用いてフイルム等の可撓性基板上に実装される。あるいは、ガラスエポキシ基板、フェノール樹脂基板、又は半導体基板等の基板上に実装される。あるいは、COG(Chip On Glass)技術を用いてガラス基板上に実装される。これらの基板上に半導体チップを実装する場合、例えばバンプとして半導体チップに形成された電極と、基板上に形成された配線又は端子とを、電気的に接続する必要がある。これらの接続方法として、近年では、異方性導電膜(ACF:Anisotropic Conductive Film)を用いて半導体チップを実装する方法が案出されている。
【0004】
この異方性導電膜は、例えば熱可塑性又は熱硬化性の接着用樹脂の中に多数の導電粒子を分散させることによって形成されるものである。この異方性導電膜を用いて基板上に半導体チップを実装するには、案内板上に基板を載置し、次に基板と半導体チップとの間に異方性導電膜を配置する。次に基板の配線又は端子と、半導体チップの電極との相対的な位置合わせを行う。次に加圧・加熱ツールを半導体チップ裏面に当接して半導体チップを加熱・加圧することにより、半導体チップと、基板とを、異方性導電膜の接着剤により接続させる。このとき、半導体チップの電極と、基板に形成された配線又は端子と、の間に挟持された異方性導電膜中の導電粒子によって、半導体チップの電極と、基板に形成された配線又は端子とが、電気的に接続される。
【0005】
尚、以上の説明においては、フイルム等の可撓性基板、ガラスエポキシ基板、フェノール樹脂基板、あるいは半導体基板等の基板、又はガラス基板上に異方性導電膜を用いて半導体チップを搭載する場合を例に挙げて説明した。また、他の例としては、例えば可撓性基板の一種であるフイルム基板の配線と、液晶パネルの配線端子との接続や、あるいは、可撓性基板の配線と、セラミックス基板の配線端子との接続等に、異方性導電膜による接続は用いられている。
【0006】
【発明が解決しようとする課題】
ところで、上述したように異方性導電膜を用いて半導体チップを基板上に実装する場合、又は、可撓性基板と基板とを接続するに場合には、加熱・加圧ツールを用いて半導体チップあるいは可撓性基板を介して異方性導電膜を加熱・加圧する必要がある。このとき、異方性導電膜に含まれる接着用樹脂を硬化させるために、接着用樹脂の硬化に必要となる熱量以上の熱量を異方性導電膜に与える必要がある。
【0007】
しかしがなら、従来は表面が平坦な案内板上に裏面が平坦な基板を載置した状態で、加圧・加熱ツールにより加圧・加熱しており、案内板上に載置した基板と案内板との接触面積が大きい。このため、加熱・加圧ツールから半導体チップを介して異方性導電膜に供給される熱の内、基板を介して案内板へ放散される熱量が大きく、異方性導電膜の接着用樹脂が硬化しない、あるいは異方性導電膜の接着用樹脂の硬化時間が長くなるという問題があった。
【0008】
異方性導電膜の接着用樹脂を硬化させる手段としては、加熱加圧ツールの加熱温度を高く設定し、異方性導電膜の接着用樹脂を硬化させることも可能ではあるが、加熱温度の高い加熱・加圧ツールで、半導体チップを加熱する状態が長時間に亘ると、半導体チップの熱破壊を引き起こす虞が考えられる。また、可撓性基板の一種であるフイルム基板の配線と、基板の配線端子との接続においては、加熱加圧ツールの加熱温度を高く設定し、異方性導電膜の接着用樹脂を硬化させることで、フイルム基板の熱劣化を引き起こす虞が考えられる。また、半導体チップや可撓性基板の実装に要する時間が長くなると、製造効率は低下する。このため、信頼性を向上させる観点及び製造効率の向上の観点からは半導体チップや可撓性基板の実装に要する接続時間は極力短いことが望ましい。さらに半導体チップや可撓性基板の接続に要する接続温度を抑制することが望ましい。
【0009】
このためには上述の案内板からの熱放散を抑制する必要がある。案内板からの熱放散を抑制する方法としては、案内板に加熱機構を設けて案内板を予備加熱することにより、案内板上に載置した基板を加熱して、案内板と基板との温度差(ひいては、異方性導電膜と基板との温度差)を小さくする方法が考えられる。しかしながら、この方法では基板の温度が上昇して、基板の反りや変形等が発生することで、接続条件範囲が狭まるという問題がある。
【0010】
この問題は異方性導電膜を用いて半導体チップを基板上に実装する場合のみならず、半導体チップの電極と基板に形成された配線又は端子とを熱圧着する場合、合金接続する場合、又はハンダ付けする場合にも生ずる接続温度不足にかかわる問題である。熱圧着は、例えば半導体チップの電極として金バンプが形成され、基板に金端子が形成されるときに行われ、合金接続は、例えば半導体チップの電極として金バンプが形成され、基板に錫の端子が形成されているときに行われ、ハンダ付けは例えば半導体チップの電極としてハンダバンプが形成され、基板の端子にハンダが付いているときに行われる。
【0011】
本発明は上記事情に鑑みてなされたものであり、信頼性の低下及び基板の反り等を引き起こさずに、接続温度の上昇を抑制して、さらに短時間で、可撓性基板と基板との実装を行うことができる実装構造体を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の実装構造体は、第1基板と、当該第1基板に実装された第2基板を有する実装構造体において、
前記第1基板には、前記第2基板である可撓性基板が実装されている面の裏面であって、少なくとも前記可撓性基板の実装位置に対応する位置に粗面が形成されていることを特徴とする。
この発明によれば、第1基板の、第2基板である可撓性基板が実装されている面の裏面であって、少なくとも可撓性基板の実装位置に対応する位置に粗面が形成されているため、実装構造体を製造する際の第1基板と載置面の接触面積を少なくすることができ、第1基板の底面から載置面への熱の放散量が少なく、短時間で可撓性基板を第1基板に接続することができる。
また、熱の放散量が少ないことから、可撓性基板に与える加熱温度を低温にすることが可能となり、過度の温度上昇によって引き起こされる熱破壊などを抑制することが可能となる。更に、可撓性基板を第1基板に接続させる際に、載置面を加熱していないため、第1基板の変形を抑制することができる。
また、本発明の実装構造体は、前記粗面の面荒さは、0.1μmから5μmの範囲であることが好ましい。
更に、本発明の実装構造体は、前記粗面は、物理的な研磨又は化学的なエッチングにより形成されていることが好ましい。
また更に、本発明の実装構造体は、前記第1基板は、可撓性基板、又は、ガラス基板、セラミックス基板、若しくはシリコン基板であることが好ましく、更には、前記ガラス基板が、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好適である。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態による実装構造体について詳細に説明する。図1は、参考例にかかる一実施形態による実装構造体の製造方法で用いられる製造装置の主要部の構成のみを模式的に示す斜視図である。図1に示した製造装置は、製造すべき実装構造体を載置する載置台1と、載置台1の上面1aに直交する方向、つまり鉛直上下方向に移動可能に構成され、載置台1の上面1aに載置された実装構造体を加熱及び加圧するヘッド2とを備える。
【0014】
図2に示すように、載置台1の上面1aの一部には凹部4が形成されており、この凹部4に案内板3を嵌合する構成である。図2は、図1中のA−A線の矢視断面図であって、(a)は案内板3が凹部4に嵌合されている状態を示す図であり、(b)は案内板3が凹部4から取り外された状態を示す図である。案内板3は、載置台1の上面1aに載置される基板の材質、熱伝導率、又は基板の底面の荒さに応じて上面の荒さ及び材質を変えるために設けられる。案内板3は鏡面であってもよいが、載置台1の上面1aに載置される基板の裏面の面荒さよりも粗くないこと、換言すると基板の裏面の面荒さが案内板3の上面の面荒さよりも粗いことが好ましい。
【0015】
また、載置台1の上面1aには、載置される基板を吸着して保持するために、図示せぬ真空ポンプに接続されている吸着口5が形成されている。図1では、吸着口5が凹部4以外の4箇所に形成されている場合を例に挙げて示しているが、吸着口5の数及び位置は任意である。また、この吸着口5は凹部4内に形成されていても良い。かかる構成の場合には、吸着口5に当接する位置に孔が形成されている案内板3を用いる必要がある。尚、案内板4は、金属又はセラミックス又はガラス等、任意の材質を用いることができる。但し、実装構造体を製造するときには、ヘッド2で加圧されるため、案内板4は加圧圧力以上の圧力に耐え得る硬度を有し、接続温度以上の耐熱性を有する材質であることが必要である。更にこれらの条件を満たした上に、熱伝導率の低い材質であれば更に好適である。
【0016】
ヘッド2は、その内部にヒータ等の加熱機構が設けられており、80℃〜500℃程度の温度範囲で任意の温度に設定することが可能に構成されている。ヘッド2の底面、つまり製造すべき実装構造体に当接する面が平面に形成されている。尚、製造すべき実装構造体の形状に合わせて当接面の形状を可変とするために、ヘッド2の底面に治具を取り付けられる構成であることが好ましい。かかる構成とすることで、当接面を正方形形状、細長い矩形形状、その他の任意の形状に設定することが可能となる。
【0017】
〔第1参考形態による実装構造体〕
図3は、第1参考形態による実装構造体を示す分解斜視図である。図3に示すように、第1参考形態による実装構造体10は、配線基板11と、配線基板11上の所定の位置に実装される半導体チップ12とから概略構成される。尚、図示は省略しているが、半導体チップ12が実装される部位以外の部位の所定位置に抵抗、コンデンサ、その他のチップ部品を実装した構成であっても良い。尚、配線基板11は、本発明にいう第1基板に相当する。
【0018】
配線基板11は、例えばポリイミド等の可撓性を有するベース基板13の上に形成されたCu等の金属膜をパターニングして配線パターン14を形成することによって製造される。尚、実際の配線パターン14は、極めて狭い間隔をもって多数本がベース基板13上に形成されているが、図1においては、構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。
【0019】
ベース基板13として可撓性基板を用いてその上に実装部品を実装すればCOF(Chip On Film)方式の実装構造体が構成され、ベース基板13として硬質の基板を用いてその上に実装部品を実装すればCOB(Chip On Board)方式の実装構造体が構成される。また、図1において、配線パターン14には、実装構造体の一側辺部に形成される出力用端子14a及びそれに対向する側辺部に形成される入力用端子14bが含まれる。また、配線パターン14の内、半導体チップ12を装着するための領域に臨み出る部分は半導体接続用端子15を構成する。
【0020】
ベース基板13の裏面の少なくとも一部は、図4に示すように、粗面とされている。図4は、異方性導電膜16を用いて半導体チップ12を配線基板11上に搭載した状態における図3中のB−B線断面図である。ここで、ベース基板13の裏面の少なくとも一部を粗面とするのは、実装構造体を製造する際に、実装構造体の一部をなし、載置台1上に載置されるベース基板13の底面と載置台1の上面1a(案内板3を含む)との接触面積を少なくしてヘッド2からの熱が案内板3を介して放散されることを極力防止することにより、実装構造体を製造する際に必要な熱量を効率的に確保するためである。
【0021】
ベース基板13の裏面の少なくとも一部に形成される粗面の面荒さは、案内板3の上面及び載置台1の上面1aの面荒さよりも粗く、例えば0.1〜5μmの範囲であることが好ましく、更には0.5〜2.5μmの範囲の粗度であることが好ましい。その理由は、粗度が低すぎる(つまり、平坦な面に近い面である)と、案内板3の上面及び載置台1の上面1aとの接触面積が大となって熱放散が大きくなり、逆に粗度が高すぎる(つまり、凹凸が大である)とヘッド2により加圧する際に、ベース基板13の撓みを引き起こし、接続不良を起こす虞があるからである。ベース基板13の裏面の粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【0022】
また、図3及び図4に示すように、半導体チップ12は異方性導電膜16を介して配線基板11の所定位置に搭載される。半導体チップ12は、その接合面、即ち能動面に、複数のバンプ17が形成されており、このバンプ17と配線基板11に形成された配線パターン14の一端に形成された半導体接続用端子15とが導電粒子16bを介して電気的に接続される。
【0023】
この異方性導電膜16は、導電性に異方性を持たせることのできる接着剤である。さらに詳しくは、銅、ニッケル、金、半田等の金属粒子或いはスチレン樹脂等よりなる粒子表面をニッケル−金等の導電層により被覆した粒子等の導通のための導電粒子16bをウレタン、ポリエステル等の熱可塑性のホットメルト樹脂或いはエポキシ等の熱硬化性樹脂等よりなる接着用樹脂16a中に分散させ、該金属粒子の含有量、形状、大きさ等をコントロールして電気的接続をとろうとする部分に必要を応じて圧力を加えて接着剤層の厚み方向には導電性を有し、面方向には絶縁性を保持するようにした導電性が異方的である接着剤の膜のことである。また、図4に示すように、半導体チップ12は、異方性導電膜16の一部をなす接着用樹脂16aによって配線基板11に接続される。
【0024】
ここで、バンプ17と半導体接続用端子15との間に導電粒子16bが圧縮力を持って挟持されるため、バンプ17と半導体接続用端子15との間が電気的に接続されることになる。一方、バンプ17が形成されている部位以外の部位においては、半導体接続用端子15との間で導電粒子16bが圧縮力を持って挟持されないため、導通は取れていない。このようにして、バンプ17各々と半導体接続用端子15各々との間のみで導通をとることができる。
【0025】
〔実装構造体の製造方法〕
次に、図3及び図4に示した第1参考形態による実装構造体を製造する場合を例に挙げて、一参考形態による実装構造体の製造方法について説明する。図5は、一参考形態による実装構造体の製造方法の一例を示すフローチャートである。また、図6〜図9は、図5に示したフローチャートの各工程における実装構造体の製造過程を示す断面図である。
【0026】
実装構造体の製造が開始されると、まず半導体チップ12の搭載位置が案内板3の上部に位置するように、配線基板11を載置台1上に載置する工程が行われる(工程S1:第1工程)。図6は、図5中の工程S1を終了して、配線基板11が載置台1上に載置された状態を示す断面図である。尚、図6に示したように、少なくとも半導体チップ12の搭載位置に対応したベース基板13の裏面は粗面とされている。
【0027】
つまり、図6に示した例では、半導体チップ12に形成されているバンプ17と電気的に接続される半導体接続用端子15を配線基板11の表面として、配線基板11の裏面が案内板3接触するように配線基板11は案内板3上に載置される。図6を参照すると、半導体チップ12の搭載位置に対応したベース基板13の裏面が粗面であるため、ベース基板13と案内板3との接触面積が少なくなっていることが分かる。尚、図1に示した吸着口5から吸気されているため、配線基板11は載置台1上に吸着固定される。
【0028】
配線基板11が載置台1上に載置されると、次に、配線基板11上の半導体チップ12の搭載位置に異方性導電膜16を貼付する工程が行われる(工程S2:第4工程)。図7は、図5中の工程S2が終了して配線基板11上に異方性導電膜16が配置された状態を示す断面図である。つまり、図7に示した例では、半導体接続用端子15の形成位置及び半導体接続用端子15の間を覆うように半導体チップ12の配置範囲を含んで異方性導電膜が貼付される。
【0029】
以上の工程が終了すると、異方性導電膜16が貼付された配線基板11の半導体接続用端子15に対して、搭載すべき半導体チップ12に形成されているバンプ17の位置合わせを行い、半導体チップ12と配線基板11との間で異方性導電膜16を挟持するように、半導体チップ12を搭載位置に配置する工程が行われる(工程S3:第2工程)。図8は、図5中の工程S3が終了して、半導体チップ12と配線基板11とによって異方性導電膜16が挟持された状態を示す断面図である。このとき、図8に示した例では、半導体チップ12のバンプ17が配線基板11に形成されている半導体接続用端子15の上方向に位置するように位置合わせされる。
【0030】
半導体チップ12の配置が完了すると、次にヘッド2を用いて半導体チップ12を加熱しつつ加圧して、異方性導電膜を硬化し、半導体チップ12を配線基板11に対して接続させる工程が行われる(工程S4:第3工程)。図9は、図5中の工程S4が終了して、ヘッド2を用いて半導体チップ12を配線基板11に接続される様子を示す断面図である。図9に示すように、ヘッド2を用いて半導体チップ12を加熱すると、その熱は半導体チップ12を介して異方性導電膜16に伝導する。尚、異方性導電膜16への熱伝導を高くするために、半導体チップ12の底面は平坦に形成されていることが好ましい。
【0031】
異方性導電膜16に伝導した熱の一部は配線基板11を介して案内板3へ放熱されるが、図9に示す通り、少なくとも半導体チップ12の搭載位置に対応するベース基板13の裏面が粗面とされているため、ベース基板13と案内板3との接触面積が少なく、よって配線基板11から案内板3へ放散される熱量は少なくなる。従って、半導体チップ12を介して異方性導電膜16に伝導した熱は異方性導電膜16に効率的に蓄積され、異方性導電膜16の硬化のために効果的に用いられる。
【0032】
異方性導電膜16に供給される熱により、異方性導電膜16は軟化・溶融し、ヘッド2が基板12を配線基板11の方向に加圧しているため、図9に示すように、半導体チップ12が異方性導電膜16の接着剤を流動させ、半導体チップ12に形成されているバンプ17と半導体接続用端子15との間に異方性導電膜16に含まれる導電粒子16bが変形し挟持される。この状態を接着用樹脂が硬化温度に達する時間保持すると、異方性導電膜16に供給される熱によって接着用樹脂16aが硬化し、バンプ17と半導体接続用端子15との間に導電粒子16bが変形し挟持された状態(図4参照)で、半導体チップ12が配線基板11に接続される。以上の工程を経て、ヘッド2を半導体チップ12から離すと、配線基板11上に半導体チップ12が搭載され、図3及び図4に示した第1参考形態による実装構造体10が製造される。
【0033】
以上説明した、一参考形態による実装構造体の製造方法によれば、少なくとも半導体チップ12の搭載位置に対応したベース基板13の裏面に粗面が形成されており、ベース基板13を介して案内板3へ放散される熱を低減しているため、配線基板11と半導体チップ12との間の異方性導電膜16に対して効率的に硬化に必要となる熱量を供給することができ、実装構造体の製造に要する時間を短縮することができる。また、ヘッド2の温度を、従来温度より低温に設定しても、異方性導電膜16に含まれる接着用樹脂16aを硬化させるだけの熱量を異方性導電膜16に与えることができる。よって、従来よりも半導体チップ12に加える温度を低減することができるとともに、その熱を加えている時間を短縮することができる。その結果として、製造される実装構造体の信頼性を向上させることができる。
【0034】
〔第1実施形態による実装構造体〕
図10は、本発明の第1実施形態による実装構造体を示す分解斜視図である。図10に示すように、本発明の第2実施形態による実装構造体20は、大別すると液晶パネル21と、液晶パネル21に接続される実装基板28とから構成される。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル21に付設される。
【0035】
液晶パネル21は、シール材22によって接着された一対の基板23a及び基板23bを有し、これらの基板23bと基板23bとの間に形成される間隙、所謂セルギャップに液晶が封入される。換言すると、液晶は基板23aと基板23bとによって挟持されている。これらの基板23a及び基板23bは、一般には透光性材料、例えばガラス、合成樹脂等によって形成される。基板23a及び基板23bがガラスによって形成される場合には、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好ましい。基板23a及び基板23bの外側表面には偏光板24a及び偏光板24bが貼り付けられている。尚、図1においては、偏光板24bの図示を省略している。
【0036】
また、基板23aの内側表面には電極25aが形成され、基板23bの内側表面には電極25bが形成される。これらの電極25a,25bはストライプ状又は文字、数字、その他の適宜のパターン状に形成される。また、これらの電極25a,25bは、例えばITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によって形成される。
【0037】
基板23aは基板23bに対して張り出した張り出し部を有し、この張り出し部に複数の端子26が形成されている。これらの端子26は、基板23a上に電極25aを形成するときに電極25aと同時に形成される。従って、これらの端子26は、例えばITOによって形成される。これらの端子26には、電極25aから一体に延びるもの、及び導電材(不図示)を介して電極25bに接続されるものが含まれる。
【0038】
尚、実際の電極25a,25b及び端子26は、極めて狭い間隔をもって多数本が基板23a及び基板23b上にそれぞれ形成されるが、図10においては、液晶パネル21の構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、それらの内の数本のみを図示することにして他の部分を省略してある。また、端子26と電極25aとの接続状態及び端子26と電極25bとの接続状態も図10においては図示を省略している。
【0039】
また、基板23aの張り出し部の端子26が形成されている面の裏面は、粗面とされている。この粗面の面荒さは、例えば0.1〜5μmの範囲であることが好ましく、更には0.5〜2.5μmの範囲の粗度であることが好ましい。この粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【0040】
また、実装基板28は、前述した第1参考形態による実装構造体10と同様の構成である。つまり、ベース基板13上に配線パターン14が形成された配線基板11上の所定位置に半導体チップ12が搭載された構成である。このように、本実施形態の実装構造体20は、第1参考形態による実装構造体10と同様の構成の実装基板28に加えて液晶パネル21を備えた構造である。尚、前述した実装構造体10と同様に、実装基板28にも半導体チップ12が実装される部位以外の部位の所定位置に抵抗、コンデンサ、その他のチップ部品を実装しても良い。また、図10においても、実装基板28の構造の理解を容易にするために、配線パターン14の間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。
【0041】
図10に示すように、配線基板28は、異方性導電膜27を介して液晶パネル21の基板23aに固定される。このとき、実装基板28の出力用端子14aは異方性導電膜27中の導電粒子27bを介して基板23aの端子26と電気的に接続される。この異方性導電膜27は、前述した第1実施形態で用いられていた異方性導電膜16と同様のものであり、例えば、図11に示すように、熱可塑性又は熱硬化性の接着用樹脂27aの中に多数の導電粒子27bを分散させることによって形成される。また、図11からも分かるように、少なくとも実装基板28の実装位置に対応する基板23aの裏面は粗面とされている。図11は、異方性導電膜27により実装基板28と液晶パネル21とが接続される様子を示す断面図である。尚、本実施形態では、液晶パネル21の一部をなす基板23aが本発明にいう第1基板に相当し、実装基板28が本発明にいう第2基板に相当する。
【0042】
図10に示した本発明の第1実施形態による実装構造体の製造方法は、基本的に図5に示したフローチャートと同様の工程により製造される。図12は、本発明の第1実施形態による実装構造体の製造工程を説明するための断面図である。本実施形態の実装構造体を製造するにあたり、液晶パネル21の基板23aが載置台1及び案内板3と接触するように、液晶パネル21を載置台1上に載置する(工程S1)。このとき、少なくとも基板23aに対する実装基板28の実装位置(図12において、異方性導電膜27が貼付されている位置)が案内板3の上方に位置するように液晶パネル21を載置台1上に載置する。載置台1上において、液晶パネル21は吸着固定される。
【0043】
液晶パネル21の載置台1上への載置が完了すると、搭載基板28が搭載される基板23aの位置に異方性導電膜27を貼付し(工程S2)、更に、半導体チップ12が搭載された面を下側にして、出力用端子14aが異方性導電膜27の上方向に位置するように搭載基板28の位置合わせを行う(工程S3)。以上の工程が終了すると、図12に示すようにヘッド2を用いて出力用端子14aが形成されている配線基板11の裏面を加熱・加圧して、異方性導電膜27中の導電粒子27bを介して出力用端子14aと基板23aに形成されている配線26との導通をとるとともに、接着用樹脂27aにより配線基板11を基板23aの端部に接着させる。
【0044】
以上の工程を経ることにより、図13に示した液晶表示装置としての実装構造体20が製造される。図13は、本発明の第1実施形態による実装構造体の外観を示す斜視図である。図13に示した構成の実装構造体において、実装基板28に搭載されている半導体チップ12としては、液晶駆動用として機能するIC(Integrated Circuit)が搭載される。図13に示した実装構造体20においては、配線基板11が可撓性のあるベース基板13を含んで構成されているため、配線基板11を折り曲げることにより、実装構造体の実装スペースの省略化をすることができるとともに、実装構造体20と他の基板とのレイアウトの自由度が高くなる。
【0045】
〔第2参考形態による実装構造体〕
図14は、第2参考形態による実装構造体の外観を示す斜視図である。図14に示した第2参考形態による実装構造体は、ガラス基板上に直接半導体チップを搭載した所謂COG(Chip On Glass)構造の実装構造体である。図14に示した参考形態による実装構造体30はシール材によって周囲が互いに接着された一対の基板31a,31bを備える。シール材は、例えば、スクリーン印刷等の印刷技術を用いて形成され、基板31a,31bは、例えばガラス等の材料又はプラスチック等の可撓性を有するフイルム材料等により形成された基板素材に各種の要素を形成することにより製造される。基板31a,31bがガラスにより形成される場合には、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好ましい。尚、基板31bは、本発明にいう第1基板に相当する。
【0046】
基板31a,31bの間に形成される間隙、所謂セルギャップは、複数のスペーサによってその寸法が均一に、例えば5μm程度に規定され、その節ギャップ内のシール材によって液晶が封入され、基板31aと基板31bとの間で挟持される。基板31aの液晶側表面(基板31bとの対向面)には図示せぬ電極が、基板31bの液晶側表面(基板31aとの対向面)には電極32が、それぞれ多数平行に形成されている。基板31aに形成されている電極と、基板31bに形成されている電極32とは互いに直交する方向に配置され、これらの電極がドットマトリクス状に交差する複数の点は、像を表示するための画素を構成する。また、基板31a及び31bの外側表面には、それぞれ、偏光板33a及び33bがそれぞれ貼り付けられている。
【0047】
基板31bは液晶が封入される液晶領域部分E及びその液晶領域部分Eの外側へ張り出す張出し部Hを有する。即ち、基板31bは基板31aの端面より張り出しており、基板31bに形成されている電極32は、その張出し部Hへそのまま延び出した形で形成されている。また、基板31aに形成されている図示せぬ電極は、シール材の内部に分散した導通材(不図示)を介して基板31b上に形成されている電極34との導通が図られており、電極34は張出し部Hへ延び出て配線形成されている。
【0048】
張出し部Hには液晶駆動用の半導体チップ35が実装される矩形状の実装領域が設けられている。半導体チップ35は異方性導電膜により実装領域に接続されて実装されている。図14に示すように、半導体チップ35の実装領域には、その三辺側から電極32及び基板31aに接続されている電極34の端部が引き込まれている。また、この実装領域の残りの一辺側からは外部回路との接続のための接続端子36の端部が引き込まれている。半導体チップ35の搭載位置に対応する基板31bの裏面には粗面が形成されている(図14においては図示省略)。この粗面の面荒さは、例えば0.1〜5μmの範囲であることが好ましく、更には0.5〜2.5μmの範囲の粗度であることが好ましい。この粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【0049】
図14に示した本発明の第3実施形態による実装構造体の製造方法は、基本的に図5に示したフローチャートと同様の工程により製造される。図15は、本発明の第3実施形態による実装構造体の製造工程を説明するための断面図である。本実施形態の実装構造体を製造するにあたり、まず基板31aよりも基板31bが下側に位置する状態で基板31a,31bを載置台1上に載置する。このとき、基板31bが載置台1の上面及び案内板3に接触する訳であるが、少なくとも半導体チップ35の搭載位置が案内板3の上方に位置するように、基板31a,31bを配置する(工程S1)。かかる配置とすることで、少なくとも半導体チップ35の搭載位置に対応する基板31bの裏面の位置に形成された粗面が案内板3上に配置される。尚、基板31a,31bを載置台1上に載置するときには基板31bが吸着固定されることが好ましい。
【0050】
次に、基板31bの上面であって、半導体チップ35が搭載される位置に異方性導電膜37を貼付し(工程S2)、基板31bに対して半導体チップ35の位置合わせをしてから、異方性導電膜37上に半導体チップ35を配置する(工程S3)。以上の工程が終了すると、図15に示すようにヘッド2を用いて半導体チップ35を加熱・加圧して、半導体チップ35と基板31bの張り出し部Hに形成されている電極32,34及び接続端子36との導通をとるとともに、半導体チップ35を基板31bに接続させる。
【0051】
以上の工程を経ることにより、図14に示したCOG構造の液晶表示装置としての実装構造体30が製造される。この構造の実装構造体30は、表示面の一部をなす基板31bに直接半導体チップ35が搭載されているため、外形形状の小型化を図ることができる。
【0052】
〔第3参考形態による実装構造体〕
図16は、第3参考形態による実装構造体の概略構成を示す斜視図である。図16に示した実装構造体40は、半導体チップ41が回路基板42上に搭載されている。ここで、回路基板42は、例えばガラスエポキシ基板等の有機系基板である。この回路基板42には、例えば銅からなる配線パターンが所望の回路となるように形成されており、これらの配線パターンと半導体チップ41とが、例えば異方性導電膜を介して電気的に接続されているとともに、半導体チップ41が回路基板42に固着されている。回路基板42には、半導体チップ41実装される面の裏面であって、少なくとも半導体チップ41の実装位置に対応する位置に粗面が形成されている。この粗面の面荒さは、例えば0.1〜5μmの範囲であることが好ましく、更には0.5〜2.5μmの範囲の粗度であることが好ましい。この粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。尚、回路基板42は、本発明にいう第1基板に相当する。
【0053】
また、図16中の回路基板42として、シリコン基板又はセラミックス基板であってもよい。特に、回路基板42がシリコン基板の場合には、裏面の粗面を化学的なエッチングまたは研磨により形成することが好ましい。これらの基板を用いる場合には、例えばスルーホールが形成され、回路基板42の上面でスルーホールと半導体チップ41とが電気的に接続され、回路基板42の底面でスルーホールと図示せぬ基板(例えば、マザーボード等)とが接続される。図16に示した構造を回路基板42に対して垂直な方向に積み重ねることにより立体的な実装構造体を形成することもできる。尚、本参考形態においても、図5に示したフローチャートと同様の工程により実装構造体40が製造される。
【0054】
〔他の参考形態による実装構造体の製造装置〕
図17は、他の参考形態による実装構造体の製造装置の要部を示す断面図である。図17に示した他の参考形態は案内板3を介した熱放散をより効果的に低減するものである。図17において、符号50を付した部材は載置台1の上面1a又は案内板3の上面に載置される基板を示しており、符号51を付した部材は基板50上に搭載される半導体チップを示している。図17(a)に示したように、案内板3及び基板50の大きさに比べて半導体チップ51の大きさが小さい場合には、基板50と案内板3との接触面積を少なくして熱放散を極力少なくするために溝部55が形成された案内板3を用いることが好ましい。
【0055】
また、図17(b)に示すように、案内板3の大きさに比べて基板50の大きさが大きい場合には、基板50と載置台1の上面1aの接触面積が大きくなり、基板50を伝導した熱が載置台1の上面1aから放散されるため好ましくない。このため、案内板3が嵌合される凹部4(図2(b)参照)の周囲に溝部56を形成し、載置台1の上面1aと基板50との接触面積を少なくすることが好ましい。同様の観点から、図17(c)に示すように、載置台1の上面1aの位置を案内板3の上面よりも低く(換言すると、案内板3の上面を載置台1の上面1aよりも高く)することが好適である。但し、図17(c)に示した構成とする場合には、基板50の平坦度を大きく悪化させるがないように、載置台1の上面1aの高さと案内板3の上面の高さとの関係を設定する必要がある。
【0056】
尚、以上説明説明した本発明の第1実施形態及び第2参考形態においては、液晶パネルを含む実装構造体及びその製造方法を例に挙げて説明したが、本発明は液晶表示装置を含む実装構造体を製造する場合のみならず、有機ELパネルを含む実装構造体を製造する場合にも適用することができる。
【0057】
〔電子機器〕
以上、本発明の実施形態による実装構造体について説明したが、例えば以上説明した液晶パネルを含む実装構造体が搭載される電子機器について説明する。以上説明した液晶パネルを含む実装構造体、CPU(中央処理装置)等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図18に示すノート型のパーソナルコンピュータ60(電子機器)が製造される。
【0058】
図18は、参考形態による電子機器としてのノート型コンピュータを示す外観図である。図18において61は筐体であり、62は液晶表示装置であり、63はキーボードである。尚、図18においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機EL表示装置を備えていても良い。図19は、他の参考形態による電子機器としての携帯電話機を示す斜視図である。図19に示した携帯電話機70は、アンテナ71、受話器72、送話器73、液晶表示装置74、及び操作釦部75等を備えて構成されている。また、図19に示した携帯電話機においても液晶表示装置74に代えて有機EL表示装置を備えた構成であっても良い。
【0059】
また、上記実施形態では、電子機器としてノート型コンピュータ及び携帯電話機を例に挙げて説明したが、これらに限らず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【0060】
以上、本発明の実施形態による実装構造体について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態においては、第1基板としての配線基板又はガラス基板に対して、第2基板としての実装基板を、異方性導電膜を用いて実装することにより、実装構造体を製造する場合を例に挙げて説明した。しかしながら、本発明は異方性導電膜を用いずに第1基板と第2基板である可撓性基板とを加熱・加圧して製造する場合一般について適用することができる。
【0061】
【発明の効果】
以上説明したように、本発明によれば、底面の一部に粗面が形成された第1基板を載置面上に載置して第1基板の底面と載置面との接触面積を少なくし、更に粗面の上方に可撓性基板が配置された状態で可撓性基板を加熱及び加圧して第1基板に接続させているため、第1基板の底面から載置面への熱の放散量が少なく、短時間で可撓性基板を第1基板に固着することができるという効果がある。
また、熱の放散量が少ないことから、可撓性基板に与える温度を従来よりも低い温度にすることができるため、熱破壊等を低減することができるため、信頼性を低下させることはないという効果がある。
更に、可撓性基板を第1基板に接続させる際に、第1基板を加熱していないため、第1基板の反りが生ずることはないという効果がある。
また、本発明によれば、可撓性基板と第1基板とを固着させるために、加熱及び加圧が必要な異方性導電膜を用いているため、可撓性基板と第1基板とを単に物理的に固着させるのみならず、可撓性基板と第1基板との電気的な導通を得ることができるため、小型・堅牢の実装構造体を効率的に製造する上で極めて好適であるという効果がある。
【図面の簡単な説明】
【図1】 参考例にかかる一実施形態による実装構造体の製造方法で用いられる製造装置の主要部の構成のみを模式的に示す斜視図である。
【図2】 図1中のA−A線の矢視断面図であって、(a)は案内板3が凹部4に嵌合されている状態を示す図であり、(b)は案内板3が凹部4から取り外された状態を示す図である。
【図3】 第1参考形態による実装構造体を示す分解斜視図である。
【図4】 異方性導電膜16を用いて半導体チップ12を配線基板11上に搭載した状態における図3中のB−B線断面図である。
【図5】 一参考形態による実装構造体の製造方法の一例を示すフローチャートである。
【図6】 図5中の工程S1を終了して、配線基板11が載置台1上に載置された状態を示す断面図である。
【図7】 図5中の工程S2が終了して配線基板11上に異方性導電膜16が配置された状態を示す断面図である。
【図8】 図5中の工程S3が終了して、半導体チップ12と配線基板11とによって異方性導電膜16が挟持された状態を示す断面図である。
【図9】 図5中の工程S4が終了して、ヘッド2を用いて半導体チップ12を配線基板11に接続される様子を示す断面図である。
【図10】 本発明の第1実施形態による実装構造体を示す分解斜視図である。
【図11】 異方性導電膜27により実装基板28と液晶パネル21とが接続される様子を示す断面図である。
【図12】 本発明の第1実施形態による実装構造体の製造工程を説明するための断面図である。
【図13】 本発明の第1実施形態による実装構造体の外観を示す斜視図である。
【図14】 第2参考形態による実装構造体の外観を示す斜視図である。
【図15】 第2参考形態による実装構造体の製造工程を説明するための断面図である。
【図16】 第3参考形態による実装構造体の概略構成を示す斜視図である。
【図17】他の参考形態による実装構造体の製造装置の要部を示す断面図である。
【図18】 参考形態による電子機器としてのノート型コンピュータを示す外観図である。
【図19】 他の電子機器としての携帯電話機を示す斜視図である。
【符号の説明】
10,20,30,40……実装構造体
11……配線基板(第1基板)
12,35,41,51……半導体チップ
16,27,37……異方性導電膜
23a……基板(第1基板)
28……実装基板(第2基板)
31b……基板(第1基板)
42……回路基板(第1基板)
50……基板(第1基板)
55,56……溝部
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a mounting structure on which a semiconductor chip, a liquid crystal display device, an organic EL (Electroluminescence) display device, or the like is mounted.
[0002]
[Prior art]
At present, electronic devices such as mobile phones, notebook personal computers, and personal data assistance (PDA) have been downsized for various electronic components such as semiconductor chips provided in order to reduce size and weight. Furthermore, the space for mounting the electronic components is extremely limited. For this reason, for example, in a semiconductor chip, the packaging method has been devised, and now ultra-small packaging called CSP (Chip Scale Package) has been devised.
[0003]
Such a small semiconductor chip is mounted on a flexible substrate such as a film using a so-called TAB (Tape Automated Bonding) technique, for example. Alternatively, it is mounted on a substrate such as a glass epoxy substrate, a phenol resin substrate, or a semiconductor substrate. Or it mounts on a glass substrate using COG (Chip On Glass) technology. When mounting a semiconductor chip on these substrates, it is necessary to electrically connect, for example, electrodes formed on the semiconductor chip as bumps and wirings or terminals formed on the substrate. As these connection methods, in recent years, a method of mounting a semiconductor chip using an anisotropic conductive film (ACF) has been devised.
[0004]
This anisotropic conductive film is formed, for example, by dispersing a large number of conductive particles in a thermoplastic or thermosetting adhesive resin. In order to mount a semiconductor chip on a substrate using this anisotropic conductive film, the substrate is placed on a guide plate, and then the anisotropic conductive film is disposed between the substrate and the semiconductor chip. Next, relative alignment between the wiring or terminal of the substrate and the electrode of the semiconductor chip is performed. Next, a semiconductor chip and a board | substrate are connected with the adhesive agent of an anisotropic electrically conductive film by contact | abutting a pressurization and heating tool to a semiconductor chip back surface, and heating and pressurizing a semiconductor chip. At this time, the electrode of the semiconductor chip and the wiring or terminal formed on the substrate by the conductive particles in the anisotropic conductive film sandwiched between the electrode of the semiconductor chip and the wiring or terminal formed on the substrate Are electrically connected.
[0005]
In the above description, when a semiconductor chip is mounted on a flexible substrate such as a film, a glass epoxy substrate, a phenol resin substrate, a substrate such as a semiconductor substrate, or a glass substrate using an anisotropic conductive film. Was described as an example. As another example, for example, a wiring of a film substrate, which is a kind of flexible substrate, and a wiring terminal of a liquid crystal panel, or a wiring of a flexible substrate and a wiring terminal of a ceramic substrate A connection using an anisotropic conductive film is used for the connection or the like.
[0006]
[Problems to be solved by the invention]
By the way, as described above, when a semiconductor chip is mounted on a substrate using an anisotropic conductive film, or when a flexible substrate and a substrate are connected, a semiconductor using a heating / pressurizing tool is used. It is necessary to heat and pressurize the anisotropic conductive film through a chip or a flexible substrate. At this time, in order to cure the adhesive resin contained in the anisotropic conductive film, it is necessary to give the anisotropic conductive film a heat amount equal to or greater than that required for curing the adhesive resin.
[0007]
However, in the past, a substrate with a flat back surface was placed on a guide plate with a flat front surface, and pressure and heating were performed by a pressure / heating tool. Large contact area with the plate. For this reason, among the heat supplied from the heating / pressurizing tool to the anisotropic conductive film via the semiconductor chip, the amount of heat dissipated to the guide plate via the substrate is large, and the resin for bonding the anisotropic conductive film However, there is a problem that the curing time of the adhesive resin for the anisotropic conductive film becomes long.
[0008]
As a means for curing the adhesive resin for the anisotropic conductive film, it is possible to set the heating temperature of the heating and pressurizing tool high and cure the adhesive resin for the anisotropic conductive film. If the semiconductor chip is heated for a long time with a high heating / pressurizing tool, there is a possibility of causing thermal destruction of the semiconductor chip. Also, in connecting the wiring of the film substrate, which is a kind of flexible substrate, to the wiring terminals of the substrate, the heating temperature of the heating and pressing tool is set high to cure the adhesive resin for the anisotropic conductive film. As a result, there is a possibility of causing thermal degradation of the film substrate. Further, when the time required for mounting the semiconductor chip or the flexible substrate becomes long, the manufacturing efficiency decreases. For this reason, it is desirable that the connection time required for mounting a semiconductor chip or a flexible substrate is as short as possible from the viewpoint of improving reliability and improving manufacturing efficiency. Furthermore, it is desirable to suppress the connection temperature required for connecting the semiconductor chip and the flexible substrate.
[0009]
For this purpose, it is necessary to suppress heat dissipation from the above-mentioned guide plate. As a method for suppressing the heat dissipation from the guide plate, a heating mechanism is provided on the guide plate to preheat the guide plate, thereby heating the substrate placed on the guide plate, and the temperature between the guide plate and the substrate. A method of reducing the difference (and hence the temperature difference between the anisotropic conductive film and the substrate) can be considered. However, this method has a problem that the temperature range of the substrate rises, causing warpage or deformation of the substrate, thereby narrowing the connection condition range.
[0010]
This problem is not only when a semiconductor chip is mounted on a substrate using an anisotropic conductive film, but also when a semiconductor chip electrode and a wiring or terminal formed on the substrate are thermocompression bonded, an alloy connection, or This is a problem related to insufficient connection temperature that occurs even when soldering. The thermocompression bonding is performed, for example, when a gold bump is formed as an electrode of a semiconductor chip and a gold terminal is formed on the substrate. Alloy connection is performed, for example, a gold bump is formed as an electrode of the semiconductor chip, and a tin terminal is formed on the substrate. The soldering is performed, for example, when a solder bump is formed as an electrode of the semiconductor chip and the solder is attached to the terminal of the substrate.
[0011]
The present invention has been made in view of the above circumstances, and suppresses an increase in connection temperature without causing a decrease in reliability and warping of the substrate, so that the flexible substrate and the substrate can be connected in a shorter time. An object is to provide a mounting structure that can be mounted.
[0012]
[Means for Solving the Problems]
The mounting structure of the present invention is a mounting structure having a first substrate and a second substrate mounted on the first substrate.
A rough surface is formed on the first substrate on the back surface of the surface on which the flexible substrate, which is the second substrate, is mounted, at least in a position corresponding to the mounting position of the flexible substrate. It is characterized by that.
According to this invention, a rough surface is formed on the back surface of the surface of the first substrate on which the flexible substrate as the second substrate is mounted, at least at a position corresponding to the mounting position of the flexible substrate. Therefore, the contact area between the first substrate and the mounting surface when manufacturing the mounting structure can be reduced, the amount of heat dissipated from the bottom surface of the first substrate to the mounting surface is small, and in a short time A flexible substrate can be connected to the first substrate.
Further, since the amount of heat dissipated is small, the heating temperature applied to the flexible substrate can be lowered, and thermal destruction caused by an excessive temperature rise can be suppressed. Furthermore, since the mounting surface is not heated when connecting the flexible substrate to the first substrate, deformation of the first substrate can be suppressed.
In the mounting structure of the present invention, it is preferable that the roughness of the rough surface is in the range of 0.1 μm to 5 μm.
Furthermore, in the mounting structure of the present invention, the rough surface is preferably formed by physical polishing or chemical etching.
Still further, in the mounting structure of the present invention, the first substrate is preferably a flexible substrate, a glass substrate, a ceramic substrate, or a silicon substrate, and further, the glass substrate is a borosilicate glass. , Quartz glass, or soda glass is preferred.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a mounting structure according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a perspective view schematically showing only a configuration of a main part of a manufacturing apparatus used in a method for manufacturing a mounting structure according to an embodiment of a reference example. The manufacturing apparatus shown in FIG. 1 is configured to be capable of moving in a direction perpendicular to the upper surface 1a of the mounting table 1, that is, in the vertical vertical direction, for mounting the mounting structure to be manufactured. And a head 2 for heating and pressurizing the mounting structure placed on the upper surface 1a.
[0014]
As shown in FIG. 2, a recess 4 is formed in a part of the upper surface 1 a of the mounting table 1, and the guide plate 3 is fitted into the recess 4. 2 is a cross-sectional view taken along line AA in FIG. 1, where (a) is a diagram showing a state in which the guide plate 3 is fitted in the recess 4, and (b) is a guide plate. FIG. 3 is a view showing a state where 3 is removed from the recess 4. The guide plate 3 is provided to change the roughness and material of the upper surface in accordance with the material, thermal conductivity, or roughness of the bottom surface of the substrate placed on the upper surface 1a of the mounting table 1. The guide plate 3 may be a mirror surface, but is not rougher than the surface roughness of the back surface of the substrate placed on the upper surface 1 a of the mounting table 1, in other words, the surface roughness of the back surface of the substrate is lower than that of the upper surface of the guide plate 3. It is preferably rougher than the surface roughness.
[0015]
Further, a suction port 5 connected to a vacuum pump (not shown) is formed on the upper surface 1a of the mounting table 1 in order to suck and hold the substrate to be mounted. In FIG. 1, the case where the suction ports 5 are formed at four places other than the recesses 4 is shown as an example, but the number and positions of the suction ports 5 are arbitrary. Further, the suction port 5 may be formed in the recess 4. In the case of such a configuration, it is necessary to use the guide plate 3 in which a hole is formed at a position where it abuts on the suction port 5. The guide plate 4 can be made of any material such as metal, ceramics or glass. However, when the mounting structure is manufactured, since it is pressed by the head 2, the guide plate 4 is made of a material having a hardness capable of withstanding a pressure equal to or higher than the pressing pressure and having heat resistance equal to or higher than the connection temperature. is necessary. Furthermore, it is more preferable if the material satisfies these conditions and has a low thermal conductivity.
[0016]
The head 2 is provided with a heating mechanism such as a heater therein, and can be set to an arbitrary temperature in a temperature range of about 80 ° C. to 500 ° C. The bottom surface of the head 2, that is, the surface that comes into contact with the mounting structure to be manufactured is formed as a flat surface. In order to make the shape of the contact surface variable according to the shape of the mounting structure to be manufactured, it is preferable that a jig can be attached to the bottom surface of the head 2. With this configuration, the contact surface can be set to a square shape, an elongated rectangular shape, or any other shape.
[0017]
[Mounting structure according to the first embodiment]
FIG. 3 is an exploded perspective view showing the mounting structure according to the first reference embodiment. As shown in FIG. 3, the mounting structure 10 according to the first reference embodiment is roughly configured by a wiring board 11 and a semiconductor chip 12 mounted at a predetermined position on the wiring board 11. In addition, although illustration is abbreviate | omitted, the structure which mounted the resistor, the capacitor | condenser, and other chip components in the predetermined position of site | parts other than the site | part in which the semiconductor chip 12 is mounted may be sufficient. The wiring board 11 corresponds to the first board referred to in the present invention.
[0018]
The wiring substrate 11 is manufactured by forming a wiring pattern 14 by patterning a metal film such as Cu formed on a flexible base substrate 13 such as polyimide. Note that a large number of actual wiring patterns 14 are formed on the base substrate 13 with an extremely narrow interval. In FIG. 1, in order to facilitate understanding of the structure, the interval is enlarged and schematically illustrated. In addition, the structure is simplified and illustrated.
[0019]
A mounting structure of a COF (Chip On Film) system is configured by mounting a mounting component thereon using a flexible substrate as the base substrate 13, and a mounting component is formed thereon using a hard substrate as the base substrate 13. Mounting a COB (Chip On Board) mounting structure. In FIG. 1, the wiring pattern 14 includes an output terminal 14 a formed on one side portion of the mounting structure and an input terminal 14 b formed on the side portion opposite thereto. In addition, the portion of the wiring pattern 14 that protrudes into the region for mounting the semiconductor chip 12 constitutes a semiconductor connection terminal 15.
[0020]
At least a part of the back surface of the base substrate 13 is a rough surface as shown in FIG. 4 is a cross-sectional view taken along line BB in FIG. 3 in a state where the semiconductor chip 12 is mounted on the wiring substrate 11 using the anisotropic conductive film 16. Here, the reason that at least a part of the back surface of the base substrate 13 is a rough surface is that the base substrate 13 that forms a part of the mounting structure and is mounted on the mounting table 1 when the mounting structure is manufactured. By reducing the contact area between the bottom surface of the substrate 1 and the upper surface 1a (including the guide plate 3) of the mounting table 1 and preventing the heat from the head 2 from being dissipated through the guide plate 3, the mounting structure is obtained. This is to efficiently secure the amount of heat necessary for manufacturing the.
[0021]
The surface roughness of the rough surface formed on at least a part of the back surface of the base substrate 13 is rougher than the surface roughness of the upper surface of the guide plate 3 and the upper surface 1a of the mounting table 1 and is, for example, in the range of 0.1 to 5 μm. It is preferable that the roughness is in the range of 0.5 to 2.5 μm. The reason is that if the roughness is too low (that is, a surface close to a flat surface), the contact area between the upper surface of the guide plate 3 and the upper surface 1a of the mounting table 1 becomes large, and the heat dissipation increases. On the contrary, if the roughness is too high (that is, the unevenness is large), when the head 2 is pressed, the base substrate 13 may bend and a connection failure may occur. The rough surface on the back surface of the base substrate 13 is formed, for example, by performing chemical etching, physical polishing using a grindstone, lapping using abrasive grains, or sandblasting for blowing abrasive grains.
[0022]
Further, as shown in FIGS. 3 and 4, the semiconductor chip 12 is mounted at a predetermined position on the wiring substrate 11 via the anisotropic conductive film 16. The semiconductor chip 12 has a plurality of bumps 17 formed on its bonding surface, that is, an active surface, and a semiconductor connection terminal 15 formed at one end of the bump 17 and the wiring pattern 14 formed on the wiring substrate 11. Are electrically connected through the conductive particles 16b.
[0023]
The anisotropic conductive film 16 is an adhesive that can provide conductivity anisotropy. More specifically, the conductive particles 16b for conduction such as metal particles of copper, nickel, gold, solder, etc., or particles whose surfaces are coated with a conductive layer of nickel-gold, etc. are made of urethane, polyester, etc. A portion that is dispersed in an adhesive resin 16a made of a thermoplastic hot melt resin or a thermosetting resin such as an epoxy, and controls the content, shape, size, etc. of the metal particles to make an electrical connection. It is an adhesive film that is anisotropic in conductivity so that it has conductivity in the thickness direction of the adhesive layer and maintains insulation in the surface direction by applying pressure as necessary. is there. Further, as shown in FIG. 4, the semiconductor chip 12 is connected to the wiring substrate 11 by an adhesive resin 16 a that forms a part of the anisotropic conductive film 16.
[0024]
Here, since the conductive particles 16b are sandwiched between the bumps 17 and the semiconductor connection terminals 15 with a compressive force, the bumps 17 and the semiconductor connection terminals 15 are electrically connected. . On the other hand, in portions other than the portion where the bumps 17 are formed, the conductive particles 16b are not sandwiched between the semiconductor connection terminals 15 with a compressive force, and thus conduction is not achieved. In this way, conduction can be established only between each of the bumps 17 and each of the semiconductor connection terminals 15.
[0025]
[Method of manufacturing mounting structure]
Next, the manufacturing method of the mounting structure according to one reference embodiment will be described by taking as an example the case of manufacturing the mounting structure according to the first reference embodiment shown in FIGS. FIG. 5 is a flowchart showing an example of a method for manufacturing a mounting structure according to one reference embodiment. 6 to 9 are cross-sectional views showing the manufacturing process of the mounting structure in each step of the flowchart shown in FIG.
[0026]
When the manufacturing of the mounting structure is started, first, a process of placing the wiring board 11 on the mounting table 1 is performed so that the mounting position of the semiconductor chip 12 is located above the guide plate 3 (process S1: First step). FIG. 6 is a cross-sectional view illustrating a state in which the wiring board 11 is placed on the mounting table 1 after step S1 in FIG. As shown in FIG. 6, at least the back surface of the base substrate 13 corresponding to the mounting position of the semiconductor chip 12 is a rough surface.
[0027]
That is, in the example shown in FIG. 6, the semiconductor connection terminals 15 electrically connected to the bumps 17 formed on the semiconductor chip 12 are used as the front surface of the wiring substrate 11, and the back surface of the wiring substrate 11 is in contact with the guide plate 3. Thus, the wiring board 11 is placed on the guide plate 3. Referring to FIG. 6, it can be seen that the contact area between the base substrate 13 and the guide plate 3 is reduced because the back surface of the base substrate 13 corresponding to the mounting position of the semiconductor chip 12 is a rough surface. Since the air is sucked from the suction port 5 shown in FIG. 1, the wiring board 11 is sucked and fixed on the mounting table 1.
[0028]
When the wiring substrate 11 is placed on the mounting table 1, a step of attaching the anisotropic conductive film 16 to the mounting position of the semiconductor chip 12 on the wiring substrate 11 is then performed (step S2: fourth step). ). FIG. 7 is a cross-sectional view showing a state where the anisotropic conductive film 16 is disposed on the wiring substrate 11 after step S2 in FIG. That is, in the example shown in FIG. 7, the anisotropic conductive film is pasted so as to cover the formation position of the semiconductor connection terminal 15 and the semiconductor connection terminal 15 so as to cover the range of the semiconductor chip 12.
[0029]
When the above steps are completed, the bumps 17 formed on the semiconductor chip 12 to be mounted are aligned with the semiconductor connection terminals 15 of the wiring substrate 11 to which the anisotropic conductive film 16 is attached, and the semiconductor A step of placing the semiconductor chip 12 at the mounting position is performed so that the anisotropic conductive film 16 is sandwiched between the chip 12 and the wiring substrate 11 (step S3: second step). FIG. 8 is a cross-sectional view illustrating a state where the anisotropic conductive film 16 is sandwiched between the semiconductor chip 12 and the wiring substrate 11 after step S3 in FIG. At this time, in the example shown in FIG. 8, the bumps 17 of the semiconductor chip 12 are aligned so as to be positioned above the semiconductor connection terminals 15 formed on the wiring substrate 11.
[0030]
When the placement of the semiconductor chip 12 is completed, the process of applying pressure while heating the semiconductor chip 12 using the head 2 to cure the anisotropic conductive film and connecting the semiconductor chip 12 to the wiring substrate 11 is then performed. Performed (step S4: third step). FIG. 9 is a cross-sectional view illustrating a state in which the semiconductor chip 12 is connected to the wiring substrate 11 using the head 2 after step S4 in FIG. As shown in FIG. 9, when the semiconductor chip 12 is heated using the head 2, the heat is conducted to the anisotropic conductive film 16 through the semiconductor chip 12. In order to increase the heat conduction to the anisotropic conductive film 16, it is preferable that the bottom surface of the semiconductor chip 12 be formed flat.
[0031]
A part of the heat conducted to the anisotropic conductive film 16 is radiated to the guide plate 3 through the wiring substrate 11, but as shown in FIG. 9, at least the back surface of the base substrate 13 corresponding to the mounting position of the semiconductor chip 12. Is a rough surface, the contact area between the base substrate 13 and the guide plate 3 is small, and therefore the amount of heat dissipated from the wiring substrate 11 to the guide plate 3 is small. Therefore, the heat conducted to the anisotropic conductive film 16 through the semiconductor chip 12 is efficiently accumulated in the anisotropic conductive film 16 and is effectively used for curing the anisotropic conductive film 16.
[0032]
Since the anisotropic conductive film 16 is softened and melted by the heat supplied to the anisotropic conductive film 16 and the head 2 presses the substrate 12 in the direction of the wiring substrate 11, as shown in FIG. The semiconductor chip 12 causes the adhesive of the anisotropic conductive film 16 to flow, and the conductive particles 16 b included in the anisotropic conductive film 16 are between the bumps 17 formed on the semiconductor chip 12 and the semiconductor connection terminals 15. Deformed and pinched. When this state is maintained for a time until the adhesive resin reaches the curing temperature, the adhesive resin 16 a is cured by the heat supplied to the anisotropic conductive film 16, and the conductive particles 16 b are interposed between the bumps 17 and the semiconductor connection terminals 15. Is deformed and sandwiched (see FIG. 4), the semiconductor chip 12 is connected to the wiring board 11. When the head 2 is separated from the semiconductor chip 12 through the above steps, the semiconductor chip 12 is mounted on the wiring board 11, and the mounting structure 10 according to the first embodiment shown in FIGS. 3 and 4 is manufactured.
[0033]
According to the manufacturing method of the mounting structure according to the reference embodiment described above, the rough surface is formed on the back surface of the base substrate 13 corresponding to the mounting position of the semiconductor chip 12, and the guide plate is interposed via the base substrate 13. Since the heat dissipated to 3 is reduced, the amount of heat necessary for efficient curing can be supplied to the anisotropic conductive film 16 between the wiring substrate 11 and the semiconductor chip 12, and mounting The time required for manufacturing the structure can be shortened. Further, even when the temperature of the head 2 is set to a temperature lower than the conventional temperature, the anisotropic conductive film 16 can be given a heat quantity sufficient to cure the adhesive resin 16 a included in the anisotropic conductive film 16. Therefore, the temperature applied to the semiconductor chip 12 can be reduced as compared with the conventional case, and the time during which the heat is applied can be shortened. As a result, the reliability of the manufactured mounting structure can be improved.
[0034]
[Mounting structure according to the first embodiment]
FIG. 10 is an exploded perspective view showing the mounting structure according to the first embodiment of the present invention. As shown in FIG. 10, the mounting structure 20 according to the second embodiment of the present invention is roughly composed of a liquid crystal panel 21 and a mounting substrate 28 connected to the liquid crystal panel 21. In addition, an illumination device such as a backlight and other incidental devices are attached to the liquid crystal panel 21 as necessary.
[0035]
The liquid crystal panel 21 has a pair of substrates 23a and 23b bonded by a sealing material 22, and liquid crystal is sealed in a so-called cell gap formed between the substrates 23b and 23b. In other words, the liquid crystal is sandwiched between the substrate 23a and the substrate 23b. These substrates 23a and 23b are generally formed of a light-transmitting material such as glass or synthetic resin. When the substrate 23a and the substrate 23b are formed of glass, borosilicate glass, quartz glass, or soda glass is preferable. A polarizing plate 24a and a polarizing plate 24b are attached to the outer surfaces of the substrate 23a and the substrate 23b. In FIG. 1, the polarizing plate 24b is not shown.
[0036]
An electrode 25a is formed on the inner surface of the substrate 23a, and an electrode 25b is formed on the inner surface of the substrate 23b. These electrodes 25a and 25b are formed in stripes or letters, numbers, or other appropriate patterns. The electrodes 25a and 25b are formed of a light-transmitting material such as ITO (Indium Tin Oxide).
[0037]
The substrate 23a has a projecting portion that projects from the substrate 23b, and a plurality of terminals 26 are formed on the projecting portion. These terminals 26 are formed simultaneously with the electrode 25a when the electrode 25a is formed on the substrate 23a. Therefore, these terminals 26 are made of, for example, ITO. These terminals 26 include one that extends integrally from the electrode 25a and one that is connected to the electrode 25b via a conductive material (not shown).
[0038]
Note that a large number of actual electrodes 25a and 25b and terminals 26 are formed on the substrate 23a and the substrate 23b with extremely narrow intervals, respectively, but in FIG. 10, in order to facilitate understanding of the structure of the liquid crystal panel 21. In addition, the intervals are schematically shown in an enlarged manner, and only a few of them are illustrated, and other portions are omitted. Also, the connection state between the terminal 26 and the electrode 25a and the connection state between the terminal 26 and the electrode 25b are not shown in FIG.
[0039]
Further, the back surface of the surface on which the terminal 26 of the protruding portion of the substrate 23a is formed is a rough surface. The surface roughness of this rough surface is preferably in the range of 0.1 to 5 μm, for example, and more preferably in the range of 0.5 to 2.5 μm. The rough surface is formed, for example, by chemical etching, physical polishing using a grindstone, lapping using abrasive grains, or sandblasting for blowing abrasive grains.
[0040]
The mounting board 28 has the same configuration as the mounting structure 10 according to the first reference embodiment described above. That is, the semiconductor chip 12 is mounted at a predetermined position on the wiring substrate 11 where the wiring pattern 14 is formed on the base substrate 13. As described above, the mounting structure 20 of the present embodiment has a structure including the liquid crystal panel 21 in addition to the mounting substrate 28 having the same configuration as the mounting structure 10 according to the first reference embodiment. Similar to the mounting structure 10 described above, a resistor, a capacitor, and other chip components may be mounted on the mounting substrate 28 at predetermined positions other than the portion where the semiconductor chip 12 is mounted. Also in FIG. 10, in order to facilitate understanding of the structure of the mounting substrate 28, the interval between the wiring patterns 14 is schematically shown in an enlarged manner, and the structure is simplified.
[0041]
As shown in FIG. 10, the wiring substrate 28 is fixed to the substrate 23 a of the liquid crystal panel 21 via the anisotropic conductive film 27. At this time, the output terminal 14 a of the mounting substrate 28 is electrically connected to the terminal 26 of the substrate 23 a through the conductive particles 27 b in the anisotropic conductive film 27. The anisotropic conductive film 27 is the same as the anisotropic conductive film 16 used in the first embodiment described above. For example, as shown in FIG. 11, a thermoplastic or thermosetting adhesive is used. The conductive resin 27a is formed by dispersing a large number of conductive particles 27b. As can be seen from FIG. 11, at least the back surface of the substrate 23 a corresponding to the mounting position of the mounting substrate 28 is a rough surface. FIG. 11 is a cross-sectional view showing how the mounting substrate 28 and the liquid crystal panel 21 are connected by the anisotropic conductive film 27. In the present embodiment, the substrate 23a forming part of the liquid crystal panel 21 corresponds to the first substrate according to the present invention, and the mounting substrate 28 corresponds to the second substrate according to the present invention.
[0042]
The manufacturing method of the mounting structure according to the first embodiment of the present invention shown in FIG. 10 is basically manufactured by the same process as the flowchart shown in FIG. FIG. 12 is a cross-sectional view for explaining a manufacturing process of the mounting structure according to the first embodiment of the present invention. In manufacturing the mounting structure of the present embodiment, the liquid crystal panel 21 is placed on the mounting table 1 so that the substrate 23a of the liquid crystal panel 21 is in contact with the mounting table 1 and the guide plate 3 (step S1). At this time, the liquid crystal panel 21 is placed on the mounting table 1 so that at least the mounting position of the mounting board 28 with respect to the board 23a (the position where the anisotropic conductive film 27 is attached in FIG. 12) is positioned above the guide plate 3. Placed on. On the mounting table 1, the liquid crystal panel 21 is fixed by suction.
[0043]
When the mounting of the liquid crystal panel 21 on the mounting table 1 is completed, the anisotropic conductive film 27 is attached to the position of the substrate 23a on which the mounting substrate 28 is mounted (step S2), and the semiconductor chip 12 is further mounted. The mounting substrate 28 is aligned so that the output terminal 14a is positioned above the anisotropic conductive film 27 with the surface facing down (step S3). When the above steps are completed, the back surface of the wiring substrate 11 on which the output terminal 14a is formed is heated and pressurized using the head 2 as shown in FIG. The output terminal 14a is electrically connected to the wiring 26 formed on the substrate 23a, and the wiring substrate 11 is adhered to the end portion of the substrate 23a by the adhesive resin 27a.
[0044]
Through the above steps, the mounting structure 20 as the liquid crystal display device shown in FIG. 13 is manufactured. FIG. 13 is a perspective view showing an appearance of the mounting structure according to the first embodiment of the present invention. In the mounting structure having the configuration shown in FIG. 13, an IC (Integrated Circuit) functioning for driving liquid crystal is mounted as the semiconductor chip 12 mounted on the mounting substrate 28. In the mounting structure 20 shown in FIG. 13, since the wiring board 11 includes the flexible base board 13, the mounting space of the mounting structure can be omitted by bending the wiring board 11. In addition, the degree of freedom in layout between the mounting structure 20 and another substrate is increased.
[0045]
[Mounting structure according to the second embodiment]
FIG. 14 is a perspective view showing the appearance of the mounting structure according to the second reference embodiment. The mounting structure according to the second embodiment shown in FIG. 14 is a so-called COG (Chip On Glass) structure mounting structure in which a semiconductor chip is directly mounted on a glass substrate. The mounting structure 30 according to the reference embodiment shown in FIG. 14 includes a pair of substrates 31a and 31b whose periphery is bonded to each other by a sealing material. The sealing material is formed using, for example, a printing technique such as screen printing, and the substrates 31a and 31b are made of various kinds of substrate materials formed of a material such as glass or a flexible film material such as plastic. Manufactured by forming elements. When the substrates 31a and 31b are formed of glass, borosilicate glass, quartz glass, or soda glass is preferable. The substrate 31b corresponds to the first substrate referred to in the present invention.
[0046]
A gap formed between the substrates 31a and 31b, a so-called cell gap, is uniformly defined by a plurality of spacers, for example, about 5 μm, and a liquid crystal is sealed by a sealing material in the node gap. It is sandwiched between the substrate 31b. A large number of electrodes (not shown) are formed on the liquid crystal side surface of the substrate 31a (the surface facing the substrate 31b), and a large number of electrodes 32 are formed on the liquid crystal side surface of the substrate 31b (the surface facing the substrate 31a). . The electrodes formed on the substrate 31a and the electrodes 32 formed on the substrate 31b are arranged in directions orthogonal to each other, and a plurality of points where these electrodes intersect in a dot matrix form are used for displaying an image. Configure the pixel. Further, polarizing plates 33a and 33b are attached to the outer surfaces of the substrates 31a and 31b, respectively.
[0047]
The substrate 31b has a liquid crystal region portion E in which liquid crystal is sealed and an overhang portion H that protrudes outside the liquid crystal region portion E. That is, the substrate 31b extends from the end surface of the substrate 31a, and the electrode 32 formed on the substrate 31b is formed to extend to the protruding portion H as it is. In addition, an electrode (not shown) formed on the substrate 31a is connected to the electrode 34 formed on the substrate 31b through a conductive material (not shown) dispersed inside the sealing material. The electrode 34 extends to the overhanging portion H and is formed with wiring.
[0048]
The overhanging portion H is provided with a rectangular mounting region on which the liquid crystal driving semiconductor chip 35 is mounted. The semiconductor chip 35 is mounted connected to the mounting region by an anisotropic conductive film. As shown in FIG. 14, the end of the electrode 32 connected to the electrode 32 and the substrate 31a is drawn into the mounting region of the semiconductor chip 35 from its three sides. Further, an end portion of the connection terminal 36 for connection with an external circuit is drawn from the other side of the mounting area. A rough surface is formed on the back surface of the substrate 31b corresponding to the mounting position of the semiconductor chip 35 (not shown in FIG. 14). The surface roughness of this rough surface is preferably in the range of 0.1 to 5 μm, for example, and more preferably in the range of 0.5 to 2.5 μm. The rough surface is formed, for example, by chemical etching, physical polishing using a grindstone, lapping using abrasive grains, or sandblasting for blowing abrasive grains.
[0049]
The manufacturing method of the mounting structure according to the third embodiment of the present invention shown in FIG. 14 is basically manufactured by the same process as the flowchart shown in FIG. FIG. 15 is a cross-sectional view for explaining a manufacturing process of the mounting structure according to the third embodiment of the present invention. In manufacturing the mounting structure according to the present embodiment, first, the substrates 31a and 31b are placed on the mounting table 1 with the substrate 31b positioned below the substrate 31a. At this time, the substrate 31b is in contact with the upper surface of the mounting table 1 and the guide plate 3, but the substrates 31a and 31b are arranged so that at least the mounting position of the semiconductor chip 35 is located above the guide plate 3 ( Step S1). With this arrangement, a rough surface formed at least on the back surface of the substrate 31 b corresponding to the mounting position of the semiconductor chip 35 is arranged on the guide plate 3. In addition, when mounting the board | substrates 31a and 31b on the mounting base 1, it is preferable that the board | substrate 31b is adsorbed and fixed.
[0050]
Next, an anisotropic conductive film 37 is attached to the upper surface of the substrate 31b where the semiconductor chip 35 is mounted (step S2), and the semiconductor chip 35 is aligned with the substrate 31b. The semiconductor chip 35 is disposed on the anisotropic conductive film 37 (step S3). When the above steps are completed, the semiconductor chip 35 is heated and pressurized using the head 2 as shown in FIG. 15, and the electrodes 32 and 34 and the connection terminals formed on the protruding portion H of the semiconductor chip 35 and the substrate 31b. The semiconductor chip 35 is connected to the substrate 31b.
[0051]
Through the above steps, the mounting structure 30 as the liquid crystal display device having the COG structure shown in FIG. 14 is manufactured. Since the mounting structure 30 having this structure has the semiconductor chip 35 mounted directly on the substrate 31b forming a part of the display surface, the outer shape can be reduced in size.
[0052]
[Mounting structure according to the third embodiment]
FIG. 16 is a perspective view showing a schematic configuration of the mounting structure according to the third embodiment. In the mounting structure 40 shown in FIG. 16, a semiconductor chip 41 is mounted on a circuit board 42. Here, the circuit board 42 is an organic substrate such as a glass epoxy substrate. On the circuit board 42, a wiring pattern made of, for example, copper is formed so as to form a desired circuit, and these wiring patterns and the semiconductor chip 41 are electrically connected through, for example, an anisotropic conductive film. In addition, the semiconductor chip 41 is fixed to the circuit board 42. On the circuit board 42, a rough surface is formed on the back surface of the surface on which the semiconductor chip 41 is mounted, at least at a position corresponding to the mounting position of the semiconductor chip 41. The surface roughness of this rough surface is preferably in the range of 0.1 to 5 μm, for example, and more preferably in the range of 0.5 to 2.5 μm. The rough surface is formed, for example, by chemical etching, physical polishing using a grindstone, lapping using abrasive grains, or sandblasting for blowing abrasive grains. The circuit board 42 corresponds to the first board referred to in the present invention.
[0053]
Further, the circuit substrate 42 in FIG. 16 may be a silicon substrate or a ceramic substrate. In particular, when the circuit board 42 is a silicon substrate, it is preferable to form the rough surface on the back surface by chemical etching or polishing. When these substrates are used, for example, a through hole is formed, the through hole and the semiconductor chip 41 are electrically connected on the upper surface of the circuit board 42, and a through hole and a substrate (not shown) are formed on the bottom surface of the circuit substrate 42. For example, a motherboard or the like) is connected. A three-dimensional mounting structure can also be formed by stacking the structure shown in FIG. 16 in a direction perpendicular to the circuit board 42. Also in the present embodiment, the mounting structure 40 is manufactured by the same process as the flowchart shown in FIG.
[0054]
[Mounting structure manufacturing apparatus according to another reference embodiment]
FIG. 17: is sectional drawing which shows the principal part of the manufacturing apparatus of the mounting structure by another reference form. The other reference form shown in FIG. 17 reduces heat dissipation through the guide plate 3 more effectively. In FIG. 17, a member denoted by reference numeral 50 indicates a substrate placed on the upper surface 1 a of the mounting table 1 or the upper surface of the guide plate 3, and a member denoted by reference numeral 51 indicates a semiconductor chip mounted on the substrate 50. Is shown. As shown in FIG. 17A, when the size of the semiconductor chip 51 is smaller than the size of the guide plate 3 and the substrate 50, the contact area between the substrate 50 and the guide plate 3 is reduced to reduce the heat. In order to minimize diffusion, it is preferable to use the guide plate 3 in which the groove portion 55 is formed.
[0055]
Further, as shown in FIG. 17B, when the size of the substrate 50 is larger than the size of the guide plate 3, the contact area between the substrate 50 and the upper surface 1a of the mounting table 1 is increased. This is not preferable because the heat conducted through is dissipated from the upper surface 1a of the mounting table 1. For this reason, it is preferable to form the groove part 56 around the recessed part 4 (refer FIG.2 (b)) by which the guide plate 3 is fitted, and to reduce the contact area of the upper surface 1a of the mounting base 1 and the board | substrate 50. FIG. From the same viewpoint, as shown in FIG. 17C, the position of the upper surface 1 a of the mounting table 1 is lower than the upper surface of the guide plate 3 (in other words, the upper surface of the guide plate 3 is lower than the upper surface 1 a of the mounting table 1. Higher). However, in the case of the configuration shown in FIG. 17C, the relationship between the height of the upper surface 1 a of the mounting table 1 and the height of the upper surface of the guide plate 3 so as not to greatly deteriorate the flatness of the substrate 50. Need to be set.
[0056]
In the first embodiment and the second reference embodiment of the present invention described above, the mounting structure including the liquid crystal panel and the manufacturing method thereof have been described as examples. However, the present invention includes a mounting including the liquid crystal display device. The present invention can be applied not only when a structure is manufactured, but also when a mounting structure including an organic EL panel is manufactured.
[0057]
〔Electronics〕
The mounting structure according to the embodiment of the present invention has been described above. For example, an electronic apparatus on which the mounting structure including the liquid crystal panel described above is mounted will be described. By incorporating electronic components such as a mounting structure including the above-described liquid crystal panel, a motherboard including a CPU (Central Processing Unit), a keyboard, and a hard disk into the housing, for example, a notebook personal computer 60 (see FIG. 18) Electronic device) is manufactured.
[0058]
FIG. 18 is an external view showing a notebook computer as an electronic apparatus according to a reference embodiment. In FIG. 18, 61 is a housing, 62 is a liquid crystal display device, and 63 is a keyboard. Note that FIG. 18 shows a notebook computer provided with a liquid crystal display device, but an organic EL display device may be provided instead of the liquid crystal display device. FIG. 19 is a perspective view showing a mobile phone as an electronic apparatus according to another reference embodiment. A cellular phone 70 shown in FIG. 19 includes an antenna 71, a receiver 72, a transmitter 73, a liquid crystal display device 74, an operation button unit 75, and the like. Further, the mobile phone shown in FIG. 19 may have a configuration including an organic EL display device instead of the liquid crystal display device 74.
[0059]
In the above-described embodiment, a notebook computer and a mobile phone have been described as examples of electronic devices. However, the present invention is not limited to these, and a liquid crystal projector, a multimedia-compatible personal computer (PC), and an engineering workstation (EWS). It can be applied to electronic devices such as pagers, word processors, televisions, viewfinder type or monitor direct-view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, and devices equipped with touch panels. .
[0060]
The mounting structure according to the embodiment of the present invention has been described above. However, the present invention is not limited to the above-described embodiment, and can be freely changed within the scope of the present invention. For example, in the above embodiment, the mounting structure is manufactured by mounting the mounting substrate as the second substrate on the wiring substrate or the glass substrate as the first substrate using an anisotropic conductive film. The case has been described as an example. However, the present invention can be applied to general cases in which the first substrate and the flexible substrate as the second substrate are manufactured by heating and pressing without using the anisotropic conductive film.
[0061]
【The invention's effect】
As described above, according to the present invention, the first substrate having a rough surface formed on a part of the bottom surface is placed on the placement surface, and the contact area between the bottom surface of the first substrate and the placement surface is increased. In addition, since the flexible substrate is heated and pressurized and connected to the first substrate in a state where the flexible substrate is disposed above the rough surface, the bottom surface of the first substrate is connected to the mounting surface. There is an effect that the amount of heat dissipation is small and the flexible substrate can be fixed to the first substrate in a short time.
In addition, since the amount of heat dissipated is small, the temperature applied to the flexible substrate can be made lower than that of the conventional one, so that thermal destruction can be reduced and reliability is not lowered. There is an effect.
Furthermore, since the first substrate is not heated when the flexible substrate is connected to the first substrate, there is an effect that the warp of the first substrate does not occur.
In addition, according to the present invention, since the anisotropic conductive film that requires heating and pressurization is used to fix the flexible substrate and the first substrate, the flexible substrate and the first substrate Is not only physically fixed, but also provides electrical continuity between the flexible substrate and the first substrate, which is extremely suitable for efficiently producing a small and robust mounting structure. There is an effect that there is.
[Brief description of the drawings]
FIG. 1 is a perspective view schematically showing only a configuration of a main part of a manufacturing apparatus used in a method for manufacturing a mounting structure according to an embodiment of a reference example.
2 is a cross-sectional view taken along line AA in FIG. 1, wherein (a) is a view showing a state in which a guide plate 3 is fitted in a recess 4, and (b) is a guide plate. FIG. 3 is a view showing a state where 3 is removed from the recess 4.
FIG. 3 is an exploded perspective view showing a mounting structure according to a first reference embodiment.
4 is a cross-sectional view taken along the line BB in FIG. 3 in a state where the semiconductor chip 12 is mounted on the wiring substrate 11 using the anisotropic conductive film 16. FIG.
FIG. 5 is a flowchart showing an example of a method of manufacturing a mounting structure according to one reference embodiment.
6 is a cross-sectional view showing a state in which the wiring substrate 11 is placed on the mounting table 1 after step S1 in FIG. 5 is completed.
7 is a cross-sectional view showing a state where the anisotropic conductive film 16 is disposed on the wiring substrate 11 after step S2 in FIG. 5 is completed.
8 is a cross-sectional view showing a state where the anisotropic conductive film 16 is sandwiched between the semiconductor chip 12 and the wiring board 11 after step S3 in FIG. 5 is completed.
9 is a cross-sectional view showing a state in which the semiconductor chip 12 is connected to the wiring board 11 using the head 2 after step S4 in FIG.
FIG. 10 is an exploded perspective view showing the mounting structure according to the first embodiment of the present invention.
11 is a cross-sectional view showing a state in which the mounting substrate 28 and the liquid crystal panel 21 are connected by the anisotropic conductive film 27. FIG.
FIG. 12 is a cross-sectional view for explaining a manufacturing process for the mounting structure according to the first embodiment of the present invention;
FIG. 13 is a perspective view showing an appearance of the mounting structure according to the first embodiment of the present invention.
FIG. 14 is a perspective view showing an appearance of a mounting structure according to a second reference embodiment.
FIG. 15 is a cross-sectional view for explaining a manufacturing process for the mounting structure according to the second reference embodiment;
FIG. 16 is a perspective view showing a schematic configuration of a mounting structure according to a third reference embodiment.
FIG. 17 is a cross-sectional view showing a main part of a mounting structure manufacturing apparatus according to another embodiment;
FIG. 18 is an external view showing a notebook computer as an electronic apparatus according to a reference embodiment.
FIG. 19 is a perspective view showing a mobile phone as another electronic apparatus.
[Explanation of symbols]
10, 20, 30, 40 ... mounting structure
11 …… Wiring board (first board)
12, 35, 41, 51 ... Semiconductor chip
16, 27, 37 ... Anisotropic conductive film
23a …… Substrate (first substrate)
28 …… Mounting board (second board)
31b ... Substrate (first substrate)
42 …… Circuit board (first board)
50 …… Substrate (first substrate)
55, 56 …… Groove

Claims (5)

第1基板と、当該第1基板に実装された第2基板を有する実装構造体において、
前記第1基板には、前記第2基板である可撓性基板が実装されている面の裏面であって、少なくとも前記可撓性基板の実装位置に対応する位置に粗面が形成されていることを特徴とする実装構造体。
In a mounting structure having a first substrate and a second substrate mounted on the first substrate,
A rough surface is formed on the first substrate on the back surface of the surface on which the flexible substrate, which is the second substrate, is mounted, at least in a position corresponding to the mounting position of the flexible substrate. A mounting structure characterized by that.
前記粗面の面荒さは、0.1μmから5μmの範囲であることを特徴とする請求項1記載の実装構造体。  The mounting structure according to claim 1, wherein the rough surface has a surface roughness in a range of 0.1 μm to 5 μm. 前記粗面は、物理的な研磨又は化学的なエッチングにより形成されていることを特徴とする請求項1又は請求項2記載の実装構造体。  The mounting structure according to claim 1, wherein the rough surface is formed by physical polishing or chemical etching. 前記第1基板は、可撓性基板、又は、ガラス基板、セラミックス基板、若しくはシリコン基板であることを特徴とする請求項1から請求項3の何れか一項に記載の実装構造体。  The mounting structure according to any one of claims 1 to 3, wherein the first substrate is a flexible substrate, a glass substrate, a ceramic substrate, or a silicon substrate. 前記ガラス基板は、硼珪酸ガラス、石英ガラス、又はソーダガラスであることを特徴とする請求項4記載の実装構造体。  The mounting structure according to claim 4, wherein the glass substrate is borosilicate glass, quartz glass, or soda glass.
JP2002050456A 2002-02-26 2002-02-26 Mounting structure Expired - Fee Related JP3823845B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002050456A JP3823845B2 (en) 2002-02-26 2002-02-26 Mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002050456A JP3823845B2 (en) 2002-02-26 2002-02-26 Mounting structure

Publications (2)

Publication Number Publication Date
JP2003249529A JP2003249529A (en) 2003-09-05
JP3823845B2 true JP3823845B2 (en) 2006-09-20

Family

ID=28662701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002050456A Expired - Fee Related JP3823845B2 (en) 2002-02-26 2002-02-26 Mounting structure

Country Status (1)

Country Link
JP (1) JP3823845B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4695406B2 (en) * 2005-02-10 2011-06-08 パナソニック株式会社 Component mounting apparatus and component mounting method
JP5029026B2 (en) * 2007-01-18 2012-09-19 富士通株式会社 Manufacturing method of electronic device
JP5314269B2 (en) * 2007-11-27 2013-10-16 パナソニック株式会社 Mounting method and die bonding apparatus

Also Published As

Publication number Publication date
JP2003249529A (en) 2003-09-05

Similar Documents

Publication Publication Date Title
CN109426040B (en) Electronic equipment
US7903067B2 (en) Driver chip and display apparatus having the same
EP0794451B1 (en) Liquid crystal device, method of manufacturing the same and electronic apparatus
CN100349044C (en) Display device and manufacturing method of the same
JP3284262B2 (en) Liquid crystal display device and electronic device using the same
CN107464503B (en) Display substrate, preparation method thereof and display device
JP2003332386A (en) Integrated circuit chip, electronic device, method of manufacturing the same, and electronic device
JP2003273476A (en) Mounting structure and manufacturing method thereof, electro-optical device, and electronic apparatus
US11605695B2 (en) Display device and method for manufacturing the same
US20030227593A1 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
JP3791431B2 (en) Mounting structure manufacturing equipment
JP3823845B2 (en) Mounting structure
US6775149B1 (en) Multichip mounted structure, electro-optical apparatus, and electronic apparatus
JP2009069705A (en) Manufacturing method of liquid crystal display device
JP2004087940A (en) Electronic component mounting board, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP3729113B2 (en) Electronics
CN115226294A (en) display device
JP4055151B2 (en) Mounting structure manufacturing apparatus and manufacturing method
CN113539882A (en) Binding device
JP2003140564A (en) Semiconductor element, method of manufacturing electro-optical device, electro-optical device, and electronic apparatus
TWI288267B (en) Liquid crystal display panel and method of fabricating the circuit substrate of the liquid crystal display panel
JP2004186472A (en) Mounting structure and manufacturing method thereof, electro-optical device, and electronic apparatus
JP2002244146A (en) Method for internal connection of flat panel display provided with opaque substrate, and device formed by the method
KR102704222B1 (en) Film packages and method of manufacturing a package module including the same
JP3617495B2 (en) Semiconductor element connection structure, liquid crystal display device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees