[go: up one dir, main page]

JP3818546B2 - 電流モード・アナログ信号マルチプレクサ - Google Patents

電流モード・アナログ信号マルチプレクサ Download PDF

Info

Publication number
JP3818546B2
JP3818546B2 JP52473198A JP52473198A JP3818546B2 JP 3818546 B2 JP3818546 B2 JP 3818546B2 JP 52473198 A JP52473198 A JP 52473198A JP 52473198 A JP52473198 A JP 52473198A JP 3818546 B2 JP3818546 B2 JP 3818546B2
Authority
JP
Japan
Prior art keywords
current
output
magnitude
amplifier
output current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52473198A
Other languages
English (en)
Other versions
JP2000504537A (ja
Inventor
アレン、マックス・ジェイ
コルベス、リチャード・イー
マリンソン、マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Medical Systems Technologies Inc
Original Assignee
Varian Medical Systems Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Medical Systems Technologies Inc filed Critical Varian Medical Systems Technologies Inc
Publication of JP2000504537A publication Critical patent/JP2000504537A/ja
Application granted granted Critical
Publication of JP3818546B2 publication Critical patent/JP3818546B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H03K17/6264Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04113Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches

Landscapes

  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Description

技術分野
本発明は、信号マルチプレクサに関するものであり、とりわけ、選択された入力信号電流がバッファされ、出力に対する方向付けすなわち繰向が施される、電流モードで動作する信号マルチプレクサに関するものである。
背景技術
従来のアナログ信号マルチプレクサの場合、いくつかのアナログ信号スイッチが、選択された入力信号をバッファし、マルチプレクサの後続段に対して結果生じるバッファ信号の信号ドライバとして機能する、電圧バッファに接続されている。こうしたマルチプレクサは、一般に、純粋に電圧モードで動作する、すなわち、入力信号、内部信号、及び、出力信号が、全て、その電圧レベルに従って処理される。
こうしたマルチプレクサは、高多重化速度で動作することが可能であるが、マルチプレクサが単一チップに集積化される場合、こうした電圧モード動作にはいくつかの欠点がある。例えば、集積形態で実施される場合、マルチプレクサの出力バッファは、チップから、例えば、オフ・チップ・アナログ・デジタル変換器に電圧信号を送り出さなければならない場合が多い。しかし、出力電圧バッファのパワー特性が一般に小さいため、出力信号を送り出す出力ピンには、容量性負荷が与えられる(例えば、こうしたピンに接続された集積回路及び負荷回路の実装及び相互接続特性のため、チップからこうしたかなりの容量性負荷に電圧を送り込むには、かなりの出力電流を必要とする)。さらに、こうしたかなりの量の電流を駆動できるようにするには、回路の実施にはかなりの大面積が必要になり、この結果、チップ面積が別様に所望される場合に比べて大きくなる
さらに、マルチプレクサ内の出力電圧バッファ及び電圧ドライバに要求される比較的大きい出力電圧の揺れにより、結果としてオン・チップ電源電流の変化が大きくなる。さらに、これによって、チップの相互接続のインダクタンス、及び、こうした相互接続を介して供給される電流の大きい変化にために、電源の「跳ね返り」を生じることになる。
従って、本発明の目的は、大出力駆動電流を必要とせず、従って、導入される電源ノイズの量、及び、こうしたマルチプレクサの実施に必要な回路面積が最小限に留まる、アナログ信号マルチプレクサを提供することにある。
発明の要旨
本発明による電流モード・アナログ信号マルチプレクサは、純粋に電流モードで動作し、入力信号電流は、選択的に、バッファされ、定電圧電位に維持された出力ノードに対する方向付けすなわち繰向が施される。こうしたマルチプレクサによって導入される電源ノイズは、ほぼ一定した電源電流を取り出し、出力の電圧レベルをほぼ一定の電位に維持することによって最小限に抑えられる。
本発明の実施態様の1つによる、選択された入力信号の大きさに関連して大きさが変化する出力電流信号の繰向を行うための電流モード・アナログ信号マルチプレクサには、複数の入力信号増幅器、基準増幅器、及び、出力電流増幅器が含まれている。複数の入力信号増幅器は、複数の多重制御信号及び複数の入力信号を受信し、多重制御信号の1つに対応する入力信号の選択された1つに従って、第1の電源電流の第1の部分及び第1の出力電流の第1の部分を受信し、伝導するように構成されている。第1の電源電流の第1の部分及び第1の出力電流の第1の部分は、それぞれ、大きさが、入力信号の選択された1つの大きさにそれぞれ関連して変化する。基準増幅器は、基準電圧及び制御電圧を受信し、それに従って、第2の電源電流の第1の部分及び第2の出力電流の第1の部分を受信し、伝導するように構成されている。第2の電源電流の第1の部分及び第2の出力電流の第1の部分は、それぞれ、大きさが、基準電圧の大きさにそれぞれ関連して変化する。出力電流増幅器は、入力信号増幅器と基準増幅器の間に結合されており、第1の電源電流の第2の部分を受信し、伝導して、その第1の部分及び第2の部分を含む第1の出力電流を生じ、第2の電源電流の第2の部分を受信し、伝導して、その第1の部分及び第2の部分を含む第2の出力電流を生じ、第3の出力電流を伝導するように構成されている。第1と第2の電源電流の第2の部分、第1と第2の出力電流の第2の部分、及び、第3の出力電流は、それぞれ、大きさが、複数の入力信号の選択された1つの大きさにそれぞれ関連して変化する。
本発明のもう1つの実施態様による、大きさが選択された入力信号の大きさに関連して変化する出力電流信号の繰向を行うための電流モード・アナログ信号マルチプレクサには、入力多重化差動増幅器、出力差動電流増幅器、及び、抵抗回路が含まれている。入力多重化差動増幅器には、複数の多重制御信号を受信するように構成された複数の多重制御端子と、多重制御信号に対応する複数の入力信号を受信するように構成された複数の非反転入力端子と、第1の出力電流の第1の部分を受信するように構成された複数の反転入力端子と、反転入力端子のそれぞれに接続されて、その第1の部分と第2の部分を含む第1の出力電流を生じるように構成された出力端子が含まれている。第1の出力電流の第1の部分の大きさは、多重制御信号の1つに対応する入力信号の選択された1つの大きさに関連して変化する。出力差動電流増幅器には、制御電圧を受信するように構成された制御端子と、基準電圧を受信するように構成された非反転入力端子と、第2の出力電流の第1の部分を受信するように構成された反転入力端子と、反転入力端子に接続されて、その第1の部分及び第2の部分を含む第2の出力電流を生じるように構成された第1の出力端子と、第3の出力電流を伝導するように構成された第2の出力端子が含まれている。第2の出力電流の第1の部分の大きさは、基準電圧の大きさに関連して変化し、第1と第2の出力電流の第2の部分及び第3の出力電流は、それぞれ、大きさが、入力信号の選択された1つの大きさにそれぞれ関連して変化する。抵抗回路は、入力多重化差動増幅器と出力差動電流増幅器の間に結合されて、第1と第2の出力電流の第2の部分を伝導するように構成されている。
本発明の以上の及びその他の特徴及び利点については、本発明の下記の詳細な説明及び添付の図面を検討することによって明らかになるであろう。
【図面の簡単な説明】
図には、本発明の実施態様の1つによる電流モード・アナログ信号マルチプレクサの概略図が示されている。
発明の詳細な説明
本発明の実施態様の1つによる電流モード・アナログ信号マルチプレクサ10には、入力信号11.1〜11.nを受信し、対応する多重制御信号15.1〜15.nに従って多重化するための複数の多重化差動電流増幅器が含まれている。入力増幅器のそれぞれには、対向構成すなわち差動構成をなすように接続されたNPNバイポーラ接合トランジスタ12.i、14.iと、図示のようにそれぞれのエミッタ端子及びドレイン端子が相互接続された、Nタイプ金属酸化物半導体電界効果トランジスタ(N−MOSFET)16.iが含まれている。MOSFET16.iは、入力増幅器を使用可能または使用禁止にする多重制御信号15.iを受信する。入力増幅器が使用可能になると、NPNトランジスタ12.i、14.iによって、対応する入力信号11.iが受信され、増幅される(さらに詳細に後述する)。
入力増幅器のそれぞれと同様のもう1つの増幅器は、基準増幅器として用いられ、やはり、対向構成をなすように接続された1対のNPNトランジスタ12.0、14.0と、図示のようにそれぞれのエミッタ端子及びドレイン端子が相互接続された、N−MOSFET16.0を含んでいる。第1のNPNトランジスタ12.0のベースには、第1の基準電圧11.0によるバイアスがかけられ、一方、N−MOSFET16.0のゲートには、第2の基準電圧15.0によるバイアスがかけられる。
対向構成をなすように接続された2つのNPNトランジスタ18、20を含んでおり、抵抗器R1がそれらのエミッタ端子間に挿入されている、出力増幅器が、図示のように、組をなす入力増幅器と基準増幅器の間に接続されている。第1のNPNトランジスタ18のベース及びエミッタ端子は、それぞれ、入力増幅器における第2のNPNトランジスタ14.iのコレクタ及びベース端子の全てに接続されている。同様に、第2のNPNトランジスタ20のベース及びエミッタ端子は、それぞれ、図示のように、基準増幅器の第2のNPNトランジスタ14.0のコレクタ及びベース端子に接続されている。
ノード22は、大きさI1のDC電流を供給する電流源30によって駆動される。同様に、ノード24は、大きさI2のDC電流を供給する電流源32によって駆動される。ノード26及び28は、大きさI3及びI4のDC電流を送り込む電流源34、36に接続されている。(DCI3及びI4は、等しい大きさであることが望ましいが、必要に応じて(例えば、オフ・チップ・ノード26/28を駆動する必要のため)、ノード26及び28を駆動するか、または、ノード26及び28によって駆動される対応する要素に、必要とされる適正なスケーリングを施して、一方の電流が他方より大きくなるようにすることも可能である。)
出力増幅器の出力ノード38は、その非反転入力が正電源電位VDDに接続された、演算増幅器40の反転入力に接続されている。演算増幅器40は、フィードバック抵抗器R2がその出力端子と反転入力端子の間に接続された、反転増幅器として構成されている。従って、出力増幅器の出力ノード38の電圧電位は、正の電源電位VDDにほぼ等しい電位に維持される。
この電流モード・アナログ信号マルチプレクサ10の動作については、下記のように説明することが可能である。入力信号11.iの1つが出力に対して多重化するように選択されると、その対応する多重制御信号15.iがロジックハイにセットされ、その結果、対応するMOSFET16.iがオンになる。これにより、対応するNPNトランジスタ12.i、14.iは、選択された到来入力信号11.iを増幅することが可能になる。
周知の差動増幅器の特性によれば、選択された入力信号電流の増大及び減少につれて、入力トランジスタ12.iのエミッタ電流が、それぞれ、増大し、減少する。従って、出力トランジスタ14.iのエミッタ、ベース、及び、コレクタ電流は、全て、それぞれ、増減する。残りの多重制御信号は、ロジックローにセットされ、その結果、残りのMOSFETがオフになり、残りの入力増幅器の残りのNPNトランジスタ対が使用禁止になる。
使用可能になった入力増幅器の出力トランジスタ14.iのコレクタ電流が、減少し、増大するにつれて、出力増幅器の入力トランジスタ18のベースを駆動するために利用可能な、電流源30からの電流I1が、それぞれ、増大し、減少する。同様に、使用可能になった入力増幅器の出力トランジスタ14.iのベース電流が、減少し、増大するにつれて、抵抗器R1を介した伝導に利用可能な、出力増幅器の入力トランジスタ18からのエミッタ電流が、それぞれ、増大し、減少する(電流源34によって送り込まれる電流I3の大きさが固定されているため)。
一方、基準増幅器によって、出力増幅器の出力トランジスタ20が同様のやり方で駆動される。第2の基準電圧15.0が、論理高にセットされ(例えば、正の電源電位VDDに結合され)、その結果、N−MOSFET16.0がオンになり、NPNトランジスタ12.0、14.0による伝導が可能になる。第1の基準電圧11.0によって、ベース電流が、従って、入力トランジスタ12.0のためのエミッタ電流が確定する。この結果、周知の差動増幅器の特性により、さらに、出力トランジスタ14.0のための対応するベース、エミッタ、及び、コレクタ電流が確定する。こうして、出力トランジスタ14.0のコレクタ電流(電流源32によって供給される)が確定すると、これによって、出力増幅器の出力トランジスタ20を駆動するベース電流(やはり、電流源32によって供給される)も確定する。従って、トランジスタ14.0及び20のベース電流が確定すると、出力増幅器の出力トランジスタ20に関するエミッタ電流も確定する。
従って、以上に基づいて明らかになるように、抵抗器R1を介した電流の伝導は、選択された入力信号11.iの変化に応じて確定する。選択された入力信号I1.iが増大し、減少するにつれて、抵抗器R1を介してノード26からノード28に伝導される電流が、それぞれ、増大し、減少する。従って、出力増幅器の出力トランジスタ20のコレクタ電流が、それぞれ、減少し、増大する。この変化するコレクタ電流は、トランスインピーダンス増幅器の働きをする演算増幅器40によって、変化する出力電圧41に変換される。
以上から明らかなように、本発明による電流モード・アナログ信号マルチプレクサには、いくつかの利点がある。実際の入力信号電流の方向付け、すなわち、繰向により、マルチプレクサによって導入される電源ノイズが大幅に減少する。さらに、電流モードの動作のため、出力キャパシタンスの充電または放電を必要としないので(電圧モードとは対照的に)、出力ノードにおける電圧が信号振幅に応じた変化を生じないという事実により、高速度の信号多重化を極めて正確に実施することが可能になる。
当該技術者には、本発明の範囲及び精神を逸脱することなく、本発明の構造及びその動作方法に加えられる他のさまざまな修正及び変更が明らかになるであろう。本発明の解説は、特定の望ましい実施態様に関連して行ってきたが、もちろん、請求されている本発明を不当にこうした特定の実施態様に制限してはならない。後述する請求項は、本発明の範囲を定義し、それによって、これらの請求項の範囲内の構造及び方法と、その同等物が保護されることを意図したものである。

Claims (21)

  1. 大きさが選択された入力信号の大きさに関連して変化する出力電流信号の繰向を行うための電流モード・アナログ信号マルチプレクサを含む装置であって、
    前記電流モード・アナログ信号マルチプレクサが、
    複数の多重制御信号及び複数の入力信号を受信し、前記複数の多重制御信号の1つに対応する前記複数の入力信号の選択された1つに従って、第1の電源電流の第1の部分及び第1の出力電流の第1の部分を受信し、伝導するように構成される複数の入力信号増幅器であって、前記第1の電源電流の前記第1の部分及び前記第1の出力電流の前記第1の部分が、それぞれ、大きさが、前記複数の入力信号の前記選択された1つの大きさにそれぞれ関連して変化する、ところの複数の入力信号増幅器と、
    基準電圧及び制御電圧を受信し、それに従って、第2の電源電流の第1の部分及び第2の出力電流の第1の部分を受信し、伝導するように構成される基準増幅器であって、前記第2の電源電流の前記第1の部分及び前記第2の出力電流の前記第1の部分が、それぞれ、大きさが、前記基準電圧の大きさにそれぞれ関連して変化する、ところの基準増幅器と、
    前記複数の入力信号増幅器と前記基準増幅器の間に結合されていて、前記第1の電源電流の第2の部分を受信し、伝導して、その前記第1の部分及び第2の部分を含む前記第1の出力電流を生じ、前記第2の電源電流の第2の部分を受信し、伝導して、その前記第1の部分及び第2の部分を含む前記第2の出力電流を生じ、第3の出力電流を伝導するように構成される出力電流増幅器であって、前記第1と第2の電源電流の前記第2の部分、前記第1と第2の出力電流の前記第2の部分、及び、前記第3の出力電流が、それぞれ、大きさが、前記複数の入力信号の前記選択された1つの前記大きさにそれぞれ関連して変化する、ところの出力電流増幅器と、
    を含む装置。
  2. 前記複数の入力信号増幅器のそれぞれが、
    対向構成をなすように結合され、前記複数の入力信号の前記選択された1つを受信し、前記複数の多重制御信号の前記対応する1つに従って、大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する第1の増幅電流を伝導し、大きさが前記第1の電源電流の前記第1の部分の大きさ及び前記第1の出力電流の前記第1の部分の大きさに関連して変化する第2の増幅電流を伝導するように構成された、複数のバイポーラ接合トランジスタと、
    前記複数のバイポーラ接合トランジスタに結合されて、前記複数の多重制御信号の前記対応する1つを受信し、それに従って、前記第1と第2の増幅電流を伝導するように構成されている金属酸化物半導体電界効果トランジスタと、
    を含む、ところの請求項1に記載の装置。
  3. 前記基準増幅器が、
    前記基準増幅器に、対向構成をなすように結合されて、前記基準電圧を受信し、前記制御電圧に従って、大きさが前記基準電圧の前記大きさに関連して変化する第1の増幅電流を伝導し、大きさが前記第2の電源電流の前記第1の部分の大きさ及び前記第2の出力電流の前記第1の部分の大きさに関連して変化する第2の増幅電流を伝導するように構成された、複数のバイポーラ接合トランジスタと、
    前記複数のバイポーラ接合トランジスタに結合されて、前記制御電圧を受信し、それに従って、前記第1と第2の増幅電流を伝導するように構成されている金属酸化物半導体電界効果トランジスタと、
    を含む、ところの請求項1に記載の装置。
  4. 前記出力電流増幅器が、
    対向構成をなすように結合された第1と第2の増幅器分岐部分を含み、前記第1の増幅器分岐部分が前記第1の電源電流の前記第2の部分を伝導して、その前記第1と第2の部分を含む前記第1の出力電流を生じるように構成される作動増幅器であって、前記第2の増幅器分岐部分が前記第2の電源電流の前記第2の部分を伝導して、その前記第1と第2の部分を含む前記第2の出力電流を生じるように構成されている、ところの差動増幅器と、
    前記第1と第2の増幅器分岐部分間に結合されて、前記第1と第2の出力電流の前記第2の部分を伝導するように構成された抵抗回路と、
    を含む、ところの請求項1に記載の装置。
  5. 前記第1と第2の出力電流が、それぞれ、さらにその第3の部分を含み、前記出力電流増幅器が、さらに、前記第1と第2の増幅器分岐部分に結合されて、それぞれ、前記第1と第2の出力電流の前記第3の部分を生じるように構成された第1と第2の電流源を含む、ところの請求項4に記載の装置。
  6. さらに、前記出力電流増幅器に結合されて、前記第3の出力電流を伝導し、それに従って、大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する出力電圧を生じるように構成されたトランスインピーダンス増幅器を含む、ところの請求項1に記載の装置。
  7. さらに、前記複数の入力信号増幅器、前記基準増幅器、及び、前記出力電流増幅器に結合されて、それぞれ、前記第1と第2の電源電流を生じるように構成された第1と第2の電流源を含む、ところの請求項1に記載の装置。
  8. 大きさが選択された入力信号の大きさに関連して変化する出力電流信号の繰向を行うための電流モード・アナログ信号マルチプレクサを含む装置であって、
    前記電流モード・アナログ信号マルチプレクサが、
    複数の多重制御信号を受信するように構成された複数の多重制御端子と、前記複数の多重制御信号に対応する複数の入力信号を受信するように構成された複数の非反転入力端子と、第1の出力電流の第1の部分を受信するように構成された複数の反転入力端子と、前記複数の反転入力端子のそれぞれに接続されて、その前記第1の部分と第2の部分を含む前記第1の出力電流を生じるように構成された出力端子を含む入力多重化差動増幅器であって、前記第1の出力電流の前記第1の部分の大きさが、前記複数の多重制御信号の1つに対応する前記複数の入力信号の選択された1つの大きさに関連して変化する、ところの入力多重化差動増幅器と、
    制御電圧を受信するように構成された制御端子と、基準電圧を受信するように構成された非反転入力端子と、前記第2の出力電流の第1の部分を受信するように構成された反転入力端子と、前記反転入力端子に接続されて、その前記第1の部分及び第2の部分を含む前記第2の出力電流を生じるように構成された第1の出力端子と、第3の出力電流を伝導するように構成された前記第2の出力端子を含む出力差動電流増幅器であって、前記第2の出力電流の前記第1の部分の大きさが、前記基準電圧の大きさに関連して変化し、前記第1と第2の出力電流の前記第2の部分及び前記第3の出力電流が、それぞれ、大きさが前記複数の入力信号の前記選択された1つの前記大きさにそれぞれ関連して変化する、ところの出力差動電流増幅器と、
    前記入力多重化差動増幅器と前記出力差動電流増幅器の間に結合されて、前記第1と第2の出力電流の前記第2の部分を伝導するように構成された抵抗回路と、
    を含む、ところの装置。
  9. 前記入力多重化差動増幅器が、
    前記複数の多重制御端子、前記複数の非反転入力端子、前記複数の反転入力端子、及び、大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する電源電流の第1の部分を受信するように構成された複数の入力電源電流端子を含む複数の入力信号増幅器と、
    前記出力端子、及び、大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する前記電源電流の第2の部分を受信するように構成された出力電源電流端子を備えた出力信号電流増幅器を含む、
    ところの請求項8に記載の装置。
  10. 前記複数の入力信号増幅器が、
    対向構成をなすように結合され、前記複数の入力信号の前記選択された1つを受信し、前記複数の多重制御信号の前記対応する1つに従って、大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する第1の増幅電流を伝導し、大きさが前記第1の電源電流の前記第1の部分の大きさ及び前記第1の出力電流の前記第1の部分の大きさに関連して変化する第2の増幅電流を伝導するように構成された、複数のバイポーラ接合トランジスタと、
    前記複数のバイポーラ接合トランジスタに接合されて、前記複数の多重制御信号の前記対応する1つを受信し、それに従って、前記第1と第2の増幅電流を伝導するように構成されている金属酸化物半導体電界効果トランジスタと、
    を含む、ところの請求項9に記載の装置。
  11. 前記出力差動電流増幅器が、
    前記制御端子、前記非反転入力端子、前記反転入力端子、及び、大きさが前記基準電圧の前記大きさに関連して変化する電源電流の第1の部分を受信するように構成された入力電源電流端子を含む基準増幅器と、
    前記第1と第2の出力端子、及び、大きさが前記基準電圧の前記大きさに関連して変化する前記電源電流の第2の部分を受信するように構成された出力電源電流端子を含む出力信号電流増幅器とを含む、
    ところの請求項8に記載の装置。
  12. 前記基準増幅器が、
    対向構成をなすように結合されて、前記基準電圧を受信し、前記制御電圧に従って、大きさが前記基準電圧の前記大きさに関連して変化する第1の増幅電流を伝導し、大きさが前記電源電流の前記第1の部分の大きさ及び前記第2の出力電流の前記第1の部分の大きさに関連して変化する第2の増幅電流を伝導するように構成された、複数のバイポーラ接合トランジスタと、
    前記複数のバイポーラ接合トランジスタに結合されて、前記制御電圧を受信し、それに従って、前記第1と第2の増幅電流を伝導するように構成されている金属酸化物半導体電界効果トランジスタと、
    を含む、ところの請求項11に記載の装置。
  13. さらに、前記出力差動電流増幅器に結合されて、前記第3の出力電流を伝導し、それに従って、大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する出力電圧を生じるように構成されたトランスインピーダンス増幅器を含む、ところの請求項8に記載の装置。
  14. 前記第1と第2の出力電流に、それぞれ、さらに第3の部分を含み、前記電流モード・アナログ信号マルチプレクサが、さらに、それぞれ、前記入力多重化差動増幅器、及び、前記出力差動電流増幅器に結合されて、前記第1と第2の電源電流の前記第3の部分を生じるように構成された第1と第2の電流源を含む、
    ところの請求項8に記載の装置。
  15. 大きさが選択された入力信号の大きさに関連して変化する出力電流信号の繰向を行う方法であって、
    複数の多重制御信号及び複数の入力信号を受信し、前記複数の多重制御信号の1つに対応する前記複数の入力信号の選択された1つに従って、第1の電源電流の第1の部分及び第1の出力電流の第1の部分を受信し、伝導する工程であって、前記第1の電源電流の前記第1の部分及び前記第1の出力電流の前記第1の部分が、それぞれ、大きさが前記複数の入力信号の前記選択された1つの大きさにそれぞれ関連して変化する、ところの工程と、
    基準電圧及び制御電圧を受信し、それに従って、第2の電源電流の第1の部分及び第2の出力電流の第1の部分を受信し、伝導する工程であって、前記第2の電源電流の前記第1の部分及び前記第2の出力電流の前記第1の部分が、それぞれ、大きさが、前記基準電圧の大きさにそれぞれ関連して変化する、ところの工程と、
    前記第1の電源電流の第2の部分を受信して、伝導し、それに従って、その前記第1の部分及び第2の部分を含む前記第1の出力電流を発生する工程であって、前記第1の電源電流の第2の部分及び前記第1の出力電流の前記第2の部分が、それぞれ、大きさが、前記複数の入力信号の前記選択された1つの前記大きさにそれぞれ関連して変化する、ところの工程と、
    前記第2の電源電流の第2の部分を受信して、伝導し、それに従って、その前記第1の部分及び第2の部分を含む前記第2の出力電流を発生する工程であって、前記第2の電源電流の前記第2の部分及び前記第2の出力電流の前記第2の部分が、それぞれ、大きさが、前記複数の入力信号の前記選択された1つの前記大きさにそれぞれ関連して変化する、ところの工程と、
    前記第1と第2の出力電流に従って、第3の出力電流を伝導する工程であって、前記第3の出力電流が、大きさが前記複数の入力信号の前記選択された1つの前記大きさにそれぞれ関連して変化する、ところの工程と、
    を含む、ところの方法。
  16. 複数の多重制御信号及び複数の入力信号を受信し、前記複数の多重制御信号の1つに対応する前記複数の入力信号の選択された1つに従って、第1の電源電流の第1の部分及び第1の出力電流の第1の部分を受信し、伝導する前記工程が、
    前記複数の入力信号の前記選択された1つを受信し、前記複数の多重制御信号の前記対応する1つに従って、大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する第1の増幅電流を伝導し、大きさが前記第1の電源電流の前記第1の部分の大きさ及び前記第1の出力電流の前記第1の部分の大きさに関連して変化する第2の増幅電流を伝導する工程と、
    前記複数の多重制御信号の前記対応する1つを受信し、それに従って、前記第1と第2の増幅電流を伝導する工程と、
    を含む、ところの請求項15に記載の方法。
  17. 基準電圧及び制御電圧を受信し、それに従って、第2の電源電流の第1の部分及び第2の出力電流の第1の部分を受信し、伝導する前記工程が、
    前記基準電圧を受信し、前記制御電圧に従って、大きさが前記基準電圧の前記大きさに関連して変化する第1の増幅電流を伝導し、大きさが前記第2の電源電流の前記第1の部分の大きさ及び前記第2の出力電流の前記第1の部分の大きさに関連して変化する第2の増幅電流を伝導する工程と、
    前記制御電圧を受信し、それに従って、前記第1と第2の増幅電流を伝導する工程と、
    を含む、ところの請求項15に記載の方法。
  18. 前記第1と第2の出力電流に従って、第3の出力電流を伝導する前記工程が、前記第1と第2の出力電流に従って前記第3の出力電流を伝導し、前記第1の出力電流の大きさが減少するにつれて、前記第3の出力電流の大きさが増大するようにする工程を含む
    ところの請求項15に記載の方法。
  19. さらに、前記第3の出力電流を伝導し、それに従って、大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する出力電圧を発生する工程を含む、ところの請求項15に記載の方法。
  20. 大きさが選択された入力信号の大きさに関連して変化する出力電流信号の繰向を行う方法であって、
    入力多重化差動増幅器の複数の多重制御端子を介して、複数の多重制御信号を受信する工程と、
    前記入力多重化差動増幅器の複数の非反転入力端子を介して、前記複数の多重制御信号に対応する複数の入力信号を受信する工程と、
    前記入力多重化差動増幅器の複数の反転入力端子を介して、第1の出力電流の第1の部分を受信する工程と、
    前記入力多重化差動増幅器の前記複数の反転入力端子のそれぞれに接続された出力端子を介して、その前記第1の部分と第2の部分を含む前記第1の出力電流を出力する工程であって、前記第1の出力電流の前記第1の部分は、大きさが前記複数の多重制御信号の1つに対応する前記複数の入力信号の選択された1つの大きさに関連して変化する、ところの工程と、
    出力差動電流増幅器の制御端子を介して制御電圧を受信する工程と、
    前記出力差動電流増幅器の非反転入力端子を介して基準電圧を受信する工程と、
    前記出力差動電流増幅器の反転入力端子を介して、第2の出力電流の第1の部分を受信する工程であって、前記第2の出力電流の前記第1の部分は、大きさが前記基準電圧の大きさに関連して変化する、ところの工程と、
    前記出力差動電流増幅器の前記反転入力端子に接続された第1の出力端子を介して、その前記第1の部分と第2の部分を含む前記第2の出力電流を出力する工程であって、前記第1と第2の出力電流の前記第2の部分は、それぞれ、大きさが前記複数の入力信号の前記選択された1つの前記大きさにそれぞれ関連して変化する、ところの工程と、
    前記出力差動電流増幅器の第2の出力端子を介して第3の出力電流を伝導する工程であって、前記第3の出力電流は、大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する、ところの工程と、
    前記入力多重化差動増幅器と前記出力差動電流増幅器の間に結合された抵抗回路を介して、前記第1及び第2の出力電流の前記第2の部分を伝導する工程と、
    を含む、ところの方法。
  21. さらに、トランスインピーダンス増幅器を用いて、前記第3の出力電流を、その大きさが前記複数の入力信号の前記選択された1つの前記大きさに関連して変化する出力電圧に変換する工程を含む、ところの請求項19に記載の方法。
JP52473198A 1996-11-29 1997-11-19 電流モード・アナログ信号マルチプレクサ Expired - Lifetime JP3818546B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/758,528 1996-11-29
US08/758,528 US5801571A (en) 1996-11-29 1996-11-29 Current mode analog signal multiplexor
PCT/US1997/021165 WO1998024182A1 (en) 1996-11-29 1997-11-19 Current mode analog signal multiplexor

Publications (2)

Publication Number Publication Date
JP2000504537A JP2000504537A (ja) 2000-04-11
JP3818546B2 true JP3818546B2 (ja) 2006-09-06

Family

ID=25052061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52473198A Expired - Lifetime JP3818546B2 (ja) 1996-11-29 1997-11-19 電流モード・アナログ信号マルチプレクサ

Country Status (6)

Country Link
US (1) US5801571A (ja)
EP (1) EP0883930B1 (ja)
JP (1) JP3818546B2 (ja)
CA (1) CA2244718C (ja)
DE (1) DE69732623T2 (ja)
WO (1) WO1998024182A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970115A (en) 1996-11-29 1999-10-19 Varian Medical Systems, Inc. Multiple mode digital X-ray imaging system
US6744912B2 (en) 1996-11-29 2004-06-01 Varian Medical Systems Technologies, Inc. Multiple mode digital X-ray imaging system
US6211721B1 (en) * 1998-12-28 2001-04-03 Applied Micro Circuits Corporation Multiplexer with short propagation delay and low power consumption
US6504419B1 (en) 2001-03-28 2003-01-07 Texas Instruments Incorporated High-speed closed loop switch and method for video and communications signals
US6486808B1 (en) 2001-10-16 2002-11-26 Varian Medical Systems Data signal amplifier with automatically controllable dynamic signal range
US6566912B1 (en) * 2002-04-30 2003-05-20 Applied Micro Circuits Corporation Integrated XOR/multiplexer for high speed phase detection
US6845048B2 (en) * 2002-09-25 2005-01-18 Infineon Technologies Ag System and method for monitoring internal voltages on an integrated circuit
US6720818B1 (en) * 2002-11-08 2004-04-13 Applied Micro Circuits Corporation Method and apparatus for maximizing an amplitude of an output signal of a differential multiplexer
US7095028B2 (en) * 2003-10-15 2006-08-22 Varian Medical Systems Multi-slice flat panel computed tomography
US7589326B2 (en) * 2003-10-15 2009-09-15 Varian Medical Systems Technologies, Inc. Systems and methods for image acquisition
US7221192B1 (en) * 2005-01-13 2007-05-22 Advanced Micro Devices, Inc. Voltage access circuit configured for outputting a selected analog voltage signal for testing external to an integrated circuit
JP2007274428A (ja) * 2006-03-31 2007-10-18 Thine Electronics Inc アナログマルチプレクサ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425613A (en) * 1977-07-29 1979-02-26 Toshiba Corp Analog multiplexer
US4572967A (en) * 1982-09-07 1986-02-25 Tektronix, Inc. Bipolar analog switch
US4667146A (en) * 1986-10-10 1987-05-19 Tektronix, Inc. Voltage-controlled push-pull current source
US5043820A (en) * 1989-03-27 1991-08-27 Hughes Aircraft Company Focal plane array readout employing one capacitive feedback transimpedance amplifier for each column
US5130567A (en) * 1989-05-12 1992-07-14 U.S. Philips Corporation Bipolar transistor arrangement with distortion compensation
JPH0834395B2 (ja) * 1989-10-11 1996-03-29 株式会社東芝 スイッチ付き増幅回路
KR930003343Y1 (ko) * 1991-05-31 1993-06-09 삼성전자 주식회사 멀티 플렉서의 출력 제어장치
US5355035A (en) * 1993-01-08 1994-10-11 Vora Madhukar B High speed BICMOS switches and multiplexers
US5352987A (en) * 1993-07-21 1994-10-04 Elantec, Inc. Analog multiplexer
US5430400A (en) * 1993-08-03 1995-07-04 Schlumberger Technologies Inc. Driver circuits for IC tester
FR2724073A1 (fr) * 1994-08-31 1996-03-01 Sgs Thomson Microelectronics Circuit logique a etages differentiels

Also Published As

Publication number Publication date
CA2244718C (en) 2001-03-27
CA2244718A1 (en) 1998-06-04
DE69732623D1 (en) 2005-04-07
JP2000504537A (ja) 2000-04-11
EP0883930B1 (en) 2005-03-02
AU7412498A (en) 1998-06-22
WO1998024182A1 (en) 1998-06-04
AU721708B2 (en) 2000-07-13
EP0883930A1 (en) 1998-12-16
US5801571A (en) 1998-09-01
DE69732623T2 (de) 2006-04-27

Similar Documents

Publication Publication Date Title
JP3818546B2 (ja) 電流モード・アナログ信号マルチプレクサ
KR900015148A (ko) 반도체장치
KR890000959A (ko) 출력 인터페이스 회로
KR930020859A (ko) 아날로그 디지탈 변환기
JPH02162812A (ja) 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器
US6812743B2 (en) Input buffer of differential amplification type in semiconductor device
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
JP3949443B2 (ja) ディセーブルオプションを有する変換スイッチ回路
US5631580A (en) BICMOS ECL-CMOS level converter
JPH09246885A (ja) 入力回路及びオペアンプ回路並びに半導体集積回路装置
EP1518322B1 (en) Fast cascaded class ab output stage with fet devices
AU721708C (en) Current mode analog signal multiplexor
JPH0318119A (ja) 相補形金属酸化物半導体トランスレータ
EP0289818A2 (en) A non-inverting repeater circuit for use in semiconductor circuit interconnections
JPH09219629A (ja) 演算増幅器
JP4672883B2 (ja) 半導体装置
JP2987971B2 (ja) レベル変換回路
US6967530B2 (en) Circuit and semiconductor device for reducing the generation of shock noise of a power amplifier outputting amplified audio signals
JP2671660B2 (ja) 半導体集積回路装置
JP2546398B2 (ja) レベル変換回路
JP2002185269A (ja) バッファアンプ
KR20000020104A (ko) 저소모 전력용 파워 앰프 회로
JPH09500499A (ja) 電圧をバッファリングするための低差動出力インピーダンス方法および装置
JPH1127135A (ja) 入力回路
JPH09139665A (ja) 入力回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350