JP3811567B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3811567B2 JP3811567B2 JP06081498A JP6081498A JP3811567B2 JP 3811567 B2 JP3811567 B2 JP 3811567B2 JP 06081498 A JP06081498 A JP 06081498A JP 6081498 A JP6081498 A JP 6081498A JP 3811567 B2 JP3811567 B2 JP 3811567B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- main surface
- semiconductor
- semiconductor device
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Laser Beam Processing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
本発明は半導体装置の製造技術に関し、特に半導体チップの裏面が露出した構造を有する半導体装置の製造技術に利用して有効なものである。
【０００２】
【従来の技術】
一般に半導体装置は、半導体チップ保護等を目的とし、その半導体チップの表面を樹脂等により封止するように構成されている。近年、半導体装置は小型化・薄型化が進んできており、半導体チップの裏面（以下、他の主面という）が露出された構造を有するパッケージ、例えばＣＳＰ（Chip Size Package）及びＴＣＰ（Tape Carrier Package）等の製品化がされている。このような半導体チップの他の主面が露出された構造を有する半導体装置の構成については、例えば１９９３年５月３１日、日経ＢＰ社発行の「ＶＬＳＩパッケージング技術」上巻の１３９頁乃至１４１頁に記載されている。その概要としては、電極パッド上にバンプを形成した半導体チップをフィルムキャリア上に形成されたインナーリード接続した後、ポッティングにより半導体チップの回路形成面（以下、一主面という）を樹脂により封止する構成のものである。
【０００３】
また、このような半導体チップの他の主面が露出した構造を有する半導体装置においては、前記半導体装置の前記半導体チップの他の主面へマーク、例えば文字や記号等を形成するマーキング処理の必要性が高くなってきている。このマーキング処理は一般にインクによる捺印によりマークを形成する方式とレーザー加工によりマークを形成するレーザマーク方式とがあり、これらの方式により半導体装置へのマークが形成されている。この半導体装置へのマーキング技術としては、例えば１９９３年５月３１日、日経ＢＰ社発行の「ＶＬＳＩパッケージング技術」下巻の５０頁乃至５１頁に記載されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述したような前記半導体チップの他の主面が露出された構造を有する半導体装置においては、前記半導体チップの他の主面が露出しているため、前記半導体装置の機械的強度が弱く、前記半導体チップの搬送等により前記半導体チップに機械的ストレスが加わると、前記半導体チップのカケ及びクラック等が発生し易くなるという問題がある。
【０００５】
また、上述した半導体チップの他の主面が露出された前記半導体装置へマークを形成する際においても、前記半導体チップの他の主面にマークが形成されるために、前記インクの捺印によるマークの形成方式或いは前記レーザー加工によるマークの形成するレーザマーク方式を用いた場合でも、前記半導体チップの他の主面の表面状態によってマークの品質が左右されてしまい、前記マークが不鮮明となってしまう。さらに前記インクの捺印によるマーク方式では、インク切れ或いはインクムラにより、マークの印字がかすれやにじみを発生してしまう恐れもあり、マーク形成の作業面においても定期的洗浄の頻度や品種の変更に伴う品種切り替えロス時間が大きくなってしまう。
【０００６】
そこで、本発明の目的は、パッケージの小型化・薄型化を阻害することなく、半導体チップの他の主面が露出した構造の半導体装置の機械的強度を向上し、信頼性を向上することができる技術を提供するものである。
【０００７】
また、本発明の他の目的は、前記半導体チップの他の主の表面状態に左右されることなく、前記半導体チップの他の主に鮮明なマークを形成する技術を提供するものである。
【０００８】
尚、本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１２】
すなわち、一主面及び前記一主面とは反対側の他の主面を有し、前記一主面に所定の回路及び複数の電極パッドが形成された半導体チップを有する半導体装置の製造方法であって、
フィルム基材上に、貼り付けられる複数の半導体チップのそれぞれの前記複数の電極パッドに対応し、一定間隔で設けられた複数のリードと、前記複数のリードにそれぞれ配線を介して接続されたバンプ接続部と、前記配線およびバンプ接続部を覆い、貼り付けられる半導体チップのそれぞれに対応し、一定間隔で設けられたエラストマとを有するフィルムキャリアを用意する工程と、
前記半導体チップが複数形成されている半導体ウエハを切断分離して個々の半導体チップを形成する工程と、
前記複数の半導体チップのそれぞれの一主面を、前記一定間隔で設けられたエラストマに連続的に貼り付ける工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの一主面に設けられた複数の電極パッドに、前記一定間隔で設けられた複数のリードをそれぞれ電気的に接続する工程と、
前記フィルムキャリアに搭載された状態で、前記一定間隔で設けられた複数のリードと電気的に接続された前記複数の電極パッドを覆う封止部を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の露出部に保護膜を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の保護膜にマークを形成する工程と、
前記フィルムキャリアを切断することにより複数の半導体装置に分離する工程とを含む半導体装置の製造方法とするものである。
【００１４】
上述した手段によれば、略四角形の板状で一主面に所定の回路が形成された半導体チップの他の主面が露出した構造の半導体装置及びその製造技術であって、前記半導体チップの一主面に設けられた複数の電極パッドと、前記電極パッドそれぞれに対応して設けられ、かつ前記電極パッドと電気的に接続された複数の外部端子と、前記半導体チップの前記電極パッドを覆う封止部と、前記半導体チップの他の主面に設けられた保護膜とを有するように構成したことにより、前記半導体チップの機械的強度を向上することができるため、前記半導体装置の信頼性も向上できる。
【００１５】
また前記半導体装置において、前記保護膜の表面上にマークを設けるように構成することにより、前記マークは前記半導体チップの他の主面の表面状態に左右されることなく形成できるため、前記マークを鮮明に表示することができ、さらには前記マークのキレ、カケ等の外観不良を低減することができる。
【００１６】
さらに前記マークがレーザ加工により前記保護膜上に形成することにより、前記マークのにじみ等の外観不良を低減し、かつ品種切り替え等においてはマスクの交換のみであり、作業性及びフレキシブル性を向上することができる。
【００１７】
また前記半導体チップの他の主面に保護膜を形成する際に、前記半導体チップが半導体ウエハの段階で、前記半導体ウエハの他の主面に保護膜を形成し、該半導体ウエハを個々の半導体チップ毎に切断分離することにより前記半導体チップの他の主面に保護膜を形成するように構成したことによって、前記粘着テープから半導体チップをピックアップする際に突上げ針で半導体チップの他の主面を直接的に突き上げることがなくなり、前記半導体チップの突上げ針に起因するクラック等の発生を低減することができる。さらに半導体チップの搬送等に起因する機械的ストレスから半導体チップを保護することもできる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００１９】
尚、本発明の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２０】
（参考形態１）
まず半導体チップの他の主面が露出した構造を有する半導体装置としては、例えばＣＳＰ（Chip Size Package）或いはＴＣＰ（Tape Carrier Package）等があり、本実施形態ではＣＳＰの半導体装置に適用した場合について以下図面を用いて説明する。
【００２１】
図１は本発明の一参考形態である半導体装置を示す斜方投影図、図２は前記半導体装置の裏面側の構成を示す概略平面図、図３は前記半導体装置の断面図（図２Ａ―Ａ間の断面図）である。
【００２２】
本発明の一参考形態である半導体装置１は、例えば図１乃至図３に示すようにパッケージサイズが半導体チップのサイズに近い小型パッケージであり、前記半導体チップ上にバンプ電極（外部端子）が配置されたｆａｎ−ｉｎタイプのＣＳＰである。また、このようなＣＳＰは外部端子がバンプ電極で構成されているため、ＢＧＡ（Ball Grid Array）でもある。
【００２３】
前記半導体装置１は半導体チップ２を有しており、前記半導体チップ２は略四角形の板状で、一主面に所定の回路が形成されている。また前記半導体チップ２は一主面に外部と電気的に導通するための電極パッド３を有しており、前記電極パッド３は例えば前記半導体チップ２の一対の対向する辺に沿って、その辺の近傍位置に複数個、配置されている。また半導体チップ２は他の主面、つまりは前記回路形成面とは反対側の面に保護膜４を有している。前記保護膜４は例えば鎖状ポリイミドの有機材料からなる塗布液を硬化させることにより形成されるものであり、前記半導体チップ２の機械的強度を向上できるように構成している。さらに前記半導体チップ２の他の主面に設けられた前記保護膜４上には所定のマーク５が形成されている。前記マーク５は例えば商標、製品名、ロット番号等の文字により構成される。
【００２４】
また前記半導体チップ２の前記一主面には弾性構造を有するエラストマ（弾性体）６が接続されている。この時、前記エラストマ６は前記半導体チップ２の前記電極パッド３とその近傍を除く、前記半導体チップ２の一主面上に接続されている。前記エラストマ６は例えば３層構造、例えば多孔質フッ素樹脂或いはポリイミド樹脂等の基層の上下面に接着層を設けたものであり、接着層により前記半導体チップ２に接着されている。また前記エラストマ６の前記半導体チップの接着面に対向する面は、後述するバンプ電極を接続するためのバンプ接着部７が複数個、形成されている。前記バンプ接着部７は例えばＣｕ（銅）等からなり、前記接続されるバンプ電極に対応して例えば略円形に形成されている。また前記バンプ接着部７はそれぞれ配線８を有しており、前記配線８を介してそれぞれリード９に電気的に接続されている。そして前記リード９はそれぞれ対応する前記半導体チップ２の前記電極パッド３に接続されている。従って前記半導体チップ２の電極パッド３はそれぞれ前記リード９、前記配線８を介して前記バンプ接続部７と電気的に接続されている。また前記半導体チップ２は前記エラストマ６を介して、ポリイミド樹脂等からなるフィルム基材１０に接続されている。前記フィルム基材１０は可撓性を有しており、前記バンプ接続部７に対応した部位にそれぞれバンプ接続用孔部１１を有している。そして前記バンプ接続用孔部１１を通じて前記バンプ接続部７にそれぞれバンプ電極１２が電気的に接続されている。前記バンプ電極１２は例えばはんだ等の金属からなり、略ボール形状に形成されている。そして前記バンプ電極１２は前記半導体チップ２の内方に格子状に配置されている。また前記フィルム基材１０は、前記半導体チップ２の電極パッド３とその近傍位置に対応して開口部１３を有している。そして前記開口部１３から前記半導体チップ２の前記電極パッド３と前記リード９との接続部及びその接続部近傍にはエポキシ樹脂等からなる封止部１４が形成されている。
【００２５】
このように半導体チップ２の他の主面が露出した構造を有する半導体装置１において、前記半導体チップ２の他の主面に保護膜４を形成したことにより、前記半導体装置１の機械的強度を向上することができ、半導体装置の信頼性を向上することができる。
【００２６】
また前記半導体チップ２の他の主面に前記保護膜４を形成し、前記保護膜４に商標、製品名、ロット番号等のマーク５を形成するようにしたことにより、前記半導体チップ２の他の主面が露出した構造の半導体装置１において、前記マーク５を鮮明に表示することができ、前記マークの切れ、カケ等の外観不良を低減することができる。
【００２７】
次に本発明の一実施形態である半導体装置の製造方法について、以下図面を用いて説明する。
【００２８】
図４は本参考形態の半導体装置の製造フローを示す図、図５（ａ）〜（ｄ）は前記半導体装置に搭載される保護膜付きの半導体チップの組立を示す断面図、図６及び図７はエラストマ付きのフィルムキャリアの構成を示す図、図８及び図９は半導体チップの貼り付けられた前記フィルムキャリアを示す図、図１０はインナーリード接続されたフィルムキャリアを示す断面図、図１１は樹脂封止された前記フィルムキャリアを示す断面図、図１２及び図１３はバンプ形成された前記フィルムキャリアを示す図、図１４は半導体装置へのマーク形成処理を示す概略図である。
【００２９】
本発明の一参考形態である半導体装置は例えば図４に示す製造フローに沿って製造される。
【００３０】
まず半導体装置１の製造に用いられる半導体チップ２は、例えば単結晶引上げ法等により形成された円筒状のＳｉ（シリコン）のインゴットをスライシングすることにより得られる円板状の基板の一主面に所定の回路を形成した半導体ウエハを所定の回路毎に切断することによって得られる略四角形で板状の個片である。
【００３１】
図５（ａ）は半導体ウエハ１５の一部断面図であり、一枚の半導体ウエハ１５に複数の半導体チップ２が形成されている。前記半導体チップ２の一主面には複数の電極パッド３が形成されており、前記電極パッド３は前記半導体チップの一対の対向する辺の近傍にそれぞれ配置されている。そして前記所定の回路の形成された半導体ウエハ１５は、例えば一主面を保護した状態等で、例えばスピンナーにより鎖状ポリイミドの有機材料等からなる塗布液を回転塗布される。そして回転塗布された塗布液は、図５（ｂ）に示すように前記半導体ウエハ１５の他の主面全面に均一に塗布される。前記塗布液の塗布された半導体ウエハ１５は所定の温度、例えば２００〜４００℃でキュアベークされることにより、前記塗布液は硬化されて前記半導体ウエハ１５の他の主面に均一な保護膜４が形成される。
【００３２】
前記保護膜４の形成された前記半導体ウエハ１５は例えば図示しないリング状の枠部材に貼り渡された粘着テープ１６上に図５（ｃ）に示すように貼り付けられる。前記粘着テープ１６は例えば紫外線照射により接着力が低下する特性を持つＵＶテープが用いられる。前記粘着テープ１６に貼り付けられた半導体ウエハ１５は高速回転状態のダイシングブレードによりダイシングされ、前記半導体ウエハ１５が前記半導体チップ２毎に切断分離される。この時、前記半導体ウエハ１５の他の主面に形成された前記保護膜４も前記半導体チップ２と一体的に切断される。
【００３３】
前記半導体チップ２毎に切断された前記半導体ウエハ１５は、ピックアップ装置等により前記半導体チップ２が順次ピックアップされる。前記ピックアップ処理は例えば半導体ウエハ１５を貼り付けた粘着テープ１６に紫外線を照射し、前記粘着テープ１６の接着力を低下させた後、この粘着テープ１６の半導体ウエハ搭載面の反対側から突上げ針を用いて、当該ピックアップする半導体チップ２の他の主面を突き上げる。前記突き上げられた半導体チップ２は前記保護膜４と一体的に前記粘着テープ１６から剥離させる。
【００３４】
前記粘着テープ１６から剥離された半導体チップ２はその上方に配置されたコレットに真空吸着され、図５（ｄ）に示すような他の主面に保護膜４を有する半導体チップ２が得られる。
【００３５】
このように予め半導体チップ２の他の主面に保護膜４を形成したことにより、前記粘着テープ１６から半導体チップ２をピックアップする際に突上げ針で半導体チップの他の主面を直接的に突き上げることがなくなり、半導体チップの他の主面への前記突上げ針によるキズ等の発生を減少できる。そのため半導体チップが加熱された際に半導体チップのキズに起因して発生するクラック等も減少できる。さらに半導体装置の製造において前記半導体チップ或いは半導体チップの搭載されたフィルムキャリア等の搬送、工程間の搬送の際に生じる機械的ストレスから前記半導体チップを保護することができ、前記搬送に起因する半導体チップへのクラックの発生等も低減できる。
【００３６】
そして前記他の主面に保護膜４を有した半導体チップ２は、予め準備されたエラストマ付きフィルムキャリア１８に搭載される。
【００３７】
前記エラストマ付きフィルムキャリア１８の単位フレームは例えば図６及び図７に示されており、一単位の前記フィルムキャリア１８が一定の間隔で連続的に配列されている。前記フィルムキャリア１８はポリイミド樹脂からなるフィルム基材１０により形成されており、前記フィルムキャリア１８の搬送方向に沿って、前記フィルム基材１０の端部近傍にスプロケットホール１９が一定の間隔で複数個形成されている。この一定の間隔で形成された前記スプロケットホール１９により前記帯状のフィルムキャリア１８を間欠的に搬送することができる。また前記フィルムキャリア１８は、該フィルムキャリア１８に貼り付けられる前記半導体チップ２の電極パッド３の位置に対応して、所定の大きさの開口部１３が形成されている。本実施形態における半導体チップ２は一対の対向する辺の近傍にそれぞれ複数の電極パッド３が形成されており、前記開口部１３はそれぞれの辺に設けられた複数の電極パッド３に対応して略四角形の形状に開口されている。そして前記半導体チップ２の電極パッド３の配置に対応して形成された開口部１３からインナーリード接続が行えるように構成されている。
【００３８】
また前記フィルムキャリア１８は、前記搭載される半導体チップ２の電極パッド３近傍を除く部位に対応して該フィルムキャリア１８の裏面側にバンプ接続部７が複数個形成されている。前記バンプ接続部７は略円形状に形成され、所定の間隔で格子状に配置されている。また前記複数の前記バンプ接続部７はそれぞれ配線８を介して、前記リード９へ電気的に接続されている。前記バンプ接続部７、配線８及び前記リード９は一体的に形成されており、前記リード９の他端は前記フィルムキャリア１８の開口部１３に延在しており、前記半導体チップ２の電極パッド３の上方に配置される。そして前記フィルムキャリア１８にはそれぞれの前記バンプ接続部７に対応して複数のバンプ接続用孔部１１が形成されており、前記バンプ接続用孔部１１にはバンプが配置され、前記金属バンプが前記バンプ接続部７と電気的に接続されるように構成している。
【００３９】
さらに前記フィルムキャリア１８は、少なくとも前記開口部１３を除く前記半導体チップ２の搭載位置にエラストマ（弾性体）６が接続されている。前記エラストマ６は例えば三層構造に構成されており、前記エラストマ６の前記接着層によりフィルムキャリア１８に接続されてエラストマ付きのフィルムキャリアを構成している。このようなエラストマ付きフィルムキャリアが準備される。
【００４０】
次に、前記準備したエラストマ付きフィルムキャリアには半導体チップの貼り付けが行われる。
【００４１】
前記半導体チップの貼り付けは、前記フィルムキャリア１８に接着された前記エラストマ６に、前記保護膜４が形成された半導体チップ２を図８及び図９に示すように接着される。前記半導体チップ２の貼り付けは前記半導体チップ２の前記電極パッド３が前記フィルムキャリア１８の前記開口部１３に配置され、かつ前記電極パッド３に対応してそれぞれ前記リード９が配置されるようにフェイスダウンボンディングに貼り付けられる。この時、前記半導体チップ２は前記エラストマ６の接着層により前記フィルムキャリア１８に接着固定される。
【００４２】
前記半導体チップ２の搭載されたフィルムキャリア１８はインナーリード接続工程に移行される。
【００４３】
インナーリード接続工程では前記半導体チップ２を搭載したフィルムキャリア１８は、図１０に示すように前記リードが例えばシングルポイントボンディング法等により前記半導体チップの電極パッドに接続される。この接続は前記フィルムキャリア１８の前記開口部１３からボンディングツールにより前記それぞれのリード９をその対応する電極パッド３へ一点ずつ超音波熱圧着することにより行われる。
【００４４】
次に全てのリード９と電極パッド３とのインナーリード接続が終了したフィルムキャリア１８は樹脂封止工程に移行される。
【００４５】
前記樹脂封止工程では前記フィルムキャリア１８が所定の部位に搬送され、ディスペンサ等により封止樹脂が塗布され、前記フィルムキャリア１８に封止部１４を形成する。前記封止樹脂は例えばエポキシ樹脂等からなり、前記フィルムキャリア１８の開口部１３からディスペンサにより塗布される。そして前記塗布された封止樹脂は、少なくとも前記リード９と前記電極パッド３との接続部、及びその接続部近傍の前記半導体チップ２の一帯に塗布される。この時、前記開口部１３から塗布された封止樹脂は前記フィルム基材１０と前記半導体チップ２との間にブリッジした状態となる。そして前記封止樹脂が塗布された前記フィルムキャリア１８は所定の温度でキュアベークされることにより、図１１に示すように前記封止樹脂が硬化され、前記半導体チップの電極パッドを覆う封止部１４が形成される。
【００４６】
次に前記封止部１４が形成された前記フィルムキャリア１８はバンプ形成工程に移行される。
【００４７】
バンプ形成工程では予め形成された金属ボールが準備されており、前記金属ボールが前記フィルムキャリア１８のバンプ接続用孔部１１から前記バンプ接続部７に供給される。そして全ての前記バンプ接続用孔部１１に前記金属ボールが供給された前記フィルムキャリア１８は所定の条件でリフローされる。これにより、前記金属ボールが前記バンプ接続部７に電気的に接続され、図１２及び図１３に示すように前記フィルムキャリア１８にバンプ電極１２が形成される。そして前記半導体チップ２の電極パッド３は前記リード９、前記配線８、前記バンプ接続部７を介して前記バンプ電極１８に電気的に接続される。
【００４８】
次に前記バンプ電極１２が形成された前記フィルムキャリア１８はマーク工程に移行される。
【００４９】
前記マーク工程では間欠的に搬送されてくるフィルムキャリア１８の前記半導体装置１に搭載された半導体チップ２の他の主面に設けられた前記保護膜４にマーク５、例えば商標、製品名、ロット番号等の文字や記号を形成するものであり、本実施形態においては例えば図１４に示すように構成されたレーザマーク方式によりマーク５が形成される。レーザマーク方式では例えばレーザ発振器２０として、ＹＡＧ（Yttrium Aluminum Garnet）レーザが用いられている。そして、前記レーザ発振器２０より発進されたレーザ光２１は例えば反射鏡２２を介してマスク２３に到達される。前記マスク２３としては例えばガラスマスクが用いられ、前記マスク２３には半導体装置１に形成される文字等が配列されている。そして、前記マスク２３は駆動機構等により移動されることにより、前記マスク２３に配列された文字から所定の文字を選択することができる。このようにマスク２３に配列された文字を切り替えることによって、半導体装置１に所望の文字を順次印字することができるように構成されている。そして前記マスク２３を通った前記レーザ光２１は結像レンズ２４により前記半導体装置１の前記半導体チップ２の他の主面に形成された前記保護膜４上に結像され、前記半導体装置１の前記保護膜４上に所定のマーク５が印字される。
【００５０】
このように半導体チップの他の主面が露出した半導体装置において、前記半導体チップ２の他の主面に保護膜４を形成し、前記保護膜４上にマーク５を形成することによって、前記マーク５は前記半導体チップ２の他の主面の表面状態に左右されることなく、前記半導体装置に鮮明なマークを形成することができる。さらに前記半導体装置に鮮明なマークを形成できるため、前記マークキレ、カケ等のマーク起因の外観不良を低減することが可能となり、半導体装置製造の歩留まりが向上し、製造コストの低減を図ることができる。また前記半導体チップの他の主面に形成された前記保護膜４が有色で構成することにより、印字されたマークがより鮮明に形成される。またレーザーマーク方式でマークを形成したことにより、マークのにじみ等の外観不良を低減し、照射されるレーザによる半導体チップへのストレスも低減することができる。さらにレーザーマーク方式でマークを形成したことにより、品種切り替え等においてはマスクの交換のみであり、作業性及びフレキシブル性を向上できる。
【００５１】
次に前記マーク５の形成が完了したフィルムキャリア１８上の半導体装置１は切断工程に移行され、個々の半導体装置１に切断されることにより、図１乃至図３に示すような露出した半導体チップ２の他の主面に保護膜４を有し、かつ前記保護膜４にマーク５が形成された半導体装置１が得られる。
【００５２】
（実施形態１）
次に本発明の一実施形態である半導体装置の製造方法について、以下図面を用いて説明する。
【００５３】
本実施形態では、上述した参考形態１と同様に、例えばＦａｎ−ｉｎタイプのＣＳＰの製造方法に適用した場合について説明する。
【００５４】
図１５は本発明の一実施形態を示す半導体装置の製造フローを示す図、図１６及び図１７は本実施形態のフィルムキャリアへのチップ貼り付け工程を示す図、図１８は本実施形態のインナーリード接続工程を示す断面図、図１９は本実施形態の封止工程を示す断面図、図２０は本実施形態のバンプ形成工程を示す断面図、図２１は本実施形態の半導体チップの他の主面への保護膜形成工程を示す断面図である。
【００５５】
本発明の一実施形態である半導体装置の製造方法は例えば図１５に示す製造フローに沿って行われる。
【００５６】
まず半導体装置の製造に用いられる半導体チップ２は、例えば単結晶引上げ法等により形成された円筒状のＳｉのインゴットをスライシングすることにより得られる円板状の基板の一主面に所定の回路を形成した半導体ウエハ１５を所定の回路毎に切断することによって、略四角形で板状の半導体チップ２が形成される。前記半導体チップ２の一主面には複数の電極パッド３が前記半導体チップ２の一対の対向する辺の近傍にそれぞれ配置されている。
【００５７】
そして前記参考形態１と同様に、図４及び図５に示すような前記エラストマ付きフィルムキャリア１８が準備されている。前記エラストマ付きフィルムキャリアの構成は前記参考形態１と同様のため説明は省略する。
【００５８】
次に、前記準備したエラストマ付きフィルムキャリアには半導体チップの貼り付けが行われる。
【００５９】
前記半導体チップ２の貼り付けは、前記フィルムキャリア１８に接着された前記エラストマ６に前記半導体チップを図１６及び図１７に示すように接着される。前記半導体チップ２は前記電極パッド３が前記フィルムキャリア１８の前記開口部１３に配置され、かつ前記電極パッド３に対応してそれぞれ前記リード９が配置されるようにフェイスダウンボンディングに貼り付けられる。この時、前記半導体チップ２は前記エラストマ６の接着層により前記フィルムキャリア１８に接着固定される。
【００６０】
次に前記半導体チップ２の搭載されたフィルムキャリア１８はインナーリード接続工程に移行され、前記半導体チップ２を搭載したフィルムキャリア１８は図１８に示すように前記リードを前記電極パッドへ例えばシングルポイントボンディング法により接続する。
【００６１】
そして全てのリード９と電極パッド３とのインナーリード接続が終了したフィルムキャリア１８は樹脂封止工程に移行され、前記フィルムキャリア１８の所定の部位にディスペンサ等により封止樹脂が塗布され、前記塗布された封止樹脂は少なくとも前記リード９と前記電極パッド３との接続部、及びその接続部近傍の前記半導体チップ２の一帯に塗布される。この時、前記開口部１３から塗布された封止樹脂は実施例１と同様に、前記フィルム基材１０と前記半導体チップ２との間にブリッジした状態となる。そして前記封止樹脂が塗布された前記フィルムキャリア１８は所定の温度でキュアベークされ、図１９に示すように前記封止樹脂が硬化され、前記半導体チップの電極パッドを覆う封止部１４が形成される。
【００６２】
前記封止部１４が形成された前記フィルムキャリア１８はバンプ形成工程に移行される。バンプ形成工程では前記フィルムキャリア１８に予め形成された金属ボールがそれぞれの前記バンプ搭載孔１１から前記バンプ接続部７に供給される。そして全ての前記バンプ接続用孔部１１に前記金属ボールが供給された前記フィルムキャリア１８は所定の条件でリフローされ、図２０に示すように前記バンプ接続部７にバンプ電極１２が形成される。
【００６３】
次に前記バンプ電極１２が形成された前記フィルムキャリア１８は前記半導体チップ２の他の主面に保護膜４が形成される。
【００６４】
前記保護膜４は例えば鎖状ポリイミドの有機材料等からなる塗布液２５を半導体チップ２の他の主面に塗布することにより形成されており、前記塗布液は図２１に示すようにディスペンサ２６を移動させながら塗布する描画方式で形成されている。前記半導体チップ２の他の主面に塗布された塗布液２５は均一に広がる。その後、前記前記半導体チップ２の他の面に塗布液２５が塗布された半導体装置１は所定の温度でキュアベークされることにより、前記塗布液は硬化されて前記半導体装置１に搭載された半導体チップ２の他の主面に保護膜４が形成される。
【００６５】
そして前記半導体チップ２の他の主面に保護膜４が形成された半導体装置１はマーク工程に移行され、前記保護膜４上にマーク５が形成される。前記マーク５の形成は前記参考形態１と同様に例えばレーザマーク方式により所定のマーク５が半導体装置１に形成される。
【００６６】
このように前記マーク工程の前に、前記半導体チップの他の主面に保護膜４を形成し、前記保護膜４上にマーク５を形成することによって、本実施形態においても前記マーク５は前記半導体チップの他の主面の表面状態に左右されることなく、前記半導体装置に鮮明なマークを形成することができる。前記半導体装置に鮮明なマークを形成できるため、前記マークキレ、カケ、にじみ等のマーク起因の外観不良を低減することが可能となる。さらに半導体装置の組立て段階で保護膜４を形成するように構成したことにより、半導体装置の組立ラインのみで本発明を適用可能となる。
【００６７】
そして前記マーク５が形成された半導体装置１は切断工程に移行され、前記フィルムキャリア１８から個々の半導体装置１に切断することにより、図１及び図２に示すような半導体チップ２の他の主面に保護膜４を有し、かつ前記保護膜４にマーク５が形成された半導体装置１が得られる。
【００６８】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、本実施形態ではｆａｎ−ｉｎタイプのＣＳＰに適用した場合について具体的に説明したが、半導体チップの他の主面が露出した構造を有する半導体装置であればどのようなものでもよく、例えば図２２に示すように外部端子がリードで構成されているＴＣＰの半導体装置、或いはｆａｎ−ｏｕｔタイプのＣＳＰ、ＢＧＡ等の半導体装置に種々適用可能である。
【００６９】
また本実施形態では半導体ウエハの段階、或いはバンプ電極形成後のフィルムキャリアの段階で保護膜を形成する場合について説明したが、これに限定されるものではなく、例えば半導体装置毎にフィルムキャリアを切断した段階等でもよい。
【００７０】
さらに本実施形態では前記保護膜を塗布することにより形成する場合について説明したが、例えば保護基板を接着剤等により前記半導体チップの他の主面に貼付ける、或いは予めマークが形成された保護基板を接着剤等により前記半導体チップの他の主面に貼り付けることにより前記保護膜を形成するように構成してもよい。
【００７１】
また本実施形態では半導体チップの他の主面が露出した構造を有する半導体装置において、前記半導体チップの他の主面に形成された保護膜に、レーザマーク方式を用いて、所定のマークを形成する場合について説明したが、例えばインク方式によりマークを形成する等、前記半導体チップの他の主面に形成された保護膜にマークを形成できるものであれば、どのような構成でも良い。
【００７２】
さらに本実施形態ではマークとして、商標、製品名、ロット番号等を形成する場合について説明したが、前記保護膜上に形成される文字及び図等であればどのようなものでもよく、例えば半導体チップ或いは半導体装置の位置決め用のマークを形成してもよい。
【００７３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００７４】
すなわち、略四角形の板状で一主面に所定の回路が形成された半導体チップの他の主面が露出した構造の半導体装置において、前記半導体チップの一主面に設けられた複数の電極パッドと、前記電極パッドそれぞれに対応して設けられ、かつ前記電極パッドと電気的に接続された複数の外部端子と、前記電極パッドを覆う封止部と、前記半導体チップの他の主面に設けられた保護膜とを有し、前記保護膜の表面上に所定のマークを形成したことにより、前記半導体チップの機械的強度を向上し、前記半導体装置の信頼性を向上することができる。さらに前記半導体チップの他の主面に保護膜を形成し、前記保護膜上にマークを形成することにより、前記マークを鮮明に表示することができ、前記半導体装置の品質向上及び外観検査におけるマーク認識の安定化を図ることができる。また前記半導体チップの他の主面の表面状態に左右されことなく、マークの外観不良を低減でき、半導体装置の歩留まりを向上することができる。
【図面の簡単な説明】
【図１】本発明の一参考形態である半導体装置の概略構成を示す斜方投影図である。
【図２】本発明の一参考形態である半導体装置を示す平面図である。
【図３】本発明の一参考形態である半導体装置の図２Ａ−Ａ間断面図である。
【図４】本発明の一参考形態である半導体装置の製造方法を示すプロセスフローである。
【図５】本発明の一参考形態である半導体装置に用いられる保護膜付きの半導体チップの形成処理を示す断面図である。
【図６】本発明の一参考形態である半導体装置の製造に用いられるエラストマ付きフィルムキャリアの構成を示す平面図である。
【図７】本発明の一参考形態である半導体装置の製造に用いられるエラストマ付きフィルムキャリアの図 6 Ｂ−Ｂ間断面図である。
である。
【図８】本発明の一参考形態である半導体装置の半導体チップの貼り付け工程を示す平面図である。
【図９】本発明の一参考形態である半導体装置の半導体チップの貼り付け工程を示す図８Ｃ−Ｃ間断面図である。
【図１０】本発明の一参考形態である半導体装置のインナーリード接続を示す断面図である。
【図１１】本発明の一参考形態である半導体装置の樹脂封止を示す断面図である。
【図１２】本発明の一参考形態である半導体装置のバンプ形成工程を示す平面図である。
【図１３】本発明の一参考形態である半導体装置のバンプ形成工程を示す図１２Ｄ−Ｄ間断面図である。
【図１４】本発明の一参考形態である半導体装置のマーク形成工程を示す概略構成図である。
【図１５】本発明の一実施形態である半導体装置の製造方法を示すプロセスフローである。
【図１６】本発明の一実施形態である半導体装置の半導体チップの貼り付け工程を示す平面図である。
【図１７】本発明の一実施形態である半導体装置の半導体チップの貼り付け工程を示す図１６Ｅ―Ｅ間断面図である。
【図１８】本発明の一実施形態である半導体装置のインナーリード接続を示す断面図である。
【図１９】本発明の一実施形態である半導体装置の樹脂封止を示す断面図である。
【図２０】本発明の一実施形態である半導体装置のバンプ形成工程を示す断面図である。
【図２１】本発明の一実施形態である半導体装置の保護膜形成フローを示す断面図である。
【符号の説明】
１…半導体装置、２…半導体チップ、３…電極パッド、４…保護膜、５…マーク、６…エラストマ（弾性体）、７…バンプ接続部、８…配線、９…リード、１０…フィルム基材、１１…バンプ接続用孔部、１２…バンプ電極（外部端子）、１３…開口部、１４…封止部、１５…半導体ウエハ、１６…粘着テープ、１７…ダイシングライン、１８…フィルムキャリア、１９…スプロケットホール、２０…レーザ発振器、２１…レーザ光、２２…反射鏡、２３…マスク、２４…結像レンズ、２５…塗布液、２６…ディスペンサ、
本発明は半導体装置の製造技術に関し、特に半導体チップの裏面が露出した構造を有する半導体装置の製造技術に利用して有効なものである。
【０００２】
【従来の技術】
一般に半導体装置は、半導体チップ保護等を目的とし、その半導体チップの表面を樹脂等により封止するように構成されている。近年、半導体装置は小型化・薄型化が進んできており、半導体チップの裏面（以下、他の主面という）が露出された構造を有するパッケージ、例えばＣＳＰ（Chip Size Package）及びＴＣＰ（Tape Carrier Package）等の製品化がされている。このような半導体チップの他の主面が露出された構造を有する半導体装置の構成については、例えば１９９３年５月３１日、日経ＢＰ社発行の「ＶＬＳＩパッケージング技術」上巻の１３９頁乃至１４１頁に記載されている。その概要としては、電極パッド上にバンプを形成した半導体チップをフィルムキャリア上に形成されたインナーリード接続した後、ポッティングにより半導体チップの回路形成面（以下、一主面という）を樹脂により封止する構成のものである。
【０００３】
また、このような半導体チップの他の主面が露出した構造を有する半導体装置においては、前記半導体装置の前記半導体チップの他の主面へマーク、例えば文字や記号等を形成するマーキング処理の必要性が高くなってきている。このマーキング処理は一般にインクによる捺印によりマークを形成する方式とレーザー加工によりマークを形成するレーザマーク方式とがあり、これらの方式により半導体装置へのマークが形成されている。この半導体装置へのマーキング技術としては、例えば１９９３年５月３１日、日経ＢＰ社発行の「ＶＬＳＩパッケージング技術」下巻の５０頁乃至５１頁に記載されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述したような前記半導体チップの他の主面が露出された構造を有する半導体装置においては、前記半導体チップの他の主面が露出しているため、前記半導体装置の機械的強度が弱く、前記半導体チップの搬送等により前記半導体チップに機械的ストレスが加わると、前記半導体チップのカケ及びクラック等が発生し易くなるという問題がある。
【０００５】
また、上述した半導体チップの他の主面が露出された前記半導体装置へマークを形成する際においても、前記半導体チップの他の主面にマークが形成されるために、前記インクの捺印によるマークの形成方式或いは前記レーザー加工によるマークの形成するレーザマーク方式を用いた場合でも、前記半導体チップの他の主面の表面状態によってマークの品質が左右されてしまい、前記マークが不鮮明となってしまう。さらに前記インクの捺印によるマーク方式では、インク切れ或いはインクムラにより、マークの印字がかすれやにじみを発生してしまう恐れもあり、マーク形成の作業面においても定期的洗浄の頻度や品種の変更に伴う品種切り替えロス時間が大きくなってしまう。
【０００６】
そこで、本発明の目的は、パッケージの小型化・薄型化を阻害することなく、半導体チップの他の主面が露出した構造の半導体装置の機械的強度を向上し、信頼性を向上することができる技術を提供するものである。
【０００７】
また、本発明の他の目的は、前記半導体チップの他の主の表面状態に左右されることなく、前記半導体チップの他の主に鮮明なマークを形成する技術を提供するものである。
【０００８】
尚、本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１２】
すなわち、一主面及び前記一主面とは反対側の他の主面を有し、前記一主面に所定の回路及び複数の電極パッドが形成された半導体チップを有する半導体装置の製造方法であって、
フィルム基材上に、貼り付けられる複数の半導体チップのそれぞれの前記複数の電極パッドに対応し、一定間隔で設けられた複数のリードと、前記複数のリードにそれぞれ配線を介して接続されたバンプ接続部と、前記配線およびバンプ接続部を覆い、貼り付けられる半導体チップのそれぞれに対応し、一定間隔で設けられたエラストマとを有するフィルムキャリアを用意する工程と、
前記半導体チップが複数形成されている半導体ウエハを切断分離して個々の半導体チップを形成する工程と、
前記複数の半導体チップのそれぞれの一主面を、前記一定間隔で設けられたエラストマに連続的に貼り付ける工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの一主面に設けられた複数の電極パッドに、前記一定間隔で設けられた複数のリードをそれぞれ電気的に接続する工程と、
前記フィルムキャリアに搭載された状態で、前記一定間隔で設けられた複数のリードと電気的に接続された前記複数の電極パッドを覆う封止部を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の露出部に保護膜を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の保護膜にマークを形成する工程と、
前記フィルムキャリアを切断することにより複数の半導体装置に分離する工程とを含む半導体装置の製造方法とするものである。
【００１４】
上述した手段によれば、略四角形の板状で一主面に所定の回路が形成された半導体チップの他の主面が露出した構造の半導体装置及びその製造技術であって、前記半導体チップの一主面に設けられた複数の電極パッドと、前記電極パッドそれぞれに対応して設けられ、かつ前記電極パッドと電気的に接続された複数の外部端子と、前記半導体チップの前記電極パッドを覆う封止部と、前記半導体チップの他の主面に設けられた保護膜とを有するように構成したことにより、前記半導体チップの機械的強度を向上することができるため、前記半導体装置の信頼性も向上できる。
【００１５】
また前記半導体装置において、前記保護膜の表面上にマークを設けるように構成することにより、前記マークは前記半導体チップの他の主面の表面状態に左右されることなく形成できるため、前記マークを鮮明に表示することができ、さらには前記マークのキレ、カケ等の外観不良を低減することができる。
【００１６】
さらに前記マークがレーザ加工により前記保護膜上に形成することにより、前記マークのにじみ等の外観不良を低減し、かつ品種切り替え等においてはマスクの交換のみであり、作業性及びフレキシブル性を向上することができる。
【００１７】
また前記半導体チップの他の主面に保護膜を形成する際に、前記半導体チップが半導体ウエハの段階で、前記半導体ウエハの他の主面に保護膜を形成し、該半導体ウエハを個々の半導体チップ毎に切断分離することにより前記半導体チップの他の主面に保護膜を形成するように構成したことによって、前記粘着テープから半導体チップをピックアップする際に突上げ針で半導体チップの他の主面を直接的に突き上げることがなくなり、前記半導体チップの突上げ針に起因するクラック等の発生を低減することができる。さらに半導体チップの搬送等に起因する機械的ストレスから半導体チップを保護することもできる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００１９】
尚、本発明の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２０】
（参考形態１）
まず半導体チップの他の主面が露出した構造を有する半導体装置としては、例えばＣＳＰ（Chip Size Package）或いはＴＣＰ（Tape Carrier Package）等があり、本実施形態ではＣＳＰの半導体装置に適用した場合について以下図面を用いて説明する。
【００２１】
図１は本発明の一参考形態である半導体装置を示す斜方投影図、図２は前記半導体装置の裏面側の構成を示す概略平面図、図３は前記半導体装置の断面図（図２Ａ―Ａ間の断面図）である。
【００２２】
本発明の一参考形態である半導体装置１は、例えば図１乃至図３に示すようにパッケージサイズが半導体チップのサイズに近い小型パッケージであり、前記半導体チップ上にバンプ電極（外部端子）が配置されたｆａｎ−ｉｎタイプのＣＳＰである。また、このようなＣＳＰは外部端子がバンプ電極で構成されているため、ＢＧＡ（Ball Grid Array）でもある。
【００２３】
前記半導体装置１は半導体チップ２を有しており、前記半導体チップ２は略四角形の板状で、一主面に所定の回路が形成されている。また前記半導体チップ２は一主面に外部と電気的に導通するための電極パッド３を有しており、前記電極パッド３は例えば前記半導体チップ２の一対の対向する辺に沿って、その辺の近傍位置に複数個、配置されている。また半導体チップ２は他の主面、つまりは前記回路形成面とは反対側の面に保護膜４を有している。前記保護膜４は例えば鎖状ポリイミドの有機材料からなる塗布液を硬化させることにより形成されるものであり、前記半導体チップ２の機械的強度を向上できるように構成している。さらに前記半導体チップ２の他の主面に設けられた前記保護膜４上には所定のマーク５が形成されている。前記マーク５は例えば商標、製品名、ロット番号等の文字により構成される。
【００２４】
また前記半導体チップ２の前記一主面には弾性構造を有するエラストマ（弾性体）６が接続されている。この時、前記エラストマ６は前記半導体チップ２の前記電極パッド３とその近傍を除く、前記半導体チップ２の一主面上に接続されている。前記エラストマ６は例えば３層構造、例えば多孔質フッ素樹脂或いはポリイミド樹脂等の基層の上下面に接着層を設けたものであり、接着層により前記半導体チップ２に接着されている。また前記エラストマ６の前記半導体チップの接着面に対向する面は、後述するバンプ電極を接続するためのバンプ接着部７が複数個、形成されている。前記バンプ接着部７は例えばＣｕ（銅）等からなり、前記接続されるバンプ電極に対応して例えば略円形に形成されている。また前記バンプ接着部７はそれぞれ配線８を有しており、前記配線８を介してそれぞれリード９に電気的に接続されている。そして前記リード９はそれぞれ対応する前記半導体チップ２の前記電極パッド３に接続されている。従って前記半導体チップ２の電極パッド３はそれぞれ前記リード９、前記配線８を介して前記バンプ接続部７と電気的に接続されている。また前記半導体チップ２は前記エラストマ６を介して、ポリイミド樹脂等からなるフィルム基材１０に接続されている。前記フィルム基材１０は可撓性を有しており、前記バンプ接続部７に対応した部位にそれぞれバンプ接続用孔部１１を有している。そして前記バンプ接続用孔部１１を通じて前記バンプ接続部７にそれぞれバンプ電極１２が電気的に接続されている。前記バンプ電極１２は例えばはんだ等の金属からなり、略ボール形状に形成されている。そして前記バンプ電極１２は前記半導体チップ２の内方に格子状に配置されている。また前記フィルム基材１０は、前記半導体チップ２の電極パッド３とその近傍位置に対応して開口部１３を有している。そして前記開口部１３から前記半導体チップ２の前記電極パッド３と前記リード９との接続部及びその接続部近傍にはエポキシ樹脂等からなる封止部１４が形成されている。
【００２５】
このように半導体チップ２の他の主面が露出した構造を有する半導体装置１において、前記半導体チップ２の他の主面に保護膜４を形成したことにより、前記半導体装置１の機械的強度を向上することができ、半導体装置の信頼性を向上することができる。
【００２６】
また前記半導体チップ２の他の主面に前記保護膜４を形成し、前記保護膜４に商標、製品名、ロット番号等のマーク５を形成するようにしたことにより、前記半導体チップ２の他の主面が露出した構造の半導体装置１において、前記マーク５を鮮明に表示することができ、前記マークの切れ、カケ等の外観不良を低減することができる。
【００２７】
次に本発明の一実施形態である半導体装置の製造方法について、以下図面を用いて説明する。
【００２８】
図４は本参考形態の半導体装置の製造フローを示す図、図５（ａ）〜（ｄ）は前記半導体装置に搭載される保護膜付きの半導体チップの組立を示す断面図、図６及び図７はエラストマ付きのフィルムキャリアの構成を示す図、図８及び図９は半導体チップの貼り付けられた前記フィルムキャリアを示す図、図１０はインナーリード接続されたフィルムキャリアを示す断面図、図１１は樹脂封止された前記フィルムキャリアを示す断面図、図１２及び図１３はバンプ形成された前記フィルムキャリアを示す図、図１４は半導体装置へのマーク形成処理を示す概略図である。
【００２９】
本発明の一参考形態である半導体装置は例えば図４に示す製造フローに沿って製造される。
【００３０】
まず半導体装置１の製造に用いられる半導体チップ２は、例えば単結晶引上げ法等により形成された円筒状のＳｉ（シリコン）のインゴットをスライシングすることにより得られる円板状の基板の一主面に所定の回路を形成した半導体ウエハを所定の回路毎に切断することによって得られる略四角形で板状の個片である。
【００３１】
図５（ａ）は半導体ウエハ１５の一部断面図であり、一枚の半導体ウエハ１５に複数の半導体チップ２が形成されている。前記半導体チップ２の一主面には複数の電極パッド３が形成されており、前記電極パッド３は前記半導体チップの一対の対向する辺の近傍にそれぞれ配置されている。そして前記所定の回路の形成された半導体ウエハ１５は、例えば一主面を保護した状態等で、例えばスピンナーにより鎖状ポリイミドの有機材料等からなる塗布液を回転塗布される。そして回転塗布された塗布液は、図５（ｂ）に示すように前記半導体ウエハ１５の他の主面全面に均一に塗布される。前記塗布液の塗布された半導体ウエハ１５は所定の温度、例えば２００〜４００℃でキュアベークされることにより、前記塗布液は硬化されて前記半導体ウエハ１５の他の主面に均一な保護膜４が形成される。
【００３２】
前記保護膜４の形成された前記半導体ウエハ１５は例えば図示しないリング状の枠部材に貼り渡された粘着テープ１６上に図５（ｃ）に示すように貼り付けられる。前記粘着テープ１６は例えば紫外線照射により接着力が低下する特性を持つＵＶテープが用いられる。前記粘着テープ１６に貼り付けられた半導体ウエハ１５は高速回転状態のダイシングブレードによりダイシングされ、前記半導体ウエハ１５が前記半導体チップ２毎に切断分離される。この時、前記半導体ウエハ１５の他の主面に形成された前記保護膜４も前記半導体チップ２と一体的に切断される。
【００３３】
前記半導体チップ２毎に切断された前記半導体ウエハ１５は、ピックアップ装置等により前記半導体チップ２が順次ピックアップされる。前記ピックアップ処理は例えば半導体ウエハ１５を貼り付けた粘着テープ１６に紫外線を照射し、前記粘着テープ１６の接着力を低下させた後、この粘着テープ１６の半導体ウエハ搭載面の反対側から突上げ針を用いて、当該ピックアップする半導体チップ２の他の主面を突き上げる。前記突き上げられた半導体チップ２は前記保護膜４と一体的に前記粘着テープ１６から剥離させる。
【００３４】
前記粘着テープ１６から剥離された半導体チップ２はその上方に配置されたコレットに真空吸着され、図５（ｄ）に示すような他の主面に保護膜４を有する半導体チップ２が得られる。
【００３５】
このように予め半導体チップ２の他の主面に保護膜４を形成したことにより、前記粘着テープ１６から半導体チップ２をピックアップする際に突上げ針で半導体チップの他の主面を直接的に突き上げることがなくなり、半導体チップの他の主面への前記突上げ針によるキズ等の発生を減少できる。そのため半導体チップが加熱された際に半導体チップのキズに起因して発生するクラック等も減少できる。さらに半導体装置の製造において前記半導体チップ或いは半導体チップの搭載されたフィルムキャリア等の搬送、工程間の搬送の際に生じる機械的ストレスから前記半導体チップを保護することができ、前記搬送に起因する半導体チップへのクラックの発生等も低減できる。
【００３６】
そして前記他の主面に保護膜４を有した半導体チップ２は、予め準備されたエラストマ付きフィルムキャリア１８に搭載される。
【００３７】
前記エラストマ付きフィルムキャリア１８の単位フレームは例えば図６及び図７に示されており、一単位の前記フィルムキャリア１８が一定の間隔で連続的に配列されている。前記フィルムキャリア１８はポリイミド樹脂からなるフィルム基材１０により形成されており、前記フィルムキャリア１８の搬送方向に沿って、前記フィルム基材１０の端部近傍にスプロケットホール１９が一定の間隔で複数個形成されている。この一定の間隔で形成された前記スプロケットホール１９により前記帯状のフィルムキャリア１８を間欠的に搬送することができる。また前記フィルムキャリア１８は、該フィルムキャリア１８に貼り付けられる前記半導体チップ２の電極パッド３の位置に対応して、所定の大きさの開口部１３が形成されている。本実施形態における半導体チップ２は一対の対向する辺の近傍にそれぞれ複数の電極パッド３が形成されており、前記開口部１３はそれぞれの辺に設けられた複数の電極パッド３に対応して略四角形の形状に開口されている。そして前記半導体チップ２の電極パッド３の配置に対応して形成された開口部１３からインナーリード接続が行えるように構成されている。
【００３８】
また前記フィルムキャリア１８は、前記搭載される半導体チップ２の電極パッド３近傍を除く部位に対応して該フィルムキャリア１８の裏面側にバンプ接続部７が複数個形成されている。前記バンプ接続部７は略円形状に形成され、所定の間隔で格子状に配置されている。また前記複数の前記バンプ接続部７はそれぞれ配線８を介して、前記リード９へ電気的に接続されている。前記バンプ接続部７、配線８及び前記リード９は一体的に形成されており、前記リード９の他端は前記フィルムキャリア１８の開口部１３に延在しており、前記半導体チップ２の電極パッド３の上方に配置される。そして前記フィルムキャリア１８にはそれぞれの前記バンプ接続部７に対応して複数のバンプ接続用孔部１１が形成されており、前記バンプ接続用孔部１１にはバンプが配置され、前記金属バンプが前記バンプ接続部７と電気的に接続されるように構成している。
【００３９】
さらに前記フィルムキャリア１８は、少なくとも前記開口部１３を除く前記半導体チップ２の搭載位置にエラストマ（弾性体）６が接続されている。前記エラストマ６は例えば三層構造に構成されており、前記エラストマ６の前記接着層によりフィルムキャリア１８に接続されてエラストマ付きのフィルムキャリアを構成している。このようなエラストマ付きフィルムキャリアが準備される。
【００４０】
次に、前記準備したエラストマ付きフィルムキャリアには半導体チップの貼り付けが行われる。
【００４１】
前記半導体チップの貼り付けは、前記フィルムキャリア１８に接着された前記エラストマ６に、前記保護膜４が形成された半導体チップ２を図８及び図９に示すように接着される。前記半導体チップ２の貼り付けは前記半導体チップ２の前記電極パッド３が前記フィルムキャリア１８の前記開口部１３に配置され、かつ前記電極パッド３に対応してそれぞれ前記リード９が配置されるようにフェイスダウンボンディングに貼り付けられる。この時、前記半導体チップ２は前記エラストマ６の接着層により前記フィルムキャリア１８に接着固定される。
【００４２】
前記半導体チップ２の搭載されたフィルムキャリア１８はインナーリード接続工程に移行される。
【００４３】
インナーリード接続工程では前記半導体チップ２を搭載したフィルムキャリア１８は、図１０に示すように前記リードが例えばシングルポイントボンディング法等により前記半導体チップの電極パッドに接続される。この接続は前記フィルムキャリア１８の前記開口部１３からボンディングツールにより前記それぞれのリード９をその対応する電極パッド３へ一点ずつ超音波熱圧着することにより行われる。
【００４４】
次に全てのリード９と電極パッド３とのインナーリード接続が終了したフィルムキャリア１８は樹脂封止工程に移行される。
【００４５】
前記樹脂封止工程では前記フィルムキャリア１８が所定の部位に搬送され、ディスペンサ等により封止樹脂が塗布され、前記フィルムキャリア１８に封止部１４を形成する。前記封止樹脂は例えばエポキシ樹脂等からなり、前記フィルムキャリア１８の開口部１３からディスペンサにより塗布される。そして前記塗布された封止樹脂は、少なくとも前記リード９と前記電極パッド３との接続部、及びその接続部近傍の前記半導体チップ２の一帯に塗布される。この時、前記開口部１３から塗布された封止樹脂は前記フィルム基材１０と前記半導体チップ２との間にブリッジした状態となる。そして前記封止樹脂が塗布された前記フィルムキャリア１８は所定の温度でキュアベークされることにより、図１１に示すように前記封止樹脂が硬化され、前記半導体チップの電極パッドを覆う封止部１４が形成される。
【００４６】
次に前記封止部１４が形成された前記フィルムキャリア１８はバンプ形成工程に移行される。
【００４７】
バンプ形成工程では予め形成された金属ボールが準備されており、前記金属ボールが前記フィルムキャリア１８のバンプ接続用孔部１１から前記バンプ接続部７に供給される。そして全ての前記バンプ接続用孔部１１に前記金属ボールが供給された前記フィルムキャリア１８は所定の条件でリフローされる。これにより、前記金属ボールが前記バンプ接続部７に電気的に接続され、図１２及び図１３に示すように前記フィルムキャリア１８にバンプ電極１２が形成される。そして前記半導体チップ２の電極パッド３は前記リード９、前記配線８、前記バンプ接続部７を介して前記バンプ電極１８に電気的に接続される。
【００４８】
次に前記バンプ電極１２が形成された前記フィルムキャリア１８はマーク工程に移行される。
【００４９】
前記マーク工程では間欠的に搬送されてくるフィルムキャリア１８の前記半導体装置１に搭載された半導体チップ２の他の主面に設けられた前記保護膜４にマーク５、例えば商標、製品名、ロット番号等の文字や記号を形成するものであり、本実施形態においては例えば図１４に示すように構成されたレーザマーク方式によりマーク５が形成される。レーザマーク方式では例えばレーザ発振器２０として、ＹＡＧ（Yttrium Aluminum Garnet）レーザが用いられている。そして、前記レーザ発振器２０より発進されたレーザ光２１は例えば反射鏡２２を介してマスク２３に到達される。前記マスク２３としては例えばガラスマスクが用いられ、前記マスク２３には半導体装置１に形成される文字等が配列されている。そして、前記マスク２３は駆動機構等により移動されることにより、前記マスク２３に配列された文字から所定の文字を選択することができる。このようにマスク２３に配列された文字を切り替えることによって、半導体装置１に所望の文字を順次印字することができるように構成されている。そして前記マスク２３を通った前記レーザ光２１は結像レンズ２４により前記半導体装置１の前記半導体チップ２の他の主面に形成された前記保護膜４上に結像され、前記半導体装置１の前記保護膜４上に所定のマーク５が印字される。
【００５０】
このように半導体チップの他の主面が露出した半導体装置において、前記半導体チップ２の他の主面に保護膜４を形成し、前記保護膜４上にマーク５を形成することによって、前記マーク５は前記半導体チップ２の他の主面の表面状態に左右されることなく、前記半導体装置に鮮明なマークを形成することができる。さらに前記半導体装置に鮮明なマークを形成できるため、前記マークキレ、カケ等のマーク起因の外観不良を低減することが可能となり、半導体装置製造の歩留まりが向上し、製造コストの低減を図ることができる。また前記半導体チップの他の主面に形成された前記保護膜４が有色で構成することにより、印字されたマークがより鮮明に形成される。またレーザーマーク方式でマークを形成したことにより、マークのにじみ等の外観不良を低減し、照射されるレーザによる半導体チップへのストレスも低減することができる。さらにレーザーマーク方式でマークを形成したことにより、品種切り替え等においてはマスクの交換のみであり、作業性及びフレキシブル性を向上できる。
【００５１】
次に前記マーク５の形成が完了したフィルムキャリア１８上の半導体装置１は切断工程に移行され、個々の半導体装置１に切断されることにより、図１乃至図３に示すような露出した半導体チップ２の他の主面に保護膜４を有し、かつ前記保護膜４にマーク５が形成された半導体装置１が得られる。
【００５２】
（実施形態１）
次に本発明の一実施形態である半導体装置の製造方法について、以下図面を用いて説明する。
【００５３】
本実施形態では、上述した参考形態１と同様に、例えばＦａｎ−ｉｎタイプのＣＳＰの製造方法に適用した場合について説明する。
【００５４】
図１５は本発明の一実施形態を示す半導体装置の製造フローを示す図、図１６及び図１７は本実施形態のフィルムキャリアへのチップ貼り付け工程を示す図、図１８は本実施形態のインナーリード接続工程を示す断面図、図１９は本実施形態の封止工程を示す断面図、図２０は本実施形態のバンプ形成工程を示す断面図、図２１は本実施形態の半導体チップの他の主面への保護膜形成工程を示す断面図である。
【００５５】
本発明の一実施形態である半導体装置の製造方法は例えば図１５に示す製造フローに沿って行われる。
【００５６】
まず半導体装置の製造に用いられる半導体チップ２は、例えば単結晶引上げ法等により形成された円筒状のＳｉのインゴットをスライシングすることにより得られる円板状の基板の一主面に所定の回路を形成した半導体ウエハ１５を所定の回路毎に切断することによって、略四角形で板状の半導体チップ２が形成される。前記半導体チップ２の一主面には複数の電極パッド３が前記半導体チップ２の一対の対向する辺の近傍にそれぞれ配置されている。
【００５７】
そして前記参考形態１と同様に、図４及び図５に示すような前記エラストマ付きフィルムキャリア１８が準備されている。前記エラストマ付きフィルムキャリアの構成は前記参考形態１と同様のため説明は省略する。
【００５８】
次に、前記準備したエラストマ付きフィルムキャリアには半導体チップの貼り付けが行われる。
【００５９】
前記半導体チップ２の貼り付けは、前記フィルムキャリア１８に接着された前記エラストマ６に前記半導体チップを図１６及び図１７に示すように接着される。前記半導体チップ２は前記電極パッド３が前記フィルムキャリア１８の前記開口部１３に配置され、かつ前記電極パッド３に対応してそれぞれ前記リード９が配置されるようにフェイスダウンボンディングに貼り付けられる。この時、前記半導体チップ２は前記エラストマ６の接着層により前記フィルムキャリア１８に接着固定される。
【００６０】
次に前記半導体チップ２の搭載されたフィルムキャリア１８はインナーリード接続工程に移行され、前記半導体チップ２を搭載したフィルムキャリア１８は図１８に示すように前記リードを前記電極パッドへ例えばシングルポイントボンディング法により接続する。
【００６１】
そして全てのリード９と電極パッド３とのインナーリード接続が終了したフィルムキャリア１８は樹脂封止工程に移行され、前記フィルムキャリア１８の所定の部位にディスペンサ等により封止樹脂が塗布され、前記塗布された封止樹脂は少なくとも前記リード９と前記電極パッド３との接続部、及びその接続部近傍の前記半導体チップ２の一帯に塗布される。この時、前記開口部１３から塗布された封止樹脂は実施例１と同様に、前記フィルム基材１０と前記半導体チップ２との間にブリッジした状態となる。そして前記封止樹脂が塗布された前記フィルムキャリア１８は所定の温度でキュアベークされ、図１９に示すように前記封止樹脂が硬化され、前記半導体チップの電極パッドを覆う封止部１４が形成される。
【００６２】
前記封止部１４が形成された前記フィルムキャリア１８はバンプ形成工程に移行される。バンプ形成工程では前記フィルムキャリア１８に予め形成された金属ボールがそれぞれの前記バンプ搭載孔１１から前記バンプ接続部７に供給される。そして全ての前記バンプ接続用孔部１１に前記金属ボールが供給された前記フィルムキャリア１８は所定の条件でリフローされ、図２０に示すように前記バンプ接続部７にバンプ電極１２が形成される。
【００６３】
次に前記バンプ電極１２が形成された前記フィルムキャリア１８は前記半導体チップ２の他の主面に保護膜４が形成される。
【００６４】
前記保護膜４は例えば鎖状ポリイミドの有機材料等からなる塗布液２５を半導体チップ２の他の主面に塗布することにより形成されており、前記塗布液は図２１に示すようにディスペンサ２６を移動させながら塗布する描画方式で形成されている。前記半導体チップ２の他の主面に塗布された塗布液２５は均一に広がる。その後、前記前記半導体チップ２の他の面に塗布液２５が塗布された半導体装置１は所定の温度でキュアベークされることにより、前記塗布液は硬化されて前記半導体装置１に搭載された半導体チップ２の他の主面に保護膜４が形成される。
【００６５】
そして前記半導体チップ２の他の主面に保護膜４が形成された半導体装置１はマーク工程に移行され、前記保護膜４上にマーク５が形成される。前記マーク５の形成は前記参考形態１と同様に例えばレーザマーク方式により所定のマーク５が半導体装置１に形成される。
【００６６】
このように前記マーク工程の前に、前記半導体チップの他の主面に保護膜４を形成し、前記保護膜４上にマーク５を形成することによって、本実施形態においても前記マーク５は前記半導体チップの他の主面の表面状態に左右されることなく、前記半導体装置に鮮明なマークを形成することができる。前記半導体装置に鮮明なマークを形成できるため、前記マークキレ、カケ、にじみ等のマーク起因の外観不良を低減することが可能となる。さらに半導体装置の組立て段階で保護膜４を形成するように構成したことにより、半導体装置の組立ラインのみで本発明を適用可能となる。
【００６７】
そして前記マーク５が形成された半導体装置１は切断工程に移行され、前記フィルムキャリア１８から個々の半導体装置１に切断することにより、図１及び図２に示すような半導体チップ２の他の主面に保護膜４を有し、かつ前記保護膜４にマーク５が形成された半導体装置１が得られる。
【００６８】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、本実施形態ではｆａｎ−ｉｎタイプのＣＳＰに適用した場合について具体的に説明したが、半導体チップの他の主面が露出した構造を有する半導体装置であればどのようなものでもよく、例えば図２２に示すように外部端子がリードで構成されているＴＣＰの半導体装置、或いはｆａｎ−ｏｕｔタイプのＣＳＰ、ＢＧＡ等の半導体装置に種々適用可能である。
【００６９】
また本実施形態では半導体ウエハの段階、或いはバンプ電極形成後のフィルムキャリアの段階で保護膜を形成する場合について説明したが、これに限定されるものではなく、例えば半導体装置毎にフィルムキャリアを切断した段階等でもよい。
【００７０】
さらに本実施形態では前記保護膜を塗布することにより形成する場合について説明したが、例えば保護基板を接着剤等により前記半導体チップの他の主面に貼付ける、或いは予めマークが形成された保護基板を接着剤等により前記半導体チップの他の主面に貼り付けることにより前記保護膜を形成するように構成してもよい。
【００７１】
また本実施形態では半導体チップの他の主面が露出した構造を有する半導体装置において、前記半導体チップの他の主面に形成された保護膜に、レーザマーク方式を用いて、所定のマークを形成する場合について説明したが、例えばインク方式によりマークを形成する等、前記半導体チップの他の主面に形成された保護膜にマークを形成できるものであれば、どのような構成でも良い。
【００７２】
さらに本実施形態ではマークとして、商標、製品名、ロット番号等を形成する場合について説明したが、前記保護膜上に形成される文字及び図等であればどのようなものでもよく、例えば半導体チップ或いは半導体装置の位置決め用のマークを形成してもよい。
【００７３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００７４】
すなわち、略四角形の板状で一主面に所定の回路が形成された半導体チップの他の主面が露出した構造の半導体装置において、前記半導体チップの一主面に設けられた複数の電極パッドと、前記電極パッドそれぞれに対応して設けられ、かつ前記電極パッドと電気的に接続された複数の外部端子と、前記電極パッドを覆う封止部と、前記半導体チップの他の主面に設けられた保護膜とを有し、前記保護膜の表面上に所定のマークを形成したことにより、前記半導体チップの機械的強度を向上し、前記半導体装置の信頼性を向上することができる。さらに前記半導体チップの他の主面に保護膜を形成し、前記保護膜上にマークを形成することにより、前記マークを鮮明に表示することができ、前記半導体装置の品質向上及び外観検査におけるマーク認識の安定化を図ることができる。また前記半導体チップの他の主面の表面状態に左右されことなく、マークの外観不良を低減でき、半導体装置の歩留まりを向上することができる。
【図面の簡単な説明】
【図１】本発明の一参考形態である半導体装置の概略構成を示す斜方投影図である。
【図２】本発明の一参考形態である半導体装置を示す平面図である。
【図３】本発明の一参考形態である半導体装置の図２Ａ−Ａ間断面図である。
【図４】本発明の一参考形態である半導体装置の製造方法を示すプロセスフローである。
【図５】本発明の一参考形態である半導体装置に用いられる保護膜付きの半導体チップの形成処理を示す断面図である。
【図６】本発明の一参考形態である半導体装置の製造に用いられるエラストマ付きフィルムキャリアの構成を示す平面図である。
【図７】本発明の一参考形態である半導体装置の製造に用いられるエラストマ付きフィルムキャリアの図 6 Ｂ−Ｂ間断面図である。
である。
【図８】本発明の一参考形態である半導体装置の半導体チップの貼り付け工程を示す平面図である。
【図９】本発明の一参考形態である半導体装置の半導体チップの貼り付け工程を示す図８Ｃ−Ｃ間断面図である。
【図１０】本発明の一参考形態である半導体装置のインナーリード接続を示す断面図である。
【図１１】本発明の一参考形態である半導体装置の樹脂封止を示す断面図である。
【図１２】本発明の一参考形態である半導体装置のバンプ形成工程を示す平面図である。
【図１３】本発明の一参考形態である半導体装置のバンプ形成工程を示す図１２Ｄ−Ｄ間断面図である。
【図１４】本発明の一参考形態である半導体装置のマーク形成工程を示す概略構成図である。
【図１５】本発明の一実施形態である半導体装置の製造方法を示すプロセスフローである。
【図１６】本発明の一実施形態である半導体装置の半導体チップの貼り付け工程を示す平面図である。
【図１７】本発明の一実施形態である半導体装置の半導体チップの貼り付け工程を示す図１６Ｅ―Ｅ間断面図である。
【図１８】本発明の一実施形態である半導体装置のインナーリード接続を示す断面図である。
【図１９】本発明の一実施形態である半導体装置の樹脂封止を示す断面図である。
【図２０】本発明の一実施形態である半導体装置のバンプ形成工程を示す断面図である。
【図２１】本発明の一実施形態である半導体装置の保護膜形成フローを示す断面図である。
【符号の説明】
１…半導体装置、２…半導体チップ、３…電極パッド、４…保護膜、５…マーク、６…エラストマ（弾性体）、７…バンプ接続部、８…配線、９…リード、１０…フィルム基材、１１…バンプ接続用孔部、１２…バンプ電極（外部端子）、１３…開口部、１４…封止部、１５…半導体ウエハ、１６…粘着テープ、１７…ダイシングライン、１８…フィルムキャリア、１９…スプロケットホール、２０…レーザ発振器、２１…レーザ光、２２…反射鏡、２３…マスク、２４…結像レンズ、２５…塗布液、２６…ディスペンサ、
Claims (2)
- 一主面及び前記一主面とは反対側の他の主面を有し、前記一主面に所定の回路及び複数の電極パッドが形成された半導体チップを有する半導体装置の製造方法であって、
フィルム基材上に、貼り付けられる複数の半導体チップのそれぞれの前記複数の電極パッドに対応し、一定間隔で設けられた複数のリードと、前記複数のリードにそれぞれ配線を介して接続されたバンプ接続部と、前記配線およびバンプ接続部を覆い、貼り付けられる半導体チップのそれぞれに対応し、一定間隔で設けられたエラストマとを有するフィルムキャリアを用意する工程と、
前記半導体チップが複数形成されている半導体ウエハを切断分離して個々の半導体チップを形成する工程と、
前記複数の半導体チップのそれぞれの一主面を、前記一定間隔で設けられたエラストマに連続的に貼り付ける工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの一主面に設けられた複数の電極パッドに、前記一定間隔で設けられた複数のリードをそれぞれ電気的に接続する工程と、
前記フィルムキャリアに搭載された状態で、前記一定間隔で設けられた複数のリードと電気的に接続された前記複数の電極パッドを覆う封止部を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の露出部に保護膜を形成する工程と、
前記フィルムキャリアに搭載された状態で、前記複数の半導体チップのそれぞれの他の主面の保護膜にマークを形成する工程と、
前記フィルムキャリアを切断することにより複数の半導体装置に分離することを特徴とする半導体装置の製造方法。 - 前記保護膜へのマークの形成は、レーザーマーク方式により行われることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06081498A JP3811567B2 (ja) | 1998-03-12 | 1998-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06081498A JP3811567B2 (ja) | 1998-03-12 | 1998-03-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260974A JPH11260974A (ja) | 1999-09-24 |
| JP3811567B2 true JP3811567B2 (ja) | 2006-08-23 |
Family
ID=13153207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06081498A Expired - Fee Related JP3811567B2 (ja) | 1998-03-12 | 1998-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3811567B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3827497B2 (ja) | 1999-11-29 | 2006-09-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP3872319B2 (ja) | 2001-08-21 | 2007-01-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP3530158B2 (ja) | 2001-08-21 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP4642436B2 (ja) * | 2004-11-12 | 2011-03-02 | リンテック株式会社 | マーキング方法および保護膜形成兼ダイシング用シート |
| KR100849181B1 (ko) * | 2007-04-12 | 2008-07-30 | 삼성전자주식회사 | 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법 |
| JP2010212724A (ja) * | 2010-05-17 | 2010-09-24 | Rohm Co Ltd | 半導体装置 |
| JP2013005099A (ja) * | 2011-06-14 | 2013-01-07 | Nippon Dempa Kogyo Co Ltd | 圧電デバイスとその製造方法 |
| JP5444382B2 (ja) * | 2012-01-16 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
| JP5946286B2 (ja) * | 2012-02-17 | 2016-07-06 | 新日本無線株式会社 | パワー半導体装置及びその製造方法 |
| JP7132198B2 (ja) * | 2019-09-27 | 2022-09-06 | 芝浦メカトロニクス株式会社 | 成膜装置及び埋込処理装置 |
| CN114834149B (zh) * | 2022-06-06 | 2024-10-01 | 福建金石能源有限公司 | 一种全开口网版及其制造方法 |
-
1998
- 1998-03-12 JP JP06081498A patent/JP3811567B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11260974A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337412B1 (ko) | 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법 | |
| JP4757398B2 (ja) | 半導体装置の製造方法 | |
| US8048781B2 (en) | Methods and systems for packaging integrated circuits | |
| US6916686B2 (en) | Method of manufacturing a semiconductor device | |
| US20080044945A1 (en) | Filling paste structure and process for WL-CSP | |
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| KR20050084598A (ko) | 테이핑된 리드 프레임 및 반도체 패키징에서 상기 리드프레임을 제조하고 사용하는 방법 | |
| JP2001085366A (ja) | 半導体ダイと概ね同じ大きさのフットプリントを有する半導体デバイス用パッケージ及びその製造プロセス | |
| US6204566B1 (en) | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures | |
| JP3811567B2 (ja) | 半導体装置の製造方法 | |
| US7528054B2 (en) | Semiconductor component with a thin semiconductor chip and a stiff wiring substrate, and methods for producing and further processing of thin semiconductor chips | |
| JP2002093830A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
| JP4848153B2 (ja) | 半導体装置の製造方法 | |
| JPWO2003028072A1 (ja) | 半導体装置の製造方法 | |
| JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
| JP2002110862A (ja) | 半導体装置とその製造方法 | |
| JP2004235612A (ja) | 半導体装置の製造方法 | |
| JP2002124527A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
| JP2004079816A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 | |
| JP3726115B2 (ja) | 半導体装置の製造方法 | |
| US20070117259A1 (en) | Semiconductor component and method of manufacture | |
| US12266583B2 (en) | Flip chip package unit and associated packaging method | |
| JP3418106B2 (ja) | 半導体装置およびその製造方法 | |
| US20220344231A1 (en) | Flip chip package unit and associated packaging method | |
| JP2002050720A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060420 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |