JP3787220B2 - チップ型発光素子 - Google Patents
チップ型発光素子 Download PDFInfo
- Publication number
- JP3787220B2 JP3787220B2 JP20468597A JP20468597A JP3787220B2 JP 3787220 B2 JP3787220 B2 JP 3787220B2 JP 20468597 A JP20468597 A JP 20468597A JP 20468597 A JP20468597 A JP 20468597A JP 3787220 B2 JP3787220 B2 JP 3787220B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- light emitting
- voltage
- emitting element
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Wire Bonding (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は携帯電話機やＰＨＳなどの携帯用電子機器の照明や表示用などの光源に用いられるのに適した小型で、基板からの高さが非常に低い薄型のチップ型発光素子に関する。さらに詳しくは、交流電圧駆動または静電気などにより発光素子に逆方向電圧や所定の電圧以上の順方向電圧が印加される場合にも発光素子がその静電気などにより破壊しにくいように保護素子が設けられているチップ型発光素子に関する。
【０００２】
【従来の技術】
携帯電話機やＰＨＳなどの携帯機器の小形化に伴い、それらに用いられる発光素子なども軽薄短小化が要求され、とくに高さが低い薄型のチップ型発光素子が要求されている。
【０００３】
この種の小形で薄型のチップ型発光素子は図５（ａ）に示されるように、基板１０の両端部に端子電極１、２が形成され、一方の端子電極１と接続され端子電極の一部となる電極上に発光ダイオード（以下、ＬＥＤという）チップ３がボンディングされてその下部電極が端子電極１と直接接続され、その上部電極が金線４により他方の端子電極２とワイヤボンディングされて、それぞれ電気的に接続されている。ＬＥＤチップ３は、たとえば図５（ｂ）に示されるように、ＧａＡｓやＧａＰなどからなるｎ型半導体層４１とｐ型半導体層４２との接合によるｐｎ接合面（発光層）４３が形成され、その両面に電極４４、４５が設けられることにより構成されている。この基板１０の表面側には、透明または乳白色のエポキシ樹脂などからなる樹脂によりＬＥＤチップ３や金線４を被覆して保護するパッケージ６が形成されている。
【０００４】
このような発光素子は、ダイオード構造になっているため、逆方向の電圧が印加されても電流が流れない整流作用を利用して、直流電圧を両電極間に印加しないで交流電圧を印加することにより、交流で順方向電圧になる場合にのみ電流が流れて発光する光を利用する使用方法も採用されている。
【０００５】
【発明が解決しようとする課題】
従来のチップ型発光素子は、ＬＥＤチップの厚さが０.３ｍｍ程度はあり、しかもワイヤボンディングがなされているため、基板からの高さを０.６ｍｍ程度より薄くすることは難しく、最終製品としては０.８〜１ｍｍ程度となってしまう。一方において、発光素子として用いられるＧａＡｓ系やＧａＰ系やチッ化ガリウム系などの化合物半導体では、逆方向に印加される電圧や高電圧に対して弱く、半導体層が破壊することがある。とくに、チッ化ガリウム系化合物半導体においては、その逆方向の耐圧が５０Ｖ程度と低く逆方向の印加電圧に対してとくに破壊しやすいこと、またバンドギャップエネルギーが大きいため、ＧａＡｓ系などを用いた発光素子より動作電圧も高くなること、などのため交流電圧の印加で半導体発光素子が破損したり、その特性が劣化するという問題がある。
【０００６】
また、交流電圧を印加する駆動でなくても、外部からサージ電圧などの大きな電圧が印加される場合、チッ化ガリウム系化合物半導体では順方向電圧でも１５０Ｖ程度で破壊されやすいという問題がある。
【０００７】
これらの逆方向電圧や静電気の印加に対する破壊を防止するため、半導体発光素子が組み込まれる回路内で、半導体発光素子と並列で半導体発光素子と逆方向にツェナーダイオードを組み込むことが行われる場合もある。しかし、回路内に組み込まれる前の製造工程や出荷に伴う搬送工程、または回路基板に組み込む際などのハンドリング時に静電気で破壊したり、外部回路でＬＥＤの他にダイオードなどを組み込むスペースや工数を必要とするという問題がある。
【０００８】
本発明はこのような問題を解決するためになされたもので、小形で非常に薄型でありながら、逆方向電圧や静電気などのサージ電圧の印加に対して強く、取扱が容易なチップ型発光素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明によるチップ型発光素子は、絶縁性基板と、該絶縁性基板の表面の両端部にそれらの一端部が一定間隙を有して対向するように設けられる第１および第２の端子電極と、前記第１および第２の端子電極にそれぞれ第１および第２の電極が導電性接着剤により直接接続される発光素子チップと、前記第１および第２の端子電極間に２つの電極がそれぞれ導電性接着剤により直接接続されるようにボンディングされる保護素子と、透光性樹脂からなり該保護素子および前記発光素子チップを被覆する樹脂パッケージとからなり、該保護素子は前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護する素子であると共に、前記発光素子チップおよび前記保護素子が並置してそれぞれの両電極が前記第１および第２の端子電極上に直接接続して設けられることにより、前記絶縁性基板の表面から前記樹脂パッケージの表面までの高さが０ . ５ｍｍ以下の薄さに形成されている。
【００１０】
ここに保護素子とは、発光素子チップに印加され得る逆方向電圧を短絡したり、発光素子チップの動作電圧より高い所定の電圧以上の順方向電圧をショートさせ得る素子を意味し、ツェナーダイオードやトランジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソースまたはドレインとを短絡した素子またはこれらの複合素子、ＩＣなどを含む。また、電極が直接接続されるとは、金線などのワイヤを介することなく、接触または導電性接着剤により接続されることを意味する。また、端子電極には発光素子が組み込まれる回路基板などと接続される電極部分と一体に形成されている金属部分のすべてを含む。
【００１１】
この構造にすることにより、ＬＥＤチップおよび保護素子の両方ともが直接第１および第２の端子電極に接続されているため、ワイヤボンディングを必要としない。そのため、ＬＥＤチップの上方にワイヤを張るスペースを必要としなくなり、非常に薄型のチップ型発光素子になると共に、保護素子が内蔵されているため、逆方向電圧や静電気のサージなどに対して破壊しにくい。
【００１２】
前記発光素子チップがチッ化ガリウム系化合物半導体からなり、前記保護素子がツェナーダイオードであれば、とくに逆電圧に弱く、また順方向でも高電圧の印加に弱いチッ化ガリウム系化合物半導体が用いられる青色系のチップ型発光素子において、逆方向電圧やサージ電圧などの印加に対して保護されるため好ましい。とくに保護素子としてツェナーダイオードが用いられることにより、発光素子チップに順方向にサージなどの高電圧が印加されてもツェナーダイオードのツェナー特性により、発光素子チップにダメージを与えることなく保護されると共に、通常の動作には何等の異常を来さない。ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１３】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。
【００１４】
本発明の半導体発光素子は、その一実施形態の平面および断面の説明図が図１に示されるように、絶縁性基板１０の表面の両端部に第１および第２の端子電極１、２がそれらの一端部が一定間隙を有して対向するように設けられている。そして、第１および第２の端子電極１、２に直接ｎ側電極３９およびｐ側電極３８がそれぞれ接続されるようにＬＥＤチップ３がボンディングされている。さらに、第１および第２の端子電極１、２間に２つの電極がそれぞれ直接電気的に接続されるように保護素子であるツェナーダイオードチップ５がボンディングされ、第１および第２の端子電極１、２間にＬＥＤチップ３と逆方向になるように電気的に接続されている。そしてその周囲が樹脂パッケージ６により覆われている。
【００１５】
絶縁性基板１０は、たとえばガラスクロスに耐熱性のＢＴ樹脂を含浸させたＢＴレジンなどの絶縁性の基板からなっている。また、端子電極１、２は基板状態でその表面と裏面にスクリーン印刷などにより銀ペーストが塗布され、乾燥させることにより表面および裏面の電極が形成される。この電極形成は複数個のチップ分をまとめて大きな基板の状態で行われ、各チップの電極側の境界の側面にはスロットが形成されている。そのため、表面および裏面の電極を形成する際にスロット内にも銀ペーストが付着して、図１（ｂ）に示されるように、側面にも電極が形成され、表面から裏面に亘って端子電極が形成される。
【００１６】
ＬＥＤチップ３は、たとえば青色系（紫外線から黄色）の発光色を有するチップの一例の断面図が図３に示されるように形成される。すなわち、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１の表面に、ＧａＮからなる低温バッファ層３２が０.０１〜０.２μｍ程度、クラッド層となるｎ形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層３５ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）３５が０.２〜１μｍ程度、それぞれ順次積層されて、その表面に電流拡散層３７を介してｐ側電極３８が形成されている。また、積層された半導体層３３〜３５の一部が除去されて露出したｎ形層３３にｎ側電極３９が設けられることにより形成されている。
【００１７】
ツェナーダイオードチップ５は、通常のシリコン半導体などからなり、不純物濃度の高い半導体のｐｎ接合に大きい逆方向電圧を印加すると電子がトンネル効果によってｐｎ接合を通って流れる現象を利用したものである。この逆方向の電流が流れ始める電圧（ツェナー電圧）はその不純物濃度により設定される。したがって、このツェナー電圧をＬＥＤチップ３の動作電圧より高い所定の電圧に設定しておき、ＬＥＤチップ３とツェナーダイオードチップ５とが並列で逆方向になるように第１および第２の端子電極１、２に接続することにより、ＬＥＤチップ３の動作に支障を来すことはない。
【００１８】
このＬＥＤチップ３が図１に示されるように、裏向きにしてｎ側電極３９とｐ側電極３８がそれぞれ第１および第２の端子電極１、２の上にそれぞれ位置するように載置され、予め塗布されている銀ペーストなどの導電性接着剤により接着されている。なお、ボンディングの際にＬＥＤチップ３の表面でｎ側電極とｐ形層との短絡の虞れがあるときは、電極以外のＬＥＤチップ３の表面に絶縁性の保護膜を設けておくことにより、その虞れはなくなる。また、ツェナーダイオードチップ５は横向きにしてその正電極が第１の端子電極に接触し、負電極が第２の端子電極２と接触するように載置されて銀ペーストなどの導電性接着剤によりボンディングされている。なお、ＬＥＤチップ３も上下両面にそれぞれｎ側電極およびｐ側電極が設けられる構造のものであれば、ツェナーダイオードチップ５と同様に横向きにしてそれぞれの電極が直接第１および第２の端子電極と接触するようにダイボンディングされる。そして、ツェナーダイオードチップ５を含めたこれらの周囲がＬＥＤチップ３により発光する光を透過する透明または乳白色のエポキシ樹脂などによりモールドされることにより、樹脂パッケージ６で被覆された本発明のチップ型発光素子が得られる。
【００１９】
本発明のチップ型発光素子によれば、ツェナーダイオードチップ５が内蔵されて図４にその等価回路図が示されているように、ＬＥＤチップ３とツェナーダイオードチップ５とが並列で、かつ、その極性が相互に逆になるように接続されている。そのため、ＬＥＤチップ３を駆動する電源が交流電源であっても、ＬＥＤチップ３に順方向の電圧になる位相のときは、ツェナーダイオードチップ５には逆方向電圧でツェナー電圧より低い電圧であるため電流は流れず、ＬＥＤチップ３に電流が流れて発光する。また、交流電源がＬＥＤチップ３に逆方向の電圧になる位相のときは、ツェナーダイオードチップ５を介して電流が流れる。そのため、交流電圧がＬＥＤチップ３に対して逆方向の電圧の位相となるときでも、ＬＥＤチップ３には逆方向の電圧は殆ど印加されない。また、静電気が印加される場合、その静電気がＬＥＤチップ３の逆方向であればツェナーダイオードチップ５を介して放電し、ＬＥＤチップ３に順方向である場合はその電圧がツェナー電圧より高ければツェナーダイオードチップ５を介して放電するためＬＥＤチップ３を保護し、ツェナー電圧より低ければＬＥＤチップ３を介して放電するが、その電圧は低い電圧であるためＬＥＤチップ３を損傷することはない。その結果、逆方向の電圧や静電気のサージに対して弱いＬＥＤチップ３であってもＬＥＤチップ３に高い電圧が印加されず、ＬＥＤチップ３を破損したり、劣化させたりすることがない。
【００２０】
一方、本発明のチップ型発光素子では、ＬＥＤチップ３およびツェナーダイオードチップ５は共にそれらの電極が第１および第２の端子電極１、２に直接接続されているため、全然ワイヤボンディングを必要としない。そのため、基板１０からの高さはＬＥＤチップ３およびツェナーダイオード５の高さより僅かに高い範囲で収まり、基板表面からの高さＨが０.５ｍｍより低い超薄型にもなし得る。また、横方向もＬＥＤチップ３とツェナーダイオードとを並べてボンディングすることができ、ワイヤボンディングの必要がないため、全然大きくする必要はない。その結果、小形で超薄型の、しかも静電気や逆方向の電圧の印加に対して保護し得る保護素子が内蔵されたチップ型の発光素子が得られる。
【００２１】
前述の例では、保護素子としてツェナーダイオードチップを用いたが、チップでなくてパッケージングされた製品状のものを使用してもよい。また、ツェナーダイオードでなくても通常のダイオードでも、ＬＥＤチップに対する逆方向の電圧に対して保護することができる。さらに、ダイオードでなくても、トランジスタをダイオード接続したものや、ＭＯＳＦＥＴのゲートとソースまたはドレインとを接続したもの、またはこれらを組み合わせてツェナーダイオードと同様に両方向に保護する複合素子またはＩＣなど、ダイオードと同様にＬＥＤチップを保護することができる素子であればよい。
【００２２】
また、前述の例では、発光素子としてチッ化ガリウム系化合物半導体を用いた青色系の半導体発光素子であったが、チッ化ガリウム系化合物半導体はとくに逆方向の電圧や高電圧により破壊されやすいため効果が大きい。しかし、これに限定されるものではなく、ＧａＡｓ系、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＩｎＰ系などの赤色系や緑色系の発光素子についても、保護素子が設けられることにより同様に逆方向電圧や静電気に対して強い半導体発光素子が得られる。
【００２３】
さらに、前述の例では、ＬＥＤチップ３の周囲を被覆する樹脂パッケージ６がＬＥＤチップ３で発光する光に対して透明な樹脂だけで被覆する構造のチップ型発光素子であったが、図２に示されるように、周囲が反射ケース９で囲まれて、上方に光を集光させる構造のものでも同様に保護素子を内蔵し、超薄型とすることができる。なお、図２で図１と同じ部分には同じ符号を付してその説明を省略する。
【００２４】
【発明の効果】
本発明によれば、ＬＥＤチップと保護素子が直接、端子電極に接続されているため、逆方向電圧の印加や静電気による高電圧の印加に対しても損傷することがなく、信頼性が大幅に向上する超薄型の発光素子が得られる。その結果、携帯電話機やＰＨＳなどの携帯機器のスイッチボタンなどに用いられる光源を非常に薄くすることができ、携帯機器などのさらなる軽薄短小に寄与すると共に、半製品や製品の状態での取扱もアースバンドの使用や静電気除去の特別な注意を払う必要がなくなり、作業効率が大幅に向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の平面および断面の説明図である。
【図２】図１の変形例を示す図である。
【図３】図１のＬＥＤチップの一例の断面説明図である。
【図４】図１の半導体発光素子の接続関係の等価回路図である。
【図５】従来のチップ型発光素子の一例の斜視説明図である。
【符号の説明】
１ 第１の端子電極
２ 第２の端子電極
３ ＬＥＤチップ
５ ツェナーダイオードチップ
１０ 絶縁性基板
【発明の属する技術分野】
本発明は携帯電話機やＰＨＳなどの携帯用電子機器の照明や表示用などの光源に用いられるのに適した小型で、基板からの高さが非常に低い薄型のチップ型発光素子に関する。さらに詳しくは、交流電圧駆動または静電気などにより発光素子に逆方向電圧や所定の電圧以上の順方向電圧が印加される場合にも発光素子がその静電気などにより破壊しにくいように保護素子が設けられているチップ型発光素子に関する。
【０００２】
【従来の技術】
携帯電話機やＰＨＳなどの携帯機器の小形化に伴い、それらに用いられる発光素子なども軽薄短小化が要求され、とくに高さが低い薄型のチップ型発光素子が要求されている。
【０００３】
この種の小形で薄型のチップ型発光素子は図５（ａ）に示されるように、基板１０の両端部に端子電極１、２が形成され、一方の端子電極１と接続され端子電極の一部となる電極上に発光ダイオード（以下、ＬＥＤという）チップ３がボンディングされてその下部電極が端子電極１と直接接続され、その上部電極が金線４により他方の端子電極２とワイヤボンディングされて、それぞれ電気的に接続されている。ＬＥＤチップ３は、たとえば図５（ｂ）に示されるように、ＧａＡｓやＧａＰなどからなるｎ型半導体層４１とｐ型半導体層４２との接合によるｐｎ接合面（発光層）４３が形成され、その両面に電極４４、４５が設けられることにより構成されている。この基板１０の表面側には、透明または乳白色のエポキシ樹脂などからなる樹脂によりＬＥＤチップ３や金線４を被覆して保護するパッケージ６が形成されている。
【０００４】
このような発光素子は、ダイオード構造になっているため、逆方向の電圧が印加されても電流が流れない整流作用を利用して、直流電圧を両電極間に印加しないで交流電圧を印加することにより、交流で順方向電圧になる場合にのみ電流が流れて発光する光を利用する使用方法も採用されている。
【０００５】
【発明が解決しようとする課題】
従来のチップ型発光素子は、ＬＥＤチップの厚さが０.３ｍｍ程度はあり、しかもワイヤボンディングがなされているため、基板からの高さを０.６ｍｍ程度より薄くすることは難しく、最終製品としては０.８〜１ｍｍ程度となってしまう。一方において、発光素子として用いられるＧａＡｓ系やＧａＰ系やチッ化ガリウム系などの化合物半導体では、逆方向に印加される電圧や高電圧に対して弱く、半導体層が破壊することがある。とくに、チッ化ガリウム系化合物半導体においては、その逆方向の耐圧が５０Ｖ程度と低く逆方向の印加電圧に対してとくに破壊しやすいこと、またバンドギャップエネルギーが大きいため、ＧａＡｓ系などを用いた発光素子より動作電圧も高くなること、などのため交流電圧の印加で半導体発光素子が破損したり、その特性が劣化するという問題がある。
【０００６】
また、交流電圧を印加する駆動でなくても、外部からサージ電圧などの大きな電圧が印加される場合、チッ化ガリウム系化合物半導体では順方向電圧でも１５０Ｖ程度で破壊されやすいという問題がある。
【０００７】
これらの逆方向電圧や静電気の印加に対する破壊を防止するため、半導体発光素子が組み込まれる回路内で、半導体発光素子と並列で半導体発光素子と逆方向にツェナーダイオードを組み込むことが行われる場合もある。しかし、回路内に組み込まれる前の製造工程や出荷に伴う搬送工程、または回路基板に組み込む際などのハンドリング時に静電気で破壊したり、外部回路でＬＥＤの他にダイオードなどを組み込むスペースや工数を必要とするという問題がある。
【０００８】
本発明はこのような問題を解決するためになされたもので、小形で非常に薄型でありながら、逆方向電圧や静電気などのサージ電圧の印加に対して強く、取扱が容易なチップ型発光素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明によるチップ型発光素子は、絶縁性基板と、該絶縁性基板の表面の両端部にそれらの一端部が一定間隙を有して対向するように設けられる第１および第２の端子電極と、前記第１および第２の端子電極にそれぞれ第１および第２の電極が導電性接着剤により直接接続される発光素子チップと、前記第１および第２の端子電極間に２つの電極がそれぞれ導電性接着剤により直接接続されるようにボンディングされる保護素子と、透光性樹脂からなり該保護素子および前記発光素子チップを被覆する樹脂パッケージとからなり、該保護素子は前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護する素子であると共に、前記発光素子チップおよび前記保護素子が並置してそれぞれの両電極が前記第１および第２の端子電極上に直接接続して設けられることにより、前記絶縁性基板の表面から前記樹脂パッケージの表面までの高さが０ . ５ｍｍ以下の薄さに形成されている。
【００１０】
ここに保護素子とは、発光素子チップに印加され得る逆方向電圧を短絡したり、発光素子チップの動作電圧より高い所定の電圧以上の順方向電圧をショートさせ得る素子を意味し、ツェナーダイオードやトランジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソースまたはドレインとを短絡した素子またはこれらの複合素子、ＩＣなどを含む。また、電極が直接接続されるとは、金線などのワイヤを介することなく、接触または導電性接着剤により接続されることを意味する。また、端子電極には発光素子が組み込まれる回路基板などと接続される電極部分と一体に形成されている金属部分のすべてを含む。
【００１１】
この構造にすることにより、ＬＥＤチップおよび保護素子の両方ともが直接第１および第２の端子電極に接続されているため、ワイヤボンディングを必要としない。そのため、ＬＥＤチップの上方にワイヤを張るスペースを必要としなくなり、非常に薄型のチップ型発光素子になると共に、保護素子が内蔵されているため、逆方向電圧や静電気のサージなどに対して破壊しにくい。
【００１２】
前記発光素子チップがチッ化ガリウム系化合物半導体からなり、前記保護素子がツェナーダイオードであれば、とくに逆電圧に弱く、また順方向でも高電圧の印加に弱いチッ化ガリウム系化合物半導体が用いられる青色系のチップ型発光素子において、逆方向電圧やサージ電圧などの印加に対して保護されるため好ましい。とくに保護素子としてツェナーダイオードが用いられることにより、発光素子チップに順方向にサージなどの高電圧が印加されてもツェナーダイオードのツェナー特性により、発光素子チップにダメージを与えることなく保護されると共に、通常の動作には何等の異常を来さない。ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１３】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。
【００１４】
本発明の半導体発光素子は、その一実施形態の平面および断面の説明図が図１に示されるように、絶縁性基板１０の表面の両端部に第１および第２の端子電極１、２がそれらの一端部が一定間隙を有して対向するように設けられている。そして、第１および第２の端子電極１、２に直接ｎ側電極３９およびｐ側電極３８がそれぞれ接続されるようにＬＥＤチップ３がボンディングされている。さらに、第１および第２の端子電極１、２間に２つの電極がそれぞれ直接電気的に接続されるように保護素子であるツェナーダイオードチップ５がボンディングされ、第１および第２の端子電極１、２間にＬＥＤチップ３と逆方向になるように電気的に接続されている。そしてその周囲が樹脂パッケージ６により覆われている。
【００１５】
絶縁性基板１０は、たとえばガラスクロスに耐熱性のＢＴ樹脂を含浸させたＢＴレジンなどの絶縁性の基板からなっている。また、端子電極１、２は基板状態でその表面と裏面にスクリーン印刷などにより銀ペーストが塗布され、乾燥させることにより表面および裏面の電極が形成される。この電極形成は複数個のチップ分をまとめて大きな基板の状態で行われ、各チップの電極側の境界の側面にはスロットが形成されている。そのため、表面および裏面の電極を形成する際にスロット内にも銀ペーストが付着して、図１（ｂ）に示されるように、側面にも電極が形成され、表面から裏面に亘って端子電極が形成される。
【００１６】
ＬＥＤチップ３は、たとえば青色系（紫外線から黄色）の発光色を有するチップの一例の断面図が図３に示されるように形成される。すなわち、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１の表面に、ＧａＮからなる低温バッファ層３２が０.０１〜０.２μｍ程度、クラッド層となるｎ形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層３５ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）３５が０.２〜１μｍ程度、それぞれ順次積層されて、その表面に電流拡散層３７を介してｐ側電極３８が形成されている。また、積層された半導体層３３〜３５の一部が除去されて露出したｎ形層３３にｎ側電極３９が設けられることにより形成されている。
【００１７】
ツェナーダイオードチップ５は、通常のシリコン半導体などからなり、不純物濃度の高い半導体のｐｎ接合に大きい逆方向電圧を印加すると電子がトンネル効果によってｐｎ接合を通って流れる現象を利用したものである。この逆方向の電流が流れ始める電圧（ツェナー電圧）はその不純物濃度により設定される。したがって、このツェナー電圧をＬＥＤチップ３の動作電圧より高い所定の電圧に設定しておき、ＬＥＤチップ３とツェナーダイオードチップ５とが並列で逆方向になるように第１および第２の端子電極１、２に接続することにより、ＬＥＤチップ３の動作に支障を来すことはない。
【００１８】
このＬＥＤチップ３が図１に示されるように、裏向きにしてｎ側電極３９とｐ側電極３８がそれぞれ第１および第２の端子電極１、２の上にそれぞれ位置するように載置され、予め塗布されている銀ペーストなどの導電性接着剤により接着されている。なお、ボンディングの際にＬＥＤチップ３の表面でｎ側電極とｐ形層との短絡の虞れがあるときは、電極以外のＬＥＤチップ３の表面に絶縁性の保護膜を設けておくことにより、その虞れはなくなる。また、ツェナーダイオードチップ５は横向きにしてその正電極が第１の端子電極に接触し、負電極が第２の端子電極２と接触するように載置されて銀ペーストなどの導電性接着剤によりボンディングされている。なお、ＬＥＤチップ３も上下両面にそれぞれｎ側電極およびｐ側電極が設けられる構造のものであれば、ツェナーダイオードチップ５と同様に横向きにしてそれぞれの電極が直接第１および第２の端子電極と接触するようにダイボンディングされる。そして、ツェナーダイオードチップ５を含めたこれらの周囲がＬＥＤチップ３により発光する光を透過する透明または乳白色のエポキシ樹脂などによりモールドされることにより、樹脂パッケージ６で被覆された本発明のチップ型発光素子が得られる。
【００１９】
本発明のチップ型発光素子によれば、ツェナーダイオードチップ５が内蔵されて図４にその等価回路図が示されているように、ＬＥＤチップ３とツェナーダイオードチップ５とが並列で、かつ、その極性が相互に逆になるように接続されている。そのため、ＬＥＤチップ３を駆動する電源が交流電源であっても、ＬＥＤチップ３に順方向の電圧になる位相のときは、ツェナーダイオードチップ５には逆方向電圧でツェナー電圧より低い電圧であるため電流は流れず、ＬＥＤチップ３に電流が流れて発光する。また、交流電源がＬＥＤチップ３に逆方向の電圧になる位相のときは、ツェナーダイオードチップ５を介して電流が流れる。そのため、交流電圧がＬＥＤチップ３に対して逆方向の電圧の位相となるときでも、ＬＥＤチップ３には逆方向の電圧は殆ど印加されない。また、静電気が印加される場合、その静電気がＬＥＤチップ３の逆方向であればツェナーダイオードチップ５を介して放電し、ＬＥＤチップ３に順方向である場合はその電圧がツェナー電圧より高ければツェナーダイオードチップ５を介して放電するためＬＥＤチップ３を保護し、ツェナー電圧より低ければＬＥＤチップ３を介して放電するが、その電圧は低い電圧であるためＬＥＤチップ３を損傷することはない。その結果、逆方向の電圧や静電気のサージに対して弱いＬＥＤチップ３であってもＬＥＤチップ３に高い電圧が印加されず、ＬＥＤチップ３を破損したり、劣化させたりすることがない。
【００２０】
一方、本発明のチップ型発光素子では、ＬＥＤチップ３およびツェナーダイオードチップ５は共にそれらの電極が第１および第２の端子電極１、２に直接接続されているため、全然ワイヤボンディングを必要としない。そのため、基板１０からの高さはＬＥＤチップ３およびツェナーダイオード５の高さより僅かに高い範囲で収まり、基板表面からの高さＨが０.５ｍｍより低い超薄型にもなし得る。また、横方向もＬＥＤチップ３とツェナーダイオードとを並べてボンディングすることができ、ワイヤボンディングの必要がないため、全然大きくする必要はない。その結果、小形で超薄型の、しかも静電気や逆方向の電圧の印加に対して保護し得る保護素子が内蔵されたチップ型の発光素子が得られる。
【００２１】
前述の例では、保護素子としてツェナーダイオードチップを用いたが、チップでなくてパッケージングされた製品状のものを使用してもよい。また、ツェナーダイオードでなくても通常のダイオードでも、ＬＥＤチップに対する逆方向の電圧に対して保護することができる。さらに、ダイオードでなくても、トランジスタをダイオード接続したものや、ＭＯＳＦＥＴのゲートとソースまたはドレインとを接続したもの、またはこれらを組み合わせてツェナーダイオードと同様に両方向に保護する複合素子またはＩＣなど、ダイオードと同様にＬＥＤチップを保護することができる素子であればよい。
【００２２】
また、前述の例では、発光素子としてチッ化ガリウム系化合物半導体を用いた青色系の半導体発光素子であったが、チッ化ガリウム系化合物半導体はとくに逆方向の電圧や高電圧により破壊されやすいため効果が大きい。しかし、これに限定されるものではなく、ＧａＡｓ系、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＩｎＰ系などの赤色系や緑色系の発光素子についても、保護素子が設けられることにより同様に逆方向電圧や静電気に対して強い半導体発光素子が得られる。
【００２３】
さらに、前述の例では、ＬＥＤチップ３の周囲を被覆する樹脂パッケージ６がＬＥＤチップ３で発光する光に対して透明な樹脂だけで被覆する構造のチップ型発光素子であったが、図２に示されるように、周囲が反射ケース９で囲まれて、上方に光を集光させる構造のものでも同様に保護素子を内蔵し、超薄型とすることができる。なお、図２で図１と同じ部分には同じ符号を付してその説明を省略する。
【００２４】
【発明の効果】
本発明によれば、ＬＥＤチップと保護素子が直接、端子電極に接続されているため、逆方向電圧の印加や静電気による高電圧の印加に対しても損傷することがなく、信頼性が大幅に向上する超薄型の発光素子が得られる。その結果、携帯電話機やＰＨＳなどの携帯機器のスイッチボタンなどに用いられる光源を非常に薄くすることができ、携帯機器などのさらなる軽薄短小に寄与すると共に、半製品や製品の状態での取扱もアースバンドの使用や静電気除去の特別な注意を払う必要がなくなり、作業効率が大幅に向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の平面および断面の説明図である。
【図２】図１の変形例を示す図である。
【図３】図１のＬＥＤチップの一例の断面説明図である。
【図４】図１の半導体発光素子の接続関係の等価回路図である。
【図５】従来のチップ型発光素子の一例の斜視説明図である。
【符号の説明】
１ 第１の端子電極
２ 第２の端子電極
３ ＬＥＤチップ
５ ツェナーダイオードチップ
１０ 絶縁性基板
Claims (1)
- 絶縁性基板と、該絶縁性基板の表面の両端部にそれらの一端部が一定間隙を有して対向するように設けられる第１および第２の端子電極と、前記第１および第２の端子電極にそれぞれ第１および第２の電極が導電性接着剤により直接接続される発光素子チップと、前記第１および第２の端子電極間に２つの電極がそれぞれ導電性接着剤により直接接続されるようにボンディングされる保護素子と、透光性樹脂からなり該保護素子および前記発光素子チップを被覆する樹脂パッケージとからなり、該保護素子は前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護する素子であると共に、前記発光素子チップおよび前記保護素子が並置してそれぞれの両電極が前記第１および第２の端子電極上に直接接続して設けられることにより、前記絶縁性基板の表面から前記樹脂パッケージの表面までの高さが０ . ５ｍｍ以下の薄さに形成されてなるチップ型発光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20468597A JP3787220B2 (ja) | 1997-07-30 | 1997-07-30 | チップ型発光素子 |
| US09/003,145 US6054716A (en) | 1997-01-10 | 1998-01-06 | Semiconductor light emitting device having a protecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20468597A JP3787220B2 (ja) | 1997-07-30 | 1997-07-30 | チップ型発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154801A JPH1154801A (ja) | 1999-02-26 |
| JP3787220B2 true JP3787220B2 (ja) | 2006-06-21 |
Family
ID=16494621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20468597A Expired - Lifetime JP3787220B2 (ja) | 1997-01-10 | 1997-07-30 | チップ型発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3787220B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1597764A1 (de) | 2003-02-28 | 2005-11-23 | Osram Opto Semiconductors GmbH | Optoelektronisches bauteil mit strukturiert metallisiertem gehäusekörper, verfahren zur herstellung eines derartigen bauteils und verfahren zur strukturierten metallisierung eines kunststoff enthaltenden körpers |
| US7718451B2 (en) | 2003-02-28 | 2010-05-18 | Osram Opto Semiconductor Gmbh | Method for producing an optoelectronic device with patterned-metallized package body and method for the patterned metalization of a plastic-containing body |
| JP3841092B2 (ja) | 2003-08-26 | 2006-11-01 | 住友電気工業株式会社 | 発光装置 |
| JP2005191530A (ja) | 2003-12-03 | 2005-07-14 | Sumitomo Electric Ind Ltd | 発光装置 |
| JP2005347080A (ja) * | 2004-06-02 | 2005-12-15 | Sanyo Electric Co Ltd | 電池 |
| JP2006156588A (ja) * | 2004-11-26 | 2006-06-15 | Seiwa Electric Mfg Co Ltd | 発光ダイオード |
| JP2006179511A (ja) | 2004-12-20 | 2006-07-06 | Sumitomo Electric Ind Ltd | 発光装置 |
| DE102009015963A1 (de) * | 2009-04-02 | 2010-10-07 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
-
1997
- 1997-07-30 JP JP20468597A patent/JP3787220B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154801A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3673621B2 (ja) | チップ型発光素子 | |
| KR100765075B1 (ko) | 질화물 반도체 발광 소자 및 그 제조방법 | |
| US7683396B2 (en) | High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts | |
| KR100686416B1 (ko) | 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법 | |
| JP3686569B2 (ja) | 半導体発光装置及びそれを用いた表示装置 | |
| JP3559435B2 (ja) | 半導体発光素子 | |
| US20060267040A1 (en) | High-brightness LED with protective function of electrostatic discharge damage | |
| JP2002314138A (ja) | 発光装置 | |
| US20070090378A1 (en) | Nitride-based semiconductor light emitting diode | |
| JPH10200159A (ja) | 半導体発光素子 | |
| KR20110128741A (ko) | 반도체 발광소자, 발광 장치, 조명 장치, 표시 장치, 신호등 및 도로 정보 장치 | |
| JP3348843B2 (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JP2001217461A (ja) | 複合発光素子 | |
| KR19990013508A (ko) | 반도체 발광소자 | |
| JP2001036140A (ja) | 静電対策表面実装型ｌｅｄ | |
| JP3787220B2 (ja) | チップ型発光素子 | |
| JP3764255B2 (ja) | 半導体発光素子 | |
| KR102131853B1 (ko) | 발광다이오드 어레이 | |
| JPH11354836A (ja) | フルカラー半導体発光装置 | |
| JP2002185049A (ja) | フリップチップ発光ダイオードおよびフリップチップ静電放電保護チップをパッケージにおける電極にダイレクトボンディングする方法 | |
| JP3723328B2 (ja) | 半導体発光素子 | |
| JP2002335012A (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JPH11103096A (ja) | 半導体発光素子 | |
| JPH10321915A (ja) | 半導体発光素子 | |
| JPH11112026A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |