JP3787159B2 - フェーズドアレイレーダ用回路モジュール - Google Patents

Description

本発明はフェーズドアレイレーダ用回路モジュールに関する。
フェーズドアレイレーダは機械的に走査されるレーダの問題を克服すべく二十年以上にわたり開発が行われてきた。後で説明する実施例では通常、サーボモータによって回転する反射型パラボラアンテナ（dish antenna）が使用される。アンテナとサーボモータは共に高価且つ扱いにくく、最大ビーム走査速度は慣性とアンテナアセンブリの限られたモータ出力によって制約を受ける。
フェーズドアレイレーダシステムでは、ビーム指向（beamsteering）またはビーム形成、即ち、レーダ送信または受信方向の制御は機械的に代わり電子的である。このようなシステムはレーダ信号形成／受信回路にそれぞれ接続されたアンテナエレメントで構成するアレイからなる。各アンテナエレメントはレーダ周波数（ＲＦ）電力が供給されると放射し、受信信号を形成することによって適正周波数の入射波に応答する。受信信号は局部発振器（ＬＯ）信号とのミキシングによって中間周波数（ＩＦ）に変換される、即ち従来のスーパヘテロダイン検出が採用される。送信時、出力レーダビームの方向はアレイの個々のアンテナエレメントへのＲＦドライブ信号間の位相関係に従い制御される。ドライブ信号が総て互いに同相であれば、出力ビームの方向はプレーナーシステムの場合、フェーズドアレイに対し垂直（“オンボアサイト”）である。ドライブ信号の位相がアレイを横切るアンテナエレメント位置に関し、直線的に変化すれば、出力ビームはアレイボアサイトに対し角度をなすように傾斜する。位相の位置の変化速度を変えると出力ビームの傾斜が変化し、受信した信号の位相をアレイ位置の関数として出力する。これはアレイを横切るＬＯ位相を変化させることによって、あるいは受信した信号の経路に異なる遅延を挿入することによって達成できる。受信と送信の双方において、個々の各アレイエレメントでの信号位相の制御が可変フェーズドアレイレーダにとって必要不可欠である。従来の位相シフタには長さが切り替えられる送信ライン、フェライト素子またはインダクタとキャパシタとからなるスイッチングネットワークが用いられる。それらは大きく、高価であり、不完全である。
フェーズドアレイレーダの開発は、位相制御とレーダ周波数と電力の増大という相いれない要求により抑制されてきた。周波数に反比例する所与の角度分解能を得るため、アンテナサイズを縮小するためには、できるだけ高い周波数を使用することが望ましい。しかし、レーダ周波数が高くなるにつれ、レーダ信号源のコストが増大し、得られる出力は低下する。その上、より高い周波数に適した電子構成要素のコストは非常に高く、入手が困難である。例えばシリコン集積回路は、フェーズドアレイを動作させることが求められるＧＨｚ周波数での使用には不適である。これはＧＨｚ周波数での動作に適したＧａＡｓモノリシックマイクロウェーブ集積回路（ＭＭＩＣ）の開発に至らしめた。
各アンテナエレメントにはＭｉｃｒｏｗａｖｅ ｊｏｕｒｎａｌ、１９８７年９月、ページ１６７〜１７２においてウィズマン（Wisseman）等によって記載されているように、各アンテナエレメントに送信／受信回路モジュールを備えることがフェーズドアレイの現在における設計原理である。このモジュールには位相制御のための位相シフタと、送信電力増幅器と、受信信号のための低ノイズ増幅器とが組み込まれる。それは１ＧＨｚよりかなり高い周波数に使用するものであり、１３．０×４．５×０．１５ｍｍの寸法を有するＧａＡｓチップからなる。位相シフタは、４ビットのデジタル入力で制御されるスイッチによって選択可能な１６種の位相角度からの選択を提供するアナログ電子回路である。チップ面積の半分以上は位相シフタのために占有され、従って位相シフタはチップコストと、故障率と、製造不良にかなり影響する。この種のチップは極めて高いコストと低い歩留まりを特徴とする。
受信モードで動作するフェーズドアレイに個々の位相シフタを使用することは避けられる。このアプローチはデジタル化とコンピュータ内部でのデジタル信号の処理に先行する個々のアンテナ信号の従来の周波数下降変換を含む。コンピュータはデジタル信号をそれぞれの重み係数によって乗算し、受信ビーム形成に対応する結果を生成するように形成される積を足し合わせる。しかし、送信モードについてはこの手順に相当するものはない。
制御可能な位相シフトを達成する上での問題を解決する試みとして、アナログＲＦ波形の直接的なデジタル合成技術が開発された。この技術はＲＦ Ｄｅｓｉｇｎ、１９８８年３月、ページ２７〜３１においてザブレル（R. J. Zavrel）によって記載されている。これには必要なアナログ波形をデジタル数値のセットとしてメモリ内に記憶すること、および選択した周波数に適切な速度で連続的に該数値を読み取ることが含まれる。デジタル−アナログコンバータに供給されるデジタル数値の流れが供給される。コンバータ出力は必要とされる波形である。位相の切り替えは単にスタ−トアドレスを変更することで得られる。このアプローチはアナログ位相シフタ回路を用いるのに比べ、かなり便利なものである。また、フェーズドアレイシステム内のいずれかに生じる精度不良によってもたらされるエラーを補償する十分な柔軟性（flexibility）という大きな利点も有する。例えば、単一のアレイモジュール増幅器によりもたらされる位相シフトは較正時に検出し得る。これはスタートアドレスを変更することによって該モジュールに与えられる位相シフトで補償される。
しかし、直接的なデジタル合成は、現在発生可能な最大周波数がコンパクトフェーズドアレイレーダに必要とされるものに比べ１／１０以下であるという問題がある。コンパクトフェーズドアレイは数ＧＨｚまたはそれ以上の送信周波数を必要とするが、しかるにデジタル合成は幾百ＭＨｚの周波数に限定される。この不利な点にも関わらず、レーダ周波数で動作するアナログ位相シフタ回路はウィズマン等によって記載された技術の水準のまま、フェーズドアレイ送信モードにいまだに採用されている。
ＲＦアナログ位相シフタを必要としないフェーズドアレイレーダに回路モジュールを提供することが本発明の目的である。
該モジュールは、レーダ周波数（ＲＦ）受信信号を中間周波数（ＩＦ）に変換する下方への変換手段と、他の同様なモジュールに組み合わせたときにレーダ受信ビームを形成するビーム形成手段とを含み、該ビーム形成手段がデジタル制御される位相を有するＩＦの局部発振器（ＬＯ）信号を形成する構成のＬＯ信号形成手段と、ＩＦ信号にＬＯ信号をミキシングする構成のＩＦミキシング手段とからなる。
本発明はビーム形成を行うためのＲＦアナログ位相シフタを必要としないという利点を提供する。位相制御はＲＦでは不適切と考えられる低コストの技術を採用し得るようにするＩＦでデジタル的に達成される。以下に詳述するように、これは本発明を市販されている大量生産の構成要素を使用した比較的安価な構造とする。
一実施例において、本発明のモジュールは受信と送信の両モードで動作する構成であり、下方変換手段は可逆動作可能であり、受信モードではイメージ除去ミキサとして構成され、送信モードでは単側波帯上方コンバータとしても構成され、ＬＯ信号生成手段によって形成される位相制御信号にＲＦ信号を結合させる。この実施例では、モジュールには送信信号と受信信号の経路を規定するように構成されたスイッチング手段を含めることができる。これは更に、送信すべき信号と受信信号とをそれぞれ増幅する構成を有しており、出力を他方の増幅器の入力に接続する二つの増幅器を含むこともできる。可逆下方変換手段を使用することにより、従来技術に比べ位相アレイモジュールに必要とされる回路の数がかなり軽減される。
モジュールは複数のビームを形成するために、複数の同じようなＬＯ信号形成手段とＩＦミキシング手段を含む。ＩＦミキシング手段は複数の同じようなモジュールにより行われるＬＯ信号とＩＦ信号のミキシングを介し形成されるアナログ信号を加算することによってレーダ受信ビームを形成する構成のアナログ加算手段に接続ができる。
ＬＯ信号形成手段はＬＯ信号を直接的にデジタル合成する構成にすることができる。これはまた、アナログＩＦ基準信号と二つのデジタル位相制御信号を受信し、それらから位相の制御されたＬＯ信号を形成する別の構成にすることもできる。この二番目の代替構成においては、ＬＯ信号形成手段はデジタル位相制御信号を供給する制御バスと、デジタル位相制御信号をアナログ電圧に変換するＤ／Ａ変換手段と、ＩＦ基準信号とデジタル位相制御信号との入力に応答し、位相の制御されたＬＯ信号を形成するシリコンベクトルモジュレータ集積回路とを含むことができる。
モジュールに組み込まれた下方変換手段はＲＦ増幅器とＲＦミキサとを含む集積回路で構成することができる。
本発明のモジュールは、同じような受信器モジュールからなるフェーズドアレイと送信機モジュールからなる別のアレイとの組み合わせからなる受信器モジュールにすることができる。ＬＯ信号形成手段は、デジタル位相制御信号を供給する手段と、デジタル位相制御信号をアナアログ電圧に変換するＤ／Ａ変換手段と、ＩＦ基準信号とデジタル位相制御信号との入力に応答し、位相の制御されたＬＯ信号を形成するシリコンベクトルモジュレータ集積回路とを含み、更に、各送信機はデジタル位相制御信号を供給する制御バスと、デジタル位相制御信号をアナログ電圧に変換するＤ／Ａ変換手段と、ＩＦ基準信号とデジタル位相制御信号との入力に応答し、位相を制御したＩＦ信号を形成するシリコンベクトルモジュレータ集積回路と、レーダ送信信号を形成すべくＲＦ基準信号に位相を制御したＩＦ信号をミキシングするミキシング手段とからなる。
好ましい実施例では、本発明のモジュールは複数のビームを形成するために、複数の同じようなＬＯ信号形成手段とＩＦミキシング手段とからなる。
本発明が十分に理解されるよう、その実施例を添付図面を参照して説明する。
第１図はフェーズドアレイレーダ装置の構成図である。
第２図及び第３図は受信と送信のモードとしてそれぞれ示す本発明によるモジュールの回路図であり、モジュールは第１図の装置に使用するものである。
第４図は第２図及び第３図に示すモジュールに使用する可逆ＲＦミキサの回路図である。
第５図及び第６図は本発明の別のフェーズドアレイ回路モジュールの概略図である。
第７図はモジュールのアレイに用いるアナログビーム形成回路と協働して多数のビームを形成する本発明によるモジュールの回路図である。
第８図はデジタルビーム形成回路を用いた本発明によるモジュールの回路図である。
第９図は受信／送信操作に用いる、信号位相の制御用シリコンベクトルモジュレータを含む、本発明による回路モジュールの概略図である。
第１０図は信号位相の制御用シリコンベクトルモジュレータを含む本発明による、別個の受信器モジュールと送信機モジュールの概略図であり、受信器モジュールにはＲＦ下方変換のための集積回路が含まれる。
第１図は、全体を１０で示すフェーズドアレイレーダ装置の電子回路の系統的構成図である。装置１０はそれぞれアンテナ放射エレメント１４を備えた若干数の個別の電子モジュール１２からなる。モジュール１２とアンテナ１４は同じような構造であり、幾つかの実施例では各アンテナ１４はその関連のモジュール１２の回路ボード（図示せず）に実装できる。アンテナ１４（その内の三つを示す）はプレーナアレイを形成するように構成される。
コヒーレント基準信号ジェネレータ１６とクロック信号ジェネレータ１８は各電力分割器２０と２２を介し各モジュール１２に接続される。モジュール１２からの出力信号はバス２４から中央プロセッサ２６、即ちデジタルコンピュータに送られる。三つのモジュール１２だけがはっきり図示されているが、２８のような不連続の接続部で示されるように装置１０は多数のモジュールを含む。
第２図と第３図を同様に参照すると、フェーズドアレイレーダモジュール１２用の本発明による電子回路４０が示されている。第２図と第３図に、受信用と送信用にそれぞれ構成された回路４０が示されている。回路４０はモジュールアンテナエレメント１４（図示せず）に接続されたサーキュレータ４２を含む。サーキュレータ４２はレーダ周波数（ＲＦ）電力増幅器４４からの信号を送信し、受信した信号を第一の単極双投（ＳＰＤＴ）スイッチ４６ａの極に送る。スイッチ４６ａは受信投入部Ｒ（receive throw）と送信投入部Ｔ（transmit throw）を低ノイズ増幅器４８と整合負荷５０にそれぞれ接続する。増幅器４４と４８は第二ＳＰＤＴスイッチ４６ｂの送信投入部Ｔと受信投入部Ｒに接続される。スイッチ４６ｂの極は、ＲＦ電力スプリッタ（分割器）／コンバイナ（複合器）５２に接続され、該ポートには二つのＲＦダイオードミキサ回路（ミキサ）５４ａと５４ｂのＲＦ信号入力／出力（Ｉ／Ｏ）ポートも接続される。
第一直角位相（９０度）ハイブリッドカプラ５６はミキサ５４ａと５４ｂの基準入力ｒと、整合負荷５８と、コヒーレント基準信号ジェネレータ１６（図示せず）とに接続される。
ＲＦミキサ５４ａと５４ｂは以下に詳しく説明するように可逆動作ができる。これらは中間周波数（ＩＦ）信号Ｉ／Ｏポートｉを第三及び第四のＳＰＤＴスイッチ４６ｃ、４６ｄにそれぞれ接続し、各ポートｉは各スイッチの極に接続される。スイッチ４６ｃと４６ｄは送信投入部を第五及び第六のＳＰＤＴスイッチ４６ｅと４６ｆの送信投入部Ｔにそれぞれ接続し、受信投入部Ｒを第二直角位相（９０度）ハイブリッドカプラ６０に接続する。カプラ６０は整合負荷６２と同相ＩＦ電力スプリッタ６４とに接続される。二つのＩＦダイオードミキサ６６ａと６６ｂはＩＦ信号入力ポートｓを電力スプリッタ６４に接続し、それらはまた、基準信号入力ｒを第五及び第六のＳＰＤＴスイッチ４６ｅ、４６ｆの受信投入部Ｒに接続する。スイッチ４６ｅと４６ｆは、直接デジタル合成（ＤＤＳ）ジェネレータ６８ａと６８ｂとにそれぞれ接続された極を有し、これらジェネレータはクロック信号ジェネレータ１８（図示せず）からの出力を生成する。
ＩＦミキサ６６ａと６６ｂはベースバンド出力ｂをアナログ−デジタルコンバータ（ＡＤＣ）７０ａと７０ｂにそれぞれ接続する。ＡＤＣ７０ａと７０ｂからの出力はデジタルバス７２から中央プロセッサ２６（図示せず）に送られる。
回路４０は以下のように受信モードで動作する。第２図に示すように、４６ａ〜４６ｆを含む六つのＳＰＤＴスイッチの全てはＲ位置に設定される。アンテナ１４によって受信されたレーダリターン信号はサーキュレータ４２に送られ、第一スイッチ４６ａを介し低ノイズ増幅器４８に送られる。増幅されたリターン信号は第二スイッチ４６ｂを介してＲＦスプリッタ／コンバイナ５２に送られ、第一ミキサ５４ａと５４ｂの各入力に供給される二つの等しい同相信号に分割される。これらのミキサは９０度ハイブリッドカプラ５６からの同相（Ｉ）基準信号と直角位相（Ｑ）基準信号をもそれぞれ受信する。カプラ５６はジェネレータ１６によって供給されるコヒーレント基準信号から通常の方法でこれらの信号を抽出する。不要な信号は整合負荷５８に吸収される。コヒーレント基準信号は局部（ＬＯ）として用いられ、ｆ_LOの所定の周波数を有する。
ミキサ５４ａと５４ｂの各々はＬＯ基準信号とアンテナ信号をそのポートｒとｓ上でミキシングし、ｉにおいてスイッチ４６ｃと４６ｄに出力されるＩＦ信号を出力供給する。これらのＩＦ信号は、上側と下側のレーダ周波数に対応する信号に分離させる第二直角位相ハイブリッドカプラ６０に送られる、即ちレーダ信号はｆ_IFが５４ａ／５４ｂでのミキシングで得られる中間周波数であるｆ_LO−ｆ_IFおよびｆ_LO＋ｆ_IFなる周波数でアンテナ１４によって受信される。カプラ６０はこれらレーダ周波数の内の一周波数の信号に相当する周波数下方変換したものをＩＦスプリッタ／コンバイナ６４に対し経路付けし、他の信号に相当するものは第二整合負荷６２に吸収される。いずれの信号を更に処理するか、何れの信号を負荷６２で除去するかは、設計上の問題である。エレメント５２〜６４の組み合せは、レーダ周波数ｆ_LO±ｆ_IFの内の一周波数が効果的に除去される点でイメージ除去ミキサとして機能する。
実際には、以下に説明するように、レーダ周波数ｆ_LO＋ｆ_IFとｆ_LO−ｆ_IFの内の一方だけが送信モード時に使用される。レーダリターンはこの送信周波数に限られる。しかし、不要なノイズとイメージ周波数帯域からの干渉が抑制されるよう、他の周波数に対応する信号を除去することが重要である。
ＩＦスプリッタ／コンバイナ６４は、ハイブリッドカプラ６０からのＩＦ信号をＩＦミキサ６６ａと６６ｂそれぞれへのｓにおける入力への二つの等しい同相信号（in-phase signal）に分割する。これらのミキサはＤＤＳジェネレータ６８ａと６８ｂによって形成され、スイッチ４６ｅと４６ｆとをそれぞれ介し経路指定される同相と直角位相のＩＦ基準信号のｒ入力を受信する。ＩＦミキサ６６ａと６８ｂはドップラシフトされたＩＦに予め下方変換されたレーダ信号からＩＦのＤＤＳ信号を減算して得られる差周波数信号を出力する。これによってＡＤＣ７０ａと７０ｂには、更なる周波数の下方変換によりそれぞれ得られる同相と直角位相のベースバンド（ドップラ）周波数信号が供給される。ＡＤＣ７０ａと７０ｂはバス７２を介しての更なる送信に備えベースバンド信号をデジタル化する。中央プロセッサ２６は総てのモジュール１２からデジタル化された信号を受信する。これは、この技術分野で知られている方法でモジュール１２からのデジタル化信号の組み合せ加算することによってレーダ受信ビームを形成する。他の従来技術による機能、例えばドップラフィルタ処理とターゲット検出アルゴリズムも実行できる。
回路４０は送信時に以下のように動作する。第３図に示したように、スイッチ４６ａ〜４６ｆはそれらのＴ位置に設定される。これはＤＤＳジェネレータ６８ａと６８ｂからのクロックから得られる同相のＩＦ基準信号と直角位相ＩＦ基準信号とをＲＦミキサ５４ａと５４ｂにそれぞれ経路付けする。ＩＦ基準信号は、逆方向に動作しているＲＦミキサによって周波数ｆ_LOのコヒーレント信号にミキシングされる。これにより、ＲＦミキサ出力部ｓの各々に和周波数ｆ_LO＋ｆ_IFおよび差周波数ｆ_LO−ｆ_IF（上側と下側の側波帯）が形成される。ＲＦスプリッタ／コンバイナ５２も逆方向に動作し、ＲＦミキサ５４ａと５４ｂからの信号を供給させる。しかし、ＲＦミキサに供給されるＩＦ信号の内の一つは同相の他の信号よりも９０度だけ位相が進んでいる。その結果、ＲＦスプリッタ／コンバイナ５２における信号の組み合せは、大幅に抑制される上側及び下側の側波帯の内の一方の振幅と、増大され、第二スイッチ４６ｂに送信される他方の振幅とになる。従って、ＲＦミキサ５４ａと５４ｂ及びＲＦスプリッタ／コンバイナ５２は単側波帯周波数アップコンバータとして共に逆方向に動作する。ＲＦスプリッタ／コンバイナの出力（実質上この単側波帯からなる）は電力増幅器４４によって増幅され、サーキュレータ４２によってモジュールアンテナ１４に経路付けされる。サーキュレータ４２から第一スイッチ４６ａまでのＲＦ電力の若干の漏れは低ノイズ増幅器４８を保護する整合負荷５０で吸収される。
中央プロセッサ２６は全てのモジュール１２のＤＤＳジェネレータ６８ａと６８ｂによって供給される相対的な信号位相を制御する。これは、必要に応じフェーズドアレイビーム指向が実行されるよう、アレイ１２に交差するアンテナ位置に応じてＩＦ位相を変化させる。
回路４０は受信または送信のいずれにおいても、アナログＲＦ位相シフタ回路に対し特別の要求を課することなくフェーズドアレイレーダモジュールの信号処理をする。これはこの大きく、しかも高価な構成要素を全く不要なものとする。これに代えて、それには受信時のビーム形成の際のコンピュータ計算を伴う、送信と受信時の位相制御のためのデジタル信号合成を用いる。ＲＦ位相シフタの必要性を避け、受信と送信の双方に同じミキシング／ＩＲ形成手段を使用することにより、回路４０内のＲＦエレメントの数が従来技術に比べ大幅に減少する。
第４図には、第２図及び第３図のＲＦミキサ５４が更に詳しく示されている。ミキサ５４は、一次コイル８１ａと８２ａ及び二次コイル８１ｂと８２ｂを有する第一及び第二のＲＦ変圧器８１、８２からなる。二次コイル８１ｂ、８２ｂは上端８３ａ、８４ａと下端８３ｂ、８４ｂとをそれぞれ有する。二次コイル端の各々は逆極性の各ダイオード８５を介し他の二次コイルの両端に接続される。例えば、第一ＲＦ変圧器８１の二次コイル上端８３ａは、順方向及び逆方向に極性を持たせたダイオード８５によって第二ＲＦ変圧器８２の二次コイルの上端８４ａと下端８４ｂとにそれぞれ接続される。
第一変圧器の一次コイル８１ａはアースとミキサ基準信号入力部ｒとの間に接続される。第一変圧器二次コイル８１ｂはアースへの中央接続部８３ｃを有する。二次変圧器の二次コイル８２ｂにはミキサのＩＦ入／出力ポートｉへの中央タップ接続部８４ｃがある。二次変圧器一次コイル８２ａはアースとミキサのＲＦ信号入／出力ポートｓとの間に接続される。
送信モード時、ｒにおける基準信号入力は第一ＲＦ変圧器８１によってダイオード８５に接続される。ｉにおけるＩＦ信号入力は第二変圧器の一次コイルからダイオード８５に接続され、ダイオードによって基準信号にミキシングされる。ミキシングして得られた周波数ｆ_LO＋ｆ_IFとｆ_LO−ｆ_IF（既に定義した通り）は二次変圧器の一次コイル８２ｂによって得られ、前に述べたようにＲＦスプリッタ／コンバイナ５２（図示せず）への転送のためにＲＦ入／出力ポートｓに接続される。
受信モード時、ミキサ５４は逆方向に動作をする。ＲＦ入／出力ポートｓは、この場合ＲＦ信号を受信する。これは、第二変圧器８２によってダイオード８５に接続され、基準信号にミキシングされＩＦ入／出力ポートｉにおける出力としてＩＦ信号を形成する。このモードでは、第二変圧器８２のコイル８２ａと８２ｂの一次的役割及び次的役割は切り替わる。
ミキサ５４は周知であり、商業的に得られる装置である。ミキサ５４は一方向（送信）ではアップコンバータとして、別方向（受信）では下方コンバータとして機能するために、既に述べたように可逆装置である。これは総てのミキサ回路に固有の特徴ではないことに注目すべきである。増幅器（例えば電界効果トランジスタ）に基づく非可逆ミキサが存在する。
図５を参照すると、本発明によるフェーズドアレイモジュール回路１４０のもう一つの形態が示されている。フェーズドアレイモジュール回路１４０は第２図及び第３図の回路４０に相当するもので、若干のエレメントは除かれているか、あるいはこれから述べる他のエレメントに置き替えられている。既に述べたものに相当する要素には番号１００が先頭に付されている。回路１４０の説明は、前出の実施例４０との相違に主に向けられる。
ＩＦミキサ１６６ａと１６６ｂは信号入力ｓがスイッチ１４６ｃと１４６ｄにそれぞれ直接接続されることを除けば、回路１４０は、４２〜６８ｂに相当するエレメント１４２〜１６８ｂを有する。これらのミキサは、入力として加算増幅器１７６に接続されるベースバンド出力ｂを有する。この増幅器もまたＡＤＣ１７８に接続される。ＡＤＣ１７８からの信号は中央プロセッサ２６（図示せず）に送られる。
回路１４０は以下のごとく受信モードで動作する。スイッチ１４６ａ〜１４６ｆは図示されているように全てそれらのＲ位置に設定される。ＤＤＳジェネレータ１６８ａと１６８ｂは周波数ｆ_IF−ｆ_Oでそれぞれ同相と直角位相のＩＦ基準信号を出力するように構成されている。ここでｆ_IFは送信モード時にＲＦミキサ１５４ａと１５４ｂによってアップ変換される中間周波数であり、ｆ_Oはレーダ送信帯域幅の１／２よりも僅かに大きな値になるように構成されたオフセット周波数である。増幅器１７６はＩＦミキサ１６６ａと１６６ｂの出力を加算する。これは周波数ｆ_LO±ｆ_IFの一方の周波数でのアンテナ受信に対応する信号を減算し、他方の周波数での受信に対応する信号を加算することになる。従って、レーダ周波数側波帯の一方は増幅器６０から有意な低周波数またはベースバンドの出力を生成し、他方は抑制される。レーダ周波数ｆ_LO＋ｆ_IFおよびｆ_LO−ｆ_IFの何れがベ−スバンドの増幅器出力の基礎となり、何れが基礎とならないかは、直角位相ＩＦ基準信号が同相の相当の信号よりも９０度だけ位相が進むか遅れるかということから生じる設計上の問題である。
増幅器１７６のベースバンド出力は０〜２ｆ_Oの周波数範囲、即ちｆ_O±ｆ_Oの範囲内にある。これはＩＦミキサ１６６ａと１６６ｂにｆ_IF−ｆ_OなるＩＦ基準信号周波数を使用したためである。その結果、静止（ゼロドップラ周波数）ターゲットはｆ₀のベースバンド信号をもたらす。後退するターゲットは０〜ｆ₀の範囲の信号をもたらし、接近するターゲットはｆ₀〜２ｆ₀の範囲の信号を形成する。
増幅器１７６からのベースバンド出力信号はＡＤＣ１７８でデジタル化され、中央プロセッサ２６に送られる。プロセッサ２６は、レーダ技術分野の者に知られているコンピュータ技術によってデジタルビーム形成と、ドップラ処理と検出とを行う。
送信モード時、スイッチ１４６ａ〜１４６ｆはそれらのＴ位置に設定される、即ち第３図に示すものに相当する設定値に設定される。ＤＤＳジェネレータ１６８ａと１６８ｂは受信モード時に使用されるものよりもｆ₀だけ高い周波数ｆ_IFのＩＦ基準信号を形成するように構成される。回路４０の内部における同種のエレメントと同じように、エレメント１５２〜１５８は単側波帯コンバータとして機能する。それらはアンテナ１４によって送信されるレーダ周波数側波帯ｆ_LO＋ｆ_IFまたはｆ_LO−ｆ_IFの一方を規定し、更に抑制しようとする他のレーダ周波数側波帯を規定する。送信モードでのビーム形成はＤＤＳジェネレータ１６８ａと１６８ｂからのＩＦ基準信号を変化させる中央プロセッサ２６によって実行される。ＩＦ位相はフェーズドアレイ内の個々のアンテナ１４の位置の関数として変化する。
第６図を参照すると、本発明による更にもう一つの回路２４０が示されており、この実施例は簡略化した構造を有する。第２図及び第３図に示されているものに相当する素子には番号２００が先頭に付されている。回路２４０は送信時、第２図及び第３図に示すものと全く同じように動作する。回路２４０は受信モード時、ＩＦからベースバンドに亘る第二の周波数下方変換段（stage）が存在しない点のみにおいて前出の実施例４０と異なる。このモードではＲＦミキサ２５４ａと２５４ｂからのＩＦ信号は直接スイッチ２４６ｃと２４６ｄを介しＡＤＣ２７０ａと２７０ｂにそれぞれ送られる。その結果、これらのＡＤＣはＩＦ信号を直接デジタル化し、ベースバンドへの周波数下方変換に相当するコンピュータ処理は、デジタルアルゴリズムを用いて中央プロセッサ２６によって実行される。回路２４０は前出の実施例よりも単純であるが、より高速なＡＤＣ２７０ａと２７０ｂを必要とする。
第７図には、中間周波数（ＩＦ）と低周波数（ＬＦ）の回路ボード３０１と３０２とを含み、全体が３００で示されるハイブリッドビーム形成装置が示されている。ビーム形成装置３００には二つのＲＦミキサ（図示せず）にそれ自体接続された直角位相ハイブリッドカプラ（図示せず）に接続された入／出力（Ｉ／Ｏ）ライン３０３を含む。カプラとＲＦミキサはアンテナ回路に結合され、第２図及び第３図に示す同種のエレメント６０、５４ａ、と５４ｂと同じ方法で接続される。Ｉ／Ｏライン３０３は第一ＳＰＤＴスイッチ３０４の極に接続される。このスイッチは、送信時と受信時にそれぞれ動作する１２．５ＭＨｚ帯域フィルタ３０６Ｔと３０６Ｒに接続された送信投入部Ｔと受信投入部Ｒを有する。
受信フィルタ３０６Ｒは低ノイズ増幅器３０８に接続され、更に三つのＩＦミキサ３１０Ｅと、３１０Ａ、３１０Ｓの各々の信号入力部ｘに接続される。ここで接尾記号Ｅ、Ａ、Ｓは高度、方位角、総和値をそれぞれ表す。方位角と総和値のミキサ３１０Ａと３１０Ｓは、デジタル入力信号によって位相が制御される出力信号を供給する直接的なデジタル合成（ＤＤＳ）局部発振器３１２Ａと３１２Ｓとにそれぞれ接続されるＬＯ入力Ｌを有している。
高度ミキサ３１０ＥはＬＯ入力Ｌを第二ＳＰＤＴスイッチ３１４の受信投入部Ｒに接続する。このスイッチは送信投入部Ｔを電力増幅器３１６に接続し、更に送信フィルタ３０６Ｔに接続する。第二ＳＰＤＴスイッチ３１４は極を高度ＤＤＳ局部発振器３１２Ｆに接続する。局部発振器３１２Ｅと、３１２Ａと３１２Ｓの各々はバス３１９によってコンピュータインタフェース３１８に接続される。インタフェース３１８はＤＤＳ局部発振器３１２Ｅと、３１２Ａと、３１２Ｓとにデジタル位相制御信号を出力するコンピュータ（図示せず）に接続されている。
局部発振器３１２Ｅと、３１２Ａと、３１２Ｓは低周波数（ＬＦ）出力ｙをＬＦボード３０２上の各加算器３２０Ｅと、３２０Ａと、３２０Ｓとに接続している。第７図に示す例は１９エレメント構成のフェーズドアレイ用に構成されており、従って、これら加算器の各々はＩＦボード３０１と、破線３２２と矢印３２４で示す１８個の他の同等のＩＦボードからの合計１９個のＬＦ信号入力を受信する。各ＩＦボード３０１または３２２は前に述べたように各ＲＦ回路とアンテナに接続される。加算器３２０Ｅと、３２０Ａと、３２０Ｓは、２．５ＭＨｚ帯域フィルタ３２６Ｅ、３２６Ａ、３２６Ｓを介し、出力を共通の２．５ＭＨｚ局部発振器３３０を有する各ベースバンドミキサ３２８Ｅ、３２８Ａ、３２８Ｓに接続する。フィルタ３２６Ｅ等も較正出力部３３１に接続される。ベースバンドミキサは、１２５ＫＨｚ低域フィルタ３３４Ｅ、３３４Ａ、３３４Ｓを介し、高度、方位角、総和値の出力部３３２Ｅ、３３２Ａと、３３２Ｓにそれぞれ接続される。
ビーム形成装置３００は以下のように動作する。送信モード時、スイッチ３０４と３１４はその送信投入部Ｔに設定され、１２．５ＭＨｚのデジタル合成される局部発振信号は、インタフェース３１８を介して行われるコンピュータ制御のもとで高度ＤＤＳ局部発振器３１２Ｆから、増幅器３１６と送信フィルタ３０６Ｔとを通り、Ｉ／Ｏライン３０３に転送される。この信号はＩＦボード３０１と３２２が接続されているアンテナ（図示せず）のアレイによって放射されるＲＦビームの指向に寄与する正確な位相を有する。この信号は直角位相ハイブリッドカプラから二つのＲＦミキサに送られ、第３図に関し前に述べたように、アンテナからの送信のためにＲＦコヒーレント基準信号を変調する。
受信モード時、スイッチ３０４と３１４はその受信投入部Ｒに設定され、第２図を参照して説明したように１２．５ＭＨｚのＩＦ信号はＲＦ回路に形成される。１２．５ＭＨｚＩＦ信号は、Ｉ／Ｏラインに送られ、更に受信フィルタ３０６Ｒと、低ノイズ増幅器３０８とに送られる。３０６Ｒでフィルタ処理され、３０８での増幅された後、ＩＦ信号はＩＦミキサ３１０Ｅと、３１０Ａと、３１０Ｓの各々に供給される。ここで、該信号は、差分高度ビーム形成と、差方位角ビーム形成、総和値ビーム形成のために、適正な位相合せ及び振幅の重み付けをそれぞれ行い、三つのデジタル合成された局部発振器信号に別々にミキシングされる。これによって各加算器３２０Ｅと、３２０Ａと、３２０Ｓに出力される三つのＬＦ信号が形成される。他の１８個のＩＦボード３２２の各々も同じようにして三つのＬＦ信号を形成する。加算器３２０Ｅと、３２０Ａと、３２０Ｓとはそれぞれ１９個総ての回路ボードからの高度、方位角または総和値のＬＦ信号を加算し、これらは２．５ＭＨｚ帯域フィルタ３２６Ｅと、３２６Ａと、３２６Ｓとをそれぞれ介しベースバンドミキサ３２８Ｅと、３２８Ａと、３２８Ｓとに送られる出力信号を形成する。ミキサ３２８Ｅと、３２８Ａと、３２８Ｓとは、高度、方位角、総和値の各出力３３２Ｅ、３３２Ａ、３３２Ｓにそれぞれ送られる前に１２．５ＫＨｚ低域フィルタ３３２Ｅと、３３２Ａと、３３２Ｓとによってフィルタ処理されるベースバンド出力信号を形成する。
ビーム形成はＩＦボード３０１と３２２の各々のインタフェース３１８に接続されたコンピュータの助力により行われる。コンピュータは５７個総てのＤＤＳ局部発振器（例えば３１２Ｅと、３１２Ａと３１２Ｓ毎に三個のＩＦボード）を制御し、ＩＦボード３０１と３２２が接続されるＲＦアンテナを含むフェーズドアレイから三本の出力ビームを形成するのに適正なＩＦ位相角を提供する。例えば、差分高度ビームを形成するため、３１２Ｅのような１９個の高度ＤＤＳ局部発振器はフェーズドアレイにアレイボアサイトにおける無感度とボアサイト付近における最大感度が得られるようなＩＦ位相角をそれぞれ提供する。これによってオンボアサイト時にターゲットがゼロレーダリターンとなり、ボアサイトから垂直方向に外れたときに非ゼロに切り替わる。同じようなビームが方位角（水平）の次元で形成される。総計出力３３２Ｓはオンボアサイトのターゲットに対し最大のレーダリターンを供給する。更なるビームが必要であれば、ボード３０１と、３０２と、３２２に付加的な局部発振器と、ミキサと、加算器等を備えることができる。接尾記号Ｅ、Ａ、Ｓを付したエレメント群は、更なるチャンネルが付加される高度、方位角、及び総和値のチャンネルを規定する。
ハイブリッドビーム形成装置３００は、デジタルＩＦ局部発振器とアナログＬＦ及びベースバンドの組み合せからなる。これは信号をデジタル化するための高速（１０ＭＨｚ）Ａ／Ｄコンバータは必要としないという利点がある。更に、ビーム形成装置では従来のＲＦスイッチ切り替え位相シフタよりも高い位相精度を得ることが可能であり、位相角で８ビット（１．４度）の分解能が容易に得られ、１６ビットの分解能も可能である。従来のスイッチ切り替え位相シフタでは５または６ビットの分解能が得られ、限界はＲＦアナログ回路により制約される。ビーム形成装置３００は、比較的狭い占有面積と低コストのシリコンＶＬＳＩが使用されていることを特徴とする。
第８図は、全体が４００で示される本発明による回路の更なる実施例を示す。これは受信モードで使用されるデジタルビーム形成装置を実現するものであり、第７図に示すものに相当するエレメントには接頭番号３００に代わり、４００が付され、接尾記号Ｅ、ＡまたはＳは付されていない。４０３〜４１９のエレメントは、高度チャンネルに関連する３０３〜３１９のエレメントについて説明したように接続され動作する。従って、それらの構成と動作の解説は省略する。
回路４００は第７図を参照して説明したように送信時に動作する。受信時、ＩＦミキサ４１０からの２．５ＭＨｚの出力ＩＦ信号はキャパシタ４２３によって分路される増幅器４２１に送られ、そこからＡ／Ｄコンバータ４２５に送られる。ミキサ出力信号はＡ／Ｄコンバータ４２５によって１０ＭＨｚでサンプリングされる。該コンバータは４ＭＨｚの帯域幅を有するレーダパルスの全スペクトルをデジタル化する。
Ａ／Ｄコンバータからのデジタル信号出力は当業者に知られた方法によるビーム形成のためにデジタル処理回路（図示せず）に送られる。
フェーズドアレイの各ＲＦモジュール（図１を参照）は各回路４００に結合され、そのため例えば１９個のアンテナからなるアレイには１９個のこのような回路が必要とされる。
第９図を参照すると、低コスト製造用に設計され、全体が５００で示されるＩＦビーム形成システムが概略的に示されている。システム５００は、同じような構造をもつ多数のビーム形成回路５０２からなる。回路５０２の数が任意であることはスペース５０４と５０６のような不連線によって表されている。回路５０２の内の一つを以下に説明するが、他の回路はこれと同等である。
回路５０２は、送信及び受信増幅器５１０Ｔ、５１０Ｒに接続されたレーダアンテナ５０８を含んでおり、該増幅器は、互いに並列であり、出力は他方の増幅器の入力に接続される。この一組の増幅器は鎖線５１２で指示されるモノリシックマイクロウェーブ集積回路（ＭＭＩＣ）チップとして形成される。これらにはＧａＡｓＦＥＴを含む。増幅器の一方が動作しているとき、他方は適切なバイアスによって非動作となる。
ＭＭＩＣチップ５１２は、全ての回路５０２に共通なマイクロウェーブ（ＲＦ）基準信号供給ライン５１８に接続され局部発振器入力供給部５１６を備えたＲＦミキサ５１４に接続されている。ＲＦミキサ５１４は送信と受信の投入部Ｔ及びＲを有するＳＰＴＤＴスイッチ５２０の極に接続される。受信投入部Ｒは、シリコンバイポーラベクトルモジュレータチップまたは破線内に示される集積回路５２６からの局部発振器入力信号を受信するＩＦミキサ５２４にＩＦ帯域フィルタ５２２を介し接続される。モジュレータチップ５２６は、商業的な通信機器に含まれる種類のものである。ＩＦミキサ５２４は総和値出力部５３２を備え、回路５０２の総てに共通なビデオ加算装置５３０に接続されたライン５２８にベースバンドの出力信号を出力する。
モジュレータチップ５２６は、共通の中央ＩＦ基準信号ライン５３４と同相及び直角位相のミキサ５３６Ｉ、５３６Ｑとに接続された９０度電力スプリッタ５３２を含む。これらのミキサは本質的に直線乗算器である整合ギルバートセル（Gilbertcell）装置である。それらはそれぞれＤＡコンバータ（ＤＡＣ）５３８Ｉ及び５３８Ｑに接続される。両コンバータもコンピュータ（図示せず）に接続され、回路５０２の総てに共通なデジタル制御バス５４０に接続される。ＤＡＣ５３８Ｉと５３８Ｉはアドレスをデコードするためのデジタル回路とデジタル数値を記憶するメモリとを含む。ミキサ５３６Ｉと５３６Ｑは加算器５４２に出力信号を供給する。該加算器から、総和出力が増幅器５４４を介してスイッチ５２０の送信投入部Ｔに送られ、更に局部発振器入力としてＩＦミキサ５２４にも送られる。
回路５０２は以下のように動作する。スイッチ５２０は送信投入部Ｔに設定される。コンピュータは制御バス５４０に連続するデジタル信号を出力する。これらの信号はそれぞれ、個々のＤＡＣアドレスと該アドレスに組合された関連のＤＡＣ５３８Ｉまたは５３８Ｑのメモリに記憶される位相制御のためのデジタル数値とからなる。制御バス５４０によってアドレス指定が行われると、ＤＡＣは関連するデジタル数値を記憶し、それをミキサ５３６Ｉまたは５３６Ｑへの入力としてアナログ電圧に変換する。各ＤＡＣは、これに各位相制御数値を与えるために順番にアドレス指定される。信号ライン５３４はＩＦ基準信号を電力スプリッタ５３２に伝送し、そこで信号はミキサ５３８Ｉと５３８Ｑそれぞれへの入力として９０度位相差のある二つの信号（同相と直角位相の成分）に変換される。これらミキサの各々はそのアナログ入力電圧と基準入力信号の積を加算器５４２に供給する。
その結果、加算器５４２は同一周波数であり、位相差が９０度であり、制御バス５４０の信号に従い振幅が重み付けされた二つの入力信号を受信する。従って、加算器の出力はデジタル制御バス信号によって位相が制御され、ライン５３４上のＩＦ基準周波数の信号である、即ち、ＩＦ基準角周波数がωであれば、加算器出力信号Ｓ_oは以下によって与えられる：
Ｓ_O＝Ａsinωt＋Ｂsin（ωt+π/2）
即ち， Ｓ_O＝（Ａ²＋Ｂ²）^1/2sin（ωt＋tan^-1Ｂ／Ａ）
上式においてＡとＢはＤＡＣ５３８Ｉと５３８Ｑからの電圧の大きさである。
従って、加算器の出力は一定振幅（Ａ²＋Ｂ²）^1/2であり、制御バス５４０によって供給されるデジタル信号の比の関数であるｔａｎ^-1Ｂ／Ａの位相角を有する。デジタル信号はこのようにして位相制御を行うためにライン５１８上のマイクロウェーブ基準信号とのミキシングのためにＲＦミキサ５１４に送られる加算器出力信号の位相を制御する。
ＲＦミキサ出力は所定の位相を有するＲＦ信号であり、増幅のために送信増幅器５１０Ｔに送られ、次いで送信のためにアンテナ５０８に送られる。受信増幅器５１０Ｒは非動作（ｏｆｆ）に切り替わる。アンテナ５０８総てから送信されるビームのビーム形成はアンテナ出力信号の位相を制御する制御バス５４０上の適正なデジタル信号によって得られる。
回路５０２は受信時に以下のように動作する。受信および送信の増幅器５１０Ｒと５１０Ｔはバイアスされ、それぞれ動作（ｏｎ）、非動作（ｏｆｆ）となり、スイッチ５２０はその受信投入部Ｒに設定される。アンテナ５０８で受信されるＲＦレーダリターン信号は受信増幅器５１０Ｒによって増幅され、ＲＦミキサ５１４によって中間周波数に下方変換される。次いで、ＲＦレーダリターン信号はＩＦの中心周波数を有する帯域フィルタ５２２によってフィルタリングされ、ＩＦミキサ５２４によって加算器５４２の出力信号にミキシングされる。既に述べたように、加算器５４２の出力は制御バス５４０上の信号によって位相の制御されたＩＦの信号である。従って、ＩＦミキサ５２４は可変位相局部発振器信号をＩＦレーダリターン信号にミキシングし、受信時のビーム形成のため必要に応じ位相の制御された信号を形成する。位相の制御された信号はベースバンド周波数にすることができる。これに代えて、ＩＦ基準周波数が適切にオフセットされるならば、該信号はビデオ周波数にすることができる。ベースバンド信号はＩＦミキサ５２４からビデオ加算器５３０に送られ、そこで他の回路からの同じような信号と加算され、ビデオ周波数の出力ビーム信号が形成される。出力ビーム信号は従来のレーダ信号処理回路（図示せず）によって処理され、レーダ表示が行われる。このような回路はレーダ技術にあっては広く知られており、説明しない。
ビーム形成システム５００はＧａＡｓＭＭＩＣ ＲＦ増幅器とシリコンバイポーラＭＭＩＣベクトルモジュレータチップ５２６とがベースになるため製造コストは低い。このようなモジュレータチップは、ローカルエリアネットワークに用いられるセルラ電話システム及び送信機用に製造されており、１０ドル以下で求めることができる。ビデオ加算器は従来のテレビジョンシステム技術である。更に、システム５００はその安価さにも拘わらず驚異的な高精度を有する。これに関し、送信と受信双方におけるビーム形成の品質は、モジュレータチップ５２６の加算器５４２の出力として形成される可変位相のＩＦ信号の位相精度に大きく左右される。このようなチップのテストにおいて、測定されたＩＦ信号の位相は、ミキサ５３６Ｉと５３６Ｑへのアナログ電圧入力から計算された目的とする対応の位相値の４度以内であったことが示された。更に、測定した位相と計算された位相相互との間の誤差は４度よりも遙かに小さい値で繰り返されることが確認された。従って、誤差は、制御バス５４０上のデジタル位相制御信号に各モジュレータチップ５２６から得られたＩＦ位相角を関連させるべく行われるシステム５００の較正による補正の影響を受けやすい。レーダビームに必要とされる特定の位相角を規定する、予め較正された制御信号を参照テーブルメモリに記憶し、必要に応じ制御バス５４０への入力として読み出すことができる。
第１０図を参照すると、低コスト製造用に設計された本発明の他のレーダビーム形成システム６００が示されている。システム６００には第９図を参照して説明したものに相当する要素を備え、これらは前に述べたエレメントを含む。以下の説明は本実施例と前出の実施例との間の相違に重点が置かれている。
ビーム形成システム６００は、送信モジュール６０２と別個の受信モジュール６０４とを含む。送信モジュール６０２は、マイクロウェーブ基準ライン６０６と、中央ＩＦライン６０８と、デジタル制御バス６１０とを含む。マイクロウェーブ基準ライン６０６は、アンテナ６１６にＲＦ信号を伝送するために電力増幅器６１４に接続された単側波帯上方コンバータ６１２に接続される。
中央ＩＦライン６０８とデジタル制御バス６１０とはそれぞれシリコンベクトルモジュレータチップ６１８とＤＡＣ６２０Ｉ及び６２０Ｑとに接続され、そのチップにアナログ電圧を供給する。上方コンバータ６１２は位相制御のためにモジュレータチップ６１８からＩＦ基準信号を受信する。送信モジュール６０２は送信用に構成される際には、第９図を参照して説明したシステム５００と同様に動作するものであり、更なる説明は行わない。
受信モジュール６０４は、マイクロウェーブ基準ライン６３０と、中央ＩＦライン６３２と、デジタル制御バス６３２とを含む。制御バス６３２は、シリコンベクトルモジュレータチップ６４０、６４２にそれぞれアナログ電圧を供給する二組のＤＡＣ６３６Ｉ／６３６Ｑと６３８Ｉ／６３８Ｑとに接続される。チップ６４０、６４２はライン６３２からＩＦ信号を受信し、ＩＦミキサ６４４と６４６とにそれぞれ位相の制御されたＩＦ基準信号を供給する。
マイクロウェーブ基準ライン６３０は、低ノイズ増幅器６５２による増幅後、アンテナ６５０からレーダリターン信号を受信すべく接続されたＲＦイメージ除去ミキサ６４８に局部発振器入力を供給するように接続される。ＲＦミキサ６４８と増幅器６５２はダイレクト放送衛星テレビジョン受信器に用いる種類のものであり、ＭＭＩＣ単一チップとして商業的に求めることができる単一マイクロウェーブ受信器チップ６５４（鎖線内に示す）に組み込まれる。
ＩＦ信号はレーダリターンの下方変換からＲＦミキサ６４８により形成され、これらはＩＦ帯域フィルタ６５６を介しＩＦミキサ６４４と６４６の双方に送られる。ＩＦミキサは、第９図に関し前に述べたように制御バス６３４上のデジタル信号によって位相の制御されたビデオ周波数またはベースバンドの信号を形成する。これらのビデオ周波数またはベースバンド信号の周波数は、受信部６０４と送信部６０２の中央ＩＦをオフセットさせることによって制御することができる。
ベースバンド信号またはビデオ信号は、ＩＦミキサ６４４と６４６とから第９図のエレメント５３０に相当する加算器（図示せず）にそれぞれ接続される出力部６５８及び６６０に送られる。第７図に関し前に述べたように、各加算器は、全ての受信モジュールからのそのビーム（１または２）に関連する信号を加算する。ＩＦ位相制御のために二組の回路エレメント６３６Ｉ〜６４６があるため、二本のビームが形成され、付加的な位相制御回路が使用されるなら、より多くのビームが得られる。従って、各加算器はそれぞれ形成された出力ビーム信号を供給する。
モジュール６０２及び６０４をベースとするフェーズドアレイレーダは、送信と受信のモジュールからなる個別のアレイを含む。受信アレイは、その主要な構成要素が商業的に得られる二つの集積回路またはチップ６４２、６５４であるため、極めて安価である。送信アレイにモジュレータチップ６１８を使用することは送信アレイの相対的低コスト化につながる。

Claims (8)

1. 関連するアンテナ（５０８，６５０）によって受信されたマイクロ波信号に伴う位相をデジタル制御するためのマイクロ波フェーズドアレイレーダ用回路モジュールであって、前記回路モジュールが、中間周波数（ＩＦ）受信信号を作るように受信された前記マイクロ波信号を下方変換するための周波数変換手段（５１４、５１６；５２２；６４８；６５６）を含み、前記回路モジュールが、さらに、
   （ａ）デジタル位相制御信号からアナログ位相制御信号を得るためのＤ／Ａ変換器（５３８Ｉ、５３８Ｑ；６３８Ｉ、６３８Ｑ）と、
   （ｂ）前記アナログ位相制御信号およびＩＦ基準信号の入力に応答して、デジタル位相制御ＩＦ信号を作るためのベクトルモジュレータ集積回路（５２６、６４２）と、
   （ｃ）デジタル位相制御ベースバンド信号を作るために、前記デジタル位相制御ＩＦ信号を前記ＩＦ受信信号にミキシングするためのＩＦミキサ（５２４、６４６）とを含むことを特徴とする、マイクロ波フェーズドアレイレーダ用回路モジュール。
2. 前記回路モジュールからの送信に関してデジタル位相制御マイクロ波信号を作るように、前記デジタル位相制御ＩＦ信号を上方変換するための手段を組み込むことを特徴とする請求の範囲第１項に記載の回路モジュール。
3. 該回路モジュールが、別個の送信回路モジュール（６０２）と対になる受信回路モジュール（６０４）であり、前記送信回路モジュール（６０２）は、送信動作モードのために、更なるデジタル位相制御ＩＦ信号を作るための更なるベクトルモジュレータ集積回路（６１８）を含むことを特徴とする請求の範囲第２項に記載の回路モジュール。
4. 複数の前記デジタル位相制御ベースバンド信号を作るために、複数のＩＦミキサ（６４４、６４６）と、複数のＤ／Ａ変換器（６３８ｉ、６３８Ｑ）と、複数のベクトルモジュレータ集積回路（６４０、６４２）とを含むことを特徴とする請求の範囲第１項から第３項のいずれか一項に記載の回路モジュール。
5. 前記複数のＩＦミキサ（６４４、６４６）が、前記デジタル位相制御ベースバンド信号を加算することによって受信ビームを形成するためアナログ加算手段に接続されることを特徴とする請求の範囲第４項に記載の回路モジュール。
6. フェーズドアレイに組み込まれた複数の同種の前記回路モジュールの１つであることを特徴とする請求の範囲第１項から第５項のいずれか一項に記載の回路モジュール。
7. 請求の範囲第１項に記載の回路モジュールを複数備えたビーム形成システムにおいて、前記回路モジュールにおける前記ＩＦミキサは、受信ビームを形成するために、前記デジタル位相制御ベースバンド信号を共通ビデオ加算装置（５３０）に供給するように構成されていることを特徴とするビーム形成システム。
8. 複数の回路モジュールを使用するマイクロ波フェーズドアレイレーダのためのビーム形成方法であって、該方法が、前記複数の回路モジュールの各々において、ＩＦ受信信号を作るようにマイクロ波受信信号を下方変換するステップを実施することを含み、前記方法が、前記複数の回路モジュールの各々において、
   （ａ）デジタル位相制御信号のＤ／Ａ変換により、アナログ位相制御信号を得るステップと、
   （ｂ）前記アナログ位相制御信号およびＩＦ基準信号を、デジタル位相制御ＩＦ信号を作るためのベクトルモジュレータ集積回路（５２６、６４２）に加えるステップと、
   （ｃ）デジタル位相制御ベースバンド信号を作るために、前記ＩＦ受信信号を前記デジタル位相制御ＩＦ信号とミキシングするステップとを実施することをさらに含む、ビーム形成方法。

Images