[go: up one dir, main page]

JP3784221B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP3784221B2
JP3784221B2 JP27809699A JP27809699A JP3784221B2 JP 3784221 B2 JP3784221 B2 JP 3784221B2 JP 27809699 A JP27809699 A JP 27809699A JP 27809699 A JP27809699 A JP 27809699A JP 3784221 B2 JP3784221 B2 JP 3784221B2
Authority
JP
Japan
Prior art keywords
weight
ratio
clinoenstatite
enstatite
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27809699A
Other languages
English (en)
Other versions
JP2001102698A (ja
Inventor
紀彰 浜田
正也 國分
謙一 永江
均 隈田原
保秀 民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP27809699A priority Critical patent/JP3784221B2/ja
Publication of JP2001102698A publication Critical patent/JP2001102698A/ja
Application granted granted Critical
Publication of JP3784221B2 publication Critical patent/JP3784221B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Glass Compositions (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、メタライズ配線層を具備する配線基板およびその製造方法に関するものである。
【0002】
【従来技術】
従来から、絶縁基板の表面あるいは内部にメタライズ配線層が配設された配線基板が知られており、その代表的な例である半導体素子を収容するための半導体素子収納用パッケージは、例えば、アルミナセラミックス等の電気絶縁材料からなり、その上面中央部に半導体素子を収容するための凹部を有する絶縁基板と、前記絶縁基板の凹部周辺から下面にかけて導出されるタングステン、モリブデン等の高融点金属粉末から成る複数個のメタライズ配線層と、前記絶縁基板の下面に形成され、メタライズ配線層が電気的に接続される複数個の接続パッドと、前記接続パッドにロウ付け取着される接続端子と、蓋体とから構成される。
【0003】
そして、絶縁基板の凹部底面に半導体素子を実装、固定し、半導体素子の各電極とメタライズ配線層とをボンディングワイヤを介して電気的に接続させるとともに、絶縁基板上面に蓋体を封止材によって接合し、絶縁基板と蓋体とからなるキャビティ内部に半導体素子を気密に封止し、さらに、前記絶縁基板下面の接続パッドに接続された接続端子を外部回路基板の配線導体と半田等によりロウ付けすることによって、パッケージを外部回路基板表面に電気的に接続、実装することができる。
【0004】
一般に、半導体素子の集積度が高まるほど、半導体素子に形成される電極数も増大するが、これに伴いパッケージにおける端子数も増大する。ところが、パッケージ自体の寸法を大きくするにも限界があり、小型化の要求に対して、必然的にパッケージにおける端子の密度を高くする必要がある。
【0005】
パッケージにおける端子の密度を高める構造としては、パッケージの下面にコバールなどの金属ピンを接続したピングリッドアレイ(PGA)、パッケージの側面からガルウイング状(L字状)の金属ピンが導出されたクワッドフラットパッケージ(QFP)、さらに接続端子を半田や半田からなる球状端子により構成したランドグリッドアレイ(LGA)やボールグリッドアレイ(BGA)等があり、これらの中でも、接続端子を接続パッドに半田などのロウ材からなる球状端子をロウ付けした端子により構成し、この球状端子を外部回路基板の配線導体上に載置当接させて、前記端子を約250〜400℃の温度で加熱溶融し、球状端子を配線導体に接合させるボールグリッドアレイ(BGA)が最も高密度化が可能である。
【0006】
ところで、これらのパッケージにおける絶縁基板として広く使用されているアルミナの熱膨張係数は約4〜7ppm/℃程度であるのに対して、パッケージが実装される外部回路基板として最も多用されているガラス−エポキシ絶縁層からなるプリント基板の熱膨張係数は11〜18ppm/℃と非常に大きい。
【0007】
そのため、半導体素子収納用パッケージを外部回路基板に実装した場合、半導体素子の作動時に発する熱が絶縁基板と外部回路基板の両方に繰り返し印加されるとパッケージの絶縁基板と外部回路基板との間に両者の熱膨張係数差に起因する大きな熱応力が発生する。この熱応力は、端子数が300を超え、パッケージが大型化するにつれて影響が増大し、パッケージの作動および停止の繰り返しにより熱応力が繰り返し印加されると、絶縁基板下面の接続パッドの外周部、及び外部回路基板の配線導体と端子との接合界面に熱応力に伴う応力集中が生じる結果、接続パッドや接続端子が絶縁基板や配線導体より剥離し、半導体素子収納用パッケージを外部回路基板に長期にわたり安定に電気的接続することができないという問題があった。
【0008】
また、BGA構造を持ちパッケージサイズが半導体のチップサイズに近似したチップスケールパッケージ(CSP)でもパッケージとプリント基板との接続距離が小さいため、上述した理由により10〜15mm角の大きさでは両者間の熱膨張差が問題となる。
【0009】
一方、上記課題に対し、配線基板における絶縁基板として、上述した外部回路基板との熱膨張差が小さく、CuやAg等の低抵抗導体との同時焼成が可能なガラス−セラミックスが開発されており、例えば、特開平6−191887号公報では、熱膨張係数が100〜150×10-7のガラス中に熱膨張係数11.0ppm/℃のフォルステライト(2MgO・SiO2 )を30〜70重量%分散させて磁器の熱膨張係数を高めたガラスセラミックや、特開昭63−117929号公報では、ZnO−Al2 3 −SiO2 系ガラスを用い、化学組成と熱処理条件の制御によって珪酸亜鉛、コーディライト、亜鉛尖小石の結晶を生成させて熱膨張係数を制御できることが提案されている。
【0010】
また、本出願人は、特開平9−142880号公報において、ガラス相1〜50重量%と、結晶相50〜99重量%とを含有し、かつフォルステライト及びエンスタタイトを合計で20〜85重量%の比率で含有するガラスセラミックスの熱膨張係数が9〜18ppm/℃と高く、これを配線基板の絶縁基板として用いることにより外部回路基板の実装信頼性を向上できることを提案した。
【0011】
【発明が解決しようとする課題】
しかしながら、特開昭63−117929号公報におけるガラスセラミックスを具備するパッケージでは高い熱膨張係数の基板が得られるものの、公報に記載されているように同一の組成でもわずかな熱処理条件の相違により析出結晶相が変化し熱膨張係数を安定して制御することが難しく、しかも高価な結晶性ガラスを使用するため、パッケージを安価に製造することができないものであった。
【0012】
また、特開平6−191887号公報におけるガラスセラミックスを具備するパッケージ基板では高い熱膨張係数の基板が得られるものの、ガラスとフォルステライトとの組み合わせだけでは、9ppm/℃以上の高熱膨張係数を得ることが困難であった。
【0013】
さらにまた、特願平9−142880号公報によって得られる磁器では、エンスタタイト原料が不安定であるために、焼成後の磁器特性の再現性が低く、特に200MPa以上の機械的強度が安定して得られないものであった。
【0014】
従って、本発明は、高熱膨張係数で、かつ安定して機械的強度の高い絶縁基板を具備する配線基板を得ることにより、これをプリント基板等の外部回路基板に実装した場合、強固に且つ長期にわたり安定した接続状態を維持できる高信頼性の配線基板およびその製造方法を提供することにある。
【0015】
【課題を解決するための手段】
本発明者らは、上記問題点に対して検討を重ねた結果、絶縁基板としてガラスとエンスタタイトとクォーツとを所定の比率で含有し、かつエンスタタイト原料中のクリノエンスタタイトの比率を高めることによって、焼成によるエンスタタイトの体積収縮を防止し、低温で緻密な磁器が得られること、また磁器中のクリノエンスタタイトの比率を高めることによって、磁器強度を高めることを知見した。
【0016】
すなわち、本発明の配線基板は、絶縁基板の表面あるいは内部にメタライズ配線層が配設され、前記絶縁基板が、ガラス20〜60重量%と、下記式により計算されるクリノエンスタタイトの比率が20%以上のエンスタタイト10〜60重量%と、クォーツ5〜60重量%との含有比率で含有する混合物を成形してグリーンシートを作製し、該グリーンシート表面にメタライズペーストを被着形成した後、970℃以下で焼成してなるものであって、ガラス20〜60重量%と、下記式により計算されるクリノエンスタタイトの比率が30%以上のエンスタタイト10〜60重量%と、クォーツ5〜60重量との比率で含有し、40℃〜400℃における熱膨張係数が9〜18ppm/℃、抗折強度200MPa以上であることを特徴とするものである。
P= I(Clino_310)*100/(I(Proto_310)/0.4+ I(Clino_310))
ただし、P:クリノエンスタタイトの比率(%)、
I(Clino_310):クリノエンスタタイトの(310)のX線回折ピーク強度、
I(Proto_310):プロトエンスタタイトの(310)のX線回折ピーク強度、
である。
【0017】
また、本発明の配線基板の製造方法は、ガラス20〜60重量%と、下記式により計算されるクリノエンスタタイトの比率が20%以上のエンスタタイト10〜60重量%と、クォーツ5〜60重量との含有比率で含有する混合物を成形してグリーンシートを作製し、該グリーンシート表面にメタライズペーストを被着形成した後、970℃以下で焼成することを特徴とするものである。
P= I(Clino_310)*100/(I(Proto_310)/0.4+ I(Clino_310))
ただし、P:クリノエンスタタイトの比率(%)、
I(Clino_310):クリノエンスタタイトの(310)のX線回折ピーク強度、
I(Proto_310):プロトエンスタタイトの(310)のX線回折ピーク強度、
である。
【0018】
【作用】
エンスタタイトはMgOとSiO2 を1200℃以上で熱処理して以下の反応式(1)により合成される。
MgO+SiO2 →(MgO・SiO2 ) (1)
上記反応式(1)においては、一般的にプロトエンスタタイトが生成されるが、この結晶相は高温(1050℃以上)で安定であるため、これを原料として用い、970℃以下の温度で焼成すると体積収縮を伴って低温で安定なクリノエンスタタイト等に変化する結果、磁器の緻密化を阻害する。すなわち、磁器を緻密化させるためには、より高温にて焼成する必要がある。
【0019】
そこで、プロトエンスタタイトに代えてクリノエンスタタイトを出発原料にすることにより、焼成時の体積収縮が防止でき、磁器を容易に緻密化させることができるから、低温焼成化が可能であるとともに、磁器強度を高めることができる。
【0020】
従って、970℃以下の焼成にて安定した密度および磁器強度を得るためには、エンスタタイト原料中のクリノエンスタタイトの比率を制御し、焼成時のエンスタタイトの相変態比率を低めることが重要である。 なお、エンスタタイトに代えてフォルステライトを出発原料とした場合、フォルステライトはクォーツと下記反応式(2)によりエンスタタイトを生成する。
【0021】
2MgO・SiO2 +SiO2 →2(MgO・SiO2 ) (2)
上記の反応は900℃付近で起こるため、例えば、Agメタライズとの同時焼成には不向きである。
【0022】
また、本発明によれば、絶縁基板の40〜400℃の温度範囲における熱膨張係数が9〜18ppm/℃であることから、ガラス−エポキシ基板などのプリント基板からなる外部回路基板のそれと近似し、絶縁基板と外部回路基板の熱膨張係数差に起因する熱応力を抑制して、絶縁基板と接続端子と外部回路基板との間でクラックや剥離が発生して接続不良を起こすことがなく、配線基板を外部回路基板に長期間にわたり正確に、且つ強固に電気的接続させることが可能となる。
【0023】
なお、本発明における熱膨張係数とは、特記しない限り40〜400℃の温度範囲における線熱膨張係数の平均値を指す。
【0024】
また、パッケージのメタライズ配線層として使用されるCuの熱膨張係数18ppm/℃に対しても近似の熱膨張係数を有するため、メタライズ配線層の絶縁基板への密着性をも高めることができる。
【0025】
【発明の実施の形態】
図1は、本発明の配線基板の代表例である半導体素子収納用パッケージの一例を示す概略断面図であり、Aは半導体素子収納用パッケージ、Bは外部回路基板である。
【0026】
半導体素子収納用パッケージAは、絶縁基板1と蓋体2とメタライズ配線層3と接続端子4およびパッケージの内部に収納される半導体素子5により構成され、絶縁基板1及び蓋体2によって半導体素子5を内部に気密に収容するためのキャビティ6を構成し、キャビティ6内には、半導体素子5が、ガラス、樹脂等の接着剤を介して接着固定される。
【0027】
また、絶縁基板1の表面および内部には、メタライズ配線層3が配設され、半導体素子5と絶縁基板1の下面に形成された接続端子4とを電気的に接続するように配設されている。図1のパッケージによれば、接続端子4は、接続パッド4aを介して高融点の半田(錫−鉛合金)からなる球状端子4bがロウ材により取着されているが、球状端子4bを使用せず、接続パッドに直接半田を塗布して外部回路基板に接続してもよい。
【0028】
一方、外部回路基板Bは、絶縁体7と配線導体8とから構成され、絶縁体7は、少なくとも有機樹脂を含む絶縁材料からなり、具体的には、ガラス−エポキシ系複合材料などのように40〜400℃の熱膨張係数が12〜18ppm/℃の特性を有し、一般的にはプリント基板等が用いられる。
【0029】
なお、パッケージAのメタライズ配線層3と外部回路基板Bの表面に形成される配線導体8は、絶縁基板1または絶縁体7との熱膨張係数の整合性と、電気抵抗の低減の点で、Cu、Au、Ag、Al、Ni、Pb−Snから選ばれる少なくとも1種の金属導体からなることが望ましい。
【0030】
また、パッケージAの絶縁基板1下面の球状端子4bを外部回路基板Bの配線導体8上に載置当接させ、しかる後、低融点の半田等のロウ材により約250〜400℃の温度で半田を溶融させて、接続端子4と配線導体8とを接合させることによって半導体素子収納用パッケージAを外部回路基板Bに実装することができる。この時、配線導体8の表面には接続端子4との接続を容易に行うためにロウ材が被着形成されていることが望ましい。
【0031】
(絶縁基板)本発明によれば、上記配線基板の絶縁基板1として、ガラス20〜60重量%と、後述の式(3)により計算されるクリノエンスタタイトの比率が20%以上のエンスタタイト10〜60重量%と、クォーツ5〜60重量%との含有比率で含有する混合物を成形してグリーンシートを作製し、該グリーンシート表面にメタライズペーストを被着形成した後、970℃以下で焼成してなるものであって、ガラス20〜60重量%、特に30〜50重量%と、後述の式(3)により計算されるクリノエンスタタイトの比率が30%以上、特に50%以上のエンスタタイト10〜60重量%、特に20〜50重量%と、クォーツ5〜60重量、特に10〜50重量%との比率で含有する。
【0032】
そして、40℃〜400℃における熱膨張係数が9〜18ppm/℃、特に10〜16ppm/℃、抗折強度200MPa以上、特に220MPa以上であることが大きな特徴であり、これによって、前述した外部回路基板Bとの熱膨張差に起因する熱応力の発生を緩和し、外部回路基板BとパッケージAとの電気的接続状態を長期にわたり良好に維持することができるとともに、配線基板自体の強度を高めることができる。
【0033】
すなわち、ガラスが20重量%より少ないと、970℃以下の温度にて磁器を緻密化させることができず、60重量%を越えると原料単価が上昇してしまうとともに、磁器の焼結温度が低下しすぎ、CuやAgのメタライズ配線層との焼成収縮挙動が合わず、配線基板が変形する恐れがある。
【0034】
また、エンスタタイトが10重量%より少ないと、原料のクォーツの一部がクリストバライトに変態して200〜250℃に急激な熱膨張変化が発生し、接続端子部でのクラックや剥離の要因となるとともに、磁器強度が低下する。また、エンスタタイトが60重量%を越える場合、磁器の熱膨張係数を9ppm/℃以上とすることが難しい。さらに、クォーツが5重量%より少ないと、磁器の熱膨張係数を9ppm/℃以上とできず、60重量%を越える場合、磁器強度を200MPa以上とすることができない。
【0035】
なお、上記ガラスは、後述するバインダの効率的な除去および高価なガラスの含有比率の低減、絶縁基板と同時に焼成されるメタライズとの焼成条件のマッチングの点で、屈伏点が400℃〜800℃で、熱膨張係数が6〜18ppm/℃、特に7〜13ppm/℃の結晶化ガラスであることが望ましく、具体的には、
SiO2 −Li2 O−CaO−Al2 3
SiO2 −Li2 O−Al2 3
SiO2 −Li2 O−MgO、
SiO2 −Li2 O−CaO−Al2 3 −MgO−TiO2
SiO2 −Li2 O−CaO−Al2 3 −MgO−Na2 O−F、
SiO2 −Li2 O−CaO−Al2 3 −K2 O−Na2 O−ZnO、
SiO2 −Li2 O−CaO−Al2 3 −K2 O−P2 5
SiO2 −Li2 O−Al2 3 −K2 O−P2 5 −Sb2 3
SiO2 −Li2 O−CaO−Al2 3 −K2 O−P2 5 −ZnO−Na2 O、
SiO2 −Li2 O−CaO−MgO、
SiO2 −Li2 O−CaO−ZnO、
SiO2 −BaO−B2 3
SiO2 −BaO−B2 3 −Al2 3
SiO2 −BaO−B2 3 −CaO
SiO2 −BaO−B2 3 −MgO
SiO2 −BaO−B2 3 −CaO−Al2 3
SiO2 −BaO−B2 3 −MgO−Al2 3
SiO2 −BaO−B2 3 −CaO−Al2 3 −ZnO
等の結晶化ガラスが挙げられる。
【0036】
また、本発明によれば、エンスタタイト中には、クリノエンスタタイトを30%以上、特に50%以上、さらに70%以上含有することが重要であり、これによって、磁器強度を200MPa以上に高めることができる。なお、エンスタタイトとしては、クリノエンスタタイト以外にも、プロトエンスタタイトやそれ以外のエンスタタイト結晶相が存在する。
【0037】
(配線基板の製造方法)次に、本発明の配線基板を製造するには、ガラス20〜60重量%と、後述の式(3)により計算されるクリノエンスタタイトの比率が20%以上、特に40%以上のエンスタタイト10〜60重量%と、クォーツ5〜60重量との含有比率で混合する。なお、エンスタタイト中のクリノエンスタタイトの比率を20%以上とするためには、上記式(1)の反応時に触媒としてLi成分を添加するか、またはプロトエンスタタイト原料に対して、例えば、ボールミル、アトライタミル、振動ミル、ジェットミル等の公知の粉砕方法を用いてプロトエンスタタイトに衝撃を付与することによって、プロトエンスタタイトをクリノエンスタタイトに相変態させることによって制御できる。
【0038】
なお、本発明では、エンスタタイト中のクリノエンスタタイトの比率は、図2に示すX線回折ピークから下記式(3)によって求めた値である。
P= I(Clino_310)*100/(I(Proto_310)/0.4+ I(Clino_310)) (3)
ただし、P:クリノエンスタタイトの比率(%)、
I(Clino_310):クリノエンスタタイトの(310)のX線回折ピーク強度、
I(Proto_310):プロトエンスタタイトの(310)のX線回折ピーク強度、
である。
【0039】
上記結晶性ガラスとフィラーとの混合物に、適当な有機樹脂バインダを添加して泥漿物を作るとともに、該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシートを作製する。そして、メタライズ配線層及び接続パッドとして、上述した金属粉末に有機バインダ、可塑剤、溶剤等を添加、混合して得た金属ペーストを前記グリーンシートに周知のスクリーン印刷法により所定パターンに印刷塗布する。また、場合によっては、前記グリーンシートに適当な打ち抜き加工してスルーホールを形成し、このホール内にもメタライズペーストを充填する。そしてこれらのグリーンシートを複数枚積層し、グリーンシートとメタライズとを同時焼成することにより多層構造のパッケージを得ることができる。
【0040】
焼成にあたっては、まず、成形のために配合したバインダ成分を除去する。バインダの除去は、700℃前後の大気雰囲気中で行われるか、または配線導体としてCu等の卑金属を用いる場合には、100〜700℃の水蒸気を含有する窒素雰囲気中で行われることが望ましい。この時、成形体の焼成による収縮開始温度は700〜850℃程度であることが望ましく、かかる収縮開始温度によりバインダを容易に除去できることから、成形体中の結晶化ガラスの屈伏点を400℃〜800℃に制御することが望ましい。
【0041】
焼成は、800℃〜970℃の酸化性または還元性雰囲気中で行われ、これにより相対密度90%以上、特に95%以上まで緻密化される。焼成温度が970℃を越えると、メタライズ層が溶融してしまう。
【0042】
【実施例】
結晶性ガラスとして、重量比率で
Figure 0003784221
の2種のガラスを準備した。
【0043】
このガラスに対してフィラー成分として、エンスタタイト(2MgO・SiO2 、熱膨張係数10ppm/℃)、クォーツ(SiO2 、熱膨張係数15ppm/℃)を用いて表1に示す調合組成になるように秤量混合した。
【0044】
なお、上記エンスタタイト原料については、所望時間振動ミルを行い、粉末X線回折測定にて上述の式(3)に基づくエンスタタイト中のクリノエンスタタイトの比率を算出したものを用いた。エンスタタイト原料エンスタタイト中のクリノエンスタタイトの比率は表1に示した。
【0045】
この混合物に有機バインダを添加した後、プレス成形により、3.5×3.5×15mmの形状の成形体を作製し、この成形体を700℃のN2 +H2 O中で脱バインダ処理した後、窒素雰囲気中で表1に示す温度にて焼成した。
【0046】
得られた磁器に対して、アルキメデス法により理論密度に対する比率である相対密度を測定し、また、40〜400℃の熱膨張係数およびJISR1601に基づいて磁器強度を測定した。さらに、磁器表面でX線回折測定を行い、上述の式(3)に基づいてエンスタタイト中のクリノエンスタタイトの比率を算出した。結果は表1に示した。
【0047】
また、上記ガラスとフィラーとからなる混合物に有機バインダ、可塑剤、分散剤、溶剤を添加、混合してスラリーを調整し、ドクターブレード法にてグリーンシートを作製した。得られたグリーンシートを所定の形状にカットした後、グリーンシートの所定箇所にスルーホールを形成し、スルーホール内にCu粉末と有機ビヒクルとからなるCuメタライズペーストを充填した。また、グリーンシートの表面にCuメタライズペーストを用いてスクリーン印刷法によりメタライズ配線層を塗布した。そして、メタライズペーストが塗布されたグリーンシートをスルーホールの位置合わせを行いながら6枚積層し圧着した。
【0048】
なお、配線基板の下面にはスルーホールに接続する箇所にCuメタライズからなる接続パッドを形成した。この積層体を700℃でN2 +H2 O中で脱バインダ後、窒素雰囲気中、表1に示す温度で同時焼成した。
【0049】
そして、前記接続パッドに図1に示すような半田(錫70〜10%−鉛30〜90%)からなる接続端子を取着した。なお、接続端子は、1cm2 当たり30端子の密度で配線基板の下面全体に形成した。
【0050】
一方、ガラス−エポキシ基板からなる40〜800℃における熱膨張係数が13ppm/℃の絶縁体の表面に銅箔からなる配線導体が形成されたプリント基板を準備した。
【0051】
そして、上記のパッケージに取着した接続端子をプリント基板の配線導体に接続されるように位置合わせし、これをN2 雰囲気中で260℃で3分間熱処理してパッケージをプリント基板表面に実装した。この熱処理により接続端子が溶けてパッケージとプリント基板とが電気的に接続されたことを確認した。
【0052】
次に、得られた実装物を大気の雰囲気にて−40℃と125℃の各温度に制御した恒温槽に15分/15分の保持を1サイクルとして最高1000サイクル繰り返した。そして、100サイクル毎にプリント基板の配線導体とパッケージ用配線基板との電気抵抗を測定し、電気抵抗が増大したサイクル数をパッケージ(PKG)の熱サイクルテスト回数(TCT)として表1に示した。
【0053】
【表1】
Figure 0003784221
【0054】
表1より明らかなように、ガラスの含有量が20重量%より少ない試料No.1では、緻密な焼結体を得ることができず、ガラスの含有量が60重量%より多い試料No.6では、パッケージに変形が生じた。また、エンスタタイトの含有量が10重量%より少ない試料No.7では、磁器強度が低下し、また、200℃付近で急激に熱膨張変化が生じて熱膨張係数を18ppm/℃以下とすることができず、TCTにて500回でパッケージと外部回路基板との間に接続不良が発生した。
【0055】
さらに、クォーツの含有量が5重量%より少ない試料No.13、18では、熱膨張係数が9ppm/℃より低くなり、TCTにて300回でパッケージと外部回路基板との間に接続不良が発生した。また、クォーツの含有量が60重量%を越える試料No.24では、磁器強度が低下した。
【0056】
さらに、エンスタタイト原料中のクリノエンスタタイトの比率が20%より低く、磁器中のそれが30%より低い試料No.14、25では、磁器を95%以上に緻密化させることができず、また、磁器強度も低いものであった。
【0057】
これに対して、本発明の範囲内である試料No.2〜5、8〜12、15〜17、19〜23、26、27は、いずれも相対密度95%以上、熱膨張係数9〜18ppm/℃、磁器強度200MPa以上で、TCTにて1000サイクルまで良好な接続状態を維持できた。
【0058】
【発明の効果】
以上詳述したように、本発明の配線基板および半導体素子収納用パッケージによれば、配線基板における絶縁基板の磁器強度を高めることができるとともに、絶縁基板の熱膨張係数を高めてプリント基板等の外部回路基板との熱膨張係数差を小さくできることから、外部回路基板に実装した場合に、両者の熱膨張係数の差に起因する応力発生を抑制し、パッケージと外部回路とを長期間にわたり正確、かつ強固に電気的接続させることが可能となる。
【図面の簡単な説明】
【図1】本発明の配線基板の代表例である半導体素子収納用パッケージの一例を示す概略断面図である。
【図2】エンスタタイト中の式(3)により計算されるクリノエンスタタイトの比率を求める方法を説明するための図である。
【符号の説明】
1・・・絶縁基板
2・・・蓋体
3・・・メタライズ配線層
4・・・接続端子
4a・・接続パッド
4b・・球状端子
5・・・半導体素子
6・・・キャビティ
7・・・絶縁体
8・・・配線導体
A・・・半導体素子収納用パッケージ
B・・・外部回路基板

Claims (2)

  1. 絶縁基板の表面あるいは内部にメタライズ配線層が配設された配線基板において、前記絶縁基板が、ガラス20〜60重量%と、下記式により計算されるクリノエンスタタイトの比率が20%以上のエンスタタイト10〜60重量%と、クォーツ5〜60重量%との含有比率で含有する混合物を成形してグリーンシートを作製し、該グリーンシート表面にメタライズペーストを被着形成した後、970℃以下で焼成してなるものであって、ガラス20〜60重量%と、下記式により計算されるクリノエンスタタイトの比率が30%以上のエンスタタイト10〜60重量%と、クォーツ5〜60重量との比率で含有し、40℃〜400℃における熱膨張係数が9〜18ppm/℃、抗折強度200MPa以上であることを特徴とする配線基板。
    P= I(Clino_310)*100/(I(Proto_310)/0.4+ I(Clino_310))
    ただし、P:クリノエンスタタイトの比率(%)、
    I(Clino_310):クリノエンスタタイトの(310)のX線回折ピーク強度、
    I(Proto_310):プロトエンスタタイトの(310)のX線回折ピーク強度、
    である。
  2. ガラス20〜60重量%と、下記式により計算されるクリノエンスタタイトの比率が20%以上のエンスタタイト10〜60重量%と、クォーツ5〜60重量との含有比率で含有する混合物を成形してグリーンシートを作製し、該グリーンシート表面にメタライズペーストを被着形成した後、970℃以下で焼成することを特徴とする配線基板の製造方法。
    P= I(Clino_310)*100/(I(Proto_310)/0.4+ I(Clino_310))
    ただし、P:クリノエンスタタイトの比率(%)、
    I(Clino_310):クリノエンスタタイトの(310)のX線回折ピーク強度、
    I(Proto_310):プロトエンスタタイトの(310)のX線回折ピーク強度、
    である。
JP27809699A 1999-09-30 1999-09-30 配線基板およびその製造方法 Expired - Fee Related JP3784221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27809699A JP3784221B2 (ja) 1999-09-30 1999-09-30 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27809699A JP3784221B2 (ja) 1999-09-30 1999-09-30 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001102698A JP2001102698A (ja) 2001-04-13
JP3784221B2 true JP3784221B2 (ja) 2006-06-07

Family

ID=17592591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27809699A Expired - Fee Related JP3784221B2 (ja) 1999-09-30 1999-09-30 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3784221B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102590434B1 (ko) 2020-09-11 2023-10-18 주식회사 엘지에너지솔루션 음극 활물질, 상기 음극 활물질을 포함하는 음극, 및 상기 음극을 포함하는 이차 전지

Also Published As

Publication number Publication date
JP2001102698A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3784221B2 (ja) 配線基板およびその製造方法
JP4549028B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP4549029B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP3346693B2 (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3740225B2 (ja) 配線基板の実装構造
JP3699571B2 (ja) 配線基板およびその実装構造
JP3347583B2 (ja) 配線基板の実装構造
JP3556475B2 (ja) 高周波用磁器組成物および高周波用磁器の製造方法
JP3450998B2 (ja) 配線基板およびその実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3450119B2 (ja) メタライズ組成物及びそれを用いた配線基板
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3314131B2 (ja) 配線基板
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3420447B2 (ja) 配線基板の実装構造
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP3748315B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060314

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees