JP3783497B2 - Semiconductor device mounting wiring tape and semiconductor device using the same - Google Patents
Semiconductor device mounting wiring tape and semiconductor device using the same Download PDFInfo
- Publication number
- JP3783497B2 JP3783497B2 JP35267799A JP35267799A JP3783497B2 JP 3783497 B2 JP3783497 B2 JP 3783497B2 JP 35267799 A JP35267799 A JP 35267799A JP 35267799 A JP35267799 A JP 35267799A JP 3783497 B2 JP3783497 B2 JP 3783497B2
- Authority
- JP
- Japan
- Prior art keywords
- window hole
- insulating film
- semiconductor element
- tape
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
Landscapes
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は半導体素子搭載用配線テープ及びそれを用いた半導体装置に係わり、特に半田ボール取り付け用パッドを有する半導体素子搭載用配線テープとそれを用いたBGA(Ball Grid Array )型の半導体装置に関する。
【0002】
【従来の技術】
近年、半導体装置を用いる各種の機器では、特に携帯機器や移動体機器を中心にそのサイズの小型軽量化が進められている。したがって、これら機器に使用される半導体装置についても、その小型・薄型化が要望されている。この要望に対して、近時、チップサイズパッケージ(Chip Size Package ;以下、CSPと略称する)と称される、半導体素子とほぼ同一の大きさをもつパッケージが提案され、これを用いた半導体装置の製品化が一部に実施されている。
【0003】
従来、このようなCSP半導体素子搭載用配線テープとしては、図7に示すように、ポリイミド樹脂製絶縁フィルムから成るテープ基材1の片面に銅箔で配線回路たる配線パターン8を形成し、この配線パターン8の一端部に半導体接続用のワイヤボンディングパッド4を形成するとともに、他端部に半田ボール取り付け用パッド3を形成し、半田ボール取り付け用パッド3の領域の配線回路面上にソルダーレジスト15から成る絶縁皮膜2を形成したものが知られている。
【0004】
この半導体素子搭載用配線テープにおいては、ワイヤボンディングをなす関係上、通常、中央部分に打ち抜きによってウインドウホール17(図9)が形成され、絶縁皮膜2は、テープ基材1上のワイヤボンディングパッド4の部分及びこれより更に内側の領域には形成されない。
【0005】
そして、この半導体素子搭載用配線テープ20を用いて図9に示す半導体装置を製造する場合は、半導体素子搭載用配線テープ20に接着剤6を介して半導体素子11を貼り付け、半導体素子11の電極16と半導体素子搭載用配線テープのワイヤボンディングパッド4とを金ワイヤから成るボンディングワイヤ13にて電気的に接続するとともに、封止樹脂14で樹脂モールドし、半田ボール取り付け用パッド3に半田ボール12を取り付ける。
【0006】
この半導体装置によれば、半導体素子11の素子形成面を載せるテープ基材面と反対の側の面に配線回路たる配線パターン8を設けているので、半導体素子11の素子電極16と配線パターン8とをウインドウホール17内を通るボンディングワイヤ13で接合することが可能となる。したがって半導体素子11の外周側を回すことなくボンディングワイヤ13を配設することができ、これによりボンディングワイヤ13の配線スペースを半導体素子11の外周側に確保する必要がなくなることから、装置全体の小型・薄型化を図ることができる。また、ワイヤ接合を行えることから、ボンディングワイヤ13によって半導体素子と基板との間の熱膨張率の差を吸収することができ、これにより高価なセラミックス基板でなく安価な樹脂基板を使用することが可能となる等の利点が得られる。
【0007】
【発明が解決しようとする課題】
ところで、半導体素子搭載用配線テープ20にウインドウホール17を形成する方法としては、先に配線パターン8及び絶縁皮膜2たるソルダーレジスト15を形成し、更には接着剤シート6及び接着剤保護フィルム7を貼り付けておき、その後に、打ち抜きによりウインドウホール17を形成するのが好ましい。即ち、図7に点線で示す如く、テープ基材1上のソルダーレジスト15の形成されていない部分、つまり配線パターン8のワイヤボンディングパッド4より内側のソルダーレジスト15が形成されていない中央領域を、ウインドウホール打ち抜き予定部(以下、単にウインドウホール予定部と称する)5として、図8の如く、打ち抜き金型のパンチ9とダイ10とで打ち抜くのである。この方法によれば、打ち抜き工程の前にウインドウホール17を形成した場合に要請される、その後の部材の位置合わせが必要にならないという長所が得られる。
【0008】
しかしながら、ソルダーレジスト15は半導体素子搭載用配線テープ20の全域に設けられるのではない。即ち、ソルダーレジスト15は、半導体素子搭載用配線テープ20の表面のうち、図7に網掛け部分として示す半田ボール取り付け用パッド3の領域の配線回路面上にのみ設けられているだけであり、中央のウインドウホール予定部5の周辺に集約的に位置するワイヤボンディングパッド4及びそれよりウインドウホール予定部5側の領域には、ソルダーレジスト15が設けられていない。
【0009】
この結果、従来の構造の半導体素子搭載用配線テープを用いて製造すると、ウインドウホールの打ち抜きの際に、図8に示すようにワイヤボンディングパッド4が打ち抜き金型のダイ10と接触してしまい表面に傷がつく。するとワイヤボンディングの信頼性が低下する。
【0010】
そこで本発明は、ウインドウホールを打ち抜く際にワイヤボンディングパッドに傷が付くのを防止し、ワイヤボンディング性を損なわないようにした半導体素子搭載用配線テープ及び半導体装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0012】
(1)請求項1に記載した発明の特徴は、ポリイミド樹脂のような樹脂製絶縁フィルムから成るテープ基材の片面に銅箔等の金属箔で配線回路を形成し、この配線回路の一端部に半導体接続用のボンディングパッドを形成するとともに、他端部に半田ボール取り付け用パッドを形成し、半田ボール取り付け用パッドの領域の配線回路面上に第1の絶縁皮膜(21)を形成し、さらに半導体素子とワイヤボンディングを行うための接続用ウインドウホール予定部を形成した半導体素子搭載用配線テープであって、そのウインドウホール予定部の周囲領域の非配線回路面上の少なくとも一部に第2の絶縁皮膜(22、23、24)を形成した点にある(請求項1)。
【0013】
本発明によれば、ウインドウホール予定部の周囲領域の非配線回路面上の少なくとも一部に第2の絶縁皮膜を形成したので、その絶縁皮膜の存在により、ウインドウホールの打ち抜きの際に、テープ基材が支持される。従って、図8に示すようにウインドウホール打ち抜きの際に、ワイヤボンディングパッドが金型のダイに接触しなくなり、ワイヤボンディングパッドの表面に傷がつかなくなる。
【0014】
(2)請求項2に記載の発明は、ポリイミド樹脂のような樹脂製絶縁フィルムから成るテープ基材の片面上に、半導体素子とワイヤボンディングを行うための接続用のウインドウホール予定部を定め、このウインドウホール予定部の両側に銅箔等の金属箔で配線回路を形成し、この各配線回路のウインドウホール予定部に近い側の一端部に半導体接続用のボンディングパッドを形成するとともに、他端部に半田ボール取り付け用パッドを形成し、半田ボール取り付け用パッドの領域の配線回路面上に第1の絶縁皮膜(21)を形成した半導体素子搭載用配線テープにおいて、前記テープ基材の片面上の前記ボンディングパッドより内側に、前記ウインドウホール予定部の打ち抜き予定線の外周囲に隣接して且つ当該打ち抜き予定線に沿って延在する帯状の第2の絶縁皮膜(22)を形成したことを特徴とする。
【0015】
本発明によれば、ウインドウホール予定部の打ち抜き予定線の外周囲に第2の絶縁皮膜(22)を形成したので、その第2の絶縁皮膜の存在により、ウインドウホールの打ち抜きの際に、図2に示す如く、テープ基材が支持される。従って、図8に示すようにウインドウホール打ち抜きの際に、ワイヤボンディングパッドが金型のダイに接触しなくなり、ワイヤボンディングパッドの表面に傷がつかなくなる。
【0016】
(3)請求項3に記載の発明は、ポリイミド樹脂のような樹脂製絶縁フィルムから成るテープ基材の片面上に、半導体素子とワイヤボンディングを行うための接続用のウインドウホール予定部を定め、このウインドウホール予定部の両側に銅箔等の金属箔で配線回路を形成し、この各配線回路のウインドウホール予定部に近い側の一端部に半導体接続用のボンディングパッドを形成するとともに、他端部に半田ボール取り付け用パッドを形成し、半田ボール取り付け用パッドの領域の配線回路面上に第1の絶縁皮膜(21)を形成した半導体素子搭載用配線テープにおいて、前記ウインドウホール予定部の両側に存する同一列の前記ボンディングパッドとボンディングパッドとの間を充填するように、前記第1の絶縁皮膜(21)の内側縁から前記ウインドウホール予定部の打ち抜き予定線まで又はその近傍まで延在させた第2の絶縁皮膜(23)を形成したことを特徴とする。
【0017】
本発明によれば、第1の絶縁皮膜(21)の内側縁とウインドウホール予定部との間の領域に、ボンディングパッドとボンディングパッドとの間を充填する形で第2の絶縁皮膜(23)が存在しているので、この第2の絶縁皮膜の存在により、図8に示すようにウインドウホールの打ち抜きの際に、テープ基材が支持され、その結果、ワイヤボンディングパッドが金型のダイに接触しなくなり、ワイヤボンディングパッドの表面に傷がつかなくなる。
【0018】
(4)請求項4に記載の発明は、ポリイミド樹脂のような樹脂製絶縁フィルムから成るテープ基材の片面上に、半導体素子とワイヤボンディングを行うための接続用のウインドウホール予定部を定め、このウインドウホール予定部の両側に銅箔等の金属箔で配線回路を形成し、この各配線回路のウインドウホール予定部に近い側の一端部に半導体接続用のボンディングパッドを形成するとともに、他端部に半田ボール取り付け用パッドを形成し、半田ボール取り付け用パッドの領域の配線回路面上に第1の絶縁皮膜(21)を形成した半導体素子搭載用配線テープにおいて、前記ウインドウホール予定部の両側に存する前記ボンディングパッドの領域を残し、前記第1の絶縁皮膜(21)の内側縁から前記ウインドウホール予定部の打ち抜き予定線まで又はその前後まで延在させて第2の絶縁皮膜 (24)を形成したことを特徴とする。
【0019】
この特徴によれば、ウインドウホール予定部の周囲に全体として第2の絶縁皮膜(24)が存在するので、この第2の絶縁皮膜の存在により、図8に示すようにウインドウホールの打ち抜きの際に、ワイヤボンディングパッドが金型のダイに接触しなくなり、ワイヤボンディングパッドの表面に傷がつかなくなる。
【0020】
(5)請求項5の発明は、請求項1、2、3又は4記載の半導体素子搭載用配線テープにおいて、半田ボール取り付け用パッドの領域の配線回路面上の第1の絶縁皮膜とウインドウホール予定部の周囲領域の非配線回路面上に形成した第2の絶縁皮膜は同種の材料からなることを特徴とする。
【0021】
この特徴によれば、第1の絶縁皮膜と第2の絶縁皮膜が同種の材料からなるので、これらを同一工程にて付与することができる。この第1の絶縁皮膜と第2の絶縁皮膜は具体的にはソルダーレジストを使用する(請求項6)。
【0022】
(6)請求項7の発明は、請求項1、2、3、4、5又は6記載の半導体素子搭載用配線テープにおいて、半田ボール取り付け用パッドの領域の配線回路面上の第1の絶縁皮膜とウインドウホール予定部の周囲領域の非配線回路面上に形成した第2の絶縁皮膜とが、いずれもワイヤボンディングパッドを形成する金属箔よりも厚みが厚いことを特徴とする。
【0023】
この特徴によれば、第1及び第2の絶縁皮膜がワイヤボンディングパッドの金属箔よりも厚みが厚いので、ウインドウホールの打ち抜きの際に、ワイヤボンディングパッドの表面に傷が付かないように確実に保護することができる。
【0024】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【0025】
(実施形態1)
図1は、第1の実施形態に係る半導体素子搭載用配線テープの裏面側を示した図である。
【0026】
図1に示すように、ポリイミド樹脂製絶縁フィルムから成るテープ基材1の片面上に、半導体素子とワイヤボンディングを行うための接続用のウインドウホール予定部5が定められ、このウインドウホール予定部5の両側に銅箔による配線パターン8から成る配線回路が形成されている。この配線回路たる配線パターン8には、ウインドウホール予定部5に近い側の一端部に半導体接続用のボンディングパッド4が形成され、他端部に半田ボール取り付け用パッド3が形成されている。そして、この左右に存する半田ボール取り付け用パッド3の領域の配線回路面上には、ソルダーレジスト15により第1の絶縁皮膜21が形成されている。ただし、ソルダーレジスト15は半田ボール取り付け用パッド3の真上には存在せず、従って半田ボール取り付けようパット3は第1の絶縁皮膜21から円形状に露出している。
【0027】
この半導体素子搭載用配線テープ20には、更に、上記テープ基材1の片面上において、ワイヤボンディングパッド4より内側に、前記ウインドウホール予定部5の打ち抜き予定線の外周囲に隣接して且つ当該打ち抜き予定線に沿って延在する帯状の第2の絶縁皮膜22が形成されている。ただし、この表現は打ち抜き予定線の外周囲にのみ第2の絶縁皮膜22が存在する形態だけを意味するものではなく、ウインドウホール予定部5の打ち抜き予定線の前後に亘って第2の絶縁皮膜22が存在する形態をも含むものである。この実施形態の場合、第2の絶縁皮膜22は、テープ基材1の片面上のボンディングパッド4より内側に、ウインドウホール予定部5の打ち抜き予定線の外周囲を含む幅で、当該打ち抜き予定線に沿って設けられている。
【0028】
次いで、図2に示すように、この半導体素子搭載用配線テープ20にエラストマ(低弾性樹脂)系接着剤6及び接着剤保護フィルム7を貼り付けておき、その後に、打ち抜き金型のパンチ9とダイ10とでウインドウホール予定部5に沿って打ち抜き、ウインドウホール17(図3)を形成する。即ち、下から順に、第2の絶縁被覆22、テープ基材1、エラストマ系接着剤6、及び接着剤保護フィルム7が重ねられている積層部分を、その第2の絶縁被覆22がダイ10側になるように配置して、図1に点線で示すウインドウホール予定部5に沿って、パンチ9で一度に打ち抜くのである。
【0029】
このとき、ウインドウホール予定部5の打ち抜き予定線は第2の絶縁皮膜22の幅内に位置しているので、打ち抜きは、パンチ9がこの第2の絶縁皮膜22を打ち抜くことになる。即ち、図2から判るように、半導体素子搭載用配線テープ20は、ウインドウホール17の打ち抜きの際には、ウインドウホール予定部5の打ち抜き予定線の外周囲に存在する第2の絶縁皮膜22により、テープ基材1が支持される。従って、図8に示すような不都合な現象、即ち、ウインドウホール打ち抜きの際に、ウインドウホール予定部5の周辺の段差に起因して、ワイヤボンディングパッド4が押し下げられて、金型のダイ10に接触しワイヤボンディングパッド4の表面に傷がつくという不都合な現象の発生を無くすことができる。
【0030】
次に、図4に示すように、上記実施形態1の半導体素子搭載用配線テープを用いて半導体装置を製造した。この半導体装置では、銅箔パターンの存在しないテープ基材1上に、半導体素子11をエラストマ系接着剤6で貼り付けてあり、ウインドウホール17を介してワイヤボンディングパッド4と半導体素子11の電極16とを金ワイヤから成るボンディングワイヤ13でワイヤボンディングして電気的に接続し、それらを封止樹脂14でモールドし、さらに半田ボール取り付けパッド3に半田ボール12を取り付けて半導体装置を作成した。
【0031】
その結果、ワイヤボンディングパッド4の表面に傷がないので、良好なワイヤボンディング性能が得られた。
【0032】
(実施形態2)
次に、第2の実施形態を図5に示す。これは半導体素子搭載用配線テープのソルダーレジスト塗布部をワイヤボンディングパッド4とワイヤボンディングパッド4の間に作成したものである。即ち、ウインドウホール予定部5の両側に存する同一列のボンディングパッド4とボンディングパッド4との間を充填するように、第1の絶縁皮膜21の内側縁からウインドウホール予定部5の打ち抜き予定線まで又はその近傍まで延在させて第2の絶縁皮膜23を形成した形態のものである。
【0033】
この第2の実施形態においても、第1の絶縁皮膜21の内側縁とウインドウホール予定部5との間の領域に、ボンディングパッドとボンディングパッドとの間を充填する形で第2の絶縁皮膜23が存在するので、これによりテープ基材1が支持されて、ウインドウホールの打ち抜きの際に、ワイヤボンディングパッド4が金型のダイに接触しなくなるという作用効果を得ることができる。
【0034】
(実施形態3)
図6に、第3の実施形態を示す。これはウインドウホール予定部5の両側に存するボンディングパッド4の領域を残し、上記第1の絶縁皮膜21の内側縁からウインドウホール予定部5の打ち抜き予定線まで又はその前後まで延在させて第2の絶縁皮膜24を形成した形態のものである。図6に示す実施形態の場合、半導体素子搭載用配線テープのソルダーレジスト開口部を、ワイヤボンディングパッド4及び半田ボール取り付けパッド3のみとしているので、第2の絶縁皮膜24を第1の絶縁皮膜21と同時に簡単に形成することができる。
【0035】
この第3の実施形態では、ウインドウホール予定部5の周囲に全体として第2の絶縁皮膜24が存在するので、上記の実施形態と同様に、この第2の絶縁皮膜24の存在により、テープ基材が支持され、ウインドウホールの打ち抜きの際に、ワイヤボンディングパッドが金型のダイに接触しなくなるという作用効果を得ることができる。
【0036】
上記第2及び第3の実施形態に係る半導体素子搭載用配線テープを用い、図4の場合と同様にして、信頼性のあるCSP半導体装置を容易に組み立てすることができる。
【0037】
なお、上記第1、第2及び第3のいずれの実施形態においても、ウインドウホール予定部5とワイヤボンディングパッド4との間に塗布する第2の絶縁皮膜は、ワイヤボンディングパッド4を形成する銅箔よりも厚みを若干厚くすることが望ましい。第2の絶縁皮膜による打ち抜き時のワイヤボンディングパッド4に対する保護作用を確実にするためである。
【0038】
【発明の効果】
以上説明してきた通り、本発明によれば、半導体素子搭載用配線テープのウインドウホール部の領域の非配線回路面上の少なくとも一部に第2の絶縁皮膜を形成したので、ウインドウホールの打ち抜きの際に、この第2の絶縁皮膜がテープ基材の支えとして作用し、ワイヤボンディングパッドが金型のダイに接触しなくなる。このため、ワイヤボンディングパッドの表面に傷がつくのを防止し、ワイヤボンディングの信頼性を損なわない半導体素子搭載用配線テープとそれを用いた半導体装置を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体素子搭載用配線テープの構造を示す裏面図である。
【図2】図1の半導体素子搭載用配線テープのウインドウホール打ち抜き状況を示す図である。
【図3】図1の半導体素子搭載用配線テープのウインドウホール打ち抜き後の構造を示す断面図である。
【図4】図1の半導体素子搭載用配線テープを用いて構成した半導体装置の断面図である。
【図5】本発明の第2の実施形態に係る半導体素子搭載用配線テープの構造を示す裏面図である。
【図6】本発明の第3の実施形態に係る半導体素子搭載用配線テープの構造を示す裏面図である。
【図7】従来の半導体素子搭載用配線テープの構造を示す裏面図である。
【図8】従来技術の半導体素子搭載用配線テープのウインドウホール打ち抜き状況を示す図である。
【図9】従来技術の半導体素子搭載用配線テープ構造を示す図である。
【符号の説明】
1 テープ基材
2 絶縁皮膜
3 半田ボール取り付けパッド
4 ワイヤボンディングパッド
5 ウインドウホール予定部
6 接着剤
7 接着剤保護フィルム
8 配線パターン(配線回路)
9 打ち抜き金型のパンチ
10 打ち抜き金型のダイ
11 半導体素子
12 半田ボール
13 ボンディングワイヤ
15 ソルダーレジスト
17 ウインドウホール
20 半導体素子搭載用配線テープ
21 第1の絶縁皮膜
22、23、24 第2の絶縁皮膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element mounting wiring tape and a semiconductor device using the same, and more particularly to a semiconductor element mounting wiring tape having a solder ball mounting pad and a BGA (Ball Grid Array) type semiconductor device using the same.
[0002]
[Prior art]
In recent years, various types of devices using semiconductor devices have been reduced in size and weight, particularly in portable devices and mobile devices. Therefore, semiconductor devices used in these devices are also required to be small and thin. In response to this demand, a package called a chip size package (hereinafter abbreviated as CSP) having a size almost the same as that of a semiconductor element has recently been proposed, and a semiconductor device using the same Is commercialized in part.
[0003]
Conventionally, as such a CSP semiconductor element mounting wiring tape, as shown in FIG. 7, a
[0004]
In this wiring tape for mounting a semiconductor element, a window hole 17 (FIG. 9) is usually formed by punching in the central portion because of wire bonding, and the
[0005]
When the semiconductor device shown in FIG. 9 is manufactured using the semiconductor element
[0006]
According to this semiconductor device, since the
[0007]
[Problems to be solved by the invention]
By the way, as a method for forming the
[0008]
However, the solder resist 15 is not provided over the entire area of the semiconductor element
[0009]
As a result, when the semiconductor device mounting wiring tape having the conventional structure is manufactured, the
[0010]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor element mounting wiring tape and a semiconductor device which prevent a wire bonding pad from being damaged when a window hole is punched out so as not to impair the wire bonding property.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0012]
(1) A feature of the invention described in
[0013]
According to the present invention, since the second insulating film is formed on at least part of the non-wiring circuit surface in the peripheral region of the window hole planned portion, the tape is punched when the window hole is punched due to the presence of the insulating film. A substrate is supported. Therefore, as shown in FIG. 8, when the window hole is punched, the wire bonding pad does not contact the die of the mold, and the surface of the wire bonding pad is not damaged.
[0014]
(2) The invention according to
[0015]
According to the present invention, since the second insulating film (22) is formed on the outer periphery of the planned punching line of the window hole planned portion, the presence of the second insulating film causes the As shown in FIG. 2, the tape substrate is supported. Therefore, as shown in FIG. 8, when the window hole is punched, the wire bonding pad does not contact the die of the mold, and the surface of the wire bonding pad is not damaged.
[0016]
(3) The invention according to
[0017]
According to the present invention, the second insulating film (23) is formed in such a manner that the region between the inner edge of the first insulating film (21) and the window hole planned portion is filled between the bonding pad and the bonding pad. Therefore, the presence of the second insulating film supports the tape base material when the window hole is punched as shown in FIG. 8, and as a result, the wire bonding pad is attached to the die of the mold. The contact is lost and the surface of the wire bonding pad is not damaged.
[0018]
(4) The invention according to
[0019]
According to this feature, since the second insulating film (24) is present around the window hole planned portion as a whole, the presence of the second insulating film causes the punching of the window hole as shown in FIG. In addition, the wire bonding pad does not contact the die of the mold, and the surface of the wire bonding pad is not damaged.
[0020]
(5) The invention according to
[0021]
According to this feature, since the first insulating film and the second insulating film are made of the same material, they can be applied in the same process. Specifically, a solder resist is used for the first insulating film and the second insulating film.
[0022]
(6) The invention of
[0023]
According to this feature, since the first and second insulating films are thicker than the metal foil of the wire bonding pad, it is ensured that the surface of the wire bonding pad is not damaged when the window hole is punched. Can be protected.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described based on the illustrated embodiments.
[0025]
(Embodiment 1)
FIG. 1 is a view showing the back side of the semiconductor element mounting wiring tape according to the first embodiment.
[0026]
As shown in FIG. 1, a window hole planned
[0027]
The
[0028]
Next, as shown in FIG. 2, an elastomer (low-elastic resin) adhesive 6 and an adhesive
[0029]
At this time, since the punched line of the planned
[0030]
Next, as shown in FIG. 4, a semiconductor device was manufactured using the semiconductor element mounting wiring tape of the first embodiment. In this semiconductor device, a
[0031]
As a result, since the surface of the
[0032]
(Embodiment 2)
Next, a second embodiment is shown in FIG. This is a solder resist coating portion of a wiring tape for semiconductor element mounting formed between the
[0033]
Also in the second embodiment, the region between the inner edge of the first insulating
[0034]
(Embodiment 3)
FIG. 6 shows a third embodiment. This leaves the areas of the
[0035]
In the third embodiment, since the second insulating
[0036]
Using the semiconductor element mounting wiring tape according to the second and third embodiments, a reliable CSP semiconductor device can be easily assembled as in the case of FIG.
[0037]
In any of the first, second, and third embodiments, the second insulating film applied between the window hole planned
[0038]
【The invention's effect】
As described above, according to the present invention, since the second insulating film is formed on at least part of the non-wiring circuit surface in the window hole portion region of the wiring tape for semiconductor element mounting, the punching of the window hole is performed. In this case, the second insulating film acts as a support for the tape substrate, and the wire bonding pad does not contact the die of the mold. Therefore, the surface of the wire bonding pad can be prevented from being damaged, and a semiconductor element mounting wiring tape that does not impair the reliability of wire bonding and a semiconductor device using the same can be realized.
[Brief description of the drawings]
FIG. 1 is a back view showing the structure of a semiconductor element mounting wiring tape according to a first embodiment of the present invention;
2 is a view showing a window hole punching state of the semiconductor element mounting wiring tape of FIG. 1; FIG.
3 is a cross-sectional view showing a structure after punching a window hole in the semiconductor element mounting wiring tape of FIG. 1; FIG.
4 is a cross-sectional view of a semiconductor device configured using the semiconductor element mounting wiring tape of FIG. 1. FIG.
FIG. 5 is a back view showing the structure of a semiconductor element mounting wiring tape according to a second embodiment of the present invention;
FIG. 6 is a back view showing the structure of a semiconductor element mounting wiring tape according to a third embodiment of the present invention.
FIG. 7 is a back view showing the structure of a conventional wiring tape for mounting a semiconductor element.
FIG. 8 is a view showing a window hole punching state of a wiring tape for mounting a semiconductor element according to the prior art.
FIG. 9 is a diagram showing a conventional semiconductor device mounting wiring tape structure.
[Explanation of symbols]
DESCRIPTION OF
DESCRIPTION OF
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35267799A JP3783497B2 (en) | 1999-12-13 | 1999-12-13 | Semiconductor device mounting wiring tape and semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35267799A JP3783497B2 (en) | 1999-12-13 | 1999-12-13 | Semiconductor device mounting wiring tape and semiconductor device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168151A JP2001168151A (en) | 2001-06-22 |
JP3783497B2 true JP3783497B2 (en) | 2006-06-07 |
Family
ID=18425694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35267799A Expired - Fee Related JP3783497B2 (en) | 1999-12-13 | 1999-12-13 | Semiconductor device mounting wiring tape and semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3783497B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101173316B1 (en) | 2006-07-10 | 2012-08-10 | 엘지이노텍 주식회사 | Method for manufacturing printed circuit board and printed circuit board manufactured by the same |
-
1999
- 1999-12-13 JP JP35267799A patent/JP3783497B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001168151A (en) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4984059A (en) | Semiconductor device and a method for fabricating the same | |
US7476975B2 (en) | Semiconductor device and resin structure therefor | |
US20040164411A1 (en) | Semiconductor package and method for fabricating the same | |
JP5557204B2 (en) | Integrated circuit package system and manufacturing system thereof | |
JPH09129811A (en) | Resin sealed semiconductor device | |
JPH10284873A (en) | Semiconductor integrated circuit device, IC card, and lead frame used for manufacturing the same | |
JP3783497B2 (en) | Semiconductor device mounting wiring tape and semiconductor device using the same | |
US7199455B2 (en) | Molded resin semiconductor device having exposed semiconductor chip electrodes | |
JPH10116936A (en) | Semiconductor package | |
JP3454192B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
JP2756791B2 (en) | Resin-sealed semiconductor device | |
JPS63190363A (en) | Power package | |
JP4364181B2 (en) | Manufacturing method of semiconductor device | |
JP2009158825A (en) | Semiconductor device | |
JP5069387B2 (en) | Integrated circuit package | |
JP2723872B2 (en) | TAB tape carrier and semiconductor device | |
JP3910937B2 (en) | Semiconductor device | |
JP4071121B2 (en) | Semiconductor device | |
JPH08172142A (en) | Semiconductor package, its manufacturing method, and semiconductor device | |
KR100337460B1 (en) | Semiconductor devices | |
KR100379085B1 (en) | Sealing Method of Semiconductor Device | |
JP4263211B2 (en) | Semiconductor device | |
JP2883065B2 (en) | Semiconductor device | |
JP2005197438A (en) | Bga type semiconductor device | |
JP2001358258A (en) | BGA type semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060306 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |