[go: up one dir, main page]

JP2001358258A - BGA type semiconductor device - Google Patents

BGA type semiconductor device

Info

Publication number
JP2001358258A
JP2001358258A JP2000180731A JP2000180731A JP2001358258A JP 2001358258 A JP2001358258 A JP 2001358258A JP 2000180731 A JP2000180731 A JP 2000180731A JP 2000180731 A JP2000180731 A JP 2000180731A JP 2001358258 A JP2001358258 A JP 2001358258A
Authority
JP
Japan
Prior art keywords
solder ball
semiconductor device
insulating film
type semiconductor
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000180731A
Other languages
Japanese (ja)
Inventor
Akihito Higuchi
明史 樋口
Norihiro Ashizuka
紀尋 芦塚
Kazunobu Nakamura
一宣 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000180731A priority Critical patent/JP2001358258A/en
Publication of JP2001358258A publication Critical patent/JP2001358258A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】BGA型半導体装置において、ボンディング部
のモールド樹脂が半田ボール用ビアホールの部分に流れ
込む現象を防止すること。 【解決手段】テープ基材5の配線パターン3の設けられ
ている面側に、フォトソルダーレジスト(PSR)から
成る絶縁皮膜2を、半田ボール用ビアホール12を残す
ようにして設けたBGA型半導体装置において、前記絶
縁皮膜2を部分的に厚くすることで、ボンディングワイ
ヤ9の封止部と半田ボール用ビアホール12と間に、モ
ールド樹脂11の流れ込みを阻止するダム部14を形成
し、半田ボール用ビアホール12へのモールド樹脂11
の流れ込みを防止する。
(57) Abstract: In a BGA type semiconductor device, it is possible to prevent a phenomenon that mold resin in a bonding portion flows into a via hole portion for a solder ball. A BGA type semiconductor device in which an insulating film (2) made of a photo solder resist (PSR) is provided on a surface of a tape base (5) on which a wiring pattern (3) is provided so as to leave a via hole (12) for a solder ball. In this case, a dam portion 14 for preventing the flow of the molding resin 11 is formed between the sealing portion of the bonding wire 9 and the via hole 12 for the solder ball by partially increasing the thickness of the insulating film 2. Mold resin 11 into via hole 12
To prevent inflow.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、LSIチップと外
部端子間のインタポーザとしてTABテープ等を用いた
BGA(Ball Grid Array )型半導体装置、特に配線パ
ターンの設けられている面側に、フォトソルダーレジス
ト(PSR)の絶縁皮膜を、半田ボール用のビアホール
(PSRビア)を残して設けた、いわゆるPSRビアタ
イプのBGA型半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA (Ball Grid Array) type semiconductor device using a TAB tape or the like as an interposer between an LSI chip and external terminals. The present invention relates to a so-called PSR via type BGA type semiconductor device in which an insulating film of a resist (PSR) is provided leaving a via hole (PSR via) for a solder ball.

【0002】[0002]

【従来の技術】近年、半導体装置を用いる各種の機器で
は、特に携帯機器や移動体機器を中心にそのサイズの小
型軽量化が進められている。したがって、これら機器に
使用される半導体装置についても、その小型・薄型化が
要望されている。この要望に対して、近時、チップサイ
ズパッケージ(Chip Size Package ;以下、CSPと略
称する)と称される、半導体素子とほぼ同一の大きさを
もつパッケージが提案され、これを用いた半導体装置の
製品化が実施されている。
2. Description of the Related Art In recent years, various types of devices using semiconductor devices have been reduced in size and weight, especially for portable devices and mobile devices. Therefore, there is a demand for semiconductor devices used in these devices to be smaller and thinner. In response to this demand, recently, a package called a chip size package (hereinafter abbreviated as CSP) having a size substantially the same as a semiconductor element has been proposed, and a semiconductor device using the same has been proposed. Has been commercialized.

【0003】従来、このようなCSP半導体装置の種類
としては、LSIチップと外部端子間のインタポーザと
して、セラミック配線基板(Ceramics)を用いたもの
(CCSP)や、TAB(Tape Automated Bonding)や
TCP(Tape Carrier Package )と同様のフレキシブ
ル配線基板を用いたもの(TCSP)等が知られてい
る。
Conventionally, such CSP semiconductor devices are of a type using a ceramic wiring substrate (CCSP) as an interposer between an LSI chip and external terminals, a TAB (Tape Automated Bonding) or a TCP (TCP). A device using a flexible wiring board (TCSP) similar to that of the Tape Carrier Package) is known.

【0004】これらの代表例として、図6及び図7に、
インタポーザとしてTABテープを使用したBGA(Ba
ll Grid Array )型半導体装置を示す。
[0004] As a representative example of these, FIG. 6 and FIG.
BGA (Ba) using TAB tape as an interposer
ll Grid Array) type semiconductor device.

【0005】これは、絶縁フィルムから成るテープ基材
5における配線パターン3の設けられている面側に、フ
ォトソルダーレジスト(PSR)から成る絶縁皮膜2
を、半田ボール用ビアホール(PSRビア)12を残す
ようにして設けた、いわゆるPSRビアタイプのBGA
型半導体装置である。
[0005] This is because an insulating film 2 made of a photo solder resist (PSR) is provided on the surface of the tape base 5 made of an insulating film on which the wiring pattern 3 is provided.
Are provided so as to leave via holes (PSR vias) 12 for solder balls, a so-called PSR via type BGA.
Semiconductor device.

【0006】即ち、図6、図7は本発明の特に対象とな
る従来タイプの半導体装置の構成を示したもので、半導
体装置に使用されるTABテープ1は、ポリイミド樹脂
製絶縁フィルムから成るテープ基材5の片面に、接着剤
4を介して接着された銅箔をフォトエッチングすること
により形成した配線パターン3であって、その一端部
に、半導体接続用のボンディングパッド10を形成する
とともに、他端部又は中途部に半田ボール取り付け用パ
ッド30を形成した配線パターン3と、前記配線パター
ン3上に印刷版により印刷されたフォトソルダーレジス
ト樹脂より、パターン露光、現像を経て所定のPSRパ
ターンに形成された絶縁皮膜2であって、半田ボール取
り付け用パッド30の領域の配線パターン面上に、半田
ボール用ビアホール12を残すように形成された絶縁皮
膜2とを有する。
FIGS. 6 and 7 show the structure of a conventional semiconductor device which is a particular object of the present invention. A TAB tape 1 used for a semiconductor device is a tape made of a polyimide resin insulating film. A wiring pattern 3 formed by photo-etching a copper foil bonded on one side of a base material 5 with an adhesive 4, and a bonding pad 10 for semiconductor connection is formed at one end of the wiring pattern 3; From a wiring pattern 3 having a solder ball mounting pad 30 formed at the other end or an intermediate part, and a photo solder resist resin printed on the wiring pattern 3 by a printing plate, a predetermined PSR pattern is formed through pattern exposure and development. A via hole for a solder ball is formed on the wiring pattern surface in the region of the solder ball mounting pad 30 in the formed insulating film 2. Formed so as to leave 2 and an insulating film 2.

【0007】この半導体素子搭載用配線テープたるTA
Bテープ1においては、ワイヤボンディングをなす関係
上、通常、中央部分に打ち抜きによってウインドウホー
ル15が形成され、絶縁皮膜2は、テープ基材5上のボ
ンディングパッド10の部分及びこれよりさらに内側の
領域には形成されない。
This wiring tape TA for mounting a semiconductor element is TA.
In the B tape 1, a window hole 15 is usually formed by punching in a central portion due to wire bonding, and the insulating film 2 is formed in a region of the bonding pad 10 on the tape base material 5 and a region further inside than this. Is not formed.

【0008】そして、このTABテープ1を用いて図6
に示す半導体装置を製造する場合は、上記テープ基材5
の配線パターン3の設けられていない面(反対面)に、
接着剤6を介して半導体チップ7を貼り付け、半導体チ
ップ7の電極8とTABテープのボンディングパッド1
0とを金ワイヤから成るボンディングワイヤ9にて電気
的に接続する。
Then, using this TAB tape 1, FIG.
When manufacturing the semiconductor device shown in FIG.
On the side (opposite side) where the wiring pattern 3 is not provided,
The semiconductor chip 7 is adhered via the adhesive 6, and the electrode 8 of the semiconductor chip 7 and the bonding pad 1 of the TAB tape are attached.
0 is electrically connected with a bonding wire 9 made of a gold wire.

【0009】次に、このワイヤボンディングによる接続
部つまりボンディングリードの部分をモールド樹脂11
により封止した後、リフロー処理により形成された半田
ボール13を、半田ボール用ビアホール12にアレイ状
に配設する形で、半田ボール取り付け用パッド30に取
り付ける。
Next, the connection part by the wire bonding, that is, the part of the bonding lead is connected to the molding resin 11.
Then, the solder balls 13 formed by the reflow process are attached to the solder ball attachment pads 30 in a form of being arranged in an array in the solder ball via holes 12.

【0010】この半導体装置によれば、半導体チップ7
の素子形成面を載せるテープ基材面と反対の側の面に配
線パターンたる配線パターン3を設けているので、半導
体チップ7の素子電極8と配線パターン3とをウインド
ウホール15内を通るボンディングワイヤ9で接合する
ことが可能となる。したがって半導体チップ7の外周側
を回すことなくボンディングワイヤ9を配設することが
でき、これによりボンディングワイヤ9の配線スペース
を半導体チップ7の外周側に確保する必要がなくなるこ
とから、装置全体の小型・薄型化を図ることができる。
また、ワイヤ接合を行えることから、ボンディングワイ
ヤ9によって半導体素子と基板との間の熱膨張率の差を
吸収することができ、これにより高価なセラミックス基
板でなく安価な樹脂基板を使用することが可能となる等
の利点が得られる。
According to this semiconductor device, the semiconductor chip 7
Since the wiring pattern 3, which is a wiring pattern, is provided on the surface opposite to the surface of the tape base on which the element forming surface is mounted, the bonding wire passing through the window hole 15 with the device electrode 8 of the semiconductor chip 7 and the wiring pattern 3 is provided. 9 can be joined. Therefore, the bonding wires 9 can be provided without turning the outer peripheral side of the semiconductor chip 7, so that it is not necessary to secure a wiring space for the bonding wires 9 on the outer peripheral side of the semiconductor chip 7.・ Thinning can be achieved.
In addition, since wire bonding can be performed, the difference in the coefficient of thermal expansion between the semiconductor element and the substrate can be absorbed by the bonding wires 9, thereby making it possible to use an inexpensive resin substrate instead of an expensive ceramic substrate. Advantages such as being possible are obtained.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、ボンデ
ィングリードの部分をモールド樹脂により封止する時
に、当該モールド樹脂がPSRパターン上を伝わり、半
田ボール用ビアホール(PSRビア)まで流れ込んでし
まう現象が発生し、これにより、半田ボールが欠落する
不良が発生することが分かった。
However, when the bonding leads are sealed with the molding resin, a phenomenon occurs in which the molding resin propagates on the PSR pattern and flows into the solder ball via hole (PSR via). It has been found that this causes a defect that the solder ball is missing.

【0012】そこで、本発明の目的は、上記課題を解決
し、モールド樹脂が半田ボール用ビアホールの部分に流
れ込む現象を防止するように構成したBGA型半導体装
置を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a BGA type semiconductor device which solves the above-mentioned problem and is configured to prevent a phenomenon that a molding resin flows into a via hole for a solder ball.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するた
め、本発明のBGA型半導体装置は、樹脂製絶縁フィル
ムから成るテープ基材の片面に金属箔で配線パターンを
形成し、この配線パターンの一端部に半導体接続用のボ
ンディングパッドを形成するとともに、他端部又は中途
部に半田ボール取り付け用パッドを形成し、半田ボール
取り付け用パッドの領域の配線パターン面上に、半田ボ
ール用ビアホールを残して絶縁皮膜を形成し、さらにワ
イヤボンディングを行うためのウインドウホールを形成
してBGA型インターポーザを構成し、前記インターポ
ーザには、前記絶縁皮膜の厚味を部分的に厚く構成し
て、半田ボール用ビアホールへのモールド樹脂の流れ込
みを阻止する堰部を設け、前記インターポーザのテープ
基材上に半導体素子を搭載し、前記ウインドウホールを
介して半導体素子の電極とボンディングパッドとをワイ
ヤボンディングし、それらを前記ウインドウホールに注
入したモールド樹脂にて封止し、且つそのモールド樹脂
の半田ボール用ビアホールへの流れ込みを前記堰部で阻
止し、さらに前記半田ボール取り付けパッドに半田ボー
ルを取り付けて構成したものである(請求項1)。
In order to achieve the above object, a BGA type semiconductor device according to the present invention comprises forming a wiring pattern on one side of a tape base made of a resin insulating film with a metal foil, A bonding pad for semiconductor connection is formed at one end, and a solder ball mounting pad is formed at the other end or halfway, leaving a solder ball via hole on the wiring pattern surface in the area of the solder ball mounting pad. To form a BGA-type interposer by forming a window hole for performing wire bonding, wherein the interposer is configured to partially increase the thickness of the insulating film, A dam is provided to prevent the flow of the mold resin into the via hole, and the semiconductor element is mounted on the tape base of the interposer. And the electrodes of the semiconductor element and the bonding pads are wire-bonded through the window holes, sealed with a mold resin injected into the window holes, and the mold resin flows into the via holes for solder balls. Is prevented by the weir portion, and a solder ball is attached to the solder ball attachment pad (claim 1).

【0014】この構成によれば、インターポーザの絶縁
皮膜には、その絶縁皮膜の厚味を部分的に厚く構成し
て、半田ボール用ビアホールへのモールド樹脂の流れ込
みを阻止する堰部が設けられているので、ワイヤボンデ
ィングに用いたウインドウホールにモールド樹脂を注入
して封止する際、そのモールド樹脂がウインドウホール
側から半田ボール取り付けパッドの存在する半田ボール
用ビアホールへ流れ込もうとする事態となった場合で
も、その流れ込みが上記堰部で阻止される。換言すれ
ば、上記堰部が、半田ボール用ビアホールへのモールド
樹脂の流れ込みを阻止するダム部として機能する。この
ため半田ボール取り付けパッドはモールド樹脂で覆われ
ることなく露出した状態に維持されることから、半田ボ
ール取り付けパッドに取り付けた半田ボールが欠落する
という不良の発生が防止される。
According to this configuration, the insulating film of the interposer is provided with a weir portion that partially thickens the thickness of the insulating film and prevents the flow of the mold resin into the via hole for the solder ball. Therefore, when injecting and sealing the mold resin into the window hole used for wire bonding, the mold resin tries to flow from the window hole side into the solder ball via hole where the solder ball mounting pad is located. Even in the case of a flow, the flow is prevented by the weir portion. In other words, the dam portion functions as a dam portion that prevents the flow of the mold resin into the via hole for the solder ball. For this reason, since the solder ball mounting pad is maintained in an exposed state without being covered with the mold resin, the occurrence of a defect that the solder ball mounted on the solder ball mounting pad is lost is prevented.

【0015】本発明においては、前記堰部が前記ボンデ
ィングパッドと半田ボール用ビアホールとの間に設けら
れるのが最も効果的である(請求項2)。
In the present invention, it is most effective that the weir portion is provided between the bonding pad and the via hole for a solder ball.

【0016】また、前記インターポーザが、テープ基材
にポリイミド樹脂を用い、前記金属箔に銅箔を用い、そ
して前記絶縁皮膜にソルダーレジストを用いたTABテ
ープから成る形態とすること好ましい(請求項3)。
Preferably, the interposer comprises a TAB tape using a polyimide resin as a tape base, a copper foil as the metal foil, and a solder resist as the insulating film. ).

【0017】また、本発明において、上記堰部は、直線
状、波線状、破線状などの種々の形態で設けることがで
きる。即ち、第1は、前記堰部が、前記絶縁皮膜の厚味
を部分的に厚く構成した起立壁であって、前記ウインド
ウホールに沿って直線状に配設した起立壁から成る形態
である(請求項4)。第2は、前記堰部が、前記絶縁皮
膜の厚味を部分的に厚く構成した起立壁であって、前記
ウインドウホールに沿って波線状に配設した起立壁から
成る形態である(請求項5)。第3は、前記堰部が、前
記起立壁を構成する複数の独立壁部分から成り、それら
の独立壁部分が破線状に連続している形態である(請求
項6)。
In the present invention, the weir portion can be provided in various forms such as a straight line, a wavy line, and a broken line. That is, first, the weir portion is an upright wall configured to partially increase the thickness of the insulating film, and is a mode in which the upright wall is linearly arranged along the window hole. Claim 4). Second, the weir portion is an upright wall configured to partially increase the thickness of the insulating film, and is an upright wall arranged in a wavy line along the window hole. 5). Third, the weir portion is composed of a plurality of independent wall portions constituting the upright wall, and the independent wall portions are continuous in a broken line shape (claim 6).

【0018】また、前記堰部として起立壁を設ける代わ
りに、前記絶縁皮膜の厚味を部分的にゼロとした溝部を
設けた形態とすることもできる(請求項7)。
Further, instead of providing an upright wall as the weir portion, a form may be provided in which the thickness of the insulating film is partially reduced to zero (claim 7).

【0019】[0019]

【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment.

【0020】図1は、LSIチップと外部端子間のイン
タポーザとしてフォトソルダーレジスト(PSR)が2
層構造のTABテープを用いた、第1の実施形態に係る
BGA型半導体装置の断面図であり、図2はこれに用い
たBGA型TABテープをフォトソルダーレジスト側か
ら見た部分平面図である。
FIG. 1 shows that a photo solder resist (PSR) is used as an interposer between an LSI chip and external terminals.
FIG. 2 is a cross-sectional view of the BGA type semiconductor device according to the first embodiment using a TAB tape having a layer structure, and FIG. 2 is a partial plan view of the BGA type TAB tape used in the BGA type semiconductor device viewed from a photo solder resist side. .

【0021】図1に示すBGA型半導体装置は、インタ
ポーザとして次のように構成したTABテープを用いて
構成されている。
The BGA type semiconductor device shown in FIG. 1 is configured using a TAB tape configured as follows as an interposer.

【0022】即ち、図示の半導体装置に使用されるTA
Bテープ1は、ポリイミド樹脂製絶縁フィルムから成る
テープ基材5の片面に接着剤4によって金属箔たる銅箔
を接着し、この銅箔をフォトエッチングすることにより
形成した配線パターン3であって、その配線パターン3
の一端部に半導体接続用のボンディングパッド10を形
成するとともに、他端部又は中途部に半田ボール取り付
け用パッド30を形成した配線パターン3を有する。ま
た、半田ボール取り付け用パッド30の領域の配線パタ
ーン面上には、印刷により形成したフォトソルダーレジ
ストから成る絶縁皮膜2であって、前記半田ボール取り
付け用パッド30と対応する半田ボール用ビアホール1
2を残す所定のパターン(PSRパターン)にて設けた
絶縁皮膜2を有する。この絶縁皮膜2が覆っているのは
半田ボール取り付け用パッド30の領域の配線パターン
面であり、ボンディングパッド10の部分及びそれより
内側の部分は覆っておらず、従ってボンディングパッド
10は半田ボール取り付け用パッド30と同様に露出さ
れた状態になっている。
That is, the TA used in the semiconductor device shown in FIG.
The B tape 1 is a wiring pattern 3 formed by bonding a copper foil as a metal foil to one surface of a tape base material 5 made of a polyimide resin insulating film with an adhesive 4 and photo-etching the copper foil. The wiring pattern 3
Has a wiring pattern 3 in which a bonding pad 10 for connecting a semiconductor is formed at one end and a solder ball mounting pad 30 is formed at the other end or an intermediate part. On the wiring pattern surface in the region of the solder ball mounting pad 30, there is an insulating film 2 made of a photo solder resist formed by printing, and the solder ball via hole 1 corresponding to the solder ball mounting pad 30 is formed.
2 has an insulating film 2 provided in a predetermined pattern (PSR pattern). The insulating film 2 covers the wiring pattern surface in the area of the solder ball mounting pad 30, and does not cover the bonding pad 10 and the inner part thereof. It is in a state of being exposed like the pad 30 for use.

【0023】このTABテープ1には、さらに、上記絶
縁皮膜(ソルダーレジストPSR)2における所定パタ
ーンの厚味を、前記ボンディングパッド10と半田ボー
ル用ビアホール(PSRビア)12との間で、部分的に
厚く構成して、半田ボール用ビアホール12へのモール
ド樹脂11の流れ込みを阻止する堰部20が設けられて
いる。この堰部20はダム部14(PSRダム)として
機能するもので、具体的には、2層構造のソルダーレジ
スト部分で構成されている。即ち、この堰部20は、下
層のソルダーレジストから成る絶縁皮膜2の印刷、露
光、現像を行った後、再度その上にソルダーレジストを
印刷、露光、現像する事により形成される起立壁21で
あって、図2に示すようにモールド樹脂部(モールド樹
脂11)と半田ボール用ビアホール(PSRビア)12
との間にウインドウホール(15)の長手方向に沿って
直線状に配設された起立壁21によって構成されてい
る。この実施形態では、起立壁21はウインドウホール
(15)の両側にそれぞれ設けられている。
The TAB tape 1 further includes a predetermined pattern thickness in the insulating film (solder resist PSR) 2 between the bonding pad 10 and the solder ball via hole (PSR via) 12. And a dam portion 20 for preventing the flow of the mold resin 11 into the via hole 12 for the solder ball is provided. The weir portion 20 functions as a dam portion 14 (PSR dam), and is specifically formed of a solder resist portion having a two-layer structure. That is, the weir portion 20 is formed by printing, exposing, and developing an insulating film 2 made of a lower solder resist, and then printing, exposing, and developing a solder resist thereon, thereby forming an upright wall 21. As shown in FIG. 2, a mold resin portion (mold resin 11) and a via hole (PSR via) 12 for a solder ball are provided.
And an upright wall 21 arranged linearly along the longitudinal direction of the window hole (15). In this embodiment, the upright walls 21 are provided on both sides of the window hole (15).

【0024】次に、上記テープ基材5、接着剤(銅箔接
着用)4、配線パターン3、絶縁皮膜2及び堰部20か
ら成るTABテープ1、或いはさらに半導体チップ搭載
用の接着剤6を設けたTABテープ1には、半導体素子
とワイヤボンディングを行うための接続用ウインドウホ
ール15が打ち抜きにより形成され、以てBGA型イン
ターポーザとしてのTABテープ1が完成される。この
ウインドウホール15を中心としてみた場合、TABテ
ープ1は、そのテープ基材5の片面上に、半導体チップ
7とワイヤボンディングを行うための接続用のウインド
ウホール予定部を定め、このウインドウホール予定部の
両側に金属箔で配線パターン3を形成し、この各配線パ
ターン3のウインドウホール予定部に近い側の一端部に
半導体接続用のボンディングパッド10を形成するとと
もに、他端部又は中途部に半田ボール取り付け用パッド
30を形成し、半田ボール取り付け用パッド30の領域
の配線パターン面上に絶縁皮膜2を形成した構造とな
り、その後、ウインドウホール予定部に沿って打ち抜か
れてウインドウホール15が形成される。
Next, the tape base 5, the adhesive (for bonding copper foil) 4, the wiring pattern 3, the TAB tape 1 comprising the insulating film 2 and the dam portion 20, or the adhesive 6 for mounting a semiconductor chip is further applied. In the provided TAB tape 1, connection window holes 15 for performing wire bonding with a semiconductor element are formed by punching, whereby the TAB tape 1 as a BGA type interposer is completed. When the window hole 15 is viewed as a center, the TAB tape 1 defines, on one surface of the tape base material 5, a scheduled window hole portion for connection with the semiconductor chip 7 for wire bonding. A wiring pattern 3 is formed of metal foil on both sides of the wiring pattern 3. A bonding pad 10 for connecting a semiconductor is formed at one end of each wiring pattern 3 on the side near the expected window hole portion, and a solder is formed at the other end or an intermediate portion. The ball mounting pad 30 is formed, and the insulating film 2 is formed on the wiring pattern surface in the area of the solder ball mounting pad 30. Thereafter, the window hole 15 is formed by punching out along the expected window hole portion. You.

【0025】次に、上記インターポーザを用いて半導体
装置を組み立てる。この半導体装置では、銅箔パターン
の存在しないテープ基材5上に半導体チップ7をエラス
トマ系接着剤6で貼り付けてあり、ウインドウホール1
5を介してボンディングパッド4と半導体チップ7の電
極8とを金ワイヤから成るボンディングワイヤ9でワイ
ヤボンディングして電気的に接続し、それらの接続部を
モールド樹脂11で封止し、さらに半田ボール取り付け
パッド30に、リフロー処理により形成された半田ボー
ル13を取り付けて、アレイ状に配設し、BGA型半導
体装置を作成した。
Next, a semiconductor device is assembled using the above interposer. In this semiconductor device, a semiconductor chip 7 is adhered on a tape base material 5 having no copper foil pattern with an elastomer adhesive 6, and a window hole 1 is formed.
5, the bonding pad 4 and the electrode 8 of the semiconductor chip 7 are electrically connected by wire bonding with a bonding wire 9 made of a gold wire. The solder balls 13 formed by the reflow process were attached to the attachment pads 30, and were arranged in an array, thereby producing a BGA type semiconductor device.

【0026】上記ワイヤボンディングによる接続部の封
止処理は、モールド樹脂11をウインドウホール15に
注入することで行う。その際、ボンディングパッド10
と半田ボール用ビアホール12との間には、絶縁皮膜2
の厚味を部分的に厚く構成して、半田ボール用ビアホー
ル12へのモールド樹脂の流れ込みを阻止する堰部20
が設けられているので、ウインドウホール15に注入し
たモールド樹脂11がウインドウホール15側から半田
ボール用ビアホール12へ流れ込もうとした場合でも、
その流れ込みが上記堰部20で阻止される。このため半
田ボール用ビアホール12の底部に存在する半田ボール
取り付けパッド30がモールド樹脂11で覆われてしま
うことがなくなり、常に露出した状態に維持される。よ
って、これに取り付けた半田ボール13が欠落するとい
う不良の発生が防止される。
The sealing process of the connection portion by the wire bonding is performed by injecting the mold resin 11 into the window hole 15. At that time, the bonding pad 10
And an insulating film 2 between the solder ball via hole 12 and
20 is formed so as to be partially thicker to prevent mold resin from flowing into via holes 12 for solder balls.
Is provided, even if the mold resin 11 injected into the window hole 15 attempts to flow into the via hole 12 for solder balls from the window hole 15 side,
The flow is prevented by the weir section 20. For this reason, the solder ball attachment pad 30 existing at the bottom of the solder ball via hole 12 is not covered with the mold resin 11 and is always kept exposed. Therefore, occurrence of a defect that the solder ball 13 attached thereto is missing can be prevented.

【0027】<他の実施形態、変形例>上記実施形態で
は、ソルダーレジストの印刷により所定パターンの絶縁
皮膜2を形成した後、その上に再度部分的にソルダーレ
ジストを印刷することにより、ウインドウホール15に
沿った直線状の起立壁21から成る堰部20を形成し、
モールド樹脂の流れ込み阻止するダム部14とした。し
かし、このソルダーレジストの2層構造による堰部20
の形成は、直線状の他、波線状、破線状などの種々の起
立壁の形態にて印刷して設けることができ、それぞれモ
ールド樹脂の流れ出しを阻止するダム部として機能させ
ることができる。
<Other Embodiments and Modifications> In the above-described embodiment, after the insulating film 2 having a predetermined pattern is formed by printing a solder resist, the solder resist is partially printed thereon again to form a window hole. Forming a weir 20 consisting of a straight upright wall 21 along 15;
The dam portion 14 prevents the flow of the mold resin. However, the weir 20 due to the two-layer structure of the solder resist is used.
Can be provided by printing in the form of various standing walls such as a straight line, a wavy line, a broken line, etc., and can function as dam portions for preventing the flow of the mold resin.

【0028】図3は、絶縁皮膜2の厚味を部分的に厚く
することで構成される起立壁22を、ウインドウホール
15に沿って波線状に配設することにより、上記堰部2
0を構成した実施形態であり、1つの半田ボール用ビア
ホール12に対して、起立壁22の1つの湾曲した防壁
部が対応するように構成されている。
FIG. 3 shows that the upstanding wall 22 formed by partially increasing the thickness of the insulating film 2 is arranged in a wavy line along the window hole 15 so that the weir portion 2 is formed.
In this embodiment, one curved barrier wall portion of the upright wall 22 corresponds to one solder ball via hole 12.

【0029】また、図4は、上記起立壁21又は22を
複数の小部分に区分した形の複数の独立壁部分23を、
破線状に連続しているように配設して、上記堰部20を
構成した実施形態を示すものであり、1つの半田ボール
用ビアホール12に対して、1つの独立壁部分23が対
応するように構成されている。
FIG. 4 shows a plurality of independent wall portions 23 in which the upright wall 21 or 22 is divided into a plurality of small portions.
This shows an embodiment in which the weir portion 20 is arranged so as to be continuous in a broken line shape, and one independent wall portion 23 corresponds to one solder ball via hole 12. Is configured.

【0030】また、2層構造のソルダーレジストにより
堰部20としての起立壁を設ける代わりに、図5に示す
ように、上記ソルダーレジストの絶縁皮膜2の厚味を部
分的にゼロとすることにより、溝部24を設け、この溝
部24により、封止部のモールド樹脂11が半田ボール
用ビアホール12へ流れ込むのを阻止するダム部14と
した形態とすることもできる。図5の実施形態では、ソ
ルダーレジストを線状に印刷しないこと、若しくはソル
ダーレジストを線状に薄くすることにより、ソルダーレ
ジストの存在しない溝部24又はソルダーレジストの薄
肉部による溝部24を形成し、この溝部24にモールド
樹脂11が流れるように仕向けることによって、半田ボ
ール用ビアホール(PSRビア)12への流れ込みを防
止するようにしている。なお、この溝部24も、複数の
独立溝部分が破線状に連続しているように形成すること
もできる。
Further, instead of providing the upright wall as the dam section 20 with the solder resist having a two-layer structure, as shown in FIG. 5, the thickness of the insulating film 2 of the solder resist is partially reduced to zero. The groove 24 may be provided, and the groove 24 may be used as a dam portion 14 for preventing the molding resin 11 of the sealing portion from flowing into the via hole 12 for a solder ball. In the embodiment of FIG. 5, by not printing the solder resist linearly, or by thinning the solder resist linearly, the groove 24 having no solder resist or the groove 24 formed by the thin portion of the solder resist is formed. The flow of the mold resin 11 into the grooves 24 prevents flow into the via holes (PSR vias) 12 for solder balls. The groove 24 may also be formed so that a plurality of independent groove portions are continuous in a broken line.

【0031】[0031]

【発明の効果】以上説明したように本発明によれば、絶
縁皮膜の厚味を部分的に厚く構成して、半田ボール用ビ
アホールへのモールド樹脂の流れ込みを阻止する堰部又
は溝部を設けているので、ワイヤボンディングに用いた
ウインドウホールにモールド樹脂を注入して封止する
際、そのモールド樹脂がウインドウホール側から半田ボ
ール用ビアホールへ流れ込もうとする事態となった場合
でも、その流れ込みが上記堰部又は溝部で阻止される。
換言すれば、上記堰部又は溝部が、半田ボール用ビアホ
ールへのモールド樹脂の流れ込みを阻止するダム部とし
て機能する。このため半田ボール取り付けパッドが露出
した状態に維持されることから、半田ボール取り付けパ
ッドに取り付けた半田ボールが欠落するという不良の発
生を防止することができる。
As described above, according to the present invention, the thickness of the insulating film is partially thickened, and a weir portion or a groove portion for preventing the flow of the molding resin into the via hole for the solder ball is provided. Therefore, when the molding resin is injected into the window hole used for wire bonding and sealed, even if the molding resin tries to flow from the window hole side to the via hole for the solder ball, the inflow does not occur. It is blocked by the weir or groove.
In other words, the dam portion or the groove portion functions as a dam portion that prevents the mold resin from flowing into the via hole for the solder ball. For this reason, since the solder ball attachment pad is maintained in an exposed state, it is possible to prevent a defect that the solder ball attached to the solder ball attachment pad is lost.

【0032】また、モールド樹脂の半田ボール用ビアホ
ールへの流れ込みを防止する事により、半導体装置の組
み立ての際の歩留りを向上させ、生産性を改善すること
ができる。
Further, by preventing the mold resin from flowing into the via hole for the solder ball, the yield in assembling the semiconductor device can be improved, and the productivity can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係るBGA型半導体
装置の断面図である。
FIG. 1 is a sectional view of a BGA type semiconductor device according to a first embodiment of the present invention.

【図2】図1で用いたBGA型TABテープの一部分
を、PSR側から見た平面図である。
FIG. 2 is a plan view of a part of the BGA type TAB tape used in FIG. 1 as viewed from a PSR side.

【図3】本発明の他の実施形態であるPSRダムを波線
状に配設した半導体装置のBGA型TABテープの部分
平面図である。
FIG. 3 is a partial plan view of a BGA type TAB tape of a semiconductor device in which a PSR dam according to another embodiment of the present invention is arranged in a wavy line.

【図4】本発明の別の実施形態であるPSRダムを破線
状に配設した半導体装置のBGA型TABテープの部分
平面図である。
FIG. 4 is a partial plan view of a BGA type TAB tape of a semiconductor device in which a PSR dam according to another embodiment of the present invention is arranged in a broken line.

【図5】本発明のさらに別の実施形態である、PSRを
線状に印刷しないPSRパターンを持つTABテープを
使用した半導体装置の断面図である。
FIG. 5 is a cross-sectional view of a semiconductor device using a TAB tape having a PSR pattern in which a PSR is not printed linearly according to still another embodiment of the present invention.

【図6】従来のTABテープを用いた半導体装置の断面
図である。
FIG. 6 is a cross-sectional view of a conventional semiconductor device using a TAB tape.

【図7】従来の半導体装置に用いたTABテープをPS
R側から見た平面図である。
FIG. 7 shows a conventional TAB tape used for a semiconductor device in PS.
It is the top view seen from the R side.

【符号の説明】[Explanation of symbols]

1 TABテープ 2 絶縁皮膜(PSRパターン) 3 配線パターン 4 接着剤(銅箔接着用) 5 テープ基材 6 接着剤(半導体チップ搭載用) 7 半導体チップ 8 素子電極 9 ボンディングワイヤ 10 ボンディングパッド 11 モールド樹脂 12 半田ボール用ビアホール(PSRビア) 13 半田ボール 14 ダム部 15 ウインドウホール 20 堰部 21 起立壁 22 起立壁 23 独立壁部分 24 溝部 30 半田ボール取り付け用パッド Reference Signs List 1 TAB tape 2 Insulating film (PSR pattern) 3 Wiring pattern 4 Adhesive (for bonding copper foil) 5 Tape base 6 Adhesive (for mounting semiconductor chip) 7 Semiconductor chip 8 Element electrode 9 Bonding wire 10 Bonding pad 11 Mold resin DESCRIPTION OF SYMBOLS 12 Via hole for solder balls (PSR via) 13 Solder ball 14 Dam part 15 Window hole 20 Weir part 21 Standing wall 22 Standing wall 23 Independent wall part 24 Groove part 30 Solder ball mounting pad

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 一宣 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内 Fターム(参考) 4M109 AA01 BA04 CA05 DB07 5F061 AA01 BA03 CA06  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Kazunori Nakamura 3-1-1, Sukekawa-cho, Hitachi-shi, Ibaraki F-term in the electric wire factory of Hitachi Cable, Ltd. (reference) 4M109 AA01 BA04 CA05 DB07 5F061 AA01 BA03 CA06

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】樹脂製絶縁フィルムから成るテープ基材の
片面に金属箔で配線パターンを形成し、この配線パター
ンの一端部に半導体接続用のボンディングパッドを形成
するとともに、他端部又は中途部に半田ボール取り付け
用パッドを形成し、半田ボール取り付け用パッドの領域
の配線パターン面上に、半田ボール用ビアホールを残し
て絶縁皮膜を形成し、さらにワイヤボンディングを行う
ためのウインドウホールを形成してBGA型インターポ
ーザを構成し、 前記インターポーザには、前記絶縁皮膜の厚味を部分的
に厚く構成して、半田ボール用ビアホールへのモールド
樹脂の流れ込みを阻止する堰部を設け、 前記インターポーザのテープ基材上に半導体素子を搭載
し、前記ウインドウホールを介して半導体素子の電極と
ボンディングパッドとをワイヤボンディングし、それら
を前記ウインドウホールに注入したモールド樹脂にて封
止し、且つそのモールド樹脂の半田ボール用ビアホール
への流れ込みを前記堰部で阻止し、さらに前記半田ボー
ル取り付けパッドに半田ボールを取り付けて構成したこ
とを特徴とするBGA型半導体装置。
1. A wiring pattern is formed of metal foil on one side of a tape base made of an insulating film made of resin, a bonding pad for connecting a semiconductor is formed at one end of the wiring pattern, and the other end or an intermediate portion is formed. A solder ball mounting pad is formed on the wiring pattern surface in the area of the solder ball mounting pad, an insulating film is formed leaving a solder ball via hole, and a window hole for wire bonding is formed. A BGA-type interposer, wherein the interposer is provided with a weir portion configured to partially increase the thickness of the insulating film to prevent mold resin from flowing into a via hole for a solder ball; A semiconductor element is mounted on a material, and the electrode of the semiconductor element is bonded to the bonding pad through the window hole. Are sealed with a mold resin injected into the window hole, and the flow of the mold resin into the via hole for the solder ball is prevented by the weir portion. A BGA type semiconductor device comprising a solder ball attached thereto.
【請求項2】前記堰部が前記ボンディングパッドと半田
ボール用ビアホールとの間に設けられていることを特徴
とする請求項1記載のBGA型半導体装置。
2. The BGA type semiconductor device according to claim 1, wherein said weir portion is provided between said bonding pad and a via hole for a solder ball.
【請求項3】前記インターポーザが、前記テープ基材に
ポリイミド樹脂を用い、前記金属箔に銅箔を用い、そし
て前記絶縁皮膜にソルダーレジストを用いたTABテー
プから成ることを特徴とする請求項1又は2記載のBG
A型半導体装置。
3. The interposer comprises a TAB tape using a polyimide resin for the tape base, a copper foil for the metal foil, and a solder resist for the insulating film. Or the BG described in 2
A-type semiconductor device.
【請求項4】前記堰部が、前記絶縁皮膜の厚味を部分的
に厚く構成した起立壁であって、前記ウインドウホール
に沿って直線状に配設した起立壁から成ることを特徴と
する請求項1、2又は3記載のBGA型半導体装置。
4. An upright wall in which the thickness of the insulating film is partially thickened, wherein the upright wall is composed of upright walls arranged linearly along the window hole. The BGA type semiconductor device according to claim 1, 2 or 3.
【請求項5】前記堰部が、前記絶縁皮膜の厚味を部分的
に厚く構成した起立壁であって、前記ウインドウホール
に沿って波線状に配設した起立壁から成ることを特徴と
する請求項1、2又は3記載のBGA型半導体装置。
5. The upright wall, wherein the weir portion is an upright wall having a partially thickened insulating film, and the upright wall is arranged in a wavy line along the window hole. The BGA type semiconductor device according to claim 1, 2 or 3.
【請求項6】前記堰部が、前記起立壁を構成する複数の
独立壁部分から成り、それらの独立壁部分が破線状に連
続していることを特徴とする請求項4又は5記載のBG
A型半導体装置。
6. The BG according to claim 4, wherein said weir portion comprises a plurality of independent wall portions constituting said upright wall, and said independent wall portions are continuous in a broken line shape.
A-type semiconductor device.
【請求項7】前記堰部として起立壁を設ける代わりに、
前記絶縁皮膜の厚味を部分的にゼロとした溝部を設けた
ことを特徴とする請求項4、5又は6記載のBGA型半
導体装置。
7. Instead of providing an upright wall as said weir portion,
7. The BGA type semiconductor device according to claim 4, wherein a groove portion in which the thickness of the insulating film is partially zero is provided.
JP2000180731A 2000-06-12 2000-06-12 BGA type semiconductor device Pending JP2001358258A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000180731A JP2001358258A (en) 2000-06-12 2000-06-12 BGA type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000180731A JP2001358258A (en) 2000-06-12 2000-06-12 BGA type semiconductor device

Publications (1)

Publication Number Publication Date
JP2001358258A true JP2001358258A (en) 2001-12-26

Family

ID=18681760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000180731A Pending JP2001358258A (en) 2000-06-12 2000-06-12 BGA type semiconductor device

Country Status (1)

Country Link
JP (1) JP2001358258A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359342A (en) * 2001-05-31 2002-12-13 Dainippon Printing Co Ltd Middle board for multichip module
JP2008159911A (en) * 2006-12-25 2008-07-10 Shinko Electric Ind Co Ltd Mounting board and electronic apparatus
KR100922714B1 (en) 2007-11-15 2009-10-22 주식회사 심텍 BOSC semiconductor package substrate with solder resist dam and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359342A (en) * 2001-05-31 2002-12-13 Dainippon Printing Co Ltd Middle board for multichip module
JP2008159911A (en) * 2006-12-25 2008-07-10 Shinko Electric Ind Co Ltd Mounting board and electronic apparatus
KR101407564B1 (en) * 2006-12-25 2014-06-13 신꼬오덴기 고교 가부시키가이샤 Mounting substrate and electronic device
KR100922714B1 (en) 2007-11-15 2009-10-22 주식회사 심텍 BOSC semiconductor package substrate with solder resist dam and its manufacturing method

Similar Documents

Publication Publication Date Title
JP3546131B2 (en) Semiconductor chip package
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
KR100780829B1 (en) Bga type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier
JP3611948B2 (en) Semiconductor device and manufacturing method thereof
JP2002110898A (en) Semiconductor device
KR100374241B1 (en) Semiconductor device and manufacturing method thereof
GB2369245A (en) Resin-encapsulated semiconductor device
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
JPH09260436A (en) Semiconductor device
JPH11260851A (en) Semiconductor device and method of manufacturing the semiconductor device
JP2005317998A (en) Semiconductor device
JP2005317998A5 (en)
JPH0846079A (en) Semiconductor device
JP2001127212A (en) Semiconductor device and method of manufacturing semiconductor device
JP2002217354A (en) Semiconductor device
JP3277083B2 (en) Semiconductor chip and semiconductor device using the same
KR100253376B1 (en) Chip size semiconductor package and fabrication method thereof
JPH11163024A (en) Semiconductor device and lead frame for assembling the same, and manufacture of the device
US7315086B2 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP2001358258A (en) BGA type semiconductor device
KR20020065705A (en) Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof
JP3529915B2 (en) Lead frame member and method of manufacturing the same
JP2001358253A (en) BGA type semiconductor device
JP3699271B2 (en) Semiconductor package and manufacturing method thereof
JP3912888B2 (en) Package type semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817