[go: up one dir, main page]

JP3778829B2 - 光制御素子 - Google Patents

光制御素子 Download PDF

Info

Publication number
JP3778829B2
JP3778829B2 JP2001249037A JP2001249037A JP3778829B2 JP 3778829 B2 JP3778829 B2 JP 3778829B2 JP 2001249037 A JP2001249037 A JP 2001249037A JP 2001249037 A JP2001249037 A JP 2001249037A JP 3778829 B2 JP3778829 B2 JP 3778829B2
Authority
JP
Japan
Prior art keywords
light
input
wavelength
soa
input light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001249037A
Other languages
English (en)
Other versions
JP2003057695A (ja
Inventor
泰夫 柴田
安弘 鈴木
義久 界
泰正 須崎
顕 岡田
一人 野口
里江子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2001249037A priority Critical patent/JP3778829B2/ja
Priority to US09/953,796 priority patent/US6753996B2/en
Priority to DE60110517T priority patent/DE60110517T2/de
Priority to EP01122297A priority patent/EP1191387B1/en
Publication of JP2003057695A publication Critical patent/JP2003057695A/ja
Priority to US10/823,179 priority patent/US6961169B2/en
Application granted granted Critical
Publication of JP3778829B2 publication Critical patent/JP3778829B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光を変調する光制御素子に関し、より詳細には、波長多重光ネットワークにおいて、任意の波長の入力信号光の強度に応じて、その入力信号光の波長と同一波長または別波長の光を変調するための光制御素子に関する。
【0002】
【従来の技術】
従来から、波長の異なる複数の光信号を1本の光ファイバに結合して伝送するシステムとして、波長多重を利用した光伝送システム(WDMシステム)が知られており、このWDMシステムは、1対1の光伝送のみならず、ネットワーク化に対応した光伝送技術としての開発が急速に進められている。
【0003】
ネットワーク化に対応可能なWDMシステムでは、光ファイバ中を伝送する信号光を、これと同一または異なる波長の信号光へと波長変換するための、光制御素子の開発が重要となる。
【0004】
図1は、従来の光制御素子に採用されている波長変換回路の構成を説明するための図である。この波長変換回路は、半導体光増幅器(Semiconductor Optical Amplifier、SOA)101と、このSOA101の両側に設けられたMMIカプラ(マルチモード干渉カプラ)102、103と、このMMIカプラ102、103の間に設けられたループ型干渉回路109とから構成されている。
【0005】
波長λの連続光(CW光)105が、MMIカプラ103のポート111に入射し、MMIカプラ103により2つに分割された後、ループ型干渉回路109へと導かれる。このループ型干渉回路109では、MMIカプラ103からSOA101に至る一方の回路長は、MMIカプラ103からSOA101に至る他方の回路長に比較して、ΔLだけ長くなるように設計されている。
【0006】
MMIカプラ103により分割された波長λの2つの連続光は、各々、右回りの光107又は左回りの光106としてループ型干渉回路109を一周した後にMMIカプラ103で合波され、ポート111から出射される。
【0007】
一方、この波長変換回路に、波長λの信号光104をMMIカプラ102から入射しSOA101へと導くと、信号光104による誘導放出が生じ、キャリア密度が減少する。このキャリア密度の減少に対応して、SOA101内の屈折率が変化する。ループ型干渉回路109中を導波する波長λの連続光は、SOA101内を通過する際に、この屈折率変化の影響を受けて位相が変化する。
【0008】
図2(a)、(b)は、波長変換回路の動作原理を説明するための図である。
【0009】
図1において、波長λの信号光104は、MMIカプラ102とSOA101との間の導波路長に対応するタイムラグΔt後に、SOA101中のキャリア密度の減少に伴って屈折率が変化する。
【0010】
ループ型干渉回路109中を導波中に、屈折率が変化したSOA101内を通過する波長λの連続光は位相が変化し、その位相変化量は、一旦、急峻に立ち上がり、その後SOA101内のキャリア濃度が熱平衡状態に回復するのに伴って、元の位相へと戻る。
【0011】
図2(a)は、図1に示したループ型干渉回路109中を導波してMMIカプラ103に入射する波長λの連続光の位相変化の様子を説明するための図であり、この図に示すように、この場合の位相変化量の時間依存性は、右回りの光107、左回りの光106ともに同様の振る舞いを示すが、右回りの光107は、SOA101とMMIカプラ103の間の導波路長に対応する伝播時間Δt´後にMMIカプラ103に入射する。左回りの光106は、右回りの光107に比較して、SOA101を通過してからMMIカプラ103に入射するまでに伝播する回路長がΔLだけ長いため、この回路長差ΔLに対応する伝播時間差Δτだけ遅れてMMIカプラ103へと入射することになる。その結果、MMIカプラ103に入射する波長λの連続光の、右回りの光107の位相変化の立上がり時刻と左回りの光106の位相変化の立上がり時刻が、Δτだけずれることになる。同一の波長λをもつこれらの2つの連続光は、MMIカプラ103中で干渉するが、時間間隔Δτの間だけ互いの位相が異なっており、その後は両者の位相はほぼ一致している。
【0012】
図2(b)は、図1に示したポート110から出射される波長λの連続光の光強度変化の様子を説明するための図であり、図2(a)に示した位相変化をなす左回りの光106と右回りの光107とがMMIカプラ103内で干渉した後に、互いの位相が異なっている時間間隔Δτの間だけポート110から出射される、波長λの連続光の光強度Pの時間変化を示す図である。この図において、横軸は、波長λの信号光104が、MMIカプラ102に入射した時刻をゼロとした後の経過時間tを示している。
【0013】
図2(b)に示すように、入力した波長λの光信号の内容は、波長λの光信号へと移り、互いの位相が異なっている時間間隔Δτの間だけ、ポート110から出力されることとなる。
【0014】
このようなループ型干渉回路を有する波長変換回路では、SOA101中のキャリア濃度の回復に対応して光の位相変化量が漸近的に回復するまでの時間領域のうち、時間間隔Δτ以外の領域における左回りの光106と右回りの光107の位相変化量は同一であるために、相互に干渉を生じた結果、SOA101内の屈折率変化の効果はキャンセルされる(キャンセルアウト)ため、高速波長変換が可能となる。
【0015】
【発明が解決しようとする課題】
しかしながら、図1に示したループ型干渉回路を有する波長変換装置を用いた場合には、SOA101の長さLSOAがΔLに比較して充分に短いことが必要であった。
【0016】
すなわち、右回りの連続光107は、信号光104と同一方向に伝搬するために、信号光104により屈折率が変化した状態でのSOA101内を伝播することとなる。その結果、右回りの連続光107は、SOA101の長さLSOA全体にわたり位相変化を受けることとなる。
【0017】
一方、左回りの連続光106は、信号光104とは逆方向に伝搬するために、SOA101内において信号光104と出会うまではSOA101内の屈折率変化の影響を受けることがない。従って、左回りの連続光106がSOA101に入射してから位相変化量が立上がるまでには、SOA101内において信号光104と出会うまでの時間に等しい時間、すなわち、t=2・LSOA/(c/neq)を要する。ここで、cは光速、neqはSOAの等価屈折率である。
【0018】
図3は、図1に示した波長変換回路の動作原理を説明するための図であり、図3(a)は、SOA101の長さLSOAがΔLと同程度の場合の、MMIカプラ103に入射する波長λの連続光の位相変化の様子を示しており、図3(b)は、ポート110から出射される波長λの連続光の光強度変化の様子を示している。
【0019】
図3(a)に示すとおり、右回りの光107の位相変化量は、MMIカプラ102とSOA101との間の導波路長に対応するタイムラグΔt後に急峻な立上がりを示す一方、左回りの光106の位相変化量は、時間間隔tに亘るなだらかな立上がりとなる。そのため、右回りの光107と左回りの光106との干渉の結果としてポート110から出射される被変換光の波形は、図3(b)のように変形してしまう。このように、Δτがtよりも小さくなる条件での波長変換動作は事実上不可能であった。
【0020】
また、Δτとして10ps程度を実現するためには、
SOA=(c/neq)・t/2<<(c/neq)・Δτ/2=500μm
が要求され、SOA長LSOAを200μm程度以下にする必要があった。光の位相変化量は、伝播する媒質の屈折率変化の絶対値と長さとの積で決まるため、LSOAの小さなSOAにおいて所望の位相変化量を得るためには、媒質の屈折率変化の絶対値を大きくせざるを得ず、波長変換のための動作パワーが増大したり、SOAの飽和により所望の屈折率変化が得られない等の問題が生じていた。
【0021】
また、図1に示した従来型の波長変換回路においては、入力した波長λの信号光が、波長λの波長変換出力光と同一のポート110から出射されることとなるため、入力光と出力光とを分離する必要が生じ、出力ポートに波長フィルタを設置しなければならなかった。
【0022】
更に、信号光の波長λと被波長変換光の波長λとが同一の場合には、波長変換前の光と波長変換後の光を上述した波長フィルタでは分離できず、波長変換前の光が雑音となって出力光に混入してしまい、同一波長変換ができないという問題点もあった。
【0023】
本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、低パワー動作可能であり、波長フィルタが不要であり、かつ、同一波長変換が可能な、高速波長変換機能を有する光制御素子を提供することにある。
【0024】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項1に記載の発明は、任意波長の第1の入力光の強度に応じて前記第1の入力光の波長と同一または異なる波長の第2の入力光を変調する光制御素子であって、2つの第1のポートを有し、一方の該第1のポートから前記第2の入力光を入力して2つに分岐させて2つの第2のポートに出力する第1の光分岐手段と、前記第2のポートの一方から出力された前記分岐された第2の入力光の一方を遅延させる遅延手段と、前記第1の入力光と前記遅延を受けた第2の入力光の一方のそれぞれを2つの入力ポートに分岐させる第2の光分岐手段と、前記2つの入力ポートのそれぞれに接続された2つの位相変調手段と、該2つの位相変調手段から出力される第1の入力光を合波して1の出力ポートに導くとともに、前記2つの位相変調手段から出力される第2の入力光を合波して他の出力ポートに導く第分岐手段とからなり、該分岐手段から出力された第2の入力光を前記第2のポートの他方に入力し、前記分岐された第2の入力光の他方を、前記第3の光合分岐手段、前記位相変調手段、第2の光合分岐手段、および前記遅延手段を介して前記第2のポートの一方に入力することにより、前記分岐した2つの第2の入力光を合波し、前記第1のポートの他方から変調された第2の入力光を出力する光制御素子において、前記位相変調手段は、第1の入力光の光強度に応じて屈折率が変化する媒質を備え、該媒質の断面形状が光の伝搬方向に沿って変化するのに応じて該媒質の飽和特性が変化し、前記第2の光合分波手段を介して前記位相変調手段に一方向から入力する前記分岐された一方の第2の入力光と、前記第3の光合分波手段を介して前記位相変調手段に逆方向から入力する前記分岐された他方の第2の入力光との間の位相関係を制御するものであることを特徴とする。
【0025】
また、請求項2に記載の発明は、請求項1に記載の光制御素子において、前記位相変調手段は、前記第1の入力光の光強度に応じて屈折率が変化する光導波路を備えた半導体増幅器であり、該光導波路の断面形状が入力光の伝搬方向に沿って変化するものであることを特徴とする。
【0026】
更に、請求項3に記載の発明は、請求項1又は2に記載の光制御素子において、前記第2の光分岐手段と、前記2つの位相変調手段と、前記第分岐手段とから構成される光回路が、対称型マッハツェンダ光回路であることを特徴とする。
【0027】
【発明の実施の形態】
[実施例1]
図4は、本発明の波長変換回路の第1の実施例を説明するための図である。この波長変換回路は、フィルタ付き位相変調器415と、このフィルタ付き位相変調器415とループ型干渉回路413により接続されたMMIカプラ405とから構成されている。
【0028】
フィルタ付き位相変調器415は、2つのSOA401、402を備え、これらのSOAの両側には、それぞれのSOAに接続されたMMIカプラ403、404が設けられている。
【0029】
波長λの連続光407が、ポート412からMMIカプラ405へと入射し、MMIカプラ405により2つの連続光に分割されてループ型干渉回路413へと導かれる。
【0030】
MMIカプラ405により分割された2つの連続光は、右回りの光409及び左回りの光408に別れてループ型干渉回路413を伝播し、フィルタ付き位相変調器415を経て、ループ型干渉回路413を一周した後、MMIカプラ405で合波されてポート412から出射される。
【0031】
フィルタ付き位相変調器415には、フィルタ機能を有する素子として対称型マッハツェンダ回路を採用することとし、その回路は、MMIカプラ403と404とが、SOA401と402とを含む2つの導波路(アーム)で結ばれた構成となっている。
【0032】
一般に、対称型マッハツェンダ回路では、入射した光が、カプラ内で分波され、それぞれ2つの導波路(アーム)を通り、再びカプラで合波され、入射ポートとクロスの位置にある出射ポートに出力される仕組みになっている。本実施例では、マッハツェンダ回路が有するそのような性質を利用してフィルタとして使用している。
【0033】
波長λの信号光406を、ポート417を介して、フィルタ付き位相変調器415内に備えるMMIカプラ403に入射させる。入射された信号光406は、2つに分割され、各々の信号光はSOA401、402を通過し、MMIカプラ404で合波されて、信号光が入射するポート417とクロスの位置にあるポート414へと抜ける。すなわち、この入力信号光406は、マッハツェンダ回路がもつフィルタ機能により、ループ型干渉回路413内に入ることはない。
【0034】
入力信号光406がSOA401及びSOA402内を通過する際には、上述した理由によりSOA401及びSOA402内の屈折率が変化する。ループ型干渉回路413内を導波している波長λの光は、フィルタ付き位相変調器415内のSOA401又はSOA402を通過する際に、これらのSOA内の屈折率変化の影響をうけ、図2(a)に示したのと同様の位相変化をおこす。
【0035】
右回りの光409は、時刻Δtにおいて急峻な位相変化をおこし、その後はSOA内のキャリア濃度の回復速度に応じた時間で元の位相へともどり、MMIカプラ405に入射する。
【0036】
左回りの光408も同様の位相変化を受けるが、ループ型干渉回路413を伝播する回路長差ΔLに対応する時間Δτだけ、右回りの光409に遅れてMMIカプラ405へと入射する。その結果、MMIカプラ405中では、右回り、及び左回りの光の位相変化が起きる時間が、Δτの間だけずれることになる。
【0037】
左回りの光408と右回りの光409とが、MMIカプラ405中で干渉を起こす結果として、図2(b)に示したのと同様に、左回りの光408と右回りの光409の位相が互いに異なっている時間間隔Δτで、光強度を有する波長λの光がポート411から出射される。
【0038】
このように、入力した波長λの光信号の内容は、波長λの光信号へと移り、ポート411から出力されることとなる。
【0039】
このようなループ型干渉回路を有する波長変換回路では、SOA401、402中のキャリア濃度の回復に対応して光の位相変化量が漸近的に回復するまでの時間領域のうち、時間間隔Δτ以外の領域における左回りの光408と右回りの光409の位相変化量は同一であるために相互に干渉を生じた結果、SOA401、402内の屈折率変化の効果はキャンセルされる(キャンセルアウト)ため、高速波長変換が可能となる。
【0040】
上述したように、本実施例の波長変換回路では、フィルタ付き位相変調器415に、フィルタ機能を有する対称型マッハツェンダ回路を採用することとしているので、入力光406はポート414に抜け、ポート411に出力されることはない。すなわち、入力光と出力光を分離するために、出力側のポート411に波長フィルタを設置する必要がない。このため、信号光の波長λと被波長変換光の波長λとが同一の場合でも、波長変換前の光が雑音となって出力光に混入してしまい雑音が生じてしまうという問題が回避される。
【0041】
また、従来型のSOAでは、利得を有する導波路領域の断面形状は、場所によらず一定であったのに対し、本実施例の波長変換回路では、高速動作を実現するために、SOA401および402を構成する導波路の利得を有する領域の断面形状が、場所により異なることとされている。
【0042】
図5は、n型基板を用いて作成されたSOAの構造を説明するための図である。図5(a)は、SOAの導波路コアに沿った断面形状を説明するための図であり、図5(b)及び図5(c)は、それぞれ、図5(a)におけるA−A′断面、及びB−B′断面における断面形状を説明するための図である。
【0043】
このSOAの導波路形成領域には、n−InP基板501上に導波路の利得媒質であるInGaAsP活性層502が設けられ、この導波路形成領域の両側には、n−InP基板501上に、p−InP層503とn−InP層504とがこの順で積層された領域が設けられている。そして、InGaAsP活性層502及びn−InP層504の上には、p−InP層505と、キャップ層であるp−InGaAsP層506と、p側電極507とがこの順で積層されている。また、n−InP基板501の裏面側には、n側電極508が形成されている。
【0044】
図6(a)〜図6(d)は、本実施例の波長変換回路に備えた素子長(L1+L2)のSOAの導波路幅を、素子長方向の位置の関数として示した図である。
【0045】
図6(a)に示したSOAの導波路幅は、位置0からL1まではW1であり、位置L1においてW2へと不連続的に変化している。また、図6(b)に示したSOAの導波路幅は、位置0から(L1+L2)まで、W1からW2へと直線的に変化している。また、図6(c)に示したSOAの導波路幅は、位置0からL3まではW1であり、L3からL4まではW1からW2へと直線的に変化し、L4から(L1+L2)まではW2で一定である。更に、図6(d)に示したSOAの導波路幅は、位置0からL5まではW1からW2まで直線的に変化し、L5から(L1+L2)まではW2で一定である。
【0046】
SOAの飽和パワーは、SOAの利得媒質である活性層の、断面積Sと光電界の閉じ込め係数Γとの比S/Γに比例する。断面積S及び閉じ込め係数Γは、導波路幅に伴って変化するから、図5及び図6に示した構造のSOAは、場所により飽和パワーが異なることとなる。
【0047】
このような構造を持つSOAの基本的な動作原理は、図1に示した従来型波長変換回路に用いられているSOAと同様であるが、利得を有する領域の断面形状が場所により変化する構造となっていることに起因して、以下の点で相違する。
【0048】
図4に示すループ型干渉回路413内を右回りに伝搬する光409と左回りに伝搬する光408とは、互いに逆方向からSOA401、402に入射する。ここで、SOA401、402は、利得を有する領域の断面形状が、図6(a)に示したように場所により変化するように構成されているものとすると、SOA401、402は、各々、飽和特性の異なる2つのSOA、すなわち、導波路幅W1で素子長L1のSOAと導波路幅W2で素子長L2のSOAが縦続接続されたものと等価であると考えることができる。
【0049】
従って、SOA401、402中を伝搬する光は、その伝搬方向により、飽和特性が異なる2つのSOA中を順次伝播していることになり、ループ型干渉回路413内を右回りに伝搬する光409と左回りに伝搬する光408との飽和特性が異なることとなる。このため、右回りに伝搬する光409と左回りに伝搬する光408との位相関係も変化し、3dBカプラ405中で生じる干渉の結果としてポート411から出射される被変換光の波形が変化する。この性質を利用すれば、被変換光の波形に、図3(b)に示したような「すそ」をキャンセルアウトせしめることが可能となり、図2(b)に示したごとき出力波形を得ることができる。
【0050】
ここでは、SOA401、402の導波路幅が図6(a)に示したような変化をしている場合について説明したが、導波路幅の変化はこれに限定されるものではなく、少なくとも2種類の導波路幅を有するように変化するものであればよく、何種類の導波路幅を有していても同様の効果が期待できる。
【0051】
また、導波路幅は、素子長方向に変化していさえすればよく、その変化が連続的であるか、不連続的であるかにはよらず、更にはその変化率にもよらず、上述した効果を得ることが可能である。従って、図6(b)に示したように、SOA401、402の全領域にわたって連続的に導波路幅が変化する場合であってもよく、図6(c)あるいは図6(d)に示したように、少なくとも一部の領域で導波路幅が連続的に変化する場合であってもよい。
【0052】
なお、本実施例では、SOAの導波路コアが活性層のみで構成された場合について説明してきたが、導波路幅が変化していれば、導波路部に光ガイド層や光電気分離閉じ込め層(SCH層)等が設けられている場合であっても全く同様な議論が成り立ち、高速動作が実現できる。
【0053】
本実施例は、SOAの導波路幅が変化する場合について説明したが、導波路コアもしくは利得媒質の厚さdが変化する場合についても全く同様な議論が成り立ち、同様な効果が期待できることも付け加えておく。この場合は図6における導波路幅Wを厚さdと読み替えることにより、連続、不連続を問わず厚みが変化すればよいことになる。また、導波路の幅と厚さが同時に変化する場合にも、全く同様な効果が期待できることは明らかである。
【0054】
すなわち、SOAの導波路コアの断面形状が変化していれば、幅、厚さのどちらか一方、あるいはその両方が変化していても、またその変化が連続的、あるいは不連続的であっても、飽和パワーを場所により変化させることが可能であり、その結果として高速な動作を実現することが可能となる。
【0055】
[実施例2]
図7は、本発明のSOAの第2の実施例の構造を説明するための図で、図4に示した本発明の波長変換回路に用いられるSOAの構造を示している。
【0056】
図7(a)は、SOAの導波路コアに沿った断面形状を説明するための図であり、図7(b)及び図7(c)は、それぞれ、図7(a)におけるA−A′断面、B−B′断面における断面形状を説明するための図である。
【0057】
これらのSOAの導波路形成領域には、n−InP基板701上に、利得媒質であるInGaAsP活性層702が、2つのガイド層(分離閉じ込め層、SCH層と呼ばれる場合もある)InGaAsP層709、710に挟まれて形成されており、この導波路形成領域の両側には、n−InP基板701の表面上に、p−InP層703とn−InP層704とがこの順で積層された領域が設けられている。そして、InGaAsP層710及びn−InP層704の上には、p−InP層705と、キャップ層であるp−InGaAsP層706と、p側電極707とがこの順で積層されている。また、n−InP基板701の裏面側には、n側電極708が形成されている。
【0058】
図7に示した構造では、InGaAsP活性層702の上に積層された上部のガイド層710の厚さがSOAの場所により変化しており、SOAの一方の端部(図7(b))では厚さがdであるのに対し、他方の端部(図7(c))では厚さが0となっている。このような構造のSOAにおいては、利得媒質である活性層中での光電界の閉じ込め係数Γが場所により変化することとなる。その結果、SOAの飽和パワーも場所により変化することとなり、実施例1において説明したSOAと同様の高速動作が可能となる。
【0059】
ここで、上部のInGaAsPガイド層710の厚さは、SOA全体にわたって連続的に変化していてもよく、一部が不連続的に変化するものであっても構わない。
【0060】
また、上部のInGaAsPガイド層710の厚さは、変化さえしていればよく、0まで変化するものでなくても構わない。
【0061】
更に、厚さが変化する層は、上方InGaAsPガイド層710に限定されるものではなく、活性層における光閉じ込め係数Γを場所により変化させ得る層であればよく、具体的には、InGaAsP活性層702、上方InGaAsPガイド層710、下方InGaAsPガイド層709のうち少なくとも1層において厚さが変化していればよい。
【0062】
本実施例では、SOAとして図5あるいは図7に示すような、InGaAsPバルク活性層を用いたpn埋め込み構造のSOAを用いた場合について説明したが、SOAの活性層に関してはGaAs、AlGaAs、InGaAs、GaInNAs等の任意の材質について同様な効果が期待できる。また、活性層構造に関しても、バルク構造、MQW構造、量子細線構造、量子ドット構造を問わず、また、SOAの導波路構造に関しても、pn埋め込み構造に限定されるものではなく、リッジ構造、半絶縁埋め込み構造、ハイメサ構造等を用いた場合でも同様な効果が期待できる。更に、基板に関してもn型基板に限定されるものではなく、p型基板、半絶縁型基板等でも同様な効果が得られることは言うまでもない。
【0063】
また、上述した実施例では、カプラとして、MMIカプラを用いた例を示しているが、方向性結合器を用いることとしてもよい。また、導波する連続光の位相を変化させる素子として、入射光の光強度に応じて屈折率が変化する素子としてSOAを用いた例を示しているが、EA変調器等のように、光強度に応じて屈折率を変化させ得る構造の素子であれば、すべて適用可能である。
【0064】
【発明の効果】
以上説明したように、本発明の光制御素子は、フィルタ付き位相変調器を採用することとしているので、入力信号光と被波長変換光とを分離するために、出力側のポートに波長フィルタを設置する必要がなく、入力信号光の波長λと被波長変換光の波長λとが同一の場合でも、波長変換前の光が雑音となって出力光に混入してしまい雑音が生じてしまうという問題が回避される。これにより、同一波長変換が可能な高速の波長変換機能を有する光制御素子を提供することができる。
【図面の簡単な説明】
【図1】従来の光制御素子に採用されている波長変換回路の構成を説明するための図である。
【図2】 従来の光制御素子に採用されている波長変換回路の動作原理を説明するための図で、(a)は、図1に示した波長変換回路での、ループ型干渉回路109中を導波してMMIカプラ103に入射する波長λの連続光の位相変化の様子を説明するための図であり、(b)は、図1に示した波長変換回路での、ポート110から出射される波長λの連続光の光強度変化の様子を説明するための図である。
【図3】 従来の光制御素子に採用されている波長変換回路の動作原理を説明するための図で、(a)は、図1に示した波長変換回路において、SOA101の長さLSOAがΔLと同程度の場合の、MMIカプラ103に入射する波長λの連続光の位相変化の様子を説明するための図であり、(b)は、図1に示した波長変換回路において、ポート110から出射される波長λの連続光の光強度変化の様子を説明するための図である。
【図4】 本発明の波長変換回路の第1の実施態様を説明するための図である。
【図5】 n型基板を用いて作成されたSOAの構造を説明するための図であって、(a)は、SOAの導波路コアに沿った断面形状を説明するための図であり、(b)及び(c)は、それぞれ、(a)におけるA−A′断面、B−B′断面における断面形状を説明するための図である。
【図6】 本発明の波長変換回路に備えた素子長(L1+L2)のSOAの導波路幅を、素子長方向の位置の関数として示した図である。
【図7】 n型基板を用いて作成されたSOAの構造を説明するための図であって、(a)は、SOAの導波路コアに沿った断面形状を説明するための図であり、(b)及び(c)は、それぞれ、(a)におけるA−A′断面、B−B′断面における断面形状を説明するための図である。
【符号の説明】
101 SOA
102 MMIカプラ
103 MMIカプラ
104 信号光
105 CW光
106 左回りの光
107 右回りの光
108 出力光
109 ループ型干渉回路
110 ポート
111 ポート
401 SOA
402 SOA
403 MMIカプラ
404 MMIカプラ
405 MMIカプラ
406 信号光
407 CW光
408 左回りの光
409 右回りの光
410 出力光
411 ポート
412 ポート
413 ループ型干渉回路
414 ポート
415 フィルタ付き位相変調器
416 ポート
417 ポート
501 n−InP基板
502 InGaAsP活性層
503 p−InP層
504 n−InP層
505 p−InP層
506 p−InGaAsPキャップ層
507 p側電極
508 n側電極
701 n−InP基板
702 InGaAsP活性層
703 p−InP層
704 n−InP層
705 p−InP層
706 p−InGaAsPキャップ層
707 p側電極
708 n側電極
709 SCH層
710 SCH層

Claims (3)

  1. 任意波長の第1の入力光の強度に応じて前記第1の入力光の波長と同一または異なる波長の第2の入力光を変調する光制御素子であって、
    2つの第1のポートを有し、一方の該第1のポートから前記第2の入力光を入力して2つに分岐させて2つの第2のポートに出力する第1の光分岐手段と、
    前記第2のポートの一方から出力された前記分岐された第2の入力光の一方を遅延させる遅延手段と、
    前記第1の入力光と前記遅延を受けた第2の入力光の一方のそれぞれを2つの入力ポートに分岐させる第2の光分岐手段と、
    前記2つの入力ポートのそれぞれに接続された2つの位相変調手段と、
    該2つの位相変調手段から出力される第1の入力光を合波して1の出力ポートに導くとともに、前記2つの位相変調手段から出力される第2の入力光を合波して他の出力ポートに導く第分岐手段と
    からなり、該分岐手段から出力された第2の入力光を前記第2のポートの他方に入力し、前記分岐された第2の入力光の他方を、前記第3の光合分岐手段、前記位相変調手段、第2の光合分岐手段、および前記遅延手段を介して前記第2のポートの一方に入力することにより、前記分岐した2つの第2の入力光を合波し、前記第1のポートの他方から変調された第2の入力光を出力する光制御素子において、
    前記位相変調手段は、第1の入力光の光強度に応じて屈折率が変化する媒質を備え、該媒質の断面形状が光の伝搬方向に沿って変化するのに応じて該媒質の飽和特性が変化し、前記第2の光合分波手段を介して前記位相変調手段に一方向から入力する前記分岐された一方の第2の入力光と、前記第3の光合分波手段を介して前記位相変調手段に逆方向から入力する前記分岐された他方の第2の入力光との間の位相関係を制御するものであることを特徴とする光制御素子。
  2. 前記位相変調手段は、前記第1の入力光の光強度に応じて屈折率が変化する光導波路を備えた半導体増幅器であり、該光導波路の断面形状が入力光の伝搬方向に沿って変化するものであることを特徴とする請求項1に記載の光制御素子。
  3. 前記第2の光分岐手段と、前記位相変調手段と、前記第分岐手段とから構成される光回路は、対称型マッハツェンダ光回路であることを特徴とする請求項1又は2に記載の光制御素子。
JP2001249037A 2000-09-21 2001-08-20 光制御素子 Expired - Fee Related JP3778829B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001249037A JP3778829B2 (ja) 2001-08-20 2001-08-20 光制御素子
US09/953,796 US6753996B2 (en) 2000-09-21 2001-09-17 Light-controlled light modulator
DE60110517T DE60110517T2 (de) 2000-09-21 2001-09-18 Lichtgesteuerter Lichtmodulator
EP01122297A EP1191387B1 (en) 2000-09-21 2001-09-18 Light-controlled light modulator
US10/823,179 US6961169B2 (en) 2000-09-21 2004-04-13 Light-controlled light modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001249037A JP3778829B2 (ja) 2001-08-20 2001-08-20 光制御素子

Publications (2)

Publication Number Publication Date
JP2003057695A JP2003057695A (ja) 2003-02-26
JP3778829B2 true JP3778829B2 (ja) 2006-05-24

Family

ID=19078101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001249037A Expired - Fee Related JP3778829B2 (ja) 2000-09-21 2001-08-20 光制御素子

Country Status (1)

Country Link
JP (1) JP3778829B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005019922A1 (ja) * 2003-08-21 2005-03-03 Nec Corporation 全光スイッチ

Also Published As

Publication number Publication date
JP2003057695A (ja) 2003-02-26

Similar Documents

Publication Publication Date Title
US6795622B2 (en) Photonic integrated circuits
JP3323725B2 (ja) 偏波変調レーザ、その駆動方法及びそれを用いた光通信システム
Nicholes et al. An 8 \,*\, 8 InP Monolithic Tunable Optical Router (MOTOR) Packet Forwarding Chip
US7221500B2 (en) Optical amplifier
US7983318B2 (en) Optical semiconductor device
US6282345B1 (en) Device for coupling waveguides to one another
US6753996B2 (en) Light-controlled light modulator
JP5228778B2 (ja) 光回路素子
JP3778829B2 (ja) 光制御素子
JP3778828B2 (ja) 光制御素子
JP2011181789A (ja) 半導体光源
JPH08184789A (ja) 偏波無依存波長フィルタ
JP3778826B2 (ja) 光制御素子
JP3778827B2 (ja) 光制御素子
JP3778824B2 (ja) 光制御素子
JP3778825B2 (ja) 光制御素子
JPH09331102A (ja) レーザ出射端面が傾いている波長多重光源
Shibata et al. Semiconductor monolithic wavelength selective router using a grating switch integrated with a directional coupler
JPH09331100A (ja) グレーティング付き合流器を持つ波長多重光源
JP4448651B2 (ja) 波長変換素子
JP4067519B2 (ja) 光増幅素子
JP3546406B2 (ja) 光制御素子
JP2003121893A (ja) 光制御素子
JPH09186409A (ja) 光源装置、その駆動方法及びそれを用いた光通信方式、光通信システム
JP2014075387A (ja) 光集積素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees