JP3765262B2 - 制御装置、半導体試験装置及びプログラム - Google Patents
制御装置、半導体試験装置及びプログラム Download PDFInfo
- Publication number
- JP3765262B2 JP3765262B2 JP2001335132A JP2001335132A JP3765262B2 JP 3765262 B2 JP3765262 B2 JP 3765262B2 JP 2001335132 A JP2001335132 A JP 2001335132A JP 2001335132 A JP2001335132 A JP 2001335132A JP 3765262 B2 JP3765262 B2 JP 3765262B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply current
- test
- analysis
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 119
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000005259 measurement Methods 0.000 claims description 33
- 230000002950 deficient Effects 0.000 description 56
- 230000007547 defect Effects 0.000 description 19
- 238000001514 detection method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010998 test method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置複数と接続され、前記電源電流解析装置それぞれの動作を制御する制御装置等に関する。
【０００２】
【従来の技術】
図７は、従来の半導体試験装置８００の構成を示すブロック図である。半導体試験装置８００は、電源電流解析装置８１１〜８１ｎ（以下、包括的に電源電流解析装置８１と言う。）及びコンピュータ８７によって構成され、電源電流解析装置８１にはそれぞれＤＵＴ（被測定デバイス：Device Under Test）８６１〜８６ｎ（以下、包括的にＤＵＴ８６と言う。）が接続される。
【０００３】
電源電流解析装置８１１は、ＤＵＴ用電源８２１（以下、包括的にＤＵＴ用電源８２と言う。）、電源電流検出ユニット８３１（以下、包括的に電源電流検出ユニット８３と言う。）、周波数解析ユニット８４１（以下、包括的に周波数解析ユニット８４と言う。）、テストパターン発生ユニット８５１（以下、包括的にテストパターン発生ユニット８５と言う。）を備える。電源電流解析装置８１２〜８１ｎも同様の構成であり、コンピュータ８７に並列に接続されている。
【０００４】
また、コンピュータ８７の出力はＤＵＴ用電源８２、周波数解析ユニット８４及びテストパターン発生ユニット８５に接続される。ＤＵＴ用電源８２の出力は電源電流検出ユニット８３に接続され、電源電流検出ユニット８３の出力は周波数解析ユニット８４とＤＵＴ８６の電源ピンに接続される。また、テストパターン発生ユニット８５の出力はＤＵＴ８６のＩＯピンへ接続される。
【０００５】
ＤＵＴ用電源８２は、コンピュータ８７で設定された電圧を出力し、電源電流検出ユニット８３を経由して、ＤＵＴ８６の電源ピンへ電圧を印加する。
【０００６】
電源電流検出ユニット８３は、ＤＵＴ８６の電源ピンの電流値を計測し、その結果を周波数解析ユニット８４に出力し、更にコンピュータ８７へ出力する。
【０００７】
周波数解析ユニット８４は、コンピュータ８７から指定される測定条件に従って、電源電流検出ユニット８３から入力したＤＵＴ８６の電源ピンの電流値に関して周波数解析を行い、その結果をコンピュータ８７へ出力する。
【０００８】
テストパターン発生ユニット８５は、コンピュータ８７が指示する動作タイミングに従い、ＤＵＴ８６のＩＯピンに対してテストパターン信号を出力する。
【０００９】
コンピュータ８７は、ＤＵＴ用電源８２に対してＤＵＴ８６の電源ピンに印加する電圧を設定し、周波数解析ユニット８４から計測結果を入力して、データ処理やＤＵＴ８６の不良判定をする。また、電源電流検出ユニット８３からＤＵＴ８６の電源ピンの電流値を入力し、周波数解析ユニット８４の解析条件を設定する。そして、テストパターン発生ユニット８５の発生するテストパターンと、電源電流検出ユニット８３及び周波数解析ユニット８４の動作タイミングを指示する信号を出力する。
【００１０】
図８は、図７の半導体試験装置８００を用いた従来の半導体試験方法を説明するための図である。コンピュータ８７には、ｎ個のＤＵＴ８６に関する電源電流解析装置８１の解析結果が入力される。コンピュータ８７は、該解析結果と予め設定された基準値との比較により、各ＤＵＴ８６の不良判定をする。
【００１１】
【発明が解決しようとする課題】
ここで、半導体試験装置８００において、ＤＵＴの不良判定をすることは重要であるが、不良であるＤＵＴが検出された場合、該ＤＵＴに入力したテストパターンにおいて、不良動作の発生箇所を検出することも望まれる。
【００１２】
しかしながら、従来の半導体試験方法においては、良／不良の判定は可能であるが、不良であるＤＵＴに対する不良箇所の検出はできない。そのため、不良箇所を検出するためには、例えば、特開平９−２１１０８８号公報などの故障検出方法等も知られているが、別の解析手段や装置等が必要となり、その為の時間や費用を必要としていた。
【００１３】
更に、コンピュータ８７に設定されている基準値を決定する際は、複数のＤＵＴに対して試験を複数回行って基準値を決定していた為、この基準値の設定に関しても時間と労力を必要としていた。
【００１４】
本発明の課題は、予め基準値を設定せずにＤＵＴの試験を行い、更に不良箇所を検出することである。
【００１５】
【課題を解決するための手段】
請求項１記載の発明の制御装置（例えば、図１のコンピュータ１７）は、被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置（例えば、図１の電源電流解析装置１１１）複数と接続され、前記電源電流解析装置それぞれの動作を制御する制御装置において、前記電源電流解析装置それぞれの解析結果を受信する受信手段（例えば、図２の通信部２６）と、前記受信手段により受信される前記電源電流解析装置それぞれの解析結果同士を比較することにより、前記電源電流解析装置それぞれにより測定される被測定デバイスの良否を判定する判定手段（例えば、図２の試験実行プログラム２３１）と、を備えることを特徴としている。
【００１６】
更に、請求項６記載の発明のプログラムは、被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置複数と接続され、前記電源電流解析装置それぞれの動作を制御するためのコンピュータに、前記電源電流解析装置それぞれの解析結果を受信する受信手段と、前記受信手段により受信される前記電源電流解析装置それぞれの解析結果同士を比較することにより、前記電源電流解析装置それぞれにより測定される被測定デバイスの良否を判定する判定手段と、を機能させることを特徴としている。
【００１７】
この請求項１及び６記載の発明によれば、複数の電源電流解析装置の出力する解析結果同士を比較することによって被測定デバイスの不良判定をすることにより、基準値を予め設定する必要がなく、基準値を決定するための時間と労力を削減できる。
【００１８】
また、請求項２記載の発明のように、請求項１記載の制御装置において、前記複数の電源電流解析装置の内、基準とする電源電流解析装置を設定する設定手段を更に備え、前記判定手段は、前記設定手段により設定される電源電流解析装置の解析結果を基準として、他の電源電流解析装置の解析結果を比較することとしてもよい。
【００１９】
この請求項２記載の発明によれば、例えば、設定手段により設定された電源電流解析装置に既に良品と分かっている被測定デバイスを設置し、該電源電流解析装置の解析結果と他の電源電流解析装置の解析結果とを比較する。このことによって、基準値を予め設定する必要がないため、基準値を決定するための時間と労力を削減できる。
【００２０】
更に、請求項３記載の発明のように、請求項１又は２記載の制御装置において、前記テストパターンを、１以上のパターン区間に分割する区間分割手段と、前記区間分割手段により分割されるパターン区間に基づいて、前記電源電流解析装置の解析動作を制御する制御手段（例えば、図２の不良箇所特定処理プログラム２３２）と、を更に備える制御装置を構成してもよい。
【００２１】
この請求項３記載の発明によれば、テストパターンを分割して被測定デバイスの不良解析をすることにより、不良である被測定デバイスにおいて、テストパターン内の不良発生箇所を検出できる。その例として、例えば、請求項４記載の発明のように、前記区間分割手段は、分割済みのパターン区間を更に１以上のパターン区間に再帰的に分割する手段を備えることとしてもよい。これにより、不良箇所を検出するための別の測定が不要となり、時間と労力を削減できる。
【００２２】
この請求項４記載の発明によれば、テストパターンの分割を繰り返すことによって、不良である被測定デバイスにおいて、テストパターン内の不良発生箇所を検出できる。
【００２３】
勿論、これらの制御装置を備える半導体試験装置を構成してもよい。請求項５記載の半導体試験装置のように、被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置複数と、前記電源電流解析装置それぞれと接続される請求項１〜４の何れかに記載の制御装置と、を備える半導体試験装置を構成してもよい。
【００２４】
【発明の実施の形態】
以下、図１〜図６を参照して本発明を適用した実施の形態を詳細に説明する。図１は、本実施の形態である半導体試験装置１００のブロック構成を示す図である。本実施の形態である半導体試験装置１００のブロック構成は、図７と同一である。また、相違する機能ブロックはコンピュータ１７とテストパターン発生ユニット１５１（以下、包括的にテストパターン発生ユニット１５と言う。）である。このため、同一の機能ブロックについては、同一の符号を付し、詳細な説明は省略する。
【００２５】
テストパターン発生ユニット１５は、試験が実行されるパターン区間に基づいた設定信号がコンピュータ１７より入力され、そのパターン区間について、ＤＵＴ８６のＩＯピンに対してテストパターン信号を出力する。
【００２６】
コンピュータ１７は、ＤＵＴ用電源８２に対してＤＵＴ８６の電源ピンに印加する電圧を設定し、周波数解析ユニット８４から計測結果を入力して、データ処理やＤＵＴ８６の不良判定をする。また、電源電流検出ユニット８３からＤＵＴ８６の電源ピンの電流値を入力し、周波数解析ユニット８４の解析条件を設定し、テストパターン発生ユニット１５の発生するテストパターンにおいてパターン区間を設定し、その設定信号を出力する。そして、テストパターン発生ユニット１５の発生するテストパターンと、電源電流検出ユニット８３１及び周波数解析ユニット８４の動作タイミングを指示する信号を出力する。
【００２７】
図２は、コンピュータ１７のハードウェア構成を示す図であり、ＣＰＵ（中央演算装置：Central Processing Unit）２１、ＲＡＭ（Random Access Memory）２２、記憶部２３、入力部２４、表示部２５及び通信部２６によって構成されており、各部はバス２７によって接続されている。
【００２８】
ＣＰＵ２１は、記憶部２３に記憶されている各種アプリケーションプログラム中の指定されたアプリケーションプログラムをＲＡＭ２２に格納し、この入力指示および入力データに応じて、ＲＡＭ２２に格納したアプリケーションプログラムに従って各種処理を実行し、その処理結果をＲＡＭ２２に格納するとともに、表示部２５へ表示する。
【００２９】
ＲＡＭ２２は、各種アプリケーションプログラムの実行によって作成されたデータ等を記憶する。解析結果記憶領域２２１は、試験実行プログラム２３１の実行によって電源電流解析装置１１からコンピュータ１７へ送信された解析結果を記憶する領域である。
【００３０】
記憶部２３は、各種アプリケーションプログラムおよびデータを記憶するものであり、ハードディスク等で構成される。ここでは、試験実行プログラム２３１及び不良箇所特定処理プログラム２３２が記憶されている。
【００３１】
試験実行プログラム２３１は、コンピュータ１７が電源電流解析装置１１に対してＤＵＴ８６の試験を実行させるためのプログラムであり、不良箇所特定処理プログラム２３２は、ＤＵＴ８６の試験の際に不良が検出された場合、テストパターン内の不良箇所を検出するためのプログラムである。
【００３２】
入力部２４は、コンピュータ１７のユーザが数値の入力、あるいはアプリケーションプログラムを実行指示等するものであり、キーボード等で構成される。
【００３３】
表示部２５は、入力部２４において入力された文字や符号、アプリケーションプログラムの処理結果など、コンピュータ８７を使用するために必要なデータが表示される部分であり、ＣＲＴ（ブラウン管：Cathode Ray Tube）やＬＣＤ（液晶ディスプレイ：Liquid Crystal Display）などで構成される。
【００３４】
通信部２６は、電源電流解析装置１１等の外部装置との信号の送受信するためのインターフェースであり、ＣＰＵ２１からの信号によって動作する。
【００３５】
図３は、本実施の形態における半導体試験方法を説明するための図である。コンピュータ１７には、ｎ個の電源電流解析装置１１の測定結果が入力される。ここで、電源電流解析装置１１１には良品であるＤＵＴを予め接続し、コンピュータ１７は入力した測定結果のうち、電源電流解析装置１１１の測定結果を基準値として、該測定結果と電源電流解析装置１１２〜１１ｎの測定結果とを比較することにより、不良判定をする。これにより、コンピュータ１７に不良判定の為の基準値を予め設定しなくてもよいため、該基準値を決定するための作業時間を削減できる。
【００３６】
尚、良品であるＤＵＴは、必ずしも電源電流解析装置１１１に接続されなくてもよく、それ以外でもよい。
【００３７】
次に、本実施の形態の半導体試験方法において、不良が検出された場合の不良箇所の検出方法について説明する。まず図４は、ＤＵＴ８６の試験の際に用いるテストパターン４０の構造の一例を示す図である。テストパターン４０は、コンピュータ１７により実行されたプログラムに従って、テストパターン発生ユニット１５の回路により生成され、ＤＵＴ８６のＩＯピンに入力される試験信号の集合によって構成される。Ｌ０〜Ｌ９９９の番号は、テストパターン４０におけるライン番号である。
【００３８】
図３において、例えば、テストパターン４０に従ってＤＵＴ８６の半導体試験を行って、あるＤＵＴ８６に不良が発見された場合、テストパターン４０を二分して、Ｌ０〜Ｌ５００（図４における、領域Ａ・Ｂ）とＬ５０１〜Ｌ９９９（領域Ｃ・Ｄ）のテストパターンについて試験する。Ｌ０〜Ｌ５００のテストパターンにおいて不良が検出されなかった時、次にＬ５０１〜Ｌ９９９のテストパターンについて試験する。この時に不良が検出された場合、Ｌ５０１〜Ｌ９９９のテストパターンを更に二分して、Ｌ５０１〜Ｌ７５０（領域Ｃ）とＬ７５１〜Ｌ９９９（領域Ｄ）のテストパターンについて試験する。この時、Ｌ５０１〜Ｌ７５０のテストパターンについて不良が検出された場合、Ｌ５０１〜Ｌ７５０のテストパターンを更に二分し、それぞれのテストパターンについて試験する。
【００３９】
図５は、ＣＰＵ２１による試験実行プログラム２３１の実行に係る、コンピュータ１７の動作を示すフローチャートである。まずＣＰＵ２１は、電源電流解析装置１１に対して、試験開始を示す各種信号を出力し、試験を実行する（ステップＡ１）。具体的には、ＤＵＴ用電源８２、周波数解析ユニット８４及びテストパターン発生ユニット１５において、試験開始を示す信号や、ＤＵＴ８６の電源ピンに印加する電圧を示す設定信号等をＤＵＴ用電源８２に出力する。また、テストパターン４０において、試験に用いるパターン区間の設定信号をテストパターン発生ユニット１５に出力する。試験終了後、電源電流検出ユニット８３が検出した電源電流を周波数解析ユニット８４が周波数解析を行い、その解析結果が通信部２６を介して解析結果記憶領域２２１に記憶される。
【００４０】
次に、変数ｍに２を代入し（ステップＡ２）、ＣＰＵ２１は解析結果記憶領域２２１を読み出して、良品であるＤＵＴが接続されている電源電流解析装置１１１の解析結果と電源電流解析装置１１ｍの解析結果とを比較する（ステップＡ３）。
【００４１】
良品であるＤＵＴが接続されている電源電流解析装置１１１の解析結果と電源電流解析装置１１ｍの解析結果とが一致した場合（ステップＡ４：Ｎｏ）、ＣＰＵ２１は電源電流解析装置１１ｍに接続されたＤＵＴは良品と判定し、ステップＡ６へ処理を移行する。
【００４２】
一方、上記２つの解析結果が一致しなかった場合（ステップＡ４：Ｙｅｓ）、ＣＰＵ２１は電源電流解析装置１１ｍに接続されたＤＵＴ１６ｍを不良と判定し、不良箇所特定処理プログラム２３２へ処理を移行する。該プログラムの詳細は後述する。
【００４３】
続いてＣＰＵ２１は、ステップＡ３における比較結果、ステップＡ５における不良箇所特定処理プログラム２３２の処理結果等を表示部２５へ表示し（ステップＡ６）、変数ｍに１を加算する（ステップＡ７）。
【００４４】
次にＣＰＵ２１は変数ｎ（ｎはＤＵＴ８６の個数）と変数ｍを比較し、変数ｍが変数ｎ以下の場合（ステップＡ８：Ｙｅｓ）、ＣＰＵ２１は処理をステップＡ３に移行する。一方、変数ｍが変数ｎより大きい場合（ステップＡ８：Ｎｏ）、電源電流解析装置１１の全ての解析結果について比較したとして、ＣＰＵ２１は処理を終了する。
【００４５】
図６は、ＣＰＵ２１による不良箇所特定処理プログラム２３２の実行に係る、コンピュータ１７の動作を示すフローチャートである。最初にＣＰＵ２１は、変数Ｌｍｉｎにテストパターン４０の最小ライン番号を、変数Ｌｍａｘにテストパターン４０の最大ライン番号を代入する（ステップＢ１）。例えば、テストパターン４０の場合、Ｌｍｉｎ＝０となり、Ｌｍａｘ＝９９９となる。
【００４６】
続いて、ＣＰＵ２１は変数Ｘに対して、Ｌｍａｘ／２の計算結果を代入する（ステップＢ２）。ここで変数Ｘは正の整数とし、Ｌｍａｘ／２の解の小数点以下は切り上げとする。
【００４７】
次にＣＰＵ２１は、良品であるＤＵＴが接続されている電源電流解析装置１１１と接続されている不良と判定されたＤＵＴが接続されている電源電流解析装置に対して、ライン番号Ｌｍｉｎ〜Ｘのパターン区間についての試験を実行し、解析結果を比較する（ステップＢ３）。
【００４８】
解析結果が一致しなかった場合（ステップＢ４：Ｙｅｓ）、ライン番号Ｌｍｉｎ〜Ｘのパターン区間内に不良箇所が存在するとして、該区間について、更に不良検出をする。ＣＰＵ２１は変数Ｌｍａｘに変数Ｘを代入し（ステップＢ５）、処理をステップＢ９へ移行する。
【００４９】
一方、解析結果が一致した場合（ステップＢ４：Ｎｏ）、ライン番号Ｌｍｉｎ〜Ｘのパターン区間内に不良箇所が存在しないとして、ＣＰＵ２１は良品であるＤＵＴが接続されている電源電流解析装置１１１と接続されている不良と判定されたＤＵＴが接続されている電源電流解析装置に対して、ライン番号Ｘ＋１〜Ｌｍａｘのパターン区間についての解析結果を比較する（ステップＢ６）。
【００５０】
解析結果が一致した場合（ステップＢ７：Ｎｏ）、不良箇所は検出されなかったとして、ＣＰＵ２１は処理を終了する。一方、解析結果が一致しなかった場合（ステップＢ７：Ｙｅｓ）、ライン番号Ｘ＋１〜Ｌｍａｘのパターン区間内に不良箇所が存在するとして、該区間について、更に不良検出をする。ＣＰＵ２１は変数Ｌｍｉｎに変数Ｘ＋１を代入し（ステップＢ５）、ＬｍａｘとＬｍｉｎを比較する。ＬｍａｘとＬｍｉｎが同値でない場合（ステップＢ９：Ｎｏ）、ＣＰＵ２１は不良が検出されたパターン区間において、更に分割可能と判断し、ステップＢ２へ処理を移行する。
【００５１】
一方、ＬｍａｘとＬｍｉｎが同値である場合（ステップＢ９：Ｙｅｓ）、不良箇所が検出されたとして、ＣＰＵ２１はライン番号Ｌｍｉｎ（あるいは、ライン番号Ｌｍａｘ）を不良ライン番号としてＲＡＭ２２に記憶し（ステップＢ１０）、処理を終了する。
【００５２】
このように、半導体試験においてＤＵＴ８６に不良が発見された場合、テストパターン４０のパターン区間を再帰的に分割していくことによって、パターン区間を徐々に小さくしていき、テストパターン４０における不良箇所を検出する。
【００５３】
ここで、テストパターン４０のライン番号を二分していくこととしたが、テストパターン４０に複数のテストが含まれ、各テスト共々に一連であるが故に、任意のライン番号で区切れない場合が生じ得る。その場合には、分割可能な箇所でテストパターン４０を分割することにより実現できる。より具体的には、テストパターン４０の内、分割可能な箇所を予め指定しておき、不良箇所特定処理プログラム２３２において、この指定した箇所に基づいて再帰的な分割をすることで実現できる。
【００５４】
また、不良箇所特定処理プログラム２３２は、不良箇所が１つの場合について説明したが、不良箇所が複数ある場合は、その不良箇所の個数回ほど不良箇所特定処理プログラム２３２を繰り返す。その際、既に不良箇所として検出されたライン番号は、ＲＡＭ２２１に記憶する等して、検出対象から外す必要がある。
【００５５】
以上より、ｎ個の電源電流解析装置８１のうち、１つの電源電流解析装置に良品であるＤＵＴを接続して試験を実行することにより、良品であるＤＵＴの接続されている電源電流解析装置の解析結果を基準値として、他の電源電流解析装置８１の解析結果と比較する。これにより、試験実行前に基準値を決定しコンピュータ８７に記憶する設定がなく、試験時間と労力を削減できる。
【００５６】
また、不良であるＤＵＴを発見した場合、不良箇所特定処理プログラム２３２を実行することによって、テストパターン４０内の不良箇所が検出されるまでパターン区分を繰り返し分割して解析結果を比較することにより、不良箇所を検出できる。これにより、不良箇所の検出のために別の測定をする必要がなくなり、試験時間や労力、試験の為の費用を削減できる。
【００５７】
【発明の効果】
請求項１及び６記載の発明によれば、複数の電源電流解析装置の出力する解析結果同士を比較することによって被測定デバイスの不良判定をすることにより、解析結果を比較する基準値を予め設定する必要がなく、基準値を決定するための時間と労力を削減できる。
【００５８】
請求項２記載の発明によれば、例えば、設定手段により設定された電源電流解析装置に既に良品と分かっている被測定デバイスを設置し、該電源電流解析装置の解析結果と他の電源電流解析装置の解析結果とを比較することによって、解析結果を比較する基準値を予め設定する必要がないため、基準値を決定するための時間と労力を削減できる。
【００５９】
請求項３記載の発明によれば、テストパターンを分割して被測定デバイスの不良解析をすることにより、不良である被測定デバイスにおいて、テストパターン内の不良発生箇所を検出できる。これにより、不良箇所を検出するための別の測定が不要となり、時間と労力を削減できる。
【００６０】
請求項４記載の発明によれば、テストパターンの分割を繰り返すことによって、不良である被測定デバイスにおいて、テストパターン内の不良発生箇所を検出できる。従って、不良箇所を検出するための別の測定が不要となり、時間と労力を削減できる。
【００６１】
請求項５記載の発明によれば、複数の電源電流解析装置の内、１つの電源電流解析装置に既に良品と分かっている被測定デバイスを接続し、該電源電流解析装置の解析結果と他の電源電流解析装置の解析結果とを比較することによって、解析結果を比較する基準値を予め設定する必要がないため、基準値を決定するための時間と労力を削減できる。更に、テストパターンの分割を繰り返すことによって、例えば、被測定デバイスにおいて不良品を発見した場合、テストパターンにおける不良発生箇所を検出できる。これにより、不良箇所を検出するための別の測定が不要となり、時間と労力を削減できる。更に、半導体試験に関する費用も削減できる。
【図面の簡単な説明】
【図１】本実施の形態における、半導体試験装置の構成を示すブロック図。
【図２】本実施の形態における、コンピュータ８７のハードウェア構成を示す図。
【図３】本実施の形態における、半導体試験方法を示した図。
【図４】ＤＵＴの試験の際に用いるテストパターンの一例を示す図。
【図５】試験実行プログラムの動作フローチャート。
【図６】不良箇所特定処理プログラムの動作フローチャート。
【図７】従来の半導体試験装置の構成を示すブロック図。
【図８】従来の半導体試験方法を示す図。
【符号の説明】
２１ ＣＰＵ
２２ ＲＡＭ
２２１ 解析結果記憶領域
２３ 記憶部
２３１ 試験実行プログラム
２３２ 不良箇所特定処理プログラム
２４ 入力部
２５ 表示部
２６ 通信部
１１１ 電源電流解析装置
８２１ ＤＵＴ用電源
８３１ 電源電流検出ユニット
８４１ 周波数解析ユニット
１５１ テストパターン発生ユニット
８６１ ＤＵＴ
１７ コンピュータ
【発明の属する技術分野】
本発明は、被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置複数と接続され、前記電源電流解析装置それぞれの動作を制御する制御装置等に関する。
【０００２】
【従来の技術】
図７は、従来の半導体試験装置８００の構成を示すブロック図である。半導体試験装置８００は、電源電流解析装置８１１〜８１ｎ（以下、包括的に電源電流解析装置８１と言う。）及びコンピュータ８７によって構成され、電源電流解析装置８１にはそれぞれＤＵＴ（被測定デバイス：Device Under Test）８６１〜８６ｎ（以下、包括的にＤＵＴ８６と言う。）が接続される。
【０００３】
電源電流解析装置８１１は、ＤＵＴ用電源８２１（以下、包括的にＤＵＴ用電源８２と言う。）、電源電流検出ユニット８３１（以下、包括的に電源電流検出ユニット８３と言う。）、周波数解析ユニット８４１（以下、包括的に周波数解析ユニット８４と言う。）、テストパターン発生ユニット８５１（以下、包括的にテストパターン発生ユニット８５と言う。）を備える。電源電流解析装置８１２〜８１ｎも同様の構成であり、コンピュータ８７に並列に接続されている。
【０００４】
また、コンピュータ８７の出力はＤＵＴ用電源８２、周波数解析ユニット８４及びテストパターン発生ユニット８５に接続される。ＤＵＴ用電源８２の出力は電源電流検出ユニット８３に接続され、電源電流検出ユニット８３の出力は周波数解析ユニット８４とＤＵＴ８６の電源ピンに接続される。また、テストパターン発生ユニット８５の出力はＤＵＴ８６のＩＯピンへ接続される。
【０００５】
ＤＵＴ用電源８２は、コンピュータ８７で設定された電圧を出力し、電源電流検出ユニット８３を経由して、ＤＵＴ８６の電源ピンへ電圧を印加する。
【０００６】
電源電流検出ユニット８３は、ＤＵＴ８６の電源ピンの電流値を計測し、その結果を周波数解析ユニット８４に出力し、更にコンピュータ８７へ出力する。
【０００７】
周波数解析ユニット８４は、コンピュータ８７から指定される測定条件に従って、電源電流検出ユニット８３から入力したＤＵＴ８６の電源ピンの電流値に関して周波数解析を行い、その結果をコンピュータ８７へ出力する。
【０００８】
テストパターン発生ユニット８５は、コンピュータ８７が指示する動作タイミングに従い、ＤＵＴ８６のＩＯピンに対してテストパターン信号を出力する。
【０００９】
コンピュータ８７は、ＤＵＴ用電源８２に対してＤＵＴ８６の電源ピンに印加する電圧を設定し、周波数解析ユニット８４から計測結果を入力して、データ処理やＤＵＴ８６の不良判定をする。また、電源電流検出ユニット８３からＤＵＴ８６の電源ピンの電流値を入力し、周波数解析ユニット８４の解析条件を設定する。そして、テストパターン発生ユニット８５の発生するテストパターンと、電源電流検出ユニット８３及び周波数解析ユニット８４の動作タイミングを指示する信号を出力する。
【００１０】
図８は、図７の半導体試験装置８００を用いた従来の半導体試験方法を説明するための図である。コンピュータ８７には、ｎ個のＤＵＴ８６に関する電源電流解析装置８１の解析結果が入力される。コンピュータ８７は、該解析結果と予め設定された基準値との比較により、各ＤＵＴ８６の不良判定をする。
【００１１】
【発明が解決しようとする課題】
ここで、半導体試験装置８００において、ＤＵＴの不良判定をすることは重要であるが、不良であるＤＵＴが検出された場合、該ＤＵＴに入力したテストパターンにおいて、不良動作の発生箇所を検出することも望まれる。
【００１２】
しかしながら、従来の半導体試験方法においては、良／不良の判定は可能であるが、不良であるＤＵＴに対する不良箇所の検出はできない。そのため、不良箇所を検出するためには、例えば、特開平９−２１１０８８号公報などの故障検出方法等も知られているが、別の解析手段や装置等が必要となり、その為の時間や費用を必要としていた。
【００１３】
更に、コンピュータ８７に設定されている基準値を決定する際は、複数のＤＵＴに対して試験を複数回行って基準値を決定していた為、この基準値の設定に関しても時間と労力を必要としていた。
【００１４】
本発明の課題は、予め基準値を設定せずにＤＵＴの試験を行い、更に不良箇所を検出することである。
【００１５】
【課題を解決するための手段】
請求項１記載の発明の制御装置（例えば、図１のコンピュータ１７）は、被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置（例えば、図１の電源電流解析装置１１１）複数と接続され、前記電源電流解析装置それぞれの動作を制御する制御装置において、前記電源電流解析装置それぞれの解析結果を受信する受信手段（例えば、図２の通信部２６）と、前記受信手段により受信される前記電源電流解析装置それぞれの解析結果同士を比較することにより、前記電源電流解析装置それぞれにより測定される被測定デバイスの良否を判定する判定手段（例えば、図２の試験実行プログラム２３１）と、を備えることを特徴としている。
【００１６】
更に、請求項６記載の発明のプログラムは、被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置複数と接続され、前記電源電流解析装置それぞれの動作を制御するためのコンピュータに、前記電源電流解析装置それぞれの解析結果を受信する受信手段と、前記受信手段により受信される前記電源電流解析装置それぞれの解析結果同士を比較することにより、前記電源電流解析装置それぞれにより測定される被測定デバイスの良否を判定する判定手段と、を機能させることを特徴としている。
【００１７】
この請求項１及び６記載の発明によれば、複数の電源電流解析装置の出力する解析結果同士を比較することによって被測定デバイスの不良判定をすることにより、基準値を予め設定する必要がなく、基準値を決定するための時間と労力を削減できる。
【００１８】
また、請求項２記載の発明のように、請求項１記載の制御装置において、前記複数の電源電流解析装置の内、基準とする電源電流解析装置を設定する設定手段を更に備え、前記判定手段は、前記設定手段により設定される電源電流解析装置の解析結果を基準として、他の電源電流解析装置の解析結果を比較することとしてもよい。
【００１９】
この請求項２記載の発明によれば、例えば、設定手段により設定された電源電流解析装置に既に良品と分かっている被測定デバイスを設置し、該電源電流解析装置の解析結果と他の電源電流解析装置の解析結果とを比較する。このことによって、基準値を予め設定する必要がないため、基準値を決定するための時間と労力を削減できる。
【００２０】
更に、請求項３記載の発明のように、請求項１又は２記載の制御装置において、前記テストパターンを、１以上のパターン区間に分割する区間分割手段と、前記区間分割手段により分割されるパターン区間に基づいて、前記電源電流解析装置の解析動作を制御する制御手段（例えば、図２の不良箇所特定処理プログラム２３２）と、を更に備える制御装置を構成してもよい。
【００２１】
この請求項３記載の発明によれば、テストパターンを分割して被測定デバイスの不良解析をすることにより、不良である被測定デバイスにおいて、テストパターン内の不良発生箇所を検出できる。その例として、例えば、請求項４記載の発明のように、前記区間分割手段は、分割済みのパターン区間を更に１以上のパターン区間に再帰的に分割する手段を備えることとしてもよい。これにより、不良箇所を検出するための別の測定が不要となり、時間と労力を削減できる。
【００２２】
この請求項４記載の発明によれば、テストパターンの分割を繰り返すことによって、不良である被測定デバイスにおいて、テストパターン内の不良発生箇所を検出できる。
【００２３】
勿論、これらの制御装置を備える半導体試験装置を構成してもよい。請求項５記載の半導体試験装置のように、被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置複数と、前記電源電流解析装置それぞれと接続される請求項１〜４の何れかに記載の制御装置と、を備える半導体試験装置を構成してもよい。
【００２４】
【発明の実施の形態】
以下、図１〜図６を参照して本発明を適用した実施の形態を詳細に説明する。図１は、本実施の形態である半導体試験装置１００のブロック構成を示す図である。本実施の形態である半導体試験装置１００のブロック構成は、図７と同一である。また、相違する機能ブロックはコンピュータ１７とテストパターン発生ユニット１５１（以下、包括的にテストパターン発生ユニット１５と言う。）である。このため、同一の機能ブロックについては、同一の符号を付し、詳細な説明は省略する。
【００２５】
テストパターン発生ユニット１５は、試験が実行されるパターン区間に基づいた設定信号がコンピュータ１７より入力され、そのパターン区間について、ＤＵＴ８６のＩＯピンに対してテストパターン信号を出力する。
【００２６】
コンピュータ１７は、ＤＵＴ用電源８２に対してＤＵＴ８６の電源ピンに印加する電圧を設定し、周波数解析ユニット８４から計測結果を入力して、データ処理やＤＵＴ８６の不良判定をする。また、電源電流検出ユニット８３からＤＵＴ８６の電源ピンの電流値を入力し、周波数解析ユニット８４の解析条件を設定し、テストパターン発生ユニット１５の発生するテストパターンにおいてパターン区間を設定し、その設定信号を出力する。そして、テストパターン発生ユニット１５の発生するテストパターンと、電源電流検出ユニット８３１及び周波数解析ユニット８４の動作タイミングを指示する信号を出力する。
【００２７】
図２は、コンピュータ１７のハードウェア構成を示す図であり、ＣＰＵ（中央演算装置：Central Processing Unit）２１、ＲＡＭ（Random Access Memory）２２、記憶部２３、入力部２４、表示部２５及び通信部２６によって構成されており、各部はバス２７によって接続されている。
【００２８】
ＣＰＵ２１は、記憶部２３に記憶されている各種アプリケーションプログラム中の指定されたアプリケーションプログラムをＲＡＭ２２に格納し、この入力指示および入力データに応じて、ＲＡＭ２２に格納したアプリケーションプログラムに従って各種処理を実行し、その処理結果をＲＡＭ２２に格納するとともに、表示部２５へ表示する。
【００２９】
ＲＡＭ２２は、各種アプリケーションプログラムの実行によって作成されたデータ等を記憶する。解析結果記憶領域２２１は、試験実行プログラム２３１の実行によって電源電流解析装置１１からコンピュータ１７へ送信された解析結果を記憶する領域である。
【００３０】
記憶部２３は、各種アプリケーションプログラムおよびデータを記憶するものであり、ハードディスク等で構成される。ここでは、試験実行プログラム２３１及び不良箇所特定処理プログラム２３２が記憶されている。
【００３１】
試験実行プログラム２３１は、コンピュータ１７が電源電流解析装置１１に対してＤＵＴ８６の試験を実行させるためのプログラムであり、不良箇所特定処理プログラム２３２は、ＤＵＴ８６の試験の際に不良が検出された場合、テストパターン内の不良箇所を検出するためのプログラムである。
【００３２】
入力部２４は、コンピュータ１７のユーザが数値の入力、あるいはアプリケーションプログラムを実行指示等するものであり、キーボード等で構成される。
【００３３】
表示部２５は、入力部２４において入力された文字や符号、アプリケーションプログラムの処理結果など、コンピュータ８７を使用するために必要なデータが表示される部分であり、ＣＲＴ（ブラウン管：Cathode Ray Tube）やＬＣＤ（液晶ディスプレイ：Liquid Crystal Display）などで構成される。
【００３４】
通信部２６は、電源電流解析装置１１等の外部装置との信号の送受信するためのインターフェースであり、ＣＰＵ２１からの信号によって動作する。
【００３５】
図３は、本実施の形態における半導体試験方法を説明するための図である。コンピュータ１７には、ｎ個の電源電流解析装置１１の測定結果が入力される。ここで、電源電流解析装置１１１には良品であるＤＵＴを予め接続し、コンピュータ１７は入力した測定結果のうち、電源電流解析装置１１１の測定結果を基準値として、該測定結果と電源電流解析装置１１２〜１１ｎの測定結果とを比較することにより、不良判定をする。これにより、コンピュータ１７に不良判定の為の基準値を予め設定しなくてもよいため、該基準値を決定するための作業時間を削減できる。
【００３６】
尚、良品であるＤＵＴは、必ずしも電源電流解析装置１１１に接続されなくてもよく、それ以外でもよい。
【００３７】
次に、本実施の形態の半導体試験方法において、不良が検出された場合の不良箇所の検出方法について説明する。まず図４は、ＤＵＴ８６の試験の際に用いるテストパターン４０の構造の一例を示す図である。テストパターン４０は、コンピュータ１７により実行されたプログラムに従って、テストパターン発生ユニット１５の回路により生成され、ＤＵＴ８６のＩＯピンに入力される試験信号の集合によって構成される。Ｌ０〜Ｌ９９９の番号は、テストパターン４０におけるライン番号である。
【００３８】
図３において、例えば、テストパターン４０に従ってＤＵＴ８６の半導体試験を行って、あるＤＵＴ８６に不良が発見された場合、テストパターン４０を二分して、Ｌ０〜Ｌ５００（図４における、領域Ａ・Ｂ）とＬ５０１〜Ｌ９９９（領域Ｃ・Ｄ）のテストパターンについて試験する。Ｌ０〜Ｌ５００のテストパターンにおいて不良が検出されなかった時、次にＬ５０１〜Ｌ９９９のテストパターンについて試験する。この時に不良が検出された場合、Ｌ５０１〜Ｌ９９９のテストパターンを更に二分して、Ｌ５０１〜Ｌ７５０（領域Ｃ）とＬ７５１〜Ｌ９９９（領域Ｄ）のテストパターンについて試験する。この時、Ｌ５０１〜Ｌ７５０のテストパターンについて不良が検出された場合、Ｌ５０１〜Ｌ７５０のテストパターンを更に二分し、それぞれのテストパターンについて試験する。
【００３９】
図５は、ＣＰＵ２１による試験実行プログラム２３１の実行に係る、コンピュータ１７の動作を示すフローチャートである。まずＣＰＵ２１は、電源電流解析装置１１に対して、試験開始を示す各種信号を出力し、試験を実行する（ステップＡ１）。具体的には、ＤＵＴ用電源８２、周波数解析ユニット８４及びテストパターン発生ユニット１５において、試験開始を示す信号や、ＤＵＴ８６の電源ピンに印加する電圧を示す設定信号等をＤＵＴ用電源８２に出力する。また、テストパターン４０において、試験に用いるパターン区間の設定信号をテストパターン発生ユニット１５に出力する。試験終了後、電源電流検出ユニット８３が検出した電源電流を周波数解析ユニット８４が周波数解析を行い、その解析結果が通信部２６を介して解析結果記憶領域２２１に記憶される。
【００４０】
次に、変数ｍに２を代入し（ステップＡ２）、ＣＰＵ２１は解析結果記憶領域２２１を読み出して、良品であるＤＵＴが接続されている電源電流解析装置１１１の解析結果と電源電流解析装置１１ｍの解析結果とを比較する（ステップＡ３）。
【００４１】
良品であるＤＵＴが接続されている電源電流解析装置１１１の解析結果と電源電流解析装置１１ｍの解析結果とが一致した場合（ステップＡ４：Ｎｏ）、ＣＰＵ２１は電源電流解析装置１１ｍに接続されたＤＵＴは良品と判定し、ステップＡ６へ処理を移行する。
【００４２】
一方、上記２つの解析結果が一致しなかった場合（ステップＡ４：Ｙｅｓ）、ＣＰＵ２１は電源電流解析装置１１ｍに接続されたＤＵＴ１６ｍを不良と判定し、不良箇所特定処理プログラム２３２へ処理を移行する。該プログラムの詳細は後述する。
【００４３】
続いてＣＰＵ２１は、ステップＡ３における比較結果、ステップＡ５における不良箇所特定処理プログラム２３２の処理結果等を表示部２５へ表示し（ステップＡ６）、変数ｍに１を加算する（ステップＡ７）。
【００４４】
次にＣＰＵ２１は変数ｎ（ｎはＤＵＴ８６の個数）と変数ｍを比較し、変数ｍが変数ｎ以下の場合（ステップＡ８：Ｙｅｓ）、ＣＰＵ２１は処理をステップＡ３に移行する。一方、変数ｍが変数ｎより大きい場合（ステップＡ８：Ｎｏ）、電源電流解析装置１１の全ての解析結果について比較したとして、ＣＰＵ２１は処理を終了する。
【００４５】
図６は、ＣＰＵ２１による不良箇所特定処理プログラム２３２の実行に係る、コンピュータ１７の動作を示すフローチャートである。最初にＣＰＵ２１は、変数Ｌｍｉｎにテストパターン４０の最小ライン番号を、変数Ｌｍａｘにテストパターン４０の最大ライン番号を代入する（ステップＢ１）。例えば、テストパターン４０の場合、Ｌｍｉｎ＝０となり、Ｌｍａｘ＝９９９となる。
【００４６】
続いて、ＣＰＵ２１は変数Ｘに対して、Ｌｍａｘ／２の計算結果を代入する（ステップＢ２）。ここで変数Ｘは正の整数とし、Ｌｍａｘ／２の解の小数点以下は切り上げとする。
【００４７】
次にＣＰＵ２１は、良品であるＤＵＴが接続されている電源電流解析装置１１１と接続されている不良と判定されたＤＵＴが接続されている電源電流解析装置に対して、ライン番号Ｌｍｉｎ〜Ｘのパターン区間についての試験を実行し、解析結果を比較する（ステップＢ３）。
【００４８】
解析結果が一致しなかった場合（ステップＢ４：Ｙｅｓ）、ライン番号Ｌｍｉｎ〜Ｘのパターン区間内に不良箇所が存在するとして、該区間について、更に不良検出をする。ＣＰＵ２１は変数Ｌｍａｘに変数Ｘを代入し（ステップＢ５）、処理をステップＢ９へ移行する。
【００４９】
一方、解析結果が一致した場合（ステップＢ４：Ｎｏ）、ライン番号Ｌｍｉｎ〜Ｘのパターン区間内に不良箇所が存在しないとして、ＣＰＵ２１は良品であるＤＵＴが接続されている電源電流解析装置１１１と接続されている不良と判定されたＤＵＴが接続されている電源電流解析装置に対して、ライン番号Ｘ＋１〜Ｌｍａｘのパターン区間についての解析結果を比較する（ステップＢ６）。
【００５０】
解析結果が一致した場合（ステップＢ７：Ｎｏ）、不良箇所は検出されなかったとして、ＣＰＵ２１は処理を終了する。一方、解析結果が一致しなかった場合（ステップＢ７：Ｙｅｓ）、ライン番号Ｘ＋１〜Ｌｍａｘのパターン区間内に不良箇所が存在するとして、該区間について、更に不良検出をする。ＣＰＵ２１は変数Ｌｍｉｎに変数Ｘ＋１を代入し（ステップＢ５）、ＬｍａｘとＬｍｉｎを比較する。ＬｍａｘとＬｍｉｎが同値でない場合（ステップＢ９：Ｎｏ）、ＣＰＵ２１は不良が検出されたパターン区間において、更に分割可能と判断し、ステップＢ２へ処理を移行する。
【００５１】
一方、ＬｍａｘとＬｍｉｎが同値である場合（ステップＢ９：Ｙｅｓ）、不良箇所が検出されたとして、ＣＰＵ２１はライン番号Ｌｍｉｎ（あるいは、ライン番号Ｌｍａｘ）を不良ライン番号としてＲＡＭ２２に記憶し（ステップＢ１０）、処理を終了する。
【００５２】
このように、半導体試験においてＤＵＴ８６に不良が発見された場合、テストパターン４０のパターン区間を再帰的に分割していくことによって、パターン区間を徐々に小さくしていき、テストパターン４０における不良箇所を検出する。
【００５３】
ここで、テストパターン４０のライン番号を二分していくこととしたが、テストパターン４０に複数のテストが含まれ、各テスト共々に一連であるが故に、任意のライン番号で区切れない場合が生じ得る。その場合には、分割可能な箇所でテストパターン４０を分割することにより実現できる。より具体的には、テストパターン４０の内、分割可能な箇所を予め指定しておき、不良箇所特定処理プログラム２３２において、この指定した箇所に基づいて再帰的な分割をすることで実現できる。
【００５４】
また、不良箇所特定処理プログラム２３２は、不良箇所が１つの場合について説明したが、不良箇所が複数ある場合は、その不良箇所の個数回ほど不良箇所特定処理プログラム２３２を繰り返す。その際、既に不良箇所として検出されたライン番号は、ＲＡＭ２２１に記憶する等して、検出対象から外す必要がある。
【００５５】
以上より、ｎ個の電源電流解析装置８１のうち、１つの電源電流解析装置に良品であるＤＵＴを接続して試験を実行することにより、良品であるＤＵＴの接続されている電源電流解析装置の解析結果を基準値として、他の電源電流解析装置８１の解析結果と比較する。これにより、試験実行前に基準値を決定しコンピュータ８７に記憶する設定がなく、試験時間と労力を削減できる。
【００５６】
また、不良であるＤＵＴを発見した場合、不良箇所特定処理プログラム２３２を実行することによって、テストパターン４０内の不良箇所が検出されるまでパターン区分を繰り返し分割して解析結果を比較することにより、不良箇所を検出できる。これにより、不良箇所の検出のために別の測定をする必要がなくなり、試験時間や労力、試験の為の費用を削減できる。
【００５７】
【発明の効果】
請求項１及び６記載の発明によれば、複数の電源電流解析装置の出力する解析結果同士を比較することによって被測定デバイスの不良判定をすることにより、解析結果を比較する基準値を予め設定する必要がなく、基準値を決定するための時間と労力を削減できる。
【００５８】
請求項２記載の発明によれば、例えば、設定手段により設定された電源電流解析装置に既に良品と分かっている被測定デバイスを設置し、該電源電流解析装置の解析結果と他の電源電流解析装置の解析結果とを比較することによって、解析結果を比較する基準値を予め設定する必要がないため、基準値を決定するための時間と労力を削減できる。
【００５９】
請求項３記載の発明によれば、テストパターンを分割して被測定デバイスの不良解析をすることにより、不良である被測定デバイスにおいて、テストパターン内の不良発生箇所を検出できる。これにより、不良箇所を検出するための別の測定が不要となり、時間と労力を削減できる。
【００６０】
請求項４記載の発明によれば、テストパターンの分割を繰り返すことによって、不良である被測定デバイスにおいて、テストパターン内の不良発生箇所を検出できる。従って、不良箇所を検出するための別の測定が不要となり、時間と労力を削減できる。
【００６１】
請求項５記載の発明によれば、複数の電源電流解析装置の内、１つの電源電流解析装置に既に良品と分かっている被測定デバイスを接続し、該電源電流解析装置の解析結果と他の電源電流解析装置の解析結果とを比較することによって、解析結果を比較する基準値を予め設定する必要がないため、基準値を決定するための時間と労力を削減できる。更に、テストパターンの分割を繰り返すことによって、例えば、被測定デバイスにおいて不良品を発見した場合、テストパターンにおける不良発生箇所を検出できる。これにより、不良箇所を検出するための別の測定が不要となり、時間と労力を削減できる。更に、半導体試験に関する費用も削減できる。
【図面の簡単な説明】
【図１】本実施の形態における、半導体試験装置の構成を示すブロック図。
【図２】本実施の形態における、コンピュータ８７のハードウェア構成を示す図。
【図３】本実施の形態における、半導体試験方法を示した図。
【図４】ＤＵＴの試験の際に用いるテストパターンの一例を示す図。
【図５】試験実行プログラムの動作フローチャート。
【図６】不良箇所特定処理プログラムの動作フローチャート。
【図７】従来の半導体試験装置の構成を示すブロック図。
【図８】従来の半導体試験方法を示す図。
【符号の説明】
２１ ＣＰＵ
２２ ＲＡＭ
２２１ 解析結果記憶領域
２３ 記憶部
２３１ 試験実行プログラム
２３２ 不良箇所特定処理プログラム
２４ 入力部
２５ 表示部
２６ 通信部
１１１ 電源電流解析装置
８２１ ＤＵＴ用電源
８３１ 電源電流検出ユニット
８４１ 周波数解析ユニット
１５１ テストパターン発生ユニット
８６１ ＤＵＴ
１７ コンピュータ
Claims (6)
- 被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置複数と接続され、前記電源電流解析装置それぞれの動作を制御する制御装置において、
前記電源電流解析装置それぞれの解析結果を受信する受信手段と、
前記受信手段により受信される前記電源電流解析装置それぞれの解析結果同士を比較することにより、前記電源電流解析装置それぞれにより測定される被測定デバイスの良否を判定する判定手段と、
を備えることを特徴とする制御装置。 - 前記複数の電源電流解析装置の内、基準とする電源電流解析装置を設定する設定手段を更に備え、
前記判定手段は、前記設定手段により設定される電源電流解析装置の解析結果を基準として、他の電源電流解析装置の解析結果を比較することを特徴とする請求項１記載の制御装置。 - 前記テストパターンを、１以上のパターン区間に分割する区間分割手段と、
前記区間分割手段により分割されるパターン区間に基づいて、前記電源電流解析装置の解析動作を制御する制御手段と、
を更に備えることを特徴とする請求項１または２記載の制御装置。 - 前記区間分割手段は、分割済みのパターン区間を更に１以上のパターン区間に再帰的に分割する手段を備えることを特徴とする請求項３記載の制御装置。
- 被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置複数と、
前記電源電流解析装置それぞれと接続される請求項１〜４の何れかに記載の制御装置と、
を備えることを特徴とする半導体試験装置。 - 被測定デバイスにテストパターンを印可して被測定デバイスの電源電流を解析する電源電流解析装置複数と接続され、前記電源電流解析装置それぞれの動作を制御するためのコンピュータに、
前記電源電流解析装置それぞれの解析結果を受信する受信手段と、
前記受信手段により受信される前記電源電流解析装置それぞれの解析結果同士を比較することにより、前記電源電流解析装置それぞれにより測定される被測定デバイスの良否を判定する判定手段と、
を機能させるためのプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001335132A JP3765262B2 (ja) | 2001-10-31 | 2001-10-31 | 制御装置、半導体試験装置及びプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001335132A JP3765262B2 (ja) | 2001-10-31 | 2001-10-31 | 制御装置、半導体試験装置及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003139815A JP2003139815A (ja) | 2003-05-14 |
| JP3765262B2 true JP3765262B2 (ja) | 2006-04-12 |
Family
ID=19150155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001335132A Expired - Fee Related JP3765262B2 (ja) | 2001-10-31 | 2001-10-31 | 制御装置、半導体試験装置及びプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3765262B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859793B1 (ko) | 2007-06-25 | 2008-09-23 | 주식회사 메모리앤테스팅 | 반도체 테스트 장치 및 이를 이용한 반도체 테스트 방법 |
-
2001
- 2001-10-31 JP JP2001335132A patent/JP3765262B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003139815A (ja) | 2003-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3765262B2 (ja) | 制御装置、半導体試験装置及びプログラム | |
| JP2001091569A (ja) | 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体 | |
| JP4970640B2 (ja) | スクリーニング方法、スクリーニング装置及び記録媒体 | |
| JPH04361180A (ja) | デバッグ用プログラム作成方法 | |
| KR0164836B1 (ko) | 무선장비 자동 시험장치와 그 방법 | |
| JPH04186176A (ja) | 集積回路試験装置 | |
| JPH10170585A (ja) | 回路基板検査方法 | |
| JP4114323B2 (ja) | Ｉｃテスタ及びｉｃテスタの試験方法 | |
| CN116203856B (zh) | 一种基于参数配置的通用测试方法、装置及存储介质 | |
| JPH1152016A (ja) | Ｉｃ試験装置、及びｉｃ試験装置における並列測定方法 | |
| JPH05164803A (ja) | インサーキットテスタ用オープンテスト装置 | |
| US7092827B2 (en) | Edge placement accuracy of signals generated by test equipment | |
| JP4295894B2 (ja) | 半導体デバイスの試験装置および試験方法 | |
| JPS61241672A (ja) | Ｉｃ試験装置 | |
| JPH1078464A (ja) | 電子機器の故障予測方法及び装置 | |
| JP2002016118A (ja) | 半導体パラメトリック試験装置 | |
| JP2638233B2 (ja) | 被測定ｉｃの試験方法 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| KR20240033767A (ko) | 차량용 can fd 통신모듈의 테스트 장치 및 그 방법 | |
| US20050285612A1 (en) | Apparatus for measuring DC parameters in a wafer burn-in system | |
| KR19990015104A (ko) | 마이컴 개발 모니터링 툴 장치 및 방법 | |
| JP2001153915A (ja) | Ｉｃテスタ、及びｉｃ試験方法 | |
| JPH05232191A (ja) | Ｉｃテスタ | |
| JP2000329817A (ja) | 半導体試験装置 | |
| JP2000266816A (ja) | 半導体装置の試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050216 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |