JP3752829B2 - 液晶表示パネルと半導体チップとの接合方法 - Google Patents
液晶表示パネルと半導体チップとの接合方法 Download PDFInfo
- Publication number
- JP3752829B2 JP3752829B2 JP10192698A JP10192698A JP3752829B2 JP 3752829 B2 JP3752829 B2 JP 3752829B2 JP 10192698 A JP10192698 A JP 10192698A JP 10192698 A JP10192698 A JP 10192698A JP 3752829 B2 JP3752829 B2 JP 3752829B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- dummy
- liquid crystal
- crystal display
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は電子部品及びその接合構造に関する。
【０００２】
【従来の技術】
例えば液晶表示装置には、液晶表示パネル（電子部品）を駆動するためのＬＳＩチップ等からなる半導体チップ（電子部品）を液晶表示パネルに異方導電性接着剤を介して搭載したものがある。
【０００３】
図１１は従来のこのような液晶表示装置の一例の一部の平面図を示したものである。この液晶表示装置は液晶表示パネル１を備えている。液晶表示パネル１は、ガラスや樹脂等からなる下側と上側の２枚の基板２、３が互いに貼り合わされ、その間に液晶（図示せず）が封入された構造となっている。この場合、下側基板２の図１１における下辺部及び右辺部は上側基板３から突出され、これらの突出部の各上面の所定の箇所には半導体チップ４、５が異方導電性接着剤６、７を介して搭載されている。また、下側基板２の上面の図１１における右辺部の下辺側にはフレキシブル配線基板８の一端部が異方導電性接着剤９を介して接合されている。
【０００４】
次に、図１２は図１１に示す液晶表示パネル１の半導体チップ４の搭載される部分の一部の平面図を示し、図１３は図１１に示す半導体チップ４の一部の透過平面図を示したものである。まず、図１２において一点鎖線で示すように、液晶表示パネル１の下側基板２の上面の所定の箇所は長方形状の半導体チップ搭載領域１１となっている。この半導体チップ搭載領域１１内の右端部、上端部の右側及び下端部の右側には入力側接続端子１２がそれぞれ適宜に設けられ、上端部の左側には出力側接続端子１３が千鳥状に設けられ、左端部及び下端部の左側にはダミー接続端子１４がそれぞれ１列に設けられている。また、半導体チップ搭載領域１１の外側の各所定の箇所には、入力側接続端子１２に接続された入力側配線１５及び出力側接続端子１３に接続された出力側配線１６がそれぞれ設けられている。次に、図１３に示すように、半導体チップ４の長方形状の下面の右端部、上端部の右側及び下端部の右側には入力側接続端子（バンプ）１７がそれぞれ１列に設けられ、上端部の左側には出力側接続端子（バンプ）１８が千鳥状に設けられ、左端部及び下端部の左側にはダミー接続端子（バンプ）１９がそれぞれ１列に設けられている。
【０００５】
次に、図１４は図１１に示す液晶表示装置の半導体チップ４の搭載部分の一部の断面図を示したものである。異方導電性接着剤６は、熱硬化性の絶縁性接着剤２１中に粒径５μｍ程度の導電性粒子２２が混入されたものからなっている。この場合、導電性粒子２２は、詳細には図示していないが、樹脂等からなる弾性変形可能なコアの表面に金属メッキ等からなる導電膜が被着されたものからなっている。そして、半導体チップ４の入力側及び出力側の有効接続端子１７（１８）は下側基板２の入力側及び出力側の有効接続端子１２（１３）に熱圧着時の圧力により適宜につぶされた導電性粒子２２を介して導電接続されている。また、半導体チップ４のダミー接続端子１９は下側基板２のダミー接続端子１４に熱圧着時の圧力により適宜につぶされた導電性粒子２２を介して導電接続されている。さらに、半導体チップ４の下面側は下側基板２の半導体チップ搭載領域１１上に熱硬化した絶縁性接着剤２１を介して接合されている。
【０００６】
ここで、ダミー接続端子１４、１９を設けた理由について説明する。ダミー接続端子１４、１９が無い場合には、半導体チップ４を下側基板２上にその間に異方導電性接着剤６を介在させた状態で熱圧着するとき、半導体チップ４の入力側及び出力側接続端子１７、１８が設けられていない部分下に存在する異方導電性接着剤６に圧力が加わりにくく、この影響を受けて、その近傍の入力側及び出力側接続端子１７、１８が設けられている部分下に存在する異方導電性接着剤６にも圧力が加わりにくくなり、この部分における導電性粒子２２が所期の通りつぶれず、導電接続不良が生じることがある。換言すれば、粒径５μｍ程度の導電性粒子２２が２〜３μｍ程度につぶされると、その反力により導電接続を良好なものとすることができる。そこで、熱圧着時の圧力が半導体チップ４下に存在する異方導電性接着剤６に均一に加わるようにするために、ダミー接続端子１４、１９を設けている。
【０００７】
【発明が解決しようとする課題】
ところで、半導体チップ４を下側基板２上にその間に異方導電性接着剤６を介在させた状態で熱圧着する際に使用するボンディングツール（図示せず）において重要な点の１つに、ボンディングツール底面の半導体チップ４に対する平行度がある。この平行度としては、長方形状の半導体チップ４の長手方向約２０ｍｍに対して高低差１μｍ以下が要求され、極めて厳しい条件である。しかも、この平行度は量産中に種々の理由から狂いやすく、ひいては接合（ボンディング）不良を引き起こし、またボンディング装置の調整回数も多くなってしまう。しかるに、上述の従来技術では、熱圧着時の圧力が半導体チップ４下に存在する異方導電性接着剤６に均一に加わるようにするために、ダミー接続端子１４、１９を設けているだけであるので、上記平行度の狂いに対しては対処することができないという問題があった。
この発明の課題は、ボンディングツール底面の平行度が若干狂っても、接合不良が生じないようにすることである。
【０００８】
【課題を解決するための手段】
請求項１記載の発明に係る電子部品は、方形状の領域内の所定の箇所に複数の接続端子を設け、同領域内の別の所定の複数箇所に高さが前記接続端子の高さよりも高いダミー端子を設けたものである。
請求項６記載の発明に係る電子部品の接合構造は、方形状の領域内の所定の箇所に複数の接続端子が設けられ、同領域内の別の所定の複数箇所にダミー端子が設けられた一方の電子部品と、同じく方形状の領域内の所定の箇所に複数の接続端子が設けられ、同領域内の別の所定の複数箇所にダミー端子が設けられた他方の電子部品とを異方導電性接着剤を介して接合した電子部品の接合構造であって、前記一方の電子部品のダミー端子の高さを当該電子部品の接続端子の高さよりも高くし、前記他方の電子部品のダミー端子の高さを当該電子部品の接続端子の高さと同じかまたはそれよりも高くしたものである。
この発明によれば、一方の電子部品と他方の電子部品とを異方導電性接着剤を介して接合するとき、一方の電子部品のダミー端子と他方の電子部品のダミー端子とが互いに当接することにより、圧力が加わる方向のストッパとして作用し、これによりボンディングツール底面の実質的な平行度が確保されることとなり、したがってボンディングツール底面の平行度が若干狂っても、接合不良が生じないようにすることができる。
【０００９】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態における液晶表示パネルの半導体チップの搭載される部分の一部の平面図を示し、図２は同実施形態における半導体チップの一部の透過平面図を示し、図３は図１に示す液晶表示パネルに図２に示す半導体チップを搭載した状態の一部の断面図を示したものである。これらの図において、図１２〜図１４と同一部分には同一の符合を付し、その説明を適宜省略する。この実施形態において、図１２〜図１４に示す従来の場合と異なる点は、図１に示すように、液晶表示パネル１の下側基板２の上面の所定の箇所からなる長方形状の半導体チップ搭載領域１１内の４隅にダミー端子３１が設けられている点と、図２に示すように、半導体チップ４の長方形状の下面の４隅にダミー端子３２が設けられている点である。この場合、図３に示すように、半導体チップ４のダミー端子３２の高さは半導体チップ４の入力側等の接続端子１７（１８、１９）の高さと同じとなっているが、下側基板２のダミー端子３１の高さは下側基板２の入力側等の接続端子１２（１３、１４）の高さよりも所定の高さだけ高くなっている。
【００１０】
ここで、下側基板２のダミー端子３１の高さについて説明する。液晶表示パネル１がアクティブマトリックス型のものであると、図示していないが、下側基板２上には画素電極、スイッチング素子としての薄膜トランジスタ、走査ラインや信号ライン等の各種の配線、ゲート絶縁膜等の各種の絶縁膜、配向膜等が設けられている。そこで、入力側等の接続端子１２（１３、１４）を、下側基板２の上面に設けられたゲート絶縁膜及びその上面に設けられた信号ライン形成用金属膜によって形成する。一方、ダミー端子３１を、下側基板２上に形成するすべての膜を積層することによって形成する。すると、入力側等の接続端子１２（１３、１４）の高さを０．５μｍ程度とすることができるのに対し、ダミー端子３１の高さを２．５μｍ程度とすることができ、その差を２μｍ程度とすることができる。
【００１１】
このように、この実施形態では、半導体チップ４のダミー端子３２の高さを半導体チップ４の入力側等の接続端子１７（１８、１９）の高さと同じとし、下側基板２のダミー端子３１の高さを下側基板２の入力側等の接続端子１２（１３、１４）の高さよりも所定の高さだけ高くしている。このため、半導体チップ４を下側基板２上に異方導電性接着剤６を介して接合するとき、４隅の両ダミー端子３１、３２が互いに当接することになる。すなわち、両ダミー端子３１、３２間に介在された導電性粒子２２は、後述するように、かなりの圧力を受けて、ほとんどつぶれてしまい、さらには半導体チップ４の通常金や半田等の比較的軟らかい金属からなるダミー端子３２の下面に食い込んでしまう。この結果、両ダミー端子３１、３２が互いに当接することになる。
【００１２】
ここで、熱圧着時の圧力について説明する。一例として、半導体チップ４の入力側等の接続端子１７（１８、１９）の合計数が１００個であり、ダミー端子３２が４個であり、端子１個当たりの適正荷重が２０ｇであると、半導体チップ４に加える荷重は１０４×２０＝２０８０ｇとなる。したがって、半導体チップ４のダミー端子３２と下側基板２のダミー端子３１との間に介在された導電性粒子２２がつぶれ始める時点においては、１個のダミー端子３２に加わる荷重は２０８０÷４＝５２０ｇとなる。すなわち、１個のダミー端子３２に加わる荷重は適正荷重（２０ｇ）の２０数倍と極めて高くなる。このため、両ダミー端子３１、３２間に介在された導電性粒子２２は、ほとんどつぶれてしまい、さらにはダミー端子３２の下面に食い込んでしまう。この結果、両ダミー端子３１、３２が互いに当接することになる。
【００１３】
そして、４隅の両ダミー端子３１、３２が互いに当接すると、圧力が加わる方向のストッパとして作用する。この結果、半導体チップ４の入力側等の接続端子１７（１８、１９）と下側基板２の入力側等の接続端子１２（１３、１４）との間の間隔は、下側基板２の入力側等の接続端子１２（１３、１４）とダミー端子３１との高さの差（２μｍ程度）に保持される。すなわち、ボンディングツール底面の平行度が若干狂っていても、ボンディングツール底面の実質的な平行度が確保されることになる。そして、半導体チップ４の入力側等の接続端子１７（１８、１９）は下側基板２の入力側等の接続端子１２（１３、１４）に２μｍ程度につぶされた導電性粒子２２を介して導電接続されることとなり、接合不良が生じないようにすることができる。
【００１４】
なお、上記第１実施形態では、図３に示すように、半導体チップ４のダミー端子３２の高さを半導体チップ４の入力側等の接続端子１７（１８、１９）の高さと同じとし、下側基板２のダミー端子３１の高さを下側基板２の入力側等の接続端子１２（１３、１４）の高さよりも所定の高さだけ高くした場合について説明したが、これとは逆に、下側基板２のダミー端子３１の高さを下側基板２の入力側等の接続端子１２（１３、１４）の高さと同じとし、半導体チップ４のダミー端子３２の高さを半導体チップ４の入力側等の接続端子１７（１８、１９）の高さよりも所定の高さだけ高くなるようにしてもよい。次に、この逆の場合の一例をこの発明の第２実施形態として説明する。
【００１５】
（第２実施形態）
図４〜図９はそれぞれこの発明の第２実施形態における半導体チップの各製造工程を示したものである。そこで、これらの図を順に参照しながら、この実施形態における半導体チップの構造についてその製造方法と併せ説明する。まず、図４に示すように、シリコン基板（ウエハ）４１上にＡｌやＡｌ合金等からなる接続パッド４２が設けられ、その上面の接続パッド４２の中央部を除く部分にパッシベーション膜４３が被覆され、接続パッド４２の中央部がパッシベーション膜４３に設けられた開口部４４を介して露出されたものを用意する。この場合、パッシベーション膜４３のダイシングストリートに対応する部分にも開口部４５が設けられている。また、この場合の接続パッド４２とは、その上に、図２に示す入力側接続端子１７、出力側接続端子１８及びダミー接続端子１９が形成されるものである。
【００１６】
次に、図５に示すように、上面全体に下地金属層４６を形成する。この下地金属層４６は２層構造または３層構造となっている。２層構造の場合には、第１層がＴｉ−Ｗ合金等からなり、第２層がＡｕ、Ｃｕ等からなっている。３層構造の場合には、第１層がＣｒ、Ｔｉ、Ｗ、Ｎｉ、Ｔｉ−Ｗ合金、Ｔｉ−Ｎｉ合金等からなり、第２層がＣｕ、Ｐｔ、Ｐｄ、Ｎｉ等からなり、第３層がＡｕ等からなっている。次に、下地金属層４６の上面の接続パッド４２に対応する部分を除く部分及び図２に示すダミー端子３２の形成領域を除く部分にメッキレジスト層４７を形成する。この状態では、接続パッド４２に対応する部分及びダミー端子３２形成領域におけるメッキレジスト層４７には開口部４８、４９が形成されている。この場合、開口部４９の大きさは開口部４８の大きさよりも後述する理由から所定の大きさだけ小さくなっている。
【００１７】
次に、図６に示すように、下地金属層４６をメッキ電流路としてＡｕ等の電解メッキを行うことにより、メッキレジスト層４７の開口部４８、４９内の下地金属層４６の上面に入力側等の接続端子１７（１８、１９）及びダミー端子３２を形成する。この場合、開口部４９の大きさが開口部４８の大きさよりも小さくなっているので、開口部４９内の被メッキ面における局部メッキ電流密度が開口部４８内の被メッキ面における局部メッキ電流密度よりも高くなる。この結果、ダミー端子３２の高さは入力側等の接続端子１７（１８、１９）の高さよりも高くなる。そこで、開口部４９の大きさを開口部４８の大きさよりもある所定の大きさだけ小さくしておくと、ダミー端子３２の高さを入力側等の接続端子１７（１８、１９）の高さよりも２〜３μｍ程度高くすることができる。
【００１８】
次に、メッキレジスト層４７を剥離する（図７参照）。次に、入力側等の接続端子１７（１８、１９）及びダミー端子３２をマスクとして下地金属層４６の不要な部分をエッチングして除去すると、図８に示すように、入力側等の接続端子１７（１８、１９）及びダミー端子３２下にのみ下地金属層４６が残存される。次に、パッシベーション膜４３のダイシングストリートに対応する開口部４５の幅方向中心部に沿ってダイシングし、個々のチップに分割すると、図９に示すように、この実施形態における半導体チップ４が得られる。
【００１９】
次に、図１０は以上のようにして得られた半導体チップ４を液晶表示パネルの下側基板上に搭載した状態の一部の断面図を示したものである。なお、この図において、図３と同一名称部分には同一の符合を付し、その説明を適宜省略する。この場合、上述したように、下側基板２のダミー端子３１の高さは下側基板２の入力側等の接続端子１２（１３、１４）の高さと同じとなっている。そして、両ダミー端子３１、３２は、その間に介在された導電性粒子（図示せず）がほとんどつぶれ、さらにはダミー端子３２の下面に食い込むことにより、互いに当接されている。これにより、半導体チップ４の入力側等の接続端子１７（１８、１９）と下側基板２の入力側等の接続端子１２（１３、１４）との間の間隔は、半導体チップ４の入力側等の接続端子１７（１８、１９）とダミー端子３２との高さの差（２〜３μｍ程度）に保持される。そして、半導体チップ４の入力側等の接続端子１７（１８、１９）は下側基板２の入力側等の接続端子１２（１３、１４）に２〜３μｍ程度につぶされた導電性粒子２２を介して導電接続されることとなり、接合不良が生じないようにすることができる。
【００２０】
ところで、上記第１実施形態の場合には、液晶表示パネル１の下側基板２のダミー端子３１を、下側基板２上に形成するすべての膜を積層することによって形成しているので、ダミー端子３１を形成しない場合と比較して、全製造工程で使用する１０数枚のフォトマスクをすべて変更する必要がある。これに対して、上記第２実施形態の場合には、メッキレジスト層４７を形成するためのフォトマスクだけを変更すればよく、したがって製造工程の変更を最小限とすることができる。
【００２１】
なお、上記第１実施形態では、液晶表示パネル１の下側基板２のダミー端子３１の高さを下側基板２の入力側等の接続端子１２（１３、１４）の高さよりも高くした場合について説明し、上記第２実施形態では、半導体チップ４のダミー端子３２の高さを半導体チップ４の入力側等の接続端子１７（１８、１９）の高さよりも高くした場合について説明したが、両ダミー端子３１、３２を共に高くするようにしてもよいことはもちろんである。
【００２２】
また、上記実施形態では、図１に示すように、液晶表示パネル１の下側基板２の上面の所定の箇所からなる長方形状の半導体チップ搭載領域１１内の４隅にダミー端子３１を設けるとともに、図２に示すように、半導体チップ４の長方形状の下面の４隅にダミー端子３２を設けた場合について説明したが、これに限定されるものではない。例えば、半導体チップ４の長手方向の長さが長い場合には、その下面の４隅のほかに、同下面の長手方向中央部の幅方向両側にダミー端子３２を設けるようにしてもよい。この場合、液晶表示パネル１の半導体チップ搭載領域１１内の長手方向中央部の幅方向両側にもダミー端子３１を設けることになる。
【００２３】
【発明の効果】
以上説明したように、この発明によれば、液晶表示パネルと半導体チップとを異方導電性接着剤を介して熱圧着するとき、液晶表示パネルのダミー端子と半導体チップのダミー端子とが互いに当接することにより、圧力が加わる方向のストッパとして作用し、これによりボンディングツール底面の実質的な平行度が確保されることとなり、したがってボンディングツール底面の平行度が若干狂っても、接合不良が生じないようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示パネルの半導体チップの搭載される部分の一部の平面図。
【図２】第１実施形態における半導体チップの一部の透過平面図。
【図３】図１に示す液晶表示パネルに図２に示す半導体チップを搭載した状態の一部の断面図。
【図４】この発明の第２実施形態における半導体チップの製造に際し、当初用意したものの一部の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に示す半導体チップを液晶表示パネルに搭載した状態の一部の断面図。
【図１１】従来の液晶表示装置の一例の一部の平面図。
【図１２】図１１に示す液晶表示パネルの所定の半導体チップの搭載される部分の一部の平面図。
【図１３】図１１に示す所定の半導体チップの一部の透過平面図。
【図１４】図１１に示す液晶表示装置の所定の半導体チップの搭載部分の一部の断面図。
【符号の説明】
１ 液晶表示パネル
２ 下側基板
４ 半導体チップ
６ 異方導電性接着剤
１２ 入力側接続端子
１３ 出力側接続端子
１４ ダミー接続端子
１７ 入力側接続端子
１８ 出力側接続端子
１９ ダミー接続端子
３１ ダミー端子
３２ ダミー端子
【発明の属する技術分野】
この発明は電子部品及びその接合構造に関する。
【０００２】
【従来の技術】
例えば液晶表示装置には、液晶表示パネル（電子部品）を駆動するためのＬＳＩチップ等からなる半導体チップ（電子部品）を液晶表示パネルに異方導電性接着剤を介して搭載したものがある。
【０００３】
図１１は従来のこのような液晶表示装置の一例の一部の平面図を示したものである。この液晶表示装置は液晶表示パネル１を備えている。液晶表示パネル１は、ガラスや樹脂等からなる下側と上側の２枚の基板２、３が互いに貼り合わされ、その間に液晶（図示せず）が封入された構造となっている。この場合、下側基板２の図１１における下辺部及び右辺部は上側基板３から突出され、これらの突出部の各上面の所定の箇所には半導体チップ４、５が異方導電性接着剤６、７を介して搭載されている。また、下側基板２の上面の図１１における右辺部の下辺側にはフレキシブル配線基板８の一端部が異方導電性接着剤９を介して接合されている。
【０００４】
次に、図１２は図１１に示す液晶表示パネル１の半導体チップ４の搭載される部分の一部の平面図を示し、図１３は図１１に示す半導体チップ４の一部の透過平面図を示したものである。まず、図１２において一点鎖線で示すように、液晶表示パネル１の下側基板２の上面の所定の箇所は長方形状の半導体チップ搭載領域１１となっている。この半導体チップ搭載領域１１内の右端部、上端部の右側及び下端部の右側には入力側接続端子１２がそれぞれ適宜に設けられ、上端部の左側には出力側接続端子１３が千鳥状に設けられ、左端部及び下端部の左側にはダミー接続端子１４がそれぞれ１列に設けられている。また、半導体チップ搭載領域１１の外側の各所定の箇所には、入力側接続端子１２に接続された入力側配線１５及び出力側接続端子１３に接続された出力側配線１６がそれぞれ設けられている。次に、図１３に示すように、半導体チップ４の長方形状の下面の右端部、上端部の右側及び下端部の右側には入力側接続端子（バンプ）１７がそれぞれ１列に設けられ、上端部の左側には出力側接続端子（バンプ）１８が千鳥状に設けられ、左端部及び下端部の左側にはダミー接続端子（バンプ）１９がそれぞれ１列に設けられている。
【０００５】
次に、図１４は図１１に示す液晶表示装置の半導体チップ４の搭載部分の一部の断面図を示したものである。異方導電性接着剤６は、熱硬化性の絶縁性接着剤２１中に粒径５μｍ程度の導電性粒子２２が混入されたものからなっている。この場合、導電性粒子２２は、詳細には図示していないが、樹脂等からなる弾性変形可能なコアの表面に金属メッキ等からなる導電膜が被着されたものからなっている。そして、半導体チップ４の入力側及び出力側の有効接続端子１７（１８）は下側基板２の入力側及び出力側の有効接続端子１２（１３）に熱圧着時の圧力により適宜につぶされた導電性粒子２２を介して導電接続されている。また、半導体チップ４のダミー接続端子１９は下側基板２のダミー接続端子１４に熱圧着時の圧力により適宜につぶされた導電性粒子２２を介して導電接続されている。さらに、半導体チップ４の下面側は下側基板２の半導体チップ搭載領域１１上に熱硬化した絶縁性接着剤２１を介して接合されている。
【０００６】
ここで、ダミー接続端子１４、１９を設けた理由について説明する。ダミー接続端子１４、１９が無い場合には、半導体チップ４を下側基板２上にその間に異方導電性接着剤６を介在させた状態で熱圧着するとき、半導体チップ４の入力側及び出力側接続端子１７、１８が設けられていない部分下に存在する異方導電性接着剤６に圧力が加わりにくく、この影響を受けて、その近傍の入力側及び出力側接続端子１７、１８が設けられている部分下に存在する異方導電性接着剤６にも圧力が加わりにくくなり、この部分における導電性粒子２２が所期の通りつぶれず、導電接続不良が生じることがある。換言すれば、粒径５μｍ程度の導電性粒子２２が２〜３μｍ程度につぶされると、その反力により導電接続を良好なものとすることができる。そこで、熱圧着時の圧力が半導体チップ４下に存在する異方導電性接着剤６に均一に加わるようにするために、ダミー接続端子１４、１９を設けている。
【０００７】
【発明が解決しようとする課題】
ところで、半導体チップ４を下側基板２上にその間に異方導電性接着剤６を介在させた状態で熱圧着する際に使用するボンディングツール（図示せず）において重要な点の１つに、ボンディングツール底面の半導体チップ４に対する平行度がある。この平行度としては、長方形状の半導体チップ４の長手方向約２０ｍｍに対して高低差１μｍ以下が要求され、極めて厳しい条件である。しかも、この平行度は量産中に種々の理由から狂いやすく、ひいては接合（ボンディング）不良を引き起こし、またボンディング装置の調整回数も多くなってしまう。しかるに、上述の従来技術では、熱圧着時の圧力が半導体チップ４下に存在する異方導電性接着剤６に均一に加わるようにするために、ダミー接続端子１４、１９を設けているだけであるので、上記平行度の狂いに対しては対処することができないという問題があった。
この発明の課題は、ボンディングツール底面の平行度が若干狂っても、接合不良が生じないようにすることである。
【０００８】
【課題を解決するための手段】
請求項１記載の発明に係る電子部品は、方形状の領域内の所定の箇所に複数の接続端子を設け、同領域内の別の所定の複数箇所に高さが前記接続端子の高さよりも高いダミー端子を設けたものである。
請求項６記載の発明に係る電子部品の接合構造は、方形状の領域内の所定の箇所に複数の接続端子が設けられ、同領域内の別の所定の複数箇所にダミー端子が設けられた一方の電子部品と、同じく方形状の領域内の所定の箇所に複数の接続端子が設けられ、同領域内の別の所定の複数箇所にダミー端子が設けられた他方の電子部品とを異方導電性接着剤を介して接合した電子部品の接合構造であって、前記一方の電子部品のダミー端子の高さを当該電子部品の接続端子の高さよりも高くし、前記他方の電子部品のダミー端子の高さを当該電子部品の接続端子の高さと同じかまたはそれよりも高くしたものである。
この発明によれば、一方の電子部品と他方の電子部品とを異方導電性接着剤を介して接合するとき、一方の電子部品のダミー端子と他方の電子部品のダミー端子とが互いに当接することにより、圧力が加わる方向のストッパとして作用し、これによりボンディングツール底面の実質的な平行度が確保されることとなり、したがってボンディングツール底面の平行度が若干狂っても、接合不良が生じないようにすることができる。
【０００９】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態における液晶表示パネルの半導体チップの搭載される部分の一部の平面図を示し、図２は同実施形態における半導体チップの一部の透過平面図を示し、図３は図１に示す液晶表示パネルに図２に示す半導体チップを搭載した状態の一部の断面図を示したものである。これらの図において、図１２〜図１４と同一部分には同一の符合を付し、その説明を適宜省略する。この実施形態において、図１２〜図１４に示す従来の場合と異なる点は、図１に示すように、液晶表示パネル１の下側基板２の上面の所定の箇所からなる長方形状の半導体チップ搭載領域１１内の４隅にダミー端子３１が設けられている点と、図２に示すように、半導体チップ４の長方形状の下面の４隅にダミー端子３２が設けられている点である。この場合、図３に示すように、半導体チップ４のダミー端子３２の高さは半導体チップ４の入力側等の接続端子１７（１８、１９）の高さと同じとなっているが、下側基板２のダミー端子３１の高さは下側基板２の入力側等の接続端子１２（１３、１４）の高さよりも所定の高さだけ高くなっている。
【００１０】
ここで、下側基板２のダミー端子３１の高さについて説明する。液晶表示パネル１がアクティブマトリックス型のものであると、図示していないが、下側基板２上には画素電極、スイッチング素子としての薄膜トランジスタ、走査ラインや信号ライン等の各種の配線、ゲート絶縁膜等の各種の絶縁膜、配向膜等が設けられている。そこで、入力側等の接続端子１２（１３、１４）を、下側基板２の上面に設けられたゲート絶縁膜及びその上面に設けられた信号ライン形成用金属膜によって形成する。一方、ダミー端子３１を、下側基板２上に形成するすべての膜を積層することによって形成する。すると、入力側等の接続端子１２（１３、１４）の高さを０．５μｍ程度とすることができるのに対し、ダミー端子３１の高さを２．５μｍ程度とすることができ、その差を２μｍ程度とすることができる。
【００１１】
このように、この実施形態では、半導体チップ４のダミー端子３２の高さを半導体チップ４の入力側等の接続端子１７（１８、１９）の高さと同じとし、下側基板２のダミー端子３１の高さを下側基板２の入力側等の接続端子１２（１３、１４）の高さよりも所定の高さだけ高くしている。このため、半導体チップ４を下側基板２上に異方導電性接着剤６を介して接合するとき、４隅の両ダミー端子３１、３２が互いに当接することになる。すなわち、両ダミー端子３１、３２間に介在された導電性粒子２２は、後述するように、かなりの圧力を受けて、ほとんどつぶれてしまい、さらには半導体チップ４の通常金や半田等の比較的軟らかい金属からなるダミー端子３２の下面に食い込んでしまう。この結果、両ダミー端子３１、３２が互いに当接することになる。
【００１２】
ここで、熱圧着時の圧力について説明する。一例として、半導体チップ４の入力側等の接続端子１７（１８、１９）の合計数が１００個であり、ダミー端子３２が４個であり、端子１個当たりの適正荷重が２０ｇであると、半導体チップ４に加える荷重は１０４×２０＝２０８０ｇとなる。したがって、半導体チップ４のダミー端子３２と下側基板２のダミー端子３１との間に介在された導電性粒子２２がつぶれ始める時点においては、１個のダミー端子３２に加わる荷重は２０８０÷４＝５２０ｇとなる。すなわち、１個のダミー端子３２に加わる荷重は適正荷重（２０ｇ）の２０数倍と極めて高くなる。このため、両ダミー端子３１、３２間に介在された導電性粒子２２は、ほとんどつぶれてしまい、さらにはダミー端子３２の下面に食い込んでしまう。この結果、両ダミー端子３１、３２が互いに当接することになる。
【００１３】
そして、４隅の両ダミー端子３１、３２が互いに当接すると、圧力が加わる方向のストッパとして作用する。この結果、半導体チップ４の入力側等の接続端子１７（１８、１９）と下側基板２の入力側等の接続端子１２（１３、１４）との間の間隔は、下側基板２の入力側等の接続端子１２（１３、１４）とダミー端子３１との高さの差（２μｍ程度）に保持される。すなわち、ボンディングツール底面の平行度が若干狂っていても、ボンディングツール底面の実質的な平行度が確保されることになる。そして、半導体チップ４の入力側等の接続端子１７（１８、１９）は下側基板２の入力側等の接続端子１２（１３、１４）に２μｍ程度につぶされた導電性粒子２２を介して導電接続されることとなり、接合不良が生じないようにすることができる。
【００１４】
なお、上記第１実施形態では、図３に示すように、半導体チップ４のダミー端子３２の高さを半導体チップ４の入力側等の接続端子１７（１８、１９）の高さと同じとし、下側基板２のダミー端子３１の高さを下側基板２の入力側等の接続端子１２（１３、１４）の高さよりも所定の高さだけ高くした場合について説明したが、これとは逆に、下側基板２のダミー端子３１の高さを下側基板２の入力側等の接続端子１２（１３、１４）の高さと同じとし、半導体チップ４のダミー端子３２の高さを半導体チップ４の入力側等の接続端子１７（１８、１９）の高さよりも所定の高さだけ高くなるようにしてもよい。次に、この逆の場合の一例をこの発明の第２実施形態として説明する。
【００１５】
（第２実施形態）
図４〜図９はそれぞれこの発明の第２実施形態における半導体チップの各製造工程を示したものである。そこで、これらの図を順に参照しながら、この実施形態における半導体チップの構造についてその製造方法と併せ説明する。まず、図４に示すように、シリコン基板（ウエハ）４１上にＡｌやＡｌ合金等からなる接続パッド４２が設けられ、その上面の接続パッド４２の中央部を除く部分にパッシベーション膜４３が被覆され、接続パッド４２の中央部がパッシベーション膜４３に設けられた開口部４４を介して露出されたものを用意する。この場合、パッシベーション膜４３のダイシングストリートに対応する部分にも開口部４５が設けられている。また、この場合の接続パッド４２とは、その上に、図２に示す入力側接続端子１７、出力側接続端子１８及びダミー接続端子１９が形成されるものである。
【００１６】
次に、図５に示すように、上面全体に下地金属層４６を形成する。この下地金属層４６は２層構造または３層構造となっている。２層構造の場合には、第１層がＴｉ−Ｗ合金等からなり、第２層がＡｕ、Ｃｕ等からなっている。３層構造の場合には、第１層がＣｒ、Ｔｉ、Ｗ、Ｎｉ、Ｔｉ−Ｗ合金、Ｔｉ−Ｎｉ合金等からなり、第２層がＣｕ、Ｐｔ、Ｐｄ、Ｎｉ等からなり、第３層がＡｕ等からなっている。次に、下地金属層４６の上面の接続パッド４２に対応する部分を除く部分及び図２に示すダミー端子３２の形成領域を除く部分にメッキレジスト層４７を形成する。この状態では、接続パッド４２に対応する部分及びダミー端子３２形成領域におけるメッキレジスト層４７には開口部４８、４９が形成されている。この場合、開口部４９の大きさは開口部４８の大きさよりも後述する理由から所定の大きさだけ小さくなっている。
【００１７】
次に、図６に示すように、下地金属層４６をメッキ電流路としてＡｕ等の電解メッキを行うことにより、メッキレジスト層４７の開口部４８、４９内の下地金属層４６の上面に入力側等の接続端子１７（１８、１９）及びダミー端子３２を形成する。この場合、開口部４９の大きさが開口部４８の大きさよりも小さくなっているので、開口部４９内の被メッキ面における局部メッキ電流密度が開口部４８内の被メッキ面における局部メッキ電流密度よりも高くなる。この結果、ダミー端子３２の高さは入力側等の接続端子１７（１８、１９）の高さよりも高くなる。そこで、開口部４９の大きさを開口部４８の大きさよりもある所定の大きさだけ小さくしておくと、ダミー端子３２の高さを入力側等の接続端子１７（１８、１９）の高さよりも２〜３μｍ程度高くすることができる。
【００１８】
次に、メッキレジスト層４７を剥離する（図７参照）。次に、入力側等の接続端子１７（１８、１９）及びダミー端子３２をマスクとして下地金属層４６の不要な部分をエッチングして除去すると、図８に示すように、入力側等の接続端子１７（１８、１９）及びダミー端子３２下にのみ下地金属層４６が残存される。次に、パッシベーション膜４３のダイシングストリートに対応する開口部４５の幅方向中心部に沿ってダイシングし、個々のチップに分割すると、図９に示すように、この実施形態における半導体チップ４が得られる。
【００１９】
次に、図１０は以上のようにして得られた半導体チップ４を液晶表示パネルの下側基板上に搭載した状態の一部の断面図を示したものである。なお、この図において、図３と同一名称部分には同一の符合を付し、その説明を適宜省略する。この場合、上述したように、下側基板２のダミー端子３１の高さは下側基板２の入力側等の接続端子１２（１３、１４）の高さと同じとなっている。そして、両ダミー端子３１、３２は、その間に介在された導電性粒子（図示せず）がほとんどつぶれ、さらにはダミー端子３２の下面に食い込むことにより、互いに当接されている。これにより、半導体チップ４の入力側等の接続端子１７（１８、１９）と下側基板２の入力側等の接続端子１２（１３、１４）との間の間隔は、半導体チップ４の入力側等の接続端子１７（１８、１９）とダミー端子３２との高さの差（２〜３μｍ程度）に保持される。そして、半導体チップ４の入力側等の接続端子１７（１８、１９）は下側基板２の入力側等の接続端子１２（１３、１４）に２〜３μｍ程度につぶされた導電性粒子２２を介して導電接続されることとなり、接合不良が生じないようにすることができる。
【００２０】
ところで、上記第１実施形態の場合には、液晶表示パネル１の下側基板２のダミー端子３１を、下側基板２上に形成するすべての膜を積層することによって形成しているので、ダミー端子３１を形成しない場合と比較して、全製造工程で使用する１０数枚のフォトマスクをすべて変更する必要がある。これに対して、上記第２実施形態の場合には、メッキレジスト層４７を形成するためのフォトマスクだけを変更すればよく、したがって製造工程の変更を最小限とすることができる。
【００２１】
なお、上記第１実施形態では、液晶表示パネル１の下側基板２のダミー端子３１の高さを下側基板２の入力側等の接続端子１２（１３、１４）の高さよりも高くした場合について説明し、上記第２実施形態では、半導体チップ４のダミー端子３２の高さを半導体チップ４の入力側等の接続端子１７（１８、１９）の高さよりも高くした場合について説明したが、両ダミー端子３１、３２を共に高くするようにしてもよいことはもちろんである。
【００２２】
また、上記実施形態では、図１に示すように、液晶表示パネル１の下側基板２の上面の所定の箇所からなる長方形状の半導体チップ搭載領域１１内の４隅にダミー端子３１を設けるとともに、図２に示すように、半導体チップ４の長方形状の下面の４隅にダミー端子３２を設けた場合について説明したが、これに限定されるものではない。例えば、半導体チップ４の長手方向の長さが長い場合には、その下面の４隅のほかに、同下面の長手方向中央部の幅方向両側にダミー端子３２を設けるようにしてもよい。この場合、液晶表示パネル１の半導体チップ搭載領域１１内の長手方向中央部の幅方向両側にもダミー端子３１を設けることになる。
【００２３】
【発明の効果】
以上説明したように、この発明によれば、液晶表示パネルと半導体チップとを異方導電性接着剤を介して熱圧着するとき、液晶表示パネルのダミー端子と半導体チップのダミー端子とが互いに当接することにより、圧力が加わる方向のストッパとして作用し、これによりボンディングツール底面の実質的な平行度が確保されることとなり、したがってボンディングツール底面の平行度が若干狂っても、接合不良が生じないようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示パネルの半導体チップの搭載される部分の一部の平面図。
【図２】第１実施形態における半導体チップの一部の透過平面図。
【図３】図１に示す液晶表示パネルに図２に示す半導体チップを搭載した状態の一部の断面図。
【図４】この発明の第２実施形態における半導体チップの製造に際し、当初用意したものの一部の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に示す半導体チップを液晶表示パネルに搭載した状態の一部の断面図。
【図１１】従来の液晶表示装置の一例の一部の平面図。
【図１２】図１１に示す液晶表示パネルの所定の半導体チップの搭載される部分の一部の平面図。
【図１３】図１１に示す所定の半導体チップの一部の透過平面図。
【図１４】図１１に示す液晶表示装置の所定の半導体チップの搭載部分の一部の断面図。
【符号の説明】
１ 液晶表示パネル
２ 下側基板
４ 半導体チップ
６ 異方導電性接着剤
１２ 入力側接続端子
１３ 出力側接続端子
１４ ダミー接続端子
１７ 入力側接続端子
１８ 出力側接続端子
１９ ダミー接続端子
３１ ダミー端子
３２ ダミー端子
Claims (3)
- 方形状の液晶表示パネルの半導体チップ搭載領域内の所定の箇所に複数の接続端子が設けられ、同領域内の少なくとも４隅にダミー端子が設けられており、
前記複数の接続端子および前記ダミー端子と前記半導体チップ間に異方導電性接着剤を介在させた状態で半導体チップに熱圧着させる液晶表示パネルであって、前記ダミー端子の高さは前記接続端子の高さよりも高くなっており、前記ダミー端子は前記熱圧着時に圧力が加わる方向のストッパとして作用することを特徴とする液晶表示パネル。 - 半導体チップの所定の面の所定の箇所に複数の接続端子が設けられ、同領域内の少なくとも４隅にダミー端子が設けられており、
前記複数の接続端子および前記ダミー端子と前記液晶表示パネル間に異方導電性接着剤を介在させた状態で液晶表示パネルに熱圧着させる前記半導体チップであって、前記ダミー端子の高さは前記接続端子の高さよりも高くなっており、前記ダミー端子は前記熱圧着時に圧力が加わる方向のストッパとして作用することを特徴とする半導体チップ。 - 方形状の液晶表示パネルの半導体チップ搭載領域内及び半導体チップの所定の面の所定の箇所に複数の接続端子が設けられ、各領域内の少なくとも４隅にダミー端子が設けられた、液晶表示パネルと半導体チップとを異方導電性接着剤を介して熱圧着した液晶表示パネルと半導体チップとの接合構造であって、
前記一方のダミー端子の高さは前記一方の接続端子の高さよりも高くなっており、前記他方のダミー端子の高さは前記他方の接続端子の高さと同じかまたはそれよりも高くなっていることを特徴とする液晶表示パネルと半導体チップとの接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10192698A JP3752829B2 (ja) | 1998-03-31 | 1998-03-31 | 液晶表示パネルと半導体チップとの接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10192698A JP3752829B2 (ja) | 1998-03-31 | 1998-03-31 | 液晶表示パネルと半導体チップとの接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11282002A JPH11282002A (ja) | 1999-10-15 |
| JP3752829B2 true JP3752829B2 (ja) | 2006-03-08 |
Family
ID=14313528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10192698A Expired - Fee Related JP3752829B2 (ja) | 1998-03-31 | 1998-03-31 | 液晶表示パネルと半導体チップとの接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3752829B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020065690A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP3708467B2 (ja) | 2001-09-26 | 2005-10-19 | 株式会社日立製作所 | 表示装置 |
| JP2016224297A (ja) * | 2015-06-01 | 2016-12-28 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1998
- 1998-03-31 JP JP10192698A patent/JP3752829B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11282002A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484554B2 (ja) | 半導体装置 | |
| JP3258764B2 (ja) | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| JPH10209210A (ja) | 半導体装置及びその製造方法並びにその検査方法 | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JP3891678B2 (ja) | 半導体装置 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JPH0729934A (ja) | バンプを持つ半導体構造 | |
| US20040099959A1 (en) | Conductive bump structure | |
| KR20070009427A (ko) | 반도체 장치 및 전자 기기 | |
| CN102054791A (zh) | 电子设备及其制造方法和半导体装置 | |
| US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
| JP3039355B2 (ja) | フィルム回路の製造方法 | |
| JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP3752829B2 (ja) | 液晶表示パネルと半導体チップとの接合方法 | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| US20060097377A1 (en) | Flip chip bonding structure using non-conductive adhesive and related fabrication method | |
| JP2001326250A (ja) | フリップチップ型半導体装置及び製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2011249564A (ja) | 半導体装置の製造方法及び実装構造 | |
| JP2001118994A (ja) | 半導体装置 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |