JP3750731B2 - 表示パネル駆動回路及び画像表示装置 - Google Patents
表示パネル駆動回路及び画像表示装置 Download PDFInfo
- Publication number
- JP3750731B2 JP3750731B2 JP2001059045A JP2001059045A JP3750731B2 JP 3750731 B2 JP3750731 B2 JP 3750731B2 JP 2001059045 A JP2001059045 A JP 2001059045A JP 2001059045 A JP2001059045 A JP 2001059045A JP 3750731 B2 JP3750731 B2 JP 3750731B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- display panel
- electrodes
- signal
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶パネル等の表示パネルを駆動するための表示パネル駆動回路（ドライバＩＣ）に関し、特に、ＭＰＵ（マイクロプロセッサユニット）から入力される画像データを記憶するためのＲＡＭ（ランダムアクセスメモリ）を内蔵した表示パネル駆動回路に関する。さらに、本発明は、そのような表示パネル駆動回路を用いた画像表示装置に関する。
【０００２】
【従来の技術】
時計や携帯電話等の小型機器の表示部において、液晶パネルが広く利用されている。さらに、近年においては、表示すべき情報量が増加する一方、画面の小型化や、画面の見やすさ・美しさの向上が求められている。液晶パネル等の表示装置において、解像度の高い画像を表示するためには、１つ１つの画素（ドット）のサイズを小さくして、単位面積当りの画素数を増やせば良い。そのためには、液晶パネルの信号電極の間隔や走査電極の間隔を狭くする必要がある。
【０００３】
図８に、従来の液晶表示装置のレイアウトの一例を示す。図８において、ドライバＩＣ（Ｘドライバ）１０３から表示信号Ｓ０〜Ｓ１５を出力するための複数の出力端子が、基板１１０に形成された配線パターンを介して、液晶パネル１０５のセグメント方向に並べられた複数の信号電極に接続されている。また、ドライバＩＣ（Ｙドライバ）１０１から走査信号Ｃ０〜Ｃ７を出力するための複数の出力端子が、基板１１０に形成された配線パターンを介して、液晶パネル１０５のコモン方向に並べられた複数の走査電極に接続されている。同様に、ドライバＩＣ（Ｙドライバ）１０２から走査信号Ｃ８〜Ｃ１５を出力するための複数の出力端子が、液晶パネル１０５のコモン方向に並べられた複数の走査電極に接続されている。
【０００４】
Ｘドライバ１０３には、ＭＰＵ１０６が接続されており、Ｘドライバ１０３に内蔵されたＲＡＭ１０４が、ＭＰＵ１０６から供給される画像データを記憶する。Ｘドライバ１０３は、ＲＡＭ１０４に記憶された画像データに基づいて、表示信号Ｓ０〜Ｓ１５を生成して出力する。また、Ｘドライバ１０３は、走査信号を発生するタイミングを規定するクロック信号をＹドライバ１０１及び１０２に供給する。これに基づいて、Ｙドライバ１０１及び１０２は、液晶パネル１０５の走査電極に走査信号Ｃ０〜Ｃ７、Ｃ８〜Ｃ１５を順次供給し、液晶パネル１０５を走査する。
【０００５】
このような液晶パネルにおいて、単位面積当りの画素数を増やすと、電極のピッチを狭くしなければならない。しかしながら、電極のピッチを狭くしようとすると、電極に接続される配線パターンの配線ピッチが限界に達してしまい、それ以上の高密度化は困難であった。
【０００６】
これを解決するために、図９に示すようなレイアウトが提案されている。図９に示す液晶パネル１１５は、単位面積当りの画素数を増やすために、走査電極を図中左右に振り分けることにより走査電極の間隔を小さくしている。そのため、基板１２０において、走査信号Ｃ０〜Ｃ７を供給するＹドライバ１１１と、走査信号Ｃ８〜Ｃ１５を供給するＹドライバ１１２とを、液晶パネル１１５の左右に配置している。このようなレイアウトにすれば、液晶パネル１１５に千鳥配線で配線パターンを接続することができるので、配線ピッチもあまり狭くならない。
【０００７】
ここで、千鳥配線とは、液晶パネル１１５の端子に配線パターンを接続する際に、例えば奇数番目の走査電極は左側から、偶数番目の走査電極は右側からというように、左右又は上下から交互に行う配線をいう。この千鳥配線によれば、液晶パネル１１５の走査電極の間隔を半分にしても、プリント基板上の配線ピッチを従来のままにすることができる。
【０００８】
しかしながら、図８に示すようなレイアウトを図９に示すようなレイアウトに変更することに伴って、走査電極に走査信号が供給される順番も異なってしまう。即ち、Ｙドライバからは走査信号Ｃ０〜Ｃ７が出力された後に走査信号Ｃ８〜Ｃ１５が出力されるので、図８においては液晶パネルの上側のラインから下側のラインへと順に走査されるが、図９においては奇数番目のラインが走査された後で偶数番目のラインが走査されることになる。表示信号をこれに合わせるためには、Ｘドライバ１０３におけるＲＡＭ１０４のデータを変更しなくてはならない。従来は、このようなデータ変換を、ＭＰＵ１０６において行っていた。しかしながら、このようなデータ変換をＭＰＵで行うと、ＭＰＵに対する負荷が大きくなり、また、時間もかかってしまう。さらに、このような順序で走査信号が供給されると、画面の書き換えが行われる際に不自然に見えてしまう。
【０００９】
ところで、日本国特許出願公開（特開）平２−１８１３号公報には、信号電極と走査電極とのマトリックスによって表示セルが構成され、この表示セルが走査電極方向にＲＧＢの３原色単位で区分されて表示ドットが構成され、さらに、各ドットのＲＧＢの配置が表示ライン単位でずらされて千鳥格子状に構成されるカラー液晶パネルと、供給されるＲＧＢ各色の階調制御信号と信号電極との位置関係をライン毎にずらして回転させる位置回転手段とを具備するカラー液晶表示装置が開示されている。しかしながら、このカラー液晶表示装置においては、ＲＧＢの配置が千鳥格子状になっているものの、走査電極の配線を千鳥配線としたものではない。
【００１０】
また、特開平８−３２０６６４号公報には、Ｘドライブ回路及びＹドライブ回路を一つの基板上に形成されたＴＦＴからなる回路によって構成することにより、従来のようなＩＣチップ間のバラツキに起因した出力レベルのバラツキによってＦＰＮ（フィックスパターンノイズ）が生じるという問題がなく、シェーディングも生じない表示装置が開示されている。しかしながら、この表示装置は、画像データの変換における負担や画面の書き換え時における不自然さを解消するものではない。
【００１１】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、単位面積当りの画素数を増やすために走査電極を左右に振り分けたレイアウトにしても、画像データの変換が不要で順次ライン走査を行うことができる表示パネル駆動回路及び画像表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
以上の課題を解決するため、本発明の１つの観点に係る表示パネル駆動回路は、２次元画像を表示する表示パネルの複数の走査電極の内から選択された第１群の走査電極に走査信号を順次供給する第１の半導体集積回路と、複数の走査電極の内から選択された第２群の走査電極に走査信号を順次供給する第２の半導体集積回路と、表示パネルの複数の信号電極に複数の表示信号をそれぞれ供給する第３の半導体集積回路とによって構成される表示パネル駆動回路であって、第３の半導体集積回路が、画像データに基づいて、複数の信号電極に供給すべき複数の表示信号を生成する表示信号生成手段と、表示パネルにおける走査タイミングを規定するラインパルスを発生するタイミング制御手段とを具備し、第１及び第２の半導体集積回路が表示パネルに対して反対側に配置されていることを示す第１の設定電位が設定されているときに、第１の半導体集積回路が、ハイレベル及びローレベルの内の一方に設定された第２の設定電位を連続するラインパルスに同期して反転することにより、１つおきのラインパルスに同期して奇数番目の第１群の走査電極に供給すべき走査信号を順次生成すると共に、第２の半導体集積回路が、ハイレベル及びローレベルの内の他方に設定された第３の設定電位を連続するラインパルスに同期して反転することにより、１つおきのラインパルスに同期して偶数番目の第２群の走査電極に供給すべき走査信号を順次生成し、第１及び第２の半導体集積回路が表示パネルに対して同一の側に配置されていることを示す第１の設定電位が設定されているときに、第１の半導体集積回路が、連続するラインパルスに同期して隣接する第１群の走査電極に供給すべき走査信号を順次生成し、その後、第２の半導体集積回路が、連続するラインパルスに同期して隣接する第２群の走査電極に供給すべき走査信号を順次生成する。
【００１５】
ここで、例えば、第１の設定電位を電源電位又は接地電位とすることができる。
【００１８】
また、本発明に係る画像表示装置は、２次元画像を表示する画像表示装置であって、奇数番目の走査電極に対して第１の方向から走査信号が入力され、偶数番目の走査電極に対して第１の方向とは反対の第２の方向から走査信号が入力される表示パネルと、上記の表示パネル駆動回路と、表示パネル及び表示パネル駆動回路が実装された基板とを具備する。
【００１９】
上記構成によれば、第３の半導体集積回路（Ｘドライバ）のタイミング制御手段において２種類の制御信号を生成することによって、あるいは、第１及び第２の半導体集積回路（Ｙドライバ）の各々において２種類の設定電位を設定することによって、第１及び第２の半導体集積回路から出力される走査信号の順序を切り替えることができる。これにより、液晶パネルの走査電極を千鳥配線にした場合でも、ＲＡＭのデータを変更せずに、液晶パネルのラインを上側から順に走査することができる。従って、ＭＰＵに負荷をかけることがない。また、画面を書き換える際に、１つの画面が上から順に書き換えられるため、自然な表示となる。このような表示パネル駆動回路を用いることにより、基板の配線ピッチを狭くすることなく、高密度化された液晶パネルを実装した画像表示装置を作成することが可能となる。
【００２０】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の一実施形態に係る画像表示装置のレイアウトの一例を示す。本実施形態においては、液晶表示装置を例にとって説明する。なお、本願において基板とは、透明絶縁基板、プリント基板、フレキシブル基板等、液晶表示パネル及びドライバＩＣを実装して電気的に配線を行うことが可能なものをいうが、本実施形態においてはガラス基板を用いるものとする。
【００２１】
図１に示すように、本実施形態に係る画像表示装置は、基板１００と、基板１００上に実装されたドライバＩＣ１〜３と、液晶パネル５とを含んでいる。ドライバＩＣ（Ｙドライバ）１及び２は、液晶パネル５を駆動するための走査信号を出力し、ドライバＩＣ（Ｘドライバ）３は、液晶パネル５を駆動するための表示信号を出力する。また、Ｘドライバ３には、ＭＰＵ（マイクロプロセッサユニット）６が接続されており、ＭＰＵ６から出力された画像情報を表す画像データや、データの記憶領域を制御するアドレスや、書込み制御信号や読出し制御信号を含む各種の制御信号が、Ｘドライバ３に入力される。
【００２２】
液晶パネル５は、セグメント方向において複数の領域を有し、コモン方向においても複数の領域を有している。ここで、セグメント方向の１つの領域とコモン方向の１つの領域を特定することにより、１つの画素（ドット）が特定される。一例としては、液晶パネル５が、セグメント方向において１６０個の領域を有し、コモン方向において１２０個の領域を有する。この場合には、液晶パネル５は、１６０×１２０の画素を有することになる。
【００２３】
これらの領域に電圧を印加するため、液晶パネル５には、セグメント方向に複数の信号電極が並べられ、コモン方向に複数の走査電極が並べられている。これらの信号電極はＸドライバ３に設けられた複数の出力端子に接続され、これらの走査電極はＹドライバ１及び２に設けられた複数の出力端子に接続されている。
【００２４】
図１に示すように、Ｘドライバ３は、ＭＰＵ６から供給される画像データを記憶するＲＡＭ（ランダムアクセスメモリ）４を有している。Ｘドライバは、ＲＡＭ４に記憶されている画像データに基づいて、液晶パネル５のセグメント方向に並べられた複数の信号電極に供給するための表示信号Ｓ０〜Ｓ１５を生成する。また、Ｙドライバ１及び２は、Ｘドライバ３から供給されるラインパルスに従って、液晶パネル５を走査するための走査信号Ｃ０、Ｃ２、・・・Ｃ１４、及び、Ｃ１、Ｃ３、・・・、Ｃ１５を生成し、液晶パネル５のコモン方向に並べられた複数の走査電極にそれぞれ供給する。ここで、図１に示すように、走査信号Ｃ０、Ｃ２、・・・、Ｃ１４は図中の左側から液晶パネル５に入力され、走査信号Ｃ１、Ｃ３、・・・、Ｃ１５は図中の右側から液晶パネル５に入力されるように配線されている。また、表示信号Ｓ０、Ｓ１、・・・、Ｓ１５は、図中の下側から液晶パネル５に入力されるように配線されている。なお、これらの配線には、透明な材料が用いられる。
【００２５】
図２に、本発明の第１の実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示す。図２に示すように、Ｘドライバ３は、ＭＰＵ６との接続を行うためのＭＰＵインタフェース７と、ＲＡＭ４と、ＲＡＭ４における画像データの記憶領域を制御するアドレス制御回路８と、液晶パネルに表示信号を供給するための信号側駆動回路９とを含んでいる。さらに、Ｘドライバ３は、表示信号及び走査信号の出力タイミングを制御するタイミング制御回路１９を含んでいる。
【００２６】
ＲＡＭ４は、ＭＰＵ６から入力された画像データを記憶する。ＲＡＭ４における画像データの記憶領域は、ＭＰＵ６から入力されたアドレスに従って、アドレス制御回路８によって指定される。また、信号側駆動回路９は、ＲＡＭ４から入力された画像データに基づいて、表示信号Ｓ０、Ｓ１、・・・、Ｓ１５を生成する。
【００２７】
タイミング制御回路１９は、信号側駆動回路９における表示信号の出力タイミングを制御する。また、タイミング制御回路１９は、Ｙドライバ１及び２における走査信号の出力タイミングを制御する。このため、タイミング制御回路１９は、ライン走査のタイミングを規定するクロック信号であるラインパルスＬＰをＹドライバ１及び２に供給し、通常配線であるか千鳥配線であるかに応じて走査信号Ｃ０〜Ｃ１５の出力順序を制御するために、制御信号ＥＮＢ１をＹドライバ１に供給し、制御信号ＥＮＢ２をＹドライバ２に供給する。
【００２８】
Ｙドライバ１は、シフトレジスタ１３と走査側駆動回路１５とを含み、Ｙドライバ２は、シフトレジスタ１４と走査側駆動回路１６とを含んでいる。千鳥配線の場合には、シフトレジスタ１３が、制御信号ＥＮＢ１に従って、ラインパルスＬＰの奇数番目のパルスに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力し、シフトレジスタ１４が、制御信号ＥＮＢ２に従って、ラインパルスＬＰの偶数番目のパルスに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力する。なお、通常配線の場合には、シフトレジスタ１３が、ラインパルスＬＰの各パルスに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力し、その後、シフトレジスタ１４が、ラインパルスＬＰの各パルスに同期して出力端子ＳＨ８〜ＳＨ１に信号を順次出力する。
【００２９】
以下、千鳥配線の場合について説明する。走査側駆動回路１５は、シフトレジスタ１３の出力端子ＳＨ１〜ＳＨ８から出力される信号に基づいて、奇数番目の走査電極に供給するための走査信号Ｃ０、Ｃ２、・・・、Ｃ１４を順次出力する。一方、走査側駆動回路１６は、シフトレジスタ１４の出力端子ＳＨ１〜ＳＨ８から出力される信号に基づいて、偶数番目の走査電極に供給するための走査信号Ｃ１、Ｃ３、・・・、Ｃ１５を順次出力する。
【００３０】
次に、本実施形態に係る表示パネル駆動回路の動作について、図２及び図３を参照しながら説明する。図３は、図２に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【００３１】
図３においては、タイミング制御回路１９から出力されるラインパルスＬＰと、タイミング制御回路１９からＹドライバ１及び２にそれぞれ出力される制御信号ＥＮＢ１及びＥＮＢ２と、Ｙドライバ１及び２からそれぞれ出力される走査信号のタイミング関係が示されている。
【００３２】
図３に示すように、１画面の走査が開始されると、タイミング制御回路１９は、ラインパルスに同期して、制御信号ＥＮＢ１とＥＮＢ２を交互にハイレベルにする。Ｙドライバ１において、シフトレジスタ１３は、制御信号ＥＮＢ１がハイレベルである間にクロック信号が入力されると、これに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力する。これに基づいて、走査側駆動回路１５は、奇数番目の走査電極に供給するための走査信号Ｃ０、Ｃ２、・・・、Ｃ１４を順次出力する。また、シフトレジスタ１４は、制御信号ＥＮＢ２がハイレベルである間にクロック信号が入力されると、これに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力する。これに基づいて、走査側駆動回路１６は、偶数番目の走査電極に供給するための走査信号Ｃ１、Ｃ３、・・・、Ｃ１５を順次出力する。このような動作は、制御信号とクロック信号との論理積をとることによって行うことができる。
【００３３】
その結果、走査信号は走査側駆動回路１５、１６から交互に、Ｃ０、Ｃ１、Ｃ２、Ｃ３、・・・Ｃ１４、Ｃ１５の順に出力され、液晶パネル５（図１参照）は、図の上側から下側へ順に走査される。
【００３４】
次に、本発明の第２の実施形態に係る表示パネル駆動回路について説明する。本実施形態においては、Ｙドライバを液晶パネルの左側に配置するか右側に配置するかに応じた設定電位をＹドライバに印加するように予め配線しておくことにより、走査信号Ｃ０〜Ｃ１５の出力順序を制御するようにしたものである。さらに、通常配線であるか千鳥配線であるかに応じた設定電位をドライバＩＣに印加するようにしても良い。
【００３５】
図４に、本実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示す。図４に示すように、Ｘドライバ２３は、ＭＰＵインタフェース７と、ＲＡＭ４と、信号側駆動回路９とを含んでいる。さらに、Ｘドライバ３は、表示信号及び走査信号の出力タイミングを制御するタイミング制御回路２９を含んでいる。
【００３６】
Ｙドライバ２１は、シフトレジスタ１３と、シフトレジスタの動作を制御するシフトレジスタ制御回路２７と、シフトレジスタ１３の出力信号に基づいて液晶パネルの走査電極に走査信号を出力する走査側駆動回路１５とを含んでいる。また、Ｙドライバ２２は、シフトレジスタ１４と、シフトレジスタの動作を制御するシフトレジスタ制御回路２８と、シフトレジスタ１４の出力信号に基づいて液晶パネルの走査電極に走査信号を出力する走査側駆動回路１６とを含んでいる。
【００３７】
液晶パネルの左側に配置するか右側に配置するかに応じた設定電位ＰＯＳ１として、シフトレジスタ制御回路２７には「左側」を示す電源電位ＶＤＤが接続され、シフトレジスタ制御回路２８には「右側」を示す接地電位ＧＮＤが接続されている。また、通常配線であるか千鳥配線であるかに応じた設定電位ＰＯＳ２として、シフトレジスタ制御回路２７及び２８には、「千鳥配線」を示す接地電位ＧＮＤが接続されている。シフトレジスタ制御回路２７及び２８は、これらの設定電位及びラインパルスＬＰに基づいて、制御信号ＥＮＢ１及びＥＮＢ２をそれぞれ発生する。なお、１画面の走査開始タイミングを与えるためには、例えば、ラインパルスＬＰとして特殊なパルスをシフトレジスタ制御回路２７及び２８に供給すれば良い。
【００３８】
次に、本実施形態に係る表示パネル駆動回路の動作について、図４及び図５を参照しながら説明する。図５は、図４に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【００３９】
Ｘドライバ３に含まれているタイミング制御回路２９は、図５に示すように、１画面の走査の開始を示す特殊なパルス（図５においては期間の長いパルス）を１回出力した後、走査タイミングを示す通常のパルスを繰り返し出力する。シフトレジスタ制御回路２７及び２８は、期間の長いパルスが印加されると、ＰＯＳ１の電位を出力としてセットする。これによって、シフトレジスタ制御回路２７の出力はハイレベルとなり、シフトレジスタ制御回路２８の出力はローレベルとなる。その後、シフトレジスタ制御回路２７及び２８は、通常のパルスの立下りエッジにおいて出力を反転する。このようにして、制御信号ＥＮＢ１及びＥＮＢ２が生成される。シフトレジスタ１３及び１４と、走査側駆動回路１５及び１６の動作については、第1の実施形態と同様である。なお、設定電位ＰＯＳ２として、「通常配線」を示す電源電位ＶＤＤが接続されている場合には、例えば、必要な走査期間においてハイレベルとなる信号を制御信号ＥＮＢ１及びＥＮＢ２として出力する。
【００４０】
次に、本発明の第３の実施形態に係る表示パネル駆動回路について説明する。図６に示すように、Ｘドライバ３３は、ＭＰＵインタフェース７と、ＲＡＭ４と、アドレス制御回路８と、信号側駆動回路９とを含んでいる。さらに、Ｘドライバ３３は、タイミング制御回路３９を含んでいる。
【００４１】
タイミング制御回路３９は、信号側駆動回路９における表示信号の出力タイミングを制御する。また、タイミング制御回路３９は、Ｙドライバ３１及び３２における走査信号の出力タイミングを制御する。このため、タイミング制御回路３９は、Ｙドライバ３１におけるライン走査のタイミングを規定するクロック信号であるラインパルスＬＰ１をＹドライバ１に出力し、Ｙドライバ３２におけるライン走査のタイミングを規定するクロック信号であるラインパルスＬＰ２をＹドライバ３２に出力する。
【００４２】
Ｙドライバ３１は、シフトレジスタ３５と走査側駆動回路１５とを含み、Ｙドライバ３２は、シフトレジスタ３６と走査側駆動回路１６とを含んでいる。シフトレジスタ３５は、ラインパルスＬＰ１に同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力し、シフトレジスタ３６は、ラインパルスＬＰ２に同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力する。
【００４３】
走査側駆動回路１５は、シフトレジスタ３５の出力端子ＳＨ１〜ＳＨ８から出力される信号に基づいて、奇数番目の走査電極に供給するための走査信号Ｃ０、Ｃ２、・・・、Ｃ１４を順次出力する。一方、走査側駆動回路１６は、シフトレジスタ３６の出力端子ＳＨ１〜ＳＨ８から出力される信号に基づいて、偶数番目の走査電極に供給するための走査信号Ｃ１、Ｃ３、・・・、Ｃ１５を順次出力する。
【００４４】
次に、本実施形態に係る表示パネル駆動回路の動作について、図６及び図７を参照しながら説明する。図７は、図６に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【００４５】
図７においては、ライン走査のタイミングを規定するクロック信号であるラインパルスＬＰと、タイミング制御回路３９がＹドライバ３１及び３２に供給するタイミング制御信号ＬＰ１及びＬＰ２と、Ｙドライバ３１及び３２から出力される走査信号とのタイミング関係が示されている。
【００４６】
タイミング制御回路３９は、１画面の走査が開始されると、ラインパルスＬＰに同期して、タイミング制御信号ＬＰ１及びＬＰ２を交互に出力する。シフトレジスタ３５は、入力されたタイミング制御信号ＬＰ１に同期して、出力端子ＳＨ１〜ＳＨ８から信号を順次出力する。これに基づいて、走査側駆動回路１５は、奇数番目の走査電極に供給するための走査信号Ｃ０、Ｃ２、・・・を順次出力する。また、シフトレジスタ３６は、入力されたタイミング制御信号ＬＰ２に同期して、出力端子ＳＨ１〜ＳＨ８から信号を順次出力する。これに基づいて、走査側駆動回路１６は、偶数番目の走査電極に供給するための走査信号Ｃ１、Ｃ３、・・・を順次出力する。図７に示すように、タイミング制御信号ＬＰ１及びＬＰ２は交互に出力されるので、結局、走査信号はＣ０、Ｃ１、Ｃ２、Ｃ３、・・・・の順に出力され、液晶パネル５（図１参照）は上側から下側へ順に走査される。
【００４７】
【発明の効果】
以上述べたように、本発明によれば、第３の半導体集積回路（Ｘドライバ）のタイミング制御手段において２種類の制御信号を生成することによって、あるいは、第１及び第２の半導体集積回路（Ｙドライバ）の各々において２種類の設定電位を設定することによって、第１及び第２の半導体集積回路から出力される走査信号の順序を切り替えることができる。これにより、液晶パネルの走査電極を千鳥配線にした場合でも、ＲＡＭのデータを変更せずに、液晶パネルのラインを上側から順に走査することができる。従って、ＭＰＵに負荷をかけることがない。また、画面を書き換える際に、１つの画面を上から順に書き換えられるため、自然な表示となる。このような表示パネル駆動回路を用いることにより、基板の配線ピッチを狭くすることなく、高密度化された液晶パネルを実装した画像表示装置を作成することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る画像表示装置のレイアウトの一例を示す図である。
【図２】本発明の第１の実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示すブロック図である。
【図３】図２に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【図４】本発明の第２の実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示すブロック図である。
【図５】図４に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【図６】本発明の第３の実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示すブロック図である。
【図７】図６に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【図８】液晶パネルとドライバＩＣとを通常配線により配線した従来の液晶表示装置の
レイアウト図である。
【図９】液晶パネルとドライバＩＣとを千鳥配線により配線した従来の液晶表示装置の
レイアウト図である。
【符号の説明】
１、２、２１、２２、３１、３２ Ｙドライバ、 ３、２３、３３ Ｘドライバ、 ４ ＲＡＭ（ランダムアクセスメモリ）、 ５ 液晶パネル、 ６ ＭＰＵ（マイクロプロセッサユニット）、 ７ ＭＰＵインタフェース、 ８ アドレス制御回路、 ９ 信号側駆動回路、 １３、１４、３５、３６ シフトレジスタ、 ＳＨ１〜ＳＨ８ シフトレジスタの出力端子、 １５、１６ 走査側駆動回路、 １９、２９、３９ タイミング制御回路、 ２７、２８ シフトレジスタ制御回路、 １００ 基板
【発明の属する技術分野】
本発明は、液晶パネル等の表示パネルを駆動するための表示パネル駆動回路（ドライバＩＣ）に関し、特に、ＭＰＵ（マイクロプロセッサユニット）から入力される画像データを記憶するためのＲＡＭ（ランダムアクセスメモリ）を内蔵した表示パネル駆動回路に関する。さらに、本発明は、そのような表示パネル駆動回路を用いた画像表示装置に関する。
【０００２】
【従来の技術】
時計や携帯電話等の小型機器の表示部において、液晶パネルが広く利用されている。さらに、近年においては、表示すべき情報量が増加する一方、画面の小型化や、画面の見やすさ・美しさの向上が求められている。液晶パネル等の表示装置において、解像度の高い画像を表示するためには、１つ１つの画素（ドット）のサイズを小さくして、単位面積当りの画素数を増やせば良い。そのためには、液晶パネルの信号電極の間隔や走査電極の間隔を狭くする必要がある。
【０００３】
図８に、従来の液晶表示装置のレイアウトの一例を示す。図８において、ドライバＩＣ（Ｘドライバ）１０３から表示信号Ｓ０〜Ｓ１５を出力するための複数の出力端子が、基板１１０に形成された配線パターンを介して、液晶パネル１０５のセグメント方向に並べられた複数の信号電極に接続されている。また、ドライバＩＣ（Ｙドライバ）１０１から走査信号Ｃ０〜Ｃ７を出力するための複数の出力端子が、基板１１０に形成された配線パターンを介して、液晶パネル１０５のコモン方向に並べられた複数の走査電極に接続されている。同様に、ドライバＩＣ（Ｙドライバ）１０２から走査信号Ｃ８〜Ｃ１５を出力するための複数の出力端子が、液晶パネル１０５のコモン方向に並べられた複数の走査電極に接続されている。
【０００４】
Ｘドライバ１０３には、ＭＰＵ１０６が接続されており、Ｘドライバ１０３に内蔵されたＲＡＭ１０４が、ＭＰＵ１０６から供給される画像データを記憶する。Ｘドライバ１０３は、ＲＡＭ１０４に記憶された画像データに基づいて、表示信号Ｓ０〜Ｓ１５を生成して出力する。また、Ｘドライバ１０３は、走査信号を発生するタイミングを規定するクロック信号をＹドライバ１０１及び１０２に供給する。これに基づいて、Ｙドライバ１０１及び１０２は、液晶パネル１０５の走査電極に走査信号Ｃ０〜Ｃ７、Ｃ８〜Ｃ１５を順次供給し、液晶パネル１０５を走査する。
【０００５】
このような液晶パネルにおいて、単位面積当りの画素数を増やすと、電極のピッチを狭くしなければならない。しかしながら、電極のピッチを狭くしようとすると、電極に接続される配線パターンの配線ピッチが限界に達してしまい、それ以上の高密度化は困難であった。
【０００６】
これを解決するために、図９に示すようなレイアウトが提案されている。図９に示す液晶パネル１１５は、単位面積当りの画素数を増やすために、走査電極を図中左右に振り分けることにより走査電極の間隔を小さくしている。そのため、基板１２０において、走査信号Ｃ０〜Ｃ７を供給するＹドライバ１１１と、走査信号Ｃ８〜Ｃ１５を供給するＹドライバ１１２とを、液晶パネル１１５の左右に配置している。このようなレイアウトにすれば、液晶パネル１１５に千鳥配線で配線パターンを接続することができるので、配線ピッチもあまり狭くならない。
【０００７】
ここで、千鳥配線とは、液晶パネル１１５の端子に配線パターンを接続する際に、例えば奇数番目の走査電極は左側から、偶数番目の走査電極は右側からというように、左右又は上下から交互に行う配線をいう。この千鳥配線によれば、液晶パネル１１５の走査電極の間隔を半分にしても、プリント基板上の配線ピッチを従来のままにすることができる。
【０００８】
しかしながら、図８に示すようなレイアウトを図９に示すようなレイアウトに変更することに伴って、走査電極に走査信号が供給される順番も異なってしまう。即ち、Ｙドライバからは走査信号Ｃ０〜Ｃ７が出力された後に走査信号Ｃ８〜Ｃ１５が出力されるので、図８においては液晶パネルの上側のラインから下側のラインへと順に走査されるが、図９においては奇数番目のラインが走査された後で偶数番目のラインが走査されることになる。表示信号をこれに合わせるためには、Ｘドライバ１０３におけるＲＡＭ１０４のデータを変更しなくてはならない。従来は、このようなデータ変換を、ＭＰＵ１０６において行っていた。しかしながら、このようなデータ変換をＭＰＵで行うと、ＭＰＵに対する負荷が大きくなり、また、時間もかかってしまう。さらに、このような順序で走査信号が供給されると、画面の書き換えが行われる際に不自然に見えてしまう。
【０００９】
ところで、日本国特許出願公開（特開）平２−１８１３号公報には、信号電極と走査電極とのマトリックスによって表示セルが構成され、この表示セルが走査電極方向にＲＧＢの３原色単位で区分されて表示ドットが構成され、さらに、各ドットのＲＧＢの配置が表示ライン単位でずらされて千鳥格子状に構成されるカラー液晶パネルと、供給されるＲＧＢ各色の階調制御信号と信号電極との位置関係をライン毎にずらして回転させる位置回転手段とを具備するカラー液晶表示装置が開示されている。しかしながら、このカラー液晶表示装置においては、ＲＧＢの配置が千鳥格子状になっているものの、走査電極の配線を千鳥配線としたものではない。
【００１０】
また、特開平８−３２０６６４号公報には、Ｘドライブ回路及びＹドライブ回路を一つの基板上に形成されたＴＦＴからなる回路によって構成することにより、従来のようなＩＣチップ間のバラツキに起因した出力レベルのバラツキによってＦＰＮ（フィックスパターンノイズ）が生じるという問題がなく、シェーディングも生じない表示装置が開示されている。しかしながら、この表示装置は、画像データの変換における負担や画面の書き換え時における不自然さを解消するものではない。
【００１１】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、単位面積当りの画素数を増やすために走査電極を左右に振り分けたレイアウトにしても、画像データの変換が不要で順次ライン走査を行うことができる表示パネル駆動回路及び画像表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
以上の課題を解決するため、本発明の１つの観点に係る表示パネル駆動回路は、２次元画像を表示する表示パネルの複数の走査電極の内から選択された第１群の走査電極に走査信号を順次供給する第１の半導体集積回路と、複数の走査電極の内から選択された第２群の走査電極に走査信号を順次供給する第２の半導体集積回路と、表示パネルの複数の信号電極に複数の表示信号をそれぞれ供給する第３の半導体集積回路とによって構成される表示パネル駆動回路であって、第３の半導体集積回路が、画像データに基づいて、複数の信号電極に供給すべき複数の表示信号を生成する表示信号生成手段と、表示パネルにおける走査タイミングを規定するラインパルスを発生するタイミング制御手段とを具備し、第１及び第２の半導体集積回路が表示パネルに対して反対側に配置されていることを示す第１の設定電位が設定されているときに、第１の半導体集積回路が、ハイレベル及びローレベルの内の一方に設定された第２の設定電位を連続するラインパルスに同期して反転することにより、１つおきのラインパルスに同期して奇数番目の第１群の走査電極に供給すべき走査信号を順次生成すると共に、第２の半導体集積回路が、ハイレベル及びローレベルの内の他方に設定された第３の設定電位を連続するラインパルスに同期して反転することにより、１つおきのラインパルスに同期して偶数番目の第２群の走査電極に供給すべき走査信号を順次生成し、第１及び第２の半導体集積回路が表示パネルに対して同一の側に配置されていることを示す第１の設定電位が設定されているときに、第１の半導体集積回路が、連続するラインパルスに同期して隣接する第１群の走査電極に供給すべき走査信号を順次生成し、その後、第２の半導体集積回路が、連続するラインパルスに同期して隣接する第２群の走査電極に供給すべき走査信号を順次生成する。
【００１５】
ここで、例えば、第１の設定電位を電源電位又は接地電位とすることができる。
【００１８】
また、本発明に係る画像表示装置は、２次元画像を表示する画像表示装置であって、奇数番目の走査電極に対して第１の方向から走査信号が入力され、偶数番目の走査電極に対して第１の方向とは反対の第２の方向から走査信号が入力される表示パネルと、上記の表示パネル駆動回路と、表示パネル及び表示パネル駆動回路が実装された基板とを具備する。
【００１９】
上記構成によれば、第３の半導体集積回路（Ｘドライバ）のタイミング制御手段において２種類の制御信号を生成することによって、あるいは、第１及び第２の半導体集積回路（Ｙドライバ）の各々において２種類の設定電位を設定することによって、第１及び第２の半導体集積回路から出力される走査信号の順序を切り替えることができる。これにより、液晶パネルの走査電極を千鳥配線にした場合でも、ＲＡＭのデータを変更せずに、液晶パネルのラインを上側から順に走査することができる。従って、ＭＰＵに負荷をかけることがない。また、画面を書き換える際に、１つの画面が上から順に書き換えられるため、自然な表示となる。このような表示パネル駆動回路を用いることにより、基板の配線ピッチを狭くすることなく、高密度化された液晶パネルを実装した画像表示装置を作成することが可能となる。
【００２０】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の一実施形態に係る画像表示装置のレイアウトの一例を示す。本実施形態においては、液晶表示装置を例にとって説明する。なお、本願において基板とは、透明絶縁基板、プリント基板、フレキシブル基板等、液晶表示パネル及びドライバＩＣを実装して電気的に配線を行うことが可能なものをいうが、本実施形態においてはガラス基板を用いるものとする。
【００２１】
図１に示すように、本実施形態に係る画像表示装置は、基板１００と、基板１００上に実装されたドライバＩＣ１〜３と、液晶パネル５とを含んでいる。ドライバＩＣ（Ｙドライバ）１及び２は、液晶パネル５を駆動するための走査信号を出力し、ドライバＩＣ（Ｘドライバ）３は、液晶パネル５を駆動するための表示信号を出力する。また、Ｘドライバ３には、ＭＰＵ（マイクロプロセッサユニット）６が接続されており、ＭＰＵ６から出力された画像情報を表す画像データや、データの記憶領域を制御するアドレスや、書込み制御信号や読出し制御信号を含む各種の制御信号が、Ｘドライバ３に入力される。
【００２２】
液晶パネル５は、セグメント方向において複数の領域を有し、コモン方向においても複数の領域を有している。ここで、セグメント方向の１つの領域とコモン方向の１つの領域を特定することにより、１つの画素（ドット）が特定される。一例としては、液晶パネル５が、セグメント方向において１６０個の領域を有し、コモン方向において１２０個の領域を有する。この場合には、液晶パネル５は、１６０×１２０の画素を有することになる。
【００２３】
これらの領域に電圧を印加するため、液晶パネル５には、セグメント方向に複数の信号電極が並べられ、コモン方向に複数の走査電極が並べられている。これらの信号電極はＸドライバ３に設けられた複数の出力端子に接続され、これらの走査電極はＹドライバ１及び２に設けられた複数の出力端子に接続されている。
【００２４】
図１に示すように、Ｘドライバ３は、ＭＰＵ６から供給される画像データを記憶するＲＡＭ（ランダムアクセスメモリ）４を有している。Ｘドライバは、ＲＡＭ４に記憶されている画像データに基づいて、液晶パネル５のセグメント方向に並べられた複数の信号電極に供給するための表示信号Ｓ０〜Ｓ１５を生成する。また、Ｙドライバ１及び２は、Ｘドライバ３から供給されるラインパルスに従って、液晶パネル５を走査するための走査信号Ｃ０、Ｃ２、・・・Ｃ１４、及び、Ｃ１、Ｃ３、・・・、Ｃ１５を生成し、液晶パネル５のコモン方向に並べられた複数の走査電極にそれぞれ供給する。ここで、図１に示すように、走査信号Ｃ０、Ｃ２、・・・、Ｃ１４は図中の左側から液晶パネル５に入力され、走査信号Ｃ１、Ｃ３、・・・、Ｃ１５は図中の右側から液晶パネル５に入力されるように配線されている。また、表示信号Ｓ０、Ｓ１、・・・、Ｓ１５は、図中の下側から液晶パネル５に入力されるように配線されている。なお、これらの配線には、透明な材料が用いられる。
【００２５】
図２に、本発明の第１の実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示す。図２に示すように、Ｘドライバ３は、ＭＰＵ６との接続を行うためのＭＰＵインタフェース７と、ＲＡＭ４と、ＲＡＭ４における画像データの記憶領域を制御するアドレス制御回路８と、液晶パネルに表示信号を供給するための信号側駆動回路９とを含んでいる。さらに、Ｘドライバ３は、表示信号及び走査信号の出力タイミングを制御するタイミング制御回路１９を含んでいる。
【００２６】
ＲＡＭ４は、ＭＰＵ６から入力された画像データを記憶する。ＲＡＭ４における画像データの記憶領域は、ＭＰＵ６から入力されたアドレスに従って、アドレス制御回路８によって指定される。また、信号側駆動回路９は、ＲＡＭ４から入力された画像データに基づいて、表示信号Ｓ０、Ｓ１、・・・、Ｓ１５を生成する。
【００２７】
タイミング制御回路１９は、信号側駆動回路９における表示信号の出力タイミングを制御する。また、タイミング制御回路１９は、Ｙドライバ１及び２における走査信号の出力タイミングを制御する。このため、タイミング制御回路１９は、ライン走査のタイミングを規定するクロック信号であるラインパルスＬＰをＹドライバ１及び２に供給し、通常配線であるか千鳥配線であるかに応じて走査信号Ｃ０〜Ｃ１５の出力順序を制御するために、制御信号ＥＮＢ１をＹドライバ１に供給し、制御信号ＥＮＢ２をＹドライバ２に供給する。
【００２８】
Ｙドライバ１は、シフトレジスタ１３と走査側駆動回路１５とを含み、Ｙドライバ２は、シフトレジスタ１４と走査側駆動回路１６とを含んでいる。千鳥配線の場合には、シフトレジスタ１３が、制御信号ＥＮＢ１に従って、ラインパルスＬＰの奇数番目のパルスに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力し、シフトレジスタ１４が、制御信号ＥＮＢ２に従って、ラインパルスＬＰの偶数番目のパルスに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力する。なお、通常配線の場合には、シフトレジスタ１３が、ラインパルスＬＰの各パルスに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力し、その後、シフトレジスタ１４が、ラインパルスＬＰの各パルスに同期して出力端子ＳＨ８〜ＳＨ１に信号を順次出力する。
【００２９】
以下、千鳥配線の場合について説明する。走査側駆動回路１５は、シフトレジスタ１３の出力端子ＳＨ１〜ＳＨ８から出力される信号に基づいて、奇数番目の走査電極に供給するための走査信号Ｃ０、Ｃ２、・・・、Ｃ１４を順次出力する。一方、走査側駆動回路１６は、シフトレジスタ１４の出力端子ＳＨ１〜ＳＨ８から出力される信号に基づいて、偶数番目の走査電極に供給するための走査信号Ｃ１、Ｃ３、・・・、Ｃ１５を順次出力する。
【００３０】
次に、本実施形態に係る表示パネル駆動回路の動作について、図２及び図３を参照しながら説明する。図３は、図２に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【００３１】
図３においては、タイミング制御回路１９から出力されるラインパルスＬＰと、タイミング制御回路１９からＹドライバ１及び２にそれぞれ出力される制御信号ＥＮＢ１及びＥＮＢ２と、Ｙドライバ１及び２からそれぞれ出力される走査信号のタイミング関係が示されている。
【００３２】
図３に示すように、１画面の走査が開始されると、タイミング制御回路１９は、ラインパルスに同期して、制御信号ＥＮＢ１とＥＮＢ２を交互にハイレベルにする。Ｙドライバ１において、シフトレジスタ１３は、制御信号ＥＮＢ１がハイレベルである間にクロック信号が入力されると、これに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力する。これに基づいて、走査側駆動回路１５は、奇数番目の走査電極に供給するための走査信号Ｃ０、Ｃ２、・・・、Ｃ１４を順次出力する。また、シフトレジスタ１４は、制御信号ＥＮＢ２がハイレベルである間にクロック信号が入力されると、これに同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力する。これに基づいて、走査側駆動回路１６は、偶数番目の走査電極に供給するための走査信号Ｃ１、Ｃ３、・・・、Ｃ１５を順次出力する。このような動作は、制御信号とクロック信号との論理積をとることによって行うことができる。
【００３３】
その結果、走査信号は走査側駆動回路１５、１６から交互に、Ｃ０、Ｃ１、Ｃ２、Ｃ３、・・・Ｃ１４、Ｃ１５の順に出力され、液晶パネル５（図１参照）は、図の上側から下側へ順に走査される。
【００３４】
次に、本発明の第２の実施形態に係る表示パネル駆動回路について説明する。本実施形態においては、Ｙドライバを液晶パネルの左側に配置するか右側に配置するかに応じた設定電位をＹドライバに印加するように予め配線しておくことにより、走査信号Ｃ０〜Ｃ１５の出力順序を制御するようにしたものである。さらに、通常配線であるか千鳥配線であるかに応じた設定電位をドライバＩＣに印加するようにしても良い。
【００３５】
図４に、本実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示す。図４に示すように、Ｘドライバ２３は、ＭＰＵインタフェース７と、ＲＡＭ４と、信号側駆動回路９とを含んでいる。さらに、Ｘドライバ３は、表示信号及び走査信号の出力タイミングを制御するタイミング制御回路２９を含んでいる。
【００３６】
Ｙドライバ２１は、シフトレジスタ１３と、シフトレジスタの動作を制御するシフトレジスタ制御回路２７と、シフトレジスタ１３の出力信号に基づいて液晶パネルの走査電極に走査信号を出力する走査側駆動回路１５とを含んでいる。また、Ｙドライバ２２は、シフトレジスタ１４と、シフトレジスタの動作を制御するシフトレジスタ制御回路２８と、シフトレジスタ１４の出力信号に基づいて液晶パネルの走査電極に走査信号を出力する走査側駆動回路１６とを含んでいる。
【００３７】
液晶パネルの左側に配置するか右側に配置するかに応じた設定電位ＰＯＳ１として、シフトレジスタ制御回路２７には「左側」を示す電源電位ＶＤＤが接続され、シフトレジスタ制御回路２８には「右側」を示す接地電位ＧＮＤが接続されている。また、通常配線であるか千鳥配線であるかに応じた設定電位ＰＯＳ２として、シフトレジスタ制御回路２７及び２８には、「千鳥配線」を示す接地電位ＧＮＤが接続されている。シフトレジスタ制御回路２７及び２８は、これらの設定電位及びラインパルスＬＰに基づいて、制御信号ＥＮＢ１及びＥＮＢ２をそれぞれ発生する。なお、１画面の走査開始タイミングを与えるためには、例えば、ラインパルスＬＰとして特殊なパルスをシフトレジスタ制御回路２７及び２８に供給すれば良い。
【００３８】
次に、本実施形態に係る表示パネル駆動回路の動作について、図４及び図５を参照しながら説明する。図５は、図４に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【００３９】
Ｘドライバ３に含まれているタイミング制御回路２９は、図５に示すように、１画面の走査の開始を示す特殊なパルス（図５においては期間の長いパルス）を１回出力した後、走査タイミングを示す通常のパルスを繰り返し出力する。シフトレジスタ制御回路２７及び２８は、期間の長いパルスが印加されると、ＰＯＳ１の電位を出力としてセットする。これによって、シフトレジスタ制御回路２７の出力はハイレベルとなり、シフトレジスタ制御回路２８の出力はローレベルとなる。その後、シフトレジスタ制御回路２７及び２８は、通常のパルスの立下りエッジにおいて出力を反転する。このようにして、制御信号ＥＮＢ１及びＥＮＢ２が生成される。シフトレジスタ１３及び１４と、走査側駆動回路１５及び１６の動作については、第1の実施形態と同様である。なお、設定電位ＰＯＳ２として、「通常配線」を示す電源電位ＶＤＤが接続されている場合には、例えば、必要な走査期間においてハイレベルとなる信号を制御信号ＥＮＢ１及びＥＮＢ２として出力する。
【００４０】
次に、本発明の第３の実施形態に係る表示パネル駆動回路について説明する。図６に示すように、Ｘドライバ３３は、ＭＰＵインタフェース７と、ＲＡＭ４と、アドレス制御回路８と、信号側駆動回路９とを含んでいる。さらに、Ｘドライバ３３は、タイミング制御回路３９を含んでいる。
【００４１】
タイミング制御回路３９は、信号側駆動回路９における表示信号の出力タイミングを制御する。また、タイミング制御回路３９は、Ｙドライバ３１及び３２における走査信号の出力タイミングを制御する。このため、タイミング制御回路３９は、Ｙドライバ３１におけるライン走査のタイミングを規定するクロック信号であるラインパルスＬＰ１をＹドライバ１に出力し、Ｙドライバ３２におけるライン走査のタイミングを規定するクロック信号であるラインパルスＬＰ２をＹドライバ３２に出力する。
【００４２】
Ｙドライバ３１は、シフトレジスタ３５と走査側駆動回路１５とを含み、Ｙドライバ３２は、シフトレジスタ３６と走査側駆動回路１６とを含んでいる。シフトレジスタ３５は、ラインパルスＬＰ１に同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力し、シフトレジスタ３６は、ラインパルスＬＰ２に同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力する。
【００４３】
走査側駆動回路１５は、シフトレジスタ３５の出力端子ＳＨ１〜ＳＨ８から出力される信号に基づいて、奇数番目の走査電極に供給するための走査信号Ｃ０、Ｃ２、・・・、Ｃ１４を順次出力する。一方、走査側駆動回路１６は、シフトレジスタ３６の出力端子ＳＨ１〜ＳＨ８から出力される信号に基づいて、偶数番目の走査電極に供給するための走査信号Ｃ１、Ｃ３、・・・、Ｃ１５を順次出力する。
【００４４】
次に、本実施形態に係る表示パネル駆動回路の動作について、図６及び図７を参照しながら説明する。図７は、図６に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【００４５】
図７においては、ライン走査のタイミングを規定するクロック信号であるラインパルスＬＰと、タイミング制御回路３９がＹドライバ３１及び３２に供給するタイミング制御信号ＬＰ１及びＬＰ２と、Ｙドライバ３１及び３２から出力される走査信号とのタイミング関係が示されている。
【００４６】
タイミング制御回路３９は、１画面の走査が開始されると、ラインパルスＬＰに同期して、タイミング制御信号ＬＰ１及びＬＰ２を交互に出力する。シフトレジスタ３５は、入力されたタイミング制御信号ＬＰ１に同期して、出力端子ＳＨ１〜ＳＨ８から信号を順次出力する。これに基づいて、走査側駆動回路１５は、奇数番目の走査電極に供給するための走査信号Ｃ０、Ｃ２、・・・を順次出力する。また、シフトレジスタ３６は、入力されたタイミング制御信号ＬＰ２に同期して、出力端子ＳＨ１〜ＳＨ８から信号を順次出力する。これに基づいて、走査側駆動回路１６は、偶数番目の走査電極に供給するための走査信号Ｃ１、Ｃ３、・・・を順次出力する。図７に示すように、タイミング制御信号ＬＰ１及びＬＰ２は交互に出力されるので、結局、走査信号はＣ０、Ｃ１、Ｃ２、Ｃ３、・・・・の順に出力され、液晶パネル５（図１参照）は上側から下側へ順に走査される。
【００４７】
【発明の効果】
以上述べたように、本発明によれば、第３の半導体集積回路（Ｘドライバ）のタイミング制御手段において２種類の制御信号を生成することによって、あるいは、第１及び第２の半導体集積回路（Ｙドライバ）の各々において２種類の設定電位を設定することによって、第１及び第２の半導体集積回路から出力される走査信号の順序を切り替えることができる。これにより、液晶パネルの走査電極を千鳥配線にした場合でも、ＲＡＭのデータを変更せずに、液晶パネルのラインを上側から順に走査することができる。従って、ＭＰＵに負荷をかけることがない。また、画面を書き換える際に、１つの画面を上から順に書き換えられるため、自然な表示となる。このような表示パネル駆動回路を用いることにより、基板の配線ピッチを狭くすることなく、高密度化された液晶パネルを実装した画像表示装置を作成することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る画像表示装置のレイアウトの一例を示す図である。
【図２】本発明の第１の実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示すブロック図である。
【図３】図２に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【図４】本発明の第２の実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示すブロック図である。
【図５】図４に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【図６】本発明の第３の実施形態に係る表示パネル駆動回路に含まれている半導体集積回路の構成を示すブロック図である。
【図７】図６に示す表示パネル駆動回路における各種信号のタイミングチャートである。
【図８】液晶パネルとドライバＩＣとを通常配線により配線した従来の液晶表示装置の
レイアウト図である。
【図９】液晶パネルとドライバＩＣとを千鳥配線により配線した従来の液晶表示装置の
レイアウト図である。
【符号の説明】
１、２、２１、２２、３１、３２ Ｙドライバ、 ３、２３、３３ Ｘドライバ、 ４ ＲＡＭ（ランダムアクセスメモリ）、 ５ 液晶パネル、 ６ ＭＰＵ（マイクロプロセッサユニット）、 ７ ＭＰＵインタフェース、 ８ アドレス制御回路、 ９ 信号側駆動回路、 １３、１４、３５、３６ シフトレジスタ、 ＳＨ１〜ＳＨ８ シフトレジスタの出力端子、 １５、１６ 走査側駆動回路、 １９、２９、３９ タイミング制御回路、 ２７、２８ シフトレジスタ制御回路、 １００ 基板
Claims (3)
- ２次元画像を表示する表示パネルの複数の走査電極の内から選択された第１群の走査電極に走査信号を順次供給する第１の半導体集積回路と、前記複数の走査電極の内から選択された第２群の走査電極に走査信号を順次供給する第２の半導体集積回路と、前記表示パネルの複数の信号電極に複数の表示信号をそれぞれ供給する第３の半導体集積回路とによって構成される表示パネル駆動回路であって、
前記第３の半導体集積回路が、画像データに基づいて、前記複数の信号電極に供給すべき複数の表示信号を生成する表示信号生成手段と、前記表示パネルにおける走査タイミングを規定するラインパルスを発生するタイミング制御手段とを具備し、
前記第１及び第２の半導体集積回路が前記表示パネルに対して反対側に配置されていることを示す第１の設定電位が設定されているときに、前記第１の半導体集積回路が、ハイレベル及びローレベルの内の一方に設定された第２の設定電位を連続するラインパルスに同期して反転することにより、１つおきのラインパルスに同期して奇数番目の第１群の走査電極に供給すべき走査信号を順次生成すると共に、前記第２の半導体集積回路が、ハイレベル及びローレベルの内の他方に設定された第３の設定電位を連続するラインパルスに同期して反転することにより、１つおきのラインパルスに同期して偶数番目の第２群の走査電極に供給すべき走査信号を順次生成し、前記第１及び第２の半導体集積回路が前記表示パネルに対して同一の側に配置されていることを示す第１の設定電位が設定されているときに、前記第１の半導体集積回路が、連続するラインパルスに同期して隣接する第１群の走査電極に供給すべき走査信号を順次生成し、その後、前記第２の半導体集積回路が、連続するラインパルスに同期して隣接する第２群の走査電極に供給すべき走査信号を順次生成する、表示パネル駆動回路。 - 前記第１の設定電位が、電源電位又は接地電位である、請求項１記載の表示パネル駆動回路。
- ２次元画像を表示する画像表示装置であって、
前記奇数番目の走査電極に対して第１の方向から走査信号が入力され、前記偶数番目の走査電極に対して前記第１の方向とは反対の第２の方向から走査信号が入力される表示パネルと、
請求項１又は２記載の表示パネル駆動回路と、
前記表示パネル及び前記表示パネル駆動回路が実装された基板と、
を具備する画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059045A JP3750731B2 (ja) | 2001-03-02 | 2001-03-02 | 表示パネル駆動回路及び画像表示装置 |
| US10/090,483 US20020122349A1 (en) | 2001-03-02 | 2002-03-01 | Semiconductor integrated circuit for successively scanning lines of electrodes of an image display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059045A JP3750731B2 (ja) | 2001-03-02 | 2001-03-02 | 表示パネル駆動回路及び画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002258809A JP2002258809A (ja) | 2002-09-11 |
| JP3750731B2 true JP3750731B2 (ja) | 2006-03-01 |
Family
ID=18918671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001059045A Expired - Fee Related JP3750731B2 (ja) | 2001-03-02 | 2001-03-02 | 表示パネル駆動回路及び画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020122349A1 (ja) |
| JP (1) | JP3750731B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8665247B2 (en) * | 2003-05-30 | 2014-03-04 | Global Oled Technology Llc | Flexible display |
| KR101167663B1 (ko) * | 2005-10-18 | 2012-07-23 | 삼성전자주식회사 | 게이트 구동 회로 및 이를 포함하는 액정 표시 장치 |
| KR102202128B1 (ko) | 2014-01-08 | 2021-01-14 | 삼성디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2524113B2 (ja) * | 1986-04-21 | 1996-08-14 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPS63280581A (ja) * | 1987-05-12 | 1988-11-17 | Seiko Epson Corp | 画像表示装置 |
| EP0291252A3 (en) * | 1987-05-12 | 1989-08-02 | Seiko Epson Corporation | Method of video display and video display device therefor |
| US4922240A (en) * | 1987-12-29 | 1990-05-01 | North American Philips Corp. | Thin film active matrix and addressing circuitry therefor |
| JP2623012B2 (ja) * | 1989-10-18 | 1997-06-25 | 三洋電機株式会社 | 液晶表示装置 |
| JP2685638B2 (ja) * | 1990-09-06 | 1997-12-03 | シャープ株式会社 | 表示装置 |
| US5206634A (en) * | 1990-10-01 | 1993-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
| US5751261A (en) * | 1990-12-31 | 1998-05-12 | Kopin Corporation | Control system for display panels |
| JP2985017B2 (ja) * | 1991-01-31 | 1999-11-29 | セイコーインスツルメンツ株式会社 | 電気光学的表示装置の駆動方法 |
| JPH07199154A (ja) * | 1993-12-29 | 1995-08-04 | Casio Comput Co Ltd | 液晶表示装置 |
| JPH0854601A (ja) * | 1994-08-11 | 1996-02-27 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
| JP3454971B2 (ja) * | 1995-04-27 | 2003-10-06 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
| JPH09325738A (ja) * | 1996-06-03 | 1997-12-16 | Matsushita Electron Corp | 液晶ディスプレイ装置とその駆動方法 |
| GB2323958A (en) * | 1997-04-04 | 1998-10-07 | Sharp Kk | Active matrix devices |
| EP2189839A1 (en) * | 1997-10-31 | 2010-05-26 | Seiko Epson Corporation | Electrooptical apparatus and electronic device |
| JP3800863B2 (ja) * | 1999-06-02 | 2006-07-26 | カシオ計算機株式会社 | 表示装置 |
-
2001
- 2001-03-02 JP JP2001059045A patent/JP3750731B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-01 US US10/090,483 patent/US20020122349A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020122349A1 (en) | 2002-09-05 |
| JP2002258809A (ja) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7369124B2 (en) | Display device and method for driving the same | |
| US7724269B2 (en) | Device for driving a display apparatus | |
| JP3516840B2 (ja) | 表示装置およびその駆動方法 | |
| US7215309B2 (en) | Liquid crystal display device and method for driving the same | |
| CN100538449C (zh) | 液晶显示器 | |
| KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
| JPH1010546A (ja) | 表示装置およびその駆動方法 | |
| JP3750734B2 (ja) | 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 | |
| JP2011018020A (ja) | 表示パネルの駆動方法、ゲートドライバ及び表示装置 | |
| JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20010051005A (ko) | 고선명 액정 표시 장치 | |
| US20040041769A1 (en) | Display apparatus | |
| CN100419843C (zh) | 显示装置及其驱动控制方法 | |
| JP2006267999A (ja) | 駆動回路チップ及び表示装置 | |
| JP2009064041A (ja) | オンガラスシングルチップ液晶表示装置 | |
| JP2008185644A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| KR100602358B1 (ko) | 화상 신호 처리 방법 및 그것을 이용한 델타 구조의 표시장치 | |
| JPH10301545A (ja) | 液晶パネルの駆動方法、セグメントドライバ、表示コントローラ及び液晶表示装置 | |
| JP2009020197A (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| US20030063109A1 (en) | Flat-panel display device | |
| JP3882642B2 (ja) | 表示装置及び表示用駆動回路 | |
| JP3750731B2 (ja) | 表示パネル駆動回路及び画像表示装置 | |
| JP2008151986A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JP4754064B2 (ja) | 表示装置の駆動方法 | |
| JP2001296829A (ja) | 平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050725 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |