JP3744227B2

JP3744227B2 - ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Info

Publication number: JP3744227B2
Application number: JP27035298A
Authority: JP
Inventors: 清貴小出; 久樹倉科
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-09-24
Filing date: 1998-09-24
Publication date: 2006-02-08
Anticipated expiration: 2018-09-24
Also published as: JP2000098409A

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴ(Thin Film Transistor)と称す）駆動によるアクティブマトリクス駆動方式の液晶装置を一例とする電気光学装置及びその製造方法の技術分野に属し、特に、液晶プロジェクタ等に用いられる、ＴＦＴの下側に遮光膜を設けた形式の電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴアクティブマトリクス駆動方式の液晶装置においては、走査信号及びデータ信号が、複数の走査線及び複数のデータ線に夫々所定タイミングで供給されて、所謂フィールド或いはフレーム走査が行われ、画面全体における画像表示が行われる。そして、画素スイッチング用のＴＦＴは、これら走査線及びデータ線の交点に対応して各画素毎に設けられており、走査信号がそのゲートに供給されると導通状態となって、そのソース−ドレイン間を介して各画素電極にデータ信号が書込まれるように構成されている。ここで、各ＴＦＴが導通状態とされる期間は、画面全体を走査する期間（例えば、1フィールド或いは１フレーム走査期間）と比較して極めて短い。即ち、所謂デューティー比は高い。従って、各ＴＦＴが導通状態とされる時間よりも遥かに長い時間に亘って、画素電極に印加されたデータ信号に応じた電圧を保持させるために、画素電極と対向電極間に形成される液晶容量と並列に蓄積容量が設けられるのが一般的である。より具体的には、各ＴＦＴのドレイン領域を形成するポリシリコン膜（半導体膜）を延設して第１蓄積容量電極とし、このポリシリコン膜上に形成されるゲート絶縁膜を延設して誘電体膜とし、更にゲート電極又は走査線若しくはデータ線を構成する導電膜と同一膜により第２蓄積容量電極を形成して、誘電体膜を第１及び第２蓄積容量電極で挟持するコンデンサ構造を構築する。同時にこれらの第１及び第２蓄積容量電極が、画素電極や容量線に電気的接続された構造を採ることにより、液晶容量と並列接続された蓄積容量が設けられる。
【０００３】
このように構成された蓄積容量により、画素電極の電圧は、各ＴＦＴが導通状態とされる時間よりも例えば３桁も長い時間だけ保持される。これにより、デューティー比が低くても、コントラスト比の高い液晶装置が実現できる。特に、解像度が高くドット周波数が高い駆動を行う程、デューティー比が高くなるため、より大きな蓄積容量が必要とされる。
【０００４】
これに対して、液晶装置の技術分野ではコントラスト比を高めると共に表示画像を明るくするという基本的な要請がある。このため、各画素における開口領域（即ち、画像表示領域内において表示光が透過する領域）を相対的に広げること、即ち、各画素において全領域（開口領域＋非開口領域）に対する開口領域の比率（以下適宜、“画素開口率”と称す）を高めることが極めて重要となる。しかるに、上述の如き蓄積容量を形成可能な基板上領域は、一般に画素の非開口領域に限られるため、画素開口率を低下させることなく蓄積容量を増加させることは、上述の如き伝統的な蓄積容量の構成では、本質的な限界がある。
【０００５】
このため近年“トレンチ”と称される溝を、蓄積容量を形成可能な基板上領域に設けて、このトレンチ内にも、断面形状が凹状である一対の蓄積容量電極及びこれらに挟持された誘電体膜（絶縁膜）を形成することにより、３次元的な広がりを持つ蓄積容量を構築する技術が、本願出願人により特開昭６４−８１２６２号公報で提案されている。この技術によれば、トレンチ外及びトレンチの底のみならず、トレンチの側壁に沿っても容量が形成されるので、全体として容量の面積が増加し、同一の基板上領域において形成可能な容量を効率的に増加させることできる。より具体的には、このトレンチは、石英等からなるＴＦＴアレイ基板にエッチングを施すことにより開孔される。そして、その開孔後に薄膜形成技術等により、第１蓄積容量電極となる導電膜、誘電体膜（絶縁膜）及び第２蓄積容量電極となる導電膜が順に積層形成され、その際、トレンチの側壁にも各薄膜が同様に積層形成されることにより、このような３次元的な広がりを有する蓄積容量が設けられるのである。
【０００６】
他方、この種の液晶装置が液晶プロジェクタ等にライトバルブとして用いられる場合には一般に、液晶層を挟んでＴＦＴアレイ基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光が画素部のＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜等からなる半導体層のチャネル領域に入射すると、このチャネル領域において光電変換効果により光電流が発生してしまい、ＴＦＴのトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴに夫々対向する位置に、Ｃｒ（クロム）などの金属材料や樹脂ブラックなどからブラックマトリクス或いはブラックマスクと呼ばれる遮光膜が形成されるのが一般的である。この遮光膜は、各画素開口領域を規定することにより、ＴＦＴの半導体層に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を果たしている。
【０００７】
更に、この種の液晶装置においては、特にトップゲート構造（即ち、ＴＦＴアレイ基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型又はコプラナー型のａ−Ｓｉ又はｐ−ＳｉＴＦＴを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、ＴＦＴアレイ基板の側からＴＦＴのチャネル領域に入射するのを防ぐ必要がある。同様に、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光や、更にカラー用に複数の液晶装置を組み合わせて使用する場合の他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部が、戻り光としてＴＦＴアレイ基板の側からＴＦＴのチャネル領域に入射するのを防ぐ必要もある。このために、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等では、石英基板等からなるＴＦＴアレイ基板上においてＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、例えば不透明な高融点金属から遮光膜を形成した液晶装置を提案している。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述したトレンチを設けて３次元的に蓄積容量を増加させる技術によれば、各画素毎にその蓄積容量を増加させることは可能であるが、トレンチの深さに応じて、形成される容量にバラツキが生じてしまう。即ち、エッチング条件の僅かな変化に起因して開孔されるトレンチの深さが異なる場合、トレンチの側壁の面積が異なるため、この側壁の面積に比例する側壁における蓄積容量部分の容量が異なってしまうのである。つまり、この種の蓄積容量においては、３次元的な構造を採ることによる容量増加分には、バラツキが生じてしまう。そして、このような各画素間における蓄積容量のバラツキは、各画素間における液晶印加電圧のバラツキにつながるため、最終的には、当該液晶装置における表示ムラの原因となってしまうという問題点がある。
【０００９】
逆に、このような蓄積容量のバラツキを抑えるためにトレンチを形成しないのでは、十分な蓄積容量を確保することが困難となり、蓄積容量によるクロストークを低減する機能やコントラスト比を向上させる機能を十分に発揮させることが困難となる。或いは、十分な蓄積容量を確保するためには、画素開口率を高く維持することが困難となるという問題点がある。
【００１０】
本発明は上述した問題点に鑑みなされたものであり、ＴＦＴアクティブマトリクス駆動方式の液晶装置において、各画素毎に十分に大きく且つ各画素間で均一性の高い蓄積容量により、表示ムラが低減されており高品位の画像表示が可能な液晶装置及びその製造方法を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上に、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、前記複数の画素電極に夫々接続された複数の蓄積容量と、前記複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、前記複数の薄膜トランジスタを構成する半導体層の少なくともチャネル領域及び前記複数の蓄積容量の一部を前記一方の基板の側から見て夫々覆う位置に設けられた遮光膜と、該遮光膜及び前記薄膜トランジスタの間に介在すると共に前記複数の蓄積容量の一部に夫々対向する各箇所に前記薄膜トランジスタ側から前記遮光膜側に至る溝が掘られている層間絶縁膜とを備えており、前記複数の蓄積容量の一部は夫々、前記溝の側壁を規定する前記層間絶縁膜上及び前記溝の底を規定する前記遮光膜上に形成されている。
また、本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上に、マトリクス状に配置された複数の画素電極と、該複数の画素電極の夫々に対応して設けられ、半導体層上にゲート絶縁膜を備えた複数の薄膜トランジスタと、
前記複数の画素電極に夫々接続された複数の蓄積容量と、前記複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、
前記一方の基板と前記複数の薄膜トランジスタとの間に介在すると共に前記複数の薄膜トランジスタを構成する前記半導体層の少なくともチャネル領域及び前記複数の蓄積容量の一部を前記一方の基板の側から見て夫々覆う位置に設けられた遮光膜と、
該遮光膜及び前記薄膜トランジスタの間に介在すると共に前記複数の蓄積容量の一部に夫々対向する各箇所に前記薄膜トランジスタ側から前記遮光膜側に至る溝が掘られている層間絶縁膜と、を備えており、
前記複数の蓄積容量の一部は夫々、前記溝の側壁を規定する前記層間絶縁膜上及び前記溝の底を規定する前記遮光膜上に第1導電膜、第１絶縁膜及び第２導電膜が積層して形成され、
前記第一導電膜は、前記半導体層から延設されて形成され、前記底を規定する前記遮光膜に接続され、前記第1絶縁膜は、前記ゲート絶縁膜と同一膜で形成されている。
また、本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上に、マトリクス状に配置された複数の画素電極と、
該複数の画素電極の夫々に対応して設けられた複数の薄膜トランジスタと、
前記複数の画素電極に夫々接続された複数の蓄積容量と、
前記複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、
前記複数の薄膜トランジスタを構成する半導体層の少なくともチャネル領域及び前記複数の蓄積容量の一部を前記一方の基板の側から見て夫々覆う位置に設けられた遮光膜と、
該遮光膜及び前記薄膜トランジスタの間に介在すると共に前記複数の蓄積容量の一部に夫々対向する各箇所に前記薄膜トランジスタ側から前記遮光膜側に至る溝が掘られている層間絶縁膜と、を備えており、
前記複数の蓄積容量の一部は夫々、前記溝の側壁を規定する前記層間絶縁膜上及び前記溝の底を規定する前記遮光膜上に形成され、
前記複数の蓄積容量は夫々、前記一方の基板上において前記走査線に沿った領域又は前記データ線下に位置する領域に形成され、前記溝が複数並んで配置されている。
【００１２】
本発明の電気光学装置によれば、画素電極に並列接続された蓄積容量の一部は、層間絶縁膜に掘られた溝（即ち、トレンチ）の側壁を規定する層間絶縁膜部分上に形成されており、溝の底を規定する遮光膜部分上にも形成されている。尚、蓄積容量の他部は、溝外における層間絶縁膜上に形成されていてもよいことは言うまでもない。このように、溝内にまで、蓄積容量が形成されているため、溝のない場合と比較して、限られた基板上領域内により大容量の蓄積容量を形成することが可能となる。ここで特に、溝は、層間絶縁膜を薄膜トランジスタ側から遮光膜側に至るまで掘られているので、各溝の深さを、層間絶縁膜の厚みと実践的な意味でほぼ又は完全に一致させることが可能となる。即ち、複数の画素電極に対応して設けられる複数の溝の深さは、相互にほぼ又は完全に均一とされる。この結果、溝を利用して３次元的な広がりを持つ蓄積容量により十分な容量を確保しつつ、溝の深さの不均一に起因した容量のバラツキを低減することが出来、最終的に蓄積容量の各画素間におけるバラツキに起因した表示ムラを低減できる。
【００１３】
以上のように本発明によれば、特開昭６４−８１２６２号公報に開示された従来技術の如く分厚い石英基板の途中まで溝を掘るのと比較すると、形成される蓄積容量の均一性が格段に向上し、当該蓄積容量のバラツキに起因した表示ムラを顕著に低減することが可能となり、特に大きな蓄積容量を必要とする高解像度で高ドット周波数の明るい画像表示を良好に行うことが可能となる。
【００１４】
尚、各画素に対応する各蓄積容量における溝の数は、一つでもよいし複数でもよい。溝の数が複数あれば、各蓄積容量に対応する溝の側壁の合計面積は増加するので、その増加に応じて各蓄積容量における容量を増加させることも可能となる。但し、溝の数が一つであっても、一つの溝の側壁の面積に応じて各蓄積容量における容量は増加するので、必要以上に数多くの溝を掘って製造工程を複雑高度化させたり歩留まりを低下させたりしないようにするのが好ましい。
【００１５】
本発明の電気光学装置の一の態様では、前記複数の蓄積容量は夫々、前記溝内に形成された一部から延設されて前記溝外の前記層間絶縁膜上にも形成されている。
【００１６】
この態様によれば、溝の内外に跨って蓄積容量が形成されているため、３次元的に大きな広がりを持つ大容量の蓄積容量が構築される。
【００１７】
本発明の電気光学装置の他の態様では、前記複数の蓄積容量は夫々、前記一方の基板上において前記走査線に沿った領域と前記データ線下に位置する領域とに形成されている。
【００１８】
この態様によれば、蓄積容量は、走査線に沿った領域とデータ線下に位置する領域とに形成されているので、画素開口領域を格子状に囲む非開口領域を有効利用して、大容量の蓄積容量が構築される。
【００１９】
本発明の電気光学装置の他の態様では、前記複数の蓄積容量は夫々、前記側壁を規定する前記層間絶縁膜部分上及び前記底を規定する前記遮光膜部分上に順に積層された、第1導電膜、第１絶縁膜及び第２導電膜を含む。
【００２０】
この態様によれば、誘電体膜として機能する第１絶縁膜が、第１蓄積容量電極として機能する第1導電膜及び第２蓄積容量電極として機能する第２導電膜により挟持されてなる薄膜コンデンサ構造を有する凹状の蓄積容量が溝内に構築される。特に、第１導電膜は、遮光膜と接触しているので、遮光膜として例えば高融点金属等の導電性のものを用いれば、第１蓄積容量電極としての第１導電膜への配線の少なくとも一部として遮光膜を利用することも可能となり、これにより第１導電膜に至る配線抵抗を下げることができる。また、遮光膜を配線として用いて、第１導電膜やチャネル領域に対向する遮光膜部分を定電位に落とすことも可能となる。
【００２１】
この態様では、前記複数の蓄積容量は夫々、前記第２導電膜上に順に積層された、第２絶縁膜及び第３導電膜を更に備えてよい。
【００２２】
このように構成すれば、第１並びに第２絶縁膜が、第１及び第２導電膜並びに第２及び第３導電膜に夫々挟持されてなると共に第２導電膜を介して直列接続された２つの薄膜コンデンサ構造を有する大容量の蓄積容量が溝内に構築される。
【００２３】
上述の蓄積容量が第1導電膜、第１絶縁膜及び第２導電膜を含む態様では、前記複数の蓄積容量は夫々、前記第１導電膜と前記側壁を規定する前記層間絶縁膜部分及び前記底を規定する前記遮光膜部分との間に介在する第３絶縁膜を更に備えてもよい。
【００２４】
このように構成すれば、第１蓄積容量電極としての第１導電膜と溝の底を規定する遮光膜とは、電気的に相互に絶縁される。このため、第１導電膜及び遮光膜の間で電位が同様に変動等することによる悪影響を未然に防げる。或いは、遮光膜として例えば高融点金属等の導電性のものを用いれば、溝の底を規定する遮光膜を、第１蓄積容量電極とは異なる電位を持つ配線の一部として利用することも可能となる。
【００２５】
また、上述の蓄積容量が第1導電膜、第１絶縁膜及び第２導電膜を含む態様では、前記第１から第３導電膜のうち少なくとも一つは、前記薄膜トランジスタ、前記データ線及び前記走査線を構成する複数の導電膜のうちいずれか一つと同一膜からなってよい。
【００２６】
このように構成すれば、蓄積容量と薄膜トランジスタとを少なくとも部分的に同一導電膜から構成できるので、製造工程の簡略化を図ることができる。例えば、薄膜トランジスタにおける半導体層としての導電性のポリシリコン膜と同一膜を、蓄積容量における第１蓄積容量電極として用いたり、薄膜トランジスタにおけるゲート電極としての導電性のポリシリコン膜と同一膜を、蓄積容量における第２蓄積容量電極として用いることが可能である。
【００２７】
更にまた、上述の蓄積容量が第1導電膜、第１絶縁膜及び第２導電膜を含む態様では、前記第１から第３絶縁膜のうち少なくとも一つは、前記薄膜トランジスタを構成する絶縁膜並びに前記薄膜トランジスタ、前記データ線及び前記走査線を相互に絶縁する複数の絶縁膜のうちいずれか一つと同一膜からなってよい。
【００２８】
このように構成すれば、蓄積容量と薄膜トランジスタとを少なくとも部分的に同一絶縁膜から構成できるので、製造工程の簡略化を図ることができる。例えば、薄膜トランジスタにおけるゲート絶縁膜を、蓄積容量における誘電体膜として用いることが可能である。
【００２９】
但し、蓄積容量と薄膜トランジスタとを相異なる導電膜及び絶縁膜から構成してもよい。このように構成すれば、溝の側壁を規定する層間絶縁膜上における成膜工程を含む蓄積容量を形成する工程と、単純な積層構造を持つ薄膜トランジスタを形成する工程とを別個に行えるので、夫々の工程を効率的に行うことが出来る。また例えば、各導電膜に適した抵抗値が夫々得られるように別個のイオン打ち込み工程を行うことも可能となる。
【００３０】
本発明の他の態様では、前記遮光膜は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む。
【００３１】
この態様によれば、遮光膜は、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、例えば、金属単体、合金、金属シリサイド等から構成されるため、ＴＦＴアレイ基板上の遮光膜形成工程の後に行われるＴＦＴ形成工程における高温処理により、遮光膜が破壊されたり溶融しないようにできる。
【００３２】
本発明の他の態様では、前記側壁を規定する層間絶縁膜部分はテーパ状に形成されている。
【００３３】
この態様によれば、溝の側壁を規定する層間絶縁膜部分がテーパ状に形成されているので、薄膜形成技術等を用いて当該溝の側壁に蓄積容量の一部を比較的容易に形成することが可能となると共に、溝を開孔した後の工程で溝内に形成される、例えば、ポリシリコン膜、レジスト等が溝内に残ることがない。
【００３４】
尚、層間絶縁膜に溝を開孔する際に、ウエットエッチングをドライエッチング後に又は単独で行うことにより、比較的容易に側壁をテーパ状に形成できる。
【００３５】
本発明の電気光学装置の製造方法は上記課題を解決するために、上述した本発明の電気光学装置の製造方法であって、前記一方の基板上の所定領域に前記遮光膜を形成する工程と、前記一方の基板及び前記遮光膜上に前記層間絶縁膜を堆積する工程と、前記層間絶縁膜上に前記溝に対応するレジストパターンをフォトリソグラフィで形成する工程と、該レジストパターンを介して所定持間のエッチングを行い前記遮光膜に至るまで前記溝を掘る工程と、前記層間絶縁膜上に前記薄膜トランジスタ及び前記走査線を形成すると共に少なくとも前記溝内に前記蓄積容量を形成する工程と、前記薄膜トランジスタ、前記走査線及び前記蓄積容量上に他の層間絶縁膜を介して前記データ線を形成する工程とを含む。
【００３６】
本発明の電気光学装置の製造方法によれば、先ず、一方の基板上の所定領域に、遮光膜が形成される。次に、この遮光膜上及び一方の基板上に、層間絶縁膜が堆積される。次に、この層間絶縁膜上に溝に対応するレジストパターンがフォトリソグラフィにより形成され、更に、このレジストパターンを介しての所定持間のエッチングが行われて、遮光膜に至るまで溝が掘られる。この際、例えばドライエッチングを用いれば、ほぼ露光寸法通りに開孔できる。次に、このように溝が掘られた層間絶縁膜上に、薄膜トランジスタ及び走査線が形成され、少なくとも溝内には、蓄積容量が形成される。最後に、このように形成された薄膜トランジスタ、走査線及び蓄積容量上に、他の層間絶縁膜を介してデータ線が形成される。従って、上述した本発明の第1の電気光学装置を比較的容易に製造することが出来る。
【００３７】
尚、上述の溝を掘る際のエッチング工程において、ウエットエッチング工程をドライエッチング後に又は単独で用いることにより、溝の側壁をテーパ状に形成できる。
【００３８】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにする。
【００３９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。尚、本実施の形態では、電気光学装置の一例として液晶装置を用いて説明する。
【００４０】
（液晶装置の第１実施形態）
本発明による液晶装置の第１実施形態について、特に画像表示領域における構成を中心としてその動作と共に、図１から図３を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４１】
図１において、本実施形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は夫々、画素電極９ａと画素電極９aを制御するためのＴＦＴ３０とからなる。ＴＦＴ３０のソース電極には、画像信号が供給されるデータ線６ａが電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲート電極には、走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレイン電極に電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を介して通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を介して通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、このように蓄積容量７０を形成する方法としては、図１に示すように容量を形成するための配線である容量線３ｂを設けても良いし、前段の走査線３ａとの間で容量を形成してもよい。
【００４２】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置されたＴＦＴ（即ち、図１に示したＴＦＴ３０）が設けられている。
【００４３】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００４４】
また、図中右上がりの斜線で示した領域には、走査線３ａ、容量線３ｂ、データ線６ａ及びＴＦＴの下側を通るように、第１遮光膜１１ａが設けられている。特に、第1遮光膜１１ａは、各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置にも設けられており、当該チャネル領域１ａ’におけるＴＦＴアレイ基板側からの戻り光に対する遮光機能を発揮している。
【００４５】
本実施形態では特に、図２中、太線で囲んだ領域において後述の層間絶縁膜（図３参照）に溝７２が設けられており、その溝７２の内外における容量線３ｂに対向する領域には、蓄積容量が形成されている。より具体的には、半導体層１ａが容量線３ｂに沿って延設されて第1蓄積容量電極１ｆとされており、この第1蓄積容量電極１ｆ及び容量線３ｂの間に半導体層１a上に形成される後述のゲート絶縁膜（図３参照）が延設されてなる誘電体膜が挟持されて、薄膜コンデンサの構造を有する蓄積容量が各画素毎に形成されている。
【００４６】
次に図３の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００４７】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００４８】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００４９】
対向基板２０には、更に図３に示すように、各画素の開口領域以外の領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００５０】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１１及び図１２参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００５１】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００５２】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０のほぼ全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００５３】
本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００５４】
この結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００５５】
尚、図３においてＴＦＴ３０の左右両側に示された蓄積容量７０のうち右側にあるものは、当該ＴＦＴ３０を介して駆動される画素電極９ａと並列接続されており、左側にあるものは、当該ＴＦＴ３０に隣接する（図２で下側に位置する）ＴＦＴを介して駆動される画素電極に並列接続されている。
【００５６】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継しての電気的接続するようにしてもよい。
【００５７】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００５８】
また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極（データ線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５９】
本実施形態では特に、第1層間絶縁膜１２には、図２で太線で囲まれた各領域において、図３に示すように、対向基板２０側から第1遮光膜１１ａに至る溝７２が掘られている。即ち、溝７２は、第１層間絶縁膜１２により側壁が規定されており且つ第１遮光膜１１ａにより底が規定されている。従って、この溝７２の深さは、第１層間絶縁膜１２の膜厚にほぼ等しい。そして、この溝７２内にも蓄積容量７０が形成されている。即ち、溝７２の側壁を規定する第１層間絶縁膜１２部分上及び溝７２の底を規定する第１遮光膜１１ａ部分上に、第１蓄積容量電極１ｆ、誘電体膜としてのゲート絶縁膜２及び第２蓄積容量電極としての容量線３ｂが積層形成されている。従って、溝７２が無い場合と比較して、溝７２の側壁に沿って形成されている分だけ蓄積容量７０の容量値が大きくされている。しかも、溝７２の深さは、第１層間絶縁膜１２の膜厚にほぼ等しいため、各画素に設けられた蓄積容量７０間における容量値のバラツキは、前述した従来技術（特開昭６４−８１２６２号）の如く分厚い基板が途中まで掘られており深さが一定しない溝内に蓄積容量を形成する場合と比較して、格段に小さくて済む。
【００６０】
このように本実施形態によれば、溝７２を利用して３次元的な広がりを持つ蓄積容量７０により十分な容量を確保しつつ、同時に溝７２の深さの不均一に起因した各画素間における容量のバラツキを低減することが出来、最終的に蓄積容量７０の各画素間におけるバラツキに起因した表示ムラを低減できる。尚、このように第１層間絶縁膜１２を対向基板２０側から第１遮光膜１１ａ側まで至る溝７２（貫通溝）は、例えば、後述の製造プロセスで説明するようにエッチングにより容易に形成することが可能であり、特に第１遮光膜１１ａをエッチングしないエッチングガスやエッチング液を用いることにより、第１遮光膜１１ａをエッチングストッパー（エッチング停止材）として機能させることが出来る。これらの結果、第１層間絶縁膜１２のみを貫通して第１遮光膜１１ａが殆ど又は全く掘られていない構造も容易に得られるのである。
【００６１】
このように掘られる溝７２の平面形状は、画素開口率を下げないように各画素の非開口領域内に収まるように溝７２を掘るのであれば、図２に示したように、正方形、長方形等の矩形でもよいし、或いは円形、星型等の任意の形状でよい。矩形であれば、同一容積の溝７２を掘った場合に側壁の面積を相対的に大きく取れるので、容量を増加させる観点から有利である。また、例えば円形であれば、溝７２の角において発生し易いクラックの発生を抑制することができ、当該液晶装置の信頼性や歩留まり向上の観点から有利である。
【００６２】
各画素毎の蓄積容量７０を形成するために掘られる溝の数は、一つでもよいし図２に示したように３つでもよく、更に後述の実施形態の如くに多数でもよい。溝の数を増加させれば、各蓄積容量に対応する溝の側壁の合計面積は増加するので、その増加に応じて各蓄積容量における容量値も増加する。但し、後述の製造プロセスにおけるフォトリソグラフィ工程、エッチング工程等の手間や製造歩留まり、或いは要求される装置性能や仕様を総合的に勘案して、各画素毎に必要な容量を得るに十分なだけ溝を掘り、不必要な溝は掘らないようにするのが好ましい。
【００６３】
また、第１遮光膜１１ａの平面形状は、図２に示したように走査線３ａ及びデータ線６ａに沿った格子状でもよいが、各ＴＦＴ３０毎又は各蓄積容量７０毎に孤立した島状でもよいし、走査線３ａ又はデータ線６ａに沿った縞状でもよい。或いは、各画素毎に、ＴＦＴ３０に対向する第１遮光膜１１ａ部分と溝７２の底を規定する第１遮光膜１１ａ部分とは、図２及び図３に示したように、電気的に接続されていてもよいが、絶縁されていてもよい。更に、図２及び図３に示したように、各ＴＦＴ３０に対向する第１遮光膜部１１ａ部分同士が各画素間で電気的に接続されていてもよいし、絶縁されていてもよい。更にまた、図２及び図３に示したように、各溝７２の底を規定する第１遮光膜１１ａ部分同士が電気的に接続されていてもよいが、絶縁されていてもよい。要するに、当該第１遮光膜１１ａの平面形状は、各ＴＦＴ３０に対向する第1遮光膜１１ａ部分や各溝７２の底を規定する第1遮光膜１１ａ部分を浮遊電位とするのか否か或いは定電位に落とすのか否かや、第１遮光膜１１ａの全部又は一部を定電位配線等の専用配線として又は容量線３ｂや走査線３ａ用の冗長配線として利用するのか否か等の配線事情に応じた平面形状とすればよい。
【００６４】
尚、以上説明した本実施形態では特に、図２及び図３に示すように、蓄積容量７０は夫々、溝７２内に形成された一部から延設されて溝７２外の第１層間絶縁膜１２上にも形成されており、更に、走査線３ａに沿った領域とデータ線６ａ下に位置する領域とに形成されているので、各画素の非開口領域を非常に有効利用して、大容量の蓄積容量が構築される。また、蓄積容量７０を構成する第１蓄積容量電極１ｆは、前述の如く高融点金属からなる導電性の第１遮光膜１１ａと接触しているので、第１蓄積容量電極１ｆへの配線の少なくとも一部として第１遮光膜１１ａを利用することも可能となり、これにより第１蓄積容量電極１ｆに至る配線抵抗を下げることができる。
【００６５】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜と画素スイッチング用ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、画素スイッチング用ＴＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成できる。
【００６６】
以上詳細に説明したように第1実施形態の液晶装置によれば、各画素間における蓄積容量７０の容量のバラツキが小さく且つ各画素における蓄積容量７０の容量が十分に大きいため、画面全体における表示ムラが低減されており高解像度且つ高ドット周波数の画像表示が可能である。しかも、蓄積容量を増大させるために画素開口率を殆ど犠牲にしていないので、画素開口率が高く明るい画像表示が可能である。
【００６７】
（液晶装置の第１実施形態における製造プロセス）
次に、以上のような構成を持つ液晶装置の製造プロセスについて、図４及び図５を参照して説明する。尚、図４及び図５は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００６８】
先ず、図４の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ_２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１０００〜５０００オングストローム程度の層厚、好ましくは約２０００オングストロームの層厚の遮光膜１１を形成する。
【００６９】
次に、工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００７０】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約５０００〜２００００オングストローム、好ましくは約５０００〜１００００オングストロームとする。
【００７１】
或いは、熱酸化膜を形成した後、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに順次堆積し、厚さ約２０００オングストロームの多層構造を持つ第１層間絶縁膜１２を形成してもよい。更に、このようなシリケートガラス膜に重ねて又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラス）をスピンコートして又はＣＭＰ（Chemical Mechanical Polishing）処理を施すことにより、平坦な膜を形成してもよい。このように第１層間絶縁膜１２の上面を平坦化しておけば、後に上側にＴＦＴ３０を形成し易いという利点が得られる。尚、第１層間絶縁膜１２に対し、約９００℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化してもよい。
【００７２】
続いて、図３に示した３次元的な広がりを持つ蓄積容量７０を形成するために、このように形成された第１層間絶縁膜１２のうち図２に太線で示した各矩形領域に、溝７２をエッチングにより開孔する。より具体的には、この第１層間絶縁膜１２上に溝７２を形成すべき各矩形領域に対応するレジストパターンをフォトリソグラフィにより形成し、更に、このレジストパターンを介してのＦ（フッ素）、Ｃｌ（塩素）、Ｂｒ（臭素）等のハロゲンガスを用いた反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより、当該各矩形領域を開孔する。或いは、このようなドライエッチングとウエットエッチングとを組み合わせて、各矩形領域を開孔する。このようなエッチングは、第１層間絶縁膜１２を貫通するだけの所定時間に亘って行われるが、前述のように高融点金属からなる第１遮光膜１１ａは、第１層間絶縁膜１２と比べて非常にエッチングされ難いため、エッチングストッパーとして機能する。即ち、当該エッチング工程によって、第１層間絶縁膜１２の膜厚にほぼ等しい深さの溝７２を比較的容易に形成できる。そして、第１層間絶縁膜１２の膜厚は画像表示領域の全面に渡ってほぼ均一であるため、各溝７２の深さも画像表示領域の全面に渡ってほぼ一定となる。従って、後工程により、各溝７２内に均一性に優れた蓄積容量７０を形成することが可能となる。
【００７３】
尚、このエッチングの際、反応性エッチング、反応性イオンビームエッチング等のような異方性エッチングにより、溝７２を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、溝７２の側壁をテーパ状にできるので、後に溝７２の内外に側壁を跨って形成される蓄積容量７０を構成する各膜が破断し難く、より信頼性の高い蓄積容量７０を形成し易いという利点が得られる。
【００７４】
次に工程（４）に示すように、第１層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜７２時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５００〜２０００オングストロームの厚さ、好ましくは約１０００オングストロームの厚さとなるまで固相成長させる。この際、ｎチャネル型のＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープしても良い。また、ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜を形成しても良い。
【００７５】
続いて、フォトリソグラフィ工程、エッチング工程等により、図２に示した如きチャネル領域１ａ’、第１蓄積容量電極１ｆ等を含む所定パターンを有する半導体層１ａを形成する。
【００７６】
次に工程（５）に示すように、ＴＦＴ３０を構成するチャネル領域１ａ’及び蓄積容量７０を構成する第１蓄積容量電極１ｆ（図３参照）等を含む半導体層１ａを、約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００オングストロームの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、多層構造を持つＴＦＴ３０のゲート絶縁膜２と共に蓄積容量７０用の絶縁膜２を形成する。この結果、半導体層１ａの厚さは、約３００〜１５００オングストロームの厚さ、好ましくは約３５０〜５００オングストロームの厚さとなり、絶縁膜２の厚さは、約２００〜１５００オングストロームの厚さ、好ましくは約３００〜１０００オングストロームの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型ウエーハを使用する場合に熱によるそりを防止することができる。但し、半導体層１ａを熱酸化することのみにより、単一層構造を持つ絶縁膜２を形成してもよい。
【００７７】
尚、工程（５）において特に限定されないが、第１蓄積容量電極１ｆとなる半導体層１ａ部分に、例えば、Ｐイオンをドーズ量約３×１０^１２／ｃｍ^２でドープして、低抵抗化させてもよい。
【００７８】
次に工程（６）に示すように、減圧ＣＶＤ法等によりポリシリコン膜を堆積した後、リン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【００７９】
そして、このように堆積されたポリシリコン膜に対して、フォトリソグラフィ工程、エッチング工程等を施して、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。これらの容量線３ｂ（走査線３ａ）の層厚は、例えば、約３５００オングストロームとされる。
【００８０】
但し、走査線３ａや容量線３ｂを、ポリシリコン膜ではなく、Ａｌ等の金属膜又は金属シリサイド膜から形成してもよいし、若しくはこれらの金属膜又は金属シリサイド膜とポリシリコン膜とを組み合わせて多層に形成してもよい。この場合、走査線３ａを、第１遮光膜１１ａが覆う領域の一分又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、第２遮光膜２３の一部を書略することも可能となる。この場合特に、対向基板２０とＴＦＴアレイ基板１０との張り合わせずれに画素開口率の低下を防ぐことが出来る利点がある。
【００８１】
続いて、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０^１３／ｃｍ^２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【００８２】
次に工程（７）に示すように、ＴＦＴ３０を構成する高濃度ソース領域１ｂ及び高濃度ドレイン領域１ｃを形成するために、走査線３ａよりも幅の広いマスクでレジスト層２０２を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０^１５／ｃｍ^２のドーズ量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパントを用いてドープする。
【００８３】
このように低濃度（工程（６））及び高濃度（工程（７））の２段階のドープにより、ＴＦＴ３０をＬＤＤ構造とすれば、ショートチャネル効果を低減できる利点が得られる。但し、２段階に分けてドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００８４】
また、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路（図示せず）をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用のＴＦＴ３０は半導体層をポリシリコンで形成するので、画素スイッチング用のＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【００８５】
次に図５の工程（８）に示すように、絶縁膜２、走査線３ａ及び容量線３ｂを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約５０００〜１５０００オングストロームが好ましい。そして、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を（図２及び図３参照）反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより開孔する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。このエッチングの際、反応性エッチング、反応性イオンビームエッチング等のような異方性エッチングにより、コンタクトホール５を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール５をテーパ状にできるので、配線接続時における断線を防止できるという利点が得られる。
【００８６】
次に、工程（９）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を、約１０００〜５０００オングストロームの厚さ、好ましくは約３０００オングストロームに堆積した後、フォトリソグラフィ工程、エッチング工程等を施すことにより、データ線６ａを形成する。
【００８７】
次に工程（１０）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約５０００〜１５０００オングストロームが好ましい。尚、第３層間絶縁膜７の形成に際し、シリケートガラス膜等の表面にＣＭＰ処理を施したり、シリケートガラス膜等に代えて又は重ねて有機膜やＳＯＧを形成して、第３層間絶縁膜７の上面を平坦化してもよい。このように平坦化すれば、第３層間絶縁膜７の表面の凹凸により引き起こされる液晶のディスクリネーション（配向不良）を低減できる。
【００８８】
その後、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このエッチングの際、反応性エッチング、反応性イオンビームエッチング等のような異方性エッチングにより、コンタクトホール８を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール８をテーパ状にできるので、配線接続時における断線を防止できるという利点が得られる。
【００８９】
次に工程（１１）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２０００オングストロームの厚さに堆積し、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００９０】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【００９１】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び周辺見切りとしての第３遮光膜（図１１及び図１２参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【００９２】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００オングストロームの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【００９３】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材５２により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００９４】
以上の結果、図１から図３に示した第１実施形態の液晶装置が製造される。
【００９５】
尚、以上説明した製造プロセスにおいて、蓄積容量７０を構成する導電膜（即ち、一対の蓄積容量）とＴＦＴ３０を構成する導電膜（即ち、チャネル領域を含む半導体層及びゲート電極）とは、同一膜からなり、更に、蓄積容量７０を構成する誘電体膜及びＴＦＴ３０を構成するゲート導電膜とは、同一膜からなるので、全体として製造工程の簡略化を図ることができる。但し、蓄積容量と薄膜トランジスタとを相異なる導電膜及び絶縁膜から構成してもよい。このように構成すれば特に、溝７２の側壁を規定する第１層間絶縁膜１２上における成膜工程を含む蓄積容量７０を形成する工程と、平面上に単純な積層構造を持つＴＦＴ３０を形成する工程とを別個に行えるので、夫々の工程を効率的に行うことが出来る。また例えば、各導電膜に適した抵抗値が夫々得られるように別個のイオン打ち込み工程を行うことも可能となる。
【００９６】
（液晶装置の第２実施形態）
本発明による液晶装置の第２実施形態について、図６及び図７を参照して説明する。第２実施形態は、蓄積容量に係る構成が第１実施形態と異なり、その他の部分の構成については第１実施形態と同様である。図６は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図７は、図６のＢ−Ｂ’断面図である。尚、図６及び図７においては、図２及び図３に示した第１実施形態と同様の構成要素には同一の参照符号を付し、その説明は省略する。
【００９７】
図６において、第２実施形態では第１実施形態とは異なり、図中太線で囲まれた溝７２’が、データ線６ａ及び容量線３ｂの方向に対して細かく分断されており、一画素について多数の溝７２’が設けられている。従って、第２実施形態によれば、第１実施形態と比較して、多数の溝７２’の側壁に形成されている分だけ蓄積容量７０’の容量が増加されている。
【００９８】
即ち、図７に示すように、溝７２’の外における第１層間絶縁膜１２上及び溝７２’の底における第１遮光膜１１ａ上のみならず、溝７２’の側壁における第１層間絶縁膜１２上にも、ポリシリコン膜からなる第１蓄積容量電極１ｆ、絶縁膜２及びポリシリコン膜からなる容量線３ｂから薄膜コンデンサ構造が、構築されている。このため、溝７２’の数に応じて、溝７２’の側壁の合計面積が増加し、各画素毎の蓄積容量７０’は、その分だけ増加するのである。
【００９９】
以上説明したように、第２実施形態の液晶装置によれば、同一の基板上面積当たりの蓄積容量を多数の溝７２’を掘ることにより効率的に増加させることが可能となり、画素開口率を低下させることなく蓄積容量を増加させる観点から極めて有利である。
【０１００】
（液晶装置の変形形態）
図８から図１０を参照して以上説明した第１及び第２実施形態の変形形態について説明する。これらの変形形態は、溝内に形成された蓄積容量部分に関する変形形態であり、その他の部分の構成については上述の第１又は第２実施形態と同様であるため、この蓄積容量部分についてのみ説明を加える。尚、図８から図１０は、図３に示したＡ―Ａ’断面図に示された左側の蓄積容量７０に対応する断面図であり、図３に示した第１実施形態と同様の構成要素には同一の参照符号を付し、その説明は省略する。
【０１０１】
図８において、蓄積容量１７０は、少なくとも部分的に、ＴＦＴ３０（図３参照）を構成する導電膜や絶縁膜とは同一膜ではない導電膜及び絶縁膜を用いて、二つの直列接続された薄膜コンデンサ構造を持つように構成されている。即ち、第１絶縁膜１８１は、第１導電膜１９１及び第２導電膜１９２に挟持されており、第２絶縁膜１８２は、第２導電膜１９２及び第３導電膜１９３に挟持されている。そして、これら二つの蓄積容量が、第２導電膜１９２を介して直列接続されて大容量の蓄積容量１７１が溝７２内に構築される。尚、第１絶縁膜１８１又は第２絶縁膜１８２をＴＦＴ３０のゲート絶縁膜２と同一膜から形成してもよく、第１導電膜１９１又は第２導電膜１９２をＴＦＴ３０のチャネル領域を含む半導体膜１ａと同一膜から形成してもよい。或いは、第３導電膜１９３を、容量線３ｂから構成してもよい。図８の変形形態によれば、同一サイズの溝７２内において効率的に蓄積容量を増加させることが出来有利である。
【０１０２】
図９において、蓄積容量１７１は、ＴＦＴ３０を構成する絶縁膜とは同一膜でない絶縁膜１９３を少なくとも溝７２内に設けることにより、溝７２の底における第１遮光膜１１ａ部分から第１蓄積容量電極１ｆが絶縁されるように構成されている。このように構成すれば、蓄積容量７０と第１遮光膜１１ａとを電気的絶縁できるので、蓄積容量７０に係る電位と無関係な電位を有する他の配線等の一部や冗長配線として蓄積容量７０下にある第１遮光膜１１ａ部分を利用することも可能となる。
【０１０３】
図１０において蓄積容量１７２は、溝７２’の側壁を規定する第１層間絶縁膜１２部分がテーパ状に形成されている。このため、前述の製造プロセスの中で、薄膜形成技術等を用いて当該溝７２’の側壁に蓄積容量１７２の一部を比較的容易に形成することが可能となると共に、溝７２’を開孔した後の工程で溝内に形成される、例えば、ポリシリコン膜、レジスト等が溝内に残らないようにできる。尚、このように溝７２’の側壁部分にテーパを付けるためには、例えば、図４に示した工程（３）のエッチング工程において、ドライエッチング後にウエットエッチングを行えばよい。
【０１０４】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施形態の全体構成を図１１及び図１２を参照して説明する。尚、図１１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１２は、図１１のＨ−Ｈ’断面図である。
【０１０５】
図１１及び図１２において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１０６】
以上図１から図１２を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０７】
以上説明した各実施形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１０８】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１０９】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。また、ＴＦＴに限らず、シリコン基板に構成したトランジスタを有する電気光学装置にも有効である。
【０１１０】
上記の実施の形態では液晶装置を用いて説明したが、これに限るものではなく、エレクトロルミネッセンスディスプレイ、プラズマディスプレイ等各種電気光学装置にも適用可能である。
【０１１１】
（電子機器）
次に、以上詳細に説明した液晶装置を備えた電子機器の実施の形態について図１３から図１５を参照して説明する。
【０１１２】
先ず図１３に、このように液晶装置１００を備えた電子機器の概略構成を示す。
【０１１３】
図１３において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１１４】
次に図１４から図１５に、このように構成された電子機器の具体例を各々示す。
【０１１５】
図１４において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１６】
図１５において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１１７】
以上図１４から図１５を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１３に示した電子機器の例として挙げられる。
【０１１８】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【０１１９】
【発明の効果】
本発明の電気光学装置によれば、比較的簡単な構成を用いて、各画素毎に十分に大きく且つ各画素間で均一性の高い蓄積容量を形成することが可能となり、これにより、表示画面全体に渡って表示ムラが低減されており高品位の画像表示が可能な電気光学装置を実現できる。
【０１２０】
更に、本発明の電気光学装置の製造方法によれば、比較的簡単な工程制御により、本発明の電気光学装置を比較的容易に製造することが可能である。
【図面の簡単な説明】
【図１】液晶装置の第１実施形態における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】液晶装置の第１実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図５】液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図６】液晶装置の第２実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図７】図６のＢ−Ｂ’断面図である。
【図８】本発明による液晶装置の一の変形形態において溝内に形成される蓄積容量部分の拡大断面図である。
【図９】本発明による液晶装置の他の変形形態において溝内に形成される蓄積容量部分の拡大断面図である。
【図１０】本発明による液晶装置の他の変形形態において溝内に形成される蓄積容量部分の拡大断面図である。
【図１１】液晶装置の実施形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１２】図１１のＨ−Ｈ’断面図である。
【図１３】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１４】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１５】電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…走査線
３ｂ…容量線（第２蓄積容量電極）
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第３層間絶縁膜
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…第１層間絶縁膜
１６…配向膜
２０…対向基板
３０…画素スイッチング用のＴＦＴ
５０…液晶層
７０、７０’、１７０、１７１、１７２…蓄積容量
７２、７２’…溝[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of an electro-optical device and a method for manufacturing the same as an example of an active matrix driving type liquid crystal device driven by a thin film transistor (hereinafter referred to as TFT (Thin Film Transistor)), and is particularly suitable for a liquid crystal projector or the like. The present invention belongs to the technical field of an electro-optical device of a type in which a light shielding film is provided on the lower side of a TFT and a manufacturing method thereof.
[0002]
[Prior art]
Conventionally, in a TFT active matrix driving type liquid crystal device, scanning signals and data signals are respectively supplied to a plurality of scanning lines and a plurality of data lines at predetermined timings, so-called field or frame scanning is performed, and the entire screen is scanned. An image is displayed. The pixel switching TFT is provided for each pixel corresponding to the intersection of the scanning line and the data line, and becomes conductive when the scanning signal is supplied to the gate, and the source-drain is turned on. A data signal is written to each pixel electrode through the gap. Here, the period during which each TFT is in a conductive state is extremely shorter than a period during which the entire screen is scanned (for example, one field or one frame scanning period). That is, the so-called duty ratio is high. Accordingly, the liquid crystal formed between the pixel electrode and the counter electrode in order to hold the voltage corresponding to the data signal applied to the pixel electrode for a time much longer than the time for which each TFT is turned on. In general, a storage capacitor is provided in parallel with the capacitor. More specifically, a polysilicon film (semiconductor film) that forms the drain region of each TFT is extended to serve as a first storage capacitor electrode, and a gate insulating film formed on the polysilicon film is extended. A capacitor structure in which a second storage capacitor electrode is formed of a dielectric film, and the second storage capacitor electrode is formed of the same film as the conductive film constituting the gate electrode or the scanning line or the data line, and the dielectric film is sandwiched between the first and second storage capacitor electrodes Build up. At the same time, by adopting a structure in which the first and second storage capacitor electrodes are electrically connected to the pixel electrode and the capacitor line, a storage capacitor connected in parallel with the liquid crystal capacitor is provided.
[0003]
With the storage capacitor configured in this way, the voltage of the pixel electrode is held for a time that is, for example, three orders of magnitude longer than the time during which each TFT is turned on. Thereby, even if the duty ratio is low, a liquid crystal device having a high contrast ratio can be realized. In particular, the higher the resolution and the higher the dot frequency, the higher the duty ratio, and thus a larger storage capacity is required.
[0004]
On the other hand, in the technical field of liquid crystal devices, there is a basic request to increase the contrast ratio and brighten the display image. For this reason, the opening area in each pixel (that is, the area through which display light is transmitted in the image display area) is relatively widened, that is, the ratio of the opening area to the entire area (opening area + non-opening area) in each pixel. It is extremely important to increase (hereinafter referred to as “pixel aperture ratio” as appropriate). However, since the region on the substrate where the storage capacitor can be formed as described above is generally limited to the non-opening region of the pixel, increasing the storage capacitor without reducing the pixel aperture ratio is the traditional storage as described above. There are inherent limitations in the capacity configuration.
[0005]
Therefore, in recent years, a groove called “trench” is provided in a region on a substrate where a storage capacitor can be formed, and in this trench, a pair of storage capacitor electrodes having a concave cross-sectional shape and a dielectric sandwiched between these electrodes. A technique for constructing a storage capacitor having a three-dimensional extent by forming a body film (insulating film) has been proposed in Japanese Patent Application Laid-Open No. 64-81262 by the present applicant. According to this technique, the capacitance is formed not only outside the trench and at the bottom of the trench but also along the sidewall of the trench, so that the area of the capacitance increases as a whole, and the capacitance that can be formed in the same substrate region is increased. Can be increased efficiently. More specifically, the trench is opened by etching a TFT array substrate made of quartz or the like. Then, after the opening, a conductive film that becomes the first storage capacitor electrode, a dielectric film (insulating film), and a conductive film that becomes the second storage capacitor electrode are sequentially stacked by a thin film formation technique or the like. The thin film is similarly laminated on the side wall to provide a storage capacitor having such a three-dimensional spread.
[0006]
On the other hand, when this type of liquid crystal device is used as a light valve in a liquid crystal projector or the like, projection light is generally incident from the side of the counter substrate that is disposed to face the TFT array substrate with the liquid crystal layer interposed therebetween. Here, when the projection light is incident on a channel region of a semiconductor layer made of an a-Si (amorphous silicon) film, a p-Si (polysilicon) film, or the like of the TFT of the pixel portion, a photocurrent is generated in the channel region by a photoelectric conversion effect. Occurs, and the transistor characteristics of the TFT deteriorate. Therefore, a light shielding film called a black matrix or a black mask is generally formed on the counter substrate at a position facing each TFT from a metal material such as Cr (chromium) or resin black. This light-shielding film defines functions of each pixel opening region, and functions to improve contrast and prevent color mixture of colors in addition to shielding light from the TFT semiconductor layer.
[0007]
Further, in this type of liquid crystal device, a positive stagger type or coplanar type a-Si or p-Si TFT that adopts a top gate structure (that is, a structure in which a gate electrode is provided above the channel on the TFT array substrate). Is used, it is necessary to prevent a part of the projection light from entering the TFT channel region from the TFT array substrate side as return light by the projection optical system in the liquid crystal projector. Similarly, the projection light passes through the projection optical system after being emitted from the reflected light from the surface of the TFT array substrate when the projection light passes or from other liquid crystal devices when a plurality of liquid crystal devices are used in combination for color. It is also necessary to prevent a part of the incoming projection light from entering the TFT channel region from the TFT array substrate side as return light. For this reason, in Japanese Patent Application Laid-Open No. 9-127497, Japanese Patent Publication No. 3-52611, Japanese Patent Application Laid-Open No. 3-125123, Japanese Patent Application Laid-Open No. 8-171101, etc., a TFT is formed on a TFT array substrate made of a quartz substrate or the like. A liquid crystal device has also been proposed in which a light-shielding film is formed from, for example, an opaque refractory metal at an opposing position (that is, below the TFT).
[0008]
[Problems to be solved by the invention]
However, according to the technique of increasing the storage capacity three-dimensionally by providing the above-described trench, it is possible to increase the storage capacity for each pixel, but it is formed according to the depth of the trench. There will be variations in capacity. That is, when the depth of the trench to be opened differs due to a slight change in the etching conditions, the area of the trench side wall is different, so the capacity of the storage capacitor portion on the side wall is proportional to the area of the side wall. It ends up. That is, in this type of storage capacity, there is a variation in the capacity increase due to the three-dimensional structure. Such a variation in the storage capacity between the pixels leads to a variation in the voltage applied to the liquid crystal between the pixels, which ultimately causes display unevenness in the liquid crystal device. .
[0009]
Conversely, if trenches are not formed in order to suppress such variations in storage capacity, it will be difficult to secure sufficient storage capacity, and a function to reduce crosstalk due to storage capacity and a function to improve contrast ratio will be provided. It will be difficult to make full use. Alternatively, in order to secure a sufficient storage capacity, there is a problem that it is difficult to maintain a high pixel aperture ratio.
[0010]
The present invention has been made in view of the above-described problems, and in a TFT active matrix driving type liquid crystal device, display unevenness is reduced by a sufficiently large storage capacitor for each pixel and high uniformity between pixels. It is an object of the present invention to provide a liquid crystal device capable of displaying a high-quality image and a manufacturing method thereof.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problems, an electro-optical device according to the present invention includes an electro-optical material sandwiched between a pair of substrates, and a plurality of pixel electrodes arranged in a matrix on one of the pair of substrates. A plurality of thin film transistors for driving the plurality of pixel electrodes, a plurality of storage capacitors connected to the plurality of pixel electrodes, a plurality of data lines connected to the plurality of thin film transistors and intersecting each other, and A plurality of scanning lines, a light shielding film provided at a position covering at least a channel region of a semiconductor layer constituting the plurality of thin film transistors and a part of the plurality of storage capacitors as viewed from the one substrate side, Grooves extending from the thin film transistor side to the light shielding film side are provided at locations that are interposed between the light shielding film and the thin film transistor and respectively face a part of the plurality of storage capacitors. And a part of the plurality of storage capacitors is formed on the interlayer insulating film defining the sidewall of the groove and on the light shielding film defining the bottom of the groove, respectively. ing.
In order to solve the above problems, the electro-optical device of the present invention includes an electro-optical material sandwiched between a pair of substrates, and a plurality of substrates arranged in a matrix on one of the pair of substrates. A plurality of thin film transistors each including a pixel electrode and a gate insulating film provided on the semiconductor layer, corresponding to each of the plurality of pixel electrodes;
A plurality of storage capacitors respectively connected to the plurality of pixel electrodes; a plurality of data lines and a plurality of scanning lines respectively connected to the plurality of thin film transistors;
The at least channel region of the semiconductor layer that is interposed between the one substrate and the plurality of thin film transistors and constitutes the plurality of thin film transistors and a part of the plurality of storage capacitors are respectively viewed from the one substrate side. A light shielding film provided at a covering position;
An interlayer insulating film that is interposed between the light-shielding film and the thin-film transistor and has a groove extending from the thin-film transistor side to the light-shielding film side at each location facing a part of the plurality of storage capacitors. And
Part of the plurality of storage capacitors is a first conductive film, a first insulating film, and a second conductive film on the interlayer insulating film that defines the sidewall of the groove and on the light shielding film that defines the bottom of the groove, respectively. Is formed by laminating,
The first conductive film is formed extending from the semiconductor layer, connected to the light shielding film defining the bottom, and the first insulating film is formed of the same film as the gate insulating film.
In order to solve the above problems, the electro-optical device of the present invention includes an electro-optical material sandwiched between a pair of substrates, and a plurality of substrates arranged in a matrix on one of the pair of substrates. A pixel electrode;
A plurality of thin film transistors provided corresponding to each of the plurality of pixel electrodes;
A plurality of storage capacitors respectively connected to the plurality of pixel electrodes;
A plurality of data lines and a plurality of scanning lines which are respectively connected to the plurality of thin film transistors and intersect with each other;
A light-shielding film provided at a position covering at least a channel region of a semiconductor layer constituting the plurality of thin film transistors and a part of the plurality of storage capacitors as viewed from the one substrate side;
An interlayer insulating film that is interposed between the light-shielding film and the thin-film transistor and has a groove extending from the thin-film transistor side to the light-shielding film side at each location facing a part of the plurality of storage capacitors. And
A part of the plurality of storage capacitors is formed on the interlayer insulating film defining the side wall of the groove and on the light shielding film defining the bottom of the groove, respectively.
Each of the plurality of storage capacitors is formed in a region along the scanning line or a region located below the data line on the one substrate, and a plurality of the grooves are arranged side by side.
[0012]
According to the electro-optical device of the present invention, a part of the storage capacitor connected in parallel to the pixel electrode is formed on the interlayer insulating film portion that defines the side wall of the groove (that is, the trench) dug in the interlayer insulating film. It is also formed on the light shielding film portion that defines the bottom of the groove. Needless to say, the other part of the storage capacitor may be formed on the interlayer insulating film outside the trench. As described above, since the storage capacitor is formed even in the groove, it is possible to form a storage capacitor having a larger capacity in a limited region on the substrate as compared with the case without the groove. Here, in particular, since the trench is dug from the thin film transistor side to the light shielding film side, the depth of each trench is substantially or completely matched with the thickness of the interlayer insulation film in a practical sense. It becomes possible. In other words, the depths of the plurality of grooves provided corresponding to the plurality of pixel electrodes are made almost or completely uniform with each other. As a result, it is possible to reduce the variation in the capacity due to the unevenness of the groove depth while securing a sufficient capacity by the storage capacity having a three-dimensional expansion using the groove, and finally the accumulation. Display unevenness due to variations in capacitance between pixels can be reduced.
[0013]
As described above, according to the present invention, compared with the case where a trench is dug in the middle of a thick quartz substrate as in the prior art disclosed in Japanese Patent Application Laid-Open No. 64-81262, the uniformity of the storage capacity formed is markedly greater. It is possible to remarkably reduce display unevenness due to the variation in the storage capacity, and it is possible to satisfactorily display a bright image with a high resolution and a high dot frequency that particularly requires a large storage capacity. Become.
[0014]
The number of grooves in each storage capacitor corresponding to each pixel may be one or plural. If there are a plurality of grooves, the total area of the side walls of the grooves corresponding to each storage capacity increases, so that the capacity of each storage capacity can be increased in accordance with the increase. However, even if the number of grooves is one, the capacity of each storage capacitor increases according to the area of the side wall of one groove. Therefore, the manufacturing process can be complicated and sophisticated by digging more grooves than necessary. It is preferable not to reduce the yield.
[0015]
In one aspect of the electro-optical device of the present invention, each of the plurality of storage capacitors extends from a part formed in the groove and is also formed on the interlayer insulating film outside the groove.
[0016]
According to this aspect, since the storage capacitor is formed across the inside and outside of the groove, a large-capacity storage capacitor having a large three-dimensional extent is constructed.
[0017]
In another aspect of the electro-optical device of the present invention, each of the plurality of storage capacitors is formed in a region along the scanning line and a region located below the data line on the one substrate.
[0018]
According to this aspect, since the storage capacitor is formed in the region along the scanning line and the region located below the data line, the non-opening region that surrounds the pixel opening region in a lattice shape is effectively used to increase the storage capacity. A capacity storage capacity is built.
[0019]
In another aspect of the electro-optical device of the present invention, the plurality of storage capacitors are sequentially stacked on the interlayer insulating film portion that defines the side wall and the light shielding film portion that defines the bottom, respectively. A conductive film, a first insulating film, and a second conductive film are included.
[0020]
According to this aspect, the first insulating film functioning as a dielectric film is sandwiched between the first conductive film functioning as the first storage capacitor electrode and the second conductive film functioning as the second storage capacitor electrode. A concave storage capacitor having a structure is built in the groove. In particular, since the first conductive film is in contact with the light shielding film, if a conductive material such as a refractory metal is used as the light shielding film, at least the wiring to the first conductive film as the first storage capacitor electrode is used. It is possible to use a light shielding film as a part, thereby reducing the wiring resistance to the first conductive film. It is also possible to drop the light shielding film portion facing the first conductive film and the channel region to a constant potential by using the light shielding film as a wiring.
[0021]
In this aspect, each of the plurality of storage capacitors may further include a second insulating film and a third conductive film that are sequentially stacked on the second conductive film.
[0022]
With this configuration, the first and second insulating films are sandwiched between the first and second conductive films and the second and third conductive films, respectively, and are connected in series via the second conductive film. A large capacity storage capacitor with one thin film capacitor structure is built in the groove.
[0023]
In the aspect in which the storage capacitor includes the first conductive film, the first insulating film, and the second conductive film, the plurality of storage capacitors respectively include the interlayer insulating film portion that defines the first conductive film and the sidewall, and the You may further provide the 3rd insulating film interposed between the said light shielding film part which prescribes | regulates a bottom.
[0024]
If comprised in this way, the 1st electrically conductive film as a 1st storage capacity electrode and the light shielding film which prescribes | regulates the bottom of a groove | channel will be electrically insulated mutually. For this reason, it is possible to prevent an adverse effect caused by the potential variation similarly between the first conductive film and the light shielding film. Alternatively, if a conductive material such as a refractory metal is used as the light shielding film, the light shielding film defining the bottom of the groove can be used as a part of the wiring having a potential different from that of the first storage capacitor electrode. It becomes.
[0025]
In the aspect in which the storage capacitor includes the first conductive film, the first insulating film, and the second conductive film, at least one of the first to third conductive films includes the thin film transistor, the data line, and the scan. It may be made of the same film as any one of the plurality of conductive films constituting the line.
[0026]
According to this structure, the storage capacitor and the thin film transistor can be at least partially made of the same conductive film, so that the manufacturing process can be simplified. For example, the same film as the conductive polysilicon film as the semiconductor layer in the thin film transistor is used as the first storage capacitor electrode in the storage capacitor, or the same film as the conductive polysilicon film as the gate electrode in the thin film transistor is used as the storage capacitor. It can be used as a second storage capacitor electrode.
[0027]
Furthermore, in the aspect in which the storage capacitor includes the first conductive film, the first insulating film, and the second conductive film, at least one of the first to third insulating films includes an insulating film that constitutes the thin film transistor, and The thin film transistor, the data line, and the scanning line may be made of the same film as any one of a plurality of insulating films that insulate the thin film transistor, the data line, and the scanning line from each other.
[0028]
According to this structure, the storage capacitor and the thin film transistor can be at least partially made of the same insulating film, so that the manufacturing process can be simplified. For example, a gate insulating film in a thin film transistor can be used as a dielectric film in a storage capacitor.
[0029]
However, the storage capacitor and the thin film transistor may be composed of different conductive films and insulating films. With this configuration, the process of forming the storage capacitor including the film forming process on the interlayer insulating film that defines the sidewall of the groove and the process of forming the thin film transistor having a simple stacked structure can be performed separately. This process can be performed efficiently. In addition, for example, it is possible to perform a separate ion implantation process so that resistance values suitable for each conductive film can be obtained.
[0030]
In another aspect of the present invention, the light shielding film includes at least one of Ti, Cr, W, Ta, Mo, and Pd.
[0031]
According to this aspect, the light-shielding film includes at least one of Ti, Cr, W, Ta, Mo, and Pd, which are opaque refractory metals, and is made of, for example, a simple metal, an alloy, or a metal silicide. Therefore, the light shielding film can be prevented from being destroyed or melted by the high temperature treatment in the TFT forming process performed after the light shielding film forming process on the TFT array substrate.
[0032]
In another aspect of the present invention, the interlayer insulating film portion defining the side wall is formed in a tapered shape.
[0033]
According to this aspect, since the interlayer insulating film portion that defines the side wall of the groove is formed in a tapered shape, a part of the storage capacitor is relatively easily formed on the side wall of the groove using a thin film forming technique or the like. In addition, for example, a polysilicon film, a resist, or the like formed in the groove in a step after opening the groove does not remain in the groove.
[0034]
Note that when the groove is opened in the interlayer insulating film, the side wall can be formed in a tapered shape relatively easily by performing wet etching after dry etching or independently.
[0035]
In order to solve the above problems, an electro-optical device manufacturing method of the present invention is the above-described electro-optical device manufacturing method of the present invention, comprising the step of forming the light-shielding film in a predetermined region on the one substrate. A step of depositing the interlayer insulating film on the one substrate and the light shielding film, a step of forming a resist pattern corresponding to the groove on the interlayer insulating film by photolithography, and a predetermined through the resist pattern Digging the trench to reach the light-shielding film by carrying out intervening etching, forming the thin film transistor and the scanning line on the interlayer insulating film and forming the storage capacitor at least in the trench, Forming the data line on the thin film transistor, the scanning line, and the storage capacitor via another interlayer insulating film.
[0036]
According to the method for manufacturing an electro-optical device of the present invention, first, a light shielding film is formed in a predetermined region on one substrate. Next, an interlayer insulating film is deposited on the light shielding film and one substrate. Next, a resist pattern corresponding to the groove is formed on the interlayer insulating film by photolithography, and further, etching is performed for a predetermined time through the resist pattern, and the groove is dug up to the light shielding film. . At this time, for example, if dry etching is used, the hole can be formed substantially according to the exposure dimension. Next, a thin film transistor and a scanning line are formed on the interlayer insulating film in which the groove is dug in this way, and a storage capacitor is formed at least in the groove. Finally, a data line is formed on the thin film transistor, the scanning line, and the storage capacitor thus formed via another interlayer insulating film. Therefore, the first electro-optical device of the present invention described above can be manufactured relatively easily.
[0037]
In the etching process when digging the groove, the side wall of the groove can be tapered by using the wet etching process after dry etching or independently.
[0038]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In this embodiment, a liquid crystal device will be described as an example of an electro-optical device.
[0040]
(First Embodiment of Liquid Crystal Device)
A first embodiment of a liquid crystal device according to the present invention will be described with reference to FIGS. 1 to 3 together with its operation, particularly focusing on the configuration in an image display area. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display area of a liquid crystal device. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light-shielding films, and the like are formed. FIG. 3 is a cross-sectional view taken along line AA ′ of FIG. It is. In FIG. 3, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing.
[0041]
In FIG. 1, each of a plurality of pixels formed in a matrix that forms an image display area of the liquid crystal device according to the present embodiment includes a pixel electrode 9a and a TFT 30 for controlling the pixel electrode 9a. A data line 6 a to which an image signal is supplied is electrically connected to the source electrode of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. good. Further, the scanning line 3a is electrically connected to the gate electrode of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. Is configured to do. The pixel electrode 9a is electrically connected to the drain electrode of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is closed by closing the TFT 30 as a switching element for a certain period. Is written at a predetermined timing. Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9a are held for a certain period with a counter electrode (described later) formed on a counter substrate (described later). . The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, incident light cannot pass through the liquid crystal part according to the applied voltage. In the normally black mode, the incident light passes through this liquid crystal according to the applied voltage. The light can pass through the portion, and light having a contrast corresponding to the image signal is emitted from the liquid crystal device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. For example, the voltage of the pixel electrode 9a is held by the storage capacitor 70 for a time that is three orders of magnitude longer than the time when the source voltage is applied. Thereby, the holding characteristics are further improved, and a liquid crystal device with a high contrast ratio can be realized. As a method of forming the storage capacitor 70 in this manner, a capacitor line 3b that is a wiring for forming a capacitor may be provided as shown in FIG. 1, or a capacitor may be connected to the preceding scanning line 3a. May be formed.
[0042]
In FIG. 2, on the TFT array substrate of the liquid crystal device, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix, and the vertical and horizontal boundaries of the pixel electrodes 9a are provided. A data line 6a, a scanning line 3a, and a capacitor line 3b are provided along each line. The data line 6a is electrically connected to a source region described later in the semiconductor layer 1a made of a polysilicon film or the like through the contact hole 5, and the pixel electrode 9a is connected to the source layer in the semiconductor layer 1a through the contact hole 8. It is electrically connected to a drain region described later. In addition, the scanning line 3a is disposed so as to face the channel region 1a ′ (the hatched region in the lower right in the drawing) of the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode. Thus, TFTs (that is, the TFTs 30 shown in FIG. 1) in which the scanning line 3a is disposed as a gate electrode in the channel region 1a ′ are provided at the intersections of the scanning line 3a and the data line 6a. ing.
[0043]
Capacitor line 3b has a main line portion extending substantially linearly along scanning line 3a, and a protruding portion protruding upward (in the drawing, upward) along data line 6a from a location intersecting data line 6a. .
[0044]
In addition, in the region indicated by the oblique line rising to the right in the drawing, the first light shielding film 11a is provided so as to pass below the scanning line 3a, the capacitor line 3b, the data line 6a, and the TFT. In particular, the first light shielding film 11a is also provided at a position covering the channel region 1a ′ of each TFT when viewed from the TFT array substrate side, and shields return light from the TFT array substrate side in the channel region 1a ′. It is functioning.
[0045]
In the present embodiment, in particular, a groove 72 is provided in an interlayer insulating film (see FIG. 3), which will be described later, in a region surrounded by a thick line in FIG. 2, and in a region facing the capacitor line 3 b inside and outside the groove 72. A storage capacitor is formed. More specifically, the semiconductor layer 1a is extended along the capacitor line 3b to form the first storage capacitor electrode 1f, and is formed on the semiconductor layer 1a between the first storage capacitor electrode 1f and the capacitor line 3b. A storage film having a structure of a thin film capacitor is formed for each pixel by sandwiching a dielectric film formed by extending a gate insulating film (to be described later) formed (see FIG. 3).
[0046]
Next, as shown in the cross-sectional view of FIG. 3, the liquid crystal device includes a TFT array substrate 10 that constitutes an example of one transparent substrate, and a counter substrate that constitutes an example of the other transparent substrate disposed opposite thereto. 20. The TFT array substrate 10 is made of, for example, a quartz substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. A pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive thin film such as an ITO film (indium tin oxide film). The alignment film 16 is made of an organic thin film such as a polyimide thin film.
[0047]
On the other hand, the counter substrate 20 is provided with a counter electrode (common electrode) 21 over the entire surface thereof, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 20. ing. The counter electrode 21 is made of a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film.
[0048]
The TFT array substrate 10 is provided with a pixel switching TFT 30 that controls switching of each pixel electrode 9a at a position adjacent to each pixel electrode 9a.
[0049]
As shown in FIG. 3, the counter substrate 20 is further provided with a second light shielding film 23 called a black mask or a black matrix in a region other than the opening region of each pixel. For this reason, incident light does not enter the channel region 1a ′ or the LDD (Lightly Doped Drain) regions 1b and 1c of the semiconductor layer 1a of the pixel switching TFT 30 from the counter substrate 20 side. Furthermore, the second light-shielding film 23 has functions such as improving contrast and preventing color mixture of color materials.
[0050]
The TFT array substrate 10 and the counter substrate 20 that are configured as described above and are arranged so that the pixel electrode 9a and the counter electrode 21 face each other are surrounded by a sealing material (see FIGS. 11 and 12) described later. Liquid crystal is sealed in the space, and a liquid crystal layer 50 is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photocurable resin or a thermosetting resin for bonding the two substrates 10 and 20 around them, and is a glass for setting the distance between the two substrates to a predetermined value. Spacers such as fibers or glass beads are mixed.
[0051]
Further, as shown in FIG. 3, a first light shielding film 11 a is provided between the TFT array substrate 10 and each pixel switching TFT 30 at a position facing each pixel switching TFT 30. The first light shielding film 11a is preferably made of a simple metal, an alloy, a metal silicide, or the like containing at least one of Ti, Cr, W, Ta, Mo, and Pd, which are preferably opaque high melting point metals. If comprised from such a material, the 1st light shielding film 11a will not be destroyed or melt | dissolved by the high temperature process in the formation process of the pixel switching TFT30 performed after the formation process of the 1st light shielding film 11a on the TFT array substrate 10 You can Since the first light shielding film 11a is formed, it is possible to prevent the return light from the TFT array substrate 10 from entering the channel region 1a ′ and the LDD regions 1b and 1c of the pixel switching TFT 30 in advance. The characteristics of the pixel switching TFT 30 are not deteriorated by the generation of the photocurrent due to this.
[0052]
Further, a first interlayer insulating film 12 is provided between the first light shielding film 11 a and the plurality of pixel switching TFTs 30. The first interlayer insulating film 12 is provided to electrically insulate the semiconductor layer 1a constituting the pixel switching TFT 30 from the first light shielding film 11a. Furthermore, the first interlayer insulating film 12 has a function as a base film for the pixel switching TFT 30 by being formed on almost the entire surface of the TFT array substrate 10. That is, the TFT array substrate 10 has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to roughness during polishing of the surface of the TFT array substrate 10 and dirt remaining after cleaning. The first interlayer insulating film 12 is, for example, a highly insulating glass such as NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), or a silicon oxide film. It is made of a silicon nitride film or the like. The first interlayer insulating film 12 can also prevent the first light shielding film 11a from contaminating the pixel switching TFT 30 and the like.
[0053]
In the present embodiment, the gate insulating film 2 is extended from a position facing the scanning line 3a and used as a dielectric film, the semiconductor film 1a is extended to serve as the first storage capacitor electrode 1f, and a capacitor facing the first storage capacitor electrode 1f. A storage capacitor 70 is configured by using a part of the line 3b as a second storage capacitor electrode. More specifically, the high-concentration drain region 1e of the semiconductor layer 1a extends below the data line 6a and the scanning line 3a, and an insulating film is formed on the capacitor line 3b that extends along the data line 6a and the scanning line 3a. The first storage capacitor electrode (semiconductor layer) 1f is disposed so as to be opposed to each other. In particular, since the insulating film 2 as a dielectric of the storage capacitor 70 is nothing but the gate insulating film 2 of the TFT 30 formed on the polysilicon film by high-temperature oxidation, it can be made a thin and high withstand voltage insulating film. The capacitor 70 can be configured as a large capacity storage capacitor with a relatively small area.
[0054]
As a result, the space outside the opening area, that is, the area under the data line 6a and the area where the liquid crystal disclination occurs along the scanning line 3a (that is, the area where the capacitor line 3b is formed) is effectively used. The storage capacity of the pixel electrode 9a can be increased.
[0055]
In FIG. 3, the storage capacitor 70 shown on the right and left sides of the TFT 30 on the right side is connected in parallel to the pixel electrode 9 a driven through the TFT 30, and the storage capacitor 70 on the left side is the TFT 30. Is connected in parallel to a pixel electrode driven via a TFT adjacent to (located on the lower side in FIG. 2).
[0056]
In FIG. 3, the pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a, a channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, and scanning. Gate insulating film 2 that insulates line 3a from semiconductor layer 1a, data line 6a, low concentration source region (source side LDD region) 1b and low concentration drain region (drain side LDD region) 1c of semiconductor layer 1a, semiconductor layer 1a High concentration source region 1d and high concentration drain region 1e. A corresponding one of the plurality of pixel electrodes 9a is connected to the high concentration drain region 1e. As will be described later, the source regions 1b and 1d and the drain regions 1c and 1e are doped with n-type or p-type dopants with a predetermined concentration depending on whether an n-type or p-type channel is formed in the semiconductor layer 1a. It is formed by doping. An n-type channel TFT has an advantage of high operating speed, and is often used as a pixel switching TFT 30 which is a pixel switching element. In this embodiment, in particular, the data line 6a is composed of a light-shielding thin film such as a low-resistance metal film such as Al or an alloy film such as metal silicide. A second contact hole 5 leading to the high concentration source region 1d and a contact hole 8 leading to the high concentration drain region 1e are formed on the scanning line 3a, the gate insulating film 2 and the first interlayer insulating film 12, respectively. An interlayer insulating film 4 is formed. The data line 6a is electrically connected to the high concentration source region 1d through the contact hole 5 to the source region 1b. Furthermore, on the data line 6a and the second interlayer insulating film 4, a third interlayer insulating film 7 in which a contact hole 8 to the high concentration drain region 1e is formed is formed. The pixel electrode 9a is electrically connected to the high concentration drain region 1e through the contact hole 8 to the high concentration drain region 1e. The above-described pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 7 thus configured. The pixel electrode 9a and the high-concentration drain region 1e may be electrically connected by relaying the same Al film as the data line 6a or the same polysilicon film as the scanning line 3b.
[0057]
The pixel switching TFT 30 preferably has an LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into the low concentration source region 1b and the low concentration drain region 1c, and the gate electrode 3a is masked. Alternatively, a self-aligned TFT in which impurity ions are implanted at a high concentration to form high concentration source and drain regions in a self-aligning manner may be used.
[0058]
In the present embodiment, the gate electrode (data line 3a) of the pixel switching TFT 30 has a single gate structure in which only one gate electrode is arranged between the source-drain regions 1b and 1e. May be arranged. At this time, the same signal is applied to each gate electrode. Thus, if a TFT is constituted by a dual gate (double gate) or a triple gate or more, a leakage current between the channel and the source-drain region junction can be prevented, and the current at the time of off can be reduced. If at least one of these gate electrodes has an LDD structure or an offset structure, the off-current can be further reduced and a stable switching element can be obtained.
[0059]
In the present embodiment, in particular, the first interlayer insulating film 12 is provided with a trench 72 extending from the counter substrate 20 side to the first light shielding film 11a in each region surrounded by a thick line in FIG. 2, as shown in FIG. It has been. That is, the trench 72 has a side wall defined by the first interlayer insulating film 12 and a bottom defined by the first light shielding film 11a. Accordingly, the depth of the groove 72 is substantially equal to the film thickness of the first interlayer insulating film 12. A storage capacitor 70 is also formed in the groove 72. That is, the first storage capacitor electrode 1f and the gate insulating film 2 as a dielectric film are formed on the first interlayer insulating film 12 defining the sidewall of the groove 72 and the first light shielding film 11a defining the bottom of the groove 72. The capacitor line 3b as the second storage capacitor electrode is laminated. Therefore, compared with the case where there is no groove 72, the capacitance value of the storage capacitor 70 is increased by the amount formed along the side wall of the groove 72. In addition, since the depth of the trench 72 is substantially equal to the film thickness of the first interlayer insulating film 12, the variation in the capacitance value between the storage capacitors 70 provided in each pixel is the above-described prior art (Japanese Patent Laid-Open No. Sho 64-64). Compared to the case where a thick substrate is dug halfway as in No. 81262) and the storage capacitor is formed in a groove where the depth is not constant, it can be much smaller.
[0060]
As described above, according to the present embodiment, a sufficient capacity is ensured by the storage capacitor 70 having a three-dimensional expansion using the groove 72, and at the same time, between the pixels due to the uneven depth of the groove 72. The variation in capacitance in the storage capacitor 70 can be reduced, and finally the display unevenness caused by the variation between the pixels of the storage capacitor 70 can be reduced. In this way, the groove 72 (through groove) extending from the counter substrate 20 side to the first light shielding film 11a side in the first interlayer insulating film 12 is easily formed by etching, for example, as will be described in the manufacturing process described later. In particular, by using an etching gas or an etchant that does not etch the first light shielding film 11a, the first light shielding film 11a can function as an etching stopper (etching stopper). As a result, a structure in which only the first interlayer insulating film 12 is penetrated and the first light shielding film 11a is hardly or not dug can be easily obtained.
[0061]
As shown in FIG. 2, the planar shape of the groove 72 thus dug is square, rectangular as shown in FIG. 2 if the groove 72 is dug so as to fit within the non-opening region of each pixel so as not to lower the pixel aperture ratio. A rectangular shape such as a circular shape or a star shape may be used. The rectangular shape is advantageous from the viewpoint of increasing the capacity because the area of the side wall can be made relatively large when the groove 72 having the same volume is dug. In addition, for example, if it is circular, it is possible to suppress the occurrence of cracks that are likely to occur at the corners of the groove 72, which is advantageous from the viewpoint of improving the reliability and yield of the liquid crystal device.
[0062]
The number of grooves dug to form the storage capacitor 70 for each pixel may be one, three as shown in FIG. 2, or a large number as in the embodiments described later. If the number of grooves is increased, the total area of the side walls of the grooves corresponding to the respective storage capacitors increases, so that the capacitance value in each storage capacitor also increases in accordance with the increase. However, considering the time required for the photolithography process and the etching process in the manufacturing process, which will be described later, the manufacturing yield, and the required device performance and specifications, the groove is sufficient to obtain the necessary capacity for each pixel. It is preferable to dig and not dig unnecessary grooves.
[0063]
The planar shape of the first light shielding film 11a may be a lattice shape along the scanning lines 3a and the data lines 6a as shown in FIG. 2, but may be an island shape isolated for each TFT 30 or each storage capacitor 70. Alternatively, a stripe shape along the scanning line 3a or the data line 6a may be used. Alternatively, for each pixel, the first light shielding film 11a portion facing the TFT 30 and the first light shielding film 11a portion defining the bottom of the groove 72 are electrically connected as shown in FIGS. However, it may be insulated. Further, as shown in FIGS. 2 and 3, the first light shielding film portions 11 a facing the TFTs 30 may be electrically connected between the pixels, or may be insulated. Furthermore, as shown in FIGS. 2 and 3, the first light shielding film 11a portions that define the bottom of each groove 72 may be electrically connected to each other, but may be insulated. In short, the planar shape of the first light-shielding film 11a depends on whether the first light-shielding film 11a part facing each TFT 30 and the first light-shielding film 11a part defining the bottom of each groove 72 are set to a floating potential or a constant potential. Depending on the wiring circumstances, such as whether or not the first light-shielding film 11a is used as a dedicated wiring such as a constant potential wiring or as a redundant wiring for the capacitor line 3b and the scanning line 3a. What is necessary is just to make it the planar shape.
[0064]
In the present embodiment described above, in particular, as shown in FIGS. 2 and 3, the storage capacitor 70 is extended from a part formed in the groove 72, and the first interlayer insulating film outside the groove 72. 12 is formed on a region along the scanning line 3a and a region located below the data line 6a. A capacity storage capacity is built. Further, since the first storage capacitor electrode 1f constituting the storage capacitor 70 is in contact with the conductive first light-shielding film 11a made of a refractory metal as described above, at least the wiring to the first storage capacitor electrode 1f is in contact with the first storage capacitor electrode 1f. It is possible to use the first light shielding film 11a as a part, thereby reducing the wiring resistance reaching the first storage capacitor electrode 1f.
[0065]
The capacitor line 3b and the scanning line 3a are made of the same polysilicon film, and the dielectric film of the storage capacitor 70 and the gate insulating film 2 of the pixel switching TFT 30 are made of the same high-temperature oxide film. The storage capacitor electrode 1f, the channel formation region 1a ′, the source region 1d, the drain region 1e, and the like of the pixel switching TFT 30 are made of the same semiconductor layer 1a. For this reason, the laminated structure formed on the TFT array substrate 10 can be simplified. Further, in the liquid crystal device manufacturing method described later, the capacitor line 3b and the scanning line 3a can be simultaneously formed in the same thin film forming process, and the storage capacitor 70 dielectric films and the gate insulating film 2 can be formed simultaneously.
[0066]
As described above in detail, according to the liquid crystal device of the first embodiment, the variation in the capacity of the storage capacitor 70 between the pixels is small and the capacity of the storage capacitor 70 in each pixel is sufficiently large. Unevenness is reduced, and high resolution and high dot frequency image display is possible. Moreover, since the pixel aperture ratio is hardly sacrificed in order to increase the storage capacity, a bright image display with a high pixel aperture ratio is possible.
[0067]
(Manufacturing process in the first embodiment of the liquid crystal device)
Next, a manufacturing process of the liquid crystal device having the above configuration will be described with reference to FIGS. 4 and 5 are process diagrams showing each layer on the TFT array substrate side in each process corresponding to the AA ′ cross section of FIG.
[0068]
First, as shown in step (1) of FIG. 4, a TFT array substrate 10 such as a quartz substrate or hard glass is prepared. Where preferably N ₂ Annealing is performed in an inert gas atmosphere such as (nitrogen) and at a high temperature of about 900 to 1300 ° C., and pretreatment is performed so as to reduce distortion generated in the TFT array substrate 10 in a high-temperature process to be performed later. That is, the TFT array substrate 10 is heat-treated in advance at the same temperature or higher in accordance with the temperature at which the high temperature treatment is performed at the maximum temperature in the manufacturing process. Then, a metal alloy film such as a metal such as Ti, Cr, W, Ta, Mo and Pd or a metal silicide is sputtered on the entire surface of the TFT array substrate 10 thus processed, and a layer of about 1000 to 5000 angstroms is formed by sputtering. A light shielding film 11 having a thickness, preferably about 2000 angstroms, is formed.
[0069]
Next, as shown in step (2), a resist mask corresponding to the pattern of the first light shielding film 11a (see FIG. 2) is formed on the formed light shielding film 11 by photolithography, and the resist mask is interposed therebetween. Then, the first light shielding film 11a is formed by etching the light shielding film 11.
[0070]
Next, as shown in step (3), TEOS (tetra-ethyl ortho-silicate) gas, TEB (tetra-ethyl boat rate) is formed on the first light-shielding film 11a by, for example, normal pressure or low pressure CVD. ) Gas, TMOP (tetra-methyl-oxy-phosphate) gas, etc. are used to form the first interlayer insulating film 12 made of silicate glass film such as NSG, PSG, BSG, BPSG, silicon nitride film, silicon oxide film or the like. Form. The thickness of the first interlayer insulating film 12 is, for example, about 5000 to 20000 angstroms, preferably about 5000 to 10000 angstroms.
[0071]
Alternatively, after a thermal oxide film is formed, a high-temperature silicon oxide film (HTO film) or a silicon nitride film is sequentially deposited to a relatively thin thickness of about 500 angstroms by a low pressure CVD method or the like, and a multilayer having a thickness of about 2,000 angstroms. A first interlayer insulating film 12 having a structure may be formed. Further, a flat film can be formed by spin coating SOG (spin-on glass: spun glass) or performing a CMP (Chemical Mechanical Polishing) process in place of or in place of such a silicate glass film. Good. By flattening the upper surface of the first interlayer insulating film 12 in this way, there is an advantage that the TFT 30 can be easily formed on the upper side later. Note that the first interlayer insulating film 12 may be planarized by annealing at about 900 ° C. to prevent contamination.
[0072]
Subsequently, in order to form the storage capacitor 70 having the three-dimensional expansion shown in FIG. 3, each rectangular region indicated by a thick line in FIG. 2 in the first interlayer insulating film 12 formed in this way is used. The groove 72 is opened by etching. More specifically, a resist pattern corresponding to each rectangular region in which the groove 72 is to be formed is formed on the first interlayer insulating film 12 by photolithography, and further, F (fluorine) through the resist pattern, The rectangular regions are opened by reactive etching using a halogen gas such as Cl (chlorine) or Br (bromine), or dry etching such as reactive ion beam etching. Alternatively, each rectangular region is opened by combining such dry etching and wet etching. Such etching is performed for a predetermined time only to penetrate the first interlayer insulating film 12, but the first light shielding film 11 a made of a refractory metal as described above is compared with the first interlayer insulating film 12. Therefore, it functions as an etching stopper. In other words, the groove 72 having a depth substantially equal to the film thickness of the first interlayer insulating film 12 can be formed relatively easily by the etching process. Since the film thickness of the first interlayer insulating film 12 is substantially uniform over the entire surface of the image display region, the depth of each groove 72 is also substantially constant over the entire surface of the image display region. Therefore, it is possible to form the storage capacitor 70 having excellent uniformity in each groove 72 by a subsequent process.
[0073]
In this etching, the groove 72 is opened by anisotropic etching such as reactive etching or reactive ion beam etching, which has the advantage that the opening shape can be made substantially the same as the mask shape. . However, if the hole is formed by combining dry etching and wet etching, the side wall of the groove 72 can be tapered, so that each of the films constituting the storage capacitor 70 formed inside and outside the groove 72 and straddling the side wall is broken. This is advantageous in that it is difficult to form the storage capacitor 70 with higher reliability.
[0074]
Next, as shown in step (4), a monosilane gas having a flow rate of about 400 to 600 cc / min on the first interlayer insulating film 12 in a relatively low temperature environment of about 450 to 550 ° C., preferably about 500 ° C., An amorphous silicon film is formed by low pressure CVD (for example, CVD at a pressure of about 20 to 40 Pa) using disilane gas or the like. Thereafter, an annealing process is performed in a nitrogen atmosphere at about 600 to 700 ° C. for about 1 to 72 hours, preferably 4 to 6 hours, so that the polysilicon film 1 has a thickness of about 500 to 2000 angstroms. Preferably, the solid phase growth is performed until the thickness is about 1000 angstroms. At this time, when an n-channel TFT 30 is formed, a dopant of a group V element such as Sb (antimony), As (arsenic), or P (phosphorus) is slightly doped into the channel region by ion implantation or the like. Also good. When the TFT 30 is a p-channel type, a dopant of a group III element such as B (boron), Ga (gallium), or In (indium) may be slightly doped by ion implantation or the like. Note that a polysilicon film may be directly formed by a low pressure CVD method or the like without passing through an amorphous silicon film. Alternatively, a polysilicon film may be formed by implanting silicon ions into a polysilicon film deposited by a low pressure CVD method or the like to make it amorphous (amorphized) and then recrystallizing it by annealing or the like.
[0075]
Subsequently, a semiconductor layer 1a having a predetermined pattern including the channel region 1a ′, the first storage capacitor electrode 1f, and the like as shown in FIG. 2 is formed by a photolithography process, an etching process, and the like.
[0076]
Next, as shown in step (5), the semiconductor layer 1a including the channel region 1a ′ constituting the TFT 30, the first storage capacitor electrode 1f (see FIG. 3) constituting the storage capacitor 70, and the like is about 900-1300 ° C. By thermal oxidation at a temperature of about 1000 ° C., preferably about 300 Å, and a relatively thin thermal oxide silicon film of about 300 Å is formed. Further, a high temperature silicon oxide film (HTO film) or the like is formed by a low pressure CVD method or the like. A silicon nitride film is deposited to a relatively thin thickness of about 500 angstroms, and the insulating film 2 for the storage capacitor 70 is formed together with the gate insulating film 2 of the TFT 30 having a multilayer structure. As a result, the thickness of the semiconductor layer 1a is about 300-1500 angstroms, preferably about 350-500 angstroms, and the insulating film 2 is about 200-1500 angstroms thick, preferably Is about 300 to 1000 angstroms thick. By shortening the high-temperature thermal oxidation time in this way, it is possible to prevent warping due to heat, particularly when using a large wafer of about 8 inches. However, the insulating film 2 having a single layer structure may be formed only by thermally oxidizing the semiconductor layer 1a.
[0077]
Although not particularly limited in the step (5), for example, a dose amount of P ions of about 3 × 10 is applied to the semiconductor layer 1a portion to be the first storage capacitor electrode 1f. ¹² / Cm ² May be doped to reduce the resistance.
[0078]
Next, as shown in step (6), after a polysilicon film is deposited by a low pressure CVD method or the like, phosphorus (P) is thermally diffused to make this polysilicon film conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film may be used.
[0079]
Then, the polysilicon film deposited in this manner is subjected to a photolithography process, an etching process, and the like to form the capacitor line 3b together with the scanning line 3a having a predetermined pattern as shown in FIG. The layer thickness of these capacitor lines 3b (scanning lines 3a) is, for example, about 3500 angstroms.
[0080]
However, the scanning line 3a and the capacitor line 3b may be formed of a metal film such as Al or a metal silicide film instead of the polysilicon film, or a combination of these metal film or metal silicide film and the polysilicon film. And may be formed in multiple layers. In this case, if the scanning line 3a is arranged as a light-shielding film corresponding to one part or all of the region covered by the first light-shielding film 11a, one of the second light-shielding films 23 is obtained due to the light-shielding property of the metal film or the metal silicide film. It is also possible to omit the part. In this case, in particular, there is an advantage that the pixel aperture ratio can be prevented from being lowered due to the misalignment between the counter substrate 20 and the TFT array substrate 10.
[0081]
Subsequently, when the pixel switching TFT 30 shown in FIG. 3 is an n-channel TFT having an LDD structure, scanning is performed in order to first form the low concentration source region 1b and the low concentration drain region 1c in the semiconductor layer 1a. Using the line 3a (gate electrode) as a diffusion mask, a dopant of a group V element such as P is used at a low concentration (for example, 1 to 3 × 10 P ions are added) ¹³ / Cm ² Dope). As a result, the semiconductor layer 1a under the scanning line 3a becomes a channel region 1a ′. The resistance of the capacitor line 3b and the scanning line 3a is also reduced by this impurity doping.
[0082]
Next, as shown in step (7), in order to form the high concentration source region 1b and the high concentration drain region 1c constituting the TFT 30, the resist layer 202 is formed on the scanning line 3a with a mask wider than the scanning line 3a. In the same manner, a dopant of a group V element such as P is also used at a high concentration (for example, P ions are added to 1 to 3 × 10 5. ¹⁵ / Cm ² Dope). Further, when the TFT 30 is of a p-channel type, a group III such as B is formed to form the low concentration source region 1b and the low concentration drain region 1c, the high concentration source region 1d and the high concentration drain region 1e in the semiconductor layer 1a. Doping with elemental dopants.
[0083]
Thus, if the TFT 30 has an LDD structure by two steps of doping at a low concentration (step (6)) and a high concentration (step (7)), an advantage that the short channel effect can be reduced is obtained. However, it is not necessary to dope in two steps. For example, a TFT having an offset structure may be used without doping at a low concentration, or a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the scanning line 3a as a mask. The resistance of the capacitor line 3b and the scanning line 3a is further reduced by doping the impurities.
[0084]
In parallel with the element forming process of these TFTs 30, peripheral circuits (not shown) such as a data line driving circuit and a scanning line driving circuit having a complementary structure composed of an n-channel TFT and a p-channel TFT. May be formed on the periphery of the TFT array substrate 10. As described above, in the present embodiment, the pixel switching TFT 30 has a semiconductor layer formed of polysilicon, so that a peripheral circuit can be formed in almost the same process when the pixel switching TFT 30 is formed, which is advantageous in manufacturing. is there.
[0085]
Next, as shown in step (8) of FIG. 5, the NSG, PSG, and the like are used to cover the insulating film 2, the scanning line 3a, and the capacitor line 3b by using, for example, atmospheric pressure or reduced pressure CVD method or TEOS gas. A second interlayer insulating film 4 made of a silicate glass film such as BSG or BPSG, a silicon nitride film or a silicon oxide film is formed. The layer thickness of the second interlayer insulating film 4 is preferably about 5000 to 15000 angstroms. Then, an annealing process at about 1000 ° C. is performed for about 20 minutes in order to activate the high concentration source region 1d and the high concentration drain region 1e, and then the contact hole 5 with respect to the data line 6a is reacted (see FIGS. 2 and 3). Holes are formed by dry etching such as reactive etching or reactive ion beam etching. Further, contact holes for connecting the scanning lines 3 a and the capacitor lines 3 b to wirings (not shown) are also formed in the second interlayer insulating film 4 by the same process as the contact holes 5. In this etching, opening the contact hole 5 by anisotropic etching such as reactive etching or reactive ion beam etching has an advantage that the opening shape can be made substantially the same as the mask shape. However, if the hole is formed by combining dry etching and wet etching, the contact hole 5 can be tapered, so that an advantage that disconnection at the time of wiring connection can be prevented can be obtained.
[0086]
Next, as shown in step (9), a light-shielding low-resistance metal such as Al, metal silicide, or the like is formed on the second interlayer insulating film 4 by sputtering or the like to a thickness of about 1000 to 5000 angstroms. The data line 6a is formed by performing a photolithography process, an etching process, etc., preferably after deposition at about 3000 angstroms.
[0087]
Next, as shown in step (10), a silicate glass film such as NSG, PSG, BSG, BPSG, or the like is nitrided using, for example, atmospheric pressure or reduced pressure CVD method or TEOS gas so as to cover the data line 6a. A third interlayer insulating film 7 made of a silicon film, a silicon oxide film or the like is formed. The layer thickness of the third interlayer insulating film 7 is preferably about 5000 to 15000 angstroms. When forming the third interlayer insulating film 7, the surface of the silicate glass film or the like is subjected to CMP treatment, or an organic film or SOG is formed instead of or in place of the silicate glass film or the like to form the third interlayer insulating film 7. You may planarize the upper surface of. By flattening in this way, the liquid crystal disclination (defective alignment) caused by the unevenness of the surface of the third interlayer insulating film 7 can be reduced.
[0088]
Thereafter, a contact hole 8 for electrically connecting the pixel electrode 9a and the high concentration drain region 1e is formed by dry etching such as reactive etching or reactive ion beam etching. In this etching, opening the contact hole 8 by anisotropic etching such as reactive etching or reactive ion beam etching has an advantage that the opening shape can be made substantially the same as the mask shape. However, if the hole is formed by combining dry etching and wet etching, the contact hole 8 can be tapered, so that an advantage that disconnection at the time of wiring connection can be prevented can be obtained.
[0089]
Next, as shown in step (11), a transparent conductive thin film such as an ITO film is deposited on the third interlayer insulating film 7 by a sputtering process or the like to a thickness of about 500 to 2000 angstroms, and photolithography is performed. The pixel electrode 9a is formed by a process, an etching process, or the like. When the liquid crystal device is used for a reflective liquid crystal device, the pixel electrode 9a may be formed from an opaque material having a high reflectance such as Al.
[0090]
Subsequently, after applying a polyimide alignment film coating solution on the pixel electrode 9a, the alignment film 16 (see FIG. 3) is subjected to a rubbing process so as to have a predetermined pretilt angle and in a predetermined direction. Is formed.
[0091]
On the other hand, for the counter substrate 20 shown in FIG. 3, a glass substrate or the like is first prepared, and the second light-shielding film 23 and the third light-shielding film (see FIGS. 11 and 12) as a peripheral part are sputtered with, for example, metal chromium. Then, it is formed through a photolithography process and an etching process. The second and third light shielding films may be formed of a material such as resin black in which carbon or Ti is dispersed in a photoresist in addition to a metal material such as Cr, Ni, or Al.
[0092]
Thereafter, a counter electrode 21 is formed by depositing a transparent conductive thin film such as ITO on the entire surface of the counter substrate 20 to a thickness of about 500 to 2000 angstroms by sputtering or the like. Further, after applying a polyimide-based alignment film coating solution over the entire surface of the counter electrode 21, the alignment film 22 (see FIG. 3) is formed by performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle. It is formed.
[0093]
Finally, the TFT array substrate 10 on which the respective layers are formed as described above and the counter substrate 20 are bonded together with a sealing material 52 so that the alignment films 16 and 22 face each other, and a space between the two substrates is obtained by vacuum suction or the like. Further, for example, a liquid crystal formed by mixing a plurality of types of nematic liquid crystals is sucked to form a liquid crystal layer 50 having a predetermined thickness.
[0094]
As a result, the liquid crystal device of the first embodiment shown in FIGS. 1 to 3 is manufactured.
[0095]
In the manufacturing process described above, the conductive film (that is, a pair of storage capacitors) constituting the storage capacitor 70 and the conductive film (that is, the semiconductor layer including the channel region and the gate electrode) constituting the TFT 30 are the same film. Further, since the dielectric film constituting the storage capacitor 70 and the gate conductive film constituting the TFT 30 are made of the same film, the manufacturing process can be simplified as a whole. However, the storage capacitor and the thin film transistor may be composed of different conductive films and insulating films. With this configuration, in particular, the step of forming the storage capacitor 70 including the film forming step on the first interlayer insulating film 12 that defines the side wall of the groove 72 and the TFT 30 having a simple laminated structure on the plane are formed. Since each process can be performed separately, each process can be performed efficiently. In addition, for example, it is possible to perform a separate ion implantation process so that resistance values suitable for each conductive film can be obtained.
[0096]
(Second Embodiment of Liquid Crystal Device)
A second embodiment of the liquid crystal device according to the present invention will be described with reference to FIGS. The second embodiment differs from the first embodiment in the configuration related to the storage capacity, and the configuration of other parts is the same as that in the first embodiment. 6 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light-shielding films, and the like are formed. FIG. 7 is a cross-sectional view taken along line BB ′ of FIG. It is. 6 and 7, the same reference numerals are assigned to the same components as those in the first embodiment shown in FIGS. 2 and 3, and the description thereof is omitted.
[0097]
In FIG. 6, in the second embodiment, unlike the first embodiment, a groove 72 ′ surrounded by a thick line in the drawing is finely divided with respect to the direction of the data line 6a and the capacitor line 3b. A number of grooves 72 'are provided. Therefore, according to the second embodiment, as compared with the first embodiment, the capacity of the storage capacitor 70 ′ is increased by the amount formed on the side walls of the multiple grooves 72 ′.
[0098]
That is, as shown in FIG. 7, not only on the first interlayer insulating film 12 outside the groove 72 ′ and on the first light shielding film 11a at the bottom of the groove 72 ′, but also on the side wall of the groove 72 ′. A thin film capacitor structure is also constructed on the first capacitor electrode 1 f made of a polysilicon film, the insulating film 2, and a capacitor line 3 b made of a polysilicon film. For this reason, the total area of the side walls of the groove 72 ′ increases according to the number of the grooves 72 ′, and the storage capacitor 70 ′ for each pixel increases accordingly.
[0099]
As described above, according to the liquid crystal device of the second embodiment, the storage capacity per area on the same substrate can be efficiently increased by digging a large number of grooves 72 ', and the pixel aperture ratio can be increased. This is extremely advantageous from the viewpoint of increasing the storage capacity without reducing it.
[0100]
(Modified form of liquid crystal device)
A modification of the first and second embodiments described above with reference to FIGS. 8 to 10 will be described. These modifications are modifications relating to the storage capacitor portion formed in the groove, and the configuration of the other portions is the same as in the first or second embodiment described above, so only this storage capacitor portion will be described. Add 8 to 10 are cross-sectional views corresponding to the storage capacitor 70 on the left side shown in the AA ′ cross-sectional view shown in FIG. 3, and have the same configuration as that of the first embodiment shown in FIG. Elements are given the same reference numerals, and descriptions thereof are omitted.
[0101]
In FIG. 8, the storage capacitor 170 is formed of two thin films connected in series using a conductive film and an insulating film that are not the same film as the conductive film and the insulating film constituting the TFT 30 (see FIG. 3). It is configured to have a capacitor structure. That is, the first insulating film 181 is sandwiched between the first conductive film 191 and the second conductive film 192, and the second insulating film 182 is sandwiched between the second conductive film 192 and the third conductive film 193. These two storage capacitors are connected in series via the second conductive film 192, and a large storage capacitor 171 is built in the groove 72. Note that the first insulating film 181 or the second insulating film 182 may be formed of the same film as the gate insulating film 2 of the TFT 30, and the first conductive film 191 or the second conductive film 192 is a semiconductor film including the channel region of the TFT 30. You may form from the same film | membrane as 1a. Or you may comprise the 3rd electrically conductive film 193 from the capacitive line 3b. According to the modification of FIG. 8, the storage capacity can be increased efficiently in the groove 72 of the same size, which is advantageous.
[0102]
In FIG. 9, the storage capacitor 171 is provided with an insulating film 193 that is not the same film as the insulating film constituting the TFT 30 in at least the groove 72, so that the first storage capacitor electrode is formed from the first light shielding film 11 a portion at the bottom of the groove 72. Iff is configured to be insulated. With this configuration, the storage capacitor 70 and the first light-shielding film 11a can be electrically insulated. Therefore, the storage capacitor 70 can be used as a part of other wiring having a potential unrelated to the potential related to the storage capacitor 70 or as a redundant wiring. It is also possible to use the first light shielding film 11a portion below.
[0103]
In FIG. 10, in the storage capacitor 172, the first interlayer insulating film 12 portion defining the side wall of the groove 72 ′ is tapered. For this reason, in the manufacturing process described above, a part of the storage capacitor 172 can be relatively easily formed on the side wall of the groove 72 ′ by using a thin film forming technique or the like, and the groove 72 ′ is opened. It is possible to prevent, for example, a polysilicon film, a resist, or the like formed in the groove in the step after forming the hole, from remaining in the groove. In order to taper the side wall portion of the groove 72 ′ in this way, for example, wet etching may be performed after dry etching in the etching process of the step (3) shown in FIG.
[0104]
(Overall configuration of liquid crystal device)
The overall configuration of each embodiment of the liquid crystal device configured as described above will be described with reference to FIGS. 11 is a plan view of the TFT array substrate 10 as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 12 is a cross-sectional view taken along the line HH ′ of FIG.
[0105]
11 and 12, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and is made of the same or different material as the second light-shielding film 23, for example, in parallel to the inside thereof. A third light shielding film 53 is provided as a peripheral parting. In a region outside the sealing material 52, a data line driving circuit 101 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing and a mounting terminal 102 are provided along one side of the TFT array substrate 10. A scanning line driving circuit 104 for driving the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuit 101 may be arranged on both sides along the side of the image display area. For example, the odd-numbered data lines 6a supply an image signal from a data line driving circuit arranged along one side of the image display area, and the even-numbered data lines extend along the opposite side of the image display area. Alternatively, an image signal may be supplied from a data line driving circuit arranged in this manner. If the data lines 6a are driven in a comb-like shape in this way, the area occupied by the data line driving circuit can be expanded, so that a complicated circuit can be configured. Further, on the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display area. Further, at least one corner portion of the counter substrate 20 is provided with a conductive material 106 for electrical conduction between the TFT array substrate 10 and the counter substrate 20. Then, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 14 is fixed to the TFT array substrate 10 by the sealing material 52. On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104 and the like, a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, and a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance to the image signal to 6a, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed. Good.
[0106]
In the embodiments described above with reference to FIGS. 1 to 12, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, on a TAB (tape automated bonding substrate). The driving LSI mounted on the TFT array substrate 10 may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. Further, for example, the TN (twisted nematic) mode, the STN (super TN) mode, and the D-STN (double- A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as an STN mode or a normally white mode / normally black mode.
[0107]
Since the liquid crystal device in each of the embodiments described above is applied to a color liquid crystal projector, three liquid crystal devices are used as RGB light valves, and each panel is connected to a dichroic mirror for RGB color separation. The light of each color that has been decomposed is incident as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 together with the protective film in a predetermined region facing the pixel electrode 9a where the second light shielding film 23 is not formed. In this way, the liquid crystal device according to each embodiment can be applied to a color liquid crystal device such as a direct-view type or a reflective type color liquid crystal television other than the liquid crystal projector. Furthermore, a microlens may be formed on the counter substrate 20 so as to correspond to one pixel. In this way, a bright liquid crystal device can be realized by improving the collection efficiency of incident light. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 20. According to this counter substrate with a dichroic filter, a brighter color liquid crystal device can be realized.
[0108]
In the liquid crystal device in each of the embodiments described above, incident light is incident from the counter substrate 20 side as in the conventional case. However, since the first light shielding film 11a is provided, the incident light is incident from the TFT array substrate 10 side. Light may be incident and emitted from the counter substrate 20 side. That is, even when the liquid crystal device is attached to the liquid crystal projector in this way, it is possible to prevent light from entering the channel region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a and display a high-quality image. Is possible. Heretofore, in order to prevent reflection on the back side of the TFT array substrate 10, it has been necessary to separately arrange an anti-reflection AR-coated polarizing plate or attach an AR film. However, in each embodiment, since the first light-shielding film 11a is formed between the surface of the TFT array substrate 10 and at least the channel region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a, such an AR film is formed. There is no need to use a polarizing plate or an AR film, or to use an AR-treated substrate of the TFT array substrate 10 itself. Therefore, according to each embodiment, the material cost can be reduced, and it is very advantageous that the yield is not lowered due to dust, scratches, etc. when the polarizing plate is attached. In addition, since the light resistance is excellent, even when a bright light source is used or polarization conversion is performed by a polarization beam splitter to improve light use efficiency, image quality degradation such as crosstalk due to light does not occur.
[0109]
In addition, the switching element provided in each pixel has been described as a normal staggered type or coplanar type polysilicon TFT, but other types of TFTs such as an inverted staggered type TFT and an amorphous silicon TFT are also used. Each embodiment is effective. Further, the present invention is not limited to the TFT, but is effective for an electro-optical device having a transistor formed on a silicon substrate.
[0110]
Although the liquid crystal device has been described in the above embodiment, the present invention is not limited to this, and can be applied to various electro-optical devices such as an electroluminescence display and a plasma display.
[0111]
(Electronics)
Next, an embodiment of an electronic apparatus provided with the liquid crystal device described in detail above will be described with reference to FIGS.
[0112]
First, FIG. 13 shows a schematic configuration of an electronic apparatus including the liquid crystal device 100 as described above.
[0113]
In FIG. 13, the electronic apparatus includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit that tunes and outputs an image signal, and the like. Based on this, display information such as an image signal in a predetermined format is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a serial-parallel conversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is input based on a clock signal. Digital signals are sequentially generated from the displayed information and output to the drive circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies predetermined power to the above-described circuits. Note that the drive circuit 1004 may be mounted on the TFT array substrate constituting the liquid crystal device 100, and in addition to this, the display information processing circuit 1002 may be mounted.
[0114]
Next, specific examples of the electronic apparatus configured in this way are shown in FIGS.
[0115]
In FIG. 14, a liquid crystal projector 1100 as an example of an electronic device prepares three liquid crystal display modules including the liquid crystal device 100 in which the drive circuit 1004 described above is mounted on a TFT array substrate. It is configured as a projector used as 100G and 100B. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. The light is divided into B and led to the light valves 100R, 100G, and 100B corresponding to the respective colors. At this time, in particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.
[0116]
In FIG. 15, a laptop personal computer (PC) 1200 compatible with multimedia, which is another example of an electronic device, includes the above-described liquid crystal device 100 in a top cover case, and further includes a CPU, a memory, a modem, and the like. And a main body 1204 in which a keyboard 1202 is incorporated.
[0117]
In addition to the electronic devices described above with reference to FIGS. 14 to 15, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, an engineering workstation ( EWS), a mobile phone, a video phone, a POS terminal, a device provided with a touch panel, and the like are examples of the electronic device shown in FIG.
[0118]
As described above, according to the present embodiment, it is possible to realize various electronic devices including a liquid crystal device capable of high-quality image display with high manufacturing efficiency.
[0119]
【The invention's effect】
According to the electro-optical device of the present invention, it is possible to form a storage capacitor that is sufficiently large for each pixel and has high uniformity between the pixels by using a relatively simple configuration. An electro-optical device capable of displaying high-quality images with reduced display unevenness throughout.
[0120]
Further, according to the electro-optical device manufacturing method of the present invention, the electro-optical device of the present invention can be manufactured relatively easily by relatively simple process control.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of pixels in a matrix that form an image display area in a first embodiment of a liquid crystal device.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light shielding films and the like are formed in the first embodiment of the liquid crystal device.
FIG. 3 is a cross-sectional view taken along the line AA ′ in FIG.
FIG. 4 is a process diagram (part 1) illustrating a manufacturing process of the liquid crystal device in order.
FIG. 5 is a process diagram (part 2) illustrating the manufacturing process of the liquid crystal device in order.
FIG. 6 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light shielding films and the like are formed in a second embodiment of the liquid crystal device.
7 is a cross-sectional view taken along the line BB ′ of FIG.
FIG. 8 is an enlarged cross-sectional view of a storage capacitor portion formed in a groove in one modification of the liquid crystal device according to the present invention.
FIG. 9 is an enlarged cross-sectional view of a storage capacitor portion formed in a groove in another modification of the liquid crystal device according to the present invention.
FIG. 10 is an enlarged cross-sectional view of a storage capacitor portion formed in a groove in another modification of the liquid crystal device according to the present invention.
FIG. 11 is a plan view of the TFT array substrate in the embodiment of the liquid crystal device as viewed from the side of the counter substrate together with each component formed thereon.
12 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 13 is a block diagram showing a schematic configuration of an embodiment of an electronic apparatus according to the present invention.
FIG. 14 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
FIG. 15 is a front view showing a personal computer as another example of the electronic apparatus.
[Explanation of symbols]
1a ... Semiconductor layer
1a '... channel region
1b: low concentration source region (source side LDD region)
1c: Low concentration drain region (drain side LDD region)
1d ... High concentration source region
1e ... High concentration drain region
1f: first storage capacitor electrode
2 ... Gate insulation film
3a ... scan line
3b: Capacitance line (second storage capacitor electrode)
4. Second interlayer insulating film
5 ... Contact hole
6a ... Data line
7 ... Third interlayer insulating film
8 ... Contact hole
9a: Pixel electrode
10 ... TFT array substrate
11a ... 1st light shielding film
12 ... 1st interlayer insulation film
16 ... Alignment film
20 ... Counter substrate
30 ... TFT for pixel switching
50 ... Liquid crystal layer
70, 70 ′, 170, 171, 172... Storage capacity
72, 72 '... groove

Claims

An electro-optical material is sandwiched between a pair of substrates, and a plurality of pixel electrodes arranged in a matrix on one of the pair of substrates;
A plurality of thin film transistors provided corresponding to each of the plurality of pixel electrodes and having a gate insulating film on the semiconductor layer;
A plurality of storage capacitors respectively connected to the plurality of pixel electrodes;
The at least channel region of the semiconductor layer that is interposed between the one substrate and the plurality of thin film transistors and constitutes the plurality of thin film transistors and a part of the plurality of storage capacitors are respectively viewed from the one substrate side. A light shielding film provided at a covering position;
An interlayer insulating film that is interposed between the light-shielding film and the thin-film transistor and has a groove extending from the thin-film transistor side to the light-shielding film side at each location facing a part of the plurality of storage capacitors. And
Part of the plurality of storage capacitors is a first conductive film, a first insulating film, and a second conductive film on the interlayer insulating film that defines the sidewall of the groove and on the light shielding film that defines the bottom of the groove, respectively. Is formed by laminating,
The first conductive film is formed extending from the semiconductor layer, connected to the light shielding film defining the bottom of the trench, and the first insulating film is formed of the same film as the gate insulating film An electro-optical device.

2. The electro-optic according to claim 1, wherein each of the plurality of storage capacitors extends from a part formed in the groove and is also formed on the interlayer insulating film outside the groove. apparatus.

An electro-optical material is sandwiched between a pair of substrates, and a plurality of pixel electrodes arranged in a matrix on one of the pair of substrates;
A plurality of thin film transistors provided corresponding to each of the plurality of pixel electrodes;
A plurality of storage capacitors respectively connected to the plurality of pixel electrodes;
A plurality of data lines and a plurality of scanning lines which are respectively connected to the plurality of thin film transistors and intersect with each other;
A light-shielding film provided at a position covering at least a channel region of a semiconductor layer constituting the plurality of thin film transistors and a part of the plurality of storage capacitors as viewed from the one substrate side;
An interlayer insulating film that is interposed between the light-shielding film and the thin-film transistor and has a groove extending from the thin-film transistor side to the light-shielding film side at each location facing a part of the plurality of storage capacitors. And
A part of the plurality of storage capacitors is formed on the interlayer insulating film defining the side wall of the groove and on the light shielding film defining the bottom of the groove, respectively.
The plurality of storage capacitors are respectively formed in an area along the scanning line and an area located below the data line on the one substrate.

An electro-optical material is sandwiched between a pair of substrates, and a plurality of pixel electrodes arranged in a matrix on one of the pair of substrates;
A plurality of thin film transistors provided corresponding to each of the plurality of pixel electrodes;
A plurality of storage capacitors respectively connected to the plurality of pixel electrodes;
A light-shielding film provided at a position covering at least a channel region of a semiconductor layer constituting the plurality of thin film transistors and a part of the plurality of storage capacitors as viewed from the one substrate side;
An interlayer insulating film that is interposed between the light-shielding film and the thin-film transistor and has a groove extending from the thin-film transistor side to the light-shielding film side at each location facing a part of the plurality of storage capacitors. And
Part of the plurality of storage capacitors is a first conductive film, a first insulating film, and a second conductive film on the interlayer insulating film that defines the sidewall of the groove and on the light shielding film that defines the bottom of the groove, respectively. Is formed by laminating,
The electro-optical device, further comprising a second insulating film and a third conductive film, wherein the plurality of storage capacitors are sequentially stacked on the second conductive film.

The plurality of storage capacitors each further include a third insulating film interposed between the first conductive film, an interlayer insulating film defining the side wall, and a light shielding film defining the bottom. Item 5. The electro-optical device according to Item 4.

An electro-optical material is sandwiched between a pair of substrates, and a plurality of pixel electrodes arranged in a matrix on one of the pair of substrates;
A plurality of thin film transistors provided corresponding to each of the plurality of pixel electrodes;
A plurality of storage capacitors respectively connected to the plurality of pixel electrodes;
A light-shielding film provided at a position covering at least a channel region of a semiconductor layer constituting the plurality of thin film transistors and a part of the plurality of storage capacitors as viewed from the one substrate side;
An interlayer insulating film that is interposed between the light-shielding film and the thin-film transistor and has a groove extending from the thin-film transistor side to the light-shielding film side at each location facing a part of the plurality of storage capacitors. And
Part of the plurality of storage capacitors is a first conductive film, a first insulating film, and a second conductive film on the interlayer insulating film that defines the sidewall of the groove and on the light shielding film that defines the bottom of the groove, respectively. Is formed by laminating,
Each of the plurality of storage capacitors further includes a third insulating film interposed between the first conductive film, an interlayer insulating film defining the side wall, and a light shielding film defining the bottom. Optical device.

The at least one of the first to third conductive films is formed of the same film as any one of a plurality of conductive films constituting the thin film transistor, the data line, and the scanning line. 6. The electro-optical device according to any one of items 1 to 5.

An electro-optical material is sandwiched between a pair of substrates, and a plurality of pixel electrodes arranged in a matrix on one of the pair of substrates;
A plurality of thin film transistors provided corresponding to each of the plurality of pixel electrodes;
A plurality of storage capacitors respectively connected to the plurality of pixel electrodes;
A plurality of data lines and a plurality of scanning lines which are respectively connected to the plurality of thin film transistors and intersect with each other;
A light-shielding film provided at a position covering at least a channel region of a semiconductor layer constituting the plurality of thin film transistors and a part of the plurality of storage capacitors as viewed from the one substrate side;
An interlayer insulating film that is interposed between the light-shielding film and the thin-film transistor and has a groove extending from the thin-film transistor side to the light-shielding film side at each location facing a part of the plurality of storage capacitors. And
Part of the plurality of storage capacitors is a first conductive film, a first insulating film, and a second conductive film on the interlayer insulating film that defines the sidewall of the groove and on the light shielding film that defines the bottom of the groove, respectively. Is formed by laminating,
The first insulating film is formed of the same film as any one of an insulating film constituting the thin film transistor and a plurality of insulating films that mutually insulate the thin film transistor, the data line, and the scanning line. Optical device.

The electro-optical device according to claim 1, wherein the light shielding film includes at least one of Ti, Cr, W, Ta, Mo, and Pd.

The electro-optical device according to claim 1, wherein the interlayer insulating film defining the side wall is formed in a tapered shape.

An electro-optical material is sandwiched between a pair of substrates, and a plurality of pixel electrodes arranged in a matrix on one of the pair of substrates;
A plurality of thin film transistors provided corresponding to each of the plurality of pixel electrodes;
A plurality of storage capacitors respectively connected to the plurality of pixel electrodes;
A plurality of data lines and a plurality of scanning lines which are respectively connected to the plurality of thin film transistors and intersect with each other;
A light-shielding film provided at a position covering at least a channel region of a semiconductor layer constituting the plurality of thin film transistors and a part of the plurality of storage capacitors as viewed from the one substrate side;
An interlayer insulating film that is interposed between the light-shielding film and the thin-film transistor and has a groove extending from the thin-film transistor side to the light-shielding film side at each location facing a part of the plurality of storage capacitors. And
A part of the plurality of storage capacitors is formed on the interlayer insulating film defining the side wall of the groove and on the light shielding film defining the bottom of the groove, respectively.
Each of the plurality of storage capacitors is formed in a region along the scanning line or a region located under the data line on the one substrate.
An electro-optical device, wherein a plurality of the grooves are arranged side by side.

A method of manufacturing the electro-optical device according to claim 1,
Forming the light shielding film in a predetermined region on the one substrate;
Depositing the interlayer insulating film on the one substrate and the light shielding film;
Forming a resist pattern corresponding to the groove on the interlayer insulating film by photolithography;
Etching the predetermined gap through the resist pattern and digging the groove until reaching the light shielding film;
Forming the thin film transistor and the scanning line on the interlayer insulating film and forming the storage capacitor at least in the trench;
Forming the data line on the thin film transistor, the scanning line, and the storage capacitor via another interlayer insulating film, and a method for manufacturing the electro-optical device.

An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 11.