JP3741079B2 - 表示装置および携帯端末 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置および携帯端末に関し、特に表示部の各画素に表示信号を書き込むデジタル方式水平駆動回路に基準電圧選択型ＤＡ変換回路を用いた表示装置および当該表示装置を画面表示部として搭載した携帯端末に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ(electroluminescence) 表示装置に代表されるフラットパネル型表示装置の分野では、近年、パネルの狭額縁化、薄型化を図るために、画素がマトリクス状に配置されてなる表示部と同じ透明絶縁基板上に、当該表示部を駆動する周辺の駆動回路を一体的に搭載するいわゆる駆動回路一体型表示装置の開発が進められている。
【０００３】
表示装置の周辺駆動回路としては、表示部の各画素を行単位で選択する垂直駆動回路や、その選択された行の各画素に対して表示データを書き込む水平駆動回路が代表的なものとして挙げられる。また、水平駆動回路は、アナログ方式とデジタル方式とに大別される。デジタル方式の水平駆動回路は、デジタル表示信号をアナログ表示信号に変換するＤＡ変換回路を内蔵することになる。ＤＡ変換回路としては、階調数に対応した複数の基準電圧を基準電圧発生回路で生成し、これら複数の基準電圧の中からデジタル表示信号に対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型ＤＡ変換回路が知られている。
【０００４】
基準電圧発生回路の基本形を図９に示す。この基本形に係る基準電圧発生回路１００は、抵抗分割（抵抗分圧）を用いた構成となっている。すなわち、階調数をｎとすると、第１基準電位ＶＡと第２基準電位ＶＢとの間の電圧を、直列に接続されたｎ−１個の抵抗Ｒ１〜Ｒｎ−１によって分圧する。これにより、各分圧点からｎ−２個の基準電圧Ｖ１〜Ｖｎ−２が得られる。そして、基準電位ＶＡを基準電圧Ｖ０、基準電位ＶＢを基準電圧Ｖｎ−１とすることで、計ｎ個の基準電圧Ｖ０〜Ｖｎ−１を発生することになる。
【０００５】
なお、図９に示す基準電圧発生回路１００は、液晶表示装置に搭載される場合の構成となっている。液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化するのを防ぐために、表示信号の極性をある周期で反転させる交流反転駆動が採られている。そのため、基準電圧発生回路１００では、その交流反転に同期して交互に発生するタイミングパルスφ１，φ２によってスイッチＳＷ１〜ＳＷ４をオン（閉）／オフ（開）させるようになっている。
【０００６】
この基準電圧発生回路１００においては、交流反転のある反転タイミングでタイミングパルスφ１が発生すると、スイッチＳＷ１，ＳＷ４がオンするため、第１基準電位ＶＡとして正側電源電圧ＶＣＣが、第２基準電位ＶＢとして負側電源電圧ＶＳＳ（例えば、グランドレベル）がそれぞれ与えられる。次の反転タイミングでタイミングパルスφ２が発生すると、スイッチＳＷ２，ＳＷ３がオンするため、第１基準電位ＶＡとして負側電源電圧ＶＳＳが、第２基準電位ＶＢとして正側電源電圧ＶＣＣがそれぞれ与えられる。
【０００７】
【発明が解決しようとする課題】
ところで、駆動回路一体型表示装置を構成する場合、限られた大きさの基板上に各種の駆動回路を搭載することになるので、基準電圧発生回路１００の基板上の配置位置が制約される。特に、表示部の上下に水平駆動回路を配置する構成を採る場合には、上下の水平駆動回路から等距離の位置、必然的に表示部の横の中間位置が基準電圧発生回路１００の基板上の配置位置となる。
【０００８】
一方、基板外部から表示データ、マスタークロックＭＣＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、電源電圧ＶＣＣ，ＶＳＳを基板内部に入力する入力パッド部は表示部の上下一方側の基板端部に設けられることになる。このため、基準電圧発生回路１００を特に表示部の横の中間位置に配置する場合、電源電圧ＶＣＣ，ＶＳＳの電源ラインを入力パッド部から基準電圧発生回路１００まで基板内を引き回さざるを得なくなり、またその配線長も長くなってしまう。そして、この電源ラインの基板内の引き回しにより、電源ラインの配線抵抗が大きくなる。
【０００９】
図１０に示すように、ＶＣＣ電源ラインの配線抵抗をＲｖｃｃ、ＶＳＳ電源ラインの配線抵抗をＲｖｓｓとした場合、これら配線抵抗Ｒｖｃｃ，Ｒｖｓｓの存在により、抵抗Ｒ１〜Ｒｎ−１に流れる直流電流をＩｒｅｆとすると、図１１の波形図に示すように、基準電位ＶＡ，ＶＢがＩｒｅｆ×Ｒｖｃｃの電圧分α、またはＩｒｅｆ×Ｒｖｓｓの電圧分βだけ低下することになる。なお、配線抵抗Ｒｖｃｃ，Ｒｖｓｓには、スイッチＳＷ１〜ＳＷ４のスイッチング抵抗も含まれるものとする。
【００１０】
ここで、基準電位ＶＡである基準電圧Ｖ０は黒レベル（黒電圧）として、基準電位ＶＢである基準電圧Ｖｎ−１は白レベル（白電圧）として用いられる。したがって、ＶＣＣ，ＶＳＳ電源ラインの基板内の引き回しにより基準電位ＶＡ，ＶＢが低下すると、黒レベルもしくは白レベルが低下するため、コントラスト比が低下し、画質が著しく悪化することになる。ノーマリホワイトモードの液晶表示装置の場合は、黒レベルの低下が特に画質の低下をもたらす。
【００１１】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、表示部と同一基板上に基準電圧発生回路を搭載する場合であっても、充分なコントラスト比を確保することで、高画質の画像表示が可能な表示装置および当該表示装置を画面表示部として搭載した携帯端末を提供することにある。
【００１２】
【課題を解決するための手段】
本発明による表示装置は、透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、同じ透明絶縁基板上に前記表示部と共に搭載され、階調数分の複数の基準電圧を発生する基準電圧発生回路とを備え、前記基準電圧発生回路が、透明絶縁基板上の異なる領域に配置された黒レベル用、白レベル用もしくは黒レベル用と白レベル用の第１電圧発生回路と、他階調用の第２電圧発生回路とからなり、第１電圧発生回路が電源を基板外部から基板内部に入力する入力部の近傍に配置された構成となっている。この表示装置は、ＰＤＡ（Personal Digital Assistants）や携帯電話機に代表される携帯端末に、その画面表示部として搭載される。
【００１３】
上記構成の表示装置または当該表示装置を画面表示部として搭載した携帯端末において、第１電圧発生回路は電源電圧ＶＣＣまたはＶＳＳをそのまま黒レベル用、白レベル用もしくは黒レベル用と白レベル用の基準電圧として出力するだけのものであることから、回路構成が簡単で、回路規模としては極めて小さなものである。したがって、第１電圧発生回路については、第２電圧発生回路と違って透明絶縁基板上の配置位置に制約を受けることがなく、任意の位置に配置が可能であるため、電源を基板外部から基板内部に入力する入力部（入力パッド部）の近傍にも簡単に配置できる。第１電圧発生回路を当該入力部の近傍に配置することで、第１電圧発生回路の電源ラインを、第２電圧発生回路に電源を供給する電源ラインに対して入力部近傍または基板外部で接続できる。これにより、第１電圧発生回路の電源ラインを、基板内を引き回さなくて済み、その配線長も極めて短くなるため、配線抵抗の抵抗値は無視できる程度の小さなものとなる。その結果、黒レベル用、白レベル用もしくは黒レベル用と白レベル用の基準電圧の配線抵抗に起因する電圧低下がなくなるため、充分なコントラスト比を確保できる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
［第１実施形態］
図１は、本発明の第１実施形態に係る駆動回路一体型表示装置、例えば液晶表示装置の構成例を示すブロック図である。図１において、透明絶縁基板、例えばガラス基板１１上には、画素がマトリクス状に配置されてなる表示部（画素部）１２が形成されている。ガラス基板１１は、もう一枚のガラス基板と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネル（ＬＣＤパネル）を構成している。
【００１６】
表示部１２における画素の構成の一例を図２に示す。マトリクス状に配置された画素２０の各々は、画素トランジスタであるＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
【００１７】
この画素構造において、ＴＦＴ２１はゲート電極がゲート線（走査線）２４に接続され、ソース電極がデータ線（信号線）２５に接続されている。液晶セル２２は対向電極がＶＣＯＭ線２６に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、ＶＣＯＭ線２６を介してコモン電圧ＶＣＯＭ（ＶＣＯＭ電位）が各画素共通に与えられる。保持容量２３は他方の電極（対向電極側の端子）がＣＳ線２７に対して各画素共通に接続されている。
【００１８】
ここで、ＩＨ（Ｈは水平期間）反転駆動または１Ｆ（Ｆはフィールド期間）反転駆動を行う場合には、各画素に書き込まれる表示信号は、ＶＣＯＭ電位を基準として極性反転を行うことになる。また、ＶＣＯＭ電位の極性を１Ｈ周期または１Ｆ周期で反転させるＶＣＯＭ反転駆動をＩＨ反転駆動または１Ｆ反転駆動と併用する場合は、ＣＳ線５７に与えられるＣＳ電位の極性もＶＣＯＭ電位に同期して交流反転する。ただし、本実施形態に係る液晶表示装置は、ＶＣＯＭ反転駆動に限られるものではない。なお、ＶＣＯＭ電位とＣＳ電位はほぼ同電位であるため、本明細書においては、ＶＣＯＭ電位およびＣＳ電位を総称してコモン電位と呼ぶものとする。
【００１９】
再び図１において、表示部１２と同一のガラス基板１１上には、例えば、表示部１２の上下側に水平（Ｈ）ドライバ（水平駆動回路）１４Ａ，１４Ｂが、表示部１２の右側に垂直（Ｖ）ドライバ（垂直駆動回路）１５が、表示部１２の左側に基準電圧発生回路１６，１７およびその制御回路１８がそれぞれ周辺の駆動回路として搭載されている。ただし、ここでは、周辺の駆動回路として一部を例示したに過ぎず、これらに限られるものではない。これら周辺の駆動回路は、表示部１２の画素トランジスタと共に、低温ポリシリコンあるいはＣＧ(Continuous Grain;連続粒界結晶)シリコンを用いて作製される。
【００２０】
上記構成の駆動回路一体型液晶表示装置において、水平ドライバ１４Ａは、例えば、水平シフトレジスタ１４１、データサンプリングラッチ部１４２、第２ラッチ部１４３、レベルシフタ１４４およびＤＡ（デジタル−アナログ）変換回路（ＤＡＣ）１４５を有するデジタルドライバ構成となっている。水平ドライバ１４Ｂについても、水平ドライバ１４Ａと全く同じ構成となっている。
【００２１】
水平シフトレジスタ１４１は、タイミング発生回路（図示せず）から供給される水平スタートパルスＨＳＴに応答してシフト動作を開始し、当該タイミング発生回路から供給される水平クロックパルスＨＣＫに同期して１水平期間に順次転送していくサンプリングパルスを生成する。データサンプリングラッチ部１４２は、水平シフトレジスタ１４１で生成されたサンプリングパルスに同期して、基板外部から入力され、インターフェース回路（図示せず）を介して表示データＤａｔａを１水平期間で順次サンプリングしラッチする。
【００２２】
このラッチされた１ライン分のデジタルデータは、水平ブランキング期間に第２ラッチ部１４３に一括して移される。第２ラッチ部１４３からは、１ライン分のデジタルデータが一斉に出力される。この出力された１ライン分のデジタルデータは、レベルシフタ１４４でレベルアップされてＤＡ変換回路１４５に与えられ、ここでアナログ表示信号に変換される。ＤＡ変換回路１４５から出力される１ライン分のアナログ表示信号は、表示部１２の水平方向画素数ｎに対応して配線されたデータ線２５−１〜２５−ｎに出力される。ＤＡ変換回路１４５については、後でさらに詳細に説明する。
【００２３】
垂直ドライバ１５は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ１５において、垂直シフトレジスタは、タイミング発生回路（図示せず）から供給される垂直スタートパルスＶＳＴに応答してシフト動作を開始し、当該タイミング発生回路から供給される垂直クロックパルスＶＣＫに同期して１垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、表示部１２の垂直方向画素数ｍに対応して配線されたゲート線２４−１〜２４−ｍにゲートバッファを通して順次出力される。
【００２４】
この垂直ドライバ１５による垂直走査により、走査パルスがゲート線２４−１〜２４−ｍに順次出力されると、表示部１２の各画素が行（ライン）単位で順に選択される。そして、この選択された１ライン分の画素に対して、ＤＡ変換回路１４５から出力される１ライン分のアナログ表示信号がデータ線２５−１〜２５−ｎを経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、１画面分の画表示が行われる。
【００２５】
ここで、ＤＡ変換回路１４５についてさらに詳細に説明する。本実施形態に係る液晶表示装置では、ＤＡ変換回路１４５として、複数の基準電圧の中からデジタル表示信号に対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型ＤＡ変換回路が用いられる。この基準電圧選択型ＤＡ変換回路の構成の一例を図３に示す。
【００２６】
ここでは、図面の簡略化のために、表示データを３ビットｂ２，ｂ１，ｂ０とし、この３ビットの表示データによって８階調のアナログ表示信号に変換する場合を例に挙げて示している。したがって、本ＤＡ変換回路には、８階調分の８つの基準電圧Ｖ０〜Ｖ７が与えられることになる。本ＤＡ変換回路は、表示部１２のデータ線２５-１〜２５-ｎに対応して設けられ、３ビットの表示データの各ビットｂ２，ｂ１，ｂ０の論理の組み合わせにしたがって、８つの基準電圧Ｖ０〜Ｖ７の中から１つを選択し、アナログ表示信号として対応するデータ線に供給する。
【００２７】
この基準電圧選択型ＤＡ変換回路に与える複数の基準電圧を発生するために、基準電圧発生回路１６，１７が設けられている。基準電圧発生回路１６は、黒レベル用の基準電圧を発生するためのものである。基準電圧発生回路１７は、黒レベル以外の他階調用の基準電圧を発生するためのものである。これら基準電圧発生回路１６，１７は、ガラス基板１１上の異なる領域に配置されている。具体的には、黒レベル用基準電圧発生回路１６が、表示部１２の上下一方側の基板端部に設けられる入出力パッド部１８の近傍に配置される一方、他階調用基準電圧発生回路１７が、水平ドライバ１４Ａ，１４Ｂからほぼ等距離の位置となる表示部１２の横の中間位置に配置される。
【００２８】
入出力パッド部１８には、表示データ、マスタークロックＭＣＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、電源電圧ＶＣＣ，ＶＳＳなどが基板外部から与えられる。このうち、電源電圧ＶＣＣ，ＶＳＳは、入出力パッド部１８と他階調用基準電圧発生回路１７との間に基板内の引き回しによって配線される電源ラインＬ１によって他階調用基準電圧発生回路１７に供給される。図面上では、電源ラインＬ１を１本として示しているが、実際には、ＶＣＣラインとＶＳＳラインの２本である。
【００２９】
この電源ラインＬ１の入出力パッド部１８の近傍位置（図中、Ａ点）には、黒レベル用基準電圧発生回路１６の電源ラインＬ２が接続されている。そして、入出力パッド部１８から電源ラインＬ１に入力された電源電圧ＶＣＣ，ＶＳＳが、電源ラインＬ１の途中（図中、Ａ点）で電源ラインＬ２にも入力され、この電源ラインＬ２によって黒レベル用基準電圧発生回路１６に供給される。電源ラインＬ２についても、電源ラインＬ１と同様に、ＶＣＣラインとＶＳＳラインの２本である。
【００３０】
図４は、黒レベル用基準電圧発生回路１６の具体的な構成の一例を示す回路図である。同図から明らかなように、電源電圧ＶＣＣを入力とするスイッチＳＷ１１と、電源電圧ＶＳＳを入力とするスイッチＳＷ１２とから構成されている。これらスイッチＳＷ１１，ＳＷ１２は、液晶の交流駆動に対応して設けられたものであり、当該交流駆動に同期して制御回路１８から交互に出力されるタイミングパルスφ１，φ２によってオン／オフ駆動されることで、電源電圧ＶＣＣまたは電源電圧ＶＳＳを黒レベル用の基準電圧Ｖ０として出力する。
【００３１】
図４から明らかなように、黒レベル用基準電圧発生回路１６は２つのスイッチＳＷ１１，ＳＷ１２を有するだけの極めて簡単な回路構成となっている。したがって、その回路規模は極めて小さなものであり、後で具体的な構成について説明する他階調用基準電圧発生回路１７と違ってガラス基板１１上の配置位置に制約を受けることがなく、任意の位置に配置が可能であり、入出力パッド部１８の近傍にも簡単に配置することができる。
【００３２】
図５は、他階調用基準電圧発生回路１７の具体的な構成の一例を示す回路図である。同図から明らかなように、他階調用基準電圧発生回路１７は、抵抗分割回路構成となっている。すなわち、階調数をｎとすると、第１基準電位ＶＡと第２基準電位ＶＢとの間の電圧を、直列に接続されたｎ−１個の抵抗Ｒ１〜Ｒｎ−１によって分圧する。これにより、各分圧点からｎ−２個の基準電圧Ｖ１〜Ｖｎ−２が得られる。そして、基準電位ＶＢを白レベル用の基準電圧Ｖｎ−１とすることで、計ｎ−１個の基準電圧Ｖ１〜Ｖｎ−１を黒レベル以外の階調用として発生することになる。
【００３３】
また、黒レベル用基準電圧発生回路１６と同様に、液晶の交流駆動に対応して第１基準電位ＶＡ側に２つのスイッチＳＷ２１，ＳＷ２２が、第２基準電位ＶＢ側に２つのスイッチＳＷ２３，ＳＷ２４がそれぞれ設けられている。これらスイッチＳＷ２１〜ＳＷ２４は、交流駆動に同期して制御回路１８から交互に出力されるタイミングパルスφ１，φ２によってオン／オフ駆動される。
【００３４】
具体的には、交流反転のある反転タイミングでタイミングパルスφ１が出力されると、スイッチＳＷ２１，ＳＷ２４がオンするため、第１基準電位ＶＡとして正側電源電圧ＶＣＣが、第２基準電位ＶＢとして負側電源電圧ＶＳＳ（例えば、グランドレベル）がそれぞれ与えられる。次の反転タイミングでタイミングパルスφ２が出力されると、スイッチＳＷ２２，ＳＷ２３がオンするため、第１基準電位ＶＡとして負側電源電圧ＶＳＳが、第２基準電位ＶＢとして正側電源電圧ＶＣＣがそれぞれ与えられる。
【００３５】
上記構成の他階調用基準電圧発生回路１７において抵抗Ｒ１〜Ｒｎ−１の抵抗材料として、トランジスタのゲート配線材料を用いることができる。ゲート配線は、Ｍｏ（モリブデン）などの金属で形成されることが多く、抵抗値のばらつきが小さいという特長を持っている。抵抗Ｒ１〜Ｒｎ−１の抵抗値のばらつきが小さければ、大きな抵抗値で作成することが可能であるため、電源ラインＬ１の配線抵抗に起因する基準電圧Ｖ１〜Ｖｎ−１に対する影響を少なくすることができる。なお、白レベル用の基準電圧Ｖｎ−１については、先述したコモン電位、即ちＶＣＯＭ電位およびＣＳ電位として用いることができる。
【００３６】
上述したように、本実施形態に係る駆動回路一体型液晶表示装置においては、黒レベル用基準電圧発生回路１６を入出力パッド部１８の近傍に配置し、黒レベル用基準電圧発生回路１６の電源ラインＬ２を他階調用基準電圧発生回路１７の電源ラインＬ１に対して入出力パッド部１８の近傍位置で接続する構成を採っていることで、電源ラインＬ２については基板内を引き回さなくて済み、その配線長を極めて短くできるため、電源ラインＬ２の配線抵抗の抵抗値は無視できる程度の小さなものとなる。その結果、黒レベル用基準電圧Ｖ０の配線抵抗に起因する電圧低下がなくなるため、充分なコントラスト比を確保できる。
【００３７】
一方、他階調用基準電圧発生回路１７については、電源ラインＬ１の配線抵抗の影響を受けて、基準電位ＶＡ，ＶＢが低下することになるが、ここで発生される基準電圧は中間調用であるため、黒レベルが低下する場合と違って実用上問題になることはない。ただし、ＶＣＣラインとＶＳＳラインの配線抵抗が大きく異なると、交流反転に同期して電源電圧ＶＣＣと電源電圧ＶＳＳとをスイッチングしたとき、各階調に対応する基準電圧がＶＣＯＭ電位に対して高低対称にならなくなる。
【００３８】
そこで、他階調用基準電圧発生回路１７側の電源ラインＬ１については、ＶＣＣラインとＶＳＳラインの各配線抵抗の抵抗値が一致するように配線するのが好ましい。これらＶＣＣ，ＶＳＳラインの各抵抗値を一致させるためには、両者の配線幅と基板内の引き回し距離をできるだけ一致させるようにレイアウトするのが好ましい。これにより、各階調に対応する基準電圧をＶＣＯＭ電位に対して高低対称にすることができる。その結果、中間調における焼き付き現象や信頼性劣化を防ぐことができる。なお、ＶＣＣ，ＶＳＳラインの各抵抗値が完全に一致していなくても、約２０％以下の誤差で収まるように配線できれば、中間調における焼き付き現象や信頼性劣化に対して問題とならない範囲に、基準電圧がＶＣＯＭ電位に対して高低非対称のレベル差を抑えることができる。
【００３９】
なお、本実施形態では、黒レベル用基準電圧発生回路１６を他階調用基準電圧発生回路１７と分離して入出力パッド部１８の近傍に配置し、黒レベル用基準電圧発生回路１６の電源ラインＬ２を他階調用基準電圧発生回路１７の電源ラインＬ１に対して入出力パッド部１８の近傍位置で接続する場合を例に挙げて説明したが、白レベル用基準電圧発生回路を他階調用基準電圧発生回路と分離して入出力パッド部１８の近傍に配置し、白レベル用基準電圧発生回路の電源ラインを他階調用基準電圧発生回路の電源ラインに対して入出力パッド部１８の近傍位置で接続するようにしても良く、また黒レベル用と白レベル用の両方の基準電圧発生回路について同様の構成を採ることも可能である。
【００４０】
一般に、ノーマリホワイトモードの液晶表示装置の場合には、黒レベル用もしくは黒レベル用白レベル用の両者の基準電圧発生回路を他階調用基準電圧発生回路と分離するのが効果的であり、ノーマリブラックモードの液晶表示装置の場合には、白レベル用もしくは黒レベル用白レベル用の両者の基準電圧発生回路を他階調用基準電圧発生回路と分離するのが効果的であると言える。
【００４１】
また、本実施形態では、黒レベル用基準電圧発生回路１６の電源ラインＬ２を他階調用基準電圧発生回路１７の電源ラインＬ１に対して入出力パッド部１８の近傍位置で接続するとしたが、入出力パッド部１８を経由して基板外部で電源ラインに接続するようにしても良く、この場合にも電源ラインＬ２については基板内を引き回さなくて済み、その配線長を短くできるため、電源ラインＬ２の配線抵抗を無視できる程度に抑えることができる。
【００４２】
さらに、本実施形態では、表示素子として液晶セルを用いてなる液晶表示装置に適用した場合を例に挙げて説明したが、この適用例に限られものではなく、表示素子としてＥＬ(electroluminescence；エレクトロルミネッセンス)素子を用いてなるＥＬ表示装置など、表示部と同一の基板上にデータ処理回路を搭載してなる表示装置全般に適用可能である。
【００４３】
ところで、一般に、ＶＣＯＭ電位およびＣＳ電位は、ノーマリホワイトモードの液晶表示装置の場合には白レベル用の基準電圧Ｖｎ−１、ノーマリブラックモードの液晶表示装置の場合には黒レベル用の基準電圧Ｖ０と同じであることが多い。そのため、先述したように、基準電圧Ｖ０〜Ｖｎ−１を発生するための基準電圧発生回路を、ＶＣＯＭ電位およびＣＳ電位を生成する回路として兼用することが多かった。
【００４４】
しかしこの場合、本実施形態に係る液晶表示装置を例に挙げると、ＶＣＯＭ電位およびＣＳ電位は、他階調用基準電圧発生回路１７の抵抗分割回路に流れる直流電流Ｉｒｅｆおよび電源ラインＬ１の基板内引き回しによる配線抵抗に起因する基準電位ＶＡ，ＶＢの電圧ドロップの影響を受けてしまい、コントラストを悪化させる原因となる。この点に着目してなされたのが、以下に説明する第２実施形態に係る駆動回路一体型液晶表示装置である。
【００４５】
［第２実施形態］
図６は、本発明の第２実施形態に係る駆動回路一体型液晶表示装置の構成例を示すブロック図であり、図中、図１と同等部分については同一符号を付して示している。
【００４６】
図６において、黒レベル用基準電圧発生回路１６を他階調用基準電圧発生回路１７と分離して入出力パッド部１８の近傍に配置し、黒レベル用基準電圧発生回路１６の電源ラインＬ２を他階調用基準電圧発生回路１７の電源ラインＬ１に対して入出力パッド部１８の近傍位置で接続している点については、第１実施形態に係る液晶表示装置の場合と同じである。
【００４７】
これに加えて、本実施形態に係る液晶表示装置においては、他階調用基準電圧発生回路１７を、ＶＣＯＭ電位およびＣＳ電位の総称であるコモン電位（先述したように、本明細書では、ＶＣＯＭ電位およびＣＳ電位を総称してコモン電位と呼ぶことにしている）を生成する回路（以下、コモン電位生成回路と記す）として兼用するのではなく、コモン電位生成回路３１を他階調用基準電圧発生回路１７と分離した構成を採っている。
【００４８】
図７に、コモン電位生成回路３１の具体的な構成例を示す。このコモン電位生成回路１９は、先述した黒レベル用基準電圧発生回路１６と基本的に同じ構成となっている。すなわち、電源電圧ＶＣＣを入力とするスイッチＳＷ３１と、電源電圧ＶＳＳを入力とするスイッチＳＷ３２とを有し、これらスイッチＳＷ３１，ＳＷ３２を交流駆動に同期して制御回路１８から交互に出力されるタイミングパルスφ２，φ１によってオン／オフ駆動することで、電源電圧ＶＣＣまたは電源電圧ＶＳＳをコモン電位、即ちＶＣＯＭ電位およびＣＳ電位として出力する構成となっている。
【００４９】
図７から明らかなように、コモン電位生成回路３１は、黒レベル用基準電圧発生回路１６と同様に、２つのスイッチＳＷ３１，ＳＷ３２を有するだけの極めて簡単な回路構成となっている。したがって、その回路規模は極めて小さなものであり、ガラス基板１１上の配置位置に制約を受けることがなく、任意の位置に配置が可能であり、入出力パッド部１８の近傍にも簡単に配置することができる。そして、コモン電位生成回路３１の電源ラインＬ３を他階調用基準電圧発生回路１７の電源ラインＬ１に対して入出力パッド部１８の近傍位置（図中、Ｂ点）で接続する。
【００５０】
ここで、ＶＣＯＭ電位としては、ＣＳ電位とほぼ同じ振幅の交流電圧が用いられる。ただし、実際には、図２の画素回路において、データ線５４からＴＦＴ５１を通して液晶セル５２の画素電極に信号を書き込む際に、寄生容量などに起因してＴＦＴ５１で電圧降下が生じることから、ＶＣＯＭ電位としては、その電圧降下分だけＤＣシフトした交流電圧を用いる必要がある。このＶＣＯＭ電位のＤＣシフトを、例えば基板外部に設けられたＶＣＯＭ調整回路３２が担う。
【００５１】
コモン電位生成回路３１で生成されたＣＳ電位は、表示部１２の各画素回路に直接与えられ、またＣＳ電位と同電位のＶＣＯＭ用電位が入出力パッド部１８から一度基板外部に出力され、ＶＣＯＭ調整回路３２に供給される。ＶＣＯＭ調整回路３２は、例えばコンデンサＣ、抵抗ＲおよびＤＣ電源Ｖから構成され、コモン電位生成回路３１で生成されたＶＣＯＭ用電位のＤＣレベルを調整（ＤＣシフト）して実際のＶＣＯＭ電位を得る。このＶＣＯＭ電位は、入出力パッド部１８から再度基板内に入力され、表示部１２の各画素回路に与えられる。
【００５２】
上述したように、本実施形態に係る駆動回路一体型液晶表示装置においては、コモン電位生成回路３１を他階調用基準電圧発生回路１７と分離するとともに、入出力パッド部１８の近傍に配置し、コモン電位生成回路３１の電源ラインＬ３を他階調用基準電圧発生回路１７の電源ラインＬ１に対して入出力パッド部１８の近傍位置で接続する構成を採っていることで、電源ラインＬ３については基板内を引き回さなくて済み、その配線長が極めて短くて済むため、電源ラインＬ３の配線抵抗の抵抗値は無視できる程度の小さなものとなる。
【００５３】
これにより、ＶＣＯＭ電位およびＣＳ電位は、他階調用基準電圧発生回路１７の抵抗分割回路に流れる直流電流Ｉｒｅｆおよび電源ラインＬ１の基板内引き回しによる配線抵抗に起因する基準電位ＶＡ，ＶＢの電圧ドロップの影響を受けることはなく、しかも電源ラインＬ３の配線抵抗の抵抗値も無視できる程度に小さく、電源ラインＬ３の配線抵抗に起因する電圧ドロップもないため、コントラストの悪化を起こさずに済む。
【００５４】
なお、本実施形態では、コモン電位生成回路３１の電源ラインＬ３を他階調用基準電圧発生回路１７の電源ラインＬ１に対して入出力パッド部１８の近傍位置で接続するとしたが、入出力パッド部１８を経由して基板外部で電源ラインに接続するようにしても良く、この場合には電源ラインＬ３については基板内を引き回さなくて済み、その配線長を短くできるため、電源ラインＬ３の配線抵抗を無視できる程度に抑えることができる。
【００５５】
また、第１，第２実施形態に係る液晶表示装置に代表される表示装置は、携帯電話機やＰＤＡ（Personal Digital Assistants；携帯情報端末）に代表される小型・軽量な携帯端末の画面表示部として用いて好適なものである。
【００５６】
［適用例］
図８は、本発明に係る携帯端末、例えばＰＤＡの構成の概略を示す外観図である。
【００５７】
本例に係るＰＤＡは、例えば、装置本体６１に対して蓋体６２が開閉自在に設けられた折り畳み式の構成となっている。装置本体６１の上面には、キーボードなどの各種のキーが配置されてなる操作部６３が配置されている。一方、蓋体６２には、画面表示部６４が配置されている。この画面表示部６４として、先述した第１，第２実施形態に係る駆動回路一体型液晶表示装置が用いられる。
【００５８】
第１，第２実施形態に係る液晶表示装置は、先述したように、ＤＡ変換回路用の基準電圧発生回路やＶＣＯＭ電位、ＣＳ電位用電位生成回路についての電源ラインの配線抵抗に起因する電圧ドロップの影響をなくし、充分なコントラスト比を確保できる。したがって、これら実施形態に係る液晶表示装置を画面表示部６４として搭載することで、コントラスト比に優れ、高画質な画面表示が可能になり、しかも駆動回路一体型であるためＰＤＡ本体の小型化が図れることになる。
【００５９】
なお、ここでは、ＰＤＡに適用した場合を例に採って説明したが、この適用例に限られるものではなく、本発明に係る液晶表示装置は、特に携帯電話機など小型・軽量の携帯端末全般に用いて好適なものである。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、黒レベル用、白レベル用もしくは黒レベル用と白レベル用の基準電圧発生回路を入出力パッド部の近傍に配置し、その電源ラインを他階調用の電圧発生回路の電源ラインに対して入出力パッド部の近傍または基板外部で接続することで、電源ラインの配線抵抗に起因する黒レベル用、白レベル用もしくは黒レベル用と白レベル用の基準電圧の電圧低下がなくなるため、充分なコントラスト比を確保できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る駆動回路一体型表示装置、例えば液晶表示装置の構成例を示すブロック図である。
【図２】表示部における画素の構成の一例を示す回路図である。
【図３】基準電圧選択型ＤＡ変換回路の構成の一例を示す回路図である。
【図４】黒レベル用基準電圧発生回路の具体的な構成の一例を示す回路図である。
【図５】他階調用基準電圧発生回路の具体的な構成の一例を示す回路図である。
【図６】本発明の第２実施形態に係る駆動回路一体型表示装置、例えば液晶表示装置の構成例を示すブロック図である。
【図７】コモン電位生成回路の具体的な構成例を示す回路図である。
【図８】本発明に係る携帯端末、例えばＰＤＡの構成の概略を示す外観図である。
【図９】基準電圧発生回路の基本形を示す回路図である。
【図１０】従来技術の課題を説明するための図である。
【図１１】基本形に係る基準電圧発生回路の各部の波形図である。
【符号の説明】
１１…ガラス基板、１２…表示部、１４Ａ，１４Ｂ…水平ドライバ、１５…垂直ドライバ、１６…黒レベル用基準電圧発生回路、１７…他階調用基準電圧発生回路、１８…入出力パッド部、２０…画素、２１…ＴＦＴ（画素トランジスタ）、２２…液晶セル、２３…保持容量、３１コモン電位生成回路、１４１…シフトレジスタ、１４５…ＤＡ変換回路

Claims (10)

1. 透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、
   前記透明絶縁基板上に前記表示部と共に搭載され、階調数分の複数の基準電圧を発生する基準電圧発生回路とを備え、
   前記基準電圧発生回路が、前記透明絶縁基板上の異なる領域に配置された黒レベル用、白レベル用もしくは黒レベル用と白レベル用の第１電圧発生回路と、他階調用の第２電圧発生回路とからなり、
   前記第１電圧発生回路が電源を基板外部から基板内部に入力する入力部の近傍に配置されている
   ことを特徴とする表示装置。
2. 前記第１電圧発生回路の電源ラインが、前記第２電圧発生回路に電源を供給する電源ラインに対して前記入力部の近傍または基板外部で接続されている
   ことを特徴とする請求項１記載の表示装置。
3. 前記電源ラインは、正側ラインおよび負側ラインの各配線抵抗の抵抗値がほぼ等しくなるように配線されている
   ことを特徴とする請求項１記載の表示装置。
4. 前記第２電圧発生回路が、トランジスタのゲート配線材料によって形成される抵抗を２つの基準電位間に直列に接続し、各抵抗の接続点に発生する電圧を前記他階調用の基準電圧とする抵抗分割回路からなる
   ことを特徴とする請求項１記載の表示装置。
5. 前記画素が液晶セルを含んでなる液晶表示装置において、
   前記透明絶縁基板上に前記表示部と共に搭載され、前記画素の対向電極側に各画素共通にコモン電位を生成する電位生成手段を備え、
   前記電位生成手段が前記入力部の近傍に配置されている
   ことを特徴とする請求項１記載の表示装置。
6. 前記電位生成手段の電源ラインが、前記第２電圧発生回路に電源を供給する電源ラインに対して前記入力部の近傍または基板外部で接続されている
   ことを特徴とする請求項５記載の表示装置。
7. 透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、
   前記透明絶縁基板上に前記表示部と共に搭載され、階調数分の複数の基準電圧を発生する基準電圧発生回路とを備え、
   前記基準電圧発生回路が、前記透明絶縁基板上の異なる領域に配置された黒レベル用、白レベル用もしくは黒レベル用と白レベル用の第１電圧発生回路と、他階調用の第２電圧発生回路とからなり、
   前記第１電圧発生回路が電源を基板外部から基板内部に入力する入力部の近傍に配置されている
   表示装置を画面表示部として搭載したことを特徴とする携帯端末。
8. 前記第１電圧発生回路の電源ラインが、前記第２電圧発生回路に電源を供給する電源ラインに対して前記入力部の近傍または基板外部で接続されている
   ことを特徴とする請求項７記載の携帯端末。
9. 前記表示装置が液晶表示装置であり、前記透明絶縁基板上に前記表示部と共に搭載され、前記画素の対向電極側に各画素共通にコモン電位を生成する電位生成手段を備え、前記電位生成手段が前記入力部の近傍に配置されている
   ことを特徴とする請求項７記載の携帯端末。
10. 前記電位生成手段の電源ラインが、前記第２電圧発生回路に電源を供給する電源ラインに対して前記入力部の近傍または基板外部で接続されている
    ことを特徴とする請求項９記載の携帯端末。

Images