[go: up one dir, main page]

JP3723351B2 - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP3723351B2
JP3723351B2 JP26001998A JP26001998A JP3723351B2 JP 3723351 B2 JP3723351 B2 JP 3723351B2 JP 26001998 A JP26001998 A JP 26001998A JP 26001998 A JP26001998 A JP 26001998A JP 3723351 B2 JP3723351 B2 JP 3723351B2
Authority
JP
Japan
Prior art keywords
inner lead
wire
resin package
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26001998A
Other languages
English (en)
Other versions
JP2000091486A (ja
Inventor
友春 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP26001998A priority Critical patent/JP3723351B2/ja
Publication of JP2000091486A publication Critical patent/JP2000091486A/ja
Application granted granted Critical
Publication of JP3723351B2 publication Critical patent/JP3723351B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、たとえばＱＦＰ（Quad Flat Package）、あるいはＳＯＰ（Small Outline Package）などといったパッケージ形態に属する半導体装置、およびその半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、一般的なＱＦＰタイプの半導体装置といえば、たとえばガルウィング状のアウターリードを有するものが代表的であるが、パッケージング技術の進展が著しく多様化された昨今においては、アウターリードに相当する部分を無くし、インナーリードの一部面を樹脂パッケージの底面に露出させたパッケージ形態を有する半導体装置が製品化されている。
【０００３】
図１１は、従来の半導体装置におけるパッケージ形態の一例を示した一部切欠斜視図であって、この図に一例として示す半導体装置Ｘは、樹脂パッケージ１００内に半導体チップ１１０とストレート形状のインナーリード１２０とがワイヤＷを介して結線された状態で封止され、そのインナーリード１２０の一部面が外面部１２０ａとして上記樹脂パッケージ１００の底面１００ａに沿って露出し、その外面部１２０ａより上記半導体チップ１１０に近接する部位を上記ワイヤＷの一端が接合される上記インナーリード１２０の接合部１２０ｂとしたパッケージ形態を有している。この図に示すように、半導体装置Ｘには、アウターリードが設けられておらず、それに代わりインナーリード１２０によって外部に電気信号を取り出す工夫が施されており、半導体装置Ｘは、インナーリード１２０の外面部１２０ａを介して図示しない回路基板などに面実装されるものとされている。なお、面実装の際は、ハンダリフロー処理などによって回路基板上の図示しない導電パッド部とインナーリード１２０の外面部１２０ａとが接合された状態とされる。
【０００４】
【発明が解決しようとする課題】
しかし、上記従来の半導体装置Ｘでは、図１１を見て明らかなように、ストレート形状とされたインナーリード１２０の外面部１２０ａが樹脂パッケージ１００の底面１００ａに沿って露出し、樹脂パッケージ内にインナーリードが完全に封止されたものに比べて樹脂密着面が略半分程度であることから、そのインナーリード１２０の樹脂パッケージ１００に対する接着強度が十分とは言えなかった。具体的には、上記形態の半導体装置Ｘについて樹脂パッケージ１００の耐クラック評価や実装状態でのストレス評価などを行った場合、樹脂パッケージ１００に対する接着強度不足により、インナーリード１２０が樹脂パッケージ１００の底面１００ａから抜け落ちたり、剥離してしまうといった不具合が生じるおそれがあった。このような不具合は、樹脂パッケージ１００内におけるインナーリード１２０の接合部１２０ｂとワイヤＷとの間が断線するといった接続不良にもつながっていた。
【０００５】
つまり、インナーリード１２０の一部面が樹脂パッケージ１００の底面１００ａから露出した形態の半導体装置Ｘでは、インナーリード１２０の樹脂パッケージ１００に対する接着強度が十分とはいえないので、樹脂パッケージ１００に対する機械的、あるいは熱的な作用によってインナーリード１２０の抜け落ちや剥離が生じ、さらには、樹脂パッケージ１００内でのインナーリード１２０とワイヤＷとの接続不良を引き起こすおそれがあり、パッケージの信頼性を高めるためにも上記の接着強度を十分とする工夫が必要とされていた。
【０００６】
本願発明は、上記した事情のもとで考え出されたものであって、インナーリードの一部面が樹脂パッケージ外に露出したパッケージ形態としつつも、インナーリードの樹脂パッケージに対する接着強度を十分とし、インナーリードの抜け落ち、剥離といった不具合を効果的に防ぐことができる半導体装置、およびその半導体装置の製造方法を提供することをその課題とする。
【０００７】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
すなわち、本願発明の第１の側面により提供される半導体装置は、樹脂パッケージ内に半導体チップと板状のインナーリードがワイヤを介して結線された状態で封止され、そのインナーリードの一部面が外面部として上記樹脂パッケージの底面に露出し、その外面部より上記半導体チップに近接する部位を上記ワイヤの一端が接合される上記インナーリードの接合部としたパッケージ形態を有する半導体装置であって、上記インナーリードの接合部は、上記外面部に連続しつつ上記樹脂パッケージの上面側に向けて屈曲され、かつ、屈曲して頭頂となった部分がネイルヘッド状に形成されているとともに、上記ネイルヘッド状の頭頂部の頂面には、上記ワイヤの一端が接続されていることを特徴としている。
【０００９】
上記技術的手段が講じられた本願発明の第１の側面により提供される半導体装置では、インナーリードの外面部が樹脂パッケージの底面に沿って露出することから、樹脂パッケージ内にインナーリード全体が完全に封止されたものに比べて樹脂密着面が少ないものとされている。一方、インナーリードの接合部は、上記外面部に連続しつつ樹脂パッケージの上面側に向けて屈曲され、しかも、その接合部の頭頂部分がネイルヘッド状に形成されている。つまり、インナーリードの接合部は、上記外面部に連続しつつ上記樹脂パッケージ内に完全に封止された状態にあり、その接合部におけるネイルヘッド状の頭頂部分が周囲に密着して硬化した樹脂によって拘束された状態とされている。そうした状態では、樹脂パッケージの底面から剥がれようとする剥離力がインナーリード全体に作用しても、そのインナーリードの頭頂部分と周囲で硬化した樹脂との間に剥離力に抗して逆向きの抵抗力が生じることとなり（アンカー効果）、そのようなアンカー効果によってインナーリードの接合部が樹脂パッケージ内に係留された状態とされる。よって、外面部から接合部に連続して屈曲した形状のインナーリードは、樹脂パッケージの底面から抜け落ちたり、剥離するといった不具合を生じるおそれがなく、インナーリードの樹脂パッケージに対する接着強度が十分に保たれているといえる。また、半導体チップからインナーリードの頭頂部分にかけてループ状にワイヤが結線され、その頭頂部分に接合されたワイヤの一端は、インナーリードの外面部反対側付近に接合される場合に比べて半導体チップにより近接した状態とされるので、ワイヤ両端の高低差が小さくなって樹脂パッケージ内におけるワイヤのループ形状が短く抑えられるとともに、ワイヤの曲がりを少なくすることができ、その結果、ワイヤ全体に加わるストレスが減少することで、インナーリードとワイヤとの接合箇所が裂開するといった接続不良を回避することができる。
【００１０】
したがって、本願発明の第１の側面により提供される半導体装置によれば、インナーリードの外面部が樹脂パッケージの底面に露出したパッケージ形態を採用しつつも、その外面部に連続して屈曲したインナーリードの接合部が樹脂パッケージ内に完全に封止された状態とされ、さらに、その接合部のネイルヘッド状に形成された頭頂部分におけるアンカー効果により、インナーリードの樹脂パッケージに対する接着強度が十分に保たれているので、インナーリードが樹脂パッケージの底面から抜け落ちたり、剥離するといった不具合が効果的に防がれ、それと同時に、樹脂パッケージ内におけるインナーリードの接合部とワイヤとの間が断線するといった接続不良も防ぐことができる。
【００１１】
なお、上記インナーリードの接合部における頭頂部分は、ネイルヘッド状に形成されているとしたが、このネイルヘッド状とは、実際のネイルヘッドの平面円形状とした特徴をさすものではなく、断面から見た形状が頭頂部分において広がっているという意味で用いたものであり、その頭頂部分の平面から見た形状は、円形以外の形状であっても勿論良い。
【００１４】
他の好ましい実施の形態としては、上記インナーリードの外面部は、上記樹脂パッケージの底面に沿ってストレート形状に形成されている構成とすることができる。
【００１５】
このような構成によれば、インナーリードの外面部が樹脂パッケージの底面に沿ってストレート形状に形成されており、その外面部を介して回路基板などと電気的に導通させて装置全体を面実装することができるので、そうして面実装された形態においては、樹脂パッケージの底面が上記インナーリードの外面部を介して回路基板上などに定着した状態となることから、樹脂パッケージ全体を回路基板上などにおいて安定した姿勢で支持することができる。
【００１６】
本願発明の第２の側面により提供される半導体装置の製造方法は、樹脂パッケージ内に半導体チップとインナーリードがワイヤを介して結線された状態で封止され、そのインナーリードの一部面が外面部として上記樹脂パッケージの底面に露出し、その外面部より上記半導体チップに近接する部位を上記ワイヤの一端が接合される上記インナーリードの接合部としたパッケージ形態を有する半導体装置の製造方法であって、上記半導体チップを搭載するダイパッド部と、上記インナーリードに相当するインナーリード部とを有するリードフレームを形成する際、上記インナーリード部の上記接合部に相当する所定部位を上方に向けて屈曲形成するリードフレーム形成工程と、上記リードフレーム形成工程により得られた上記リードフレームをプレス加工することにより、上記インナーリード部の上記接合部に相当する所定部位の頭頂部分をネイルヘッド状に押し潰すリード形状加工工程と、上記リード形状加工工程を経て得られた上記リードフレームの上記ダイパッド部に上記半導体チップを接合するチップ接合工程と、上記チップ接合工程により上記ダイパッド部に接合された上記半導体チップと、上記インナーリード部の上記接合部に相当する所定部位の頭頂部分とを、互いにワイヤを介して結線するワイヤ結線工程と、上記ワイヤ結線工程によりワイヤを介して結線された上記半導体チップ、および上記頭頂部分を含む上記インナーリード部の上記接合部に相当する所定部位とを、モールド成型により樹脂パッケージ内に封止する際、上記インナーリード部の上記外面部に相当する所定部位が樹脂によって被覆されることのないようにモールド成型を行うモールド成型工程とを有することを特徴としている。
【００１７】
上記技術的手段が講じられた本願発明の第２の側面により提供される半導体装置の製造方法では、最終的にモールド成型工程を経て得られた中間品から上記インナーリード部の所定箇所を切断することにより、単体製品としての半導体装置が完成され、そうして完成された半導体装置は、上記第１の側面において既に説明した如く、インナーリードの接合部が外面部に連続しつつ樹脂パッケージの上面側に向けて屈曲され、かつ、屈曲して頭頂となった部分がネイルヘッド状に形成されている構成を有したものとなる。したがって、第２の側面により提供される半導体装置の製造方法によれば、第１の側面において説明した作用、効果を有する半導体装置を実際に製造することができ、優れたパッケージ形態を有する半導体装置を効率良く生産することができる。
【００１８】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１９】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００２０】
図１は、本願発明にかかる半導体装置の一実施形態を示した一部切欠斜視図、図２は、図１に示す半導体装置の内部を上面側から透視して示した平面図、図３は、図１および図２に示すＩ−Ｉ断面を示した断面図である。
【００２１】
図１ないし図３に示すように、半導体装置Ａは、樹脂パッケージ１０、半導体チップ１１、インナーリード１２、およびダイパッド１３を具備して概略構成されている。具体的に説明すると、半導体装置Ａは、樹脂パッケージ１０内に半導体チップ１１とインナーリード１２とがワイヤＷを介して結線された状態で封止され、そのインナーリード１２の一部面が外面部１２ａとして上記樹脂パッケージ１０の底面１０ａに沿って露出し、その外面部１２ａより上記半導体チップ１１に近接する部位を上記ワイヤＷの一端が接合される上記インナーリード１２の接合部１２ｂとしたパッケージ形態を有している。また、これらの図に示すように、完成品とされた半導体装置Ａには、アウターリードが設けられておらず、それに代わりインナーリード１２によって外部に電気信号を取り出す工夫が施されており、半導体装置Ａのパッケージ形態としては、ＱＦＰタイプに属するものとされている。
【００２２】
樹脂パッケージ１０は、内部の半導体チップ１１を封止保護するために半導体装置Ａの外形として形成されたものであって、たとえばエポキシ系の熱硬化性樹脂などを用いて後述するモールド成型などにより形成される。この樹脂パッケージ１０の形状は、ほぼ正方矩形状でフラットな形とされており、その底面１０ａの外周縁部１０ａａが所定の厚みをもってやや側方に突き出たフランジ状とされている。つまり、樹脂パッケージ１０の底面１０ａは、樹脂パッケージ１０の上面１０ｂよりもやや大きい平面とされており、しかも、樹脂パッケージ１０の側面１０ｃは、図３によく示されるように、底面１０ａから上面１０ｂに向かって僅かに内向傾斜した面とされている。
【００２３】
半導体チップ１１は、ウェハをダイシングにより切り出して得られた単体であって、その内部に図示しない集積回路が形成されているとともに、上面には、後述するワイヤＷを接合するためのパッド１１ａが外周に沿って配列形成されている。
【００２４】
インナーリード１２は、所定の金属板を打ち抜き形成するなどして得られる後述のリードフレームから形成された複数本のリード端子であって、各インナーリード１２は、樹脂パッケージ１０の四方各側面１０ｃの近傍において所定間隔に配列された状態で封止されている。各インナーリード１２は、先に述べたように、外面部１２ａと接合部１２ｂとを各部位に有して概略構成されており、この外面部１２ａから接合部１２ｂにかけて樹脂パッケージ１０内に進向する恰好とされている。
【００２５】
さらに詳しく説明すると、各インナーリード１２の外面部１２ａは、図３によく示されるように、樹脂パッケージ１０の外周付近における底面１０ａにほぼ一致して露出するようにストレート形状に形成され、その外面部１２ａに続く外向先端部分１２ａａも樹脂パッケージ１０の外周縁部１０ａａに露出した状態とされている。一方、各インナーリード１２の接合部１２ｂは、上記外面部１２ａに連続しつつ樹脂パッケージ１０の上面１０ｂ側に向けて屈曲された恰好であり、かつ、屈曲して頭頂となった部分１２ｂａが後述するプレス加工によりネイルヘッド状に形成されている。こうしてネイルヘッド状とされた頭頂部分１２ｂａの外形は、上記接合部１２ｂの中間部位付近における外形よりも大きく形成され、この頭頂部分１２ｂａには、後述するワイヤボンディングによりワイヤＷの一端が接合される。また、ワイヤボンディングにおいては、ワイヤＷの他端が上記半導体チップ１１のパッド１１ａに接合されることから、このワイヤＷを介してインナーリード１２と半導体チップ１１とが電気的に導通接続された状態にある。なお、上記ネイルヘッド状の頭頂部分１２ｂａは、接合部１２ｂの先端をプレス加工により押し潰すことで形成され、しかもワイヤＷを接合できるだけの領域面を確保する必要があることから、インナーリード１２全体の厚みとしては、剛性や変形性などの点から従来より若干大きいものが好ましく、たとえば従来よりも倍程度の厚みをもったインナーリード１２が好ましいとされる。こうして樹脂パッケージ１０の底面１０ａに露出したインナーリード１２の外面部１２ａは、ハンダなどを介して図示しない回路基板などの導電パッド部などと接合され、半導体装置Ａは、面実装の形態で回路基板などに組み付けられることとなる。また、外面部１２ａおよび外向先端部分１２ａａを除くインナーリード１２の接合部１２ｂや頭頂部分１２ｂａは、その周囲全面が硬化した樹脂に密着することで樹脂パッケージ１０内に完全に封止された状態とされている。
【００２６】
ダイパッド１３は、図３に示すように、樹脂パッケージ１０内において底面１０ａよりやや上方に位置し、上記半導体チップ１１を搭載できるだけの面積をもって形成されている。このダイパッド１３は、その四隅が樹脂パッケージ１０の底面１０ａ四隅から延び出た恰好のクロスライン１３ａを介して底面１０ａより上方に持ち上げられた状態とされている。
【００２７】
次に、本願発明にかかる半導体装置Ａの製造方法について図４ないし図１０を参照しつつ説明する。
【００２８】
図４は、上記半導体装置Ａの製造に用いられるリードフレームを示した平面図であって、この図に示すリードフレーム５０は、リードフレーム形成工程により銅や鉄などの金属板を打ち抜くなどして得られたものであり、平行に延びる一対のサイドフレーム５１Ａ，５１Ａを有している。これらのサイドフレーム５１Ａ，５１Ａを掛け渡すようにしてクロスフレーム５１Ｂが等間隔毎に形成されており、一対のクロスフレーム５１Ｂ，５１Ｂ間には、上記インナーリード１２およびダイパッド１３のそれぞれに相当する桟状のインナーリード部５２、平板状のダイパッド部５３が形成されている。ここで、ダイパッド部５３は、その四隅が上記クロスライン１３ａに相当するクロスライン部５３ａによってサイドフレーム５１Ａやクロスフレーム５１Ｂの高さよりも若干上方に持ち上げられた状態とされている。また、上記接合部１２ｂに相当する所定部位であって、ダイパッド部５３に近接するインナーリード部５２の先端部５２ｂは、プレス加工などにより図面に対して鉛直上方に向けて屈曲形成されている。
【００２９】
次に、図５は、上記リードフレーム５０において上記インナーリード１２の所定形状を形成する工程を示した断面図であって、この図に示すように、所定骨格形状に形成されたリードフレーム５０は、さらにリード形状加工工程により上下一対のプレス金型Ｂ１，Ｂ２を用いてプレス加工され、そのインナーリード部５２の先端部５２ｂがネイルヘッド状に押し潰された形状とされる。つまり、そうして押し潰された部分は、インナーリード１２の接合部１２ｂにおける頭頂部分１２ｂａとなる。
【００３０】
図６は、図５に示すリード形状加工工程により得られたリードフレーム５０を上面から示した平面図であって、この図に示すように、リード形状加工工程により所定のリード形状に加工されたリードフレーム５０は、そのインナーリード部５２の先端部５２ｂが元のリード幅寸法よりも若干大きく形成され、その先端部５２ｂにおいて後述するワイヤＷを接合できるだけの領域を有した頭頂部分１２ｂａが形づくられている。
【００３１】
さらに、図７は、半導体チップ１１をリードフレーム５０のダイパッド部５３に接合する工程を示した断面図であって、この図に示すように、リード形状加工工程を経て得られたリードフレーム５０のダイパッド部５３には、チップ接合工程により半導体チップ１１がコレットＣによって上面１１ｂを吸着保持された状態で接着剤５４を介して接合される。この後、接着剤５４が加熱固化されることにより、半導体チップ１１は、ダイパッド部５３上において完全に固定された状態となる。
【００３２】
続いて、図８は、半導体チップ１１とインナーリード部５２とをワイヤＷにより結線する工程を示した断面図であって、この図に示すように、チップ接合工程によりダイパッド部５３に接合された状態の半導体チップ１１の上面１１ｂには、キャピラリＤによって超音波などを印加しつつ金製などのワイヤＷの一端がファーストボンディングされ、それからキャピラリＤが半導体チップ１１の外方に移動してワイヤＷの他端がインナーリード部５２の頭頂部分１２ｂａにセカンドボンディングされる。なお、この図には示されないが、半導体チップ１１の上面１１ｂにおいては、図１および図２によく示されるように、半導体チップ１１のパッド１１ａにワイヤＷの一端がボンディング接合された状態とされ、ワイヤＷの他端は、ボンディング領域として広げられた頭頂部分１２ｂａに対して正確にボンディング接合される。
【００３３】
図９は、ワイヤ結線工程を完了した時点でのリードフレーム５０を上面から示した平面図であって、この図に示すように、半導体チップ１１の各パッド１１ａとインナーリード部５２の各頭頂部分１２ｂａは、それぞれループ状のワイヤＷを介して結線された状態とされ、これにより、インナーリード１２（インナーリード部５２）を通じて入出力される電気信号が半導体チップ１１の内部回路に導かれることとなる。
【００３４】
最後に、図１０は、半導体チップ１１をモールド成型により樹脂パッケージ内に封止する工程を示した断面図であって、この図に示すように、ワイヤ接合工程を終えた後、半導体チップ１１が接合された状態のリードフレーム５０は、モールド成型工程へと移され、まず、モールド成型用の上下の各金型Ｅ１，Ｅ２によって形成されるキャビティ空間Ｐ内に半導体チップ１１を収容した状態でリードフレーム５０の所定領域を挟持するようにして金型の型締めが行われる。そして、キャビティ空間Ｐに溶融したエポキシ樹脂などの熱硬化性樹脂を射出し、射出樹脂が硬化した後に上下各金型Ｅ１，Ｅ２を型開きすることによって樹脂パッケージ１０が形成される。この際、下金型Ｅ２の表面Ｅ２ａとインナーリード部５２の外面部１２ａに相当する所定部位は、隙間を空けることなく互いに密着した状態とされる。また、図９に示すインナーリード部５２が隣り合う間隔部分５５には、キャビティ空間Ｐ内において射出した樹脂が充填された状態とされる。さらに、インナーリード部５２の頭頂部分１２ｂａ周辺にも、キャビティ空間Ｐ内において射出した樹脂が充填された状態とされる。なお、上金型Ｅ１の内側面Ｅ１ａは、樹脂パッケージ１０の側面１０ｃに応じて外開き状の傾斜面とされており、これにより、型開きの際には、固化した樹脂パッケージ１０と上下各金型Ｅ１，Ｅ２との離型が行い易くなっている。つまり、モールド成型においては、インナーリード部５２の外面部１２ａに相当する所定部位が樹脂によって被覆されることなく、樹脂パッケージ１０の底面１０ａと同一面内において露出した状態とされる一方、インナーリード部５２の頭頂部分１２ｂａは、その周囲全体に樹脂が固化して密着した状態とされる。最終的に、そうして得られた樹脂パッケージ１０の一点鎖線で示す箇所をインナーリード部５２と一体となって切断することにより、図１ないし図３に示す形状の半導体装置Ａが完成品として切り出されることとなる。完成品とされた半導体装置Ａは、インナーリード１２の外面部１２ａを介して図示しない回路基板などに安定的に面実装され、ハンダリフロー処理などによって回路基板上の導電パッド部などとインナーリード１２の外面部１２ａとが接合された状態とされる。
【００３５】
次に、半導体装置Ａの作用について特に図３を参照して簡単に説明する。
【００３６】
上記した各製造工程を経て完成された半導体装置Ａでは、図３に示すように、インナーリード１２の外面部１２ａが樹脂パッケージ１０の底面１０ａに沿って露出した状態にあり、樹脂パッケージ１０内に完全に封止された状態でないことから、リード全体が完全に封止されたものに比べれば、固化した樹脂とインナーリード１２との密着面が少ないものとされている。
【００３７】
しかし、インナーリード１２の接合部１２ｂは、上記外面部１２ａに連続しつつ樹脂パッケージ１０の上面１０ｂ側に向けて屈曲され、しかも、その接合部１２ｂの頭頂部分１２ｂａがネイルヘッド状に形成されているため、この頭頂部分１２ｂａにおいては、その周囲に密着して固化した樹脂によって完全に拘束された状態とされている。
【００３８】
そうした状態では、樹脂パッケージ１０の底面１０ａから剥がれようとする剥離力がインナーリード２全体に外力として作用した場合、そのインナーリード１２の頭頂部分１２ｂａにおいて外力とは逆向きの抵抗力が生じることとなり（アンカー効果）、そのようなアンカー効果によってインナーリード１２の接合部１２ｂが樹脂パッケージ１０内に係留された状態とされる。よって、外面部１２ａから接合部１２ｂに連続して屈曲した形状のインナーリード１２は、樹脂パッケージ１０の底面１０ａから抜け落ちたり、剥離するといった不具合を生じるおそれがなく、インナーリード１２の樹脂パッケージ１０に対する接着強度が十分に保たれているといえる。たとえば、半導体装置Ａについて樹脂パッケージ１０の耐クラック評価や実装状態でのストレス評価などを行った場合、インナーリード１２が樹脂パッケージ１０の底面１０ａから抜け落ちたり、剥離してしまうといった不具合が生じるおそれがない。
【００３９】
したがって、上記構成、作用を有する半導体装置Ａによれば、インナーリード１２の外面部１２ａが樹脂パッケージ１０の底面１０ａに露出したパッケージ形態を採用しつつも、その外面部１２ａに連続して屈曲したインナーリード１２の接合部１２ｂが樹脂パッケージ１０内に完全に封止された状態とされ、さらに、その接合部１２ｂのネイルヘッド状に形成された頭頂部分１２ｂａにおけるアンカー効果により、インナーリード１２の樹脂パッケージ１０に対する接着強度が十分に保たれている。その結果、インナーリード１２が樹脂パッケージ１０の底面１０ａから抜け落ちたり、剥離するといった不具合が効果的に防がれ、それと同時に、樹脂パッケージ１０内におけるインナーリード１２の接合部１２ｂとワイヤＷとの間が断線するといった接続不良も防ぐことができる。
【００４０】
また、半導体チップ１１からインナーリード１２の頭頂部分１２ｂａにかけてループ状にワイヤＷが結線され、その頭頂部分１２ｂａに接合されたワイヤＷの一端は、図１１に示す従来のように、インナーリード１２の外面部１２ａ反対側付近に接合される場合に比べて半導体チップ１１の上面１１ｂにより近接した状態とされるので、ワイヤＷ両端の高低差が小さくなって樹脂パッケージ１０内におけるワイヤＷのループ形状が短く抑えられるとともに、ワイヤＷの曲がりを少なくすることができ、その結果、ワイヤＷ全体に加わるストレスが減少することで、インナーリード１２とワイヤＷとの接合箇所が裂開するといった接続不良を回避することができる。
【図面の簡単な説明】
【図１】本願発明にかかる半導体装置の一実施形態を示した一部切欠斜視図である。
【図２】図１に示す半導体装置の内部を上面側から透視して示した平面図である。
【図３】図１および図２に示すＩ−Ｉ断面を示した断面図である。
【図４】図１に示す半導体装置の製造に用いられるリードフレームを示した平面図である。
【図５】リードフレームにおいてインナーリードの所定形状を形成する工程を示した断面図である。
【図６】図５に示すリード形状加工工程により得られたリードフレームを上面から示した平面図である。
【図７】半導体チップをリードフレームのダイパッド部に接合する工程を示した断面図である。
【図８】半導体チップとインナーリード部とをワイヤにより結線する工程を示した断面図である。
【図９】ワイヤ結線工程を完了した時点でのリードフレームを上面から示した平面図である。
【図１０】半導体チップをモールド成型により樹脂パッケージ内に封止する工程を示した断面図である。
【図１１】従来の半導体装置におけるパッケージ形態の一例を示した一部切欠斜視図である。
【符号の説明】
１０ 樹脂パッケージ
１０ ａ樹脂パッケージの底面
１１ 半導体チップ
１２ インナーリード
１２ａ 外面部
１２ｂ 接合部
１２ｂａ 頭頂部分
５０ リードフレーム
５２ インナーリード部
５２ｂ インナーリード部の先端部
５３ ダイパッド部
Ａ 半導体装置
Ｗ ワイヤ

Claims (4)

  1. 樹脂パッケージ内に半導体チップと板状のインナーリードがワイヤを介して結線された状態で封止され、そのインナーリードの一部面が外面部として上記樹脂パッケージの底面に露出し、その外面部より上記半導体チップに近接する部位を上記ワイヤの一端が接合される上記インナーリードの接合部としたパッケージ形態を有する半導体装置であって、
    上記インナーリードの接合部は、上記外面部に連続しつつ上記樹脂パッケージの上面側に向けて屈曲され、かつ、屈曲して頭頂となった部分がネイルヘッド状に形成されているとともに、上記ネイルヘッド状の頭頂部の頂面には、上記ワイヤの一端が接続されていることを特徴とする、半導体装置。
  2. 上記インナーリードの外面部は、上記樹脂パッケージの底面に沿ってストレート形状に形成されている、請求項１に記載の半導体装置。
  3. 樹脂パッケージ内に半導体チップとインナーリードがワイヤを介して結線された状態で封止され、そのインナーリードの一部面が外面部として上記樹脂パッケージの底面に露出し、その外面部より上記半導体チップに近接する部位を上記ワイヤの一端が接合される上記インナーリードの接合部としたパッケージ形態を有する半導体装置の製造方法であって、
    上記半導体チップを搭載するダイパッド部と、上記インナーリードに相当するインナーリード部とを有するリードフレームを形成する際、上記インナーリード部の上記接合部に相当する所定部位を上方に向けて屈曲形成するリードフレーム形成工程と、
    上記リードフレーム形成工程により得られた上記リードフレームをプレス加工することにより、上記インナーリード部の上記接合部に相当する所定部位の頭頂部分をネイルヘッド状に押し潰すリード形状加工工程と、
    上記リード形状加工工程を経て得られた上記リードフレームの上記ダイパッド部に上記半導体チップを接合するチップ接合工程と、
    上記チップ接合工程により上記ダイパッド部に接合された上記半導体チップと、上記インナーリード部の上記接合部に相当する所定部位の頭頂部分とを、互いにワイヤを介して結線するワイヤ結線工程と、
    上記ワイヤ結線工程によりワイヤを介して結線された上記半導体チップ、および上記頭頂部分を含む上記インナーリード部の上記接合部に相当する所定部位とを、モールド成型により樹脂パッケージ内に封止する際、上記インナーリード部の上記外面部に相当する所定部位が樹脂によって被覆されることのないようにモールド成型を行うモールド成型工程と、
    を有することを特徴とする、半導体装置の製造方法。
  4. 請求項３に記載の方法によって製造された半導体装置。
JP26001998A 1998-09-14 1998-09-14 半導体装置、およびその製造方法 Expired - Lifetime JP3723351B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26001998A JP3723351B2 (ja) 1998-09-14 1998-09-14 半導体装置、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26001998A JP3723351B2 (ja) 1998-09-14 1998-09-14 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000091486A JP2000091486A (ja) 2000-03-31
JP3723351B2 true JP3723351B2 (ja) 2005-12-07

Family

ID=17342188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26001998A Expired - Lifetime JP3723351B2 (ja) 1998-09-14 1998-09-14 半導体装置、およびその製造方法

Country Status (1)

Country Link
JP (1) JP3723351B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法
JP2010283252A (ja) * 2009-06-08 2010-12-16 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2000091486A (ja) 2000-03-31

Similar Documents

Publication Publication Date Title
US6861734B2 (en) Resin-molded semiconductor device
US6069408A (en) Semiconductor device and method of manufacturing semiconductor device
CN100416815C (zh) 包括无源器件的引线框架及其形成方法
US20060017143A1 (en) Semiconductor device and its manufacturing method
CN101611484A (zh) 无引脚半导体封装及其制造方法
JP2008160148A (ja) 電子パッケージの形成方法
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
KR100369386B1 (ko) 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법
US5244838A (en) Process and apparatus for assembling and resin-encapsulating a heat sink-mounted semiconductor power device
JP3405202B2 (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0746713B2 (ja) 半導体搭載用基板
JP2000124240A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3723351B2 (ja) 半導体装置、およびその製造方法
US20010042912A1 (en) Dual-die integrated circuit package
JPH0936155A (ja) 半導体装置の製造方法
JP4570797B2 (ja) 半導体装置の製造方法
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3823651B2 (ja) 樹脂封止型半導体装置の製造方法
JP2737714B2 (ja) 半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2000277559A (ja) 半導体パッケージ及びその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 8

EXPY Cancellation because of completion of term