JP3721986B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3721986B2 JP3721986B2 JP2000391846A JP2000391846A JP3721986B2 JP 3721986 B2 JP3721986 B2 JP 3721986B2 JP 2000391846 A JP2000391846 A JP 2000391846A JP 2000391846 A JP2000391846 A JP 2000391846A JP 3721986 B2 JP3721986 B2 JP 3721986B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor chip
- opening
- wiring board
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 177
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 229920005989 resin Polymers 0.000 claims abstract description 55
- 239000011347 resin Substances 0.000 claims abstract description 55
- 238000007789 sealing Methods 0.000 claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 53
- 239000012212 insulator Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 25
- 239000007788 liquid Substances 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000011800 void material Substances 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract description 5
- 229920001971 elastomer Polymers 0.000 description 22
- 239000000806 elastomer Substances 0.000 description 22
- 229910000679 solder Inorganic materials 0.000 description 21
- 239000010931 gold Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 15
- 229910052737 gold Inorganic materials 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 229910020220 Pb—Sn Inorganic materials 0.000 description 6
- 239000011888 foil Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- 238000004880 explosion Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910020888 Sn-Cu Inorganic materials 0.000 description 2
- 229910019204 Sn—Cu Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 2
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、半導体チップの外部電極と配線基板を向かい合わせてフリップチップ接合する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、配線及びその外部接続端子が設けられた配線基板上に半導体チップを実装し、前記半導体チップの外部電極と配線基板の配線を接続する方法の一つとしてフリップチップ実装があげられる。
【０００３】
従来のフリップチップ実装した半導体装置は、例えば、図８（ａ）及び図８（ｂ）に示すように、絶縁性基材１０１に配線１０２及びその外部接続端子１０３が設けられた配線基板１上に、前記半導体チップ２を、その回路形成面、言い換えると外部電極２０１が、前記配線基板１と向かい合うように設けられ、前記外部電極２０１と前記配線基板１の配線１０２が突起導体（バンプ）３により接合されている。また、前記配線１０２と外部電極２０１の接合部を含む、前記配線基板１と半導体チップ２との間は、レジンなどの封止樹脂４により封止されている。
【０００４】
前記図８（ａ）及び図８（ｂ）に示したような半導体装置の製造方法は、まず、配線１０２及びその外部接続端子１０３が形成された配線基板１を形成し、図９（ａ）に示すように、前記配線基板１の所定位置に液状の封止樹脂４を塗布またはポッティングしたものと、外部電極２０１上に突起導体（バンプ）３を形成した半導体チップ２とを用意し、半導体チップ２の外部電極形成面と配線基板１上の封止樹脂４を向かい合わせて加熱、押圧し、外部電極２０１上のバンプ３と配線基板１の配線１０２とを電気的に接合（フリップチップ接合）するとともに、接合部を含む配線基板と半導体チップとの隙間を封止樹脂４で封止する。その後、配線の外部接続端子１０３にはんだボールのようなボール端子５を接続する。また、前記液状の封止樹脂４の代わりにフィルム状樹脂を貼り付ける場合がある。
【０００５】
このとき、半導体チップ２のバンプ３は、配線基板１上の封止樹脂４を突き破り、配線１０２部分の樹脂を押し除けることによって配線１０２と電気的に接合される。
【０００６】
前記図９（ａ）に示したような半導体装置では、配線基板１上に設けられる封止樹脂４は液状のものを用いているが、半導体チップ２の実装領域の外側に流れ出さないようにある程度、粘度の高い樹脂が用いられる。そのため、封止樹脂４上から押圧してバンプ３と配線１０２を接合する方法では、樹脂を突き破れずに接合できない場合があり、接合の信頼性が低くなるという問題点があるため、近年では、図９（ｂ）に示したように、前記配線基板１上に半導体チップ２をフリップチップ接合した後、前記半導体チップ２の側面から封止樹脂４を注入する方法が提案されている。
【０００７】
また、例えば、ＤＲＡＭ（Dynamic Random Access Memory）のように、外部電極が回路形成面の中心線付近に線状に設けられたセンターパッド型の半導体チップでは、図８（ａ）に示したように、一本の線状に配置された接合部（突起導体３）により半導体チップ２を支えなければならない。そのため、半導体チップ２の安定性が悪く、接合部（突起導体）に負荷がかかり、クラックなどによる接続不良が発生しやすい。そのため、図１０に示すように、前記半導体チップ２の外部電極２０１が形成された領域をはさんだ両側に弾性体（エラストマ）１０を設けて、前記エラストマ１０で半導体チップ２を支持して、前記半導体チップ２の安定性、平坦性を向上させている方法が提案されている。前記エラストマ１０は、前記配線基板１と半導体チップ２とを接着し、前記半導体チップ２を安定させる接着剤であるとともに、前記配線基板１と半導体チップ２の熱膨張係数の違いにより生じる熱応力を緩和するための緩和材としても機能するものを用いており、例えば、熱硬化性のエポキシ系樹脂などが用いられる。またこのとき、前記突起導体（バンプ）３の周辺にできる隙間には、レジンなどの封止樹脂（アンダーフィル）４を流し込んで接合部の周辺を封止している。また、前記テープ基材１０１に設けられたビア孔に、例えば、はんだボールなどのボール端子５を搭載し、前記はんだボールを部分的に融解させて前記外部接続端子１０３と接続している。
【０００８】
前記図１０に示したような、エラストマ１０を用いる半導体装置の製造方法は、まず、テープ基材１０１に配線１０２及びその外部接続端子１０３、前記外部接続端子部分のビア孔を形成した配線基板１を形成したのち、前記配線基板１の所定位置に弾性体（エラストマ）１０を配置し、前記エラストマ１０上に半導体チップ２を、その外部電極２０１が前記エラストマ１０と向かい合うように配置する。このとき、例えば、前記外部電極２０１上に突起導体３を設けておき、前記突起導体３と前記配線１０２が接するようにしておく。そして、前記エラストマ１０及び突起導体３を加熱、押圧して、前記半導体チップ２と配線基板１を前記エラストマ１０により接着するとともに、前記半導体チップ２の外部電極２０１と配線基板１の配線１０２を前記突起導体（バンプ）３により接続する。その後、前記突起導体（バンプ）３を封止するために、図１１に示すように、樹脂注入用ノズル（ディスペンサー）９を用いて、前記半導体チップ２の側面方向から前記二つのエラストマ１０間にレジン等の封止樹脂４を流し込む。前記封止樹脂４により接合部を封止した後、前記配線基板１のビア孔上にはんだボール等のボール端子５を載せて加熱し、部分的に融解させて前記はんだボールと外部接続端子１０３を接続する。
【０００９】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記弾性体（エラストマ）を介して半導体チップと配線基板をフリップチップ接合する工程の後に、前記弾性体間に封止樹脂を流し込んで突起導体（バンプ）を封止する工程が行われているが、前記封止樹脂を流し込むときに、図１１に示すように、前記バンプ３間に封止樹脂４が流れ込まずにボイド１１ができてしまうことが多い。前記ボイド１１が生じると、その後の製造工程での加熱処理、例えば、前記ボール端子５を接続するためのリフロー工程等で、前記ボイド１１内の空気が加熱されて膨張し、前記バンプ３が配線１０２あるいは外部電極２０１から剥がれて接続不良になるという問題があった。また、前記ボイド１１の膨張により、前記封止樹脂４と半導体チップ２あるいは配線基板１の接着面が剥がれ、パッケージクラックの原因になるという問題があった。
【００１０】
本発明の目的は、半導体チップをフリップチップ実装した半導体装置において、接合部を封止する封止樹脂内にボイドが発生することを低減させることが可能な技術を提供することにある。
【００１１】
本発明の他の目的は、半導体チップをフリップチップ実装した半導体装置において、前記半導体チップの外部電極と配線の接続信頼性を向上させることが可能な技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００１３】
【課題を解決するための手段】
本発明において開示される発明の概要を説明すれば、以下のとおりである。
【００１４】
（１）絶縁性基板の表側面に配線及びその外部接続端子が設けられた配線基板を設け、前記配線基板の前記表側面に、半導体チップを、その回路形成面が前記配線基板と向かい合うように設け、前記配線と前記半導体チップの回路形成面上に設けられた外部電極とが突起導体により電気的に接続され、前記外部電極、突起導体、及び配線の接続部、ならびに前記配線基板と前記半導体チップの隙間が絶縁体により封止された半導体装置において、前記絶縁性基板の所定位置に開口部が設けられ、前記配線は前記開口部を横断し、且つ前記開口部を塞がないように設けられ、前記突起導体は前記開口部内の配線と接続されている半導体装置である。
【００１５】
前記（１）の手段によれば、前記半導体チップの外部電極（突起導体）と配線が、前記絶縁性基板に設けられた開口部内で接続されており、前記開口部から樹脂を注入して前記絶縁体を設けることにより、前記外部電極、突起導体、及び配線の接合部の周辺を先に封止することができる。そのため、接合部周辺にボイドが発生することを低減させることができる。また、前記接合部周辺にボイドがないため、加熱工程においてボイドの水蒸気爆発が起こり、その衝撃で接合部が剥離したり、接着面が剥がれるといった半導体装置の信頼性の低下を防げる。
【００１６】
また、前記絶縁体を、前記半導体チップの外部電極が形成されていない領域に設けられる第１絶縁体と、前記外部電極、突起導体、及び配線の接続部の周辺に設けられる第２絶縁体とで構成することも可能である。
【００１７】
（２）絶縁性基板の表側面に配線及びその外部接続端子を形成した配線基板を形成する配線基板形成工程と、半導体チップの回路形成面と前記配線基板の配線形成面を向かい合わせて配置し、前記半導体チップの回路形成面上に形成された外部電極と前記配線基板上の配線を突起導体により電気的に接続する半導体チップ接続工程と、前記突起導体により接続された前記半導体チップの外部電極と前記配線との接続部、及び前記半導体チップと前記配線基板間を絶縁体で封止する封止工程とを備える半導体装置の製造方法において、前記配線基板形成工程は、前記絶縁性基板の所定位置に第１開口部及び第２開口部を形成する工程と、前記絶縁性基板の表側面に、前記第１開口部を横断し、且つ前記開口部を塞がない配線と、前記第２開口部に延在する前記配線の外部接続端子を形成する工程とを備え、前記封止工程は、前記絶縁性基板の第１開口部から、前記半導体チップと前記配線基板間に液状の樹脂を注入する工程と、前記液状の樹脂を硬化させて前記外部電極、突起導体、及び配線の接続部を封止する工程とを備える半導体装置の製造方法である。
【００１８】
前記（２）の手段によれば、前記配線基板の第１開口部内で、配線と半導体チップの外部電極上の突起導体を接合した後、前記第１開口部から前記配線、突起導体、及び外部電極の接合部、ならびに前記配線基板と半導体チップ間に液状の樹脂を注入し、硬化させて封止するため、前記外部電極、突起導体、及び配線の接合部の周辺を先に封止することができる。そのため、接合部周辺にボイドが発生することを低減させることができる。また、前記接合部周辺にボイドがないため、加熱工程においてボイドの水蒸気爆発が起こり、その衝撃で接合部が剥離したり、接着面が剥がれるといった信頼性の低下を防げる。
【００１９】
（３）絶縁性基板の表側面に配線及びその外部接続端子を形成した配線基板を形成する配線基板形成工程と、半導体チップの回路形成面と前記配線基板の配線形成面を向かい合わせて配置し、前記半導体チップの回路形成面上に形成された外部電極と前記配線基板上の配線を電気的に接続する半導体チップ接続工程と、前記半導体チップの外部電極と前記配線との接続部、及び前記半導体チップと前記配線基板間を絶縁体で封止する封止工程とを備える半導体装置の製造方法において、前記配線基板形成工程は、前記絶縁性基板の所定位置に第１開口部及び第２開口部を形成する工程と、前記絶縁性基板の表側面に、前記第１開口部を横断し、且つ前記開口部を塞がない配線と、前記第２開口部に延在する前記配線の外部接続端子を形成する工程とを備え、前記接続工程は、前記配線基板の前記第１開口部の周辺に第１絶縁体を形成する工程と、前記第１開口部内の配線上、もしくは前記半導体チップの外部電極上に突起導体を形成する工程と、前記配線と前記外部電極を前記突起導体により接続すると同時に、前記第１絶縁体により前記配線基板と前記半導体チップを接着する工程とを備え、前記封止工程は、前記絶縁性基板の第１開口部から、前記半導体チップと前記配線基板間に液状の第２絶縁体を注入する工程と、前記第２絶縁体を硬化させて前記外部電極、突起導体、及び配線の接続部を封止する工程とを備える半導体装置の製造方法である。
【００２０】
前記（３）の手段によれば、前記配線基板の第１開口部内で、配線と半導体チップの外部電極上の突起導体を接合した後、前記第１開口部から前記配線、突起導体、及び外部電極の接合部、ならびに前記配線基板と半導体チップ間に液状の樹脂を注入し、硬化させて封止するため、前記外部電極、突起導体、及び配線の接合部の周辺を先に封止することができる。そのため、接合部周辺にボイドが発生することを低減させることができる。また、前記接合部周辺にボイドがないため、加熱工程においてボイドの水蒸気爆発が起こり、その衝撃で接合部が剥離したり、接着面が剥がれるといった信頼性の低下を防げる。
【００２１】
また、前記配線基板上に第１絶縁体を設けておき、前記配線基板と半導体チップをフリップチップ接合させるときに、前記第１絶縁体により前記配線基板と半導体チップを接着させることにより、接合時、及びその後の工程での前記半導体チップの平坦性（安定性）が向上し、接合部への負荷が減少し、断線等の接続不良を低減させることができる。このとき、前記第１絶縁体として、接着性を有するシート状絶縁体を用いることにより、半導体チップの平坦性（安定性）を容易に向上させることができる。
【００２２】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００２３】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００２４】
【発明の実施の形態】
（実施例１）
図１は、本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１（ａ）は半導体装置を配線基板側から見た平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線の断面図である。
【００２５】
図１において、１は配線基板（ＴＡＢテープ）、１Ａは第１開口部、１Ｂは第２開口部、１０１は絶縁性基板（テープ基材）、１０２は配線、１０３は外部接続端子、２は半導体チップ、２０１は外部電極、３は突起導体（バンプ）、４は封止樹脂、５はボール端子である。
【００２６】
本実施例１の半導体装置は、配線基板上に半導体チップをフリップチップ実装した半導体装置であり、図１（ａ）及び図１（ｂ）に示すように、絶縁性基板（テープ基材）１０１の一方の主面（以下、表側面という）に配線１０２及びその外部接続端子１０３が設けられた配線基板１と、前記配線基板１の前記表側面に、回路形成面が前記配線基板１と向かい合うように設けられた半導体チップ２と、前記配線１０２と前記半導体チップ２の回路形成面上に設けられた外部電極２０１とを接続する突起導体３と、前記配線１０２、突起導体３、及び外部電極２０１の接続部、ならびに前記配線基板１と前記半導体チップ２の隙間を封止する絶縁体４により構成されている。前記半導体チップ２は、例えば、ＤＲＡＭのように、回路形成面の中心線付近に線状に外部電極が形成されたセンターパッド型の半導体チップであるとする。
【００２７】
また、本実施例１の半導体装置では、図１（ａ）及び図１（ｂ）に示すように、前記絶縁性基板１０１の所定位置に第１開口部１Ａ、第２開口部１Ｂが設けられており、前記配線１０２は前記第１開口部１Ａを横断し、且つ前記第１開口部１Ａを塞がないように設けられている。またこのとき、前記突起導体３は前記第１開口部１Ａ内の配線１０２と接続されている。
【００２８】
また、前記配線１０２の外部接続端子１０３は、前記絶縁性基板１０１に設けられた第２開口部１Ｂ上に設けられている。前記第２開口部１Ｂには、例えば、Ｐｂ−Ｓｎ系のはんだボールのようなボール端子５が搭載され、前記ボール端子５は、前記第２開口部１Ｂを介して前記外部接続端子１０３と接続されている。
【００２９】
図２乃至図４は、本実施例１の半導体装置の製造方法を説明するための模式断面図であり、各工程における断面を、図１（ａ）のＡ−Ａ´線に相当する断面図で示している。図２乃至図４において、１０１はテープ基材、６は金属箔（銅箔）、７はコレット、８はボンディングツール、９はディスペンサーである。
【００３０】
以下、図２乃至図４に沿って、本実施例１の半導体装置の製造方法について説明する。
【００３１】
まず、図２（ａ）に示すように、例えば、前記絶縁性基板１０１として用いられるポリイミドテープのようなテープ基材１０１の所定位置を金型で打ち抜いて、第１開口部１Ａ及び第２開口部１Ｂを形成する。なお、図２（ａ）では省略しているが、前記テープ基材１０１の前記表側面には、カバーフィルム付きの接着剤が貼り付けられている。
【００３２】
次に、前記カバーフィルム（図示しない）をはがして、図２（ｂ）に示すように、前記テープ基材１０１の表側面に、例えば、銅（Ｃｕ）箔のような金属箔６を、前記接着剤（図示しない）を用いて接着する。
【００３３】
次に、前記銅箔６上にフォトレジスト等で配線パターンに対応するレジスト膜を形成した後、前記銅箔６をエッチングして、図２（ｂ）に示すように、配線１０２及びその外部接続端子１０３を形成する。このとき、前記配線１０２は、図１（ａ）に示すように、前記第１開口部１Ａを横断し、且つ前記第１開口部１Ａを塞がないように形成される。また、前記外部接続端子１０３は、前記第２開口部１Ｂ上に、前記第２開口部１Ｂを塞ぐように形成される。
【００３４】
その後、前記配線１０２及びその外部接続端子１０３の表面をめっき処理して、例えば、錫（Ｓｎ）めっき、あるいは金（Ａｕ）めっきを形成する。前記めっき処理には、例えば、電解めっき法、無電解めっき法、電気メッキ法などが用いられる。
【００３５】
以上の工程により、本実施例１の半導体装置で用いられる配線基板を形成さる。
【００３６】
次に、図３（ａ）に示すように、前記テープ基材１０１にフリップチップ実装される半導体チップ２を、コレット７のような搬送装置で、前記テープ基材１０１の配線１０２と前記半導体チップ２の外部電極２０１が向かい合うように配置し、位置合わせを行う。このとき、図３（ａ）に示すように、例えば、前記半導体チップ２の外部電極２０１上に、前記突起導体３として金（Ａｕ）バンプ３を形成しておく、前記金バンプ３は、図３（ａ）に示したような、球形のバンプの代わりに、ボンディングツールを用いたスタッドバンプであっても良い。
【００３７】
次に、前記半導体チップ２をテープ基材１０１の方向へ移動させて、前記金バンプ３を配線１０２に接触させた後、図３（ｂ）に示すように、ボンディングツール８を用いて前記接触部分を加熱、押圧して、前記配線１０２と金バンプ３を接合させる。このとき、前記配線１０２の表面が錫めっき処理されている場合には、金錫接合をさせるために、接触部分を２２０℃から３５０度程度に加熱する。またこのとき、前記第１開口部１Ａを設けることにより、前記ボンディングツール８を図３（ｂ）に示すように、前記配線１０２に直接当てることができるため、従来のように、テープ基材１０１を介して加熱する場合に比べ、ボンディングツール８の温度を低くすることができる。また、前記配線１０２にボンディングツール８を直接当てられるので、従来、一括ボンディング（ギャングボンディング）に用いていたボンディングツールを使用できる。そのため、フリップチップ実装が容易になるとともに、装置コストを低減させることができる。
【００３８】
次に、図４（ａ）に示すように、ディスペンサー９を用いて、前記第１開口部１Ａから、前記配線１０２、金バンプ３、及び外部電極２０１の接合部、ならびに前記テープ基材１０１と半導体チップ２の間に、例えば、液状のエポキシ系封止樹脂４を注入する。このとき、前記封止樹脂４を前記第１開口部１Ａから注入することにより、前記封止樹脂４が前記接合部を中心にして拡がっていくため、前記接合部の周辺でのボイドの発生を低減することができる。前記封止樹脂４を注入したあとは、所定の温度に加熱して、前記封止樹脂４を硬化させる。
【００３９】
次に、図４（ｂ）に示すように、前記第２開口部１Ｂ上に、例えば、Ｐｂ−Ｓｎ系のはんだボールのようなボール端子５を搭載して加熱し、部分的に融解させて前記第２開口部１Ｂ内に流し込み、前記ボール端子５と外部接続端子１０３を接続する。前記ボール端子５は、前記Ｐｂ−Ｓｎ系はんだの他に、錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系はんだ、錫−銅（Ｓｎ−Ｃｕ）系はんだ、錫−ビスマス系はんだ、錫−亜鉛系はんだ等の鉛を含まないはんだを用いることもできる。
【００４０】
その後、前記テープ基材１０１を所定位置で切断すると、図１（ａ）及び図１（ｂ）に示したような半導体装置を得ることができる。
【００４１】
以上説明したように、本実施例１によれば、前記配線基板１に設けられた前記第１開口部１Ａから、前記配線１０２、金バンプ３、及び外部電極２０１の接合部、ならびに前記テープ基材（絶縁性基板）１０１と半導体チップ間に、例えば、液状のエポキシ系封止樹脂４を注入することにより、前記封止樹脂４が前記接合部を中心にして拡がっていくため、前記接合部の周辺でのボイドの発生を低減することができる。そのため、前記ボイドの水蒸気爆発による接合部の断線や、接着面の剥離など、半導体装置の信頼性が低下するのを防ぐことができる。
【００４２】
また、前記第１開口部１Ａを設けることにより、前記ボンディングツール８を図３（ｂ）に示すように、前記配線１０２に直接当てることができるため、従来のように、テープ基材１０１を介して加熱する場合に比べ、ボンディングツール８の温度を低くすることができる。また、前記配線１０２にボンディングツール８を直接当てられるので、従来、一括ボンディング（ギャングボンディング）に用いていたボンディングツールを使用できる。そのため、フリップチップ実装が容易になるとともに、装置コストを低減させることができる。
【００４３】
また、本実施例１の半導体装置では、フリップチップ実装する半導体チップ２が、ＤＲＡＭのようなセンターパッド型の半導体チップであったが、これに限らず、外部電極が任意の位置に形成されている半導体チップに適用できることはいうまでもない。
【００４４】
（実施例２）
図５は、本発明による実施例２の半導体装置の概略構成を示す模式図であり、図５（ａ）は半導体装置を配線基板側から見た平面図、図５（ｂ）は図５（ａ）のＢ−Ｂ´線での断面図である。
【００４５】
図５において、１は配線基板（ＴＡＢテープ）、１Ａは第１開口部、１Ｂは第２開口部、１０１は絶縁性基板（テープ基材）、１０２は配線、１０３は外部接続端子、２は半導体チップ、２０１は外部電極、３は突起導体（バンプ）、４は封止樹脂（第２絶縁体）、５はボール端子、１０はエラストマ（第１絶縁体）である。
【００４６】
本実施例２の半導体装置は、配線基板上に半導体チップをフリップチップ実装した半導体装置であり、図５（ａ）及び図５（ｂ）に示すように、絶縁性基材（テープ基材）１０１の一主面（表側面）に配線１０２及びその外部接続端子１０３が設けられた配線基板１と、前記配線基板１の前記表側面に、エラストマ（第１絶縁体）１０を介して、回路形成面が前記配線基板１と向かい合うように設けられた半導体チップ２と、前記配線１０２と前記半導体チップ２の回路形成面上に設けられた外部電極２０１とを接続する突起導体３と、前記配線１０２、突起導体３、及び外部電極２０１の接続部周辺を封止する封止樹脂（第２絶縁体）４により構成されている。前記半導体チップ２は、例えば、ＤＲＡＭのように、回路形成面の中心線付近に線状に外部電極が設けられたセンターパッド型の半導体チップである。
【００４７】
本実施例２の半導体装置も、前記実施例１の半導体装置と同様で、図５（ａ）及び図５（ｂ）に示すように、前記絶縁性基板１０１の所定位置に第１開口部１Ａ、第２開口部１Ｂが設けられており、前記配線１０２は前記第１開口部１Ａを横断し、且つ前記第１開口部１Ａを塞がないように設けられている。またこのとき、前記突起導体３は前記第１開口部１Ａ内の配線１０２と接続されている。
【００４８】
また、前記配線１０２の外部接続端子１０３は、前記絶縁性基板１０１に設けられた第２開口部１Ｂ上に設けられている。前記第２開口部１Ｂには、例えば、Ｐｂ−Ｓｎ系のはんだボールのようなボール端子５が搭載され、前記ボール端子５は、前記第２開口部１Ｂを介して前記外部接続端子１０３と接続されている。
【００４９】
図６は、本実施例１の半導体装置の製造方法を説明するための模式断面図であり、各工程における断面を、図５（ａ）のＢ−Ｂ´線に相当する断面図で示している。以下、本実施例２の半導体装置の製造方法について説明するが、前記実施例１と同様の工程はその詳細な説明を省略する。
【００５０】
まず、例えば、ポリイミドテープのようなテープ基材１０１の所定位置を金型で打ち抜いて、図３（ａ）に示したような第１開口部１Ａ及び第２開口部１Ｂを形成する。次に、前記テープ基材１０１の表側面に、例えば、銅（Ｃｕ）箔のような金属箔６を接着した後、前記銅箔６をエッチング処理して、図３（ｂ）に示したような配線１０２及びその外部接続端子１０３を形成する。このとき、前記配線１０２は、図５（ａ）に示すように、前記第１開口部１Ａを横断し、且つ前記第１開口部１Ａを塞がないように形成される。また、前記外部接続端子１０３は、前記第２開口部１Ｂ上に、前記第２開口部１Ｂを塞ぐように形成される。
【００５１】
その後、前記配線１０２及びその外部接続端子１０３の表面をめっき処理して、例えば、錫（Ｓｎ）めっき、あるいは金（Ａｕ）めっきを形成する。前記めっき処理には、例えば、電解めっき法、無電解めっき法、電気メッキ法などが用いられる。
【００５２】
次に、図６（ａ）に示すように、前記テープ基材１０１の所定位置に、例えば、シート状のエラストマ１０を配置し、フリップチップ実装される半導体チップ２をコレット７のような搬送装置で、前記テープ基材１０１の配線１０２と前記半導体チップ２の外部電極２０１が向かい合うように配置、位置合わせを行った後、前記エラストマ１０と半導体チップ２の接着を行い、続けて前記配線１０２と金バンプ３の接合をする。前記配線１０２と金バンプ３の接合は、図３（ｂ）に示したようなボンディングツール８を用いて一括ボンディング（ギャングボンディング）する。このとき、前記配線１０２の表面が錫めっき処理されているとすると、接合部は２２０℃から３５０度程度に加熱されて金錫接合される。前記エラストマ１０は、前記半導体チップ２を前記テープ基板１０１に接着して安定させるとともに、後の工程で樹脂を注入させたときに樹脂が所定の方向に流れやすくするために、所定の粘度よりも高いものが好ましい。前記テープ基材１０１上の半導体チップ２は、前記金バンプ３だけでなく、前記エラストマ１０によって支持されるため、搬送中の振動や、接触に対する半導体チップの安定性が高くなり、接合部分の断線が低減する。そのため、電気的な接続信頼性の低下を防ぐことができる。また、シート状のエラストマ１０を用いることにより、接合部の両側の高さをそろえることが容易になり、半導体チップの平坦性が向上する。
【００５３】
次に、図６（ａ）に示すように、ディスペンサー９を用いて、前記第１開口部１Ａから、前記配線１０２、金バンプ３、及び外部電極２０１の接合部の周辺に、例えば、液状のエポキシ系封止樹脂４を注入する。このとき、前記封止樹脂４を前記第１開口部１Ａから注入することにより、前記封止樹脂４が前記接合部を中心にして拡がっていくため、前記接合部の周辺でのボイドの発生を低減することができる。前記封止樹脂４を注入したあとは、所定の温度に加熱して、前記封止樹脂４を硬化させる。
【００５４】
次に、前記実施例１と同様で、前記第２開口部１Ｂ上に、例えば、Ｐｂ−Ｓｎ系のはんだボールのようなボール端子５を搭載して加熱し、部分的に融解させて前記第２開口部内に流し込み、前記ボール端子５と外部接続端子１０３を接続する。前記ボール端子５は、前記Ｐｂ−Ｓｎ系はんだの他に、錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系はんだ、錫−銅（Ｓｎ−Ｃｕ）系はんだ、錫−ビスマス系はんだ、錫−亜鉛系はんだ等の鉛を含まないはんだを用いることもできる。
【００５５】
その後、前記テープ基材１０１を所定位置で切断すると、図５（ａ）及び図５（ｂ）に示したような半導体装置を得ることができる。
【００５６】
以上説明したように、本実施例２によれば、前記配線基板１に設けられた前記第１開口部１Ａから、前記配線１０２、金バンプ３、及び外部電極２０１の接合部、例えば、液状のエポキシ系封止樹脂４を注入することにより、前記封止樹脂４が前記接合部を中心にして拡がっていくため、前記接合部の周辺でのボイドの発生を低減することができる。そのため、前記ボイドの水蒸気爆発による接合部の断線や、接着面の剥離など、半導体装置の信頼性が低下するのを防ぐことができる。
【００５７】
また、前記実施例１で説明したように、前記第１開口部１Ａを設けることで、従来、一括ボンディング（ギャングボンディング）に用いているボンディングツールを使用できる。そのため、フリップチップ実装が容易になるとともに、装置コストを低減させることができる。
【００５８】
また、本実施例２の半導体装置では、フリップチップ実装する半導体チップ２に、ＤＲＡＭのようなセンターパッド型の半導体チップを用いたが、これに限らず、外部電極が任意の位置に設けられた半導体チップに適用できることはいうまでもない。
【００５９】
図７は、本実施例２の半導体装置の変形例を説明するための模式平面図である。
【００６０】
本実施例２の半導体装置では、前記配線１０２、突起導体（金バンプ）３、外部電極２０１の接合部の両側に、エラストマ１０を設けてあるが、これに限らず、図７に示したように、前記半導体チップ２の４隅付近に、エラストマ１０を設けてもよい。
【００６１】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【００６２】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００６３】
（１）半導体チップをフリップチップ実装した半導体装置において、接合部を封止する封止樹脂内にボイドが発生することを低減させることできる。
【００６４】
（２）半導体チップをフリップチップ実装した半導体装置において、前記半導体チップの外部電極と配線の接続信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明による実施例１の半導体装置の概略構成を示す模式図である。
【図２】本実施例１の半導体装置の製造方法を説明するための模式断面図である。
【図３】本実施例１の半導体装置の製造方法を説明するための模式断面図である。
【図４】本実施例１の半導体装置の製造方法を説明するための模式断面図である。
【図５】本発明による実施例２の半導体装置の概略構成を示す模式図である。
【図６】本実施例２の半導体装置の製造方法を説明するための模式断面図である。
【図７】本実施例２の半導体装置の変形例を説明するための模式平面図である。
【図８】従来のフリップチップ実装した半導体装置の概略構成を示す模式図である。
【図９】従来のフリップチップ実装した半導体装置の封止方法を説明するための模式図である。
【図１０】従来のフリップチップ実装した半導体装置の概略構成を示す模式図である。
【図１１】従来のフリップチップ実装した半導体装置の課題を説明するための模式図である。
【符号の説明】
１ 配線基板（ＴＡＢテープ）
１Ａ 第１開口部
１０１ 絶縁性基板（テープ基材）
１０２ 配線
１０３ 配線の外部接続端子
２ 半導体チップ
２０１ 外部電極
３ 突起導体（金バンプ）
４ 封止樹脂
５ ボール端子
６ 金属箔（銅箔）
７ コレット
８ ボンディングツール
９ ディスペンサー
１０ エラストマ
１１ ボイド
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、半導体チップの外部電極と配線基板を向かい合わせてフリップチップ接合する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、配線及びその外部接続端子が設けられた配線基板上に半導体チップを実装し、前記半導体チップの外部電極と配線基板の配線を接続する方法の一つとしてフリップチップ実装があげられる。
【０００３】
従来のフリップチップ実装した半導体装置は、例えば、図８（ａ）及び図８（ｂ）に示すように、絶縁性基材１０１に配線１０２及びその外部接続端子１０３が設けられた配線基板１上に、前記半導体チップ２を、その回路形成面、言い換えると外部電極２０１が、前記配線基板１と向かい合うように設けられ、前記外部電極２０１と前記配線基板１の配線１０２が突起導体（バンプ）３により接合されている。また、前記配線１０２と外部電極２０１の接合部を含む、前記配線基板１と半導体チップ２との間は、レジンなどの封止樹脂４により封止されている。
【０００４】
前記図８（ａ）及び図８（ｂ）に示したような半導体装置の製造方法は、まず、配線１０２及びその外部接続端子１０３が形成された配線基板１を形成し、図９（ａ）に示すように、前記配線基板１の所定位置に液状の封止樹脂４を塗布またはポッティングしたものと、外部電極２０１上に突起導体（バンプ）３を形成した半導体チップ２とを用意し、半導体チップ２の外部電極形成面と配線基板１上の封止樹脂４を向かい合わせて加熱、押圧し、外部電極２０１上のバンプ３と配線基板１の配線１０２とを電気的に接合（フリップチップ接合）するとともに、接合部を含む配線基板と半導体チップとの隙間を封止樹脂４で封止する。その後、配線の外部接続端子１０３にはんだボールのようなボール端子５を接続する。また、前記液状の封止樹脂４の代わりにフィルム状樹脂を貼り付ける場合がある。
【０００５】
このとき、半導体チップ２のバンプ３は、配線基板１上の封止樹脂４を突き破り、配線１０２部分の樹脂を押し除けることによって配線１０２と電気的に接合される。
【０００６】
前記図９（ａ）に示したような半導体装置では、配線基板１上に設けられる封止樹脂４は液状のものを用いているが、半導体チップ２の実装領域の外側に流れ出さないようにある程度、粘度の高い樹脂が用いられる。そのため、封止樹脂４上から押圧してバンプ３と配線１０２を接合する方法では、樹脂を突き破れずに接合できない場合があり、接合の信頼性が低くなるという問題点があるため、近年では、図９（ｂ）に示したように、前記配線基板１上に半導体チップ２をフリップチップ接合した後、前記半導体チップ２の側面から封止樹脂４を注入する方法が提案されている。
【０００７】
また、例えば、ＤＲＡＭ（Dynamic Random Access Memory）のように、外部電極が回路形成面の中心線付近に線状に設けられたセンターパッド型の半導体チップでは、図８（ａ）に示したように、一本の線状に配置された接合部（突起導体３）により半導体チップ２を支えなければならない。そのため、半導体チップ２の安定性が悪く、接合部（突起導体）に負荷がかかり、クラックなどによる接続不良が発生しやすい。そのため、図１０に示すように、前記半導体チップ２の外部電極２０１が形成された領域をはさんだ両側に弾性体（エラストマ）１０を設けて、前記エラストマ１０で半導体チップ２を支持して、前記半導体チップ２の安定性、平坦性を向上させている方法が提案されている。前記エラストマ１０は、前記配線基板１と半導体チップ２とを接着し、前記半導体チップ２を安定させる接着剤であるとともに、前記配線基板１と半導体チップ２の熱膨張係数の違いにより生じる熱応力を緩和するための緩和材としても機能するものを用いており、例えば、熱硬化性のエポキシ系樹脂などが用いられる。またこのとき、前記突起導体（バンプ）３の周辺にできる隙間には、レジンなどの封止樹脂（アンダーフィル）４を流し込んで接合部の周辺を封止している。また、前記テープ基材１０１に設けられたビア孔に、例えば、はんだボールなどのボール端子５を搭載し、前記はんだボールを部分的に融解させて前記外部接続端子１０３と接続している。
【０００８】
前記図１０に示したような、エラストマ１０を用いる半導体装置の製造方法は、まず、テープ基材１０１に配線１０２及びその外部接続端子１０３、前記外部接続端子部分のビア孔を形成した配線基板１を形成したのち、前記配線基板１の所定位置に弾性体（エラストマ）１０を配置し、前記エラストマ１０上に半導体チップ２を、その外部電極２０１が前記エラストマ１０と向かい合うように配置する。このとき、例えば、前記外部電極２０１上に突起導体３を設けておき、前記突起導体３と前記配線１０２が接するようにしておく。そして、前記エラストマ１０及び突起導体３を加熱、押圧して、前記半導体チップ２と配線基板１を前記エラストマ１０により接着するとともに、前記半導体チップ２の外部電極２０１と配線基板１の配線１０２を前記突起導体（バンプ）３により接続する。その後、前記突起導体（バンプ）３を封止するために、図１１に示すように、樹脂注入用ノズル（ディスペンサー）９を用いて、前記半導体チップ２の側面方向から前記二つのエラストマ１０間にレジン等の封止樹脂４を流し込む。前記封止樹脂４により接合部を封止した後、前記配線基板１のビア孔上にはんだボール等のボール端子５を載せて加熱し、部分的に融解させて前記はんだボールと外部接続端子１０３を接続する。
【０００９】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記弾性体（エラストマ）を介して半導体チップと配線基板をフリップチップ接合する工程の後に、前記弾性体間に封止樹脂を流し込んで突起導体（バンプ）を封止する工程が行われているが、前記封止樹脂を流し込むときに、図１１に示すように、前記バンプ３間に封止樹脂４が流れ込まずにボイド１１ができてしまうことが多い。前記ボイド１１が生じると、その後の製造工程での加熱処理、例えば、前記ボール端子５を接続するためのリフロー工程等で、前記ボイド１１内の空気が加熱されて膨張し、前記バンプ３が配線１０２あるいは外部電極２０１から剥がれて接続不良になるという問題があった。また、前記ボイド１１の膨張により、前記封止樹脂４と半導体チップ２あるいは配線基板１の接着面が剥がれ、パッケージクラックの原因になるという問題があった。
【００１０】
本発明の目的は、半導体チップをフリップチップ実装した半導体装置において、接合部を封止する封止樹脂内にボイドが発生することを低減させることが可能な技術を提供することにある。
【００１１】
本発明の他の目的は、半導体チップをフリップチップ実装した半導体装置において、前記半導体チップの外部電極と配線の接続信頼性を向上させることが可能な技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００１３】
【課題を解決するための手段】
本発明において開示される発明の概要を説明すれば、以下のとおりである。
【００１４】
（１）絶縁性基板の表側面に配線及びその外部接続端子が設けられた配線基板を設け、前記配線基板の前記表側面に、半導体チップを、その回路形成面が前記配線基板と向かい合うように設け、前記配線と前記半導体チップの回路形成面上に設けられた外部電極とが突起導体により電気的に接続され、前記外部電極、突起導体、及び配線の接続部、ならびに前記配線基板と前記半導体チップの隙間が絶縁体により封止された半導体装置において、前記絶縁性基板の所定位置に開口部が設けられ、前記配線は前記開口部を横断し、且つ前記開口部を塞がないように設けられ、前記突起導体は前記開口部内の配線と接続されている半導体装置である。
【００１５】
前記（１）の手段によれば、前記半導体チップの外部電極（突起導体）と配線が、前記絶縁性基板に設けられた開口部内で接続されており、前記開口部から樹脂を注入して前記絶縁体を設けることにより、前記外部電極、突起導体、及び配線の接合部の周辺を先に封止することができる。そのため、接合部周辺にボイドが発生することを低減させることができる。また、前記接合部周辺にボイドがないため、加熱工程においてボイドの水蒸気爆発が起こり、その衝撃で接合部が剥離したり、接着面が剥がれるといった半導体装置の信頼性の低下を防げる。
【００１６】
また、前記絶縁体を、前記半導体チップの外部電極が形成されていない領域に設けられる第１絶縁体と、前記外部電極、突起導体、及び配線の接続部の周辺に設けられる第２絶縁体とで構成することも可能である。
【００１７】
（２）絶縁性基板の表側面に配線及びその外部接続端子を形成した配線基板を形成する配線基板形成工程と、半導体チップの回路形成面と前記配線基板の配線形成面を向かい合わせて配置し、前記半導体チップの回路形成面上に形成された外部電極と前記配線基板上の配線を突起導体により電気的に接続する半導体チップ接続工程と、前記突起導体により接続された前記半導体チップの外部電極と前記配線との接続部、及び前記半導体チップと前記配線基板間を絶縁体で封止する封止工程とを備える半導体装置の製造方法において、前記配線基板形成工程は、前記絶縁性基板の所定位置に第１開口部及び第２開口部を形成する工程と、前記絶縁性基板の表側面に、前記第１開口部を横断し、且つ前記開口部を塞がない配線と、前記第２開口部に延在する前記配線の外部接続端子を形成する工程とを備え、前記封止工程は、前記絶縁性基板の第１開口部から、前記半導体チップと前記配線基板間に液状の樹脂を注入する工程と、前記液状の樹脂を硬化させて前記外部電極、突起導体、及び配線の接続部を封止する工程とを備える半導体装置の製造方法である。
【００１８】
前記（２）の手段によれば、前記配線基板の第１開口部内で、配線と半導体チップの外部電極上の突起導体を接合した後、前記第１開口部から前記配線、突起導体、及び外部電極の接合部、ならびに前記配線基板と半導体チップ間に液状の樹脂を注入し、硬化させて封止するため、前記外部電極、突起導体、及び配線の接合部の周辺を先に封止することができる。そのため、接合部周辺にボイドが発生することを低減させることができる。また、前記接合部周辺にボイドがないため、加熱工程においてボイドの水蒸気爆発が起こり、その衝撃で接合部が剥離したり、接着面が剥がれるといった信頼性の低下を防げる。
【００１９】
（３）絶縁性基板の表側面に配線及びその外部接続端子を形成した配線基板を形成する配線基板形成工程と、半導体チップの回路形成面と前記配線基板の配線形成面を向かい合わせて配置し、前記半導体チップの回路形成面上に形成された外部電極と前記配線基板上の配線を電気的に接続する半導体チップ接続工程と、前記半導体チップの外部電極と前記配線との接続部、及び前記半導体チップと前記配線基板間を絶縁体で封止する封止工程とを備える半導体装置の製造方法において、前記配線基板形成工程は、前記絶縁性基板の所定位置に第１開口部及び第２開口部を形成する工程と、前記絶縁性基板の表側面に、前記第１開口部を横断し、且つ前記開口部を塞がない配線と、前記第２開口部に延在する前記配線の外部接続端子を形成する工程とを備え、前記接続工程は、前記配線基板の前記第１開口部の周辺に第１絶縁体を形成する工程と、前記第１開口部内の配線上、もしくは前記半導体チップの外部電極上に突起導体を形成する工程と、前記配線と前記外部電極を前記突起導体により接続すると同時に、前記第１絶縁体により前記配線基板と前記半導体チップを接着する工程とを備え、前記封止工程は、前記絶縁性基板の第１開口部から、前記半導体チップと前記配線基板間に液状の第２絶縁体を注入する工程と、前記第２絶縁体を硬化させて前記外部電極、突起導体、及び配線の接続部を封止する工程とを備える半導体装置の製造方法である。
【００２０】
前記（３）の手段によれば、前記配線基板の第１開口部内で、配線と半導体チップの外部電極上の突起導体を接合した後、前記第１開口部から前記配線、突起導体、及び外部電極の接合部、ならびに前記配線基板と半導体チップ間に液状の樹脂を注入し、硬化させて封止するため、前記外部電極、突起導体、及び配線の接合部の周辺を先に封止することができる。そのため、接合部周辺にボイドが発生することを低減させることができる。また、前記接合部周辺にボイドがないため、加熱工程においてボイドの水蒸気爆発が起こり、その衝撃で接合部が剥離したり、接着面が剥がれるといった信頼性の低下を防げる。
【００２１】
また、前記配線基板上に第１絶縁体を設けておき、前記配線基板と半導体チップをフリップチップ接合させるときに、前記第１絶縁体により前記配線基板と半導体チップを接着させることにより、接合時、及びその後の工程での前記半導体チップの平坦性（安定性）が向上し、接合部への負荷が減少し、断線等の接続不良を低減させることができる。このとき、前記第１絶縁体として、接着性を有するシート状絶縁体を用いることにより、半導体チップの平坦性（安定性）を容易に向上させることができる。
【００２２】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００２３】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００２４】
【発明の実施の形態】
（実施例１）
図１は、本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１（ａ）は半導体装置を配線基板側から見た平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線の断面図である。
【００２５】
図１において、１は配線基板（ＴＡＢテープ）、１Ａは第１開口部、１Ｂは第２開口部、１０１は絶縁性基板（テープ基材）、１０２は配線、１０３は外部接続端子、２は半導体チップ、２０１は外部電極、３は突起導体（バンプ）、４は封止樹脂、５はボール端子である。
【００２６】
本実施例１の半導体装置は、配線基板上に半導体チップをフリップチップ実装した半導体装置であり、図１（ａ）及び図１（ｂ）に示すように、絶縁性基板（テープ基材）１０１の一方の主面（以下、表側面という）に配線１０２及びその外部接続端子１０３が設けられた配線基板１と、前記配線基板１の前記表側面に、回路形成面が前記配線基板１と向かい合うように設けられた半導体チップ２と、前記配線１０２と前記半導体チップ２の回路形成面上に設けられた外部電極２０１とを接続する突起導体３と、前記配線１０２、突起導体３、及び外部電極２０１の接続部、ならびに前記配線基板１と前記半導体チップ２の隙間を封止する絶縁体４により構成されている。前記半導体チップ２は、例えば、ＤＲＡＭのように、回路形成面の中心線付近に線状に外部電極が形成されたセンターパッド型の半導体チップであるとする。
【００２７】
また、本実施例１の半導体装置では、図１（ａ）及び図１（ｂ）に示すように、前記絶縁性基板１０１の所定位置に第１開口部１Ａ、第２開口部１Ｂが設けられており、前記配線１０２は前記第１開口部１Ａを横断し、且つ前記第１開口部１Ａを塞がないように設けられている。またこのとき、前記突起導体３は前記第１開口部１Ａ内の配線１０２と接続されている。
【００２８】
また、前記配線１０２の外部接続端子１０３は、前記絶縁性基板１０１に設けられた第２開口部１Ｂ上に設けられている。前記第２開口部１Ｂには、例えば、Ｐｂ−Ｓｎ系のはんだボールのようなボール端子５が搭載され、前記ボール端子５は、前記第２開口部１Ｂを介して前記外部接続端子１０３と接続されている。
【００２９】
図２乃至図４は、本実施例１の半導体装置の製造方法を説明するための模式断面図であり、各工程における断面を、図１（ａ）のＡ−Ａ´線に相当する断面図で示している。図２乃至図４において、１０１はテープ基材、６は金属箔（銅箔）、７はコレット、８はボンディングツール、９はディスペンサーである。
【００３０】
以下、図２乃至図４に沿って、本実施例１の半導体装置の製造方法について説明する。
【００３１】
まず、図２（ａ）に示すように、例えば、前記絶縁性基板１０１として用いられるポリイミドテープのようなテープ基材１０１の所定位置を金型で打ち抜いて、第１開口部１Ａ及び第２開口部１Ｂを形成する。なお、図２（ａ）では省略しているが、前記テープ基材１０１の前記表側面には、カバーフィルム付きの接着剤が貼り付けられている。
【００３２】
次に、前記カバーフィルム（図示しない）をはがして、図２（ｂ）に示すように、前記テープ基材１０１の表側面に、例えば、銅（Ｃｕ）箔のような金属箔６を、前記接着剤（図示しない）を用いて接着する。
【００３３】
次に、前記銅箔６上にフォトレジスト等で配線パターンに対応するレジスト膜を形成した後、前記銅箔６をエッチングして、図２（ｂ）に示すように、配線１０２及びその外部接続端子１０３を形成する。このとき、前記配線１０２は、図１（ａ）に示すように、前記第１開口部１Ａを横断し、且つ前記第１開口部１Ａを塞がないように形成される。また、前記外部接続端子１０３は、前記第２開口部１Ｂ上に、前記第２開口部１Ｂを塞ぐように形成される。
【００３４】
その後、前記配線１０２及びその外部接続端子１０３の表面をめっき処理して、例えば、錫（Ｓｎ）めっき、あるいは金（Ａｕ）めっきを形成する。前記めっき処理には、例えば、電解めっき法、無電解めっき法、電気メッキ法などが用いられる。
【００３５】
以上の工程により、本実施例１の半導体装置で用いられる配線基板を形成さる。
【００３６】
次に、図３（ａ）に示すように、前記テープ基材１０１にフリップチップ実装される半導体チップ２を、コレット７のような搬送装置で、前記テープ基材１０１の配線１０２と前記半導体チップ２の外部電極２０１が向かい合うように配置し、位置合わせを行う。このとき、図３（ａ）に示すように、例えば、前記半導体チップ２の外部電極２０１上に、前記突起導体３として金（Ａｕ）バンプ３を形成しておく、前記金バンプ３は、図３（ａ）に示したような、球形のバンプの代わりに、ボンディングツールを用いたスタッドバンプであっても良い。
【００３７】
次に、前記半導体チップ２をテープ基材１０１の方向へ移動させて、前記金バンプ３を配線１０２に接触させた後、図３（ｂ）に示すように、ボンディングツール８を用いて前記接触部分を加熱、押圧して、前記配線１０２と金バンプ３を接合させる。このとき、前記配線１０２の表面が錫めっき処理されている場合には、金錫接合をさせるために、接触部分を２２０℃から３５０度程度に加熱する。またこのとき、前記第１開口部１Ａを設けることにより、前記ボンディングツール８を図３（ｂ）に示すように、前記配線１０２に直接当てることができるため、従来のように、テープ基材１０１を介して加熱する場合に比べ、ボンディングツール８の温度を低くすることができる。また、前記配線１０２にボンディングツール８を直接当てられるので、従来、一括ボンディング（ギャングボンディング）に用いていたボンディングツールを使用できる。そのため、フリップチップ実装が容易になるとともに、装置コストを低減させることができる。
【００３８】
次に、図４（ａ）に示すように、ディスペンサー９を用いて、前記第１開口部１Ａから、前記配線１０２、金バンプ３、及び外部電極２０１の接合部、ならびに前記テープ基材１０１と半導体チップ２の間に、例えば、液状のエポキシ系封止樹脂４を注入する。このとき、前記封止樹脂４を前記第１開口部１Ａから注入することにより、前記封止樹脂４が前記接合部を中心にして拡がっていくため、前記接合部の周辺でのボイドの発生を低減することができる。前記封止樹脂４を注入したあとは、所定の温度に加熱して、前記封止樹脂４を硬化させる。
【００３９】
次に、図４（ｂ）に示すように、前記第２開口部１Ｂ上に、例えば、Ｐｂ−Ｓｎ系のはんだボールのようなボール端子５を搭載して加熱し、部分的に融解させて前記第２開口部１Ｂ内に流し込み、前記ボール端子５と外部接続端子１０３を接続する。前記ボール端子５は、前記Ｐｂ−Ｓｎ系はんだの他に、錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系はんだ、錫−銅（Ｓｎ−Ｃｕ）系はんだ、錫−ビスマス系はんだ、錫−亜鉛系はんだ等の鉛を含まないはんだを用いることもできる。
【００４０】
その後、前記テープ基材１０１を所定位置で切断すると、図１（ａ）及び図１（ｂ）に示したような半導体装置を得ることができる。
【００４１】
以上説明したように、本実施例１によれば、前記配線基板１に設けられた前記第１開口部１Ａから、前記配線１０２、金バンプ３、及び外部電極２０１の接合部、ならびに前記テープ基材（絶縁性基板）１０１と半導体チップ間に、例えば、液状のエポキシ系封止樹脂４を注入することにより、前記封止樹脂４が前記接合部を中心にして拡がっていくため、前記接合部の周辺でのボイドの発生を低減することができる。そのため、前記ボイドの水蒸気爆発による接合部の断線や、接着面の剥離など、半導体装置の信頼性が低下するのを防ぐことができる。
【００４２】
また、前記第１開口部１Ａを設けることにより、前記ボンディングツール８を図３（ｂ）に示すように、前記配線１０２に直接当てることができるため、従来のように、テープ基材１０１を介して加熱する場合に比べ、ボンディングツール８の温度を低くすることができる。また、前記配線１０２にボンディングツール８を直接当てられるので、従来、一括ボンディング（ギャングボンディング）に用いていたボンディングツールを使用できる。そのため、フリップチップ実装が容易になるとともに、装置コストを低減させることができる。
【００４３】
また、本実施例１の半導体装置では、フリップチップ実装する半導体チップ２が、ＤＲＡＭのようなセンターパッド型の半導体チップであったが、これに限らず、外部電極が任意の位置に形成されている半導体チップに適用できることはいうまでもない。
【００４４】
（実施例２）
図５は、本発明による実施例２の半導体装置の概略構成を示す模式図であり、図５（ａ）は半導体装置を配線基板側から見た平面図、図５（ｂ）は図５（ａ）のＢ−Ｂ´線での断面図である。
【００４５】
図５において、１は配線基板（ＴＡＢテープ）、１Ａは第１開口部、１Ｂは第２開口部、１０１は絶縁性基板（テープ基材）、１０２は配線、１０３は外部接続端子、２は半導体チップ、２０１は外部電極、３は突起導体（バンプ）、４は封止樹脂（第２絶縁体）、５はボール端子、１０はエラストマ（第１絶縁体）である。
【００４６】
本実施例２の半導体装置は、配線基板上に半導体チップをフリップチップ実装した半導体装置であり、図５（ａ）及び図５（ｂ）に示すように、絶縁性基材（テープ基材）１０１の一主面（表側面）に配線１０２及びその外部接続端子１０３が設けられた配線基板１と、前記配線基板１の前記表側面に、エラストマ（第１絶縁体）１０を介して、回路形成面が前記配線基板１と向かい合うように設けられた半導体チップ２と、前記配線１０２と前記半導体チップ２の回路形成面上に設けられた外部電極２０１とを接続する突起導体３と、前記配線１０２、突起導体３、及び外部電極２０１の接続部周辺を封止する封止樹脂（第２絶縁体）４により構成されている。前記半導体チップ２は、例えば、ＤＲＡＭのように、回路形成面の中心線付近に線状に外部電極が設けられたセンターパッド型の半導体チップである。
【００４７】
本実施例２の半導体装置も、前記実施例１の半導体装置と同様で、図５（ａ）及び図５（ｂ）に示すように、前記絶縁性基板１０１の所定位置に第１開口部１Ａ、第２開口部１Ｂが設けられており、前記配線１０２は前記第１開口部１Ａを横断し、且つ前記第１開口部１Ａを塞がないように設けられている。またこのとき、前記突起導体３は前記第１開口部１Ａ内の配線１０２と接続されている。
【００４８】
また、前記配線１０２の外部接続端子１０３は、前記絶縁性基板１０１に設けられた第２開口部１Ｂ上に設けられている。前記第２開口部１Ｂには、例えば、Ｐｂ−Ｓｎ系のはんだボールのようなボール端子５が搭載され、前記ボール端子５は、前記第２開口部１Ｂを介して前記外部接続端子１０３と接続されている。
【００４９】
図６は、本実施例１の半導体装置の製造方法を説明するための模式断面図であり、各工程における断面を、図５（ａ）のＢ−Ｂ´線に相当する断面図で示している。以下、本実施例２の半導体装置の製造方法について説明するが、前記実施例１と同様の工程はその詳細な説明を省略する。
【００５０】
まず、例えば、ポリイミドテープのようなテープ基材１０１の所定位置を金型で打ち抜いて、図３（ａ）に示したような第１開口部１Ａ及び第２開口部１Ｂを形成する。次に、前記テープ基材１０１の表側面に、例えば、銅（Ｃｕ）箔のような金属箔６を接着した後、前記銅箔６をエッチング処理して、図３（ｂ）に示したような配線１０２及びその外部接続端子１０３を形成する。このとき、前記配線１０２は、図５（ａ）に示すように、前記第１開口部１Ａを横断し、且つ前記第１開口部１Ａを塞がないように形成される。また、前記外部接続端子１０３は、前記第２開口部１Ｂ上に、前記第２開口部１Ｂを塞ぐように形成される。
【００５１】
その後、前記配線１０２及びその外部接続端子１０３の表面をめっき処理して、例えば、錫（Ｓｎ）めっき、あるいは金（Ａｕ）めっきを形成する。前記めっき処理には、例えば、電解めっき法、無電解めっき法、電気メッキ法などが用いられる。
【００５２】
次に、図６（ａ）に示すように、前記テープ基材１０１の所定位置に、例えば、シート状のエラストマ１０を配置し、フリップチップ実装される半導体チップ２をコレット７のような搬送装置で、前記テープ基材１０１の配線１０２と前記半導体チップ２の外部電極２０１が向かい合うように配置、位置合わせを行った後、前記エラストマ１０と半導体チップ２の接着を行い、続けて前記配線１０２と金バンプ３の接合をする。前記配線１０２と金バンプ３の接合は、図３（ｂ）に示したようなボンディングツール８を用いて一括ボンディング（ギャングボンディング）する。このとき、前記配線１０２の表面が錫めっき処理されているとすると、接合部は２２０℃から３５０度程度に加熱されて金錫接合される。前記エラストマ１０は、前記半導体チップ２を前記テープ基板１０１に接着して安定させるとともに、後の工程で樹脂を注入させたときに樹脂が所定の方向に流れやすくするために、所定の粘度よりも高いものが好ましい。前記テープ基材１０１上の半導体チップ２は、前記金バンプ３だけでなく、前記エラストマ１０によって支持されるため、搬送中の振動や、接触に対する半導体チップの安定性が高くなり、接合部分の断線が低減する。そのため、電気的な接続信頼性の低下を防ぐことができる。また、シート状のエラストマ１０を用いることにより、接合部の両側の高さをそろえることが容易になり、半導体チップの平坦性が向上する。
【００５３】
次に、図６（ａ）に示すように、ディスペンサー９を用いて、前記第１開口部１Ａから、前記配線１０２、金バンプ３、及び外部電極２０１の接合部の周辺に、例えば、液状のエポキシ系封止樹脂４を注入する。このとき、前記封止樹脂４を前記第１開口部１Ａから注入することにより、前記封止樹脂４が前記接合部を中心にして拡がっていくため、前記接合部の周辺でのボイドの発生を低減することができる。前記封止樹脂４を注入したあとは、所定の温度に加熱して、前記封止樹脂４を硬化させる。
【００５４】
次に、前記実施例１と同様で、前記第２開口部１Ｂ上に、例えば、Ｐｂ−Ｓｎ系のはんだボールのようなボール端子５を搭載して加熱し、部分的に融解させて前記第２開口部内に流し込み、前記ボール端子５と外部接続端子１０３を接続する。前記ボール端子５は、前記Ｐｂ−Ｓｎ系はんだの他に、錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系はんだ、錫−銅（Ｓｎ−Ｃｕ）系はんだ、錫−ビスマス系はんだ、錫−亜鉛系はんだ等の鉛を含まないはんだを用いることもできる。
【００５５】
その後、前記テープ基材１０１を所定位置で切断すると、図５（ａ）及び図５（ｂ）に示したような半導体装置を得ることができる。
【００５６】
以上説明したように、本実施例２によれば、前記配線基板１に設けられた前記第１開口部１Ａから、前記配線１０２、金バンプ３、及び外部電極２０１の接合部、例えば、液状のエポキシ系封止樹脂４を注入することにより、前記封止樹脂４が前記接合部を中心にして拡がっていくため、前記接合部の周辺でのボイドの発生を低減することができる。そのため、前記ボイドの水蒸気爆発による接合部の断線や、接着面の剥離など、半導体装置の信頼性が低下するのを防ぐことができる。
【００５７】
また、前記実施例１で説明したように、前記第１開口部１Ａを設けることで、従来、一括ボンディング（ギャングボンディング）に用いているボンディングツールを使用できる。そのため、フリップチップ実装が容易になるとともに、装置コストを低減させることができる。
【００５８】
また、本実施例２の半導体装置では、フリップチップ実装する半導体チップ２に、ＤＲＡＭのようなセンターパッド型の半導体チップを用いたが、これに限らず、外部電極が任意の位置に設けられた半導体チップに適用できることはいうまでもない。
【００５９】
図７は、本実施例２の半導体装置の変形例を説明するための模式平面図である。
【００６０】
本実施例２の半導体装置では、前記配線１０２、突起導体（金バンプ）３、外部電極２０１の接合部の両側に、エラストマ１０を設けてあるが、これに限らず、図７に示したように、前記半導体チップ２の４隅付近に、エラストマ１０を設けてもよい。
【００６１】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【００６２】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００６３】
（１）半導体チップをフリップチップ実装した半導体装置において、接合部を封止する封止樹脂内にボイドが発生することを低減させることできる。
【００６４】
（２）半導体チップをフリップチップ実装した半導体装置において、前記半導体チップの外部電極と配線の接続信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明による実施例１の半導体装置の概略構成を示す模式図である。
【図２】本実施例１の半導体装置の製造方法を説明するための模式断面図である。
【図３】本実施例１の半導体装置の製造方法を説明するための模式断面図である。
【図４】本実施例１の半導体装置の製造方法を説明するための模式断面図である。
【図５】本発明による実施例２の半導体装置の概略構成を示す模式図である。
【図６】本実施例２の半導体装置の製造方法を説明するための模式断面図である。
【図７】本実施例２の半導体装置の変形例を説明するための模式平面図である。
【図８】従来のフリップチップ実装した半導体装置の概略構成を示す模式図である。
【図９】従来のフリップチップ実装した半導体装置の封止方法を説明するための模式図である。
【図１０】従来のフリップチップ実装した半導体装置の概略構成を示す模式図である。
【図１１】従来のフリップチップ実装した半導体装置の課題を説明するための模式図である。
【符号の説明】
１ 配線基板（ＴＡＢテープ）
１Ａ 第１開口部
１０１ 絶縁性基板（テープ基材）
１０２ 配線
１０３ 配線の外部接続端子
２ 半導体チップ
２０１ 外部電極
３ 突起導体（金バンプ）
４ 封止樹脂
５ ボール端子
６ 金属箔（銅箔）
７ コレット
８ ボンディングツール
９ ディスペンサー
１０ エラストマ
１１ ボイド
Claims (5)
- 絶縁性基板の表側面に配線及びその外部接続端子が設けられた配線基板を設け、前記配線基板の前記表側面に、半導体チップを、その回路形成面が前記配線基板と向かい合うように設け、前記配線と前記半導体チップの回路形成面上に設けられた外部電極とが突起導体により電気的に接続され、前記外部電極、突起導体、及び配線の接続部、ならびに前記配線基板と前記半導体チップの隙間が絶縁体により封止された半導体装置において、
前記絶縁性基板の所定位置に開口部が設けられ、
前記配線は前記開口部を横断し、且つ前記開口部を塞がないように設けられ、
前記突起導体は前記開口部内の配線と接続されていることを特徴とする半導体装置。 - 前記請求項１に記載の半導体装置において、
前記絶縁体は、前記半導体チップの外部電極が形成されていない領域に設けられる第１絶縁体と、前記外部電極、突起導体、及び配線の接続部の周辺に設けられる第２絶縁体からなることを特徴とする半導体装置。 - 絶縁性基板の表側面に配線及びその外部接続端子を形成した配線基板を形成する配線基板形成工程と、半導体チップの回路形成面と前記配線基板の配線形成面を向かい合わせて配置し、前記半導体チップの回路形成面上に形成された外部電極と前記配線基板上の配線を突起導体により電気的に接続する半導体チップ接続工程と、前記突起導体により接続された前記半導体チップの外部電極と前記配線との接続部、及び前記半導体チップと前記配線基板間を絶縁体で封止する封止工程とを備える半導体装置の製造方法において、
前記配線基板形成工程は、
前記絶縁性基板の所定位置に第１開口部及び第２開口部を形成する工程と、
前記絶縁性基板の表側面に、前記第１開口部を横断し、且つ前記開口部を塞がない配線と、前記第２開口部に延在する前記配線の外部接続端子を形成する工程とを備え、
前記封止工程は、
前記絶縁性基板の第１開口部から、前記半導体チップと前記配線基板間に液状の樹脂を注入する工程と、
前記液状の樹脂を硬化させて前記外部電極、突起導体、及び配線の接続部を封止する工程とを備えることを特徴とする半導体装置の製造方法。 - 絶縁性基板の表側面に配線及びその外部接続端子を形成した配線基板を形成する配線基板形成工程と、半導体チップの回路形成面と前記配線基板の配線形成面を向かい合わせて配置し、前記半導体チップの回路形成面上に形成された外部電極と前記配線基板上の配線を電気的に接続する半導体チップ接続工程と、前記半導体チップの外部電極と前記配線との接続部、及び前記半導体チップと前記配線基板間を絶縁体で封止する封止工程とを備える半導体装置の製造方法において、
前記配線基板形成工程は、
前記絶縁性基板の所定位置に第１開口部及び第２開口部を形成する工程と、
前記絶縁性基板の表側面に、前記第１開口部を横断し、且つ前記開口部を塞がない配線と、前記第２開口部に延在する前記配線の外部接続端子を形成する工程とを備え、
前記接続工程は、
前記配線基板の前記第１開口部の周辺に第１絶縁体を形成する工程と、
前記第１開口部内の配線上、もしくは前記半導体チップの外部電極上に突起導体を形成する工程と、
前記配線と前記外部電極を前記突起導体により接続すると同時に、前記第１絶縁体により前記配線基板と前記半導体チップを接着する工程とを備え、
前記封止工程は、
前記絶縁性基板の第１開口部から、前記半導体チップと前記配線基板間に液状の第２絶縁体を注入する工程と、
前記第２絶縁体を硬化させて前記外部電極、突起導体、及び配線の接続部を封止する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記請求項４に記載の半導体装置の製造方法において、
前記第１絶縁体として接着性を有するシート状絶縁体を用いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000391846A JP3721986B2 (ja) | 2000-12-20 | 2000-12-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000391846A JP3721986B2 (ja) | 2000-12-20 | 2000-12-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002190548A JP2002190548A (ja) | 2002-07-05 |
| JP3721986B2 true JP3721986B2 (ja) | 2005-11-30 |
Family
ID=18857930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000391846A Expired - Fee Related JP3721986B2 (ja) | 2000-12-20 | 2000-12-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721986B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2879184B1 (fr) * | 2004-12-15 | 2007-03-09 | Commissariat Energie Atomique | Dispositif et procede de fermeture hermetique d'une cavite d'un compose electronique. |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3582286B2 (ja) * | 1997-03-24 | 2004-10-27 | セイコーエプソン株式会社 | 配線基板の製造方法 |
| JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
| JP3876953B2 (ja) * | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3373445B2 (ja) * | 1998-11-12 | 2003-02-04 | 沖電気工業株式会社 | 半導体装置、半導体チップ用基板、半導体装置の製造方法 |
| JP2000243875A (ja) * | 1999-02-23 | 2000-09-08 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JP4064570B2 (ja) * | 1999-05-18 | 2008-03-19 | 日本特殊陶業株式会社 | 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法 |
| JP4035949B2 (ja) * | 2000-10-05 | 2008-01-23 | 日立電線株式会社 | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 |
-
2000
- 2000-12-20 JP JP2000391846A patent/JP3721986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002190548A (ja) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW501208B (en) | Semiconductor device and manufacturing method of the same | |
| CN100407422C (zh) | 半导体装置及其制造方法 | |
| JPH09326419A (ja) | 半導体素子の実装方法 | |
| JPH10242208A (ja) | 半導体装置の製造方法 | |
| KR19990082715A (ko) | 반도체장치 | |
| JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3878436B2 (ja) | 配線基板および半導体装置 | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JPH0997815A (ja) | フリップチップ接合方法およびそれにより得られる半導体パッケージ | |
| JP3721986B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| JP3309832B2 (ja) | 電子部品の接続構造及び接続方法 | |
| KR20080086178A (ko) | 스택 패키지 제조 방법 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| CN108321142B (zh) | 半导体封装件及其的制造方法 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JPH11340352A (ja) | 実装構造体 | |
| JP2000156386A (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
| JP4561969B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |