JP3710117B2

JP3710117B2 - Plasma display panel

Info

Publication number: JP3710117B2
Application number: JP32703899A
Authority: JP
Inventors: 光孝田口; 孝奥嶋
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 1999-11-17
Filing date: 1999-11-17
Publication date: 2005-10-26
Anticipated expiration: 2019-11-17
Also published as: JP2001143624A

Description

【０００１】
【発明の属する技術分野】
この発明は、面放電方式交流型のプラズマディスプレイパネルの放電セルの構成に関する。
【０００２】
【発明が解決しようとする課題】
近年、大型で且つ薄型のカラー画面表示装置として面放電方式交流型プラズマディスプレイパネル（以下、ＰＤＰという）が注目を集めており、その普及が図られて来ている。
【０００３】
図１１は、従来の面放電方式交流型ＰＤＰの横成を、前面ガラス基板１側と背面ガラス基板４側とを分離した状態で示す斜視図である。
【０００４】
この図１１において、前面ガラス基板１の背面側には、複数の行電極対（Ｘ’，Ｙ’）が配列されていて透明な誘電体層２により被覆されており、さらに、この誘電体層２の背面にＭｇＯからなる透明な保護層３が形成されている。
【０００５】
各行電極Ｘ’とＹ’は、それぞれ、幅の広いＩＴＯ等の透明導電膜からなる透明電極Ｘａ’，Ｙａ’と、その導電性を補う幅の狭い金属膜からなるバス電極Ｘｂ’，Ｙｂ’とから構成されていて、この行電極Ｘ’とＹ’の互いに対向する部分に等間隔に形成されたそれぞれの突起部Ｘａ”とＹａ”が放電ギャップｇ’を挟んで互いに対向するように、列方向に交互に配置されている。
この各行電極対（Ｘ’，Ｙ’）によって、マトリクス表示の一表示ライン（行）Ｌが構成される。
【０００６】
背面ガラス基板４の表示面側には、行電極対（Ｘ’，Ｙ’）と直交する方向に延びるように複数の列電極Ｄ’が配列され、この列電極Ｄ’間にそれぞれ平行に延びるように帯状の隔壁５が形成されており、さらに、この隔壁５の側面と列電極Ｄ’を被覆するようにそれぞれ赤（Ｒ）,緑（Ｇ）,青（Ｂ）の三原色に色分けされた蛍光体層６Ｒ,６Ｇ,６Ｂが列方向に順に形成されている。
【０００７】
そして、上記のように構成された前面ガラス基板１と背面ガラス基板４は、放電空間を介して互いに平行に対向され、この前面ガラス基板１と背面ガラス基板４との間に、ネオンとキセノン等を混合した放電ガスが封入される。
【０００８】
このようにして、各表示ラインＬにおいて、列電極Ｄ’が行電極対（Ｘ’，Ｙ’）と交差する部分の放電空間が隔壁５によって区画されることにより、後述するような単位発光領域となる放電セルがそれぞれ形成され、さらに、それぞれ蛍光体層６Ｒ,６Ｇ,６Ｂが形成された隣接する三つの放電セルによって一画素が構成される。
【０００９】
各行電極対（Ｘ’，Ｙ’）および列電極Ｄには、図１２に示されるように、この行電極対（Ｘ’，Ｙ’）と列電極Ｄに映像信号に基づく駆動パルスを印加することによって画像を形成する駆動回路Ｍが接続されている。
【００１０】
上記の交流型ＰＤＰにおける画像形成の原理は、以下の通りである。
すなわち、先ず、駆動回路Ｍによるアドレス操作によって、それぞれ蛍光体層６Ｒ,６Ｇ,６Ｂが形成された各放電セルにおいて、行電極対（Ｘ’，Ｙ’）のうち一方の行電極と列電極Ｄ’との間で選択的に放電（対向放電）が行われ、発光セル（誘電体層２に壁電荷が形成された放電セル）と非発光セル（誘電体層２に壁電荷が形成されていない放電セル）とが、表示する映像に対応してパネル上に分布される。
【００１１】
このアドレス操作の後、全表示ラインＬにおいて一斉に、行電極Ｘ’とＹ’に対して交互に放電維持パルスが印加されて、この放電維持パルスが印加される毎に、誘電体層２に壁電荷が形成されている発光セル内において面放電が行われる。
【００１２】
そして、この各発光セル内における面放電によって紫外線が発生し、それぞれの発光セル内に形成されている蛍光体層６Ｒまたは６Ｇ,６Ｂがそれぞれ励起されて発光することにより、パネル上に画像が形成される。
【００１３】
ここで、各放電セルは、上記のような放電現象を利用して発光を行うものであり、放電毎の発光量の調整は行うことが出来ないので、それ自体は非発光（最低輝度）状態と発光（最高輝度）状態の二階調分の輝度しか表現することが出来ず、このため、そのままでは高品位な画像を表示することができない。
【００１４】
そこで、ＰＤＰには、従来からサブフィールド法と呼ばれる駆動方式が用いられており、これによって表示可能な輝度階調の数を増加させて、入力されてくる映像信号に対応した中間調の輝度表示を行うことが出来るようになっている。
【００１５】
このサブフィールド法とは、入力された映像信号を各画素毎に例えば４ビットの画素データに変換し、この４ビットの各ビット桁に対応させて１フレームを図１３に示されるように、４個のサブフィールドＳＦｌ〜ＳＦ４に分割する。
【００１６】
図１４は、一つのサブフィールド内において、駆動回路Ｍから行電極対（Ｘ1~n，Ｙ1~n）および列電極Ｄ1~mに印加される各駆動パルスの印加のタイミングを示すタイムチャートである。
この図１４において、駆動回路Ｍは、一つのサブフィールド内において、リセット工程Ｒｃおよびデータ書込工程Ｗｃ,発光維持工程Ｉｃの各駆動工程を行う。
【００１７】
すなわち、駆動回路Ｍは、先ず、リセット工程Ｒｃにおいて、行電極対Ｘ1~nに正極性のリセットパルスＲＰｘを印加し、行電極Ｙ1~nに負極性のリセットパルスＲＰｙを印加する。
【００１８】
このリセットパルスＲＰｘおよびＲＰｙの印加によって、ＰＤＰの全ての放電セルにおいてリセット放電が発生し、各放電セルの誘電体層２(図１１参照)に一様に壁電荷が形成される。
【００１９】
そして、駆動回路Ｍは、次に、データ書込工程Ｗｃにおいて、消去パルスＥＰを各行電極対Ｘ1~nおよび行電極Ｙ1~nに一斉に印加する。
この消去パルスＥＰの印加によって、全ての放電セルにおいて消去放電が発生し、各放電セルの誘電体層２に形成されていた璧電荷が消滅して、ＰＤＰの全ての放電セルが、初期化されて非発光セルの状態になる。
【００２０】
次に、データ書込工程Ｗｃにおいて、駆動回路Ｍは、ＰＤＰに入力されてくる映像信号の１行分毎の画素データパルスＤＰ1~mを生成して、列電極Ｄ1~mに順次印加してゆく。
【００２１】
この画素データパルスＤＰ1~mには、映像信号に対応して、高電圧のパルスと低電圧のパルスが含まれている。
さらに、駆動回路Ｍは、各画素データパルスＤＰ1~mの印加のタイミングに対応して走査パルスＳＰを生成して、各行電極Ｙ1~nに順次印加してゆく。
【００２２】
この時、画素データパルスＤＰ1~mのうち高電圧の画素データパルスが印加された列電極Ｄ1~mと走査パルスＳＰが印加された行電極Ｙ1~nとの間に対向放電（選択書込放電）が発生して、この放電が生じた行電極Ｙ1~nと列電極Ｄ1~mが交差している部分に形成されている放電セルの誘電体層２に壁電荷が形成されてゆく。
【００２３】
このようにして、列電極Ｄ1~mに選択的に印加される高電圧の画素データパルスによって行電極Ｙ1~nとの間に選択書込放電が発生した放電セルが、リセットによる非発光セル状態から発光セル状態に移行する。
【００２４】
一方、走査パルスＳＰが印加されても、画素データパルスＤＰ1~mのうち低電圧の画索データパルスが印加された列電極Ｄ1~mと交差している行電極Ｙ1~nとの間には対向放電が発生せず、このため、その交差部分に形成されている放電セルは、リセット工程Ｒｃにおいて初期化されたままの非発光セル状態が維持される。
【００２５】
以上のようにして、発光セルと非発光セルが、入力された映像信号によって表示される画像に対応して、パネル上に分布される。
【００２６】
次に、発光維持工程Ｉｃにおいて、駆動回路Ｍは、行電極対Ｘ1~nに放電維持パルスＩＰxを所定の間隔で繰り返し印加してゆくとともに、行電極Ｙ1~nに放電維持パルスＩＰｙを放電維持パルスＩＰxの印加の後にそのタイミングをずらせた状態で繰り返し印加してゆく。
【００２７】
ここで、一つのサブフィールド内において放電維持パルスＩＰxとＩＰｙの印加の回数は、図１３に示されるように、各サブフィールドの重み付けに対応して設定されている。
すなわち、図１３の例では、それぞれ、第１フィールドＳＦ１では１回,第２フィールドＳＦ２では２回,第３フィールドＳＦ３では４回,第４フィールドＳＦ４では８回に設定されている。
【００２８】
そして、上記のように放電維持パルスＩＰxとＩＰｙがそのタイミングがずらされた状態で印加されると、その都度、発光セルにおいて、それぞれ対となった行電極対Ｘ1~nと行電極Ｙ1~nとの間に面放電（維持放電）が生じ、このとき発生する紫外線によって蛍光体層６（図１１参照）が励起されてそれぞれの色によって発光する。
【００２９】
このようにして、発光セルにおいて、図１３に示されているような各サブフィールドの重み付けに対応した回数分だけ維持放電が行われて発光が繰り返されて、その発光状態が維持される。
【００３０】
駆動回路Ｍは、各サブフィール毎に上記のような動作を行ってゆき、その際に、各サブフィールド毎に行われた維持放電の回数によって、映像信号に対応した中間調の輝度が表現される。
【００３１】
ここで、上記サブフィールド法によって表現される輝度の階調教は、１フレームにおけるサブフィールドの数が多いほど増加し、高品位な画像を形成するためには、サブフィールドの数を増やすことが必要となる。
【００３２】
例えば、１フレームを８枚のサブフィールドによって構成し、各フィールドの維持放電の回数を１：２：４：８：１６：３２：６４：１２８の比率で設定すると、２５６階調の輝度の表現が可能になる。
【００３３】
しかしながら、このようにサブフィールドの数を増やした場合、１フレームの表示時間があらかじめ決められているために、サブフィールド毎のデータ書込工程Ｗｃの時間、すなわち、発光時間が短くなって、画面の輝度が低下してしまうという問題が発生してくる。
このため、１フレームのサブフィールド数を増やす場合には、維持放電毎の発光効率を上げることが必要になってくる。
【００３４】
この維持放電毎の発光効率を上げるための方法としては、隔壁５（図１１参照）の高さを高くしてこの隔壁５の側面に形成された蛍光体層６Ｒ,６Ｇ,６Ｂの反射面の面積を増加させたり、また、放電セル内に封入される放電ガスに含まれるキセノンガスの割合を多くしたり、行電極対（Ｘ’，Ｙ’）を被覆する誘電体層２の膜圧を厚くする等の方法がある。
【００３５】
しかしながら、上記のように発光効率を向上させるために、単に、隔壁の高さを高くしたり、または、放電ガス中のキセノンガスの割合を増加させたり、誘電体層の膜厚を大きくしたりすると、選択書込放電が列電極Ｄ1~mと行電極Ｘ1~nまたはＹ1~nが対向する放電空間において行われるために、従来のＰＤＰの構成のままでは、選択書込放電を生じさせる画素データパルスＤＰ1~mの電圧や走査パルスＳＰの電圧のマージンが減少して、適正な選択書込放電を行わせることができなくなる。
【００３６】
このため、放電空間を囲む隔壁５の高さを高くしたり、この放電空間内に充填されている放電ガス中のキセノンガスの割合を増大したり、誘電体層２の膜厚を厚くする場合には、選択書込放電の開始電圧を高くするために画素データパルスＤＰ1~mや走査パルスＳＰの電圧を増加させる必要が生じるが、これによって、駆動回路Ｍの画素データパルスＤＰ1~mを出力する列電極ドライバ（アドレスドライバＩＣ）や走査パルスＳＰを出力する行電極駆動ドライバＩＣ（スキャンドライバＩＣ）の耐高電圧化が必要になり、製品コストの増大を招いてしまうという新たな問題が発生する。
【００３７】
この発明は、上記のような従来の交流型プラズマディスプレイパネルの有している問題点を解決するために為されたものである。
すなわち、この発明は、高品位な画像を形成できるとともに高輝度化を達成することができ、さらに、これに伴う製品コストの増大を抑えることが出来るプラズマディスプレイパネルを提供することを目的とする。
【００３８】
【課題を解決するための手段】
第１の発明によるプラズマディスプレイパネルは、上記目的を達成するために、前面基板の背面側に行方向に延び列方向に並設されてそれぞれ表示ラインを形成する複数の行電極対が設けられるとともに、背面基板の前面基板と放電空間を介して対向する側に列方向に延び行方向に並設された複数の列電極が設けられ、前面基板と背面基板の間の放電空間の列電極と行電極対が交差する部分が隔壁によって仕切られることにより放電セルが形成されて、各放電セル内に蛍光体層が形成されているプラズマディスプレイパネルにおいて、前記背面基板の前面基板と対向する側の互いに交差する列電極と行電極対の間に位置する部分に、誘電体によって形成されるとともに隔壁よりも高さが低い誘電リブが、蛍光体層によって被覆された状態で設けられ、前記誘電リブが、隔壁を形成する材料よりも比誘電率が高い誘電体によって形成されていることを特徴としている。
【００３９】
この第１の発明によるプラズマディスプレイパネルは、前面基板と背面基板との間の放電空間が、隔壁によって放電セル毎に区画され、行電極対と列電極との間において行われる選択書込放電によって発光セルと非発光セルが映像信号に対応してパネル上に分布された後、行電極対間において行われる維持放電によって赤緑青の三原色に色分けされた蛍光体層が励起されて発光して、表示画像が形成される。
【００４０】
そして、選択書込放電が行われる際に、誘電リブが行電極対と列電極との間に設けられていることによって、行電極対と列電極間の放電空間距離が短くなるために、この選択書込放電の放電開始電圧が誘電リブを設けなかった場合に比べて低下する。
【００４１】
したがって、上記第１の発明によれば、プラズマディスプレイパネルの駆動方式としてサブフィールド法を採用する際に、維持放電毎の発光効率を上げるために放電セルを区画する隔壁の高さを高くして蛍光体層の表面面積を広げたり、放電空間内に封入される放電ガスのキセノンの体積割合を増加させたり、また、壁電荷が形成される誘電体層の厚さを厚くする場合でも、選択書込放電の放電開始電圧が大きくなるのを抑えることができ、これによって、プラズマディスプレイパネルを駆動する駆動回路を構成する列電極ドライバ（アドレスドライバＩＣ）や行電極駆動ドライバＩＣ（スキャンドライバＩＣ）の耐高電圧化が必要なくなって、製品コストが上昇するのを防止することが出来る。
さらに、誘電リブを形成する誘電体の比誘電率が、隔壁を形成する材料の比誘電率よりも高くなっていることによって、選択書込放電の放電開始電圧を低下させることが出来る。
【００４２】
第２の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第１の発明の構成に加えて、前記誘電リブが、列電極に沿って平行に延びる帯状に形成されていることを特徴としている。
【００４３】
この第２の発明によるプラズマディスプレイパネルによれば、帯状の誘電リブが行電極対と列電極との間において、列電極に沿って延びるように配置されていることによって、行電極対と列電極間の放電空間距離が短くなるために、選択書込放電が行われる際の放電開始電圧を、誘電リブを設けなかった場合に比べて低下させることが出来る。
【００４４】
第３の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第１の発明の構成に加えて、前記誘電リブが、放電セル内において列電極と行電極対が対向する部分に島状に形成されていることを特徴としている。
【００４５】
この第３の発明によるプラズマディスプレイパネルによれば、各放電セル内において島状の誘電リブが行電極対と列電極との間に配置されていることによって、行電極対と列電極間の放電空間距離が短くなるために、選択書込放電が行われる際の放電開始電圧を、誘電リブを設けなかった場合に比べて低下させることが出来る。
第４の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第１の発明の構成に加えて、前記行電極対を構成する各行電極が、行方向に延びるバス電極と、このバス電極から対になっている相手の行電極側に放電セルごとに列方向に突出して互いに放電ギャップを介して対向される透明電極とを有していることを特徴としている。
第５の発明によるプラズマディスプレイパネルは、前記目的を達成するために、前面基板の背面側に行方向に延び列方向に並設されてそれぞれ表示ラインを形成する複数の行電極対が設けられるとともに、背面基板の前面基板と放電空間を介して対向する側に列方向に延び行方向に並設された複数の列電極が設けられ、前面基板と背面基板の間の放電空間の列電極と行電極対が交差する部分が隔壁によって仕切られることにより放電セルが形成されて、各放電セル内に蛍光体層が形成されているプラズマディスプレイパネルにおいて、前記背面基板の前面基板と対向する側の互いに交差する列電極と行電極対の間に位置する部分に、誘電体によって形成されるとともに隔壁よりも高さが低い誘電リブが、蛍光体層によって被覆された状態で設けられ、前記放電空間内に１０体積パーセント以上のキセノンを含む放電ガスが封入されていることを特徴としている。
【００４６】
【発明の実施の形態】
以下、この発明の最も好適と思われる実施の形態について、図面を参照しながら詳細に説明を行う。
【００４７】
図１ないし３は、この発明によるプラズマディスプレイパネル（以下、ＰＤＰという）の実施形態の一例を示すものであって、図１はこの例におけるＰＤＰを模式的に表す平面図であり、図２は図１のＷ１−Ｗ１線における断面図、図３は図１のＶ１−Ｖ１線における断面図である。
【００４８】
この図１ないし３において、表示面である前面ガラス基板１０の背面に、複数の行（サステイン）電極対（Ｘ，Ｙ）が、前面ガラス基板１０の行方向（図１の左右方向）に延びるように平行に配列されている。
【００４９】
行電極Ｘは、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｘａと、前面ガラス基板１０の行方向に延びて透明電極Ｘａの狭小の基端部に接続された金属膜からなるバス電極Ｘｂによって構成されている。
【００５０】
行電極Ｙも同様に、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｙａと、前面ガラス基板１０の行方向に延びて透明電極Ｙａの狭小の基端部に接続された金属膜からなるバス電極Ｙｂによって構成されている。
【００５１】
この行電極ＸとＹは、前面ガラス基板１０の列方向（図１の上下方向）に交互に配列されており、バス電極ＸｂとＹｂに沿って並列されたそれぞれの透明電極ＸａとＹａが、互いに対となる相手の行電極側に延びて、透明電極ＸａとＹａの幅広部の頂辺が、それぞれ所要の幅の放電ギャップｇを介して互いに対向されている。
【００５２】
前面ガラス基板１０の背面には、さらに、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１１が形成されており、さらに、この誘電体層１１の背面側には、ＭｇＯからなる保護層１２が形成されている。
【００５３】
一方、前面ガラス基板１０と平行に配置された背面ガラス基板１３の表示側の面上には、列（アドレス）電極Ｄが、各行電極対（Ｘ，Ｙ）の互いに対となった透明電極ＸａとＹａに対向する位置において行電極対（Ｘ，Ｙ）と直交する方向（列方向）に延びるように、互いに所定の間隔を開けて平行に配列されている。
【００５４】
背面ガラス基板１３の表示側の面上には、さらに、列電極Ｄを被覆する誘電体層１４が形成され、この誘電体層１４上に帯状の隔壁１５が形成されている。
【００５５】
この隔壁１５は、互いに隣接する列電極Ｄの間の中間位置において列方向に延びるように所定の間隔を開けて配置されており、その上端部が保護層１２の背面側に当接されており、この帯状の隔壁１５によって、前面ガラス基板１０と背面ガラス基板１３の間の放電空間が、各行電極対（Ｘ，Ｙ）の透明電極ＸａとＹａが対向する部分毎に帯状に仕切られている。
【００５６】
誘電体層１４上には、さらに、列電極Ｄと対向する位置に、誘電体によって形成された帯状の誘電リブ１６が、前面ガラス基板１０側に突出するとともに列電極Ｄと平行に延びるようにそれぞれ配列されている。
【００５７】
そして、互いに隣接する各隔壁１５間には、赤緑青の三原色が行方向に順に並ぶように設定された蛍光体層１７が形成されていて、この蛍光体層１７によって隔壁１５の両側面と誘電体層１４の表面が覆われているとともに、誘電リブ１６が被覆されている。
【００５８】
各隔壁１５によって仕切られた放電空間Ｓ内には、放電ガスが封入されている。
【００５９】
上記ＰＤＰは、行電極対（Ｘ，Ｙ）がそれぞれマトリクス表示画面の１表示ライン（行）Ｌを構成し、また、隔壁１５によって仕切られた放電空間Ｓのそれぞれ一対となった透明電極Ｘａ,Ｙａに対向する部分毎に一つの放電セルＣが画定されている。
【００６０】
このＰＤＰにおける画像表示は、図１１〜１４の従来のＰＤＰの場合と同様であり、先ずアドレス操作によって、各放電セルＣにおいて行電極対（Ｘ，Ｙ）の一方の行電極と列電極Ｄとの間で選択的に対向放電（選択書込放電）が行われ、全表示ラインＬに発光セル（誘電体層１１に壁電荷が形成された放電セル）と非発光セル（誘電体層１１に壁電荷が形成されなかった放電セル）とが、表示する画像に対応して、パネル上に分布される。
【００６１】
このアドレス（データ書込）操作の後、全表示ラインＬの行電極ＸとＹに対して交互に放電維持パルスが印加され、この放電維持パルスが印加される毎に各発光セルにおいて起こる面放電（維持放電）により発生する紫外線によって、各放電セルＣの赤緑青の各色の蛍光体層１７がそれぞれ励起されて発光することにより、表示画像の形成が行われる。
そして、上記ＰＤＰは、誘電体層１４の表面に誘電リブ１６が列電極Ｄに対向するように設けられていることによって、行電極対（Ｘ，Ｙ）と列電極Ｄ間の放電空間距離が短くなっているために、上述したアドレス操作によって選択書込放電が行われる際に、この選択書込放電の放電開始電圧が誘電リブ１６を設けなかった場合に比べて低下する。
【００６２】
図４は、隔壁１５の高さが１２０μｍの場合の誘電リブ１６の高さと選択書込放電の放電開始電圧との関係を、パッシェンの法則と電気量保存の式を用いて計算した結果を示すグラフである。
【００６３】
この図４には、放電空間Ｓ内に封入する放電ガスをキセノン１００%のガスにした場合と、ネオン１００%のガスにした場合が示されている。
【００６４】
この図４のグラフから、誘電リブ１６を設けなかった場合（すなわち、誘電リブ１６の高さｄｎｒが０μｍの場合）に比べて、選択書込放電の放電開始電圧ｖａｆが低下していることが分かる。
【００６５】
また、放電ガスとしてペニング混合ガスが用いられる場合には、そのペニング効果によって、選択書込放電の放電開始電圧ｖａｆがさらに低下する。
【００６６】
図５は、比誘電率が異なる誘電体によって誘電リブ１６を形成した場合の誘電リブ１６の高さと選択書込放電の放電開始電圧ｖａｆの関係を示すグラフである。
この図５には、誘電リブ１６の比誘電率が１５と３０の場合が示されており、放電ガスにはキセノン１００%のガスが使用されている。
【００６７】
この図５から、アドレス操作によって選択書込放電が行われる際に、誘電リブ１６を形成する誘電体の比誘電率が大きいほど、選択書込放電の放電開始電圧ｖａｆが低下することが分かる。
【００６８】
そして、この誘電リブ１６を形成する誘電体の比誘電率は、隔壁１５を形成する材料の比誘電率よりも高いものを使用することによって、選択書込放電の放電開始電圧ｖａｆを低下させることが出来る。
【００６９】
ここで、上述したアドレス操作において、選択消去アドレス法を用いた場合には、以下に述べる理由によって、選択書込放電の放電開始電圧をさらに低下させることが出来る。
【００７０】
例えば、放電ガスにネオンとキセノンの混合ガス（キセノンの割合が１０体積パーセント以上）を用いて一対の行電極間で維持放電を行うと、この放電によりキセノンガスから発生した紫外線が蛍光体層１７を励起して発光するので、キセノンの割合を増やすと紫外線の量が増えて発光効率が向上する。
【００７１】
一方、この放電ガス中のキセノンの割合を増やすことによって、維持放電の放電開始電圧も上がるため、適正な維持放電を生じさせるためには、放電維持パルスの電圧を２００Ｖ以上にする必要がある。
【００７２】
ここで、放電ガス中のキセノンの割合を増加させると、選択書込放電（消去放電）の放電開始電圧が高くなるが、選択消去アドレス法で駆動すると、選択書込放電が行われる前に行われるリセット放電によって、全ての放電セルに壁電荷が形成されているため、走査パルスの電圧がこの璧電荷の電位分だけ低くなる。
【００７３】
したがって、ＰＤＰを選択消去アドレス法によって駆動することにより、放電維持パルスの電圧が２００Ｖ以上となるような高い発光効率のＰＤＰを駆動する場合において、選択書込放電の際に行電極Ｙに印加される走査パルスの電圧値を低く押さえることが出来るようになる。
なお、対をなす行電極の面放電間隔（放電ギャップ）を広げたり、行電極対を被覆する誘電体層の膜厚を厚くしても、発光効率を向上させることができる。
【００７４】
この場合、面放電間隔（放電ギャップ）を１００μｍ以上、または、誘電体層の膜厚を３０〜４０μｍ以上にする。
【００７５】
以上のように、維持パルスの電圧値が２００Ｖ以上となるように設定されたＰＤＰを選択消去アドレス法で駆動することにより、比較的小さいアドレス消費電力によって高効率な状態でＰＤＰを駆動することができ、また、走査パルスの電圧値を低く押さえることが出来るため、走査パルスを生成するスキャンドライバＩＣやデータパルスを生成するアドレスドライバＩＣに汎用ＩＣを使用することができ、ＰＤＰを低コストおよび高発光効率で駆動することが可能になる。
【００７６】
なお、上記の例においては、誘電リブ１６が隔壁１５と平行に延びるように帯状に形成されているが、誘電リブを、行電極対（Ｘ，Ｙ）の透明電極ＸａとＹａに対向する部分に島状に形成するようにしても良い。
【００７７】
次に、この発明の実施形態における他の例を、図６ないし１０に基づいて説明を行う。
【００７８】
図６はこの例におけるＰＤＰを模式的に表す平面図であり、図７は図６のＶ２−Ｖ２線における断面図、図８は図６のＶ３−Ｖ３線における断面図、図９は図６のＷ２−Ｗ２線における断面図、図１０は図６のＷ３−Ｗ３線における断面図である。
【００７９】
この例におけるＰＤＰは、図６ないし１０において、表示面である前面ガラス基板１０の背面に、複数の行電極対（Ｘ，Ｙ）が、前面ガラス基板１０の行方向（図６の左右方向）に延びるように平行に配列されている。
【００８０】
行電極Ｘは、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｘａと、前面ガラス基板１０の行方向に延びて透明電極Ｘａの狭小の基端部に接続された金属膜からなるバス電極Ｘｂによって構成されている。
【００８１】
行電極Ｙも同様に、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｙａと、前面ガラス基板１０の行方向に延びて透明電極Ｙａの狭小の基端部に接続された金属膜からなるバス電極Ｙｂによって構成されている。
【００８２】
この行電極ＸとＹは、前面ガラス基板１０の列方向（図６の上下方向）に交互に配列されており、バス電極ＸｂとＹｂに沿って並列されたそれぞれの透明電極ＸａとＹａが、互いに対となる相手の行電極側に延びて、透明電極ＸａとＹａの幅広部の頂辺が、それぞれ所要の幅の放電ギャップｇを介して互いに対向されている。
【００８３】
バス電極Ｘｂ，Ｙｂは、それぞれ表示面側の黒色導電層Ｘｂ’，Ｙｂ’と背面側の主導電層Ｘｂ”，Ｙｂ”の二層構造に形成されている。
【００８４】
前面ガラス基板１０の背面には、さらに、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１１が形成されており、この誘電体層１１の背面には、互いに隣接する行電極対（Ｘ，Ｙ）の隣り合うバス電極ＸｂおよびＹｂと対向する位置及び隣り合うバス電極Ｘｂとバス電極Ｙｂの間の領域と対向する位置に、誘電体層１１の背面側に突出する嵩上げ誘電体層１１Ａが、バス電極Ｘｂ，Ｙｂと平行に延びるように形成されている。
【００８５】
そして、この誘電体層１１と嵩上げ誘電体層１１Ａの背面側には、ＭｇＯからなる保護層１２が形成されている。
一方、前面ガラス基板１０と平行に配置された背面ガラス基板１３の表示側の面上には、列電極Ｄが、各行電極対（Ｘ，Ｙ）の互いに対となった透明電極ＸａおよびＹａに対向する位置において行電極対（Ｘ，Ｙ）と直交する方向（列方向）に延びるように、互いに所定の間隔を開けて平行に配列されている。
【００８６】
背面ガラス基板１３の表示側の面上には、さらに、列電極Ｄを被覆する白色の誘電体層１４が形成されている。
【００８７】
以上の構成において、前述した例のＰＤＰと同様の部分については、同様の符号が付されている。
この誘電体層１４上には、隔壁２５が形成されている。
この隔壁２５は、互いに平行に配列された各列電極Ｄの間の位置において列方向に延びる縦壁２５ａと、嵩上げ誘電体層１１Ａに対向する位置において行方向に延びる横壁２５ｂとによって井桁状に形成されている。
【００８８】
そして、この井桁状の隔壁２５によって、前面ガラス基板１０と背面ガラス基板１３の間の放電空間が、各行電極対（Ｘ，Ｙ）において対となった透明電極ＸａとＹａに対向する部分毎に区画されて、それぞれ方形の放電セルＣが形成されている。
【００８９】
この隔壁２５は、その表示面側に形成されたが黒色層（光吸収層）２５’と、背面側の白色層２５”とによって二層構造となるように形成されている。
隔壁２５の縦壁２５ａの表示側の面は保護層１２に当接されておらず（図９参照）、その間に隙間ｒが形成されているが、横壁２５ｂの表示側の面が、保護層１２の嵩上げ誘電体層１１Ａを被覆している部分に当接されていて（図７および８参照）、列方向において隣接する放電セルＣとの間がそれぞれ遮蔽されている。
【００９０】
この各放電セルＣ内において、誘電体層１４の表示側の面上の行電極対（Ｘ，Ｙ）において対となった透明電極ＸａとＹａに対向する部分には、誘電体によって方形に成形された島形状の誘電リブ２６が、前面ガラス基板１０側に突出するように形成されている。
【００９１】
そして、各放電セルＣ内には、隔壁２５の縦壁２５ａおよび横壁２５ｂの側面と誘電体層１４の表面に、これらの五つの面を全て覆うように蛍光体層２７が、それぞれ形成されている。
【００９２】
この蛍光体層２７の色は、各放電セルＣ毎に赤緑青の三原色が行方向に順に並ぶように設定される。
そして、放電セルＣ内には、放電ガスが封入されている。
【００９３】
上記ＰＤＰの駆動方法は、図１ないし３のＰＤＰと同様である。
そして、上記ＰＤＰは、誘電体層１４の表面の列電極Ｄと対向する位置に誘電リブ２６が設けられていることによって、行電極対（Ｘ，Ｙ）と列電極Ｄ間の放電空間距離が短くなるために、上述したアドレス操作によって選択書込放電が行われる際に、この選択書込放電の放電開始電圧が誘電リブ２６を設けなかった場合に比べて低下し、さらに、誘電リブ２６を形成する誘電体の比誘電率が大きいほど、選択書込放電の放電開始電圧が低下する。
【００９４】
以上のように、上記ＰＤＰは、維持放電毎の発光効率を向上させるために放電セルＣを囲む隔壁２５の高さを高くしたり、また、この放電セルＣ内に充填されている放電ガス中のキセノンガスの割合を増やしたり、誘電体層１１の膜厚を厚くする場合に、誘電リブ２６によって行電極対（Ｘ，Ｙ）と列電極Ｄ間の放電空間距離を短くして、選択書込放電の放電開始電圧の上昇を抑制することが出来る。
【００９５】
したがって、選択書込放電の放電開始電圧を上昇させるための駆動回路の列電極ドライバ（アドレスドライバＩＣ）や行電極駆動ドライバＩＣ（スキャンドライバＩＣ）の耐高電圧化が必要無くなり、これによって、製品コストの増大を防止することが出来るようになる。
【００９６】
なお、上記の例においては、誘電リブ２６が各放電セルＣ毎に島状に形成されているが、誘電リブを列電極Ｄと並行に延びる帯状に形成するようにしても良い。
【図面の簡単な説明】
【図１】この発明の一例を模式的に表す平面図である。
【図２】図１のＷ１−Ｗ１線における断面図である。
【図３】図１のＶ１−Ｖ１線における断面図である。
【図４】同例において放電ガスの種類による誘電リブと選択書込放電開始電圧との関係を示すグラフである。
【図５】同例において誘電リブの比誘電率による誘電リブと選択書込放電開始電圧との関係を示すグラフである。
【図６】この発明の他の例を模式的に表す平面図である。
【図７】図６のＶ２−Ｖ２線における断面図である。
【図８】図６のＶ３−Ｖ３線における断面図である。
【図９】図６のＷ２−Ｗ２線における断面図である。
【図１０】図６のＷ３−Ｗ３線における断面図である。
【図１１】従来のＰＤＰの構成を模式的に表す斜視図である。
【図１２】従来のＰＤＰの駆動回路を示す回路図である。
【図１３】サブフィールドの構成を示す説明図である。
【図１４】ＰＤＰの駆動パルスのタイムチャートである。
【符号の説明】
１０ …前面ガラス基板（前面基板）
１１ …誘電体層
１２ …保護層
１３ …背面ガラス基板（背面基板）
１４ …誘電体層
１５, ２５…隔壁
１６, ２６…誘電リブ
１７, ２７…蛍光体層
２５ａ …縦壁（縦壁部）
２５ｂ …横壁（横壁部）
Ｘ …行電極
Ｙ …行電極
Ｘａ …透明電極
Ｙａ …透明電極
Ｘｂ …バス電極
Ｙｂ …バス電極
Ｘｂ’，Ｙｂ’…黒色層（光吸収層）
Ｘｂ”，Ｙｂ”…白色層（光反射層）
Ｄ …列電極
Ｃ …放電セル
Ｌ …表示ライン
ｇ …ギャップ
ｒ …隙間[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a structure of a discharge cell of a surface discharge type AC type plasma display panel.
[0002]
[Problems to be solved by the invention]
In recent years, as a large and thin color screen display device, a surface discharge type AC plasma display panel (hereinafter referred to as PDP) has been attracting attention and has been popularized.
[0003]
FIG. 11 is a perspective view showing the composition of a conventional surface discharge AC type PDP with the front glass substrate 1 side and the rear glass substrate 4 side separated.
[0004]
In FIG. 11, a plurality of row electrode pairs (X ′, Y ′) are arranged on the back side of the front glass substrate 1 and are covered with a transparent dielectric layer 2, and this dielectric layer A transparent protective layer 3 made of MgO is formed on the back surface of 2.
[0005]
The row electrodes X ′ and Y ′ are respectively transparent electrodes Xa ′ and Ya ′ made of a transparent conductive film such as wide ITO, and bus electrodes Xb ′ and Yb ′ made of a narrow metal film that supplements the conductivity. The projections Xa ″ and Ya ″ formed at equal intervals on the opposing portions of the row electrodes X ′ and Y ′ are opposed to each other across the discharge gap g ′. Alternatingly arranged in the column direction.
Each row electrode pair (X ′, Y ′) constitutes one display line (row) L of matrix display.
[0006]
A plurality of column electrodes D ′ are arranged on the display surface side of the rear glass substrate 4 so as to extend in a direction orthogonal to the row electrode pair (X ′, Y ′), and extend in parallel between the column electrodes D ′. A strip-shaped partition wall 5 is formed as described above, and further, the three primary colors of red (R), green (G), and blue (B) are color-coded so as to cover the side surface of the partition wall 5 and the column electrode D ′. Phosphor layers 6R, 6G, and 6B are sequentially formed in the column direction.
[0007]
The front glass substrate 1 and the back glass substrate 4 configured as described above are opposed to each other in parallel through the discharge space, and neon, xenon, etc. are interposed between the front glass substrate 1 and the back glass substrate 4. The discharge gas mixed with is sealed.
[0008]
Thus, in each display line L, the discharge space at the portion where the column electrode D ′ intersects the row electrode pair (X ′, Y ′) is partitioned by the barrier ribs 5, so that a unit light emitting region as will be described later is obtained. Each discharge cell is formed, and one adjacent pixel is formed by three adjacent discharge cells on which the phosphor layers 6R, 6G, and 6B are formed.
[0009]
As shown in FIG. 12, a drive pulse based on the video signal is applied to each row electrode pair (X ′, Y ′) and column electrode D to each row electrode pair (X ′, Y ′) and column electrode D. Thus, a drive circuit M for forming an image is connected.
[0010]
The principle of image formation in the AC type PDP is as follows.
That is, first, in each discharge cell in which the phosphor layers 6R, 6G, and 6B are formed by the address operation by the drive circuit M, one row electrode and column electrode D of the row electrode pair (X ′, Y ′). A discharge (opposite discharge) is selectively performed between the light emitting cell (a discharge cell having a wall charge formed on the dielectric layer 2) and a non-light emitting cell (a wall charge is formed on the dielectric layer 2). Are not distributed on the panel corresponding to the image to be displayed.
[0011]
After this address operation, discharge sustaining pulses are alternately applied to the row electrodes X ′ and Y ′ simultaneously in all display lines L, and each time the sustaining pulse is applied, the dielectric layer 2 is applied. Surface discharge is performed in the light emitting cell in which the wall charges are formed.
[0012]
Then, ultraviolet rays are generated by the surface discharge in each light emitting cell, and the phosphor layer 6R or 6G, 6B formed in each light emitting cell is excited to emit light, thereby forming an image on the panel. Is done.
[0013]
Here, each discharge cell emits light by utilizing the discharge phenomenon as described above, and since the amount of light emission for each discharge cannot be adjusted, the discharge cell itself is in a non-light emitting (minimum luminance) state. Only the luminance corresponding to two gradations in the light emission (maximum luminance) state can be expressed. Therefore, a high-quality image cannot be displayed as it is.
[0014]
Therefore, a driving method called a subfield method has been conventionally used for the PDP, thereby increasing the number of luminance gradations that can be displayed and displaying halftone luminance corresponding to the input video signal. Can be done.
[0015]
In this subfield method, an input video signal is converted into, for example, 4-bit pixel data for each pixel, and one frame is associated with each 4-bit bit digit as shown in FIG. Divided into subfields SF1 to SF4.
[0016]
FIG. 14 is a time chart showing application timings of drive pulses applied from the drive circuit M to the row electrode pairs (X1 to n, Y1 to n) and the column electrodes D1 to m in one subfield. .
In FIG. 14, the drive circuit M performs each drive process of the reset process Rc, the data writing process Wc, and the light emission maintaining process Ic in one subfield.
[0017]
That is, the drive circuit M first applies a positive reset pulse RPx to the row electrode pairs X1 to n and a negative reset pulse RPy to the row electrodes Y1 to n in the reset step Rc.
[0018]
By applying the reset pulses RPx and RPy, a reset discharge is generated in all the discharge cells of the PDP, and wall charges are uniformly formed in the dielectric layer 2 (see FIG. 11) of each discharge cell.
[0019]
Then, the drive circuit M next applies the erase pulse EP simultaneously to the row electrode pairs X1 to n and the row electrodes Y1 to n in the data writing step Wc.
By applying this erase pulse EP, an erase discharge is generated in all the discharge cells, the charge charges formed in the dielectric layer 2 of each discharge cell disappear, and all the discharge cells of the PDP are initialized. Thus, a non-light emitting cell is obtained.
[0020]
Next, in the data writing process Wc, the drive circuit M generates pixel data pulses DP1 to DPm for each row of the video signal input to the PDP and sequentially applies them to the column electrodes D1 to m. go.
[0021]
The pixel data pulses DP1 to DPm include a high voltage pulse and a low voltage pulse corresponding to the video signal.
Further, the drive circuit M generates the scan pulse SP corresponding to the application timing of the pixel data pulses DP1 to DPm, and sequentially applies them to the row electrodes Y1 to n.
[0022]
At this time, of the pixel data pulses DP1 to DPm, a counter discharge (selective writing discharge) is generated between the column electrodes D1 to m to which the high voltage pixel data pulse is applied and the row electrodes Y1 to n to which the scan pulse SP is applied. ) Is generated, and wall charges are formed in the dielectric layer 2 of the discharge cells formed at the intersections of the row electrodes Y1 to n and the column electrodes D1 to m where the discharge has occurred.
[0023]
In this way, the discharge cell in which the selective write discharge is generated between the row electrodes Y1 to n by the high-voltage pixel data pulse selectively applied to the column electrodes D1 to m is in a non-light emitting cell state due to reset. To the light emitting cell state.
[0024]
On the other hand, even if the scanning pulse SP is applied, the pixel data pulses DP1 to DPm are between the row electrodes Y1 to n intersecting the column electrodes D1 to m to which the low-voltage image data pulse is applied. The counter discharge does not occur, and therefore, the discharge cells formed at the intersections are maintained in the non-light emitting cell state that has been initialized in the reset step Rc.
[0025]
As described above, the light emitting cells and the non-light emitting cells are distributed on the panel corresponding to the image displayed by the input video signal.
[0026]
Next, in the light emission sustaining step Ic, the drive circuit M repeatedly applies the discharge sustaining pulse IPx to the row electrode pairs X1 to n at a predetermined interval and maintains the discharge sustaining pulse IPy to the row electrodes Y1 to n. After the application of the pulse IPx, it is repeatedly applied with its timing shifted.
[0027]
Here, the number of times the sustaining pulses IPx and IPy are applied in one subfield is set corresponding to the weighting of each subfield, as shown in FIG.
That is, in the example of FIG. 13, the first field SF1 is set once, the second field SF2 is set twice, the third field SF3 is set four times, and the fourth field SF4 is set eight times.
[0028]
When the discharge sustaining pulses IPx and IPy are applied with their timings shifted as described above, each pair of row electrodes X1 to n and row electrodes Y1 to n is paired in the light emitting cell each time. A surface discharge (sustain discharge) occurs between the two and the phosphor layer 6 (see FIG. 11) is excited by the ultraviolet rays generated at this time, and emits light of each color.
[0029]
In this way, in the light emitting cell, the sustain discharge is performed for the number of times corresponding to the weighting of each subfield as shown in FIG. 13, and the light emission is repeated, so that the light emission state is maintained.
[0030]
The drive circuit M performs the above operation for each sub-field, and at this time, the halftone luminance corresponding to the video signal is expressed by the number of sustain discharges performed for each sub-field. The
[0031]
Here, the luminance gradation expressed by the subfield method increases as the number of subfields in one frame increases, and it is necessary to increase the number of subfields in order to form a high-quality image. It becomes.
[0032]
For example, if one frame is composed of 8 subfields, and the number of sustain discharges in each field is set at a ratio of 1: 2: 4: 8: 16: 32: 64: 128, expression of 256 gradations of luminance is possible. Is possible.
[0033]
However, when the number of subfields is increased in this way, since the display time of one frame is determined in advance, the time of the data writing process Wc for each subfield, that is, the light emission time is shortened. There arises a problem that the brightness of the camera is lowered.
For this reason, when the number of subfields in one frame is increased, it is necessary to increase the light emission efficiency for each sustain discharge.
[0034]
As a method for increasing the luminous efficiency for each sustain discharge, the height of the partition wall 5 (see FIG. 11) is increased, and the reflecting surfaces of the phosphor layers 6R, 6G, 6B formed on the side surfaces of the partition wall 5 are used. Increase the area, increase the ratio of xenon gas contained in the discharge gas sealed in the discharge cell, or increase the film pressure of the dielectric layer 2 covering the row electrode pair (X ′, Y ′). There are methods such as thickening.
[0035]
However, in order to improve the luminous efficiency as described above, the height of the barrier ribs is simply increased, the ratio of xenon gas in the discharge gas is increased, or the film thickness of the dielectric layer is increased. Then, since the selective write discharge is performed in the discharge space where the column electrodes D1 to m and the row electrodes X1 to n or Y1 to n face each other, the pixels that cause the selective write discharge with the conventional PDP configuration. The margin of the voltage of the data pulses DP1 to m and the voltage of the scan pulse SP is reduced, and proper selective write discharge cannot be performed.
[0036]
Therefore, when the height of the partition wall 5 surrounding the discharge space is increased, the ratio of xenon gas in the discharge gas filled in the discharge space is increased, or the film thickness of the dielectric layer 2 is increased. In order to increase the start voltage of the selective write discharge, it is necessary to increase the voltage of the pixel data pulses DP1 to m and the scan pulse SP, which outputs the pixel data pulses DP1 to m of the drive circuit M. The column electrode driver (address driver IC) that performs scanning and the row electrode drive driver IC (scan driver IC) that outputs the scanning pulse SP need to have a high withstand voltage, resulting in an increase in product cost. To do.
[0037]
The present invention has been made to solve the above-described problems of the conventional AC type plasma display panel.
That is, an object of the present invention is to provide a plasma display panel that can form a high-quality image, achieve high brightness, and can suppress an increase in product cost associated therewith.
[0038]
[Means for Solving the Problems]
  In order to achieve the above object, the plasma display panel according to the first invention is provided with a plurality of row electrode pairs extending in the row direction on the back side of the front substrate and arranged in parallel in the column direction to form display lines. A plurality of column electrodes extending in the column direction and arranged in parallel in the row direction are provided on the side of the rear substrate facing the front substrate through the discharge space, and the column electrodes and rows in the discharge space between the front substrate and the rear substrate are provided. In a plasma display panel in which a discharge cell is formed by partitioning a portion where the electrode pair intersects with a partition wall and a phosphor layer is formed in each discharge cell, each of the back substrates facing each other on the side facing the front substrate A dielectric rib formed by a dielectric material and having a height lower than that of the partition wall is provided in a state where it is covered with the phosphor layer in a portion located between the intersecting column electrode and row electrode pair. It isThe dielectric rib is formed of a dielectric having a higher relative dielectric constant than the material forming the partition.It is characterized by having.
[0039]
In the plasma display panel according to the first aspect of the present invention, the discharge space between the front substrate and the rear substrate is partitioned for each discharge cell by the barrier ribs, and the selective write discharge is performed between the row electrode pair and the column electrode. After the light emitting cells and the non-light emitting cells are distributed on the panel corresponding to the video signal, the phosphor layers colored in three primary colors of red, green and blue are excited by the sustain discharge performed between the pair of row electrodes to emit light, A display image is formed.
[0040]
When the selective write discharge is performed, since the dielectric rib is provided between the row electrode pair and the column electrode, the discharge space distance between the row electrode pair and the column electrode is shortened. The discharge start voltage of the selective write discharge is lower than when no dielectric rib is provided.
[0041]
  Therefore, according to the first aspect of the present invention, when the subfield method is adopted as the driving method of the plasma display panel, the height of the partition walls defining the discharge cells is increased in order to increase the light emission efficiency for each sustain discharge. Select even when increasing the surface area of the phosphor layer, increasing the volume ratio of xenon in the discharge gas sealed in the discharge space, or increasing the thickness of the dielectric layer where wall charges are formed An increase in the discharge start voltage of the write discharge can be suppressed, whereby a column electrode driver (address driver IC) and a row electrode drive driver IC (scan driver IC) constituting a drive circuit for driving the plasma display panel. It is possible to prevent the product cost from increasing due to the fact that the high voltage resistance is not required.
  Furthermore, since the relative dielectric constant of the dielectric forming the dielectric rib is higher than the relative dielectric constant of the material forming the barrier rib, the discharge start voltage of the selective write discharge can be lowered.
[0042]
In order to achieve the above object, a plasma display panel according to a second invention is characterized in that, in addition to the structure of the first invention, the dielectric rib is formed in a strip shape extending in parallel along the column electrode. It is said.
[0043]
According to the plasma display panel of the second invention, the strip-shaped dielectric rib is disposed between the row electrode pair and the column electrode so as to extend along the column electrode, whereby the row electrode pair and the column electrode are arranged. Since the discharge space distance between them is shortened, the discharge start voltage when selective write discharge is performed can be reduced as compared with the case where no dielectric rib is provided.
[0044]
In order to achieve the above object, a plasma display panel according to a third aspect of the present invention is configured in addition to the configuration of the first aspect, wherein the dielectric rib has an island shape in a portion where the column electrode and the row electrode pair face each other in the discharge cell. It is characterized by being formed.
[0045]
  According to the plasma display panel of the third invention, the island-shaped dielectric ribs are arranged between the row electrode pair and the column electrode in each discharge cell, so that the discharge between the row electrode pair and the column electrode is performed. Since the spatial distance is shortened, the discharge start voltage when selective write discharge is performed can be reduced as compared with the case where no dielectric rib is provided.
  In order to achieve the above object, a plasma display panel according to a fourth aspect of the invention includes a bus electrode in which each row electrode constituting the row electrode pair extends in the row direction, in addition to the configuration of the first invention, and the bus electrode. And a pair of transparent electrodes that protrude in the column direction for each discharge cell and are opposed to each other via a discharge gap.
  In order to achieve the above object, a plasma display panel according to a fifth aspect of the present invention is provided with a plurality of row electrode pairs extending in the row direction on the back side of the front substrate and arranged in parallel in the column direction to form display lines. A plurality of column electrodes extending in the column direction and arranged in parallel in the row direction are provided on the side of the rear substrate facing the front substrate through the discharge space, and the column electrodes and rows in the discharge space between the front substrate and the rear substrate are provided. In the plasma display panel in which the discharge cell is formed by partitioning the portion where the electrode pair intersects with the partition wall and the phosphor layer is formed in each discharge cell, the back substrate facing each other on the side facing the front substrate A dielectric rib formed by a dielectric material and having a height lower than that of the partition wall is provided in a state where it is covered with the phosphor layer in a portion located between the intersecting column electrode and row electrode pair. It is, is characterized in that a discharge gas containing 10 volume% or more xenon is sealed in the discharge space.
[0046]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments that are considered to be most suitable for the present invention will be described in detail below with reference to the drawings.
[0047]
1 to 3 show an example of an embodiment of a plasma display panel (hereinafter referred to as PDP) according to the present invention. FIG. 1 is a plan view schematically showing the PDP in this example, and FIG. 1 is a cross-sectional view taken along line W1-W1 in FIG. 1, and FIG. 3 is a cross-sectional view taken along line V1-V1 in FIG.
[0048]
1 to 3, a plurality of row (sustain) electrode pairs (X, Y) extend in the row direction of the front glass substrate 10 (left-right direction in FIG. 1) on the back surface of the front glass substrate 10 which is a display surface. Are arranged in parallel.
[0049]
The row electrode X includes a transparent electrode Xa made of a transparent conductive film such as ITO formed in a T shape, and a metal film extending in the row direction of the front glass substrate 10 and connected to a narrow base end portion of the transparent electrode Xa. It is comprised by the bus electrode Xb which consists of.
[0050]
Similarly, the row electrode Y is connected to the transparent electrode Ya made of a transparent conductive film such as ITO formed in a T-shape and the narrow base end portion of the transparent electrode Ya extending in the row direction of the front glass substrate 10. The bus electrode Yb is made of a metal film.
[0051]
The row electrodes X and Y are alternately arranged in the column direction of the front glass substrate 10 (vertical direction in FIG. 1), and the transparent electrodes Xa and Ya arranged in parallel along the bus electrodes Xb and Yb are respectively Extending to the paired row electrode side, the tops of the wide portions of the transparent electrodes Xa and Ya are opposed to each other via a discharge gap g having a required width.
[0052]
A dielectric layer 11 is further formed on the back surface of the front glass substrate 10 so as to cover the row electrode pairs (X, Y). Further, the back surface side of the dielectric layer 11 is made of MgO. A protective layer 12 is formed.
[0053]
On the other hand, on the display side surface of the rear glass substrate 13 arranged in parallel with the front glass substrate 10, a column (address) electrode D is a transparent electrode Xa in which each row electrode pair (X, Y) is paired with each other. Are arranged in parallel at a predetermined interval so as to extend in a direction (column direction) orthogonal to the row electrode pair (X, Y) at a position opposite to Ya.
[0054]
A dielectric layer 14 that covers the column electrodes D is further formed on the display side surface of the rear glass substrate 13, and strip-shaped barrier ribs 15 are formed on the dielectric layer 14.
[0055]
The partition walls 15 are arranged at predetermined intervals so as to extend in the column direction at intermediate positions between the column electrodes D adjacent to each other, and the upper ends thereof are in contact with the back side of the protective layer 12. The strip-shaped partition 15 partitions the discharge space between the front glass substrate 10 and the back glass substrate 13 into strips for each portion where the transparent electrodes Xa and Ya of each row electrode pair (X, Y) face each other. .
[0056]
On the dielectric layer 14, a strip-shaped dielectric rib 16 formed of a dielectric at a position facing the column electrode D protrudes toward the front glass substrate 10 and extends in parallel with the column electrode D. Each is arranged.
[0057]
A phosphor layer 17 is formed between the adjacent barrier ribs 15 so that the three primary colors of red, green, and blue are arranged in order in the row direction. The surface of the body layer 14 is covered and the dielectric ribs 16 are covered.
[0058]
A discharge gas is sealed in the discharge space S partitioned by each partition wall 15.
[0059]
In the PDP, the row electrode pairs (X, Y) each constitute one display line (row) L of the matrix display screen, and the transparent electrodes Xa, One discharge cell C is defined for each portion facing Ya.
[0060]
The image display in this PDP is the same as in the conventional PDP shown in FIGS. 11 to 14. First, one row electrode and column electrode D of the row electrode pair (X, Y) in each discharge cell C by the address operation. A counter discharge (selective write discharge) is selectively performed between the light emitting cells (discharge cells in which wall charges are formed in the dielectric layer 11) and non-light emitting cells (in the dielectric layer 11) on all display lines L. The discharge cells in which no wall charges are formed are distributed on the panel corresponding to the image to be displayed.
[0061]
After this address (data writing) operation, discharge sustain pulses are alternately applied to the row electrodes X and Y of all the display lines L, and surface discharge that occurs in each light emitting cell each time this discharge sustain pulse is applied. The phosphor layer 17 of each color of red, green, and blue in each discharge cell C is excited and emits light by ultraviolet rays generated by (sustain discharge), whereby a display image is formed.
In the PDP, the dielectric rib 16 is provided on the surface of the dielectric layer 14 so as to face the column electrode D, so that the discharge space distance between the row electrode pair (X, Y) and the column electrode D is reduced. Therefore, when selective write discharge is performed by the address operation described above, the discharge start voltage of this selective write discharge is lower than when the dielectric rib 16 is not provided.
[0062]
FIG. 4 shows the result of calculating the relationship between the height of the dielectric rib 16 and the discharge start voltage of the selective write discharge when the height of the partition wall 15 is 120 μm, using Paschen's law and the equation for conservation of electricity. It is a graph.
[0063]
FIG. 4 shows the case where the discharge gas sealed in the discharge space S is made of 100% xenon gas and the case where it is made 100% neon gas.
[0064]
From the graph of FIG. 4, it can be seen that the discharge start voltage vaf of the selective write discharge is lower than when the dielectric rib 16 is not provided (that is, when the height dnr of the dielectric rib 16 is 0 μm). I understand.
[0065]
In addition, when a Penning mixed gas is used as the discharge gas, the discharge start voltage vaf of the selective write discharge is further lowered due to the Penning effect.
[0066]
FIG. 5 is a graph showing the relationship between the height of the dielectric rib 16 and the discharge start voltage vaf of the selective write discharge when the dielectric rib 16 is formed of dielectrics having different relative dielectric constants.
FIG. 5 shows the case where the dielectric constant of the dielectric rib 16 is 15 and 30, and xenon 100% gas is used as the discharge gas.
[0067]
From FIG. 5, it can be seen that when the selective write discharge is performed by the address operation, the discharge start voltage vaf of the selective write discharge decreases as the relative dielectric constant of the dielectric forming the dielectric rib 16 increases.
[0068]
The dielectric material forming the dielectric rib 16 has a relative dielectric constant higher than that of the material forming the partition wall 15, thereby reducing the discharge start voltage vaf of the selective write discharge. I can do it.
[0069]
Here, when the selective erasure address method is used in the address operation described above, the discharge start voltage of the selective write discharge can be further lowered for the reason described below.
[0070]
For example, when a sustain discharge is performed between a pair of row electrodes using a mixed gas of neon and xenon (the ratio of xenon is 10 volume percent or more) as the discharge gas, the ultraviolet rays generated from the xenon gas by this discharge are converted into the phosphor layer 17. As the xenon ratio is increased, the amount of ultraviolet rays increases and the light emission efficiency is improved.
[0071]
On the other hand, by increasing the ratio of xenon in the discharge gas, the discharge start voltage of the sustain discharge also rises. Therefore, in order to generate an appropriate sustain discharge, the voltage of the discharge sustain pulse needs to be 200 V or more.
[0072]
Here, when the ratio of xenon in the discharge gas is increased, the discharge start voltage of the selective write discharge (erase discharge) is increased. However, when driven by the selective erase address method, the discharge is performed before the selective write discharge is performed. Since the wall discharge is formed in all the discharge cells by the reset discharge, the voltage of the scan pulse is lowered by the potential of the wall charge.
[0073]
Therefore, by driving the PDP by the selective erasing address method, when driving a PDP having a high light emission efficiency such that the voltage of the sustaining pulse is 200 V or higher, it is applied to the row electrode Y during the selective write discharge. The voltage value of the scan pulse can be kept low.
Note that the luminous efficiency can be improved even if the surface discharge interval (discharge gap) of the paired row electrodes is increased or the thickness of the dielectric layer covering the row electrode pairs is increased.
[0074]
In this case, the surface discharge interval (discharge gap) is set to 100 μm or more, or the film thickness of the dielectric layer is set to 30 to 40 μm or more.
[0075]
As described above, by driving the PDP set so that the sustain pulse voltage value is 200 V or more by the selective erasure address method, the PDP can be driven in a highly efficient state with relatively small address power consumption. In addition, since the voltage value of the scan pulse can be kept low, a general-purpose IC can be used for the scan driver IC that generates the scan pulse and the address driver IC that generates the data pulse. It becomes possible to drive with luminous efficiency.
[0076]
In the above example, the dielectric rib 16 is formed in a strip shape so as to extend in parallel with the partition wall 15. However, the dielectric rib is a portion facing the transparent electrodes Xa and Ya of the row electrode pair (X, Y). Alternatively, it may be formed in an island shape.
[0077]
Next, another example of the embodiment of the present invention will be described with reference to FIGS.
[0078]
6 is a plan view schematically showing the PDP in this example, FIG. 7 is a cross-sectional view taken along line V2-V2 in FIG. 6, FIG. 8 is a cross-sectional view taken along line V3-V3 in FIG. FIG. 10 is a sectional view taken along line W3-W3 in FIG.
[0079]
6 to 10, the PDP in this example has a plurality of row electrode pairs (X, Y) on the back surface of the front glass substrate 10 which is a display surface. So as to extend in parallel.
[0080]
The row electrode X includes a transparent electrode Xa made of a transparent conductive film such as ITO formed in a T shape, and a metal film extending in the row direction of the front glass substrate 10 and connected to a narrow base end portion of the transparent electrode Xa. It is comprised by the bus electrode Xb which consists of.
[0081]
Similarly, the row electrode Y is connected to the transparent electrode Ya made of a transparent conductive film such as ITO formed in a T-shape and the narrow base end portion of the transparent electrode Ya extending in the row direction of the front glass substrate 10. The bus electrode Yb is made of a metal film.
[0082]
The row electrodes X and Y are alternately arranged in the column direction (vertical direction in FIG. 6) of the front glass substrate 10, and the transparent electrodes Xa and Ya arranged in parallel along the bus electrodes Xb and Yb are respectively Extending to the paired row electrode side, the tops of the wide portions of the transparent electrodes Xa and Ya are opposed to each other via a discharge gap g having a required width.
[0083]
The bus electrodes Xb and Yb are each formed in a two-layer structure of black conductive layers Xb ′ and Yb ′ on the display surface side and main conductive layers Xb ″ and Yb ″ on the back surface side.
[0084]
A dielectric layer 11 is further formed on the back surface of the front glass substrate 10 so as to cover the row electrode pair (X, Y). The row electrode pairs adjacent to each other are formed on the back surface of the dielectric layer 11. A raised dielectric that protrudes on the back side of the dielectric layer 11 at a position facing the adjacent bus electrodes Xb and Yb of (X, Y) and a position facing the area between the adjacent bus electrodes Xb and Yb. The layer 11A is formed to extend in parallel with the bus electrodes Xb and Yb.
[0085]
A protective layer 12 made of MgO is formed on the back side of the dielectric layer 11 and the raised dielectric layer 11A.
On the other hand, on the display side surface of the rear glass substrate 13 arranged in parallel with the front glass substrate 10, the column electrode D is connected to the transparent electrodes Xa and Ya that are paired with each other in each row electrode pair (X, Y). They are arranged in parallel at predetermined intervals so as to extend in a direction (column direction) orthogonal to the row electrode pair (X, Y) at the opposing positions.
[0086]
A white dielectric layer 14 that covers the column electrode D is further formed on the display side surface of the rear glass substrate 13.
[0087]
In the above configuration, the same reference numerals are given to the same parts as those of the above-described example PDP.
A partition wall 25 is formed on the dielectric layer 14.
The barrier ribs 25 are arranged in a grid pattern by vertical walls 25a extending in the column direction at positions between the column electrodes D arranged in parallel to each other, and horizontal walls 25b extending in the row direction at positions facing the raised dielectric layer 11A. Is formed.
[0088]
And by this cross-shaped partition 25, the discharge space between the front glass substrate 10 and the rear glass substrate 13 is provided for each portion facing the transparent electrodes Xa and Ya paired in each row electrode pair (X, Y). A rectangular discharge cell C is formed in each compartment.
[0089]
The partition wall 25 is formed on the display surface side, and is formed to have a two-layer structure by a black layer (light absorption layer) 25 ′ and a white layer 25 ″ on the back surface side.
The display-side surface of the vertical wall 25a of the partition wall 25 is not in contact with the protective layer 12 (see FIG. 9), and a gap r is formed between them, but the display-side surface of the horizontal wall 25b is the protective layer. 12 are in contact with the portion covering the raised dielectric layer 11A (see FIGS. 7 and 8), and are shielded from the adjacent discharge cells C in the column direction.
[0090]
In each discharge cell C, a portion facing the transparent electrodes Xa and Ya paired in the row electrode pair (X, Y) on the display side surface of the dielectric layer 14 is formed into a square by a dielectric. The island-shaped dielectric ribs 26 are formed so as to protrude toward the front glass substrate 10 side.
[0091]
In each discharge cell C, a phosphor layer 27 is formed on the side surfaces of the vertical walls 25a and horizontal walls 25b of the barrier ribs 25 and the surface of the dielectric layer 14 so as to cover all five surfaces. Yes.
[0092]
The color of the phosphor layer 27 is set so that the three primary colors of red, green, and blue are arranged in order in the row direction for each discharge cell C.
A discharge gas is sealed in the discharge cell C.
[0093]
The driving method of the PDP is the same as that of the PDP shown in FIGS.
The PDP is provided with dielectric ribs 26 at positions facing the column electrodes D on the surface of the dielectric layer 14, so that the discharge space distance between the row electrode pair (X, Y) and the column electrodes D can be reduced. Therefore, when the selective write discharge is performed by the address operation described above, the discharge start voltage of the selective write discharge is lower than when the dielectric rib 26 is not provided. As the relative dielectric constant of the dielectric to be formed increases, the discharge start voltage for selective write discharge decreases.
[0094]
As described above, the PDP increases the height of the partition wall 25 surrounding the discharge cell C in order to improve the light emission efficiency for each sustain discharge, or in the discharge gas filled in the discharge cell C. When increasing the ratio of the xenon gas or increasing the film thickness of the dielectric layer 11, the dielectric rib 26 shortens the discharge space distance between the row electrode pair (X, Y) and the column electrode D to select It is possible to suppress an increase in the discharge start voltage of the submerged discharge.
[0095]
Therefore, it is not necessary to increase the withstand voltage of the column electrode driver (address driver IC) or the row electrode driver driver IC (scan driver IC) of the drive circuit for increasing the discharge start voltage of the selective write discharge. An increase in cost can be prevented.
[0096]
In the above example, the dielectric rib 26 is formed in an island shape for each discharge cell C. However, the dielectric rib may be formed in a strip shape extending in parallel with the column electrode D.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing an example of the present invention.
2 is a cross-sectional view taken along line W1-W1 of FIG.
3 is a cross-sectional view taken along line V1-V1 of FIG.
FIG. 4 is a graph showing the relationship between dielectric ribs depending on the type of discharge gas and selective write discharge start voltage in the same example.
FIG. 5 is a graph showing the relationship between the dielectric rib and the selective write discharge start voltage depending on the relative dielectric constant of the dielectric rib in the same example.
FIG. 6 is a plan view schematically showing another example of the present invention.
7 is a cross-sectional view taken along line V2-V2 of FIG.
8 is a cross-sectional view taken along line V3-V3 of FIG.
9 is a cross-sectional view taken along line W2-W2 of FIG.
10 is a cross-sectional view taken along line W3-W3 of FIG.
FIG. 11 is a perspective view schematically showing a configuration of a conventional PDP.
FIG. 12 is a circuit diagram showing a driving circuit of a conventional PDP.
FIG. 13 is an explanatory diagram showing a configuration of a subfield.
FIG. 14 is a time chart of PDP drive pulses.
[Explanation of symbols]
10 ... Front glass substrate (front substrate)
11 ... Dielectric layer
12 ... Protective layer
13 ... Back glass substrate (back substrate)
14 ... Dielectric layer
15, 25 ... Bulkhead
16, 26 ... Dielectric rib
17, 27 ... phosphor layer
25a ... Vertical wall (vertical wall)
25b ... Horizontal wall (horizontal wall)
X: Row electrode
Y ... Row electrode
Xa: Transparent electrode
Ya: Transparent electrode
Xb Bus electrode
Yb ... bus electrode
Xb ', Yb' ... black layer (light absorption layer)
Xb ″, Yb ″: white layer (light reflecting layer)
D: Column electrode
C: Discharge cell
L: Display line
g ... Gap
r ... gap

Claims

A plurality of pairs of row electrodes extending in the row direction on the back side of the front substrate and arranged in parallel in the column direction to form display lines, respectively, and the column direction on the side of the back substrate facing the front substrate through the discharge space A plurality of column electrodes extending in the row direction are provided, and a discharge cell is formed by partitioning a portion where a column electrode and a row electrode pair of the discharge space between the front substrate and the rear substrate intersect with each other by a partition wall. In the plasma display panel in which the phosphor layer is formed in each discharge cell,
A dielectric rib formed by a dielectric and having a height lower than the barrier rib is formed by a phosphor layer on a portion located between the column electrode and the row electrode pair intersecting each other on the side facing the front substrate of the rear substrate. Provided in a covered state ,
The dielectric rib is formed of a dielectric having a relative dielectric constant higher than that of the material forming the partition.
A plasma display panel characterized by that.

The plasma display panel according to claim 1, wherein the dielectric rib is formed in a strip shape extending in parallel along the column electrode.

2. The plasma display panel according to claim 1, wherein the dielectric rib is formed in an island shape in a portion where the column electrode and the row electrode pair face each other in the discharge cell.

Each row electrode constituting the row electrode pair protrudes in the column direction for each discharge cell from the bus electrode extending in the row direction to the opposite row electrode side that is paired from the bus electrode, and is opposed to each other through a discharge gap. The plasma display panel according to claim 1, further comprising a transparent electrode.

A plurality of row electrode pairs extending in the row direction on the back side of the front substrate and arranged in parallel in the column direction to form display lines, respectively, and the column direction on the side of the back substrate facing the front substrate through the discharge space A plurality of column electrodes extending in the row direction are provided, and a discharge cell is formed by partitioning a portion where a column electrode and a row electrode pair of a discharge space between the front substrate and the rear substrate intersect with each other by a partition wall. In the plasma display panel in which the phosphor layer is formed in each discharge cell,
A dielectric rib formed by a dielectric material and having a height lower than that of the barrier rib is formed by a phosphor layer on a portion located between the column electrode and the row electrode pair intersecting each other on the side facing the front substrate of the rear substrate. Provided in a covered state,
A discharge gas containing 10% by volume or more of xenon is enclosed in the discharge space.
A plasma display panel characterized by that.