[go: up one dir, main page]

JP2000223034A - Plasma display panel - Google Patents

Plasma display panel

Info

Publication number
JP2000223034A
JP2000223034A JP11025729A JP2572999A JP2000223034A JP 2000223034 A JP2000223034 A JP 2000223034A JP 11025729 A JP11025729 A JP 11025729A JP 2572999 A JP2572999 A JP 2572999A JP 2000223034 A JP2000223034 A JP 2000223034A
Authority
JP
Japan
Prior art keywords
display panel
column
plasma display
screen
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11025729A
Other languages
Japanese (ja)
Inventor
Fumihiro Namiki
文博 並木
Kazuki Takagi
一樹 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11025729A priority Critical patent/JP2000223034A/en
Priority to TW088120052A priority patent/TW429387B/en
Priority to PCT/JP1999/006531 priority patent/WO2000046832A1/en
Publication of JP2000223034A publication Critical patent/JP2000223034A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36Spacers, barriers, ribs, partitions or the like
    • H01J2211/361Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H01J2211/363Cross section of the spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】 【課題】列方向への放電の拡がりを抑制して解像度を高
めることを目的とする。 【解決手段】画面の行を画定する複数の主電極X,Y
が、隣接する主電極どうしを電極対として面放電を生じ
させることができるように配列され、互いに離れて行方
向に並ぶ複数の隔壁29によって画面内の放電空間が列
毎に区画されたPDPにおいて、画面の各列に対応した
一対の隔壁のうちの少なくとも一方は、画面の全長にわ
たって延びる平面視帯状の基部29Aと、列方向におけ
る主電極の配置位置で基部29Aから行方向に張り出し
た複数の突起部29Bとからなり、1列分の放電空間で
ある列空間31が突起部29Bによって周期的に狭めら
れた構造を設ける。
(57) [Summary] [PROBLEMS] To increase the resolution by suppressing the spread of discharge in the column direction. A plurality of main electrodes (X, Y) defining rows of a screen are provided.
Are arranged so that surface discharge can be generated by using adjacent main electrodes as an electrode pair, and in a PDP in which a discharge space in a screen is partitioned for each column by a plurality of partition walls 29 separated from each other in a row direction. At least one of the pair of partition walls corresponding to each column of the screen has a base 29A in a plan view band extending over the entire length of the screen, and a plurality of bases 29A projecting in the row direction from the base 29A at the arrangement position of the main electrode in the column direction. There is provided a structure in which the column space 31, which is a discharge space for one column, is periodically narrowed by the protrusion 29B.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、面放電形式のPD
P(プラズマディスプレイパネル)、及びPDPを用い
た表示装置に関する。
The present invention relates to a surface discharge type PD.
The present invention relates to a P (plasma display panel) and a display device using a PDP.

【0002】PDPは、カラー画面の実用化を機にテレ
ビジョン映像やコンピュータのモニタなどの用途で広く
用いられるようになってきた。このようなPDPのいっ
そうの普及に向けて、高精細化に適した構造の開発が進
められている。
[0002] With the practical use of color screens, PDPs have come to be widely used in applications such as television images and computer monitors. To further spread such a PDP, a structure suitable for high definition has been developed.

【0003】[0003]

【従来の技術】カラー表示デバイスとして、3電極面放
電形式のAC型PDPが商品化されている。ここでいう
面放電形式は、壁電荷を利用して点灯状態を維持するA
C駆動において交番に陽極又は陰極となる第1及び第2
の主電極を基板対の一方の内面に平行に配列する形式で
ある。この形式によれば、カラー表示のための蛍光体層
を主電極対を配置した第1の基板と対向する第2の基板
上に設けて電極から遠ざけることができ、それによって
放電時のイオン衝撃による蛍光体層の劣化を軽減して長
寿命化を図ることができる。
2. Description of the Related Art As a color display device, an AC type PDP of a three-electrode surface discharge type has been commercialized. The surface discharge type referred to here is a type in which a lighting state is maintained using wall charges.
First and second alternating anode or cathode in C drive
Are arranged in parallel with one inner surface of the substrate pair. According to this type, the phosphor layer for color display can be provided on the second substrate opposed to the first substrate on which the main electrode pair is arranged, and can be kept away from the electrodes, whereby ion bombardment during discharge can be achieved. The deterioration of the phosphor layer due to the above can be reduced, and the life can be extended.

【0004】面放電型のPDPでは、主電極が画面の行
を画定する行電極として同一方向に延びるので、各行内
の個々のセルを選択するための第3の電極(列電極)、
及び放電空間を列毎に区画する隔壁(バリアリブ)が必
要である。隔壁の配置については、放電空間の間隙寸法
に相当する高さの隔壁を一方の基板上に設ける形態が主
流である。これは両方の基板に設けるよりも製造が格段
に容易になるからである。隔壁パターンとしては、平面
視帯状の隔壁を配列するストライプパターンが、個々の
セルを分断するメッシュパターンよりも有利である。ス
トライプパターンであれば、各列において放電空間が画
面の全長にわたって連続するので、プライミングによる
放電確率の増大、蛍光体層の均等化、排気処理の容易化
を図ることができる。
In a surface discharge type PDP, a main electrode extends in the same direction as a row electrode defining a row of a screen, and thus a third electrode (column electrode) for selecting an individual cell in each row,
In addition, a partition (barrier rib) that partitions the discharge space for each column is required. With respect to the arrangement of the partition walls, a form in which a partition wall having a height corresponding to the gap size of the discharge space is provided on one substrate is mainly used. This is because manufacturing is much easier than providing both substrates. As the partition pattern, a stripe pattern in which strips in a band shape in plan view are arranged is more advantageous than a mesh pattern that divides individual cells. In the case of a stripe pattern, the discharge space in each column is continuous over the entire length of the screen, so that the probability of discharge due to priming can be increased, the phosphor layers can be equalized, and the exhaust processing can be facilitated.

【0005】3電極構造の基本形態は、画面の行毎に一
対ずつ主電極を配置するものである。各行における主電
極対の配列間隔(面放電ギャップ)は、150〜200
ボルト程度の電圧の印加で放電が生じるように数十〜百
数十μm程度に選定される。これに対して、隣接する行
どうしの電極間隙(逆スリットと呼称される)は、行間
の不要の面放電を防止し且つ静電容量を低減するため、
面放電ギャップより十分に大きい値(数倍程度)とされ
る。すなわち、主電極の配列間隔が行と行間とで異な
る。このような基本形態では、逆スリットが発光に寄与
しないことから、画面の利用率が小さく輝度の面で不利
であるとともに、行ピッチの縮小による高精細化が難し
い。輝度を高めるために逆スリットを狭めると、不要の
面放電を防止することのできる駆動条件の電圧マージン
が小さくなってしまう。
The basic form of the three-electrode structure is to arrange a pair of main electrodes for each row of the screen. The arrangement interval (surface discharge gap) of the main electrode pairs in each row is 150 to 200.
The thickness is selected from several tens to one hundred and several tens μm so that a discharge is generated by applying a voltage of about volt. On the other hand, an electrode gap (referred to as a reverse slit) between adjacent rows prevents unnecessary surface discharge between rows and reduces capacitance,
The value is set to a value sufficiently larger than the surface discharge gap (about several times). That is, the arrangement interval of the main electrodes differs between rows. In such a basic form, since the reverse slit does not contribute to light emission, the screen utilization rate is small and disadvantageous in terms of luminance, and it is difficult to achieve high definition by reducing the row pitch. If the reverse slit is narrowed in order to increase the luminance, the voltage margin under driving conditions that can prevent unnecessary surface discharge is reduced.

【0006】そこで、従来において、画面の行数Nに1
を加えた本数の主電極を実質的に等しい間隔で配列し、
隣接する電極どうしを電極対として面放電を生じさせる
電極構成(特開平2−220330号に図示されてい
る)を採用し、1フレームを奇数フィールドと偶数フィ
ールドに分けて時分割で表示する手法が提案されている
(特開平9−160525号)。この電極構成において
は、配列の両端を除く主電極は、配列方向の一方側及び
他方側に隣接する他の主電極と電極対を構成する。すな
わち奇数行と偶数行の表示に兼用される。配列の両端の
主電極は配列方向の片側に隣接する他の主電極と電極対
を構成する。奇数フィールドの表示には奇数行のみを用
い、偶数フィールドの表示には偶数行のみを用いる。例
えば奇数フィールドの点灯維持に際して、表示に用いな
い行(ここでは偶数行)について、それを画定する主電
極に同相の電圧を印加する。これにより、奇数行と偶数
行との放電の干渉が低減される。
Therefore, conventionally, the number of lines N on the screen is set to 1
Are arranged at substantially equal intervals, and
An electrode configuration (shown in Japanese Patent Application Laid-Open No. 2-220330) in which adjacent electrodes are used as an electrode pair to generate a surface discharge is employed, and one frame is divided into an odd field and an even field and displayed in a time-division manner. It has been proposed (JP-A-9-160525). In this electrode configuration, the main electrodes except for both ends of the arrangement form an electrode pair with other main electrodes adjacent to one side and the other side in the arrangement direction. That is, it is also used for displaying odd and even rows. The main electrodes at both ends of the arrangement form an electrode pair with another main electrode adjacent to one side in the arrangement direction. Only odd lines are used to display odd fields, and only even lines are used to display even fields. For example, when the lighting of an odd field is maintained, an in-phase voltage is applied to a main electrode that defines a row not used for display (here, an even row). Thereby, the interference of the discharge between the odd rows and the even rows is reduced.

【0007】[0007]

【発明が解決しようとする課題】上述のように駆動電圧
の位相設定により、表示に用いない行での不要の面放電
を防止できるものの、従来では隔壁が直線状であったの
で、表示に用いる行での面放電が隣接する行(表示に用
いない行)に向かって拡がり、それによって列方向の解
像度が損なわれるという問題があった。
As described above, unnecessary surface discharge in a row not used for display can be prevented by setting the phase of the drive voltage. However, in the prior art, since the partition walls are linear, they are used for display. There is a problem that the surface discharge in a row spreads to an adjacent row (a row not used for display), thereby deteriorating the resolution in the column direction.

【0008】本発明は、列方向への放電の拡がりを抑制
して解像度を高めることを目的としている。他の目的は
コントラストを低下させずに輝度を高めることにある。
An object of the present invention is to increase the resolution by suppressing the spread of discharge in the column direction. Another object is to increase the brightness without lowering the contrast.

【0009】[0009]

【課題を解決するための手段】本発明においては、放電
空間を列毎に区画する隔壁の平面視形状を行方向に張り
出す突起部を有した帯状とし、列空間を行と行との境目
毎に局部的に狭める。列空間に狭窄部を設けることによ
り、面放電の列方向の拡がりが抑制される。ただし、列
空間は複数の行に跨がって連続するので、各セルで他の
セルからの荷電粒子の流入によるプライミング効果が得
られるとともに、各セルに均等に蛍光体層を設けること
が容易である。
According to the present invention, the partition wall for partitioning the discharge space for each column is formed in a band shape having projections projecting in the row direction, and the column space is defined as a boundary between the rows. Narrow each time locally. By providing the constriction in the column space, the spread of the surface discharge in the column direction is suppressed. However, since the column space is continuous over a plurality of rows, a priming effect is obtained in each cell due to inflow of charged particles from other cells, and it is easy to provide a phosphor layer evenly in each cell. It is.

【0010】隔壁が部分的に行方向に張り出すことによ
り、隔壁の側面の面積が増大する。したがって、隔壁の
側面に蛍光体層を設ける場合に、発光面積が増大して輝
度が高まる。
When the partition wall partially extends in the row direction, the area of the side wall of the partition wall increases. Therefore, when the phosphor layer is provided on the side surface of the partition, the light emitting area increases and the luminance increases.

【0011】請求項1の発明のPDPは、画面の行を画
定する複数の主電極が、隣接する主電極どうしを電極対
として面放電を生じさせることができるように配列さ
れ、かつ互いに離れて行方向に並ぶ複数の隔壁によって
画面内の放電空間が列毎に区画されたPDPであって、
画面の各列に対応した一対の隔壁のうちの少なくとも一
方は、画面の全長にわたって延びる平面視帯状の基部
と、列方向における前記主電極の配置位置で当該基部か
ら行方向に張り出した複数の突起部とからなり、1列分
の放電空間である列空間が前記突起部によって周期的に
狭められた構造を有するものである。
In the PDP according to the first aspect of the present invention, a plurality of main electrodes defining rows of a screen are arranged so that surface discharge can be generated using adjacent main electrodes as an electrode pair, and are separated from each other. A PDP in which a discharge space in a screen is partitioned for each column by a plurality of partition walls arranged in a row direction,
At least one of the pair of partition walls corresponding to each column of the screen has a base in a plan view band shape extending over the entire length of the screen, and a plurality of protrusions projecting in the row direction from the base at the arrangement position of the main electrode in the column direction. And a column space, which is a discharge space for one column, is periodically narrowed by the protrusions.

【0012】請求項2の発明のPDPにおいて、前記複
数の主電極は、実質的に等間隔で平行に配列されてい
る。
In the PDP according to the second aspect of the present invention, the plurality of main electrodes are arranged in parallel at substantially equal intervals.

【0013】請求項3の発明のPDPにおいて、前記突
起部は、前記基部に比べて背の高さが低い。
In the PDP according to a third aspect of the present invention, the height of the projection is lower than that of the base.

【0014】請求項4の発明のPDPは、前記基部の側
面及び前記突起部の側面を覆う蛍光体層を有する。
A PDP according to a fourth aspect of the present invention has a phosphor layer that covers the side surface of the base and the side surface of the protrusion.

【0015】請求項5の発明のPDPにおいて、前記主
電極は透明導電膜と金属膜とで構成され、放電空間に対
する前面側に配置されている。
According to a fifth aspect of the present invention, the main electrode comprises a transparent conductive film and a metal film, and is disposed on the front side with respect to the discharge space.

【0016】請求項6の発明のPDPにおいて、前記金
属膜は前記突起部と重なるように配置されている。
In the PDP according to a sixth aspect of the present invention, the metal film is disposed so as to overlap the projection.

【0017】請求項7の発明の装置は、1フレームを2
つのフィールドに分け、一方のフィールドを奇数行によ
って表示し、他方のフィールドを偶数行によって表示す
るように前記電極対に駆動電圧を印加する駆動回路とを
備えている。
According to a seventh aspect of the present invention, one frame corresponds to two frames.
And a drive circuit for applying a drive voltage to the electrode pair so that one field is displayed by odd rows and the other field is displayed by even rows.

【0018】請求項8の発明のPDPは、画面の行を画
定する複数の主電極が、隣接する主電極どうしを電極対
として面放電を生じさせることができるように配列さ
れ、かつ互いに離れて行方向に並ぶ複数の帯状の隔壁に
よって画面内の放電空間が列毎に区画されたプラズマデ
ィスプレイパネルであって、前記隔壁の間の前記主電極
の配置位置に、当該隔壁よりも高さの低い複数の突起が
隔壁どうしを連結するように設けられ、1列分の放電空
間である列空間が前記突起によって周期的に狭められた
構造を有する。
In the PDP according to the present invention, a plurality of main electrodes defining rows of a screen are arranged so that surface discharge can be generated by using adjacent main electrodes as an electrode pair, and are separated from each other. A plasma display panel in which a discharge space in a screen is partitioned for each column by a plurality of band-shaped partition walls arranged in a row direction, and at a position where the main electrode is arranged between the partition walls, the height is lower than the partition walls. A plurality of projections are provided so as to connect the partition walls, and the column space, which is a discharge space for one row, is periodically narrowed by the projections.

【0019】請求項9の発明のPDPは、前記隔壁の側
面及び前記突起の側面を覆う蛍光体層を有する。
A PDP according to a ninth aspect of the present invention has a phosphor layer that covers the side surface of the partition and the side surface of the protrusion.

【0020】請求項10の発明のPDPにおいて、前記
主電極は、透明導電膜と金属膜とで構成され、放電空間
に対する前面側に配置されている。
According to a tenth aspect of the present invention, the main electrode comprises a transparent conductive film and a metal film, and is disposed on the front side with respect to the discharge space.

【0021】請求項11の発明の装置は、1フレームを
2つのフィールドに分け、一方のフィールドを奇数行に
よって表示し、他方のフィールドを偶数行によって表示
するように前記電極対に駆動電圧を印加する駆動回路と
を備えている。
According to an eleventh aspect of the present invention, a driving voltage is applied to the electrode pair such that one frame is divided into two fields, one field is displayed by odd rows, and the other field is displayed by even rows. And a driving circuit for performing the driving.

【0022】[0022]

【発明の実施の形態】図1は本発明に係る電極マトリク
スの模式図である。
FIG. 1 is a schematic view of an electrode matrix according to the present invention.

【0023】本発明に係る面放電型PDPでは、合計M
本のアドレス電極Aが列電極として配列され、アドレス
電極Aと直交するように行電極として合計(N+1)本
の主電極X,Yが等間隔に交互に配列される。Mは画面
ESの列数であり、Nは行数である。主電極X,Yの配
列間隔は現実的な範囲の駆動電圧(例えば100〜20
0V)で面放電を生じさせることのできる数十〜百数十
μm程度の寸法に選定される。図では主電極X,Yが細
く描かれているが、実際には各主電極X,Yの幅は配列
間隔よりも大きい。
In the surface discharge type PDP according to the present invention, the total M
The address electrodes A are arranged as column electrodes, and a total of (N + 1) main electrodes X and Y are alternately arranged at equal intervals as row electrodes so as to be orthogonal to the address electrodes A. M is the number of columns of the screen ES, and N is the number of rows. The arrangement interval of the main electrodes X and Y is a practical range of the driving voltage (for example, 100 to 20).
0 V) is selected to have a size of several tens to one hundred and several tens of micrometers that can generate a surface discharge at 0 V). Although the main electrodes X and Y are drawn thin in the figure, the width of each main electrode X and Y is actually larger than the arrangement interval.

【0024】図示の例の配列順序における奇数番目の電
極である主電極Xは、常に後述のグループ毎に電気的に
共通化される。偶数番目の電極である主電極Yは、線順
次のアドレッシングに際しては個別に制御され、点灯維
持に際しては主電極Xと同様にグループ毎に電気的に共
通化される。このような主電極X,Yのうち、互いに隣
接する主電極Xと主電極Yとが面放電を生じさせる電極
対12を構成し、1つの行L(図中の添え字は行番号を
示す)を画定する。つまり、配列の両端を除く主電極
X,Yは、それぞれが2つの行L(奇数行及び偶数行)
の表示を担う。両端の主電極Xは1つの行Lの表示を担
う。行Lとは、列方向における配置順位の等しいセル
(表示素子)Cの集合である。
The main electrodes X, which are the odd-numbered electrodes in the arrangement order in the illustrated example, are always electrically shared for each group described later. The main electrodes Y, which are the even-numbered electrodes, are individually controlled during line-sequential addressing, and are electrically shared for each group in the same manner as the main electrodes X during lighting maintenance. Of the main electrodes X and Y, the main electrode X and the main electrode Y adjacent to each other form an electrode pair 12 for generating a surface discharge, and one row L (the suffix in the figure indicates a row number). ). That is, each of the main electrodes X and Y except for both ends of the array has two rows L (odd rows and even rows).
Responsible for the display. The main electrodes X at both ends are responsible for displaying one row L. The row L is a set of cells (display elements) C having the same arrangement order in the column direction.

【0025】図2は本発明に係るPDPの内部構造を示
す斜視図、図3は隔壁の立体構造の模式図である。
FIG. 2 is a perspective view showing the internal structure of the PDP according to the present invention, and FIG. 3 is a schematic view of the three-dimensional structure of the partition.

【0026】図示のPDP1は面放電構造のAC型カラ
ーPDPであり、一対の基板構体10,20からなる。
画面ESを構成する各セルにおいて、一対の主電極X,
Yとアドレス電極Aとが交差する。主電極X,Yは、前
面側の基板構体10の基材であるガラス基板11の内面
に配列されており、それぞれが透明導電膜41と導電性
を確保するための金属膜(バス電極)42とからなる。
金属膜42は例えばクロム−銅−クロムの3層構造から
なり、透明導電膜41の列方向の中央部に積層されてい
る。主電極X,Yを被覆するように厚さ30〜50μm
程度の誘電体層17が設けられ、誘電体層17の表面に
は保護膜18としてマグネシア(MgO)が被着されて
いる。
The illustrated PDP 1 is an AC type color PDP having a surface discharge structure, and includes a pair of substrate structures 10 and 20.
In each cell constituting the screen ES, a pair of main electrodes X,
Y intersects with the address electrode A. The main electrodes X and Y are arranged on the inner surface of the glass substrate 11 which is the base material of the substrate structure 10 on the front side, and each is composed of a transparent conductive film 41 and a metal film (bus electrode) 42 for ensuring conductivity. Consists of
The metal film 42 has, for example, a three-layer structure of chromium-copper-chromium, and is laminated at the center of the transparent conductive film 41 in the column direction. 30 to 50 μm thick to cover main electrodes X and Y
Approximately a dielectric layer 17 is provided, and magnesia (MgO) is applied as a protective film 18 on the surface of the dielectric layer 17.

【0027】アドレス電極Aは、背面側の基板構体20
の基材であるガラス基板21の内面に配列されており、
誘電体層24によって被覆されている。誘電体層24の
上には、高さ100〜200μm(例えば150μm)
の隔壁29がアドレス電極Aの配列間隙に1つずつ設け
られている。これらの隔壁29によって放電空間30が
行方向(画面の水平方向)に列毎に区画され、且つ放電
空間30の間隙寸法が規定されている。そして、アドレ
ス電極Aの上方及び隔壁29の側面を含めて背面側の内
面を被覆するように、カラー表示のためのR,G,Bの
3色の蛍光体層28R,28G,28Bが設けられてい
る。放電空間30には主成分のネオンにキセノンを混合
した放電ガスが充填されており、蛍光体層28R,28
G,28Bは放電時にキセノンが放つ紫外線によって局
部的に励起されて発光する。表示の1ピクセル(画素)
は行方向に並ぶ3個のサブピクセルで構成される。各サ
ブピクセル内の構造体がセル(表示素子)Cである。隔
壁29の配置パターンがストライプパターンであること
から、放電空間30のうちの各列に対応した部分(列空
間)は全ての行に跨がって連続している。これにより、
十分に気泡の少ない均質な蛍光体層28R,28G,2
8Bを量産性に優れたスクリーン印刷法によって形成す
ることができる。
The address electrodes A are connected to the substrate structure 20 on the rear side.
Are arranged on the inner surface of a glass substrate 21 which is a base material of
It is covered by a dielectric layer 24. On the dielectric layer 24, a height of 100 to 200 μm (for example, 150 μm)
Partition walls 29 are provided one by one in the arrangement gap of the address electrodes A. The partitions 29 divide the discharge space 30 into columns in the row direction (horizontal direction of the screen), and define the gap size of the discharge space 30. Then, phosphor layers 28R, 28G, and 28B of three colors of R, G, and B for color display are provided so as to cover the inner surface on the back side including the upper side of the address electrode A and the side surface of the partition wall 29. ing. The discharge space 30 is filled with a discharge gas in which xenon is mixed with neon as a main component, and the phosphor layers 28R, 28
G and 28B are locally excited by ultraviolet rays emitted by xenon during discharge to emit light. One pixel (pixel) of display
Is composed of three sub-pixels arranged in the row direction. The structure in each sub-pixel is a cell (display element) C. Since the arrangement pattern of the partition walls 29 is a stripe pattern, a portion (column space) corresponding to each column in the discharge space 30 is continuous over all rows. This allows
Homogeneous phosphor layers 28R, 28G, 2 with sufficiently few bubbles
8B can be formed by a screen printing method excellent in mass productivity.

【0028】図3のように、隔壁29は、列方向に延び
る平面視帯状の基部29Aと、列方向における主電極の
配置位置で基部29Aから行方向に張り出した複数の突
起部29Bとからなる。互いに隣接する隔壁29のそれ
ぞれの突起部29Bが対向するように張り出し、1列分
の放電空間である列空間が突起部29Bの存在によって
周期的に狭められた構造が形成される。突起部29Bは
放電の列方向の拡がりを抑制する。また、突起部29B
を設けることにより隔壁29の側面積が増大し、蛍光体
層の表面積が増大して輝度が高まる。
As shown in FIG. 3, the partition wall 29 is composed of a band-like base 29A extending in the column direction and a plurality of protrusions 29B projecting in the row direction from the base 29A at the position of the main electrode in the column direction. . The protrusions 29B of the partition walls 29 adjacent to each other project so as to face each other, and a structure is formed in which the column space, which is a discharge space for one column, is periodically narrowed by the presence of the protrusions 29B. The protrusion 29B suppresses the spread of the discharge in the column direction. Also, the protrusion 29B
Is provided, the side area of the partition wall 29 is increased, the surface area of the phosphor layer is increased, and the luminance is increased.

【0029】このような隔壁29は、従来の単純な直線
状の隔壁と同様の製造手順で形成可能である。平面視形
状を規定するマスクパターンのみ変更すればよい。形成
方法としては、ベタ膜状の材料層をサンドブラストでパ
ターニングする方法、スクリーンを用いてペーストの多
重印刷をする方法がある。
Such a partition wall 29 can be formed by the same manufacturing procedure as a conventional simple linear partition wall. Only the mask pattern that defines the plan view shape needs to be changed. As a forming method, there are a method of patterning a solid film-like material layer by sandblasting, and a method of performing multiple printing of a paste using a screen.

【0030】図4は隔壁と主電極との位置関係を示す平
面図である。
FIG. 4 is a plan view showing the positional relationship between the partition and the main electrode.

【0031】主電極X,Yは帯状の透明導電膜41とそ
れより幅の小さい帯状の金属膜42との積層体である。
金属膜42は上述のとおり透明導電膜41の列方向の中
央に配置されており、その幅は隔壁29の突起部29B
よりも大きい。したがって、前面側からの観察では、突
起部29Bは金属膜42によって隠れて見えない。この
ことは画面のコントラストを高める上で好適である。つ
まり、蛍光体層を放電空間の背面側に配置するいわゆる
反射型構造では、隔壁29を高反射材料で形成して輝度
を高める手法が適用される。蛍光体層の表層で発光して
背面へ向かう光を前面へ反射させるのである。しかし、
輝度が向上する一方で外光が隔壁29の上面で反射して
コントラストを損なう問題がある。特に突起部29Bを
有した隔壁29では、基部29Aのみの場合と比べて突
起部29Bの分だけ隔壁の上面が増大してしまう。そこ
で、突起部29Bをそれより反射率の小さい表層をもつ
金属膜42で隠すことにより、突起部29Bを設けたこ
とによるコントラストの低下が軽減される。隔壁材料と
しては、白色粉末(酸化チタン、アルミナなど)を混合
した低融点ガラスペーストが一般的である。金属膜42
を構成するクロム層は、白色化された隔壁29よりも反
射率が小さい。金属膜42を黒色フィラーを含む銀ペー
ストを焼成して形成しても同様の効果が得られる。
The main electrodes X and Y are a laminate of a strip-shaped transparent conductive film 41 and a strip-shaped metal film 42 having a smaller width.
As described above, the metal film 42 is disposed at the center of the transparent conductive film 41 in the column direction, and the width thereof is
Greater than. Therefore, when viewed from the front side, the protrusion 29B is hidden by the metal film 42 and cannot be seen. This is suitable for increasing the contrast of the screen. That is, in a so-called reflective structure in which the phosphor layer is arranged on the back side of the discharge space, a method of increasing the luminance by forming the partition walls 29 with a highly reflective material is applied. The light emitted from the surface of the phosphor layer and reflected toward the back is reflected toward the front. But,
While the luminance is improved, there is a problem that the external light is reflected on the upper surface of the partition wall 29 to deteriorate the contrast. In particular, in the partition 29 having the protrusion 29B, the upper surface of the partition is increased by the amount of the protrusion 29B as compared with the case where only the base 29A is provided. Therefore, the projection 29B is hidden by the metal film 42 having a surface layer having a lower reflectivity than the projection 29B, so that the decrease in contrast due to the provision of the projection 29B is reduced. As a material for the partition wall, a low-melting glass paste mixed with white powder (titanium oxide, alumina, etc.) is generally used. Metal film 42
Has a lower reflectance than the whitened partition wall 29. The same effect can be obtained by forming the metal film 42 by baking a silver paste containing a black filler.

【0032】以上の構成のPDP1は、インタレース駆
動を実現する回路ユニットと組み合わせて、主に壁掛け
式テレビジョン受像機のディスプレイデバイスとして使
用される。
The PDP 1 having the above configuration is mainly used as a display device of a wall-mounted television receiver in combination with a circuit unit for realizing interlace driving.

【0033】図5は本発明に係る表示装置100の構成
図である。
FIG. 5 is a configuration diagram of the display device 100 according to the present invention.

【0034】表示装置100はPDP1と駆動ユニット
80とから構成されている。駆動ユニット80は、コン
トローラ81、フレームメモリ82、データ処理回路8
3、電源回路84、スキャンドライバ85、サステイン
回路86、及びアドレスドライバ87を有している。サ
ステイン回路86は、奇数Xドライバ861、偶数Xド
ライバ862、奇数Yドライバ863、及び偶数Yドラ
イバ864からなる。なお、駆動ユニット80はPDP
1の背面側に配置され、各ドライバとPDP1の電極と
が図示しないフレキシブルケーブルで電気的に接続され
る。駆動ユニット80にはTVチューナ、コンピュータ
などの外部装置からR,G,Bの各色の輝度レベル(階
調レベル)を示す画素単位のフレームデータDFが、各
種の同期信号(CLK,HSYNC,VSYNC)とと
もに入力される。
The display device 100 includes a PDP 1 and a drive unit 80. The drive unit 80 includes a controller 81, a frame memory 82, a data processing circuit 8
3, a power supply circuit 84, a scan driver 85, a sustain circuit 86, and an address driver 87. The sustain circuit 86 includes an odd X driver 861, an even X driver 862, an odd Y driver 863, and an even Y driver 864. The drive unit 80 is a PDP
1, and each driver is electrically connected to an electrode of the PDP 1 by a flexible cable (not shown). The drive unit 80 receives frame data DF for each pixel indicating the luminance level (gradation level) of each color of R, G, B from an external device such as a TV tuner or a computer, and various synchronization signals (CLK, HSYNC, VSYNC). Entered with

【0035】フレームデータDFは、フレームメモリ8
2に一旦格納された後、データ処理回路83によってフ
レームを所定数のサブフィールドに分割して階調表示を
行うためのサブフィールドデータDsfに変換される。
サブフィールドデータDsfはフレームメモリ82に格
納され、適時にアドレスドライバ87に転送される。サ
ブフィールドデータDsfの各ビットの値は、サブフィ
ールドにおけるセルの点灯の要否を示す情報、厳密には
アドレス放電の要否を示す情報である。
The frame data DF is stored in the frame memory 8
After the image data is once stored in 2, the data processing circuit 83 divides the frame into a predetermined number of subfields and converts them into subfield data Dsf for performing gradation display.
The subfield data Dsf is stored in the frame memory 82 and is transferred to the address driver 87 as appropriate. The value of each bit of the subfield data Dsf is information indicating the necessity of lighting of the cell in the subfield, more specifically, information indicating the necessity of the address discharge.

【0036】スキャンドライバ85はアドレッシングに
おいて主電極Yに個別に駆動電圧を印加する。奇数Xド
ライバ861は主電極Xのうちの奇数番目のものに一括
に駆動電圧を印加する。偶数Xドライバ862は主電極
Xのうちの偶数番目のものに一括に駆動電圧を印加す
る。奇数Yドライバ863は主電極Yのうちの奇数番目
のものに一括に駆動電圧を印加する。偶数Yドライバ8
64は主電極Yのうちの偶数番目のものに一括に駆動電
圧を印加する。主電極X,Yの電気的な共通化は図示の
ようなパネル上の連結に限られず、ドライバ内部の配
線、又は接続用ケーブル上での配線により行うことがで
きる。アドレスドライバ87はサブフィールドデータD
sfに応じて計M本のアドレス電極Aに選択的に駆動電
圧を印加する。これらドライバには電源回路84から図
示しない配線導体を介して所定の電力が供給される。
The scan driver 85 individually applies a drive voltage to the main electrode Y in addressing. The odd-numbered X driver 861 applies a drive voltage to the odd-numbered ones of the main electrodes X at a time. The even-numbered X driver 862 applies a driving voltage to even-numbered main electrodes X at a time. The odd-numbered Y driver 863 applies a drive voltage to the odd-numbered main electrodes Y at a time. Even Y driver 8
Reference numeral 64 applies a drive voltage to even-numbered main electrodes Y at a time. The electrical commonization of the main electrodes X and Y is not limited to the connection on the panel as shown, but can be performed by wiring inside the driver or wiring on the connection cable. The address driver 87 has the subfield data D
A drive voltage is selectively applied to a total of M address electrodes A according to sf. These drivers are supplied with predetermined power from a power supply circuit 84 via a wiring conductor (not shown).

【0037】次に、PDP1の駆動方法について説明す
る。
Next, a method of driving the PDP 1 will be described.

【0038】図6はフレームの構成を示す図である。P
DP1の駆動に際しては、1シーンの画像情報であるフ
レームFを奇数フィールドf1及び偶数フィールドf2
に2分割する。そして、奇数フィールドf1において奇
数行の表示を行い、偶数フィールドf2において偶数行
の表示を行う。つまり、1シーンの情報をインターレー
ス形式で表示する。
FIG. 6 is a diagram showing the structure of a frame. P
When driving DP1, the frame F which is image information of one scene is divided into an odd field f1 and an even field f2.
Into two parts. Then, an odd-numbered row is displayed in the odd-numbered field f1, and an even-numbered row is displayed in the even-numbered field f2. That is, information of one scene is displayed in an interlace format.

【0039】そして、2値の点灯制御によって階調表示
(カラー再現)を行うために、奇数フィールドf1及び
偶数フィールドf2のそれぞれを例えば8個のサブフレ
ームsf1,sf2,sf3,sf4,sf5,sf
6,sf7,sf8に分割する。言い換えれば、各フィ
ールドを8個のサブフレームsf1〜sf8の集合に置
き換える。これらサブフィールドsf1〜sf8におけ
る輝度の相対比率がおおよそ1:2:4:8:16:3
2:64:128となるように重み付けをして各サブフ
ィールドsf1〜sf8の点灯維持放電の回数を設定す
る。サブフィールド単位の点灯/非点灯の組合せでRG
Bの各色毎に256段階の輝度設定を行うことができる
ので、表示可能な色の数は2563 となる。ただし、サ
ブフィールドsf1〜sf8を輝度の重みの順に表示す
る必要はない。例えば重みの大きいサブフィールドsf
8をフィールド期間Tfの中間に配置するといった最適
化を行うことができる。
In order to perform gradation display (color reproduction) by binary lighting control, each of the odd field f1 and the even field f2 is divided into, for example, eight subframes sf1, sf2, sf3, sf4, sf5, and sf.
6, sf7, sf8. In other words, each field is replaced with a set of eight subframes sf1 to sf8. The relative ratio of luminance in these subfields sf1 to sf8 is approximately 1: 2: 4: 8: 16: 3.
The number of lighting sustain discharges in each of the subfields sf1 to sf8 is set by weighting so as to be 2: 64: 128. RG by lighting / non-lighting combination in subfield units
Since 256 levels of luminance can be set for each color of B, the number of colors that can be displayed is 256 3 . However, it is not necessary to display the subfields sf1 to sf8 in the order of the luminance weight. For example, a subfield sf with a large weight
8 can be optimized in the middle of the field period Tf.

【0040】各サブフィールドsfj (j=1〜8)に
割り当てるサブフィールド期間Tsfj は、画面全体の
電荷分布を均一化する準備期間TR、表示内容に応じた
帯電分布を形成するアドレス期間TA、及び階調レベル
に応じた輝度を確保するために点灯状態を維持するサス
テイン期間TSからなる。各サブフィールド期間Tsf
j において、準備期間TR及びアドレス期間TAの長さ
は輝度の重みに係わらず一定であるが、サステイン期間
TSの長さは輝度の重みが大きいほど長い。つまり、1
つのフィールドfに対応する8つのサブフィールド期間
Tsfj の長さは互いに異なる。
The sub-field period Tsf j allocated to each sub-field sf j (j = 1 to 8) includes a preparation period TR for equalizing the charge distribution of the entire screen, and an address period TA for forming a charge distribution according to display contents. , And a sustain period TS for maintaining a lighting state in order to secure luminance according to the gradation level. Each subfield period Tsf
In j , the lengths of the preparation period TR and the address period TA are constant regardless of the luminance weight, but the length of the sustain period TS is longer as the luminance weight is larger. That is, 1
The lengths of eight sub-field periods Tsf j corresponding to one field f are different from each other.

【0041】図7は駆動シーケンスの一例を示す電圧波
形図である。
FIG. 7 is a voltage waveform diagram showing an example of the driving sequence.

【0042】奇数フィールドf1の各サブフィールドに
おいては、まず、準備期間TRで全ての主電極Xに放電
開始電圧を超える波高値の書込みパルスPrxを印加す
る。このとき全てのアドレス電極Aには書込みパルスP
rxを打ち消すためのパルスPraを印加する。書込み
パルスPrxの印加による面放電で各セルに過剰の壁電
荷が形成され、パルスの立ち下がりでの自己消去放電で
壁電荷がほぼ消失する。次に、アドレス期間TAでは、
各主電極Yに対して順にスキャンパルスPyを印加して
行選択を行う。スキャンパルスPyに同期させて、選択
された行のうちの点灯させるべきセルに対応したアドレ
ス電極AにアドレスパルスPaを印加してアドレス放電
を生じさせる。また、奇数行で適度の面放電が生じるよ
うに、奇数番目の主電極Xと偶数番目の主電極Xとに交
互にパルスを印加する。そして、サステイン期間TSで
は、奇数行については交互で偶数行については同時とな
るタイミングで主電極Xと主電極Yとにサステインパル
スPsを印加する。
In each subfield of the odd field f1, first, a write pulse Prx having a peak value exceeding the discharge start voltage is applied to all the main electrodes X in the preparation period TR. At this time, the write pulse P is applied to all the address electrodes A.
A pulse Pra for canceling rx is applied. Excess wall charges are formed in each cell by the surface discharge due to the application of the write pulse Prx, and the wall charges are almost completely eliminated by the self-erasing discharge at the falling edge of the pulse. Next, in the address period TA,
A row is selected by sequentially applying a scan pulse Py to each main electrode Y. In synchronization with the scan pulse Py, an address pulse Pa is applied to an address electrode A corresponding to a cell to be lit in a selected row to generate an address discharge. In addition, a pulse is alternately applied to the odd-numbered main electrodes X and the even-numbered main electrodes X so that an appropriate surface discharge occurs in the odd-numbered rows. Then, in the sustain period TS, the sustain pulse Ps is applied to the main electrode X and the main electrode Y at the same timing for the odd-numbered rows and at the same time for the even-numbered rows.

【0043】一方、偶数フィールドf2の各サブフィー
ルドにおいても準備期間TRに全ての主電極Xに書込み
パルスPrwを印加して壁電荷を消去する。また、アド
レス期間TAでも、奇数フィルドf1と同様に各主電極
Yに対して順にスキャンパルスPyを印加し、所定のア
ドレス電極AにアドレスパルスPaを印加する。偶数フ
ィールドf2では、スキャンパルスPyに同期させて偶
数行で適度の面放電が生じるように偶数番目の主電極X
と奇数番目の主電極Xとに交互にパルスを印加する。そ
して、サステイン期間TSでは、偶数行については交互
で奇数行については同時となるタイミングで主電極Xと
主電極YとにサステインパルスPsを印加する。
On the other hand, in each subfield of the even field f2, the write pulse Prw is applied to all the main electrodes X during the preparation period TR to erase wall charges. Also in the address period TA, a scan pulse Py is applied to each main electrode Y in order, and an address pulse Pa is applied to a predetermined address electrode A, as in the odd field f1. In the even-numbered field f2, the even-numbered main electrode X is synchronized with the scan pulse Py so that an appropriate surface discharge occurs in the even-numbered row.
And the odd-numbered main electrodes X are alternately applied with a pulse. Then, in the sustain period TS, the sustain pulse Ps is applied to the main electrode X and the main electrode Y at an even-numbered row alternately and at an odd-numbered row simultaneously.

【0044】図8は隔壁パターンの変形例を示す平面図
である。
FIG. 8 is a plan view showing a modification of the partition pattern.

【0045】上述の隔壁29では1セルピッチで突起部
29Bが配置されていたが、図8(a)の隔壁29bで
は2セルピッチで突起部29Bbが配置されている。そ
して、各列の左側の隔壁29bと右側の隔壁29bとで
突起部29Bbの位置が1セルピッチずつずれており、
列空間の各狭窄部は1つの突起部29Bbによって形成
される。
The projections 29B are arranged at a pitch of one cell in the partition 29 described above, but the projections 29Bb are arranged at a pitch of two cells in the partition 29b of FIG. The positions of the protrusions 29Bb are shifted by one cell pitch between the left partition wall 29b and the right partition wall 29b in each row.
Each constriction in the row space is formed by one projection 29Bb.

【0046】図8(b)の例では、直線帯状の隔壁29
cと突起部29Bdを有した隔壁29dとが交互に配列
されている。列空間の各狭窄部は1つの突起部29Bb
によって形成される。
In the example shown in FIG. 8B, the partition 29 has a linear band shape.
c and the partition 29d having the protrusion 29Bd are alternately arranged. Each constriction in the row space is one protrusion 29Bb.
Formed by

【0047】図9は主電極形状の変形例を示す平面図で
ある。
FIG. 9 is a plan view showing a modification of the shape of the main electrode.

【0048】主電極Xb,Ybのそれぞれは、画面の全
長にわたって行方向に延びる金属膜42と、各列におい
て列方向に長い短冊状の透明導電膜41bとからなる。
金属膜42は透明導電膜41bの列方向の中央に重ねら
れ、隔壁の突起部を隠す。この例の電極形状は、直線帯
状の一部を切り欠いたものに相当する。切欠きによって
電極面積が小さくなることから、放電電流が減少して駆
動回路の負担が軽減される。また、主電極間の静電容量
が低減される。放電電流の減少に伴う輝度の低下は、点
灯維持における駆動電圧の周波数を高めることによって
補うことができる。
Each of the main electrodes Xb and Yb is composed of a metal film 42 extending in the row direction over the entire length of the screen, and a strip-shaped transparent conductive film 41b long in each column in the column direction.
The metal film 42 is superimposed on the center of the transparent conductive film 41b in the column direction, and hides the protrusion of the partition. The electrode shape in this example corresponds to a shape in which a part of a straight band is cut out. Since the notch reduces the electrode area, the discharge current is reduced and the load on the drive circuit is reduced. Further, the capacitance between the main electrodes is reduced. The decrease in luminance due to the decrease in discharge current can be compensated for by increasing the frequency of the drive voltage for maintaining lighting.

【0049】図10は隔壁の立体構造の第2例を示す図
である。
FIG. 10 is a view showing a second example of the three-dimensional structure of the partition.

【0050】上述の隔壁29では突起部29Bの高さが
基部29Aと同じであったが、本例の隔壁29eでは、
基部29Aよりも突起部29Beが低い。なお、平面視
では隔壁29eの形状は図3の隔壁29と同じである。
このような構造によれば、列空間の狭窄部の設計におけ
る自由度が高いので、放電の拡がりの抑制と排気やプラ
イミングのための流路の確保とを両立するのが容易とな
る。また、基部29Aと異なる材料で突起部29Beを
形成し、外光によるコントラストの低下を低減してもよ
い。
In the above-described partition 29, the height of the projection 29B is the same as that of the base 29A.
The protrusion 29Be is lower than the base 29A. The shape of the partition wall 29e in the plan view is the same as that of the partition wall 29 in FIG.
According to such a structure, the degree of freedom in designing the constricted portion of the row space is high, so that it is easy to achieve both suppression of the spread of discharge and securing of a flow path for exhaust and priming. Further, the projection 29Be may be formed of a material different from that of the base 29A, so that a decrease in contrast due to external light may be reduced.

【0051】図11は隔壁の立体構造の第3例を示す図
である。
FIG. 11 is a view showing a third example of the three-dimensional structure of the partition.

【0052】上述の内部構造は列空間を隔壁配列方向に
狭めてセルを区画するものであったが、本例の内部構造
は列空間をパネルの厚さ方向に狭めるものである。すな
わち、実質的に等間隔に配列された平面視帯状の隔壁2
9fと、隔壁どうしを連結するように設けられた突起2
9Cとによって放電空間が区画される。突起29Cは主
電極の配置一毎に設けられ、隔壁29fよりも低い。突
起29Cの高さは蛍光体層を設けた後の段階で列空間が
連続するように選定される。この構造によれば、従来例
と同様にストライプ状に蛍光体層を設けることができ
る。
The internal structure described above is for narrowing the row space in the partition arrangement direction to divide cells, but the internal structure of this embodiment is for narrowing the row space in the thickness direction of the panel. That is, the partition walls 2 in a band shape in plan view arranged at substantially equal intervals.
9f and a projection 2 provided to connect the partition walls
9C defines a discharge space. The protrusion 29C is provided for each arrangement of the main electrode, and is lower than the partition 29f. The height of the projection 29C is selected so that the row spaces are continuous at a stage after the phosphor layer is provided. According to this structure, the phosphor layers can be provided in a stripe shape as in the conventional example.

【0053】[0053]

【発明の効果】請求項1乃至請求項5の発明によれば、
列方向への放電の拡がりを抑制して解像度を高めること
ができる。
According to the first to fifth aspects of the present invention,
The resolution can be increased by suppressing the spread of discharge in the column direction.

【0054】請求項2の発明によれば、発光面積が増大
して輝度が高まる。
According to the second aspect of the present invention, the light emitting area increases and the luminance increases.

【0055】請求項4の発明によれば、コントラストを
低下を防ぐことができる。
According to the fourth aspect of the present invention, it is possible to prevent a decrease in contrast.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る電極マトリクスの模式図である。FIG. 1 is a schematic view of an electrode matrix according to the present invention.

【図2】本発明に係るPDPの内部構造を示す斜視図で
ある。
FIG. 2 is a perspective view showing an internal structure of a PDP according to the present invention.

【図3】隔壁の立体構造の模式図である。FIG. 3 is a schematic diagram of a three-dimensional structure of a partition.

【図4】隔壁と主電極との位置関係を示す平面図であ
る。
FIG. 4 is a plan view showing a positional relationship between a partition and a main electrode.

【図5】本発明に係る表示装置の構成図である。FIG. 5 is a configuration diagram of a display device according to the present invention.

【図6】フレームの構成を示す図である。FIG. 6 is a diagram showing a configuration of a frame.

【図7】駆動シーケンスの一例を示す電圧波形図であ
る。
FIG. 7 is a voltage waveform diagram showing an example of a driving sequence.

【図8】隔壁パターンの変形例を示す平面図である。FIG. 8 is a plan view showing a modified example of the partition pattern.

【図9】主電極形状の変形例を示す平面図である。FIG. 9 is a plan view showing a modification of the main electrode shape.

【図10】隔壁の立体構造の第2例を示す図である。FIG. 10 is a view showing a second example of the three-dimensional structure of the partition.

【図11】隔壁の立体構造の第3例を示す図である。FIG. 11 is a diagram showing a third example of the three-dimensional structure of the partition.

【符号の説明】[Explanation of symbols]

1 PDP(プラズマディスプレイパネル) 100 表示装置 ES 画面 L 行 X,Xb,Y,Yb 主電極 29,29b,29,29d,29e,29f 隔壁 29A 基部 29B,29Bb,29Bd,29Be 突起部 29C 突起 80 駆動ユニット(駆動回路) 1 PDP (Plasma Display Panel) 100 Display ES Screen L Row X, Xb, Y, Yb Main Electrodes 29, 29b, 29, 29d, 29e, 29f Partition 29A Base 29B, 29Bb, 29Bd, 29Be Projection 29C Projection 80 Drive Unit (drive circuit)

フロントページの続き Fターム(参考) 5C040 FA01 FA04 GB03 GB14 GC05 GC06 GF02 GF12 5C080 AA05 BB05 CC03 DD07 DD09 EE19 EE29 FF12 HH04 JJ02 JJ06 Continuation of the front page F term (reference) 5C040 FA01 FA04 GB03 GB14 GC05 GC06 GF02 GF12 5C080 AA05 BB05 CC03 DD07 DD09 EE19 EE29 FF12 HH04 JJ02 JJ06

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】画面の行を画定する複数の主電極が、隣接
する主電極どうしを電極対として面放電を生じさせるこ
とができるように配列され、かつ互いに離れて行方向に
並ぶ複数の隔壁によって画面内の放電空間が列毎に区画
されたプラズマディスプレイパネルであって、 画面の各列に対応した一対の隔壁のうちの少なくとも一
方は、画面の全長にわたって延びる平面視帯状の基部
と、列方向における前記主電極の配置位置で当該基部か
ら行方向に張り出した複数の突起部とからなり、 1列分の放電空間である列空間が前記突起部によって周
期的に狭められた構造を有することを特徴とするプラズ
マディスプレイパネル。
A plurality of main electrodes defining a row of a screen are arranged so that surface discharge can be generated using adjacent main electrodes as an electrode pair, and a plurality of partition walls arranged in a row direction apart from each other. A plasma display panel in which a discharge space in a screen is partitioned for each column by at least one of a pair of partition walls corresponding to each column of the screen, at least one of a base in a plan view band shape extending over the entire length of the screen, and a column. A plurality of protrusions projecting in the row direction from the base at the arrangement position of the main electrode in a direction, and having a structure in which a column space as a discharge space for one column is periodically narrowed by the protrusions. A plasma display panel characterized by the following.
【請求項2】前記複数の主電極は、実質的に等間隔で平
行に配列されている請求項1記載のプラズマディスプレ
イパネル。
2. The plasma display panel according to claim 1, wherein said plurality of main electrodes are arranged in parallel at substantially equal intervals.
【請求項3】前記突起部は、前記基部に比べて背の高さ
が低い請求項1記載のプラズマディスプレイパネル。
3. The plasma display panel according to claim 1, wherein the height of the projection is lower than that of the base.
【請求項4】前記基部の側面及び前記突起部の側面を覆
う蛍光体層を有する請求項1乃至請求項3のいずれかに
記載のプラズマディスプレイパネル。
4. The plasma display panel according to claim 1, further comprising a phosphor layer covering a side surface of said base and a side surface of said projection.
【請求項5】前記主電極は、透明導電膜と金属膜とで構
成され、放電空間に対する前面側に配置された請求項1
乃至請求項4のいずれかに記載のプラズマディスプレイ
パネル。
5. The main electrode comprises a transparent conductive film and a metal film, and is disposed on the front side with respect to a discharge space.
The plasma display panel according to claim 4.
【請求項6】前記金属膜は、前記突起部と重なるように
配置されている請求項5記載のプラズマディスプレイパ
ネル。
6. The plasma display panel according to claim 5, wherein said metal film is arranged so as to overlap with said projection.
【請求項7】請求項1乃至請求項6のいずれかに記載の
プラズマディスプレイパネルと、 1フレームを2つのフィールドに分け、一方のフィール
ドを奇数行によって表示し、他方のフィールドを偶数行
によって表示するように前記電極対に駆動電圧を印加す
る駆動回路とを備えたことを特徴とする表示装置。
7. A plasma display panel according to claim 1, wherein one frame is divided into two fields, one field is displayed by odd lines, and the other field is displayed by even lines. A driving circuit for applying a driving voltage to the electrode pair.
【請求項8】画面の行を画定する複数の主電極が、隣接
する主電極どうしを電極対として面放電を生じさせるこ
とができるように配列され、かつ互いに離れて行方向に
並ぶ複数の帯状の隔壁によって画面内の放電空間が列毎
に区画されたプラズマディスプレイパネルであって、 前記隔壁の間の前記主電極の配置位置に、当該隔壁より
も高さの低い複数の突起が隔壁どうしを連結するように
設けられ、 1列分の放電空間である列空間が前記突起によって周期
的に狭められた構造を有することを特徴とするプラズマ
ディスプレイパネル。
8. A plurality of main electrodes defining a row of a screen are arranged so that surface discharge can be generated using adjacent main electrodes as an electrode pair, and a plurality of strips arranged in a row direction apart from each other. A plasma display panel in which a discharge space in a screen is partitioned for each column by partition walls, wherein a plurality of projections lower than the partition walls are arranged at positions where the main electrodes are arranged between the partition walls. A plasma display panel which is provided so as to be connected and has a structure in which a column space, which is a discharge space for one column, is periodically narrowed by the projection.
【請求項9】前記隔壁の側面及び前記突起の側面を覆う
蛍光体層を有する請求項8記載のプラズマディスプレイ
パネル。
9. The plasma display panel according to claim 8, further comprising a phosphor layer covering a side surface of said partition and a side surface of said projection.
【請求項10】前記主電極は、透明導電膜と金属膜とで
構成され、放電空間に対する前面側に配置された請求項
1又は請求項9記載のプラズマディスプレイパネル。
10. The plasma display panel according to claim 1, wherein said main electrode comprises a transparent conductive film and a metal film, and is disposed on a front side with respect to a discharge space.
【請求項11】請求項8乃至請求項10のいずれかに記
載のプラズマディスプレイパネルと、 1フレームを2つのフィールドに分け、一方のフィール
ドを奇数行によって表示し、他方のフィールドを偶数行
によって表示するように前記電極対に駆動電圧を印加す
る駆動回路とを備えたことを特徴とする表示装置。
11. A plasma display panel according to claim 8, wherein one frame is divided into two fields, one field is displayed by odd lines, and the other field is displayed by even lines. A driving circuit for applying a driving voltage to the electrode pair.
JP11025729A 1999-02-03 1999-02-03 Plasma display panel Pending JP2000223034A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11025729A JP2000223034A (en) 1999-02-03 1999-02-03 Plasma display panel
TW088120052A TW429387B (en) 1999-02-03 1999-11-17 Plasma display panel
PCT/JP1999/006531 WO2000046832A1 (en) 1999-02-03 1999-11-24 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11025729A JP2000223034A (en) 1999-02-03 1999-02-03 Plasma display panel

Publications (1)

Publication Number Publication Date
JP2000223034A true JP2000223034A (en) 2000-08-11

Family

ID=12173906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11025729A Pending JP2000223034A (en) 1999-02-03 1999-02-03 Plasma display panel

Country Status (3)

Country Link
JP (1) JP2000223034A (en)
TW (1) TW429387B (en)
WO (1) WO2000046832A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3440907B2 (en) 2000-01-18 2003-08-25 松下電器産業株式会社 Display panel and manufacturing method thereof
JP3501027B2 (en) 1999-07-27 2004-02-23 日本電気株式会社 Plasma display panel
US6720736B2 (en) 2000-12-22 2004-04-13 Lg Electronics Inc. Plasma display panel
US7230377B2 (en) 2000-04-29 2007-06-12 Samsung Sdi Co., Ltd. Base panel having partition and plasma display device utilizing the same
US7605537B2 (en) * 2003-06-19 2009-10-20 Samsung Sdi Co., Ltd. Plasma display panel having bus electrodes extending across areas of non-discharge regions

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1263014A1 (en) * 2001-05-28 2002-12-04 Chunghwa Picture Tubes, Ltd. Discharge cells between barrier walls of alternating current discharge type plasma display panel
US7323818B2 (en) 2002-12-27 2008-01-29 Samsung Sdi Co., Ltd. Plasma display panel
EP1435639B1 (en) * 2003-01-02 2010-07-28 Samsung SDI Co., Ltd. Plasma display panel
JP2004214166A (en) 2003-01-02 2004-07-29 Samsung Sdi Co Ltd Plasma display panel
FR2851691A1 (en) * 2003-02-21 2004-08-27 Thomson Plasma Plasma display panel comprises discharge cells between two plates and delimited by partitions forming a network, where partitions separating two adjacent cells of the same column have cavities opening at the top of the partitions
US7327083B2 (en) * 2003-06-25 2008-02-05 Samsung Sdi Co., Ltd. Plasma display panel
US7425797B2 (en) 2003-07-04 2008-09-16 Samsung Sdi Co., Ltd. Plasma display panel having protrusion electrode with indentation and aperture
US7208876B2 (en) 2003-07-22 2007-04-24 Samsung Sdi Co., Ltd. Plasma display panel
KR100536215B1 (en) * 2003-08-05 2005-12-12 삼성에스디아이 주식회사 Plasma display panel
EP1505625A3 (en) * 2003-08-06 2007-08-08 LG Electronics Inc. Plasma display panel, and method and apparatus of driving the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03269933A (en) * 1990-03-16 1991-12-02 Fujitsu Ltd gas discharge panel
JP3394799B2 (en) * 1993-09-13 2003-04-07 パイオニア株式会社 Plasma display device
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP3719743B2 (en) * 1995-08-09 2005-11-24 株式会社日立製作所 Plasma display panel
JPH10149771A (en) * 1996-11-18 1998-06-02 Hitachi Ltd Plasma display panel and method of manufacturing the same
JP3042432B2 (en) * 1996-12-20 2000-05-15 日本電気株式会社 Color plasma display panel
JP3440352B2 (en) * 1997-05-20 2003-08-25 大日本印刷株式会社 Plasma display panel
JPH10255668A (en) * 1997-03-14 1998-09-25 Dainippon Printing Co Ltd Plasma display panel and its manufacture
DE69807976T2 (en) * 1997-05-09 2003-06-05 Jsr Corp Composition of a glass paste
JPH10326570A (en) * 1997-05-28 1998-12-08 Hitachi Ltd Gas discharge type display panel and display device using the same
JPH10334812A (en) * 1997-06-02 1998-12-18 Matsushita Electric Ind Co Ltd Plasma display panel and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501027B2 (en) 1999-07-27 2004-02-23 日本電気株式会社 Plasma display panel
JP3440907B2 (en) 2000-01-18 2003-08-25 松下電器産業株式会社 Display panel and manufacturing method thereof
US7230377B2 (en) 2000-04-29 2007-06-12 Samsung Sdi Co., Ltd. Base panel having partition and plasma display device utilizing the same
US6720736B2 (en) 2000-12-22 2004-04-13 Lg Electronics Inc. Plasma display panel
US7605537B2 (en) * 2003-06-19 2009-10-20 Samsung Sdi Co., Ltd. Plasma display panel having bus electrodes extending across areas of non-discharge regions

Also Published As

Publication number Publication date
TW429387B (en) 2001-04-11
WO2000046832A1 (en) 2000-08-10

Similar Documents

Publication Publication Date Title
JP3838311B2 (en) Plasma display panel
JP3470629B2 (en) Surface discharge type plasma display panel
JP3259681B2 (en) AC discharge type plasma display panel and driving method thereof
KR100778813B1 (en) Image display method and display device
KR100691674B1 (en) Plasma Display Panel and Driving Method thereof
JP2000331615A (en) Plasma display panel and driving method thereof
KR20030082354A (en) Display device and plasma display device
JP2000223034A (en) Plasma display panel
JP3725071B2 (en) Plasma display panel
JP4183421B2 (en) Plasma display panel driving method, driving circuit, and display device
JPH11272232A (en) Plasma display panel and device using the same
KR100781011B1 (en) Driving method for plasma display panel and plasma display apparatus
KR20050041872A (en) Plasma display device and driving method thereof
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
JP3578543B2 (en) Driving method of PDP
US7379032B2 (en) Plasma display device
JP4251383B2 (en) Surface discharge type PDP and driving method
JP3644789B2 (en) Plasma display panel and driving method thereof
JP3182280B2 (en) AC surface discharge type plasma display panel and driving method thereof
JP4482703B2 (en) Method and apparatus for driving plasma display panel
JP2000066637A (en) Gradation display method for plasma display panel
KR100630298B1 (en) Plasma display and method of driving a plasma display panel
KR100775204B1 (en) Method for driving plasma display panel and plasma display device
JP2000048727A (en) Plasma display panel
JP2004085693A (en) Method of driving plasma display panel and plasma display

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021224