JP3703595B2 - 電子回路装置 - Google Patents
電子回路装置 Download PDFInfo
- Publication number
- JP3703595B2 JP3703595B2 JP6152497A JP6152497A JP3703595B2 JP 3703595 B2 JP3703595 B2 JP 3703595B2 JP 6152497 A JP6152497 A JP 6152497A JP 6152497 A JP6152497 A JP 6152497A JP 3703595 B2 JP3703595 B2 JP 3703595B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- voltage
- terminal
- volts
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば半導体集積回路のような電子回路装置の電流値の低減および低消費電力化に関する。
【０００２】
【従来の技術】
近年、携帯機器の発展により、ＬＳＩ等の半導体集積回路には電池を長持ちさせるために低消費電力化が求められている。低消費電力化を実現するための有効な手段としては動作電圧を下げることが挙げられる。消費電力は電圧と電流の積で与えられるので動作電圧を低下させることによって電圧と電流の両方を低減することができ、一般に低消費電力化に対して２乗の効果があると言われている。
また、電流値が低減されると電源配線が容易になり製造コストも低減される。しかし半導体集積回路を用いたシステム全体の電源電圧は一定であり、半導体集積回路にはシステム全体の電源電圧が供給されるのが一般的である。
【０００３】
図５は電源電圧が３．３ボルトで２種類の電子回路ブロックが動作する場合の従来の構成を示す回路図である。図において、１は電源端子、２はグラウンド（ＧＮＤ）端子、３，４は電源端子１とグラウンド端子２との間に並列に接続された半導体集積回路等の電子回路ブロックを示している。２つの電子回路ブロック３，４を動作させる場合にはそれぞれの電子回路ブロック３，４での負荷が時系列的に変化するので電源、グラウンド間に単に２つの電子回路ブロック３，４を直列に接続して使用することはできない。このため図５に示すように、２つの電子回路ブロック３，４を電源とグラウンド間に並列に接続して使用するのが一般的である。
【０００４】
図５に示すように、電子回路ブロック３，４に流れる電流の値をそれぞれＩ1 ，Ｉ2 とすると、２つの電子回路ブロック３，４の全体での消費電力Ｗ1 は次の式で表わされる。
Ｗ1 ＝３．３×（Ｉ1 ＋Ｉ2 ） ・・・（１）
従って、システムの電圧が一定の場合に低消費電力化を実現するためには（Ｉ1 ＋Ｉ2 ）を低減する必要がある。
なお、電子回路ブロック３，４を低電圧で動作させるために各回路毎に電圧変換器を設けて電圧を低下させることによって各電子回路ブロック３，４の電流を低減することは可能ではあるが、この場合には電圧変換器そのものによる消費電力が加算される上、電圧変換器が大きな面積を要するので半導体集積回路のような小チップに組み込むことは極めて困難である。
【０００５】
【発明が解決しようとする課題】
従来の電子回路装置は以上のように構成されているので、小型化、低コスト化を保ちつつ低消費電力化を実現することは困難であるという課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、複数の電子回路ブロックを有する場合に小型化、低コスト化を保ちつつ低消費電力化を実現することのできる電子回路装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の発明に係る電子回路装置は、端子間に所定の電源電圧が印加される第１の端子および第２の端子との間に直列に接続された複数の電子回路ブロックと、所定のしきい値電圧を越える電圧が印加されるとオンし、しきい値電圧の合計が電源電圧よりも高く設定され、第１の端子と第２の端子との間に直列に順方向に接続された複数の半導体素子とを有し、複数の電子回路の直列接続の各々の接続点は、複数の電子回路の各々に複数の半導体素子のうち少なくとも１つが並列に接続されるように、複数の半導体素子の直列接続の接続点のうちのいずれかに電気的に接続されているものである。
【０００８】
請求項２記載の発明に係る電子回路装置は、複数の電子回路ブロックのうちの各々の電子回路ブロックに並列に接続される半導体素子の数を各々の電子回路ブロックの動作電圧に基づいた数としたものである。
【０００９】
請求項３記載の発明に係る電子回路装置は、複数の半導体素子をダイオードによって構成したものである。
【００１０】
請求項４記載の発明に係る電子回路装置は、複数の半導体素子を電界効果トランジスタによって構成したものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による電子回路装置の構成を示す回路図である。図において、１１は３．３ボルトの電源端子（第１の端子）、１２はグラウンド（ＧＮＤ）端子（第２の端子）、１３，１４は電子回路ブロック、１５〜１８はｐｎ接合型のダイオード（半導体素子）を示している。電子回路ブロック１３，１４は電源端子１１とグラウンド端子１２との間に直列に接続されている。さらにダイオード１５〜１８は電源端子１１とグラウンド端子１２との間に順方向に直列に接続されている。なお、電子回路ブロック１３と電子回路ブロック１４との間の接続点１９と、ダイオード１６とダイオード１７との間の接続点２０とは電気的に短絡されている。また、２つの電子回路ブロック１３，１４は１チップ内に設けられているものでも良いし、それぞれが別々の２つのチップ内に設けられているものでも良い。さらに、複数のチップを含むボード等の回路ブロックでも良い。
【００１２】
ところで、ｐｎ接合型のダイオード１５〜１８はいずれも順方向にある値以上の電圧が印加されるとオン状態になって順方向に電流が流れ、その電圧（オン電圧と呼ぶ）で端子間がクランプされる。この実施の形態１ではｐｎ接合型のダイオード１５〜１８のオン電圧の総和を電源電圧である３．３ボルトよりも高く設定する。すなわち、ｐｎ接合型のダイオードではオン電圧はｐｎ接合のビルトイン・ポテンシャルで決定され、通常は製造時の条件によって０．８から１．０ボルト程度の値となるが、この実施の形態１では、０．８５ボルトのものを用いている。すると４つのｐｎ接合型のダイオード１５〜１８のオン電圧の合計は３．４ボルト（０．８５×４）となり、電源電圧３．３ボルトよりも高くなるので４つのｐｎ接合型のダイオード１５〜１８が同時にオンすることはない。従って４つのｐｎ接合型のダイオード１５〜１８を貫通する電流は流れない。
【００１３】
次に動作について説明する。
図１に示すように、電子回路ブロック１３に流れる電流をｉ1 、電子回路ブロック１４に流れる電流をｉ2 、ダイオード１５，１６に流れる電流をｉ3 、ダイオード１７，１８に流れる電流をｉ4 とする。以上説明した構成の電子回路装置において、電子回路ブロック１３，１４がともに非動作状態でｉ1 ＝ｉ2 ＝０の場合にはｉ3 ＝ｉ4 ＝０となる。電子回路ブロック１３，１４の少なくとも一方が動作状態のときは接続点１９の電位は１．６ボルトから１．７ボルトまでの間の値をとる。この理由は以下のとおりである。接続点１９の電位が１．７ボルトよりも高くなるとｐｎ接合型のダイオード１７，１８がオンして、その結果接続点１９の電位は１．７ボルトまで引き戻される。さらに接続点１９の電位が１．６ボルトよりも低くなるとｐｎ接合型のダイオード１５，１６がオンして１．６ボルトまで引き戻される。このため接続点１９の電位は常に１．６ボルトから１．７ボルトの間となる。
【００１４】
次に電子回路ブロック１３に流れる電流ｉ1 と電子回路ブロック１４に流れる電流ｉ2 の大小関係に着目すると以下のようになる。すなわち、ｉ1 ≧ｉ2 の場合には接続点１９の電位は１．７ボルトになり、ダイオード１５，１６を流れる電流ｉ3 は０、ダイオード１７，１８に流れる電流ｉ4 は電子回路ブロック１３に流れる電流ｉ1 と電子回路ブロック１４を流れる電流ｉ2 の差となる。一方、ｉ2 ＜ｉ1 の場合には接続点１９の電位は１．６ボルトになり、ダイオード１７，１８を流れる電流ｉ4 は０、ダイオード１５，１６を流れる電流ｉ3 は電子回路ブロック１４を流れる電流ｉ2 と電子回路ブロック１３を流れる電流ｉ1 との差になる。以上をまとめると以下のようになる。
ｉ1 ≧ｉ2 のときは、ｉ3 ＝０，ｉ4 ＝ｉ1 −ｉ2
ｉ1 ＜ｉ2 のときは、ｉ3 ＝ｉ2 −ｉ1 ，ｉ4 ＝０ ・・・（２）
従って、この実施の形態１の電子回路装置において、電源端子１１からグラウンド端子１２に流れる電流はｉ1 とｉ2 の大小関係にかかわらず常にｉ1 とｉ2 のうちの小さくない方になる。ｉ1 とｉ2 のうちの小さくない方をｍａｘ（ｉ1 ，ｉ2 ）で表すと消費電力Ｗ2 は次式で与えられる。
Ｗ2 ＝３．３×ｍａｘ（ｉ1 ，ｉ2 ） ・・・（３）
【００１５】
さらに、電子回路ブロック１３，１４が図５に示す電子回路ブロック３，４とそれぞれ等価なものであるとすると一般に以下の関係が成り立つ。
Ｉ1 ＞ｉ1 ，Ｉ2 ＞ｉ2 ・・・（４）
従って、Ｗ2 ＜Ｗ1 が導き出され、この実施の形態の電子回路装置の方が消費電力が少なくなることがわかる。
【００１６】
なお、この実施の形態１では、電子回路ブロック１３および電子回路ブロック１４が１．６ボルトから１．７ボルトで動作することが要求されるが、半導体集積回路の動作電圧は微細化の進歩と共に低下しており、０．５μｍ以下の微細化レベルでは１．６ボルトから１．７ボルトでの動作を容易に実現することができる。
【００１７】
また、式（４）に示すように、各電子回路ブロック１３，１４に流れる電流自体が小さくできるので低消費電力化の効果が顕著になるばかりでなく、電源配線が容易になり、製造コストを低減することもできる。
【００１８】
さらに、この実施の形態１では、ｐｎ接合型のダイオードを用いた場合について説明したが、ショットキダイオード等同様の電気的特性を有する他のダイオードでもよく、同様の効果を得ることができる。
さらに、この実施の形態１では、２つの回路を動作させる場合について述べたが、３つ以上の回路の場合にも電圧条件を適当に定めることによって同様の構成を実現することができ、同様の効果を得ることができる。
【００１９】
さらに、図１に示す構成では、各々の電子回路ブロック１３，１４について２本のダイオードを並列に接続していたが、電源電圧と各回路の動作電圧に従ってダイオードの数を決定する。例えば、図２に示すように、電源電圧が１．８ボルトで低電圧で動作する電子回路ブロック１３ａ，１４ａにそれぞれ１個ずつオン電圧が０．９５ボルトのダイオード（半導体素子）２１，２２を並列に接続するように構成すると、接続点１９ａの電位は０．８５ボルトから０．９５ボルトの範囲となるので電子回路ブロック１３ａ、電子回路ブロック１４ａには０．８５ボルトから０．９５ボルトの一定の範囲の電圧が印加される。
【００２０】
実施の形態２．
図３はこの発明の実施の形態２による電子回路装置の構成を示すブロック図である。図において、２５，２６，２７，２８はＭＯＳＦＥＴ（半導体素子、電界効果トランジスタ）を示している。すなわち、ｎチャネルＭＯＳＦＥＴ２５〜２８を図１に示すｐｎ接合型のダイオード１５〜１８の代わりに用いたものである。なお、図１に示すものと同一の部分には同一符号を付し、重複する説明は省略する。
ｎチャネルＭＯＳＦＥＴ２５〜２８のドレインとゲートを共通として高電位側に接続し、ソースを低電位側に接続した構成となっている。ｎチャネルＭＯＳＦＥＴのドレインとゲートを共通とすると２端子の素子とみなすことができる。一般にＭＯＳＦＥＴはゲートとソース間の電圧がしきい値電圧と呼ばれる一定の電圧以上になるとオンし、それ以下の電圧ではオフとなるため、ｎチャネルＭＯＳＦＥＴ２５〜２８はいずれも２端子間の電圧がしきい値電圧を越えるとオンするダイオードと同様の動作をすることになる。このため、実施の形態１の場合と同様の動作が実現でき、同様の効果を得ることができる。さらにＭＯＳＦＥＴのしきい値電圧は、ダイオードのオン電圧と異なり、必要に応じて自由に設定することができるため、より効率良く回路の動作電圧を設定することにより効果的に電流値を低減することができる。
【００２１】
なお、この実施の形態２では、ｎチャネルＭＯＳＦＥＴ２５〜２８を用いた場合を示したが、ｐチャネルＭＯＳＦＥＴのゲートとドレインを共通として低電圧側に接続し、ソースを高電圧側に接続することによっても全く同様の効果がある。
また、図２に示す回路において、ダイオード２１，２２の代わりにＭＯＳＦＥＴを用いることもできる。
【００２２】
実施の形態３．
図４はこの発明の実施の形態３による電子回路装置の構成を示す回路図である。図において図１に示すものと同一の部分には同一符号を付し、重複する説明は省略する。
１３ｂ，１４ｂは電子回路ブロック、１９ｂは電子回路ブロック１３ｂと電子回路ブロック１４ｂとの間の接続点、２０ｂはダイオード１７とダイオード１８との間の接続点をそれぞれ示している。なお、電子回路ブロック１３ｂは電子回路ブロック１４ｂよりも高い電圧を必要とするものである。
【００２３】
次に動作について説明する。
まず、実施の形態１で説明したように、ダイオード１５〜１８のオン電圧は０．８５ボルトであるから電源電圧３．３ボルトはダイオード１５〜１８の全体をオンできる電圧３．４ボルトに達しないので全てのダイオードがオンすることはない。また、接続点１９ｂの電位が０．８５ボルトよりも高くなるとダイオード１８がオンしてオン電圧が０．８５ボルトまで引き戻され、接続点１９ｂの電位が０．７５ボルトよりも低くなるとダイオード１５〜１７がオンするので電源電圧３．３ボルトからダイオード１５〜１７のオン電圧の合計２．５５（０．８５×３）を引いた電圧である０．７５ボルトまで引き戻される。このため、接続点１９ｂの電位は０．７５〜０．８５ボルトの範囲が維持されることになる。従って、電子回路ブロック１３ｂには２．４５ボルトから２．５５ボルトの電圧が印加され、電子回路ブロック１４ｂには０．７５ボルトから０．８５ボルトの電圧が印加されることになる。
【００２４】
このため、全体として消費電力を低減することができると共に電子回路ブロック１３ｂ，１４ｂが最適に動作する電圧を供給することができる。
なお、この実施の形態３では、各電子回路ブロック１３ｂ，１４ｂに並列に接続されるダイオードの数をそれぞれ３個、１個としているが、電子回路ブロックの動作電圧や電源電圧に応じてダイオードの数を種々選択して構成することができる。
また、この実施の形態３においても、ダイオードの代わりにｐチャネルまたはｎチャネルのＭＯＳＦＥＴを用いることができる。
【００２５】
【発明の効果】
以上のように、請求項１記載の発明によれば、端子間に所定の電源電圧が印加される第１の端子および第２の端子との間に直列に接続された複数の電子回路ブロックと、所定のしきい値電圧を越える電圧が印加されるとオンし、しきい値電圧の合計が電源電圧よりも高く設定され、第１の端子と第２の端子との間に直列に順方向に接続された複数の半導体素子とを有し、複数の電子回路ブロックの直列接続の各々の接続点は、複数の電子回路ブロックの各々に複数の半導体素子のうち少なくとも１つが並列に接続されるように、複数の半導体素子の直列接続の接続点のうちのいずれかに電気的に接続されているように構成したので、複数の直列に接続された複数の半導体素子の全てを貫通する電流は流れず、各々の電子回路ブロックの両端に印加される電圧が一定の範囲で低電圧となるので各電子回路ブロックの消費電力を低減することができる効果がある。
【００２６】
請求項２記載の発明によれば、複数の電子回路ブロックのうちの各々の電子回路ブロックに並列に接続される半導体素子の数は各々の電子回路ブロックの動作電圧に基づいた数となるように構成したので、消費電力を低減できるとともに電子回路ブロック毎に最適な電圧を供給することができる効果がある。
【００２７】
請求項３記載の発明によれば、複数の半導体素子をダイオードで構成したので、低コストで消費電力を低減できる効果がある。
【００２８】
請求項４記載の発明によれば、複数の半導体素子を電界効果トランジスタで構成したので、しきい値電圧を電界効果トランジスタの設計により適切に設定できる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による電子回路装置の構成を示す回路図である。
【図２】 この発明の実施の形態１によるダイオードの数を各電子回路ブロックに対して１個とした場合の構成を示す回路図である。
【図３】 この発明の実施の形態２による電子回路装置の構成を示す回路図である。
【図４】 この発明の実施の形態３による電子回路装置の構成を示す回路図である。
【図５】 従来の電子回路装置の構成を示す回路図である。
【符号の説明】
１１ 電源端子（第１の端子）、１２ グラウンド端子（第２の端子）、１３，１３ａ，１３ｂ，１４，１４ａ，１４ｂ 電子回路ブロック、１５，１６，１７，１８，２１，２２ ダイオード（半導体素子）、２５，２６，２７，２８ ＭＯＳＦＥＴ（半導体素子、電界効果トランジスタ）。
【発明の属する技術分野】
この発明は、例えば半導体集積回路のような電子回路装置の電流値の低減および低消費電力化に関する。
【０００２】
【従来の技術】
近年、携帯機器の発展により、ＬＳＩ等の半導体集積回路には電池を長持ちさせるために低消費電力化が求められている。低消費電力化を実現するための有効な手段としては動作電圧を下げることが挙げられる。消費電力は電圧と電流の積で与えられるので動作電圧を低下させることによって電圧と電流の両方を低減することができ、一般に低消費電力化に対して２乗の効果があると言われている。
また、電流値が低減されると電源配線が容易になり製造コストも低減される。しかし半導体集積回路を用いたシステム全体の電源電圧は一定であり、半導体集積回路にはシステム全体の電源電圧が供給されるのが一般的である。
【０００３】
図５は電源電圧が３．３ボルトで２種類の電子回路ブロックが動作する場合の従来の構成を示す回路図である。図において、１は電源端子、２はグラウンド（ＧＮＤ）端子、３，４は電源端子１とグラウンド端子２との間に並列に接続された半導体集積回路等の電子回路ブロックを示している。２つの電子回路ブロック３，４を動作させる場合にはそれぞれの電子回路ブロック３，４での負荷が時系列的に変化するので電源、グラウンド間に単に２つの電子回路ブロック３，４を直列に接続して使用することはできない。このため図５に示すように、２つの電子回路ブロック３，４を電源とグラウンド間に並列に接続して使用するのが一般的である。
【０００４】
図５に示すように、電子回路ブロック３，４に流れる電流の値をそれぞれＩ1 ，Ｉ2 とすると、２つの電子回路ブロック３，４の全体での消費電力Ｗ1 は次の式で表わされる。
Ｗ1 ＝３．３×（Ｉ1 ＋Ｉ2 ） ・・・（１）
従って、システムの電圧が一定の場合に低消費電力化を実現するためには（Ｉ1 ＋Ｉ2 ）を低減する必要がある。
なお、電子回路ブロック３，４を低電圧で動作させるために各回路毎に電圧変換器を設けて電圧を低下させることによって各電子回路ブロック３，４の電流を低減することは可能ではあるが、この場合には電圧変換器そのものによる消費電力が加算される上、電圧変換器が大きな面積を要するので半導体集積回路のような小チップに組み込むことは極めて困難である。
【０００５】
【発明が解決しようとする課題】
従来の電子回路装置は以上のように構成されているので、小型化、低コスト化を保ちつつ低消費電力化を実現することは困難であるという課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、複数の電子回路ブロックを有する場合に小型化、低コスト化を保ちつつ低消費電力化を実現することのできる電子回路装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の発明に係る電子回路装置は、端子間に所定の電源電圧が印加される第１の端子および第２の端子との間に直列に接続された複数の電子回路ブロックと、所定のしきい値電圧を越える電圧が印加されるとオンし、しきい値電圧の合計が電源電圧よりも高く設定され、第１の端子と第２の端子との間に直列に順方向に接続された複数の半導体素子とを有し、複数の電子回路の直列接続の各々の接続点は、複数の電子回路の各々に複数の半導体素子のうち少なくとも１つが並列に接続されるように、複数の半導体素子の直列接続の接続点のうちのいずれかに電気的に接続されているものである。
【０００８】
請求項２記載の発明に係る電子回路装置は、複数の電子回路ブロックのうちの各々の電子回路ブロックに並列に接続される半導体素子の数を各々の電子回路ブロックの動作電圧に基づいた数としたものである。
【０００９】
請求項３記載の発明に係る電子回路装置は、複数の半導体素子をダイオードによって構成したものである。
【００１０】
請求項４記載の発明に係る電子回路装置は、複数の半導体素子を電界効果トランジスタによって構成したものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による電子回路装置の構成を示す回路図である。図において、１１は３．３ボルトの電源端子（第１の端子）、１２はグラウンド（ＧＮＤ）端子（第２の端子）、１３，１４は電子回路ブロック、１５〜１８はｐｎ接合型のダイオード（半導体素子）を示している。電子回路ブロック１３，１４は電源端子１１とグラウンド端子１２との間に直列に接続されている。さらにダイオード１５〜１８は電源端子１１とグラウンド端子１２との間に順方向に直列に接続されている。なお、電子回路ブロック１３と電子回路ブロック１４との間の接続点１９と、ダイオード１６とダイオード１７との間の接続点２０とは電気的に短絡されている。また、２つの電子回路ブロック１３，１４は１チップ内に設けられているものでも良いし、それぞれが別々の２つのチップ内に設けられているものでも良い。さらに、複数のチップを含むボード等の回路ブロックでも良い。
【００１２】
ところで、ｐｎ接合型のダイオード１５〜１８はいずれも順方向にある値以上の電圧が印加されるとオン状態になって順方向に電流が流れ、その電圧（オン電圧と呼ぶ）で端子間がクランプされる。この実施の形態１ではｐｎ接合型のダイオード１５〜１８のオン電圧の総和を電源電圧である３．３ボルトよりも高く設定する。すなわち、ｐｎ接合型のダイオードではオン電圧はｐｎ接合のビルトイン・ポテンシャルで決定され、通常は製造時の条件によって０．８から１．０ボルト程度の値となるが、この実施の形態１では、０．８５ボルトのものを用いている。すると４つのｐｎ接合型のダイオード１５〜１８のオン電圧の合計は３．４ボルト（０．８５×４）となり、電源電圧３．３ボルトよりも高くなるので４つのｐｎ接合型のダイオード１５〜１８が同時にオンすることはない。従って４つのｐｎ接合型のダイオード１５〜１８を貫通する電流は流れない。
【００１３】
次に動作について説明する。
図１に示すように、電子回路ブロック１３に流れる電流をｉ1 、電子回路ブロック１４に流れる電流をｉ2 、ダイオード１５，１６に流れる電流をｉ3 、ダイオード１７，１８に流れる電流をｉ4 とする。以上説明した構成の電子回路装置において、電子回路ブロック１３，１４がともに非動作状態でｉ1 ＝ｉ2 ＝０の場合にはｉ3 ＝ｉ4 ＝０となる。電子回路ブロック１３，１４の少なくとも一方が動作状態のときは接続点１９の電位は１．６ボルトから１．７ボルトまでの間の値をとる。この理由は以下のとおりである。接続点１９の電位が１．７ボルトよりも高くなるとｐｎ接合型のダイオード１７，１８がオンして、その結果接続点１９の電位は１．７ボルトまで引き戻される。さらに接続点１９の電位が１．６ボルトよりも低くなるとｐｎ接合型のダイオード１５，１６がオンして１．６ボルトまで引き戻される。このため接続点１９の電位は常に１．６ボルトから１．７ボルトの間となる。
【００１４】
次に電子回路ブロック１３に流れる電流ｉ1 と電子回路ブロック１４に流れる電流ｉ2 の大小関係に着目すると以下のようになる。すなわち、ｉ1 ≧ｉ2 の場合には接続点１９の電位は１．７ボルトになり、ダイオード１５，１６を流れる電流ｉ3 は０、ダイオード１７，１８に流れる電流ｉ4 は電子回路ブロック１３に流れる電流ｉ1 と電子回路ブロック１４を流れる電流ｉ2 の差となる。一方、ｉ2 ＜ｉ1 の場合には接続点１９の電位は１．６ボルトになり、ダイオード１７，１８を流れる電流ｉ4 は０、ダイオード１５，１６を流れる電流ｉ3 は電子回路ブロック１４を流れる電流ｉ2 と電子回路ブロック１３を流れる電流ｉ1 との差になる。以上をまとめると以下のようになる。
ｉ1 ≧ｉ2 のときは、ｉ3 ＝０，ｉ4 ＝ｉ1 −ｉ2
ｉ1 ＜ｉ2 のときは、ｉ3 ＝ｉ2 −ｉ1 ，ｉ4 ＝０ ・・・（２）
従って、この実施の形態１の電子回路装置において、電源端子１１からグラウンド端子１２に流れる電流はｉ1 とｉ2 の大小関係にかかわらず常にｉ1 とｉ2 のうちの小さくない方になる。ｉ1 とｉ2 のうちの小さくない方をｍａｘ（ｉ1 ，ｉ2 ）で表すと消費電力Ｗ2 は次式で与えられる。
Ｗ2 ＝３．３×ｍａｘ（ｉ1 ，ｉ2 ） ・・・（３）
【００１５】
さらに、電子回路ブロック１３，１４が図５に示す電子回路ブロック３，４とそれぞれ等価なものであるとすると一般に以下の関係が成り立つ。
Ｉ1 ＞ｉ1 ，Ｉ2 ＞ｉ2 ・・・（４）
従って、Ｗ2 ＜Ｗ1 が導き出され、この実施の形態の電子回路装置の方が消費電力が少なくなることがわかる。
【００１６】
なお、この実施の形態１では、電子回路ブロック１３および電子回路ブロック１４が１．６ボルトから１．７ボルトで動作することが要求されるが、半導体集積回路の動作電圧は微細化の進歩と共に低下しており、０．５μｍ以下の微細化レベルでは１．６ボルトから１．７ボルトでの動作を容易に実現することができる。
【００１７】
また、式（４）に示すように、各電子回路ブロック１３，１４に流れる電流自体が小さくできるので低消費電力化の効果が顕著になるばかりでなく、電源配線が容易になり、製造コストを低減することもできる。
【００１８】
さらに、この実施の形態１では、ｐｎ接合型のダイオードを用いた場合について説明したが、ショットキダイオード等同様の電気的特性を有する他のダイオードでもよく、同様の効果を得ることができる。
さらに、この実施の形態１では、２つの回路を動作させる場合について述べたが、３つ以上の回路の場合にも電圧条件を適当に定めることによって同様の構成を実現することができ、同様の効果を得ることができる。
【００１９】
さらに、図１に示す構成では、各々の電子回路ブロック１３，１４について２本のダイオードを並列に接続していたが、電源電圧と各回路の動作電圧に従ってダイオードの数を決定する。例えば、図２に示すように、電源電圧が１．８ボルトで低電圧で動作する電子回路ブロック１３ａ，１４ａにそれぞれ１個ずつオン電圧が０．９５ボルトのダイオード（半導体素子）２１，２２を並列に接続するように構成すると、接続点１９ａの電位は０．８５ボルトから０．９５ボルトの範囲となるので電子回路ブロック１３ａ、電子回路ブロック１４ａには０．８５ボルトから０．９５ボルトの一定の範囲の電圧が印加される。
【００２０】
実施の形態２．
図３はこの発明の実施の形態２による電子回路装置の構成を示すブロック図である。図において、２５，２６，２７，２８はＭＯＳＦＥＴ（半導体素子、電界効果トランジスタ）を示している。すなわち、ｎチャネルＭＯＳＦＥＴ２５〜２８を図１に示すｐｎ接合型のダイオード１５〜１８の代わりに用いたものである。なお、図１に示すものと同一の部分には同一符号を付し、重複する説明は省略する。
ｎチャネルＭＯＳＦＥＴ２５〜２８のドレインとゲートを共通として高電位側に接続し、ソースを低電位側に接続した構成となっている。ｎチャネルＭＯＳＦＥＴのドレインとゲートを共通とすると２端子の素子とみなすことができる。一般にＭＯＳＦＥＴはゲートとソース間の電圧がしきい値電圧と呼ばれる一定の電圧以上になるとオンし、それ以下の電圧ではオフとなるため、ｎチャネルＭＯＳＦＥＴ２５〜２８はいずれも２端子間の電圧がしきい値電圧を越えるとオンするダイオードと同様の動作をすることになる。このため、実施の形態１の場合と同様の動作が実現でき、同様の効果を得ることができる。さらにＭＯＳＦＥＴのしきい値電圧は、ダイオードのオン電圧と異なり、必要に応じて自由に設定することができるため、より効率良く回路の動作電圧を設定することにより効果的に電流値を低減することができる。
【００２１】
なお、この実施の形態２では、ｎチャネルＭＯＳＦＥＴ２５〜２８を用いた場合を示したが、ｐチャネルＭＯＳＦＥＴのゲートとドレインを共通として低電圧側に接続し、ソースを高電圧側に接続することによっても全く同様の効果がある。
また、図２に示す回路において、ダイオード２１，２２の代わりにＭＯＳＦＥＴを用いることもできる。
【００２２】
実施の形態３．
図４はこの発明の実施の形態３による電子回路装置の構成を示す回路図である。図において図１に示すものと同一の部分には同一符号を付し、重複する説明は省略する。
１３ｂ，１４ｂは電子回路ブロック、１９ｂは電子回路ブロック１３ｂと電子回路ブロック１４ｂとの間の接続点、２０ｂはダイオード１７とダイオード１８との間の接続点をそれぞれ示している。なお、電子回路ブロック１３ｂは電子回路ブロック１４ｂよりも高い電圧を必要とするものである。
【００２３】
次に動作について説明する。
まず、実施の形態１で説明したように、ダイオード１５〜１８のオン電圧は０．８５ボルトであるから電源電圧３．３ボルトはダイオード１５〜１８の全体をオンできる電圧３．４ボルトに達しないので全てのダイオードがオンすることはない。また、接続点１９ｂの電位が０．８５ボルトよりも高くなるとダイオード１８がオンしてオン電圧が０．８５ボルトまで引き戻され、接続点１９ｂの電位が０．７５ボルトよりも低くなるとダイオード１５〜１７がオンするので電源電圧３．３ボルトからダイオード１５〜１７のオン電圧の合計２．５５（０．８５×３）を引いた電圧である０．７５ボルトまで引き戻される。このため、接続点１９ｂの電位は０．７５〜０．８５ボルトの範囲が維持されることになる。従って、電子回路ブロック１３ｂには２．４５ボルトから２．５５ボルトの電圧が印加され、電子回路ブロック１４ｂには０．７５ボルトから０．８５ボルトの電圧が印加されることになる。
【００２４】
このため、全体として消費電力を低減することができると共に電子回路ブロック１３ｂ，１４ｂが最適に動作する電圧を供給することができる。
なお、この実施の形態３では、各電子回路ブロック１３ｂ，１４ｂに並列に接続されるダイオードの数をそれぞれ３個、１個としているが、電子回路ブロックの動作電圧や電源電圧に応じてダイオードの数を種々選択して構成することができる。
また、この実施の形態３においても、ダイオードの代わりにｐチャネルまたはｎチャネルのＭＯＳＦＥＴを用いることができる。
【００２５】
【発明の効果】
以上のように、請求項１記載の発明によれば、端子間に所定の電源電圧が印加される第１の端子および第２の端子との間に直列に接続された複数の電子回路ブロックと、所定のしきい値電圧を越える電圧が印加されるとオンし、しきい値電圧の合計が電源電圧よりも高く設定され、第１の端子と第２の端子との間に直列に順方向に接続された複数の半導体素子とを有し、複数の電子回路ブロックの直列接続の各々の接続点は、複数の電子回路ブロックの各々に複数の半導体素子のうち少なくとも１つが並列に接続されるように、複数の半導体素子の直列接続の接続点のうちのいずれかに電気的に接続されているように構成したので、複数の直列に接続された複数の半導体素子の全てを貫通する電流は流れず、各々の電子回路ブロックの両端に印加される電圧が一定の範囲で低電圧となるので各電子回路ブロックの消費電力を低減することができる効果がある。
【００２６】
請求項２記載の発明によれば、複数の電子回路ブロックのうちの各々の電子回路ブロックに並列に接続される半導体素子の数は各々の電子回路ブロックの動作電圧に基づいた数となるように構成したので、消費電力を低減できるとともに電子回路ブロック毎に最適な電圧を供給することができる効果がある。
【００２７】
請求項３記載の発明によれば、複数の半導体素子をダイオードで構成したので、低コストで消費電力を低減できる効果がある。
【００２８】
請求項４記載の発明によれば、複数の半導体素子を電界効果トランジスタで構成したので、しきい値電圧を電界効果トランジスタの設計により適切に設定できる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による電子回路装置の構成を示す回路図である。
【図２】 この発明の実施の形態１によるダイオードの数を各電子回路ブロックに対して１個とした場合の構成を示す回路図である。
【図３】 この発明の実施の形態２による電子回路装置の構成を示す回路図である。
【図４】 この発明の実施の形態３による電子回路装置の構成を示す回路図である。
【図５】 従来の電子回路装置の構成を示す回路図である。
【符号の説明】
１１ 電源端子（第１の端子）、１２ グラウンド端子（第２の端子）、１３，１３ａ，１３ｂ，１４，１４ａ，１４ｂ 電子回路ブロック、１５，１６，１７，１８，２１，２２ ダイオード（半導体素子）、２５，２６，２７，２８ ＭＯＳＦＥＴ（半導体素子、電界効果トランジスタ）。
Claims (4)
- 端子間に所定の電源電圧が印加される第１の端子および第２の端子と、前記第１の端子と前記第２の端子との間に直列に接続された複数の電子回路ブロックと、所定のしきい値電圧を越える電圧が印加されるとオンし、前記しきい値電圧の合計が前記電源電圧よりも高く設定され、前記第１の端子と前記第２の端子との間に直列に順方向に接続された複数の半導体素子とを有し、前記複数の電子回路ブロックの直列接続の各々の接続点は、前記複数の電子回路ブロックの各々に前記複数の半導体素子のうち少なくとも１つが並列に接続されるように、前記複数の半導体素子の直列接続の接続点のうちのいずれかに電気的に接続されている電子回路装置。
- 複数の電子回路ブロックのうちの各々の電子回路ブロックに並列に接続される半導体素子の数は各々の電子回路ブロックの動作電圧に基づいた数であることを特徴とする請求項１記載の電子回路装置。
- 複数の半導体素子はダイオードであることを特徴とする請求項１または請求項２記載の電子回路装置。
- 複数の半導体素子はゲートとドレインを共通接続した電界効果トランジスタであることを特徴とする請求項１または請求項２記載の電子回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6152497A JP3703595B2 (ja) | 1997-03-14 | 1997-03-14 | 電子回路装置 |
| TW086108685A TW338833B (en) | 1997-03-14 | 1997-06-21 | Electronic circuit device |
| US08/905,220 US5877928A (en) | 1997-03-14 | 1997-08-01 | Electronic circuit device |
| KR1019970046983A KR100275393B1 (ko) | 1997-03-14 | 1997-09-12 | 전자 회로 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6152497A JP3703595B2 (ja) | 1997-03-14 | 1997-03-14 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10257671A JPH10257671A (ja) | 1998-09-25 |
| JP3703595B2 true JP3703595B2 (ja) | 2005-10-05 |
Family
ID=13173582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6152497A Expired - Fee Related JP3703595B2 (ja) | 1997-03-14 | 1997-03-14 | 電子回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5877928A (ja) |
| JP (1) | JP3703595B2 (ja) |
| KR (1) | KR100275393B1 (ja) |
| TW (1) | TW338833B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044049A1 (en) * | 1999-01-19 | 2000-07-27 | Seiko Epson Corporation | Circuit for protection against static electricity, and integrated circuit |
| JP2002015839A (ja) | 2000-06-29 | 2002-01-18 | Canon Inc | 加熱体、加熱装置および画像形成装置 |
| JP2002270345A (ja) | 2001-03-12 | 2002-09-20 | Canon Inc | 加熱体及び加熱装置 |
| GB2376819A (en) * | 2001-06-21 | 2002-12-24 | Ericsson Telefon Ab L M | Electronic circuit having series connected circuit blocks |
| FR2847715B1 (fr) * | 2002-11-25 | 2005-03-11 | Commissariat Energie Atomique | Circuit integre comportant des sous-ensembles connectes en serie |
| TWI309101B (en) * | 2005-08-16 | 2009-04-21 | Realtek Semiconductor Corp | Voltage converting circuit, voltage converting apparatus, and related circuit systems |
| JP6409682B2 (ja) * | 2015-06-02 | 2018-10-24 | 株式会社デンソー | 電子制御装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6173421A (ja) * | 1984-09-19 | 1986-04-15 | Hitachi Ltd | 論理回路 |
| JPH02100502A (ja) * | 1988-10-07 | 1990-04-12 | Murata Mfg Co Ltd | 電圧制御発振器 |
| US5703790A (en) * | 1996-02-27 | 1997-12-30 | Hughes Electronics | Series connection of multiple digital devices to a single power source |
-
1997
- 1997-03-14 JP JP6152497A patent/JP3703595B2/ja not_active Expired - Fee Related
- 1997-06-21 TW TW086108685A patent/TW338833B/zh not_active IP Right Cessation
- 1997-08-01 US US08/905,220 patent/US5877928A/en not_active Expired - Lifetime
- 1997-09-12 KR KR1019970046983A patent/KR100275393B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW338833B (en) | 1998-08-21 |
| US5877928A (en) | 1999-03-02 |
| JPH10257671A (ja) | 1998-09-25 |
| KR19980079361A (ko) | 1998-11-25 |
| KR100275393B1 (ko) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566512B2 (ja) | 静電気保護回路 | |
| US5875086A (en) | Semiconductor integrated circuit device equipped with protective system for directly discharging surge voltage from pad to discharge line | |
| JPH088391A (ja) | 半導体回路 | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JP3703595B2 (ja) | 電子回路装置 | |
| US20070236847A1 (en) | Electrostatic (ESD) protection circuit for an integrated circuit | |
| US20040070901A1 (en) | Electrostatic discharge protection circuit | |
| JP2005295753A (ja) | 端子保護回路および同期整流型のスイッチング電源 | |
| EP0556832A1 (en) | Semiconductor for integrated device including a power supply voltage conversion circuit and protection means | |
| JP3499578B2 (ja) | 半導体集積回路 | |
| JP2004222119A (ja) | 半導体集積回路 | |
| JP2525450Y2 (ja) | 逆接保護回路 | |
| US7973428B2 (en) | Supply voltage selector | |
| JP3818435B2 (ja) | 同期整流回路 | |
| EP0459457A2 (en) | Output driver | |
| KR101783273B1 (ko) | 부족전압 보호 시스템 | |
| KR100593070B1 (ko) | 지능형 전력 반도체 집적회로의 레벨 쉬프트 회로 | |
| JP3100137B2 (ja) | 半導体集積装置 | |
| CN117240277B (zh) | 一种衬底选择电路及电子设备 | |
| Wendt et al. | A configurable high-side/low-side driver with fast and equalized switching delay | |
| US7388434B2 (en) | BTL amplifier | |
| US7295039B2 (en) | Buffer circuit | |
| JPH1155107A (ja) | 半導体集積回路装置 | |
| JP2000341110A (ja) | 貫通電流防止回路付きｃｍｏｓトランジスタ回路および入出力回路 | |
| JP3313324B2 (ja) | 電源の接続極性に関わりなく正規の極性で負荷に電源を印加するための自動スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |