JP3698196B2 - Image processing apparatus and image input apparatus - Google Patents
Image processing apparatus and image input apparatus Download PDFInfo
- Publication number
- JP3698196B2 JP3698196B2 JP2000009213A JP2000009213A JP3698196B2 JP 3698196 B2 JP3698196 B2 JP 3698196B2 JP 2000009213 A JP2000009213 A JP 2000009213A JP 2000009213 A JP2000009213 A JP 2000009213A JP 3698196 B2 JP3698196 B2 JP 3698196B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- line memory
- image data
- output
- scaling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、画像データを任意の変倍率で変倍する画像処理装置、及びその画像処理装置を用いた画像入力装置に関するものである。
【0002】
【従来の技術】
従来、画像データを副走査方向に関して拡大処理を行うものとしては、画像データをページメモリに一度蓄えてから、順次必要なラインを読み出すという画像処理装置が多数知られている。例えば特開平11−122481号公報に記載されている画像処理装置では、拡大処理手段をメモリ手段の後段に備え、メモリ手段から読み出された画像信号を拡大処理し、拡大画像が出力される。このような装置では、入力された1ページ分の画像信号を一度メモリに書き込んでから読み出すという動作が発生するため、出力画像を得るのに長時間を要することになる。さらに、1ページ分の画像を格納できるだけのメモリを備えなければならず、コストの増大を引き起こす。
【0003】
これに対し、ページメモリを必要とせず、またリアルタイムに出力画像を得ることができるものとして、書込みと読出しで周波数の異なるクロックに同期して動作するラインメモリを用いて画像の変倍を実現する画像処理装置がある。例えば特開平10−207432号公報に記載されている画素数変換装置では、書込みクロックに同期してラインメモリに書き込み、書込みクロックの周波数に対応して画素数の変換比率に基づく周波数の読出しクロックに同期してラインメモリから読み出すことにより、画像データの変倍を実現している。しかし、このような方法でデジタル複写機のように任意かつ精細な変倍率で変倍を実現するためには、任意の周波数のクロックを生成可能なクロック生成手段を備えたり、クロック生成手段を複数備える必要があり、コスト高になるという問題点があった。
【0004】
【発明が解決しようとする課題】
本発明は、上述した事情に鑑みてなされたもので、画像データの変倍に際し、ページメモリを必要とせず、リアルタイムに、任意かつ精細な変倍率で変倍を実現することができる画像処理装置を提供することを目的とするものである。また、このような画像処理装置を用いた画像入力装置を提供することを目的とするものである。
【0005】
【課題を解決するための手段】
本発明は、画像データの変倍処理を行う画像処理装置において、第1のクロックで画像データを第1のラインメモリに書き込み、少なくとも前記第1のクロックの周波数と最大倍率に基づいて決定された第2のクロックで第1のラインメモリから読み出して出力する。また、第1のラインメモリから出力された画像データは、第2のクロックで第2のラインメモリに書き込まれ、第2のクロックで読み出されて出力される。例えば最大倍率が整数倍の場合、第2のクロックの周波数を第1のクロックの周波数の整数(N)倍とすればよい。この場合、1ラインの画像データを第1のラインメモリに書き込む間に、第1のラインメモリから1回と第2のラインメモリから(N−1)回、画像データが出力される。従って、副走査方向にN倍の拡大処理を行うためのラインが補充できることになる。第2のクロックの周波数は、さらに主走査方向の変倍率も考慮して決定するとよい。
【0006】
処理手段は、このようにして最大倍率に基づいて(あるいはさらに変倍率も考慮して得られた)、ラインが補充された画像データを第1のラインメモリ及び第2のラインメモリから受け取り、副走査方向の変倍処理を行う。例えば第1のラインメモリからの出力と第2のラインメモリからの出力を交互に参照し、例えば不要ラインを間引くことによって、任意の変倍率で副走査方向に変倍処理した画像データを得ることができる。このとき、設定された変倍率と、第1のクロック及び第2のクロックの周波数比をもとに、新たな変倍率を生成し、生成した新たな変倍率に従って変倍処理を行うことになる。
【0007】
例えば第2のラインメモリを複数備えている構成でもよく、その場合には、第2のラインメモリのうちの1つに第1のラインメモリの出力を書き込むとともに、他の第2のラインメモリについてはそれぞれ別の第2のラインメモリの出力を書き込むように直列に接続しておく。そして、処理手段は、第1のラインメモリの出力及び複数の第2のラインメモリの出力をもとに、例えば補間演算などの変倍処理を行えばよい。変倍処理の際には、第1のラインメモリの出力または複数の前記第2のラインメモリの出力のうちから1ないし複数の出力を選択的に参照して、変倍処理を行うことができる。
【0008】
主走査方向に関しては、画像データ中の1ないし複数の画素データをもとに主走査方向の変倍処理を行う前段処理手段を設け、前段画像処理手段の出力を第1のラインメモリに入力するように構成することができる。このとき、前段処理手段は、縮小時のみ前記主走査方向へ変倍処理を行うように構成することにより、第1のラインメモリ及び第2のラインメモリの容量を必要最小限に抑えることができる。なお、主走査方向の拡大処理については、処理手段で行ったり、さらに後段に主走査方向の拡大処理を行う手段を設ければよい。
【0009】
このような変倍処理の機能を利用し、例えば原稿読取手段と原稿を相対的に移動させて画像を読み取る原稿読取装置で読み取った画像データに対して変倍処理を行うように構成することができる。これによって、原稿読取時に相対的な移動速度を低下させずに、拡大された画像を入力することが可能になる。また、原稿読取装置の移動速度を固定しても倍率を変更することができ、原稿読取装置の構造を簡素化することができる。
【0010】
また、変倍後の画像データを受け取って所定の画像を認識する画像認識手段を設けた画像処理装置、及び、画像認識手段による認識結果に従って画像データの出力を制御する画像出力制御手段を設けた画像入力装置として構成することも可能である。この場合、画像認識手段は入力される画像データの変形などによって画像の認識精度が左右されるが、処理手段により画像認識手段において最適な画像が得られるように変倍処理を行うことによって、画像認識手段における認識精度を向上させることができる。
【0011】
【発明の実施の形態】
図1は、本発明の画像処理装置の第1の実施の形態を示すブロック構成図である。図中、1は第1ラインメモリ、2は第2ラインメモリ、3は第1画像処理部、4は制御部、11は入力画像データ、12は第1クロック信号、13は第2クロック信号、14は出力画像データである。第1ラインメモリ1は、第1クロック信号12に従って入力画像データ11を書き込み、第2クロック信号13に従って画像データを読み出して出力するものである。また、第2ラインメモリ2は、第1ラインメモリ1から第2クロック信号13に従って読み出された画像データを、同じく第2クロック信号13に従って書き込み、第2クロック信号13に従って読み出して出力するものである。
【0012】
第2クロック信号13の周波数は、第1クロック信号12の周波数と最大倍率に基づいて決定されている。例えば最大倍率がN倍であるとき、第2クロック信号13の周波数は、第1クロック信号12のN倍の周波数とすることができる。以下の説明では、簡単のため、N=2として説明する。
【0013】
第1画像処理部3は、第1ラインメモリ1及び第2ラインメモリ2から出力される画像データを受け取り、これらの画像データを交互に参照して、副走査方向の変倍処理を行う。このとき、設定されている変倍率と、第1クロック信号12及び第2クロック信号13の周波数比をもとに、新たな変倍率を生成し、生成した変倍率に従って変倍処理を行う。副走査方向の変倍処理は、第1ラインメモリ1から出力される画像データ及び第2ラインメモリ2から出力される1ライン分ごとの画像データを、ライン単位で適宜間引くことによって行うことができる。変倍処理後の画像データを、出力画像データ14として出力する。
【0014】
制御部4は、第1ラインメモリ1及び第2ラインメモリ2に対する画像データの書き込み開始及び読み出し開始のタイミングを制御したり、第1ラインメモリ1及び第2ラインメモリ2の読み出しタイミングに同期して、第1画像処理部3の動作を制御する。なお図示していないが、第1クロック信号12及び第2クロック信号13を用いて制御するように構成してもよい。
【0015】
次に、本発明の画像処理装置の第1の実施の形態における動作について説明する。図2は、本発明の画像処理装置の第1の実施の形態における第1ラインメモリ1及び第2ラインメモリ2への書込み、読出しのタイミングの一例を示すタイミングチャート、図3は、同じく一部の拡大図である。図中、aは第1クロック信号12、bは第2クロック信号13、cは第1ラインメモリ1へ書き込まれる画像データ(すなわち入力画像データ11)、dは第1ラインメモリ1より読み出される画像データ、eは第2ラインメモリ2へ書き込まれる画像データ(dと同データ)、fは第2ラインメモリ2より読み出される画像データである。ここでは、第2クロック信号13が第1クロック信号12の2倍の周波数であり、画像データは副走査方向に200%までの拡大処理が可能な例を示している。また図3には、1ライン8画素として1ライン分のタイミングチャートを拡大して示している。
【0016】
まず、入力画像データ11がcで示すように入力され、aに示す第1クロック信号12に同期して第1ラインメモリ1に書き込まれる。1ライン分の画像データが書き込まれた後、bに示す第2クロック信号13に同期して第1ラインメモリ1より画像データが読み出される。例えばライン0の入力画像データ11が第1ラインメモリ1に書き込まれると、次のライン1の入力画像データ11が書き込まれるタイミングで、既に書き込まれているライン0の画像データが読み出されることになる。上述のように第2クロック信号13は第1クロック信号12の2倍の周波数であるので、dに示すように、第1ラインメモリ1については書き込み時の半分の時間で画像データを読み出すことができる。
【0017】
第1ラインメモリ1より読み出された画像データは、第1画像処理部3に入力されるとともに、eに示すように第2ラインメモリ2へ第2クロック信号13(b)に同期して書き込まれる。1ライン分の画像データが書き込まれると、fに示すように、第2ラインメモリ2から画像データを読み出す。この第2ラインメモリ2からの画像データの読み出しは、bに示す第2クロック信号13に同期して行われる。
【0018】
また通常、画像データのライン間には数クロックの無効期間が存在する。そのため、第1ラインメモリ1へ入力画像データ11を書き込むのに要する時間およびライン間の無効期間の間に、第2ラインメモリ2への画像データの書き込みと読み出しを行う。これによって、第1ラインメモリ1より読み出された画像データ(d)と第2ラインメモリ2より読み出された画像データ(f)を用いることにより、常に副走査方向に200%の拡大画像が得られることになる。
【0019】
第1ラインメモリ1及び第2ラインメモリ2から読み出された画像データ(d及びf)は、第1画像処理部3に送られる。第1画像処理部3では、時間的にずれて出力される第1ラインメモリ1から読み出された画像データ(d)と第2ラインメモリ2から読み出された画像データ(f)を交互に参照し、変倍処理を行う。画像データの参照の際に、画像データ(d)と画像データ(f)を切り替えてもよいが、ここでは第1ラインメモリ1から読み出された画像データ(d)と及び第2ラインメモリ2から読み出された画像データ(f)の論理和をとり、副走査方向に200%の拡大画像を得る。
【0020】
そして、あらかじめ設定された変倍率に従って副走査方向への縮小処理が行われる。このとき、最大倍率である200%への拡大画像が得られているので、常に縮小処理となる。例えば、入力画像データ11に対し、出力画像データ14として副走査方向に120%の画像データを得たいとする。このとき、第1画像処理部3において変倍処理を行う以前の画像データは副走査方向に200%に拡大されているので、120%/200%=60%の副走査方向への縮小処理を行えばよい。このように新たに変倍率を算出し、縮小処理を行うことによって、最大倍率(ここでは200%)までの任意の変倍率で副走査方向への拡大、縮小を行うことが可能である。
【0021】
図4は、本発明の画像処理装置の第1の実施の形態における第1画像処理部3内での変倍処理時の一例を示すタイミングチャートである。図中、dとfは図2,図3と同様である。gはdとfの論理和をとった画像データである。またhは変倍係数加算結果である。ここで変倍係数とは、変倍率の逆数で表される値である。以下の説明では、上述の例のように新たに算出した変倍率を60%(=120%/200%)とし、この場合の変倍係数は1/60%=1.667となる。iは変倍係数加算結果の前結果である。jは出力画像データである。
【0022】
上述のように、第1画像処理部3は、この例では第1ラインメモリ1から出力される画像データdと第2ラインメモリ2から出力される画像データfの論理和を演算し、画像データgとする。
【0023】
変倍係数加算結果hは初期値を0とし、出力画像データ14の出力を1ライン終了後に変倍係数(この例では1.667)が加算され、更新される。変倍係数加算結果の前結果iは初期値を0とし、論理和の画像データgの1ライン終了後に同期して、変倍係数加算結果hのデータを出力する。
【0024】
変倍処理として、ここでは変倍係数加算結果hと変倍係数加算結果の前結果iの整数部の差を比較し、差が2以上であれば無効ラインとしてそのタイミングでのラインを出力せず、差が2未満であれば有効ラインとしてそのタイミングでのラインを出力する。このようにして新たに算出した変倍率に従ったラインの間引き(縮小処理)を行い、副走査方向に変倍処理を実現する。もちろん、第1画像処理部3で行う変倍処理として、他の種々の方法を適用してもよい。
【0025】
例えば図4において、論理和の画像データgにおける1番目のライン0は、変倍係数加算結果hと変倍係数加算結果の前結果iの整数部の差を比較すると、2以上でないので、有効ラインであり、jに示すように出力画像データ14として出力される。このとき、変倍係数加算結果hと変倍係数加算結果の前結果iはともに更新され、変倍係数加算結果hは1.667、変倍係数加算結果の前結果iは0.0となる。
【0026】
次に、論理和の画像データgにおける2番目のライン0は、変倍係数加算結果h,変倍係数加算結果の前結果iの整数部の差を比較すると、2以上でないので、有効ラインであり、jに示すように出力画像データ14として出力される。このとき、変倍係数加算結果hと変倍係数加算結果の前結果iはともに更新され、変倍係数加算結果hは3.333、変倍係数加算結果の前結果iは1.667となる。
【0027】
1番目のライン1は、変倍係数加算結果h,変倍係数加算結果の前結果iの整数部が2以上の差であるので、無効ラインであり、出力画像データ14へは出力されない。このとき、変倍係数加算結果hは更新されず3.333のままである。また、変倍係数加算結果の前結果iは更新され3.333となる。
【0028】
変倍処理として、ここでは変倍係数加算結果hと変倍係数加算結果の前結果iの整数部の差を比較し、差が2以上であれば無効ラインとしてそのタイミングでのラインを出力せず、差が2未満であれば有効ラインとしてそのタイミングでのラインを出力する。このようにして新たに算出した変倍率に従ったラインの間引き(縮小処理)を行い、副走査方向に変倍処理を実現する。
【0029】
上述の例では、第2クロック信号13が第1クロック信号12の2倍の周波数である場合を説明したが、第2クロックを第1クロックの3倍、4倍もしくはそれ以上の倍数とした場合、300%(3倍)、400%(4倍)もしくはそれ以上の拡大が可能である。例えばN倍の拡大が可能であるとき、第1ラインメモリ1から出力される画像データと、第2ラインメモリ2を第2クロック信号13に従って(N−1)回読み出して出力される画像データとによって、副走査方向にN倍に拡大した画像データを得ることができる。この副走査方向にN倍に拡大した画像データを、設定された変倍率に従って算出された新たな変倍率で縮小処理を行えばよい。
【0030】
このようにして、画像データを1ページ分格納するメモリを設けることなく、また、クロック周波数を設定された変倍率に従って変更することなく、非常に簡単な回路によって、任意かつ精細な変倍率で変倍を実現することができる。
【0031】
図5は、本発明の画像処理装置の第2の実施の形態を示すブロック構成図である。図中、図1と同様の部分には同じ符号を付して説明を省略する。5は第2ラインメモリである。この第2の実施の形態では、複数の第2ラインメモリを直列に接続し、複数ラインの画像データを元にした変倍処理を可能とした例を示すものである。
【0032】
第2ラインメモリ5は、第2ラインメモリ2と同様、第2クロック信号13に従って画像データを書き込み、また第2クロック信号13に従って読み出して出力するものであるが、書き込む画像データは第2ラインメモリ2の出力である。このように構成することによって、第2ラインメモリ2と第2ラインメモリ5を直列に接続している。
【0033】
第1画像処理部3では、第1ラインメモリ1,第2ラインメモリ2,第2ラインメモリ5から出力された画像データが入力される。これらの画像データのうち、1ないし複数の画像データを選択的に参照し、例えば補間演算などによって変倍処理を行い、所定の変倍率の出力画像データ14を生成して出力する。もちろん、補間演算以外の方法で変倍処理を行ってもよい。また制御部4は、第2ラインメモリ5についてもその書込み及び読出しのタイミング制御を行う。
【0034】
次に、本発明の画像処理装置の第2の実施の形態における動作について説明する。図6は、本発明の画像処理装置の第2の実施の形態における第1ラインメモリ1及び第2ラインメモリ2,5への書込み、読出しのタイミングの一例を示すタイミングチャート、図7は、同じく一部の拡大図である。図中、a〜fは図2,図3と同様である。kは第2ラインメモリ5へ書き込まれる画像データ、mは第2ラインメモリ5より読み出される画像データである。なお、この例においても、第2クロック信号13が第1クロック信号12の2倍の周波数であり、画像データは副走査方向に200%までの拡大処理が可能な例を示している。また図7には、1ライン8画素として1ライン分のタイミングチャートを拡大して示している。
【0035】
まず、cに示すように入力画像データ11が入力され、aに示す第1クロック信号12に同期して入力画像データ11が第1ラインメモリ1に書き込まれる。1ライン分の画像データが書き込まれた後、bに示す第2クロック信号13に同期して第1ラインメモリ1から画像データdが読み出される。例えばライン0の入力画像データ11が第1ラインメモリ1に書き込まれると、次のライン1の入力画像データ11が書き込まれるタイミングで、既に書き込まれているライン0の画像データが第1ラインメモリ1から読み出されることになる。上述のように第2クロック信号13は第1クロック信号12の2倍の周波数であるので、dに示すように、第1ラインメモリ1については書き込み時の半分の時間で画像データを読み出すことができる。
【0036】
第1ラインメモリ1から読み出された画像データdは、bに示す第2クロック信号13に同期して、eに示すように第2ラインメモリ2へ書き込まれる。1ライン分の画像データが第2ラインメモリ2へ書き込まれると、第2ラインメモリ2より第2クロックbに同期して画像データfが読み出される。第2ラインメモリ2より読み出された画像データfは、bに示す第2クロック信号13に同期して、kに示すように第2ラインメモリ5へ書き込まれる。
【0037】
次に第2ラインメモリ5から画像データを読み出す。上述のように、第2ラインメモリ5からの画像データの読出しは第2クロックに同期して行われ、第2クロックは第1クロックの2倍の周波数である。従って、mに示すように、第1ラインメモリ1へ1ラインの画像データを書き込むのに要する時間に、第2ラインメモリ5から1ライン分の同じ画像データを2度読み出すことが可能である。このように、第2ラインメモリ5からは、常に副走査方向に200%の拡大画像が得られることになる。しかも、第1ラインメモリ1及び第2ラインメモリ2よりも1ライン前の画像データを出力することができる。
【0038】
このようにして、上述の第1の実施の形態と同様にして第1ラインメモリ1及び第2ラインメモリ2から副走査方向に200%の拡大を行った画像データが得られるとともに、その画像データより1ライン前の画像データについて、副走査方向に200%の拡大を行った画像データが第2ラインメモリ5から得られる。
【0039】
第1ラインメモリ1および第2ラインメモリ2,5から出力された画像データは、第1画像処理部3に入力される。第1画像処理部3では、第2ラインメモリ2から出力された画像データと、第1ラインメモリ1から出力された画像データあるいは第2ラインメモリ2から出力された画像データのいずれかとを用い、補間演算等によって変倍処理を行う。第2ラインメモリ5から供給されている画像データmは、同じラインの画像データが1番目、2番目と2度供給されているが、1番目の画像データは補間演算用に第1ラインメモリ1からの画像データdとともに用い、2番目の画像データは補間演算用に第2ラインメモリ2からの画像データfとともに用いる。なお、図6においては、補間演算に用いる画像データについて、ハッチングを施して示している。
【0040】
第1画像処理部3ではあらかじめ設定された変倍率で副走査方向への縮小処理が行われる。例えば、cに示す入力画像データ11に対し、出力画像データ14として副走査方向に120%の画像データを得るとする。このとき、第1画像処理部3に入力される画像データmは副走査方向に200%に拡大された画像であるので、120%/200%=60%の副走査方向への縮小処理を行えばよい。このように新たに変倍率を算出し、縮小処理を行うことによって、最大倍率(ここでは200%)までの任意の変倍率で副走査方向への拡大、縮小を行うことが可能である。
【0041】
図8は、本発明の画像処理装置の第2の実施の形態における第1画像処理部3内での変倍処理時の一例を示すタイミングチャートである。図中のd,f,mは図6,図7と、またh,i,jは図4と同様である。なお、この例においても新たに算出された変倍率は60%(=120%/200%)とする。この場合の変倍係数は1/60%=1.667である。
【0042】
また、この例においても、第1画像処理部3で行われる変倍処理として、変倍係数加算結果hと変倍係数加算結果の前結果iの整数部の差を比較し、差が2以上であれば無効ラインとしてそのタイミングでのラインを出力せず、差が2未満であれば有効ラインとして補間処理によって1ライン分の画像データを生成して出力画像データ14として出力する。このときの画素濃度補間演算は、第1ラインメモリ1より読み出された画像データd、第2ラインメモリ5より読み出された画像データm及び変倍係数加算結果hの小数部を用いて計算する。例えば、
(1−hの小数部)×mの画素濃度+hの小数部×dの画素濃度
で計算することができる。あるいは、第2ラインメモリ2より読み出された画像データf、第2ラインメモリ5より読み出された画像データm及び変倍係数加算結果hの小数部を用いて、例えば、
(1−hの小数部)×mの画素濃度+hの小数部×fの画素濃度
で計算することができる。このいずれかを用いて、出力画像データ14の濃度を計算すればよい。もちろん、第1画像処理部3で行う変倍処理として、他の種々の方法を適用してもよい。
【0043】
変倍係数加算結果hは初期値を0とし、第1画像処理部3における1ライン出力の終了後に同期して変倍係数が加算され、更新される。変倍係数加算結果の前結果iは初期値を0とし、第2ラインメモリ5より読み出された画像データmの1ライン終了後に変倍係数加算結果hのデータを出力する。第2ラインメモリ5より読み出された画像データmの1番目のライン0においては、変倍係数加算結果hと変倍係数加算結果の前結果iの整数部の差を比較すると、2以上でないので有効ラインであり、jに示すように出力画像データ14を生成して出力する。このときの変倍係数加算結果hは0.0であるので、出力画像データ14の画素濃度は(1−0)×mの画素濃度+0×dの画素濃度=mの画素濃度となる。すなわち、第2ラインメモリ5より読み出された画像データmが出力されることになる。出力画像データ14の1ライン分出力終了後に、変倍係数加算結果h,変倍係数加算結果の前結果iはともに更新され、変倍係数加算結果hは1.667、変倍係数加算結果の前結果iは0.0となる。
【0044】
次に第2ラインメモリ5より読み出された画像データmの2番目のライン0においては、変倍係数加算結果hと変倍係数加算結果の前結果iの整数部の差を比較すると、2以上でないので有効ラインであり、jに示すように出力画像データ14が出力される。出力画像データ14の画素濃度は、変倍係数加算結果hが1.667であるので、(1−0.667)×mの画素濃度+0.667×fの画素濃度により得られる。出力画像データ14の1ライン分出力終了後に、変倍係数加算結果h,変倍係数加算結果の前結果iはともに更新され、変倍係数加算結果hは3.333、変倍係数加算結果の前結果iは1.667となる。
【0045】
第2ラインメモリ5より読み出された画像データmの1番目のライン1においては、変倍係数加算結果hと変倍係数加算結果の前結果iの整数部の差を比較すると2以上であるので、無効ラインであり、jに示すように出力画像データ14は出力されない。このとき、変倍係数加算結果hは更新されずに3.333のままとなり、変倍係数加算結果の前結果iのみ更新され、3.333となる。
【0046】
このように、変倍係数を順次加算し、整数部を前結果と比較していくことにより、副走査方向へ間引くラインを選択し、出力画像データを出力するラインについては変倍係数加算結果の小数部、画素濃度補間演算の参照用データを用い、画素濃度補間演算をしながら縮小処理を行う。このようにして、副走査方向に200%へ拡大した画像データを用い、複数ラインの画像データから補間処理を用いた縮小処理を行って、所定の変倍率の画像データを得るので、結果的に副走査方向への200%までの任意の変倍率で変倍を行うことが可能である。
【0047】
本実施例では、第2クロック信号13を第1クロック信号12の2倍の周波数とし、200%までの副走査方向への変倍が可能な例を示した。しかしこれに限らず、300%、400%もしくはそれ以上の拡大を行うこともできる。その場合、第2クロック信号13を第1クロック信号12の3倍、4倍もしくはそれ以上の倍数とし、第2ラインメモリの個数をさらに1つ、2つあるいはそれ以上を直列に接続することにより実現することができる。
【0048】
なお、図6,図7に示したタイミングチャートでは、第1ラインメモリ1から画像データを読み出し、その画像データを第2ラインメモリ2に書き込む際には、第2ラインメモリ2からの読み出し及び第2ラインメモリ5への書き込みを行っていない。しかし、このタイミングにおいては、第2ラインメモリ2からの読み出し及び第2ラインメモリ5への書き込みを行っても支障はない。この場合、第1ラインメモリ1及び第2ラインメモリ5とともに、第2ラインメモリ2からも画像データが出力されることになるので、第1画像処理部3において、これらの出力を選択して参照すればよい。また、この場合には、第1ラインメモリ1の出力と、第2ラインメモリ2の出力とから補間演算を行うように構成することも可能である。
【0049】
図9は、本発明の画像処理装置の第3の実施の形態を示すブロック構成図である。図中、図1と同様の部分には同じ符号を付して説明を省略する。6は第2画像処理部である。この第3の実施の形態では、上述の第1の実施の形態の第1ラインメモリ1の前段に第2画像処理部6を備えたものであり、主走査方向に関しても変倍処理を行う構成を示している。なお、この第3の実施の形態において、副走査方向の変倍に関しては、上述の第1の実施の形態と同様の処理を行うので、ここでは説明を省略する。
【0050】
第2画像処理部6は、入力画像データ11中の1ないし複数の画素データをもとに主走査方向の変倍処理を行い、主走査方向の変倍結果を第1のラインメモリ1に入力する。このとき、第2画像処理部6は主走査方向に関して縮小処理のみを行う。また第1画像処理部3は、副走査方向の変倍に加え、主走査方向に関して拡大処理を行う。あるいは第1画像処理部3の後段に主走査方向に関して拡大処理を行う第3画像処理部を設けてもよい。
【0051】
すなわち、主走査方向の変倍については、縮小処理は第2画像処理部6において行い、拡大処理は第1画像処理部3において行う。このように拡大処理を後段において行うことによって、第1ラインメモリ1及び第2ラインメモリ2の容量の増加を抑え、少ない容量によって変倍処理を行うことができる。
【0052】
図10は、本発明の画像処理装置の第3の実施の形態において主走査方向に変倍処理を行う際の各部間の画像データのデータ幅の一例の説明図である。図10では、矩形の個数によってデータ幅の多少を表現している。図10(A)は主走査方向への縮小処理時を示している。主走査方向への縮小を行う場合には、入力画像データ11が入力されると、第2画像処理部6において主走査方向への縮小処理が行われ、図10(A)に示すように、第2画像処理部6の出力は1ラインのデータ幅が少なくなる。次に第1ラインメモリ1、第2ラインメモリ2及び第1画像処理部3において副走査方向の変倍処理を行い、出力画像データ14が出力される。この場合、第1画像処理部3では主走査方向の変倍処理は行わない。
【0053】
図10(B)は主走査方向への拡大処理時を示している。主走査方向への拡大を行う場合には、入力画像データ11に対して第2画像処理部6では処理は行われない。そのため、図10(B)に示すように第2画像処理部6から出力される画像データの1ラインのデータ幅は変わらない。次に第1ラインメモリ1、第2ラインメモリ2及び第1画像処理部3において副走査方向の変倍処理を行い、さらに第1画像処理部3において主走査方向への拡大処理を行う。従って、図10(B)に示すように、出力画像データ14は1ラインのデータ幅が広くなる。
【0054】
このような構成により、第1ラインメモリ1及び第2ラインメモリ2へ書き込むデータ量は最大で等倍処理時のライン幅に相当するデータ量で済み、第1ラインメモリ1及び第2ラインメモリ2のコスト削減を図ることができる。このとき、主走査方向への拡大はライン間の無効期間に相当するデータ量までしか画素を補充できない。そこで、副走査方向の最高倍率とともに主走査方向の変倍率をも考慮して、第2クロック信号12の周波数をさらにあげる。これにより、副走査方向の変倍後の各ライン間の無効期間を広げ、主走査方向の最高変倍率をあげることが可能である。
【0055】
図11は、本発明の画像処理装置の第3の実施の形態における第1ラインメモリ1及び第2ラインメモリ2への書込み、読出しのタイミングの一例を示すタイミングチャートである。図中のa〜fは図2と同様である。図11(A)は、第2クロック信号13の周波数が第1クロック信号12の周波数の2倍であるときのタイミングチャートであり、図11(B)は、第2クロック信号13の周波数が第1クロック信号12の周波数の3倍であるときのタイミングチャートである。図11(A)、(B)いずれの場合も副走査方向への最大変倍率は200%としており、第1ラインメモリ1へ画像データを書き込む間に、第1ラインメモリ1及び第2ラインメモリ2から2ライン分の画像データを読み出している。
【0056】
図11(A)に示すように、第2クロック信号13の周波数が第1クロック信号12の周波数の2倍である場合、第1ラインメモリ1から読み出された画像データdと、第2ラインメモリ2から読み出された画像データfとの間の期間、すなわち、図11(A)において無効期間として示した期間が短い。そのため、主走査方向に拡大して画素データを増加できる期間は、この短い期間しかなく、主走査方向への拡大率が非常に制限されてしまう。
【0057】
図11(B)に示すように、第2クロック信号13の周波数が第1クロック信号12の周波数の3倍である場合、第1ラインメモリ1から読み出された画像データdと、第2ラインメモリ2から読み出された画像データfとの間の無効期間が、図11(A)に示す場合よりも長い。この長い無効期間に多くの画素データを出力することができるので、主走査方向へ大きな変倍率で拡大して画素が増加した場合にも対応することができ、主走査方向への最高変倍率をあげることが可能となる。
【0058】
図11では第2クロック信号13の周波数が第1クロック信号12の2倍及び3倍のときについて説明したが、第2クロック信号13の周波数を第1クロック信号12の4倍、5倍あるいはそれ以上とすることにより、さらに主走査方向への最高変倍率をあげることも可能である。このように、第2クロック信号13の周波数は、副走査方向の最高倍率と第1クロック信号12の周波数とともに、主走査方向の最高倍率も考慮して決定するとよい。
【0059】
なお、この第3の実施の形態では、上述の第1の実施の形態に基づいた構成をもとに説明を行ったが、もちろん、上述の第2の実施の形態に基づいた構成も可能である。
【0060】
以下、本発明の画像処理装置の応用例について、いくつか示す。図12は、本発明の画像処理装置の第1の応用例を示すブロック図、図13は、スキャニング装置の一例を示す構成図である。図中、図1と同様の部分には同じ符号を付して説明を省略する。21はスキャニング装置、22は画像処理装置、31はプラテン、32は原稿、33は原稿読取部である。この第1の応用例では、スキャニング装置21で読み取った画像を入力画像データ11として本発明の画像処理装置22に入力し、変倍処理を行う例を示している。
【0061】
スキャニング装置21は、原稿上の画像を読み取り、画像データをラインごとに出力する。スキャニング装置21の構成としてはいくつかの方式があるが、図13にはフラットベッド型のスキャナを示している。原稿32は、例えば透明ガラスなどがはめ込まれたプラテン31上に載置される。そして、透明ガラスを挟んで対向する原稿読取部33によって原稿32上の画像を光学的に読み取り、画像データとして出力する。原稿32上の画像を読み取る際には、図13に矢印で示す方向に原稿読取部33を移動させながら、矢印と略直交する方向に画像を読み取る。
【0062】
このような構成において、スキャニング装置21は、副走査方向への変倍指示があっても一定の速度で原稿読取部33を移動させればよく、変倍処理は本発明の画像処理装置22において行えばよい。特に副走査方向への拡大処理時には、原稿読取部33の移動速度を遅くする必要がなく、読み取り処理の高速化が可能になる。また、原稿読取部33の移動速度が一定であるために、原稿読取部33の制御機構が簡素化されるという効果も得られる。
【0063】
なお、図12では本発明の画像処理装置22の構成として、上述の第3の実施の形態に基づいた構成を示しているが、例えば第1の実施の形態及び第2の実施の形態に基づいた構成も可能である。
【0064】
図14は、本発明の画像処理装置の第2の応用例を示すブロック図である。図中、41はスキャニング装置、42は画像処理装置、43は画像認識部、44は画像出力制御部、45は読取画像データ、46は認識結果、47は出力画像データである。この第2の応用例では、本発明の画像処理装置を、画像認識部を備えた画像入力装置に組み込んだ例を示している。このような構成は、例えばデジタルカラー複写機の画像入力及び画像処理を行う部分に適用することができる。
【0065】
スキャニング装置41は、例えば図13に示した構成を有するものであり、読取画像データ45を出力する。この構成では、副走査方向の変倍は、スキャニング装置41中の画像読取部33を移動させる速度を変化させることによって行う。主走査方向については、画像読取部33の最高解像度のままの画像データが出力されるものとする。
【0066】
画像出力制御部44は、スキャニング装置41から出力される読取画像データ45をもとに、主走査方向の変倍処理を行って、出力画像データ47として出力する。このとき、画像認識部43からの認識結果46に従い、後述するように出力制御を行う。
【0067】
画像処理装置42は、上述の本発明の画像処理装置であり、スキャニング装置41で行った副走査方向の変倍処理を、元に戻すように副走査方向の変倍処理を行う。なお、画像処理装置42として、上述の第1ないし第3の実施の形態で示した構成あるいはその変形例など、いずれの構成でも適用可能である。
【0068】
画像認識部43は、読取画像データ45中に複写が禁止されている画像が含まれているか否かを認識し、認識結果46を出力するものである。最近、複写機のデジタル化、カラー化、高解像度化に伴い、紙幣あるいは有価証券等を複写するという違法行為が深刻化している。こういった行為の対策として、複写しようとする原稿が紙幣あるいは有価証券等の複写してはいけない対象であるか否かを、この画像認識部43において行っている。この画像認識部43によって原稿が紙幣あるいは有価証券等と認識された場合、画像出力制御部44において、例えば画像を出力しない等の処理が行われるように構成されている。
【0069】
このような構成において、画像認識部43が正確に画像認識処理を行うためには、画像認識部43に対して等倍の画像が入力されることが望ましい。しかし、変倍が指定されている場合、上述のようにスキャニング装置41において副走査方向の変倍処理を行っている。そのため、スキャニング装置41から出力される読取画像データ45は、原画像に対して副走査方向に伸びた画像であったり、潰れた画像であったりする。このような読取画像データ45に基づいて画像認識処理を行うと、紙幣や有価証券などを認識できない場合が発生する。
【0070】
しかし図14に示した構成では、画像認識部43の前段に、副走査方向について等倍画像に戻すための画像処理装置42が設けられている。そのため、スキャニング装置41で副走査方向の変倍が行われても、画像認識部43では等倍の画像を用いて画像認識処理を行うことができ、良好に紙幣や有価証券などの複写してはならない画像を認識することができる。
【0071】
また、出力画像データ47を生成するためには、画像認識部43から認識結果46が画像出力制御部44に入力されなければならない。そのため、出力画像データ47を早く出力するためには、画像処理装置42および画像認識部43において高速処理が必要となる。上述のように、本発明の画像処理装置42では、画像の変倍処理を高速に行うことができるので、画像処理装置42における変倍処理が高速化を阻害することはない。さらに、本発明の画像処理装置42は構成が簡単であるので、複写機としてのコストを抑えることができる。
【0072】
ここでは2つの応用例について示したが、もちろんこのほかにも、様々な用途に本発明の画像処理装置を適用することが可能である。
【0073】
【発明の効果】
以上の説明から明らかなように、本発明によれば、従来のようにページメモリを必要とせず、また変倍率に応じて周波数を変更するといった複雑な構成を必要とせず、リアルタイムに、しかも簡単な構成で、任意かつ精細な変倍率で変倍を実現することができる画像処理装置を提供することができるという効果がある。また、このような画像処理装置を画像入力装置に適用することによって、例えば画像読取装置の構成の簡略化や読取速度の高速化を実現でき、また画像認識手段を設けた構成では画像をリアルタイムに正規化することによって認識精度を向上させることができるという効果もある。
【図面の簡単な説明】
【図1】 本発明の画像処理装置の第1の実施の形態を示すブロック構成図である。
【図2】 本発明の画像処理装置の第1の実施の形態における第1ラインメモリ1及び第2ラインメモリ2への書込み、読出しのタイミングの一例を示すタイミングチャートである。
【図3】 本発明の画像処理装置の第1の実施の形態における第1ラインメモリ1及び第2ラインメモリ2への書込み、読出しのタイミングの一例の一部拡大図である。
【図4】 本発明の画像処理装置の第1の実施の形態における第1画像処理部3内での変倍処理時の一例を示すタイミングチャートである。
【図5】 本発明の画像処理装置の第2の実施の形態を示すブロック構成図である。
【図6】 本発明の画像処理装置の第2の実施の形態における第1ラインメモリ1及び第2ラインメモリ2,5への書込み、読出しのタイミングの一例を示すタイミングチャートである。
【図7】 本発明の画像処理装置の第2の実施の形態における第1ラインメモリ1及び第2ラインメモリ2,5への書込み、読出しのタイミングの一例の一部拡大図である。
【図8】 本発明の画像処理装置の第2の実施の形態における第1画像処理部3内での変倍処理時の一例を示すタイミングチャートである。
【図9】 本発明の画像処理装置の第3の実施の形態を示すブロック構成図である。
【図10】 本発明の画像処理装置の第3の実施の形態において主走査方向に変倍処理を行う際の各部間の画像データのデータ幅の一例の説明図である。
【図11】 本発明の画像処理装置の第3の実施の形態における第1ラインメモリ1及び第2ラインメモリ2への書込み、読出しのタイミングの一例を示すタイミングチャートである。
【図12】 本発明の画像処理装置の第1の応用例を示すブロック図である。
【図13】 スキャニング装置の一例を示す構成図である。
【図14】 本発明の画像処理装置の第2の応用例を示すブロック図である。
【符号の説明】
1…第1ラインメモリ、2,5…第2ラインメモリ、3…第1画像処理部、4…制御部、6…第2画像処理部、11…入力画像データ、12…第1クロック信号、13…第2クロック信号、14…出力画像データ、21…スキャニング装置、22…画像処理装置、31…プラテン、32…原稿、33…原稿読取部、41…スキャニング装置、42…画像処理装置、43…画像認識部、44…画像出力制御部、45…読取画像データ、46…認識結果、47…出力画像データ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing apparatus that scales image data at an arbitrary scaling ratio, and an image input apparatus that uses the image processing apparatus.
[0002]
[Prior art]
Conventionally, many image processing apparatuses that perform image data enlargement processing in the sub-scanning direction store image data once in a page memory and then sequentially read out necessary lines. For example, in the image processing apparatus described in Japanese Patent Application Laid-Open No. 11-122481, an enlargement processing unit is provided at a subsequent stage of the memory unit, and an image signal read from the memory unit is enlarged, and an enlarged image is output. In such an apparatus, an operation of once writing an image signal for one page written in a memory and then reading out occurs, so that it takes a long time to obtain an output image. Furthermore, a memory that can store an image for one page must be provided, which causes an increase in cost.
[0003]
On the other hand, image scaling is realized by using a line memory that operates in synchronization with clocks having different frequencies for writing and reading, so that an output image can be obtained in real time without requiring a page memory. There is an image processing apparatus. For example, in the pixel number conversion device described in Japanese Patent Application Laid-Open No. 10-207432, writing to the line memory is performed in synchronization with the write clock, and the read clock has a frequency based on the conversion ratio of the number of pixels corresponding to the frequency of the write clock. Image data scaling is realized by synchronously reading from the line memory. However, in order to realize scaling with an arbitrary and fine scaling factor as in a digital copying machine by using such a method, a clock generating unit capable of generating a clock with an arbitrary frequency is provided, or a plurality of clock generating units are provided. There was a problem that it was necessary to prepare and the cost was high.
[0004]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described circumstances, and does not require a page memory when scaling image data, and is capable of realizing scaling at an arbitrary and fine scaling ratio in real time. Is intended to provide. It is another object of the present invention to provide an image input apparatus using such an image processing apparatus.
[0005]
[Means for Solving the Problems]
The present invention relates to an image processing apparatus for performing a scaling process of image data, wherein the image data is written to the first line memory with a first clock and is determined based on at least the frequency and the maximum magnification of the first clock. Read from the first line memory and output with the second clock. Further, the image data output from the first line memory is written into the second line memory with the second clock, read out with the second clock, and output. For example, when the maximum magnification is an integer multiple, the frequency of the second clock may be an integer (N) times the frequency of the first clock. In this case, while writing one line of image data into the first line memory, the image data is output once from the first line memory and (N−1) times from the second line memory. Therefore, a line for performing N-times enlargement processing in the sub-scanning direction can be supplemented. The frequency of the second clock may be determined in consideration of the scaling factor in the main scanning direction.
[0006]
The processing means receives the image data supplemented with the lines from the first line memory and the second line memory based on the maximum magnification (or obtained in consideration of the variable magnification) in this way, A scaling process in the scanning direction is performed. For example, by alternately referring to the output from the first line memory and the output from the second line memory, for example, by thinning out unnecessary lines, image data that has been scaled in the sub-scanning direction at an arbitrary scaling factor is obtained. Can do. At this time, a new scaling factor is generated based on the set scaling factor and the frequency ratio between the first clock and the second clock, and scaling processing is performed according to the generated scaling factor. .
[0007]
For example, the configuration may include a plurality of second line memories. In this case, the output of the first line memory is written to one of the second line memories, and the other second line memories are used. Are connected in series so as to write outputs of different second line memories. Then, the processing means may perform a scaling process such as an interpolation calculation based on the output of the first line memory and the outputs of the plurality of second line memories. In the scaling process, the scaling process can be performed by selectively referring to one or more outputs from the output of the first line memory or the outputs of the plurality of second line memories. .
[0008]
With respect to the main scanning direction, a pre-stage processing means for performing a scaling process in the main scanning direction based on one or a plurality of pixel data in the image data is provided, and the output of the pre-stage image processing means is input to the first line memory. It can be constituted as follows. At this time, the pre-processing means can perform the scaling process in the main scanning direction only at the time of reduction, so that the capacity of the first line memory and the second line memory can be minimized. . The enlargement process in the main scanning direction may be performed by a processing unit, or a means for performing enlargement processing in the main scanning direction may be provided at a later stage.
[0009]
Using such a scaling process function, for example, the scaling process may be performed on image data read by an original reading apparatus that reads an image by relatively moving the original reading unit and the original. it can. This makes it possible to input an enlarged image without reducing the relative movement speed when reading a document. Further, the magnification can be changed even if the moving speed of the document reading device is fixed, and the structure of the document reading device can be simplified.
[0010]
In addition, an image processing apparatus provided with an image recognition unit that receives image data after scaling and recognizes a predetermined image, and an image output control unit that controls output of the image data according to a recognition result by the image recognition unit are provided. It can also be configured as an image input device. In this case, the image recognizing unit depends on the deformation of the input image data and the like, but the image recognizing accuracy depends on the processing. Recognition accuracy in the recognition means can be improved.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram showing a first embodiment of the image processing apparatus of the present invention. In the figure, 1 is a first line memory, 2 is a second line memory, 3 is a first image processing unit, 4 is a control unit, 11 is input image data, 12 is a first clock signal, 13 is a second clock signal,
[0012]
The frequency of the
[0013]
The first
[0014]
The
[0015]
Next, the operation of the image processing apparatus according to the first embodiment of the present invention will be described. FIG. 2 is a timing chart showing an example of the timing of writing to and reading from the
[0016]
First,
[0017]
The image data read from the
[0018]
In general, there is an invalid period of several clocks between lines of image data. Therefore, image data is written to and read from the
[0019]
The image data (d and f) read from the
[0020]
Then, a reduction process in the sub-scanning direction is performed according to a preset scaling factor. At this time, an enlarged image up to 200% which is the maximum magnification is obtained, and therefore reduction processing is always performed. For example, suppose that it is desired to obtain 120% of image data in the sub-scanning direction as
[0021]
FIG. 4 is a timing chart showing an example at the time of scaling processing in the first
[0022]
As described above, the first
[0023]
The scaling factor addition result h is initialized with an initial value of 0, and the scaling factor (in this example, 1.667) is added and updated after the output of the
[0024]
As the scaling process, here, the difference between the integer part of the scaling coefficient addition result h and the previous result i of the scaling coefficient addition result is compared, and if the difference is 2 or more, the line at that timing is output as an invalid line. If the difference is less than 2, the line at that timing is output as an effective line. In this way, line thinning (reduction processing) is performed according to the newly calculated scaling factor, and scaling processing is realized in the sub-scanning direction. Of course, various other methods may be applied as the scaling process performed by the first
[0025]
For example, in FIG. 4, the
[0026]
Next, the
[0027]
The
[0028]
As the scaling process, here, the difference between the integer part of the scaling coefficient addition result h and the previous result i of the scaling coefficient addition result is compared, and if the difference is 2 or more, the line at that timing is output as an invalid line. If the difference is less than 2, the line at that timing is output as an effective line. In this way, line thinning (reduction processing) is performed according to the newly calculated scaling factor, and scaling processing is realized in the sub-scanning direction.
[0029]
In the above example, the case where the
[0030]
In this way, it is possible to change at an arbitrary and fine scaling factor by a very simple circuit without providing a memory for storing image data for one page and without changing the clock frequency according to a set scaling factor. Double can be realized.
[0031]
FIG. 5 is a block diagram showing a second embodiment of the image processing apparatus of the present invention. In the figure, the same parts as those in FIG.
[0032]
Similar to the
[0033]
The first
[0034]
Next, the operation of the image processing apparatus according to the second embodiment of the present invention will be described. FIG. 6 is a timing chart showing an example of writing and reading timings to the
[0035]
First,
[0036]
The image data d read from the
[0037]
Next, image data is read from the
[0038]
In this manner, image data enlarged by 200% in the sub-scanning direction is obtained from the
[0039]
The image data output from the
[0040]
The first
[0041]
FIG. 8 is a timing chart showing an example of the scaling process in the first
[0042]
Also in this example, as the scaling process performed in the first
(1-h decimal part) × m pixel density + h decimal part × d pixel density
Can be calculated with Alternatively, using the image data f read from the
(1-h decimal part) × m pixel density + h decimal part × f pixel density
Can be calculated with Any one of these may be used to calculate the density of the
[0043]
The scaling coefficient addition result h has an initial value of 0, and the scaling coefficient is added and updated synchronously after the end of one line output in the first
[0044]
Next, in the
[0045]
In the
[0046]
In this way, by sequentially adding scaling factors and comparing the integer part with the previous result, a line to be thinned out in the sub-scanning direction is selected, and for the line outputting output image data, the scaling factor addition result is Using the decimal part and reference data for pixel density interpolation calculation, reduction processing is performed while performing pixel density interpolation calculation. In this way, image data enlarged to 200% in the sub-scanning direction is used, and reduction processing using interpolation processing is performed from image data of a plurality of lines to obtain image data with a predetermined scaling factor. Scaling can be performed at any scaling factor up to 200% in the sub-scanning direction.
[0047]
In this embodiment, the
[0048]
In the timing charts shown in FIGS. 6 and 7, when reading image data from the
[0049]
FIG. 9 is a block diagram showing a third embodiment of the image processing apparatus of the present invention. In the figure, the same parts as those in FIG.
[0050]
The second
[0051]
That is, for scaling in the main scanning direction, the reduction process is performed in the second
[0052]
FIG. 10 is an explanatory diagram showing an example of the data width of the image data between the respective units when the scaling process is performed in the main scanning direction in the third embodiment of the image processing apparatus of the present invention. In FIG. 10, the data width is represented by the number of rectangles. FIG. 10A shows the time of reduction processing in the main scanning direction. In the case of performing reduction in the main scanning direction, when the
[0053]
FIG. 10B shows the time of enlargement processing in the main scanning direction. When enlarging in the main scanning direction, the second
[0054]
With this configuration, the amount of data written to the
[0055]
FIG. 11 is a timing chart showing an example of writing and reading timings to the
[0056]
As shown in FIG. 11A, when the frequency of the
[0057]
As shown in FIG. 11B, when the frequency of the
[0058]
In FIG. 11, the case where the frequency of the
[0059]
In the third embodiment, the description has been made based on the configuration based on the above-described first embodiment. Of course, the configuration based on the above-described second embodiment is also possible. is there.
[0060]
Hereinafter, some application examples of the image processing apparatus of the present invention will be described. FIG. 12 is a block diagram showing a first application example of the image processing apparatus of the present invention, and FIG. 13 is a block diagram showing an example of a scanning apparatus. In the figure, the same parts as those in FIG.
[0061]
The
[0062]
In such a configuration, the
[0063]
FIG. 12 shows the configuration of the
[0064]
FIG. 14 is a block diagram showing a second application example of the image processing apparatus of the present invention. In the figure, 41 is a scanning device, 42 is an image processing device, 43 is an image recognition unit, 44 is an image output control unit, 45 is read image data, 46 is a recognition result, and 47 is output image data. In this second application example, an example in which the image processing apparatus of the present invention is incorporated in an image input apparatus having an image recognition unit is shown. Such a configuration can be applied, for example, to a part that performs image input and image processing of a digital color copying machine.
[0065]
The
[0066]
The image
[0067]
The image processing apparatus 42 is the above-described image processing apparatus of the present invention, and performs the scaling process in the sub-scanning direction so that the scaling process in the sub-scanning direction performed by the
[0068]
The
[0069]
In such a configuration, in order for the
[0070]
However, in the configuration shown in FIG. 14, an image processing device 42 for returning to an equal-magnification image in the sub-scanning direction is provided before the
[0071]
In order to generate the
[0072]
Although two application examples are shown here, of course, the image processing apparatus of the present invention can be applied to various other purposes.
[0073]
【The invention's effect】
As is apparent from the above description, according to the present invention, a page memory is not required as in the prior art, and a complicated configuration such as changing the frequency in accordance with the variable magnification is not required, and it is simple in real time. With such a configuration, there is an effect that it is possible to provide an image processing apparatus that can realize zooming with an arbitrary and fine scaling factor. Further, by applying such an image processing device to an image input device, for example, the configuration of the image reading device can be simplified and the reading speed can be increased, and the image recognition unit can provide an image in real time. There is also an effect that the recognition accuracy can be improved by normalization.
[Brief description of the drawings]
FIG. 1 is a block configuration diagram showing a first embodiment of an image processing apparatus of the present invention.
FIG. 2 is a timing chart showing an example of writing and reading timings to the
FIG. 3 is a partially enlarged view of an example of timing of writing to and reading from the
FIG. 4 is a timing chart illustrating an example of a scaling process in the first
FIG. 5 is a block diagram showing a second embodiment of the image processing apparatus of the present invention.
FIG. 6 is a timing chart showing an example of writing and reading timings to the
FIG. 7 is a partially enlarged view of an example of timing of writing to and reading from the
FIG. 8 is a timing chart showing an example of a scaling process in the first
FIG. 9 is a block configuration diagram showing a third embodiment of the image processing apparatus of the present invention.
FIG. 10 is an explanatory diagram illustrating an example of the data width of image data between units when performing scaling processing in the main scanning direction in the third embodiment of the image processing apparatus of the present invention;
FIG. 11 is a timing chart showing an example of writing and reading timings to the
FIG. 12 is a block diagram showing a first application example of the image processing apparatus of the present invention.
FIG. 13 is a configuration diagram illustrating an example of a scanning device.
FIG. 14 is a block diagram illustrating a second application example of the image processing apparatus of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009213A JP3698196B2 (en) | 2000-01-18 | 2000-01-18 | Image processing apparatus and image input apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009213A JP3698196B2 (en) | 2000-01-18 | 2000-01-18 | Image processing apparatus and image input apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001203856A JP2001203856A (en) | 2001-07-27 |
JP3698196B2 true JP3698196B2 (en) | 2005-09-21 |
Family
ID=18537386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000009213A Expired - Fee Related JP3698196B2 (en) | 2000-01-18 | 2000-01-18 | Image processing apparatus and image input apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3698196B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101035591B1 (en) | 2004-12-28 | 2011-05-19 | 매그나칩 반도체 유한회사 | Image resizing device |
-
2000
- 2000-01-18 JP JP2000009213A patent/JP3698196B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001203856A (en) | 2001-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05260287A (en) | Improvement of picture enlargement/reduction device | |
JPH07220061A (en) | Picture interpolation device | |
JP2000013594A (en) | Image processor, image processing method therefor and recording medium | |
JP3698196B2 (en) | Image processing apparatus and image input apparatus | |
JP2789560B2 (en) | Image data scaling processor | |
JP2014209711A (en) | Image processing apparatus, image processing method, and program capable of copying document | |
US5764370A (en) | Enlargement and reduction apparatus for an image forming apparatus | |
JPH11346305A (en) | Image processor | |
JP2938226B2 (en) | Image scaling processor | |
JP3529208B2 (en) | Image processing device | |
JP3788563B2 (en) | Image data scaling device | |
JPS61227477A (en) | Picture processor | |
JP2870804B2 (en) | Image processing device | |
JP3904892B2 (en) | Image processing device | |
JP3502885B2 (en) | Image enlargement / reduction method and clock generation circuit used therefor | |
JP2005269502A (en) | Image processing apparatus and image processing method | |
JP2858661B2 (en) | Image processing method | |
JP3875465B2 (en) | Image reduction method, image processing apparatus and image processing apparatus control method | |
JP3877054B2 (en) | Image reduction scaling device | |
JP2000137803A (en) | Interface device and image forming device | |
JP3594760B2 (en) | Image printing device | |
JP3788566B2 (en) | Density converter | |
JP3225591B2 (en) | Image processing device reduction / enlargement processing circuit | |
JP2001268354A (en) | Clock generating circuit | |
JPH08125848A (en) | Image processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |