JP3686861B2

JP3686861B2 - Circuit board and electronic device using the same

Info

Publication number: JP3686861B2
Application number: JP2001343511A
Authority: JP
Inventors: 直美石塚; 英一河野; 元治鈴木; 佐藤　　明弘; 洋松岡; 昭一松本; 政史金井
Original assignee: NEC Corp; NEC AccessTechnica Ltd
Current assignee: NEC Platforms Ltd; NEC Corp
Priority date: 2000-12-08
Filing date: 2001-11-08
Publication date: 2005-08-24
Anticipated expiration: 2021-11-08
Also published as: CN1480014A; CN100346679C; TW511403B; JP2002237674A; WO2002047449A1

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板及びそれを用いた電子機器に関し、特に、無鉛はんだを用いて挿入型電子部品を実装する場合の回路基板及びそれを用いた電子機器に関する。
【０００２】
【従来の技術】
従来の回路基板の構造を図１３乃至図１６を用いて詳細に説明する。図１３は、回路基板に電子部品が実装された、はんだ付け部の斜視図であり、図１４は、図１３のｂ−ｂ'の断面図である。
【０００３】
図１４に示すように、従来の回路基板１１は、紙基材及びガラス基材、ポリエステル繊維基材などに、エポキシ樹脂、フェノール樹脂などをしみこませた絶縁性シート上に、銅箔を加圧加熱処理して貼り付けた銅張積層基板を形成した後、該基板の所望の箇所に貫通孔を形成し、貫通孔の側面に触媒付与後無電解銅メッキにより下地メッキを行い、その上に電解銅メッキして導電体を形成し、この導電体と銅張積層基板表面の銅膜とを接合し、スルーホール４を形成する。その後、銅張積層基板表面の銅からなる導電膜をエッチングすることによりランド２を形成する。
【０００４】
そして最後に、はんだ付けを行うランド２以外の部分に、錫鉛はんだ１２が付かないようにソルダーレジスト５を印刷塗布後、感光することによって回路基板１１を形成する。このとき、ソルダーレジスト５は、リード３を実装するランド２以外の回路７を保護する役割を担っている。
【０００５】
ここで、回路基板１１におけるソルダーレジスト５は、図１３に示すように、ランド２の面積よりも大きくなるように印刷し、ソルダーレジスト５がランド２に被らないように形成されている。これは、現在、電子機器はんだ接合に最も多く使われている錫鉛共晶はんだ（Ｓｎ６３ｗｔ％、残りＰｂ）を用いた、はんだ付けでは、ランド２にソルダーレジスト５が被ると、錫鉛はんだ１２のフィレット１２ａ形成を阻害するためである。
【０００６】
又、近年の高密度実装化に伴い、ランド２に関しても、最低限の接合強度が確保出来る範囲で、出来るだけ小さく形成されている。そして、このような従来の回路基板１１を用いて製造される電子機器は、錫鉛共晶はんだが異物質の接合により生じる熱膨張のミスマッチを応力緩和する役割を果たしていたため、信頼性上特に問題とはならなかった。
【０００７】
【発明が解決しようとする課題】
しかしながら、近年、鉛による環境汚染が環境意識の高まりにより問題となり、鉛を含まない無鉛はんだへの転換が進んでいる。この無鉛はんだは、錫を主成分とし、銀、銅、亜鉛、ビスマス、インジウム、アンチモン、ニッケル、ゲルマニウムなどからなっており、現在、電子機器はんだ接合に最も多く使われている錫鉛共晶はんだ（Ｓｎ６３ｗｔ％、残りＰｂ、以下Ｐｂ−６３Ｓｎと記載）に比べ、金属の引張り強度、クリープ強度が強く、また伸びが少ないという金属特性を持っている。このため、はんだ付け部においては鉛はんだより応力緩和が起こりにくく、また、溶融温度も錫鉛共晶はんだが１８３℃であるのに比べ、無鉛はんだは１９０℃〜２３０℃と高くなっている。
【０００８】
現在のおもな無鉛はんだとしては、錫亜鉛系はんだ（錫亜鉛の共晶組成であるＳｎ−９．０ｗｔ％Ｚｎを中心に、亜鉛の量を変えたり、他の元素を添加して特性を改善したものを総称して錫亜鉛系はんだという。代表例は、Ｓｎ−８．０Ｚｎ−３．０Ｂｉ）や、錫銅系はんだ（錫銅の共晶組成であるＳｎ−０．７ｗｔ％Ｃｕを中心に、銅の量を変えたり、他の元素を添加して特性を改善したものを総称して錫銅系はんだという。代表例は、Ｓｎ−０．７Ｃｕ−０．３Ａｇ）や錫銀系はんだ（錫銀の共晶組成であるＳｎ−３．５ｗｔ％Ａｇを中心に、銀の量を変えたり、他の元素を添加して特性を改善したものを総称して錫銀系はんだという。代表例は、Ｓｎ−３．０Ａｇ−０．５Ｃｕ、Ｓｎ−３．５Ａｇ−０．７５Ｃｕ）等がある。
【０００９】
上記錫亜鉛系はんだは、溶融点が１９０℃前後と低いという長所を持ってはいるが、酸化しやすいために不活性雰囲気又は真空中ではんだを行うことが必要となり、作業性が悪いという問題がある。
【００１０】
また、錫銅系はんだや錫銀系はんだは、酸化に対する問題は少ないが、錫銅系はんだは、溶融温度が約２３０℃と高く、ランドはく離が生じやすいと言う欠点を持っている。
【００１１】
更に、錫銀系はんだは、溶融点は約２２０℃と錫銅系はんだより低く、Ｂｉ（ビスマス）を添加することで溶融点を２０５℃程度にまで下げることが出来る。溶融点はビスマスの添加量を増やすことで下がるが、ビスマスの添加量を増やすとフィレットはく離が生じるという欠点を持っている。
【００１２】
一方、回路基板の主材料であるエポキシ系材料のガラス転移温度は１２５〜１４０℃であり、錫鉛はんだの場合よりも凝固収縮温度の差が広がり、無鉛はんだの接合部に掛かる応力が大きくなる。このような無鉛はんだの金属特性から、従来の回路基板１１を用い無鉛はんだ６で挿入実装を行うと、錫鉛はんだ１２ではほとんど発生しなかったランドはく離が多発することが明らかとなった。
【００１３】
ランドはく離の発生例について図を用いて詳しく説明する。図１５は、ランドはく離の発生状態を模式的に示す断面図である。また、図１６は、検証実験において確認されたランドはく離の発生を示す図であり、図１５のＢ部（左右反転）の断面写真である。
【００１４】
図１５に示すように、従来の回路基板１１を用いて無鉛はんだ６のはんだ付けを行うと、ランド２と回路基板１１の間がはく離し、ランド２が浮き上がった状態となる。このとき、ランド２に接続されている回路７は、一緒に持ち上げられて引っ張られることによって過度のストレスを受ける。この状態で、熱ストレスを繰り返し受けると、図１６の断面写真に見られるように、回路７は容易に断線に至る。
【００１５】
このように、ランドはく離は電子機器の信頼性を著しく低下させる。また、このようにランドはく離が発生する従来の回路基板１１用いて電子機器の製造を行うことは、電子機器の信頼性を著しく低下させるという問題点がある。
【００１６】
本発明は、上記問題点に鑑みてなされたものであって、その主な目的は、無鉛はんだを用いてもランドはく離が生じることのない、高信頼性の回路基板を提供することにある。
【００１７】
また、本発明の他の目的は、上記回路基板を用いて、高信頼性の電子機器を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、少なくとも表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記導電部材と前記ランドとが無鉛はんだを用いて実装され、かつ前記ランド上に前記無鉛はんだのフィレットが形成される回路基板において、前記ランド外周端部の少なくとも一部を覆うように形成されたソルダーレジストを有し、前記ソルダーレジストの少なくとも一部の領域について前記フィレットの半径が前記ソルダーレジストの開口半径以下であるように形成されているものである。
【００１９】
本発明においては、前記ソルダーレジストが、前記ランド外周端部の内、前記回路基板に形成される回路と接続される側の端部を覆うように形成されていることが望ましい。また、前記ソルダーレジストが、前記ランド外周端部の内、前記回路基板に形成される回路に接続される側と対向する側の端部を覆うように形成されていることが望ましい。ランドの形状としては、例えば、円形、長円形、多角形、十字形又は星形の変形等を挙げることができる。また、前記ランドと前記回路基板に形成される回路との接続部に、サブランドを形成することが望ましい。また、前記無鉛はんだは、錫亜鉛系はんだ、錫銀系はんだ、又は、錫銅系はんだ等を挙げることができる。
【００２０】
また本発明は、少なくとも表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記導電部材と前記ランドとが無鉛はんだを用いて実装され、かつ前記ランド上にフィレットが形成される回路基板において、
前記回路基板の、ガラス転移温度をＴｇ、基板厚み方向のガラス転移温度より小さい温度での線膨張係数をα１、基板厚み方向のガラス転移温度以上での線膨張係数をα２とし、前記無鉛はんだの溶融点をＴｍ、常温をＴｓとしたときに次式で求められる前記回路基板の基板膨張率Ｌが、
Ｌ＝｛α１（Ｔg−Ｔｓ）+α２（Ｔｍ−Ｔg）｝／１０⁴≦２．５６・・・（１）
なる関係を満たすことを特徴とする回路基板である。前記無鉛はんだは、錫亜鉛系はんだ、錫銀系はんだ、又は、錫銅系はんだであることが望ましい。
【００２１】
本発明の電子機器は、上記構成の回路基板に、電子部品が無鉛はんだで挿入実装されているものである。
【００２２】
本発明は、表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなる（スルーホールメッキが施された）ランドを備えた回路基板、すなわち、両面基板や多層基板等に適用される。
【００２３】
なお、無鉛はんだには、性質が変わらない程度に不純物として鉛を含む場合も含まれるものとする。
【００２４】
このように本発明による回路基板は、図１に示すように、回路基板１の表面にエッチング法など（ランド形成方法は問わない）で形成されたランド２が形成されている。このランド２の中心部に電子部品のリード（導電部材となる）３を挿入実装するための貫通孔を形成し、貫通孔の表面にめっきを施して回路基板１の表面のランド２と接合し、スルーホール４を形成し、最後にはんだ付けを行うランド２以外部分に無鉛はんだ６が付かないように、ソルダーレジスト５を印刷塗布後、感光することによって形成される。
【００２５】
この時、図２に示すように、ランド端部２ａの全周または一部にソルダーレジスト５を被せるようにし、フィレットの半径がソルダーレジスト開口半径以下であるようにすることにより、無鉛はんだ６がランド端部２ａまで濡れ広がることを防止し、はんだフィレット６ａがランド端部２ａまで形成されることを防止することができる。
【００２６】
そして、はんだフィレット６ａがランド端部２ａよりも内側に形成されることにより、無鉛はんだ６が収縮する時のはんだフィレット６ａに沿った斜め上方向への張力と、はんだフィレット形成角との関係により発生する、回路基板１の熱収縮に反発する力が、最も回路基板との密着が弱いランド端部２ａではなく、回路基板１との密着がより高いランドの内側に掛かるようになるため、ランド２を剥がれにくくすることができる。また、ランド端部２ａが無鉛はんだ６によって固定されないため、ランド２が回路基板１の熱膨張収縮により追従しやすくなるという効果がある。
【００２７】
尚、上記式（１）を満たすような回路基板を用いることにより、溶融温度が高いことによる熱膨張係数のミスマッチの影響を受けやすい無鉛はんだ６を用いて製造する場合においても、回路７の断線を引き起こすランドはく離を抑制することが出来る。そして、これにより、無鉛はんだ６を用いた場合でも十分に信頼性の高い電子機器を製造することが出来るという効果がある。
【００２８】
【発明の実施の形態】
本発明に係る回路基板の好ましい実施の形態について、以下に図面を参照して詳述する。
【００２９】
［実施形態１］
まず、本発明の第１の実施形態に係る回路基板について、図１、図２及び図８乃至図１０を参照して説明する。図１は、本発明の回路基板に電子部品が実装された状態の斜視図で、図２は図１のａ−ａ'の断面図である。また、図８乃至図１０は、本実施形態の効果を説明するための図である。なお、回路基板の製造方法は従来技術と同様であるので説明を省略する。
【００３０】
図１及び図２に示すように、本実施形態は、ランド端部２ａにソルダーレジスト５を被せ、フィレット６ａの半径がソルダーレジスト５の開口半径以下であるようにした。
【００３１】
上記構成により、はんだフィレット６ａがランド端部２ａよりも内側に形成され、無鉛はんだ６が収縮する時のはんだフィレット６ａに沿った斜め上方向への張力と、はんだフィレット形成角との関係により発生する、回路基板１の熱収縮に反発する力が最も回路基板との密着が弱いランド端部２ａではなく、回路基板１との密着がより高いランド２の内側に掛かるようになるため、ランド２を剥がれにくくすることができる。また、ランド端部２ａが無鉛はんだ６によって固定されないため、ランド２が回路基板１の熱膨張収縮により追従しやすくなる。これにより、無鉛はんだ６にて多発するランドはく離を抑制することが可能となる。
【００３２】
次に、本実施形態の回路基板１を用いて、電子機器を製造した場合の効果について検証を行った。このときの結果（表１）を用いて具体的に解説する。
【００３３】
【表１】

従来の回路基板１１と本実施形態の回路基板１とに対して、無鉛はんだ（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）を全く同じ条件ではんだ付けを行った。その後、繰り返し熱応力サイクル試験（−４０℃（３０分）⇔２５℃（５分）⇔１２５℃（３０分）、サンプル数１０枚、１６カ所／枚）を行い、断線に至るまでのサイクル数を比較した。なお、断線の判定はランド間を短絡したパターンに電子部品を実装し、電気抵抗の測定を行い、電気抵抗が無限大になった時点で断線と判定した。
【００３４】
この検証の結果、従来の鉛はんだ用の回路基板１１では２００サイクルから断線が確認され、その後も断線箇所が増加しているが、本実施の形態の回路基板１は、５００サイクルまで全く断線は確認されなかった。
【００３５】
図８に、表１中に※印（２００サイクル断線箇所（図１５のＣ部））で示す回路基板１１の断面写真を示す。図８に示すように、ランド２は回路基板１１より大きく浮き上がって、それにつながる回路７も大きく持ち上げられている。更に、矢印Ｄ部の拡大を示す図９から分かるように、ランド端部２ａと回路７の境目部分が大きく変形し、断線に至っていることが確認できる。つまり、ランドはく離が発生することによって、回路７の断線が発生し、電子機器の信頼性が著しく低下することがわかる。
【００３６】
次に、同様の条件で検証実験した本実施の形態の回路基板１の断面写真（図２のＡ部）を図１０に示す。図１０から分かるように、本実施の形態の回路基板１では、ランド２には特に異常は認められず、本実施の形態の構成がランドはく離に対して効果があることが確認された。
【００３７】
このように、繰り返し熱応力をサイクルで与えた場合の断線に至るまでのサイクル数を比較すると、ランドはく離が多発する従来の回路基板１１は、本実施の形態の回路基板１に比べ、明らかに断線に至る寿命が早いことが分かる。また、本実施の形態の回路基板１及びこの回路基板１を用いて製造された電子機器は、無鉛はんだにて多発するランドはく離の発生を抑制することができ、高信頼性の電子機器を製造することが可能となる。
【００３８】
ランド２とソルダーレジスト５との重なりは、その下限は基本的にソルダーレジスト５がランド端部２ａを覆うように、ソルダーレジスト開口範囲がランド径よりも小さければよいが、ランド２とソルダーレジスト５との重なり部分の幅が０．０１ｍｍ以上であることが望ましく、０．０２ｍｍ以上である方が更に望ましい。その理由は、重なり幅の下限は露光時目合わせ時のマージンと応力との関係で決まり、フィレット形成による応力のみを考慮する場合は、０．０１ｍｍ以上の重なりであることがランド剥離が生じないようにするために好ましいが、更に露光時の目合わせ精度を考慮すると、０．０２ｍｍ以上の重なりが合った方が製造不良を生じにくいからである。
【００３９】
一方、重なり幅の上限は、フィレットが形成でき、ソルダーレジスト開口範囲がスルーホール径よりも大きくなるような範囲で決定される。
【００４０】
［実施形態２］
次に、本発明の第２の実施の形態に係る回路基板について、図３を参照して説明する。図３は、連続して隣り合った長円形ランド８に列単位でソルダーレジスト５を被せた場合の一例を示す平面図である。
【００４１】
図３では、連続して配置された複数の長円形ランド８の長手方向の中央部を横断する短冊状のソルダーレジスト５を配している。個々の長円形ランド８では、長手方向の中央部付近の短手方向のランド端部８ａにはソルダーレジスト５が被っていないが、より無鉛はんだ６の熱収縮の影響を受けやすく、回路７が接続される長手方向のランド端部８ｂとそれに相対する部分にのみソルダーレジストを被せ、他の部分はソルダーレジストを形成していない。
【００４２】
上記構成によって無鉛はんだ６が長円形ランド８の長手方向のランド端部８ｂまで濡れ広がることを防止することができ、前記した第１の実施の形態とほぼ同じ目的が達成される。この第２の実施の形態は、特に電子部品のリードのピッチが狭く、ピッチ間にソルダーレジストを印刷しにくい場合に有効である。
【００４３】
［実施形態３］
次に、本発明の第３の実施に形態に係る回路基板について、図４を参照して説明する。
【００４４】
図４に示すように、ランド形状が第１の実施の形態に示すような円形の場合でも、円形のランド２の回路７が形成される側のランド端部と、それに相対するランド端部にのみソルダーレジスト５を被せることにより、回路７が回路基板１から浮き上がることを防止し、第１の実施の形態と同様の効果が得られる。
【００４５】
また、円形のランド２の回路７が形成される側のランド端部のみソルダーレジスト５を被せても回路７が回路基板１から浮き上がることを防止することができ、第１の実施の形態と同様の効果が得られる。さらに、円形のランド２の回路７が形成される側のランド端部と相対するランド端部にのみソルダーレジスト５を被せても、ランド端部でのランドはく離の発生を抑制することができる。
【００４６】
［実施形態４］
次に、本発明の第４の実施の形態に係る回路基板について、図５乃至図７を参照して説明する。図５は星形の異形ランド９と丸形のソルダーレジスト５の開口を組み合わせた一例を示す平面図であり、図６（ａ）、（ｂ）は、サブランド１０を設けた構成を示す平面図であり、図７（ａ）、（ｂ）は、十字形の異形ランドと丸形のソルダーレジスト５の開口を組み合わせ、及び八角形の異形ランドと丸形のソルダーレジスト５の開口を組み合わせた例を示す平面図である。
【００４７】
いずれのランド形状、ソルダーレジスト５開口形状の組み合わせにおいても、異形ランド９の端部９ａにソルダーレジスト５を被せることにより、無鉛はんだが異形ランド端部９ａまで濡れ広がることを防止することができ、本発明の目的が達成される。
【００４８】
更に、上記実施の形態において、ランド２と回路７との接合部にサブランド１０を設ける場合についても同様である。そのための例を図６（ａ）、（ｂ）に示す。図６（ａ）、（ｂ）に示すように、サブランド１０がある場合も、電子部品のリード３を挿入実装するランド２の中心とソルダーレジスト５開口部の中心が合うようにソルダーレジスト５を被せることにより、本発明の目的が達成されるだけでなく、サブランド１０によりランド２と回路７の接続がより強固になるという効果が得られる。なお、サブランド１０の形状は半円型（図６（ａ））、ティアドロップ型（図６（ｂ））等が考えられるが、いずれの形状でも良いことは明らかである。
【００４９】
［実施形態５］
次に、本発明の第５の実施の形態に係る回路基板について、図１１を参照して説明する。第５の実施の形態は、ガラス転移温度が高い絶縁基板を用いるものである。なお、下記の線膨張係数は、基板の厚み方向の線膨張係数を示すものとして説明する。
【００５０】
従来のエポキシ樹脂製の絶縁基板（ガラス転移温度１２５〜１４０℃、ガラス転移温度より小さい温度での線膨張係数（α１）５０〜７０ｐｐｍ、ガラス転移温度以上での線膨張係数（α２）２００〜３５０ｐｐｍ）を用いた回路基板に電子部品を錫銀系の無鉛はんだ（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）を２５０℃／５秒／大気中ではんだ付を行った。
【００５１】
これに対し、低熱膨張・高ガラス転移基板として、ハロゲン元素を除去したエポキシ樹脂からなる日立化成製のＭＣＬ−ＲＯ−６７Ｇ（ガラス転移温度１５０℃、ガラス転移温度より小さい温度での線膨張係数（α１）３８ｐｐｍ、ガラス転移温度以上での線膨張係数（α２）１８５ｐｐｍ、以下、１５０℃、３８ｐｐｍ、１８５ｐｐｍと略す）の基板を用いた回路基板に電子部品を錫銀系の無鉛はんだ（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）を２５０℃／５秒／大気中ではんだ付を行った（図１１）。
【００５２】
これら２種類の回路基板に繰り返し熱応力サイクル試験（−４０℃（３０分）⇔２５℃（５分）⇔１２５℃（３０分）、サンプル数１０枚、１６カ所／枚）５００サイクルを行い、信頼性を確認した。その結果、従来のエポキシ樹脂製の基板を用いた回路基板ではランドはく離が発生するが、一方、低熱膨張・高ガラス転移基板として用いた、日立化成製のＭＣＬ−ＲＯ−６７Ｇ（１５０℃、３８ｐｐｍ、１８５ｐｐｍ）の回路基板では、図１１に示すようにランドはく離は生じない。
【００５３】
以上の結果から、ガラス転移温度が所定の値以上で、尚かつ、ガラス転移温度以上の線膨張係数が所定の値以下であればランドはく離が生じないことがわかる。
【００５４】
更に、鉛フリーはんだを、はんだ付けする時に回路基板のガラス転移温度Ｔｇと、基板厚み方向のガラス転移温度より小さい温度での線膨張係数α１及び、ガラス転移温度以上での線膨張係数α２、はんだの溶融点Ｔｍの関係を明らかにするために行った実験データを具体的に示す。
【００５５】
下式（２）は、回路基板のガラス転移温度Ｔｇと、基板厚み方向のガラス転移温度より小さい温度での線膨張係数α１及び、ガラス転移温度以上での線膨張係数α２、はんだの溶融点Ｔｍ、常温Ｔｓ（通常２５℃）をパラメーターとして算出した、基板膨張率Ｌを示す。
【００５６】
式（２）に示す基板膨張率Ｌは、はんだ付けを行った回路基板を冷却していく過程において、はんだが溶融状態から溶融点を通過して凝固を開始した後、はんだ接合部が常温に戻るまでの回路基板の熱膨張変化率を示したものである。
｛α１（Ｔg−Ｔｓ）+α２（Ｔｍ−Ｔg）｝／１０⁴＝Ｌ …式（２）
Ｌ：基板膨張率（％）
Ｔg：ガラス転移温度（℃）
α１：ガラス転移温度より小さい温度での線膨張係数（ｐｐｍ）
α２：ガラス転移温度以上での線膨張係数（ｐｐｍ）
Ｔｍ：はんだの溶融点（冷却時は凝固開始点に相当）（℃）
Ｔｓ：常温（はんだ接合部が常態に戻る温度）（℃）
本発明者らは、式（２）で求められる熱膨張率Ｌが所定の熱膨張率Ｌ１以下であれば、ランド剥離を生じないことを見出した。
【００５７】
式（１）を用いて、５種類の回路基板（実施例１〜３、比較例１，２）をＳｎ−Ａｇ−Cuはんだで、はんだ付けした場合の基板膨張率Ｌの計算例を表２に示す。なお、実施例２の基板は、前述の日立化成製のＭＣＬ−ＲＯ−６７Ｇと同一である。
【００５８】
【表２】

表２では、Ｔｓは２５℃、ＴｍはＳｎ−Ａｇ−Ｃｕ鉛フリーはんだに相当する２２０℃として計算を行っている。
【００５９】
表２の計算結果を基に、基板膨張率Ｌと、実験データより得られた、ランド剥離の発生率とグラフ化したものが、図１２である。図１２より明らかなように、基板の膨張率Ｌが２．５６％以下の回路基板では、ランド剥離が発生していないことがわかる。すなわち、Ｌ１＝２．５６％として熱膨張率Ｌがこれ以下の回路基板を選べばランド剥離は発生しない。
【００６０】
これより、例えば、溶融点Ｔｍが２２０℃のＳｎ−Ａｇ−Cuはんだをはんだ付けする場合は、ガラス転移温度Ｔｇが１４１℃以上、かつ、ガラス転移温度以上の線膨張係数α２が２６４ｐｐｍ以下の実施例１〜３の基板の場合、ガラス転移温度と線膨張係数から算出される基板膨張率Ｌが２．５６％以下であれば、ランドはく離を制することができる。
【００６１】
これらの結果を基に、式（２）を整理し直したのが、式（３）である。なお、式（３）は常温を２５℃とした場合である。
【００６２】
Ｌ＝｛α１（Ｔg−２５）+α２（Ｔｍ−Ｔg）｝／１０⁴≦２．５６ …式（３）
Ｌ：基板膨張率（％）
Ｔg：ガラス転移温度（℃）
α１：ガラス転移温度より小さい温度での線膨張係数（ｐｐｍ）
α２：ガラス転移温度以上での線膨張係数（ｐｐｍ）
Ｔｍ：はんだの溶融点（冷却時は凝固開始点に相当）（℃）
【００６３】
式（３）を用いることによって、回路基板のガラス転移温度Ｔｇ、線膨張係数（α１、α２）、はんだの溶融点Ｔｍがわかれば、ランドはく離の発生を予測することが可能である。
【００６４】
更に、式（３）を用いることによって、ランドはく離抑制の効果のある回路基板の選択が容易になり、ランドはく離の発生を抑制することができる。
【００６５】
なお、はんだの種類が変わった場合でもＴｍを置き換えることによって同様の計算が可能であり、溶融点が低いはんだを用いる程、基板膨張率Ｌが２．５６以下になる回路基板の種類が多くなる。
【００６６】
例えば、Ｓｎ−Ａｇ−Ｃｕはんだではランドはく離が多発する、従来のエポキシ樹脂製の絶縁基板（ガラス転移温度１２５〜１４０℃、ガラス転移温度より小さい温度での線膨張係数（α１）５０〜７０ｐｐｍ、ガラス転移温度以上での線膨張係数（α２）２００〜３５０ｐｐｍ）の基板膨張率Ｌを、従来のＳｎ-３７Ｐｂはんだ（溶融点：１８３℃）で計算すると、約１．９％となるため、式（３）を満たし、従来のはんだ付けにおいては、ランドはく離は発生しなかったと考えられる。
【００６７】
上記回路基板を用いて電子機器を製造することにより、繰り返しの熱応力サイクルに強い、高寿命かつ信頼性の高い電子機器を製造することが出来る。このような電子機器としては、例えば、プリンタ、ファクシミリ、ＬＣＤモニタ、パーソナルコンピュータ、大型コンピュータ（サーバー、スーパーコンピュータを含む）、交換機、伝送機器、基地局装置等がある。
【００６８】
なお、本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、無鉛はんだがランド端部まで濡れ広がることを防止し、フィレットがランド端部まで形成されることを防止することができる。そして、フィレットがランド端部よりも内側に形成されることにより、ランド端部に生じる無鉛はんだの熱膨張収縮の応力を抑えることができ、回路基板の熱膨張収縮により追従しやすくなることにより、無鉛はんだにて多発するランドはく離を抑制できる回路基板を提供することができる。
【００７０】
また、この回路基板を用いて製造された電子機器は、繰り返しの熱応力サイクルにおいても従来の回路基板を使用した電子機器に比べ非常に高寿命であることが確認された。これにより、無鉛はんだを用いた場合でも、十分に信頼性の高い電子機器を製造することが出来る。
【００７１】
更に式（１）を用いることによって、ランドはく離抑制の効果のある回路基板の選択が容易になり、ランドはく離の発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明の回路基板の第１の実施の形態を示す斜視図である。
【図２】本発明の回路基板の第１の実施の形態を示す断面図である。
【図３】本発明の第２の実施の形態を示す平面図である。
【図４】本発明の第３の実施の形態を示す平面図である。
【図５】本発明の第４の実施の形態を示す平面図である。
【図６】本発明の第４の実施の形態の他の構造を示す平面図である。
【図７】本発明の第４の実施の形態の他の構造を示す平面図である。
【図８】表１の実験データに基づく、従来の構成例の製造不良発生を示す断面写真である。
【図９】図８の部分拡大図である。
【図１０】表１の実験データに基づく、本発明の第１の実施の形態の効果を示す断面写真である。
【図１１】本発明の第５の実施の形態のランド剥離不良の発生率を示す図である。
【図１２】表２の計算結果と実験データに基づくランドはく離の発生率の関係を示す図である。
【図１３】従来の回路基板の構成例を示す斜視図である。
【図１４】従来の回路基板の構成例を示す断面図である。
【図１５】従来の回路基板の構成例を用いた場合の製造不良発生を示す断面図である。
【図１６】従来の構成例を用いた場合の製造不良発生を示す断面写真である。
【符号の説明】
１回路基板
２ランド
２ａランド端部
３リード
４スルーホール
５ソルダーレジスト
６無鉛はんだ
６ａはんだフィレット（無鉛はんだ）
７回路
８長円型ランド
８ａ短手方向のランド端部
８ｂ長手方向のランド端部
９異形ランド
９ａ異形ランド端部
１０サブランド
１１回路基板
１２錫鉛はんだ
１２ａはんだフィレット（錫鉛はんだ）[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a circuit board.And electronic equipment using the sameIn particular, circuit boards for mounting insertion-type electronic components using lead-free solderAnd electronic equipment using the sameAbout.
[0002]
[Prior art]
The structure of a conventional circuit board will be described in detail with reference to FIGS. FIG. 13 is a perspective view of a soldering portion where an electronic component is mounted on a circuit board, and FIG. 14 is a cross-sectional view taken along line bb ′ of FIG.
[0003]
As shown in FIG. 14, the conventional circuit board 11 pressurizes copper foil on an insulating sheet in which an epoxy resin, a phenol resin or the like is impregnated into a paper base material, a glass base material, a polyester fiber base material, or the like. After forming the copper-clad laminated substrate pasted by heat treatment, through holes are formed at desired locations on the substrate, and after applying the catalyst on the side surfaces of the through holes, base plating is performed by electroless copper plating. A conductor is formed by electrolytic copper plating, and the conductor and the copper film on the surface of the copper-clad laminate are joined to form a through hole 4. Then, the land 2 is formed by etching the conductive film made of copper on the surface of the copper-clad laminate.
[0004]
Finally, a solder resist 5 is printed and applied to portions other than the lands 2 to be soldered so that the tin-lead solder 12 does not adhere, and then the circuit board 11 is formed by exposure. At this time, the solder resist 5 plays a role of protecting the circuits 7 other than the lands 2 on which the leads 3 are mounted.
[0005]
Here, as shown in FIG. 13, the solder resist 5 on the circuit board 11 is printed so as to be larger than the area of the land 2, so that the solder resist 5 does not cover the land 2. This is because tin lead eutectic solder (Sn63 wt%, remaining Pb), which is most often used for soldering electronic devices at present, is used in soldering when the land 2 is covered with the solder resist 5. This is to inhibit the formation of fillet 12a.
[0006]
Further, with the recent high density mounting, the land 2 is also formed as small as possible within a range where a minimum bonding strength can be secured. And since the electronic device manufactured using such a conventional circuit board 11 played the role which relieve | moderated the mismatch of the thermal expansion which a tin lead eutectic solder produces by joining of a different substance, especially on reliability. It didn't matter.
[0007]
[Problems to be solved by the invention]
However, in recent years, environmental pollution due to lead has become a problem due to an increase in environmental awareness, and a shift to lead-free solder containing no lead is progressing. This lead-free solder is mainly composed of tin and is composed of silver, copper, zinc, bismuth, indium, antimony, nickel, germanium, etc., and is currently the most commonly used tin lead eutectic solder for electronic device solder joints Compared to (Sn63 wt%, remaining Pb, hereinafter referred to as Pb-63Sn), it has a metal characteristic that the tensile strength and creep strength of the metal are strong and the elongation is small. For this reason, stress relaxation is less likely to occur in the soldered part than lead solder, and the melting temperature of the lead-free solder is 190 ° C. to 230 ° C. higher than that of the tin lead eutectic solder of 183 ° C.
[0008]
Currently, the main lead-free solders are tin-zinc-based solders (mainly Sn-9.0wt% Zn, which is a eutectic composition of tin-zinc), and the amount of zinc can be changed or other elements added to improve the characteristics. The improved products are collectively referred to as tin-zinc-based solder, and typical examples include Sn-8.0Zn-3.0Bi) and tin-copper-based solder (tin-copper eutectic composition Sn-0.7wt% Cu). At the center is a tin-copper-based solder which is a generic name for which the characteristics are improved by changing the amount of copper or adding other elements, typical examples are Sn-0.7Cu-0.3Ag) and tin-silver based solder Solder (Sin-silver-based solder is generally referred to as Sn-3.5 wt% Ag, which is a eutectic composition of tin silver), which is characterized by changing the amount of silver or adding other elements to improve characteristics. Typical examples include Sn-3.0Ag-0.5Cu and Sn-3.5Ag-0.75Cu).
[0009]
The tin-zinc-based solder has the advantage that its melting point is as low as around 190 ° C, but it is easy to oxidize, so it is necessary to solder in an inert atmosphere or vacuum, and the workability is poor There is.
[0010]
Tin-copper solder and tin-silver solder have few problems with oxidation, but tin-copper solder has a drawback that it has a melting temperature as high as about 230 ° C. and is easily peeled off.
[0011]
Furthermore, tin-silver solder has a melting point of about 220 ° C., which is lower than that of tin-copper solder, and the melting point can be lowered to about 205 ° C. by adding Bi (bismuth). Although the melting point is lowered by increasing the amount of bismuth added, there is a disadvantage that fillet peeling occurs when the amount of bismuth added is increased.
[0012]
On the other hand, the glass transition temperature of the epoxy-based material, which is the main material of the circuit board, is 125 to 140 ° C., the difference in solidification shrinkage temperature is wider than that of tin-lead solder, and the stress applied to the lead-free solder joint is increased. . From the metal characteristics of the lead-free solder, it has been clarified that when the conventional circuit board 11 is used and the lead-free solder 6 is used for insertion mounting, land peeling that hardly occurs in the tin-lead solder 12 occurs frequently.
[0013]
An example of the occurrence of land peeling will be described in detail with reference to the drawings. FIG. 15 is a cross-sectional view schematically showing a land peeling occurrence state. FIG. 16 is a diagram showing the occurrence of land separation confirmed in the verification experiment, and is a cross-sectional photograph of a portion B (left-right inverted) in FIG.
[0014]
As shown in FIG. 15, when the lead-free solder 6 is soldered using the conventional circuit board 11, the land 2 and the circuit board 11 are separated from each other, and the land 2 is lifted. At this time, the circuit 7 connected to the land 2 is excessively stressed by being lifted and pulled together. In this state, when the thermal stress is repeatedly received, the circuit 7 easily breaks as seen in the cross-sectional photograph of FIG.
[0015]
As described above, land peeling significantly reduces the reliability of electronic equipment. In addition, manufacturing an electronic device using the conventional circuit board 11 in which land peeling occurs in this way has a problem that the reliability of the electronic device is remarkably lowered.
[0016]
  The present invention has been made in view of the above problems, and its main purpose is to use lead-free solder.Land peelingIt is an object of the present invention to provide a highly reliable circuit board in which no occurrence occurs.
[0017]
Another object of the present invention is to provide a highly reliable electronic device using the circuit board.
[0018]
[Means for Solving the Problems]
  In order to achieve the above object, the present invention provides:at leastA circuit board having circuit wiring on a front surface and a back surface, the circuit board having a through hole into which a conductive member of an electronic component is inserted, and the through hole having a land covered with a conductive film, A circuit board in which the land is mounted using lead-free solder and the lead-free solder fillet is formed on the land has a solder resist formed so as to cover at least a part of the outer peripheral end of the land. Then, the radius of the fillet is formed so that the radius of the fillet is equal to or smaller than the opening radius of the solder resist in at least a part of the solder resist.
[0019]
In the present invention, it is preferable that the solder resist is formed so as to cover an end portion on the side connected to a circuit formed on the circuit board, of the outer peripheral end portions of the land. Further, it is desirable that the solder resist is formed so as to cover an end of the land outer peripheral end that is opposite to a side connected to a circuit formed on the circuit board. Examples of the shape of the land include a circular shape, an oval shape, a polygonal shape, a cross shape, and a star shape. In addition, it is desirable to form a sub-brand at a connection portion between the land and a circuit formed on the circuit board. Examples of the lead-free solder include tin zinc solder, tin silver solder, tin copper solder, and the like.
[0020]
  The present invention also providesat leastA circuit board having circuit wiring on a front surface and a back surface, the circuit board having a through hole into which a conductive member of an electronic component is inserted, and the through hole having a land covered with a conductive film, The land is mounted using lead-free solder, and a fillet is formed on the land.Circuit boardIn
  The circuit board has a glass transition temperature Tg, a coefficient of linear expansion at a temperature lower than the glass transition temperature in the substrate thickness direction, α1, a coefficient of linear expansion above the glass transition temperature in the substrate thickness direction, α2, and the lead-free solder When the melting point is Tm and the room temperature is Ts, the circuit boardThe substrate expansion coefficient L is
  L = {α1 (Tg−Ts) + α2 (Tm−Tg)} / 10^Four≦2.56    ... (1)
  RelationshipIt is a circuit board characterized by satisfying.The lead-free solder is preferably a tin zinc solder, a tin silver solder, or a tin copper solder.
[0021]
The electronic device of the present invention is such that an electronic component is inserted and mounted with lead-free solder on the circuit board having the above-described configuration.
[0022]
The present invention is a circuit board having circuit wiring on the front surface and the back surface, and has a through hole into which a conductive member of an electronic component is inserted, and the through hole is covered with a conductive film (through hole plating). Applied to a circuit board having lands), that is, a double-sided board, a multilayer board, and the like.
[0023]
The lead-free solder includes a case where lead is contained as an impurity to the extent that the property does not change.
[0024]
As described above, the circuit board according to the present invention has the land 2 formed on the surface of the circuit board 1 by an etching method or the like (regardless of the land formation method) as shown in FIG. A through hole for inserting and mounting the lead (conductive member) 3 of the electronic component is formed at the center of the land 2, and the surface of the through hole is plated and joined to the land 2 on the surface of the circuit board 1. The through hole 4 is formed, and the solder resist 5 is printed and applied and exposed to light so that the lead-free solder 6 is not attached to the portion other than the land 2 to be soldered last.
[0025]
At this time, as shown in FIG. 2, the lead-free solder 6 is formed by covering the entire circumference or a part of the land end portion 2a with the solder resist 5 so that the radius of the fillet is equal to or smaller than the solder resist opening radius. It is possible to prevent wetting and spreading to the land end portion 2a and to prevent the solder fillet 6a from being formed to the land end portion 2a.
[0026]
Then, the solder fillet 6a is formed on the inner side of the land end portion 2a, and therefore, the relationship between the tension in the diagonally upward direction along the solder fillet 6a when the lead-free solder 6 contracts and the solder fillet forming angle. The force that repels the thermal contraction of the circuit board 1 is applied not to the land end portion 2a that has the weakest contact with the circuit board but to the inside of the land that has higher contact with the circuit board 1. 2 can be made difficult to peel off. Further, since the land end portion 2 a is not fixed by the lead-free solder 6, there is an effect that the land 2 can easily follow the thermal expansion / contraction of the circuit board 1.
[0027]
Even if the circuit board satisfying the above formula (1) is used and the lead-free solder 6 is easily affected by the thermal expansion coefficient mismatch due to the high melting temperature, the circuit 7 is disconnected. Can prevent the peeling of land. As a result, there is an effect that a sufficiently reliable electronic device can be manufactured even when the lead-free solder 6 is used.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of a circuit board according to the present invention will be described below in detail with reference to the drawings.
[0029]
[Embodiment 1]
First, a circuit board according to a first embodiment of the present invention will be described with reference to FIG. 1, FIG. 2, and FIGS. FIG. 1 is a perspective view of an electronic component mounted on a circuit board of the present invention, and FIG. 2 is a cross-sectional view taken along the line aa ′ of FIG. 8 to 10 are diagrams for explaining the effect of the present embodiment. Since the circuit board manufacturing method is the same as that of the prior art, description thereof is omitted.
[0030]
As shown in FIGS. 1 and 2, in this embodiment, the land edge 2 a is covered with the solder resist 5 so that the radius of the fillet 6 a is equal to or smaller than the opening radius of the solder resist 5.
[0031]
With the above configuration, the solder fillet 6a is formed on the inner side of the land end portion 2a, and is generated due to the relationship between the diagonally upward tension along the solder fillet 6a when the lead-free solder 6 contracts and the solder fillet forming angle. Since the force repelling thermal contraction of the circuit board 1 is applied not to the land end portion 2a having the weakest contact with the circuit board but to the inside of the land 2 having the higher contact with the circuit board 1, the land 2 Can be made difficult to peel off. Further, since the land end portion 2 a is not fixed by the lead-free solder 6, the land 2 is easily followed by thermal expansion and contraction of the circuit board 1. As a result, it is possible to suppress land separation that frequently occurs in the lead-free solder 6.
[0032]
Next, it verified about the effect at the time of manufacturing an electronic device using the circuit board 1 of this embodiment. This will be explained in detail using the results (Table 1).
[0033]
[Table 1]

Lead-free solder (Sn-3.0Ag-0.5Cu) was soldered to the conventional circuit board 11 and the circuit board 1 of the present embodiment under exactly the same conditions. After that, a repeated thermal stress cycle test (−40 ° C. (30 minutes) ⇔ 25 ° C. (5 minutes) ⇔ 125 ° C. (30 minutes), 10 samples, 16 locations / sheet) is performed, and the number of cycles until disconnection occurs. Compared. The disconnection was determined by mounting an electronic component in a pattern in which the lands were short-circuited, measuring the electrical resistance, and determining that the disconnection occurred when the electrical resistance became infinite.
[0034]
As a result of this verification, in the conventional circuit board 11 for lead solder, disconnection was confirmed from 200 cycles, and the number of disconnections increased thereafter, but the circuit board 1 of the present embodiment is completely disconnected up to 500 cycles. It was not confirmed.
[0035]
FIG. 8 shows a cross-sectional photograph of the circuit board 11 indicated by an asterisk (200 cycle disconnection point (part C in FIG. 15)) in Table 1. As shown in FIG. 8, the land 2 is lifted larger than the circuit board 11, and the circuit 7 connected thereto is also lifted greatly. Further, as can be seen from FIG. 9 showing the enlargement of the arrow D portion, it can be confirmed that the boundary portion between the land end portion 2a and the circuit 7 is greatly deformed and has been broken. That is, it can be understood that the occurrence of land peeling causes the circuit 7 to be disconnected, and the reliability of the electronic device is significantly reduced.
[0036]
Next, FIG. 10 shows a cross-sectional photograph (part A of FIG. 2) of the circuit board 1 of the present embodiment, which was subjected to a verification experiment under the same conditions. As can be seen from FIG. 10, in the circuit board 1 of the present embodiment, no abnormalities were observed in the lands 2, and it was confirmed that the configuration of the present embodiment was effective for the separation of the lands.
[0037]
As described above, when the number of cycles up to the disconnection when repeated thermal stress is given in cycles, the conventional circuit board 11 in which land peeling frequently occurs is clearly compared with the circuit board 1 of the present embodiment. It can be seen that the life to break is fast. In addition, the circuit board 1 of the present embodiment and the electronic device manufactured using the circuit board 1 can suppress the occurrence of land flaking frequently caused by lead-free solder, and manufacture a highly reliable electronic device. It becomes possible to do.
[0038]
The lower limit of the overlap between the land 2 and the solder resist 5 is basically that the solder resist opening range is smaller than the land diameter so that the solder resist 5 covers the land end 2a. The width of the overlapping portion is preferably 0.01 mm or more, and more preferably 0.02 mm or more. The reason for this is that the lower limit of the overlap width is determined by the relationship between the margin at the time of exposure and the stress, and when considering only the stress due to fillet formation, the overlap of 0.01 mm or more does not cause land separation. Although it is preferable for the purpose of the above, considering the alignment accuracy at the time of exposure, it is more difficult to produce a manufacturing defect when the overlap is 0.02 mm or more.
[0039]
On the other hand, the upper limit of the overlapping width is determined in such a range that fillets can be formed and the solder resist opening range is larger than the through-hole diameter.
[0040]
[Embodiment 2]
Next, a circuit board according to a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a plan view showing an example of a case where the solder resists 5 are covered in units of columns on the adjacent elliptical lands 8.
[0041]
In FIG. 3, strip-shaped solder resists 5 that cross the central portion in the longitudinal direction of a plurality of oval lands 8 arranged continuously are arranged. In each oval land 8, the solder resist 5 is not covered on the land end 8 a in the short direction near the center in the longitudinal direction. However, the circuit 7 is more susceptible to the thermal contraction of the lead-free solder 6. Only the land end 8b in the longitudinal direction to be connected and the portion corresponding to the land end 8b are covered with the solder resist, and the other portions do not form the solder resist.
[0042]
With the above configuration, the lead-free solder 6 can be prevented from spreading to the land end portion 8b in the longitudinal direction of the oval land 8, and substantially the same object as that of the first embodiment described above is achieved. This second embodiment is particularly effective when the lead pitch of the electronic component is narrow and it is difficult to print the solder resist between the pitches.
[0043]
[Embodiment 3]
Next, a circuit board according to a third embodiment of the present invention will be described with reference to FIG.
[0044]
As shown in FIG. 4, even when the land shape is circular as shown in the first embodiment, the land end on the side where the circuit 7 of the circular land 2 is formed and the land end opposite to the land 7 are formed. By covering only the solder resist 5, the circuit 7 is prevented from being lifted from the circuit board 1, and the same effect as in the first embodiment can be obtained.
[0045]
Further, even if the solder resist 5 is covered only on the land end portion on the side where the circuit 7 of the circular land 2 is formed, it is possible to prevent the circuit 7 from being lifted from the circuit board 1, as in the first embodiment. The effect is obtained. Furthermore, even if the solder resist 5 is covered only on the land end portion facing the land end portion on the side where the circuit 7 of the circular land 2 is formed, the occurrence of land peeling at the land end portion can be suppressed.
[0046]
[Embodiment 4]
Next, a circuit board according to a fourth embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a plan view showing an example in which the star-shaped deformed land 9 and the opening of the round solder resist 5 are combined. FIGS. 6 (a) and 6 (b) are plan views showing the configuration in which the sub-land 10 is provided. FIGS. 7A and 7B are a combination of a cross-shaped deformed land and a round solder resist 5 opening, and an octagonal deformed land and a round solder resist 5 opening combined. It is a top view which shows an example.
[0047]
In any combination of land shape and solder resist 5 opening shape, it is possible to prevent the lead-free solder from spreading to the deformed land end portion 9a by covering the end portion 9a of the deformed land 9 with the solder resist 5, The object of the present invention is achieved.
[0048]
Further, in the above embodiment, the same applies to the case where the sub-land 10 is provided at the junction between the land 2 and the circuit 7. Examples for this are shown in FIGS. 6 (a) and 6 (b). As shown in FIGS. 6A and 6B, even in the case of the sub-brand 10, there is provided the solder resist 5 so that the center of the land 2 into which the lead 3 of the electronic component is inserted and mounted is aligned with the center of the solder resist 5 opening. In addition to achieving the object of the present invention, it is possible to obtain an effect that the connection between the land 2 and the circuit 7 becomes stronger by the sub-land 10. The shape of the sub-brand 10 may be a semicircular shape (FIG. 6A), a teardrop type (FIG. 6B), or the like, but it is clear that any shape may be used.
[0049]
[Embodiment 5]
Next, a circuit board according to a fifth embodiment of the present invention will be described with reference to FIG. In the fifth embodiment, an insulating substrate having a high glass transition temperature is used. In addition, the following linear expansion coefficient demonstrates as what shows the linear expansion coefficient of the thickness direction of a board | substrate.
[0050]
Conventional insulating substrate made of epoxy resin (glass transition temperature 125-140 ° C., linear expansion coefficient (α1) 50-70 ppm at temperature lower than glass transition temperature, linear expansion coefficient (α2) 200-350 ppm above glass transition temperature ) Was soldered to a silver-based lead-free solder (Sn-3.0Ag-0.5Cu) at 250 ° C./5 seconds / in the atmosphere.
[0051]
On the other hand, as a low thermal expansion / high glass transition substrate, Hitachi Chemical's MCL-RO-67G (glass transition temperature 150 ° C., linear expansion coefficient at a temperature lower than the glass transition temperature) made of epoxy resin from which halogen elements have been removed ( α1) Tin-silver-based lead-free solder (Sn-3) on a circuit board using a substrate of 38 ppm and a linear expansion coefficient (α2) of 185 ppm above the glass transition temperature (hereinafter abbreviated as 150 ° C., 38 ppm, 185 ppm). 0.0 Ag-0.5 Cu) was soldered at 250 ° C./5 seconds / air (FIG. 11).
[0052]
These two types of circuit boards are subjected to repeated thermal stress cycle tests (−40 ° C. (30 minutes) ⇔25 ° C. (5 minutes) ⇔125 ° C. (30 minutes), 10 samples, 16 locations / sheet) 500 cycles, The reliability was confirmed. As a result, land peeling occurs in a circuit board using a conventional epoxy resin substrate, but on the other hand, MCL-RO-67G (150 ° C., 38 ppm, manufactured by Hitachi Chemical Co., Ltd.) used as a low thermal expansion / high glass transition substrate. , 185 ppm), the land separation does not occur as shown in FIG.
[0053]
From the above results, it can be seen that if the glass transition temperature is equal to or higher than a predetermined value and the linear expansion coefficient equal to or higher than the glass transition temperature is equal to or lower than the predetermined value, no land separation occurs.
[0054]
Furthermore, when soldering lead-free solder, the glass transition temperature Tg of the circuit board, the linear expansion coefficient α1 at a temperature lower than the glass transition temperature in the substrate thickness direction, the linear expansion coefficient α2 above the glass transition temperature, solder The experimental data conducted in order to clarify the relationship of the melting point Tm are specifically shown.
[0055]
The following equation (2) represents the glass transition temperature Tg of the circuit board, the linear expansion coefficient α1 at a temperature lower than the glass transition temperature in the substrate thickness direction, the linear expansion coefficient α2 above the glass transition temperature, and the melting point Tm of the solder. The substrate expansion coefficient L calculated using normal temperature Ts (usually 25 ° C.) as a parameter is shown.
[0056]
In the process of cooling the circuit board that has been soldered, the board expansion coefficient L shown in Equation (2) indicates that after the solder starts to solidify from the molten state through the melting point, the solder joint becomes room temperature. It shows the rate of thermal expansion change of the circuit board until it returns.
{Α1 (Tg−Ts) + α2 (Tm−Tg)} / 10^Four= L Equation (2)
L: Substrate expansion rate (%)
Tg: Glass transition temperature (° C)
α1: Linear expansion coefficient (ppm) at a temperature lower than the glass transition temperature
α2: Linear expansion coefficient (ppm) above the glass transition temperature
Tm: Melting point of solder (corresponding to the solidification start point during cooling) (° C)
Ts: normal temperature (temperature at which the solder joint returns to normal) (° C)
The present inventors have found that land peeling does not occur when the thermal expansion coefficient L obtained by the equation (2) is not more than a predetermined thermal expansion coefficient L1.
[0057]
Table 2 shows a calculation example of the substrate expansion coefficient L when soldering five types of circuit boards (Examples 1 to 3 and Comparative Examples 1 and 2) with Sn-Ag-Cu solder using Expression (1). Shown in In addition, the board | substrate of Example 2 is the same as the MCL-RO-67G made from the Hitachi Chemical mentioned above.
[0058]
[Table 2]

In Table 2, Ts is calculated as 25 ° C., and Tm is calculated as 220 ° C. corresponding to Sn—Ag—Cu lead-free solder.
[0059]
Based on the calculation result of Table 2, FIG. 12 shows a graph of the substrate expansion rate L and the land peeling occurrence rate obtained from the experimental data. As is clear from FIG. 12, it is understood that no land peeling occurs in the circuit board having the expansion coefficient L of the board of 2.56% or less. That is, if L1 = 2.56% and a circuit board having a thermal expansion coefficient L or less is selected, land peeling does not occur.
[0060]
Thus, for example, when soldering Sn-Ag-Cu solder having a melting point Tm of 220 ° C., the glass transition temperature Tg is 141 ° C. or higher, and the linear expansion coefficient α2 above the glass transition temperature is 264 ppm or lower. In the case of the substrates of Examples 1 to 3, land separation can be controlled if the substrate expansion coefficient L calculated from the glass transition temperature and the linear expansion coefficient is 2.56% or less.
[0061]
Based on these results, the formula (2) is rearranged into the formula (3). In addition, Formula (3) is a case where normal temperature is 25 degreeC.
[0062]
L = {α1 (Tg−25) + α2 (Tm−Tg)} / 10^Four≦ 2.56 Formula (3)
L: Substrate expansion rate (%)
Tg: Glass transition temperature (° C)
α1: Linear expansion coefficient (ppm) at a temperature lower than the glass transition temperature
α2: Linear expansion coefficient (ppm) above the glass transition temperature
Tm: Melting point of solder (corresponding to the solidification start point during cooling) (° C)
[0063]
By using equation (3), if the glass transition temperature Tg, the linear expansion coefficients (α1, α2), and the melting point Tm of the solder are known, it is possible to predict the occurrence of land separation.
[0064]
Furthermore, by using the expression (3), it becomes easy to select a circuit board having an effect of suppressing land peeling, and the occurrence of land peeling can be suppressed.
[0065]
Even if the type of solder changes, the same calculation can be performed by replacing Tm. As the solder having a lower melting point is used, the types of circuit boards whose board expansion coefficient L is 2.56 or less increase. .
[0066]
For example, in an Sn-Ag-Cu solder, land peeling frequently occurs, an insulating substrate made of a conventional epoxy resin (glass transition temperature 125 to 140 ° C., linear expansion coefficient (α1) 50 to 70 ppm at a temperature lower than the glass transition temperature, When the substrate expansion coefficient L of the linear expansion coefficient (α2) 200 to 350 ppm) above the glass transition temperature is calculated with a conventional Sn-37Pb solder (melting point: 183 ° C.), it is about 1.9%. It is considered that land peeling did not occur in the conventional soldering satisfying (3).
[0067]
By manufacturing an electronic device using the circuit board, it is possible to manufacture a highly durable electronic device that is resistant to repeated thermal stress cycles. Examples of such electronic devices include printers, facsimiles, LCD monitors, personal computers, large computers (including servers and supercomputers), exchanges, transmission devices, base station devices, and the like.
[0068]
Note that the present invention is not limited to the above-described embodiments, and it is obvious that the embodiments can be appropriately changed within the scope of the technical idea of the present invention.
[0069]
【The invention's effect】
As described above, according to the present invention, lead-free solder can be prevented from spreading to the end of the land, and the fillet can be prevented from being formed to the end of the land. And, by forming the fillet on the inner side of the land end portion, it is possible to suppress the stress of thermal expansion / shrinkage of lead-free solder generated at the land end portion, and to easily follow the thermal expansion / shrinkage of the circuit board, It is possible to provide a circuit board capable of suppressing land peeling frequently generated by lead-free solder.
[0070]
Moreover, it was confirmed that an electronic device manufactured using this circuit board has a very long life even in repeated thermal stress cycles as compared with an electronic apparatus using a conventional circuit board. Thereby, even when lead-free solder is used, a sufficiently reliable electronic device can be manufactured.
[0071]
Further, by using the expression (1), it becomes easy to select a circuit board having an effect of suppressing land peeling, and the occurrence of land peeling can be suppressed.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a first embodiment of a circuit board of the present invention.
FIG. 2 is a cross-sectional view showing a first embodiment of a circuit board of the present invention.
FIG. 3 is a plan view showing a second embodiment of the present invention.
FIG. 4 is a plan view showing a third embodiment of the present invention.
FIG. 5 is a plan view showing a fourth embodiment of the present invention.
FIG. 6 is a plan view showing another structure of the fourth embodiment of the present invention.
FIG. 7 is a plan view showing another structure of the fourth embodiment of the present invention.
8 is a cross-sectional photograph showing the occurrence of manufacturing defects in a conventional configuration example based on the experimental data in Table 1. FIG.
9 is a partially enlarged view of FIG.
10 is a cross-sectional photograph showing the effect of the first embodiment of the present invention based on the experimental data in Table 1. FIG.
FIG. 11 is a diagram showing the incidence rate of land peeling failure according to the fifth embodiment of the present invention.
12 is a graph showing the relationship between the calculation result of Table 2 and the rate of occurrence of land separation based on experimental data. FIG.
FIG. 13 is a perspective view showing a configuration example of a conventional circuit board.
FIG. 14 is a cross-sectional view showing a configuration example of a conventional circuit board.
FIG. 15 is a cross-sectional view showing the occurrence of manufacturing defects when a configuration example of a conventional circuit board is used.
FIG. 16 is a cross-sectional photograph showing a production failure when a conventional configuration example is used.
[Explanation of symbols]
1 Circuit board
2 Land
2a Land edge
3 Lead
4 Through hole
5 Solder resist
6 Lead-free solder
6a Solder fillet (lead-free solder)
7 Circuit
8 Oval land
8a Land edge in the short direction
8b Land edge in the longitudinal direction
9 Variant Land
9a End of irregular land
10 Suburb
11 Circuit board
12 Tin-lead solder
12a Solder fillet (tin-lead solder)

Claims

A circuit board having circuit wiring on at least a front surface and a back surface, the circuit board having a through hole into which a conductive member of an electronic component is inserted, the land having a conductive film covered in the through hole, the conductive member And the land are mounted using lead-free solder, and the lead-free solder fillet is formed on the land,
It has a solder resist formed so as to cover at least a part of the outer peripheral edge of the land, and the radius of the fillet is less than or equal to the opening radius of the solder resist for at least a part of the solder resist. Circuit board to do.

2. The circuit board according to claim 1, wherein the solder resist is formed so as to cover an end of the land outer peripheral end that is connected to a circuit formed on the circuit board. 3. .

The solder resist is formed so as to cover an end of the land outer peripheral end that is opposed to a side connected to a circuit formed on the circuit board. The circuit board according to claim 2.

The said solder resist is formed so that the land edge part of the longitudinal direction of several oval land and the edge part on the side which opposes it may be formed. Circuit board.

4. The circuit board according to claim 1, wherein the land has a circular shape, an oval shape, a polygonal shape, a cross shape, or a star shape. 5.

The circuit board according to any one of claims 1 to 5, characterized in that the connecting portion of the circuit formed on the circuit board and the lands, to form a sub brand.

An electronic device using the circuit board according to claim 1, wherein the electronic component is inserted and mounted with lead-free solder.

A circuit board having circuit wiring on at least a front surface and a back surface, the circuit board having a through hole into which a conductive member of an electronic component is inserted, the land having a conductive film covered in the through hole, the conductive member And a circuit board in which the land is mounted using lead-free solder and a fillet is formed on the land.
The circuit board has a glass transition temperature Tg, a coefficient of linear expansion at a temperature lower than the glass transition temperature in the substrate thickness direction, α1, a coefficient of linear expansion at a temperature higher than the glass transition temperature in the substrate thickness direction, α2, and the lead-free solder When the melting point is Tm and the room temperature is Ts, the board expansion coefficient L of the circuit board obtained by the following formula is:
L = {α1 (Tg−Ts) + α2 (Tm−Tg)} / 10 ⁴ ≦ 2.56
A circuit board characterized by satisfying the following relationship .