JP3681587B2 - セル分解装置、セル分解方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、たとえばＩＴＵ−Ｔ（Telecommunication Standardization Sector of International Telecommunication Union）勧告I.363.1 B-ISDN ATM Adaptation Layer specification: Type 1 AAL において規定されている構造化データ転送法（ＳＤＴ法，Structured Data Transfer method）等を用いて、フレーム周期に時分割多重された複数のタイムスロット（ＴＳ）を持つＳＴＭ（Synchronous Transfer Mode）回線上の有効データ（有効タイムスロット）をＡＴＭ（Asynchronous Transfer Mode）網を介して送受信するセル組立分解装置（ＣＬＡＤ，Cell Assembly and Disassembly）等のセル分解装置、セル分解方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記憶媒体に関するものであり、特に、バッファによりセルのゆらぎを吸収するセル分解装置、セル分解方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記憶媒体に関するものである。
【０００２】
【従来の技術】
近年、マルチメディア時代の新しい通信方式としてＡＴＭ通信方式がある。従来のＳＴＭ通信方式では、通信中は端末間において各メディア毎にＳＴＭ網の物理回線を常に占有してしまうのに対し、ＡＴＭ通信方式では、端末間の回線は論理的な仮想パスとして設定し、必要に応じて必要な分だけダイナミックに物理回線を占有するため、効率的なマルチメディア通信が実現可能となっている。
【０００３】
図２６は、従来のセル組立分解装置（セル分解装置）を用いてＳＴＭ回線上のデータをＡＴＭ網を介して送受信するシステムの構成図であり、図において、６１ａ，６１ｂ，６１ｃはＳＴＭ回線上の有効データをＡＴＭセル（以下、セルと呼ぶ）化して送受信する従来のセル組立分解装置、６３は非同期転送モードで通信を行うＡＴＭ網、６２ａ，６２ｂ，６２ｃはＳＴＭ回線インタフェース、６４ａ，６４ｂ，６４ｃはＡＴＭ回線インタフェース、６５ａ，６５ｂはＡＴＭ網６３上に設定された仮想パスである。
【０００４】
このような構成のＳＴＭ／ＡＴＭ通信システムにおいては、ＳＴＭ回線インタフェース６２ａからセル組立分解装置６１ａに入力されたＳＴＭ回線インタフェース６２ｂ向けの有効データ（連続データ）は、セル組立分解装置６１ａにおいて５３バイトの固定長パケットであるセルに順次組み立てられ、ヘッダ内にＶＰＩ（Virtual Path Identifier，仮想パス識別子）＃１が付与された後、ＡＴＭ網６３に一定速度で送信される。その後、ＶＰＩ＃１に従って仮想パス６５ａ上を転送された当該セルは、セル組立分解装置６１ｂで受信され、ここでセルから元の連続データに戻された後、ＳＴＭ回線インタフェース６２ｂに送信される。
【０００５】
同様に、逆方向の流れとして、ＳＴＭ回線インタフェース６２ｂからセル組立分解装置６１ｂに入力されたＳＴＭ回線インタフェース６２ａ向けの有効データは、セル組立分解装置６１ｂにおいてセルに順次組み立てられ、ヘッダ内にＶＰＩ＃１が付与された後、ＡＴＭ網６３に一定速度で送信される。その後、ＶＰＩ＃１に従って仮想パス６５ａ上を転送された当該セルは、セル組立分解装置６１ａで受信され、ここで元の連続データに戻された後、ＳＴＭ回線インタフェース６２ａに送信される。
【０００６】
一方、ＳＴＭ回線インタフェース６２ａからセル組立分解装置６１ａに入力されたＳＴＭ回線インタフェース６２ｃ向けの有効データ（連続データ）は、セル組立分解装置６１ａにおいてセルに順次組み立てられ、ヘッダ内にＶＰＩ＃２が付与された後、ＡＴＭ網６３に一定速度で送信される。その後、ＶＰＩ＃２に従って仮想パス６５ｂ上を転送された当該セルは、セル組立分解装置６１ｃで受信され、ここでセルから元の連続データに戻された後、ＳＴＭ回線インタフェース６２ｃに送信される。
【０００７】
同様に、逆方向の流れとして、ＳＴＭ回線インタフェース６２ｃからセル組立分解装置６１ｃに入力されたＳＴＭ回線インタフェース６２ａ向けの有効データは、セル組立分解装置６１ｃにおいてセルに順次組み立てられ、ヘッダ内にＶＰＩ＃２が付与された後、ＡＴＭ網６３に一定速度で送信される。その後、ＶＰＩ＃２に従って仮想パス６５ｂ上を転送された当該セルは、セル組立分解装置６１ａで受信され、ここで元の連続データに戻された後、ＳＴＭ回線インタフェース６２ａに送信される。
【０００８】
セル組立分解装置６１（セル組立分解装置６１ａ，６１ｂまたは６１ｃ）は、図２７の機能ブロック図に示す構成となっている。セル組立分解装置６１は、ＡＴＭ回線インタフェース終端処理（物理レイヤ処理）を行うＡＴＭ回線インタフェース部７１と、ＳＴＭ回線インタフェース部７２から受信した連続データをセル化するセル組立部７３と、ＡＴＭ回線インタフェース部７１から受信したセルを分解して連続データに復元するセル分解部７４と、ＳＴＭ回線インタフェース終端処理を行うＳＴＭ回線インタフェース部７２と、セル組立分解装置６１全体の装置管理を行う装置管理部７５と、を備えている。なお、図２７中のＡＴＭ回線インタフェース６４は、ＡＴＭ回線インタフェース６４ａ，６４ｂまたは６４ｃであり、ＳＴＭ回線インタフェース６２は、ＳＴＭ回線インタフェース６２ａ，６２ｂまたは６２ｃである。
【０００９】
ＩＴＵ−Ｔでは、ＩＴＵ−Ｔ勧告I.363.1において、一定のフレーム周期を持つＳＴＭ回線上のデータをＡＴＭ網６３を介してセルで伝送する方式として、構造化データ転送法を規定している。従来の構造化データ転送法において使用されるセルフォーマットを図２８に示す。セル組立部７３は、［６４ｋｂ／ｓ］×ｎ（ｎ：自然数）のタイムスロット（ＴＳ）から構成されるＳＴＭ回線インタフェース６２のうち、任意の複数のタイムスロットから抽出した有効データのみを４６バイト（Ｐフォーマットの場合）もしくは４７バイト（ｎｏｎ−Ｐフォーマットの場合）単位に区切り、ＡＡＬ１（ATM Adaptation Layer Type 1）ヘッダおよびＡＴＭヘッダ（ＶＰＩを含む）を付加して図２８に示すフォーマットのセルを宛先（仮想パス６５）別に組み立てた後、ＡＴＭ回線インタフェース部７１に送信する。なお、仮想パス６５は、仮想パス６５ａまたは仮想パス６５ｂである。
【００１０】
一方、セル分解部７４は、ＡＴＭ回線インタフェース部７１から受信したセルのヘッダ内のＶＰＩを解析して送信元（仮想パス６５）を判定し、ＡＡＬ１ヘッダ内のシーケンス番号を解析してセル廃棄およびセル誤挿入の検出並びに対応処置を行い、ＡＴＭ網６３内のセル転送中に発生する遅延ゆらぎを仮想パス６５毎に別々に吸収し、ペイロードから抽出したデータを送信元に従って必要なタイムスロットに分配した後、ＳＴＭ回線インタフェース部７２に送信する。さらに、セル分解部７４は、Ｐフォーマットのセルを受信した場合には、ポインタフィールドを解析してＳＴＭ回線におけるフレーム周期の境界を検出し、ペイロードから抽出したデータ中のどのバイトをどのタイムスロットに割り当てるのかを決定する。
【００１１】
セル分解部７４は、図２９の機能ブロック図に示す構成となっている。セル分解部７４は、受信セルからＶＰＩおよびデータ（フレーム境界情報を含む）を抽出し、それぞれ書き込み制御部８３およびゆらぎ吸収バッファ部８２に送信するＡＡＬ１処理部８１と、受信セルのペイロードから抽出されたデータを仮想パス６５（ＶＰＩ）毎にそのままフレーム境界情報とともに別々に一旦保持し、ＡＴＭ網６３内のセル転送中に発生する遅延ゆらぎを吸収するゆらぎ吸収バッファ部８２と、受信したＶＰＩを解析して送信元（仮想パス６５）を判定し、それに基づいてゆらぎ吸収バッファ部８２への書き込み信号を発生する書き込み制御部８３と、ゆらぎ吸収バッファ部８２内のデータ蓄積量を仮想パス６５（ＶＰＩ）毎に監視し、それに基づいて書き込み制御部８３と読み出し制御部８５の動作を制御するバッファ監視部８４と、ＳＴＭ回線インタフェース部７２からのタイミング情報に従って、ゆらぎ吸収バッファ部８２からデータを読み出して必要なタイムスロットに分配する読み出し制御部８５と、仮想パス６５と分配先タイムスロットの対応関係を保持し、読み出し制御部８５に通知するＶＰ／ＴＳ変換テーブル８６と、を備えている。
【００１２】
また、ゆらぎ吸収バッファ部８２は、図３０の機能ブロック図に示す構成となっている。ゆらぎ吸収バッファ部８２は、ＡＡＬ１処理部８１からの書き込みデータとフレーム境界情報を、書き込み制御部８３からの指示（書き込み信号）に従ってセルバッファ９２内の各個別バッファＶＰＢ１（ＶＰＩ＃１）〜ＶＰＢｍ（ＶＰＩ＃ｍ）に振り分ける分離部９１と、書き込みデータとフレーム境界情報を仮想パス６５（ＶＰＩ）毎に別々に一旦保持するセルバッファ９２と、読み出し制御部８５からの指示（読み出し信号）に従ってセルバッファ９２内の各個別バッファＶＰＢ１〜ＶＰＢｍから読み出されたデータとフレーム境界情報を多重する多重化部９３と、を備えている。また、ＶＰＴＨ１〜ＶＰＴＨｍは各個別バッファＶＰＢ１〜ＶＰＢｍにそれぞれ設定された読み出し開始閾値である。なお、後述の動作説明用に、図３０中にＶＰＴＨ１〜ＶＰＴＨｍを明示したが、これらの値は実際にはバッファ監視部８４内に保持されている。
【００１３】
また、図２７に示した装置管理部７５は、セル組立分解装置６１全体の装置管理を行っており、セル分解部７４、ＡＴＭ回線インタフェース部７１、セル組立部７３、ＳＴＭ回線インタフェース部７２の各部に対して各種パラメータの設定やステータスの収集を行う。この機能を実現するために、装置管理部７５と各部は制御バスで接続されている。また、機能ブロック図が煩雑にならないように、前記制御バスは図２７にしか明示していないが、前記各種パラメータ設定およびステータス収集のため、図２７に示した各部内の各サブブロック、たとえばセル分解部７４内の各サブブロックにも制御バスが接続されている。
【００１４】
さらに、ＡＴＭ回線インタフェース６４とＳＴＭ回線インタフェース６２におけるデータバス幅はシリアル（１ビット）であるが、セル組立分解装置６１の内部では一般的に８ビット幅でデータのやり取りが行われる。たとえば、ＡＴＭインタフェース速度が１５５．５２ＭＨｚであるとすると、セル組立分解装置６１の内部では前記のように８ビット幅でインタフェースされ、かつそのほとんどがＡＴＭインタフェース系のクロックで動作するため、内部の基本クロックは１９．４４ＭＨｚ（＝１５５．５２ＭＨｚ／８ビット）となっている。
【００１５】
つぎに、従来のセル組立分解装置６１の動作について説明する。図２７において、ＳＴＭ回線インタフェース部７２は、ＳＴＭ回線インタフェース６２から受信したビット列をシリアル／パラレル（８ビット）変換した後、フレーム境界やタイムスロットの抽出を行って、タイミング情報とともに全てのデータをセル組立部７３に送信する。セル組立部７３は、図示していないＴＳ／ＶＰ変換テーブルからの指示（どのタイムスロットからのデータをどの仮想パス６５に割り当てるか）に従って、有効データだけを宛先（仮想パス６５）毎に図２８に示したフォーマットのセルに組み立てて、ＡＴＭ回線インタフェース部７１に送信する。ＡＴＭ回線インタフェース部７１は、ＳＤＨ（Synchronous Digital Hierarchy）／ＳＯＮＥＴ（Synchronous Optical Network）等の物理レイヤフレームのペイロードにセル組立部７３から受信したセルを挿入し、パラレル／シリアル変換した後、ＡＴＭ回線インタフェース６４に送信する。
【００１６】
同様に、逆方向の流れとして、ＡＴＭ回線インタフェース部７１は、ＡＴＭ回線インタフェース６４から受信したビット列をシリアル／パラレル変換した後、セル同期検出等の物理レイヤ処理を行って、タイミング情報とともに抽出された全ての有効セルをセル分解部７４に送信する。
【００１７】
図２９において、セル分解部７４内のＡＡＬ１処理部８１は、受信セルのヘッダからＶＰＩを抽出して書き込み制御部８３に通知するとともに、ＡＡＬ１ヘッダ内のシーケンス番号を解析してセル廃棄およびセル誤挿入の検出を行う。ここで、セル廃棄が検出された場合には、失われたデータの補てん（廃棄されたセルがＰフォーマットと予想される場合には４６バイト、ｎｏｎ−Ｐフォーマットと予想される場合には４７バイトのオール１パターンの挿入等）を行い、さらに廃棄されたセルがＰフォーマットと予想される場合には、フレーム境界情報の予測および補てんも行う。また、セル誤挿入が検出された場合には、当該誤挿入セルの廃棄処理も行う。その後、受信セルのペイロードから抽出されたデータとフレーム境界情報をゆらぎ吸収バッファ部８２に送信する。
【００１８】
書き込み制御部８３は、ＡＡＬ１処理部８１から受信したＶＰＩを解析して送信元（仮想パス６５）を判定し、それに対応した書き込み信号を生成してゆらぎ吸収バッファ部８２およびバッファ監視部８４に送信する。図３０において、ゆらぎ吸収バッファ部８２は、書き込み制御部８３から受信した書き込み信号に従って、仮想パス６５（ＶＰＩ＃１〜＃ｍ）毎に用意された個別バッファＶＰＢ１〜ＶＰＢｍに、ＡＡＬ１処理部８１から受信したデータとフレーム境界情報をそのまま一旦保持する。
【００１９】
バッファ監視部８４は、書き込み制御部８３からの書き込み信号と読み出し制御部８５からの読み出し信号から、セルバッファ９２内に保持されているデータ蓄積量を個別バッファＶＰＢ１〜ＶＰＢｍ毎に監視し、その結果に基づいて書き込み制御部８３および読み出し制御部８５の動作を制御する。たとえば、通信開始時には、当初空になっている個別バッファＶＰＢ１〜ＶＰＢｍ内のデータ蓄積量が、書き込み動作によって読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍに達するまでは書き込み動作指示をオンにする一方で読み出し動作指示をオフにし、その後データ蓄積量が読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍに達したものから順に読み出し動作指示もオンにしていく。
【００２０】
読み出し制御部８５は、バッファ監視部８４からの読み出し開始指示がオンの間、ＶＰ／ＴＳ変換テーブル８６からの指示（どの仮想パス６５からのデータをどのタイムスロットに割り当てるか）と、ゆらぎ吸収バッファ部８２からのフレーム境界情報と、ＳＴＭ回線インタフェース部７２からのタイミング情報と、に従って、読み出しデータが分配されるべきタイムスロットに正確に分配されるように読み出し信号を生成し、ゆらぎ吸収バッファ部８２に送信する。
【００２１】
ＶＰ／ＴＳ変換テーブル８６は、仮想パス６５（ＶＰＩ）とタイムスロットとの対応関係、すなわちどのような仮想パス６５が設定されていて（どのようなＶＰＩが存在していて）、それぞれの仮想パス６５が何番のタイムスロットを使用しているかという情報を保持し、それらを読み出し制御部８５に通知する。ＳＴＭ回線インタフェース部７２は、物理レイヤフレームのペイロード（タイムスロット）に読み出し制御部８５が読み出したデータを挿入し、パラレル／シリアル変換した後、ＳＴＭ回線インタフェース６２に送信する。
【００２２】
前述のように、従来の方式においては、ゆらぎ吸収バッファ部８２内のセルバッファ９２に受信データとフレーム境界情報を一旦保持し、通信開始後データ蓄積量が読み出し開始閾値に達するまで読み出し動作を停止しておく（読み出し開始のタイミングを遅らせる）ことによって、ＡＴＭ網６３内のセル転送中に発生する遅延ゆらぎを吸収し、ＳＴＭ回線インタフェース６２に出力されるデータの連続性を保証している。
【００２３】
ここで、個別バッファＶＰＢ１〜ＶＰＢｍの各読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍは、ＡＴＭ網６３の特性として定められている遅延ゆらぎの最大値を±Ｄ、収容する仮想パス６５の通信速度をＶとすると、基本的には下記の式で表される。（識別子ｋ＝１〜ｍ）
ＶＰＴＨｋ＝Ｖｋ×Ｄ ・・・（１）
また、個別バッファＶＰＢ１〜ＶＰＢｍとして必要な容量Ｌｋ（識別子ｋ＝１〜ｍ）については、基本的には下記の式で表される。
Ｌｋ＝２×ＶＰＴＨｋ＝２×Ｖｋ×Ｄ ・・・（２）
ただし、受信データはセル単位でセルバッファ９２に書き込まれるため、前記式（１）の計算結果が４７バイト（１セル分）以下となる場合には、
ＶＰＴＨｋ＝４８バイト（１セル分＋１バイト） ・・・（３）
Ｌｋ＝９４バイト（２セル分） ・・・（４）
とするのが一般的である。
【００２４】
前記式（２）に示すように、ゆらぎ吸収バッファとして使用される個別バッファＶＰＢ１〜ＶＰＢｍの容量Ｌ（容量Ｌ１〜Ｌｍ）は、基本的に収容する仮想パス６５の通信速度に依存する。このため従来のセル組立分解装置６１では、主に、以下に示す個別メモリ方式および共通メモリ方式の二つの実現方式によって、セルバッファ９２の実現が図られている。
【００２５】
（個別メモリ方式）
個別メモリ方式は、一つのメモリを複数の固定的なバンクに分割して、それぞれのバンクを個別バッファＶＰＢ１〜ＶＰＢｍとして使用する、あるいは物理的にも別々の複数の個別メモリを用意して、それぞれを個別バッファＶＰＢ１〜ＶＰＢｍとして使用する方式である。
【００２６】
この方式では、各個別バッファＶＰＢ１〜ＶＰＢｍを単純な先入れ先出し（ＦＩＦＯ，First In First Out）メモリで構成できるため、メモリ制御回路が簡単になるという長所がある。しかし、仮想パス６５毎に全く異なる様々な通信速度に柔軟に対応できるようにするため、全ての個別バッファＶＰＢ１〜ＶＰＢｍの容量をＳＴＭ回線インタフェース６２の最大通信速度、たとえばＩＳＤＮ（Integrated Services Digital Network）一時群速度インタフェースなら１．５３６Ｍｂ／ｓの速度を収容可能な容量とする構成が最も単純であり、メモリ制御回路も最も簡単となるが、総メモリ容量が極めて大きくなってしまうという欠点がある。
【００２７】
そこで、対応可能な通信速度に制約条件を設け、その制約条件下での通信速度間の規則性を利用して総メモリ容量の削減を図る工夫も行われている。たとえば「最大速度と６４ｋｂ／ｓの２のべき乗倍の通信速度のみ対応」という制約条件を設けた場合には、個別バッファＶＰＢ１〜ＶＰＢｍのメモリ容量の構成は、１．５３６Ｍｂ／ｓ用×１個 ＋ ５１２ｋｂ／ｓ用×２個 ＋ ２５６ｋｂ／ｓ用×３個 ＋ １２８ｋｂ／ｓ用×６個 ＋ ６４ｋｂ／ｓ用×１２個となる。ただし、このような削減策を採用したとしても、本方式では最低のメモリコストでセルバッファ９２を実現することはできない。本方式の特徴を簡単にまとめると以下のとおりとなる。
長所：メモリ制御回路が簡単
短所：総メモリ容量が極めて大きい
【００２８】
（共通メモリ方式）
共通メモリ方式は、一つのメモリをセルレベル（たとえば６４バイト単位）に細かく分割して得られたメモリブロックを全仮想パス６５間で共有し、必要に応じて各仮想パス６５毎に複数のメモリブロックを順次占有して連鎖状に組み合せることにより、個別バッファＶＰＢ１〜ＶＰＢｍを実現する方式である。
【００２９】
この方式では、様々な通信速度に柔軟に対応でき、かつ、メモリを共有するため必要最低限の総メモリ容量で済むという長所がある反面、たとえば特開平８−３３１１４９号公報に示されるような非常に複雑なメモリ制御回路を実装しなければならないという欠点がある。本方式において必要な総メモリ容量（共通メモリの容量）Ｌｓは、ＳＴＭ回線インタフェース６２の最大通信速度をＶｍａｘとすると、基本的には下記の式で表される。
Ｌｓ＝２×Ｖｍａｘ×Ｄ ・・・（５）
本方式の特徴を簡単にまとめると以下のとおりとなる。
長所：総メモリ容量が小さい
短所：メモリ制御回路が極めて複雑
【００３０】
【発明が解決しようとする課題】
しかしながら、上記従来の技術によれば、通信速度が可変である仮想パスに容量が依存するバッファによってゆらぎを吸収するため、ゆらぎ吸収用のメモリの総容量を削減しようとすればメモリ制御回路が複雑になり、コストが上昇し、メモリ制御回路を単純にしようとすれば、ゆらぎ吸収用のメモリの総容量が大きくなり、やはりコストが上昇するという問題点があった。
【００３１】
この発明は上記に鑑みてなされたもので、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができるセル分解装置、セル分解方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体を得ることを目的とする。
【００３２】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかるセル分解装置にあっては、ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元（仮想パス）に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解手段を備えたセル分解装置において、前記タイムスロット毎に設けられたバッファを備え、前記セル分解手段は、通信開始後、前記バッファに対して前記タイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、データ蓄積量が前記仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータを前記ＳＴＭ回線インタフェースに送出することを特徴とする。
【００３３】
このセル分解装置によれば、セル分解手段が、通信開始後、バッファに対してタイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、データ蓄積量が仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できる。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行なうことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなる。
【００３４】
つぎの発明にかかるセル分解装置にあっては、ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解手段を備えたセル分解装置において、前記タイムスロット毎に設けられたバッファを備え、前記セル分解手段は、通信開始後、前記バッファに対して前記タイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、通信開始から前記仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータを前記ＳＴＭ回線インタフェースに送出することを特徴とする。
【００３５】
このセル分解装置によれば、セル分解手段が、通信開始後、バッファに対してタイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上のバッファのうち所定数以上のバッファにおいて、通信開始から仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できる。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行なうことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなる。
【００３６】
つぎの発明にかかるセル分解装置にあっては、ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解手段を備えたセル分解装置において、前記タイムスロット毎に設けられたバッファを備え、前記セル分解手段は、通信開始後、前記バッファに対して前記タイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、データ蓄積量が前記仮想パス毎に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータを前記ＳＴＭ回線インタフェースに送出することを特徴とする。
【００３７】
このセル分解装置によれば、セル分解手段は、通信開始後、バッファに対してタイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、データ蓄積量が仮想パス毎に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できる。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行なうことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなる。
つぎの発明にかかるセル分解装置にあっては、ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解手段を備えたセル分解装置において、前記タイムスロット毎に設けられたバッファを備え、前記セル分解手段は、通信開始後、前記バッファに対して前記タイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、通信開始から前記仮想パス毎に設定された第１の所定時間が経過したときに、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータを前記ＳＴＭ回線インタフェースに送出すること、を特徴とする。
このセル分解装置によれば、セル分解手段は、通信開始後、バッファに対してタイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、通信開始から仮想パス毎に設定された第１の所定時間が経過したときに、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できる。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行なうことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなる。
【００３８】
つぎの発明にかかるセル分解装置にあっては、さらに、前記所定量または前記第１の所定時間を設定するための設定手段を備えたことを特徴とする。
【００３９】
このセル分解装置によれば、設定手段により所定量または第１の所定時間を設定することができる。これにより、使用環境に合わせて、所定量または第１の所定時間を調整することができる。
【００４０】
つぎの発明にかかるセル分解装置にあっては、さらに、セルのゆらぎを実測する実測手段を備え、前記設定手段が、前記実測手段の実測結果に基づいて前記所定量または前記第１の所定時間の値を設定することを特徴とする。
【００４１】
このセル分解装置によれば、実測手段が、セルのゆらぎを実測し、設定手段が、実測手段の実測結果に基づいて所定量または第１の所定時間の値を設定する。これにより、所定量または第１の所定時間を自動的に適切に調整することができる。
【００５２】
つぎの発明にかかるセル分解装置にあっては、前記セル分解手段が、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてアンダーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び前記所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することを特徴とする。
【００５３】
このセル分解装置によれば、セル分解手段が、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてアンダーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することにより、アンダーフローが発生した場合でも、正常な通信に速やかに回復することができる。
【００５６】
つぎの発明にかかるセル分解装置にあっては、前記セル分解手段が、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び前記所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することを特徴とする。
【００５７】
このセル分解装置によれば、セル分解手段が、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することにより、オーバーフローが発生した場合でも、正常な通信に速やかに回復することができる。
【００６０】
つぎの発明にかかるセル分解装置にあっては、前記セル分解手段が、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファへの書き込みを一旦停止し、その後これらのバッファのデータ蓄積量が再び前記所定量まで減少したとき、または、オーバーフロー発生後、第２の所定時間が経過したとき、書き込みを再開することを特徴とする。
【００６１】
このセル分解装置によれば、セル分解手段が、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファへの書き込みを一旦停止し、その後これらのバッファのデータ蓄積量が再び前記所定量まで減少したとき、または、オーバーフロー発生後、第２の所定時間が経過したとき、書き込みを再開することにより、オーバーフローが発生した場合でも、正常な通信に速やかに回復することができる。
【００６２】
つぎの発明にかかるセル分解装置にあっては、さらに、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてアンダーフローが発生した場合、前記所定量を増加、または、前記第２の所定時間を延長する増加延長手段を備えたことを特徴とする。
【００６３】
このセル分解装置によれば、増加延長手段が、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてアンダーフローが発生した場合、所定量を増加、または、第２の所定時間を延長する。これにより、アンダーフローの再発を自動的に低減することができる。
【００６４】
つぎの発明にかかるセル分解装置にあっては、さらに、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、前記所定量を増加、または、前記所定時間を延長する増加延長手段を備えたことを特徴とする。
【００６５】
このセル分解装置によれば、増加延長手段が、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、所定量を増加、または、第２の所定時間を延長する。これにより、アンダーフローの発生を自動的に低減することができる。
【００６６】
つぎの発明にかかるセル分解方法にあっては、ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元（仮想パス）に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解方法において、通信開始後、前記タイムスロット毎に分配されたデータを前記バッファに書き込んでデータを蓄積する蓄積工程と、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、データ蓄積量が前記仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列して蓄積されたデータの読み出し動作を開始する読出書込工程と、前記読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する送出工程と、を含むことを特徴とする。
【００６７】
このセル分解方法によれば、蓄積工程で、通信開始後、タイムスロット毎に分配されたデータをバッファに書き込んでデータを蓄積し、読出書込工程で、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、データ蓄積量が仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列して蓄積されたデータの読み出し動作を開始し、送出工程で、読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できる。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行なうことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなる。
【００６８】
つぎの発明にかかるセル分解方法にあっては、ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解方法において、通信開始後、前記タイムスロット毎に分配されたデータを前記バッファに書き込んでデータを蓄積する蓄積工程と、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、通信開始から前記仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列して蓄積されたデータの読み出し動作を開始する読出書込工程と、前記読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する送出工程と、を含むことを特徴とする。
【００６９】
このセル分解方法によれば、通信開始後、蓄積工程で、タイムスロット毎に分配されたデータをバッファに書き込んでデータを蓄積し、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち所定数以上のバッファにおいて、通信開始から仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列して蓄積されたデータの読み出し動作を開始し、送出工程で、読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できる。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行なうことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなる。
【００７０】
つぎの発明にかかるセル分解方法にあっては、ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解方法において、通信開始後、前記タイムスロット毎に分配されたデータを前記バッファに書き込んでデータを蓄積する蓄積工程と、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、データ蓄積量が前記仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列に蓄積されたデータの読み出し動作を開始する読出書込工程と、前記読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する送出工程と、を含むことを特徴とする。
【００７１】
このセル分解方法によれば、通信開始後、蓄積工程で、タイムスロット毎に分配されたデータをバッファに書き込んでデータを蓄積し、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち全てのバッファにおいて、データ蓄積量が仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列に蓄積されたデータの読み出し動作を開始し、送出工程で、読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できる。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行なうことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなる。
つぎの発明にかかるセル分解方法にあっては、ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解方法において、通信開始後、前記タイムスロット毎に分配されたデータを前記バッファに書き込んでデータを蓄積する蓄積工程と、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、通信開始から前記仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列に蓄積されたデータの読み出し動作を開始する読出書込工程と、前記読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する送出工程と、を含むことを特徴とする。
このセル分解方法によれば、通信開始後、蓄積工程で、タイムスロット毎に分配されたデータをバッファに書き込んでデータを蓄積し、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち全てのバッファにおいて、通信開始から仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列に蓄積されたデータの読み出し動作を開始し、送出する送出工程で、読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できる。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行なうことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなる。
【００７２】
つぎの発明にかかるセル分解方法にあっては、さらに、前記所定量または前記第１の所定時間を設定する設定工程を含むことを特徴とする。
【００７３】
このセル分解方法によれば、設定工程で、所定量または第１の所定時間を設定することができる。これにより、環境に合わせて、所定量または第１の所定時間を調整することができる。
【００７４】
つぎの発明にかかるセル分解方法にあっては、さらに、セルのゆらぎを実測する実測工程を含み、前記設定工程で、前記実測工程での実測結果に基づいて前記所定量または前記第１の所定時間の値を設定することを特徴とする。
【００７５】
このセル分解方法によれば、実測工程で、セルのゆらぎを実測し、設定工程で、実測工程での実測結果に基づいて所定量または第１の所定時間の値を設定する。これにより、所定量または第１の所定時間を自動的に適切に調整することができる。
【００８６】
つぎの発明にかかるセル分解方法にあっては、前記読出書込工程で、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてアンダーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び前記所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することを特徴とする。
【００８７】
このセル分解方法によれば、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち、いつれか一つにおいてアンダーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することにより、アンダーフローが発生した場合でも、正常な通信に速やかに回復することができる。
【００９０】
つぎの発明にかかるセル分解方法にあっては、前記読出書込工程で、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び前記所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することを特徴とする。
【００９１】
このセル分解方法によれば、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することにより、オーバーフローが発生した場合でも、正常な通信に速やかに回復することができる。
【００９４】
つぎの発明にかかるセル分解方法にあっては、前記読出書込工程で、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファへの書き込みを一旦停止し、その後これらのバッファのデータ蓄積量が再び前記所定量まで減少したとき、または、オーバーフロー発生後、第２の所定時間が経過したとき、書き込みを再開することを特徴とする。
【００９５】
このセル分解方法によれば、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファへの書き込みを一旦停止し、その後これらのバッファのデータ蓄積量が再び所定量まで減少したとき、または、オーバーフロー発生後、第２の所定時間が経過したとき、書き込みを再開することにより、オーバーフローが発生した場合でも、正常な通信に速やかに回復することができる。
【００９６】
つぎの発明にかかるセル分解方法にあっては、さらに、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてアンダーフローが発生した場合、前記所定量を増加、または、前記第２の所定時間を延長する増加延長工程を含むことを特徴とする。
【００９７】
このセル分解方法によれば、増加延長工程で、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてアンダーフローが発生した場合、所定量を増加、または、第２の所定時間を延長する。これにより、アンダーフローの再発を自動的に低減することができる。
【００９８】
つぎの発明にかかるセル分解方法にあっては、さらに、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、前記所定量を増加、または、前記所定時間を延長する増加延長工程を含むことを特徴とする。
【００９９】
このセル分解方法によれば、増加延長工程で、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、所定量を増加、または、第２の所定時間を延長する。これにより、アンダーフローの発生を自動的に低減することができる。
【０１００】
つぎの発明にかかるセル分解方法にあっては、前記第２の所定時間が、第１の所定時間であることを特徴とする。
【０１０１】
このセル分解方法によれば、第１の所定時間および第２の所定時間として同一の所定時間を用いることができる。これにより、オーバーフロー，アンダーフローが発生した場合に、第２の所定時間を延長するときは、第１の所定時間も延長されることになる。
【０１０２】
つぎの発明にかかるコンピュータ読み取り可能な記録媒体にあっては、前述した発明による方法をコンピュータに実行させるプログラムを記録したことを特徴とする。
【０１０３】
このコンピュータ読み取り可能な記録媒体によれば、前述した発明による方法をコンピュータに実行させることができるので、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる。
【０１０４】
【発明の実施の形態】
以下に、本発明にかかるセル分解装置、セル分解方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体の実施の形態を、図面を参照して詳細に説明する。なお、この実施の形態により、この発明が限定されるものではない。
【０１０５】
実施の形態１．
実施の形態１のセル分解装置として、タイムスロット毎に設けられたバッファを備え、タイムスロット毎に分配されたデータを一旦保持し、ＡＴＭ網内のセル送出中に発生する遅延ゆらぎやセル送出時に発生する多重化ゆらぎ等のセルのゆらぎ（以下、単に「ゆらぎ」という場合がある）を吸収するセル組立分解装置を例に挙げて説明する。
【０１０６】
図１は、本発明の実施の形態１にかかるセル組立分解装置を用いてＳＴＭ回線上のデータをＡＴＭ網を介して送受信するシステムを示す構成図である。なお、図２６と同一の部分については同一の符号を付してその説明を省略する。図１に示すシステムでは、図２６に示した従来のセル組立分解装置６１ａ，６１ｂおよび６１ｃに代えて、実施の形態１にかかるセル組立分解装置１ａ，１ｂおよび１ｃが配置されている。
【０１０７】
図２は、図１に示した実施の形態１にかかるセル組立分解装置１（セル組立分解装置１ａ，１ｂまたは１ｃ）の構成を示す機能ブロック図である。なお、図２７と同一の部分については同一の符号を付してその説明を省略する。セル組立分解装置１は、従来のセル組立分解装置６１のセル分解部７４に代えて、実施の形態１にかかるセル分解部２を備えたものである。
【０１０８】
図３は、図２に示した実施の形態１にかかるセル分解部２の構成を示す機能ブロック図である。セル分解部２は、受信セルからＶＰＩ，フレーム境界情報およびデータを抽出し、ＶＰＩおよびフレーム境界情報を書き込み制御部１３に、データをゆらぎ吸収バッファ部１１に送信するＡＡＬ１処理部１２と、受信セルのペイロードから抽出されたデータをタイムスロット（ＴＳ）毎に別々に一旦保持し、ゆらぎを吸収するゆらぎ吸収バッファ部１１と、受信したＶＰＩを解析して送信元（仮想パス６５）を判定し、その結果とフレーム境界情報に基づいてゆらぎ吸収バッファ部１１への書き込み信号を発生する書き込み制御部１３と、ゆらぎ吸収バッファ部１１内のデータ蓄積量をタイムスロット（ＴＳ）毎に監視し、その結果と読み出し開始閾値設定部１６からの読み出し開始閾値に基づいて、書き込み制御部１３，読み出し制御部１５およびゆらぎ吸収バッファ部１１の動作を制御するバッファ監視部１４と、ＳＴＭ回線インタフェース部７２からのタイミング情報に従って、ゆらぎ吸収バッファ部１１からデータを読み出して必要なタイムスロットに分配する読み出し制御部１５と、後述するバッファ２２からの読み出しを開始するタイミング（読み出し開始タイミング）の制御に使用される読み出し開始閾値をバッファ監視部１４に通知する読み出し開始閾値設定部１６と、仮想パス６５と分配先のタイムスロットとの対応関係を保持し、書き込み制御部１３および読み出し制御部１５に通知するＶＰ／ＴＳ変換テーブル１７と、を備えている。
【０１０９】
ここで、ゆらぎ吸収バッファ部１１は、従来と同様に、セル分解部２内のサブブロックとしての位置付けとなっている。セル組立分解装置１の構成およびセルフォーマットは、図２７および図２８に示した従来のセル組立分解装置６１の構成およびセルフォーマットと同様であるが、主にゆらぎ吸収バッファ部１１の内部構成が異なっている。
【０１１０】
図４は、図３に示した実施の形態１にかかるゆらぎ吸収バッファ部１１の構成を示す機能ブロック図である。ゆらぎ吸収バッファ部１１は、タイムスロット毎に設けられた個別バッファＢ１（ＴＳ＃１）〜Ｂｎ（ＴＳ＃ｎ）（本発明のバッファ）を有し、書き込みデータをタイムスロット毎に別々に一旦保持するタイムスロットバッファ２２と、ＡＡＬ１処理部１２からの書き込みデータを、書き込み制御部１３からの指示（書き込み信号）に従ってタイムスロットバッファ２２内の各個別バッファＢ１〜Ｂｎに振り分ける分離部２１と、読み出し制御部１５からの指示（読み出し信号）に従ってタイムスロットバッファ２２内の各個別バッファＢ１〜Ｂｎから読み出されたデータを多重する多重化部２３と、を備えている。図４中のＴＨ１〜ＴＨｎは、個別バッファＢ１〜Ｂｎに設定された読み出し開始閾値である。ここでは説明のために図４にＴＨ１〜ＴＨｎを示したが、これらの値は実際には読み出し開始閾値設定部１６内に保持されている。
【０１１１】
セル組立分解装置１において、ＡＴＭ回線インタフェース部７１は、ＡＴＭ回線インタフェース６４から受信したビット列をシリアル／パラレル変換した後、セル同期検出等の物理レイヤ処理を行って、タイミング情報とともに抽出された全ての有効セルをセル分解部２に送信する。セル分解部２内のＡＡＬ１処理部１２は、ＡＴＭ回線インタフェース部７１から送信されたセルを受信し、受信セルのヘッダからＶＰＩを抽出して書き込み制御部１３に通知するとともに、ＡＡＬ１ヘッダ内のシーケンス番号を解析してセル廃棄およびセル誤挿入の検出を行う。
【０１１２】
ここで、セル廃棄が検出された場合には、失われたデータの補てん（廃棄されたセルがＰフォーマットと予想される場合には４６バイト、ｎｏｎ−Ｐフォーマットと予想される場合には４７バイトのオール１パターンの挿入等）を行い、さらに廃棄されたセルがＰフォーマットと予想される場合には、フレーム境界情報の予測および補てんも行う。また、セル誤挿入が検出された場合には、当該誤挿入セルの廃棄処理も行う。その後、受信セルのペイロードから抽出されたデータをゆらぎ吸収バッファ部１１に送信するとともにフレーム境界情報を書き込み制御部１３に送信する。
【０１１３】
書き込み制御部１３は、ＡＡＬ１処理部１２から受信したＶＰＩを解析して送信元（仮想パス６５）を判定し、この判定結果とＶＰ／ＴＳ変換テーブル１７から受信したＶＰ（仮想パス６５）／ＴＳ（タイムスロット）変換情報とＡＡＬ１処理部１２から受信したフレーム境界情報からタイムスロット毎に設けられた書き込み信号のオン／オフタイミングを決定し、この決定結果に従って書き込み信号を生成してゆらぎ吸収バッファ部１１およびバッファ監視部１４に送信する。ゆらぎ吸収バッファ部１１は、書き込み制御部１３から受信した書き込み信号に従って、タイムスロット（ＴＳ＃１〜ＴＳ＃ｎ）毎に用意された個別バッファＢ１〜Ｂｎに、ＡＡＬ１処理部１２から受信したデータをタイムスロット単位に分割および分配して一旦保持する。
【０１１４】
バッファ監視部１４は、書き込み制御部１３からの書き込み信号と読み出し制御部１５からの読み出し信号から、タイムスロットバッファ２２内に保持されているデータ蓄積量を個別バッファＢ１〜Ｂｎ毎に監視し、この監視結果に基づいて書き込み制御部１３と読み出し制御部１５とゆらぎ吸収バッファ部１１の動作を制御する。たとえば、通信開始時には当初空になっている個別バッファＢ１〜Ｂｎ内のデータ蓄積量が、書き込み動作によって読み出し開始閾値ＴＨ１〜ＴＨｎに達するまでは書き込み動作指示をオンにする一方で読み出し動作指示をオフにし、その後、データ蓄積量が読み出し開始閾値に達したものから順に読み出し動作指示をオンにして読み出しを開始していく。
【０１１５】
また、個別バッファＢ１〜Ｂｎでアンダーフローまたはオーバーフローを検出した場合は、読み出し開始閾値設定部１６にその旨を通知する。なお、アンダーフローとは、個別バッファＢ１〜Ｂｎが空になりそれ以上読み出せなくなることであり、オーバーフローとは、蓄積量が一定の閾値を超えることである。この一定の閾値は、たとえば、読み出し開始閾値の２倍の値とし、読み出し開始閾値ＴＨ１〜ＴＨｎは、個別バッファＢ１〜Ｂｎの容量の半分以上の値にならないようにする。
【０１１６】
読み出し制御部１５は、バッファ監視部１４からの読み出し開始指示がオンの間、ＶＰ／ＴＳ変換テーブル１７からの指示（どのタイムスロットが有効か、あるいはどの個別バッファが使用されているか）と、ＳＴＭ回線インタフェース部７２からのタイミング情報に従って、読み出しデータが分配されるべきタイムスロットに正確に分配されるように読み出し信号を生成し、ゆらぎ吸収バッファ部１１に送信する。読み出し開始閾値設定部１６は、タイムスロットバッファ２２内の各個別バッファＢ１〜Ｂｎ用の読み出し開始閾値ＴＨ１〜ＴＨｎを保持し、それらをバッファ監視部１４に通知する。また、バッファ監視部１４から、オーバーフロー，アンダーフロー発生の通知を受信した場合、読み出し開始閾値の変更を行う。
【０１１７】
ＶＰ／ＴＳ変換テーブル１７は、仮想パス６５（ＶＰＩ）とタイムスロットとの対応関係、すなわち、どのような仮想パス６５が設定されていて（どのようなＶＰＩが存在していて）、それぞれの仮想パス６５が何番のタイムスロットを使用しているかという情報（ＶＰ／ＴＳ変換情報）を保持し、それらを書き込み制御部１３と読み出し制御部１５とに通知する。ＳＴＭ回線インタフェース部７２は、物理レイヤフレームのペイロード（タイムスロット）に読み出し制御部１５が読み出した読み出しデータを挿入し、パラレル／シリアル変換した後、ＳＴＭ回線インタフェース６２に送信する。
【０１１８】
なお、読み出し開始閾値ＴＨ１〜ＴＨｎは、読み出し開始閾値設定部１６内においてそれぞれ独立に保持されている。また、タイムスロットバッファ２２内の各個別バッファＢ１〜Ｂｎからの読み出し開始タイミングは、バッファ監視部１４において個別バッファＢ１〜Ｂｎ毎に独立に決定される。また、読み出し開始閾値設定部１６内に保持されている読み出し開始閾値ＴＨ１〜ＴＨｎの設定，変更については、ユーザまたは管理者等が、図示しないディップスイッチから行うようにしてもよいし、装置管理部７５から図示しない制御バスを経由させて行うようにしてもよいし、さらには独自の設定パネルから行うようにしてもよい。
【０１１９】
以上の構成において、実施の形態１の動作について、図５〜８のフローチャートを参照して説明する。なお、前述した従来の例と同一の部分についてはその説明を省略し、従来の例と異なる本発明の特徴部分である、セル分解部２で行われるゆらぎを吸収する処理（ゆらぎ吸収処理）についてのみ説明する。図５は、実施の形態１にかかるゆらぎ吸収処理の流れを示すフローチャートである。実施の形態１にかかるゆらぎ吸収処理においては、まず、読み出し開始閾値設定部１６に、読み出し開始閾値ＴＨ１〜ＴＨｎが設定される（Ｓ１）。
【０１２０】
通信が開始されると、バッファ監視部１４は、書き込み制御部１３を制御して、タイムスロット毎に分配されたデータをそれぞれ対応するタイムスロットバッファ２２の個別バッファＢ１〜Ｂｎに書き込む処理を開始し、個別バッファＢ１〜Ｂｎのデータ蓄積量が、それぞれ対応する読み出し開始閾値ＴＨ１〜ＴＨｎに到達するまで、書き込みのみを繰り返す（Ｓ２，Ｓ３）。いずれかの個別バッファのデータ蓄積量が、この個別バッファに対応する読み出し開始閾値に到達した場合は、読み出し制御部１５を制御して、この個別バッファについて、書き込みと並行して読み出しを開始する（Ｓ４）。この書き込み，読み出しの処理は、単純な先入れ先出し（ＦＩＦＯ）で行われる。
【０１２１】
続いて、アンダーフロー，オーバーフローが発生したか否かのチェックを行い（Ｓ５，Ｓ６）、アンダーフロー，オーバーフローが発生するまでステップＳ４〜Ｓ６を繰り返す。ここで、読み出し制御部１５がタイムスロット毎の一定間隔で読み出しを行うことにより、ゆらぎが吸収される。アンダーフローが発生した場合は、後述するアンダーフロー処理が行われ（Ｓ７）、ステップＳ４に戻る。オーバーフローが発生した場合は、後述するオーバーフロー処理が行われ（Ｓ８）、ステップＳ４に戻る。
【０１２２】
なお、図５では、説明のためにステップＳ１をフローチャートの冒頭に記載したが、ステップＳ１の読み出し開始閾値ＴＨ１〜ＴＨｎの設定は、過去の通信の際に行われていれば、再度行う必要はない。また、通信の途中において、読み出し開始閾値ＴＨ１〜ＴＨｎの変更（再設定）を行ってもよい。これにより、環境に応じて読み出し開始閾値ＴＨ１〜ＴＨｎを変更することができる。
【０１２３】
実施の形態１は、ゆらぎの吸収を、仮想パス６５別ではなく、タイムスロット別に行う点に最大の特徴がある。ＳＴＭ回線インタフェース６２の最大通信速度Ｖｍａｘがどのような値であっても（たとえばＩＳＤＮ一次群速度であっても二次群速度であっても）タイムスロット毎の通信速度は常に６４ｋｂ／ｓとなるため、タイムスロットバッファ２２内の各個別バッファＢ１〜Ｂｎの各読み出し開始閾値ＴＨ１〜ＴＨｎと必要な容量Ｌは、ＡＴＭ網６３の特性として定められている遅延ゆらぎの最大値を±Ｄすると、前記式（１）および（２）と同様に基本的には下記の式で表される。（識別子ｋ＝１〜ｎ）
ＴＨｋ＝［６４ｋｂ／ｓ］×Ｄ ・・・（６）
Ｌｋ＝２×ＴＨｋ＝２×［６４ｋｂ／ｓ］×Ｄ ・・・（７）
【０１２４】
ただし、一つの仮想パス６５に対して一つのタイムスロットしか割り当てられなかった場合には、受信データはセル単位でタイムスロットバッファ２２に書き込まれることになるため、そのようなケースにも対応できるように、前記式（６）の計算結果が４７バイト（１セル分）以下となる場合には、前記式（３）および（４）同様、
ＴＨｋ＝４８バイト（１セル分＋１バイト） ・・・（８）
Ｌｋ＝９４バイト（２セル分） ・・・（９）
とする必要がある。
前記式（６）〜（９）から分るように、ＴＨｋおよびＬｋは、識別子ｋに依存せず常に一定となる。
【０１２５】
また、下記に示すとおり、タイムスロットバッファ２２の総メモリ容量Ｌｔは、従来方式の共通メモリ方式におけるセルバッファ９２の総メモリ容量Ｌｓと基本的に同一となる。

【０１２６】
さらに、ＳＴＭ回線インタフェース６２において同一フレーム内に出力されるべきデータが、各個別バッファＢ１〜Ｂｎの間で互いに同一の位置関係となるように（同一フレーム内に読み出されるように）書き込まれるように制御すれば、タイムスロットバッファ２２の内部構成そのものがフレーム境界情報となるため、従来方式のようにフレーム境界情報を別途メモリに保持する必要がなくなる。これにより、総メモリ容量を従来方式の共通メモリ方式よりさらに低減させることができる。この場合、タイムスロットバッファ２２からの読み出し方は、単純に同一フレーム内に個別バッファＢ１からＢｎまで順番に読み出すだけでよいので、読み出し制御部１５内の制御回路も簡単となる。
【０１２７】
また、これまでの説明から分るように、個別バッファＢ１〜Ｂｎの容量Ｌは仮想パス６５の通信速度に依存しないため、従来方式の個別メモリ方式と同様にこれらの個別バッファを単純な先入れ先出し（ＦＩＦＯ）メモリで構成できる上、容量Ｌは常に最小の容量（６４ｋｂ／ｓの通信速度を収容できる容量）で十分なため、ゆらぎ吸収バッファ部１１内のメモリ制御回路は従来方式の個別メモリ方式より簡単となる。なお、遅延ゆらぎに加えて、セル送出時に発生する多重化ゆらぎ等を考慮してタイムスロットバッファ２２のメモリ量を決定するようにしてもよい。
【０１２８】
つぎに、ステップＳ７のアンダーフロー処理について説明する。図６は、実施の形態１にかかるアンダーフロー処理の流れを示すフローチャートである。実施の形態１にかかるアンダーフロー処理において、個別バッファＢ１〜Ｂｎでアンダーフローの発生を検出したバッファ監視部１４は、まず、読み出し制御部１５に対する読み出し動作指示を一旦オフにしてアンダーフローが発生した個別バッファにからの読み出しを一旦停止する（Ｓ２６）。つぎに、アンダーフローが発生した個別バッファに対応する読み出し開始閾値を一定量増加させる（Ｓ２７）。続いて、この個別バッファ内のデータ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値に達するまで、この個別バッファに対しては書き込みのみを繰り返す（Ｓ２８，Ｓ２９）。この個別バッファ内のデータ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値に達した場合は、この個別バッファからの読み出しを再開する（Ｓ３０）。
【０１２９】
このように、実施の形態１にかかるアンダーフロー処理においては、アンダーフローが発生した個別バッファからの読み出しを一旦停止し、その後データ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値に達した時点で、読み出しを再開する。すなわち、アンダーフロー発生時には、通信開始直後の動作と同様の動作を行うようにする。また、アンダーフローが発生した個別バッファに対応する読み出し開始閾値を自動的に一定量増加させる。すなわち、アンダーフローが発生する毎に、データに付加される固定遅延が自動的に一定量ずつ大きくなるようにする。
【０１３０】
これにより、アンダーフローが発生した場合でも、正常な通信状態に速やかに回復でき、また、ゆらぎ吸収のためにデータに付加される固定遅延を必要に応じて自動的に増加させることができる。なお、読み出し開始閾値ＴＨ１〜ＴＨｎは、個別バッファＢ１〜Ｂｎの容量の半分の値を超えないようにする。ゆらぎは、遅れる方向のものと、はやくなる方向のものとが同じ確率で起こると考えられるので、読み出し開始閾値ＴＨ１〜ＴＨｎが、個別バッファＢ１〜Ｂｎの容量の半分の値を超えると、データが個別バッファＢ１〜Ｂｎから溢れ出すおそれがあるからである。
【０１３１】
つぎに、ステップＳ８のオーバーフロー処理について説明する。図７は、実施の形態１にかかるオーバーフロー処理の流れを示すフローチャートである。実施の形態１にかかるオーバーフロー処理において、個別バッファＢ１〜Ｂｎでオーバーフローの発生を検出したバッファ監視部１４は、まず、オーバーフローが発生した個別バッファに対するリセット指示をゆらぎ吸収バッファ１１に送信し、この個別バッファをリセットする。また、読み出し制御部１５に対する読み出し動作指示を一旦オフにして、オーバーフローが発生した個別バッファからの読み出しを一旦停止する（Ｓ４６）。
【０１３２】
つぎに、オーバーフローが発生した個別バッファに対応する読み出し開始閾値を一定量増加させる（Ｓ４７）。続いて、この個別バッファ内のデータ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値に達するまで、この個別バッファに対しては書き込みのみを繰り返す（Ｓ４８，Ｓ４９）。この個別バッファ内のデータ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値に達した場合は、読み出しを再開する（Ｓ５０）。
【０１３３】
このように、実施の形態１にかかるオーバーフロー処理においては、オーバーフローが発生した個別バッファをリセットするとともに、この個別バッファからの読み出しを一旦停止し、その後この個別バッファのデータ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値に達した時点で、読み出しを再開する。すなわち、オーバーフロー発生時には、リセット後、通信開始直後の動作と同様の動作を行うようにする。また、オーバーフローが発生した個別バッファに対応する読み出し開始閾値を自動的に一定量増加させる。すなわち、オーバーフローが発生する毎に、データに付加される固定遅延が自動的に一定量ずつ大きくなるようにする。
【０１３４】
図８は、実施の形態１にかかる他のオーバーフロー処理の流れを示すフローチャートである。このオーバーフロー処理において、個別バッファＢ１〜Ｂｎでオーバーフローの発生を検出したバッファ監視部１４は、まず、書き込み制御部１３に対する書き込み動作指示を一旦オフにして、オーバーフローが発生した個別バッファへの書き込みを一旦停止する（Ｓ６６）。つぎに、オーバーフローが発生した個別バッファに対応する読み出し開始閾値を一定量増加させる（Ｓ６７）。続いて、この個別バッファ内のデータ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値まで減少するまで、この個別バッファに対しては読み出しのみを繰り返す（Ｓ６８，Ｓ６９）。この個別バッファ内のデータ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値まで減少した場合は、書き込みを再開する（Ｓ７０）。
【０１３５】
このように、このオーバーフロー処理においては、オーバーフローが発生した個別バッファに対する書き込みを一旦停止し、この個別バッファのデータ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値まで減少した時点で、書き込みを再開する。すなわち、オーバーフロー発生時には、書き込み動作と読み出し動作に関して前述したアンダーフロー発生時と反対の動作（「書き込み」と「読み出し」を互いに入れ替えたような動作）を行うようにする。また、オーバーフローが発生した個別バッファに対応する読み出し開始閾値を自動的に一定量増加させる。すなわち、オーバーフローが発生する毎に、データに付加される固定遅延が自動的に一定量ずつ大きくなるようにする。
【０１３６】
これらのオーバーフロー処理により、オーバーフローが発生した場合でも、正常な通信状態に速やかに回復でき、また、ゆらぎ吸収のためにデータに付加される固定遅延を必要に応じて自動的に増加させることができる。さらに、オーバーフロー検出のための閾値を、読み出し開始閾値ＴＨ１〜ＴＨｎの２倍になるように設定している場合は、読み出し開始閾値ＴＨ１〜ＴＨｎの上昇に伴い、オーバーフロー検出のための閾値も上昇し、オーバーフロー発生の確率が低減される。
【０１３７】
なお、アンダーフロー発生時と同様に、読み出し開始閾値ＴＨ１〜ＴＨｎは、個別バッファＢ１〜Ｂｎの容量の半分の値を超えないようにする。ゆらぎは、遅れる方向のものと、はやくなる方向のものとが同じ確率で起こると考えられるので、読み出し開始閾値ＴＨ１〜ＴＨｎが、個別バッファＢ１〜Ｂｎの容量の半分の値を超えると、データが個別バッファＢ１〜Ｂｎから溢れ出すおそれがあるからである。
【０１３８】
前述したように、実施の形態１によれば、ゆらぎの吸収を仮想パス６５別には行わずに、データをタイムスロット別に分配した後、タイムスロット別に行うようにしたため、総メモリ容量の増大とメモリ制御回路の複雑化を抑えることができる。換言すれば、総メモリ容量の低減とメモリ制御回路の簡単化を両立させることができる。また、アンダーフローが発生した場合、アンダーフローが発生した個別バッファからの読み出しを一旦停止し、その後データ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値に達した時点で、読み出しを再開するため、アンダーフローが発生した場合でも、簡単な手順で正常な通信状態に速やかに回復することができる。
【０１３９】
また、オーバーフローが発生した場合、オーバーフローが発生した個別バッファをリセットし、この個別バッファからの読み出しを一旦停止し、その後データ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値に達した時点で、読み出しを再開する、または、オーバーフローが発生した個別バッファへの書き込みを一旦停止し、その後データ蓄積量が、再びこの個別バッファに対応する読み出し開始閾値まで減少した時点で、書き込みを再開するため、オーバーフローが発生した場合でも、簡単な手順で正常な通信状態に速やかに回復できる。
【０１４０】
また、アンダーフロー，オーバーフローが発生する毎に、データに付加される固定遅延を自動的に一定量ずつ大きくするため、ゆらぎ吸収のためにデータに付加される固定遅延を必要に応じて自動的に増加させることができる。さらに、通信開始当初に用いられる読み出し開始閾値およびアンダーフロー，オーバーフローが発生した後用いられる読み出し開始閾値を異なるものとすることもできるが、これらを同一の読み出し開始閾値ＴＨ１〜ＴＨｎとすることにより、アンダーフロー，オーバーフローが発生したときに行う読み出し開始閾値の変更を、通信開始時にも反映することができる。
【０１４１】
実施の形態２．
実施の形態１では、タイムスロットバッファ２２からの読み出し開始タイミングを「バッファ監視部１４において、個別バッファＢ１〜Ｂｎ内のデータ蓄積量が読み出し開始閾値ＴＨ１〜ＴＨｎに達したことを最初に検出した時点」としていたが、実施の形態２では「バッファ監視部１４において、通信が開始されてからの経過時間が読み出し開始待ち時間Ｗ１〜Ｗｎに達したことを検出した時点」としている。すなわち、実施の形態１では、データ蓄積量を読み出し開始のトリガとしていたが、実施の形態２では、通信開始後の経過時間を読み出し開始のトリガとしている。
【０１４２】
実施の形態２は、実施の形態１と基本的に同様の構成であるので、同一の部分についてはその説明を省略し、ここでは、異なる部分についてのみ説明する。図９は、本発明の実施の形態２にかかるセル分解部の構成を示す機能ブロック図である。なお、図３と同一の部分については同一の符号を付している。実施の形態２にかかるセル分解部３１は、実施の形態１にかかるセル分解部２のバッファ監視部１４および読み出し開始閾値設定部１６に代えて、バッファ監視部３２および読み出し開始待ち時間設定部３３を備えている。
【０１４３】
読み出し開始待ち時間設定部３３は、実施の形態１にかかる読み出し開始閾値設定部１６と同様の構成であり、同様の動作を行うが、読み出し開始閾値ＴＨ１〜ＴＨｎの代りに、タイムスロットバッファ２２内の各個別バッファＢ１〜Ｂｎ用の読み出し開始待ち時間Ｗ１〜Ｗｎを保持し、これらをバッファ監視部３２に通知する部分が異なる。読み出し開始待ち時間設定部３３への読み出し開始待ち時間Ｗ１〜Ｗｎの設定，変更については、ユーザまたは管理者等が、図示しないディップスイッチにより行うようにしてもよいし、装置管理部７５から図示しない制御バスを経由させて行うようにしてもよいし、さらには独自の設定パネルから行うようにしてもよい。
【０１４４】
バッファ監視部３２は、実施の形態１にかかるバッファ監視部１４と同様の構成であるが、動作が一部異なる。バッファ監視部３２は、書き込み制御部１３からの書き込み信号を個別バッファＢ１〜Ｂｎ毎に監視し、その結果に基づいて読み出し開始タイミングを制御する。たとえば、書き込み信号を監視することによって、各個別バッファＢ１〜Ｂｎ毎の通信開始のタイミングを検出し、通信が開始された時点で各個別バッファＢ１〜Ｂｎ毎に設けられた図示しない内蔵タイマＴ１〜Ｔｎを動作させ、通信開始後の経過時間を計測する。
【０１４５】
そして、経過時間の計測結果と読み出し開始待ち時間設定部３３からの読み出し開始待ち時間Ｗ１〜Ｗｎとを比較し、経過時間が読み出し開始待ち時間Ｗ１〜Ｗｎに達するまでは書き込み動作指示をオンにする一方で読み出し動作指示をオフにし、その後経過時間がＷ１〜Ｗｎに達したものから順に読み出し動作指示もオンにして読み出しを開始していく。また、個別バッファＢ１〜Ｂｎでアンダーフローまたはオーバーフローを検出した場合は、読み出し開始待ち時間設定部３３にその旨を通知する。この通知を受信した読み出し開始待ち時間設定部３３は、読み出し開始待ち時間の変更を行う。
【０１４６】
以上の構成において、実施の形態２の動作について、図１０〜１３のフローチャートを参照して説明する。なお、実施の形態２は、前述した実施の形態１と同様の動作を行うため、同一の部分についてはその説明を省略し、異なる部分についてのみ説明する。図１０は、実施の形態２にかかるゆらぎ吸収処理の流れを示すフローチャートである。なお、図５と同一の部分については同一の符号を付している。実施の形態２にかかるゆらぎ吸収処理においては、ステップＳ１の読み出し開始閾値ＴＨ１〜ＴＨｎの設定に代えて、読み出し開始待ち時間Ｗ１〜Ｗｎの設定が行われる（Ｓ１１）。また、ステップＳ３で、個別バッファＢ１〜Ｂｎのデータ蓄積量が読み出し開始閾値ＴＨ１〜ＴＨｎに到達したか否かを判定することに代えて、ステップＳ１２で、読み出し開始待ち時間Ｗ１〜Ｗｎが経過したか否かが判定される。
【０１４７】
すなわち、通信が開始されると、バッファ監視部３２は、書き込み制御部１３を制御して、タイムスロット毎に分配されたデータをそれぞれ対応するタイムスロットバッファ２２の個別バッファＢ１〜Ｂｎに書き込む処理を開始し、個別バッファＢ１〜Ｂｎの通信開始からの経過時間が、それぞれ対応する読み出し開始待ち時間Ｗ１〜Ｗｎに到達するまで、書き込みのみを繰り返す（Ｓ２，Ｓ１２）。いずれかの個別バッファの通信開始からの経過時間が、この個別バッファに対応する読み出し開始待ち時間に到達した場合は、読み出し制御部１５を制御して、この個別バッファについて、書き込みと並行して読み出しを開始する（Ｓ４）。
【０１４８】
また、ステップＳ７のアンダーフロー処理およびステップＳ８のオーバーフロー処理に代えて、後述するステップＳ１３のアンダーフロー処理およびステップＳ１４のオーバーフロー処理が行われる。なお、図１０では、説明のためにステップＳ１１をフローチャートの冒頭に記載したが、ステップＳ１１の読み出し開始待ち時間Ｗ１〜Ｗｎの設定は、過去の通信の際に行われていれば、再度行う必要はない。また、通信の途中において、読み出し開始待ち時間Ｗ１〜Ｗｎの変更（再設定）を行ってもよい。これにより、環境に応じて読み出し開始待ち時間Ｗ１〜Ｗｎを変更することができる。
【０１４９】
つぎに、ステップＳ１３のアンダーフロー処理について説明する。図１１は、実施の形態２にかかるアンダーフロー処理の流れを示すフローチャートである。なお、図６と同一の部分には同一の符号を付している。実施の形態２にかかるアンダーフロー処理においては、ステップＳ２７の読み出し開始閾値を一定量増加させる処理に代えて、ステップＳ３１の読み出し開始待ち時間を一定時間延長させる処理が行われる。また、ステップＳ２９で、アンダーフローが発生した個別バッファ内のデータ蓄積量が再び読み出し開始閾値に到達したか否かを判定する代りに、ステップＳ３２で、アンダーフロー発生後、アンダーフローが発生した個別バッファに対応する読み出し開始待ち時間が経過したか否かを判定する。
【０１５０】
すなわち、個別バッファＢ１〜Ｂｎでアンダーフローの発生を検出したバッファ監視部３２は、読み出し制御部１５に対する読み出し動作指示を一旦オフにして、アンダーフローが発生した個別バッファにからの読み出しを一旦停止し（Ｓ２６）、アンダーフローが発生した個別バッファに対応する読み出し開始待ち時間を一定時間延長させる（Ｓ３１）。そして、アンダーフロー発生後の経過時間が、この個別バッファに対応する読み出し開始待ち時間となるまで、この個別バッファに対しては書き込みのみを行い（Ｓ２８，Ｓ３２）、その後、読み出しを再開する（Ｓ３０）。
【０１５１】
つぎに、ステップＳ１４のオーバーフロー処理について説明する。図１２は、実施の形態２にかかるオーバーフロー処理の流れを示すフローチャートである。なお、図７と同一の部分については同一の符号を付している。実施の形態２にかかるオーバーフロー処理においては、ステップＳ４７の読み出し開始閾値を増加させる処理に代えて、ステップＳ５１の読み出し開始待ち時間を一定時間延長させる処理が行われる。また、ステップＳ４９で、オーバーフローが発生した個別バッファ内のデータ蓄積量が再び読み出し開始閾値に到達したか否かを判定する代りに、ステップＳ５２で、ステップＳ４６のリセット実施後、オーバーフローが発生した個別バッファに対応する読み出し開始待ち時間が経過したか否かを判定する。
【０１５２】
すなわち、個別バッファＢ１〜Ｂｎでオーバーフローの発生を検出したバッファ監視部３２は、オーバーフローが発生した個別バッファに対するリセット指示をゆらぎ吸収バッファ１１に送信してこの個別バッファをリセットし、読み出し制御部１５に対する読み出し動作指示を一旦オフにしてオーバーフローが発生した個別バッファからの読み出しを一旦停止する（Ｓ４６）。つぎに、オーバーフローが発生した個別バッファに対応する読み出し開始待ち時間を一定時間延長させ（Ｓ５１）、リセット実施後の経過時間が、この個別バッファに対応する読み出し開始待ち時間に達するまで、この個別バッファに対しては書き込みのみを繰り返し（Ｓ４８，Ｓ５２）、その後、読み出しを再開する（Ｓ５０）。
【０１５３】
図１３は、実施の形態２にかかる他のオーバーフロー処理の流れを示すフローチャートである。なお、図８と同一の部分については同一の符号を付している。このオーバーフロー処理においては、ステップＳ６７の読み出し開始閾値を増加させる処理に代えて、ステップＳ７１の読み出し開始待ち時間を一定時間短縮させる処理が行われる（この場合は読み出し開始待ち時間を短くすると、データに付加される固定遅延が大きくなる）。また、ステップＳ６９で、アンダーフローが発生した個別バッファ内のデータ蓄積量が読み出し開始閾値まで減少したか否かを判定する代りに、ステップＳ７２で、オーバーフロー発生後、この個別バッファに対応する読み出し開始待ち時間が経過したか否かを判定する。
【０１５４】
すなわち、個別バッファＢ１〜Ｂｎでオーバーフローの発生を検出したバッファ監視部３２は、書き込み制御部１３に対する書き込み動作指示を一旦オフにしてオーバーフローが発生した個別バッファへの書き込みを一旦停止し（Ｓ６６）、オーバーフローが発生した個別バッファに対応する読み出し開始待ち時間を一定時間短縮させる（Ｓ７１）。そして、この個別バッファに対応する読み出し開始待ち時間が経過するまで、この個別バッファに対しては読み出しのみを繰り返し（Ｓ６８，Ｓ７２）、その後、書き込みを再開する（Ｓ７０）。
【０１５５】
前述したように、実施の形態２によれば、通信開始後またはオーバーフロー，アンダーフロー発生後において、経過時間により読み出し，書き込みの制御を行う場合でも、実施の形態１と同様の効果を得ることができる。
【０１５６】
実施の形態３．
実施の形態１では、読み出し開始閾値ＴＨ１〜ＴＨｎを「タイムスロット毎」に読み出し開始閾値設定部１６内に保持し、バッファ監視部１４における読み出し開始タイミングの制御も「タイムスロット毎」に行っていたが、実施の形態３では、これらを「仮想パス６５毎」に行うようにしている。すなわち、実施の形態１では、各個別バッファＢ１〜Ｂｎ毎に独立に読み出し開始のタイミングを決定していたが、実施の形態３では、個別バッファＢ１〜Ｂｎのうち同一の仮想パス６５に対応しているものについては、グループ化してまとめて読み出し開始のタイミングを決定している。
【０１５７】
実施の形態３は、実施の形態１と基本的に同様の構成であるので、ここでは、異なる部分についてのみ説明する。図１４は、本発明の実施の形態３にかかるセル分解部の構成を示す機能ブロック図である。なお、図３と同一の部分については同一の符号を付している。実施の形態３にかかるセル分解部４１は、実施の形態１にかかるセル分解部２のバッファ監視部１４および読み出し開始閾値設定部１６に代えて、バッファ監視部４２および読み出し開始閾値設定部４３を備えている。
【０１５８】
読み出し開始閾値設定部４３は、実施の形態１にかかる読み出し開始閾値設定部１６と同様の構成で、同様の動作を行うが、ＶＰ／ＴＳ変換テーブル１７からＶＰ／ＴＳ変換情報を入力し、タイムスロット毎の読み出し開始閾値ＴＨ１〜ＴＨｎの代りに、従来方式のような仮想パス６５毎の読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍを保持し、これらをバッファ監視部４２に通知する部分が異なる。読み出し開始閾値設定部４３への読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍの設定，変更については、ユーザまたは管理者等が、図示しないディップスイッチにより行うようにしてもよいし、装置管理部７５から図示しない制御バスを経由させて行うようにしてもよいし、さらには独自の設定パネルから行うようにしてもよい。
【０１５９】
バッファ監視部４２は、実施の形態１と同様の構成であり、実施の形態１と同様に書き込み制御部１３からの書き込み信号を個別バッファＢ１〜Ｂｎ毎に監視し、その結果に基づいて読み出し開始タイミングを決定するが、同一の仮想パス６５に対応しているものについてはグループ化して同時に読み出しを開始するように制御する。そうすることによって、ＳＴＭ回線インタフェース６２において同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力されることを、実施の形態１よりも確実に保証することができる。また、個別バッファＢ１〜Ｂｎでアンダーフロー，オーバーフローが発生した場合は、読み出し開始閾値設定部４３にその旨を通知する。この通知を受信した読み出し開始閾値設定部４３は、読み出し開始閾値の変更を行う。
【０１６０】
つぎに、グループ化された個別バッファＢ１〜Ｂｎの読み出し開始タイミングの決定方法を、図１５を用いて説明する。なお、図１５は、個別バッファＢ１〜Ｂ３の三つの個別バッファがグループ化された場合の例を示している。図に示すように、各個別バッファＢ１〜Ｂ３内のデータ蓄積量は、互いに常に同一であるとは限らない。むしろ、若い（小さい）タイムスロット番号のものの方が一時的に多くのデータを蓄積する可能性が高い。実施の形態３にかかる読み出し開始タイミングの決定方法では、グループ内の個別バッファのいずれか一つのデータ蓄積量が、このグループに対応する読み出し開始閾値ＶＰＴＨ１に達した時点で、グループ内の全ての個別バッファＢ１〜Ｂ３からの読み出しを開始するように制御する。
【０１６１】
すなわち、グループ化された個別バッファＢ１〜Ｂｎからの読み出し開始タイミングを「バッファ監視部４２において、グループ内の個別バッファのいずれか一つでも、そのデータ蓄積量が、そのグループに対応する読み出し開始閾値に達したことを最初に検出した時点」とする。換言すれば、読み出し開始のタイミングをグループ内の「ＯＲ条件」で決定する。
【０１６２】
図１６は、実施の形態３にかかる読み出し開始タイミングの他の決定方法を示す説明図であり、図１５と同様に、個別バッファＢ１〜Ｂ３の三つの個別バッファがグループ化された場合の例を示している。図に示すように、グループ内の個別バッファの全てにおいてデータ蓄積量が読み出し開始閾値ＶＰＴＨ１に達した時点で、グループ内の全ての個別バッファＢ１〜Ｂ３からの読み出しを開始するように制御してもよい。すなわち、読み出し開始タイミングを「バッファ監視部４２において、グループ内の個別バッファの全てのデータ蓄積量が、そのグループに対応する読み出し開始閾値に達したことを最初に検出した時点」としてもよい。換言すれば、読み出し開始のタイミングをグループ内の「ＡＮＤ条件」で決定するようにしてもよい。
【０１６３】
さらに、「バッファ監視部４２において、グループ内の所定数（１から全数までの任意の数）の個別バッファのデータ蓄積量が、そのグループに対応する読み出し開始閾値に達したことを最初に検出した時点」としてもよい。このように、実施の形態３では、簡単な方法で、仮想パス６５毎に読み出し開始タイミングを決定することができ、コストを低減することができる。
【０１６４】
以上の構成において、実施の形態３の動作について、図１７〜図２０のフローチャートを参照して説明する。なお、前述した実施の形態１と同一の部分についてはその説明を省略し、異なる部分についてのみ説明する。図１７は、実施の形態３にかかるゆらぎ吸収処理の流れを示すフローチャートである。なお、図５と同一の部分については同一の符号を付している。
【０１６５】
実施の形態３にかかるゆらぎ吸収処理においては、ステップＳ１の読み出し開始閾値ＴＨ１〜ＴＨｎの設定処理に代えて、ステップＳ１６の読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍの設定処理が行われる。また、ステップＳ３で、個別バッファＢ１〜Ｂｎのデータ蓄積量が読み出し開始閾値ＴＨ１〜ＴＨｎに到達したか否かを判定する代りに、ステップＳ１７で、各グループにおいて、同じグループ内の少なくとも一つの個別バッファのデータ蓄積量が、それぞれ対応する読み出し開始閾値に到達したか否かを判定する。なお、ステップＳ１７で、各グループにおいて、同じグループ内の全ての個別バッファのデータ蓄積量が、それぞれ対応する読み出し開始閾値に到達したか否かを判定するようにしてもよい。
【０１６６】
すなわち、通信が開始されると、バッファ監視部４２は、書き込み制御部１３を制御して、タイムスロット毎に分配されたデータをそれぞれ対応するタイムスロットバッファ２２の個別バッファＢ１〜Ｂｎに書き込む処理を開始し、各グループにおいて、同じグループ内の少なくとも一つの個別バッファのデータ蓄積量が、それぞれ対応する読み出し開始閾値に到達するまで、書き込みのみを繰り返す（Ｓ２，Ｓ１７）。いずれかのグループにおいて、少なくとも一つの個別バッファのデータ蓄積量が、このグループに対応する読み出し開始閾値に到達した場合は、このグループの全ての個別バッファの読み出しを開始する（Ｓ４）。
【０１６７】
また、アンダーフロー処理Ｓ７およびオーバーフロー処理Ｓ８に代えて、後述するアンダーフロー処理Ｓ１８およびオーバーフロー処理Ｓ１９が行われる。なお、図１７では、説明のためにステップＳ１６をフローチャートの冒頭に記載したが、ステップＳ１の読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍの設定は、過去の通信の際に行われていれば、再度行う必要はない。また、通信の途中において、読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍの変更（再設定）を行ってもよい。これにより、環境に応じて読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍを変更することができる。
【０１６８】
つぎに、ステップＳ１８のアンダーフロー処理について説明する。図１８は、実施の形態３にかかるアンダーフロー処理の流れを示すフローチャートである。実施の形態３にかかるアンダーフロー処理において、個別バッファＢ１〜Ｂｎでアンダーフローの発生を検出したバッファ監視部４２は、まず、アンダーフローが発生した個別バッファＢ１〜Ｂｎと同一の仮想パス６５に対応している（同一のグループの）全ての個別バッファに対するリセット指示をゆらぎ吸収バッファ１１に送信し、これらの個別バッファをリセットする。そして、書き込み制御部１３に対する書き込み動作指示と読み出し制御部１５に対する読み出し動作指示を一旦オフにして、これらの個別バッファに対する書き込みおよび読み出しの処理を一旦停止する（Ｓ３５）。
【０１６９】
つぎに、この仮想パス６５に対応する（このグループに対応する）読み出し開始閾値を一定量増加させる（Ｓ３６）。続いて、同一フレーム周期に属するデータがこれらの個別バッファの先頭に揃って蓄積されるように書き込み制御部１３に対する書き込み動作指示をオンにして書き込みを開始する（Ｓ３７）。その後、このグループ内において、少なくとも一つの個別バッファ内のデータ蓄積量が、再びこのグループに対応する読み出し開始閾値に達するまで、れらの個別バッファに対しては書き込みのみを繰り返す（Ｓ３８，Ｓ３９）。ここで、このグループ内において、全ての個別バッファ内のデータ蓄積量が、再びこのグループに対応する読み出し開始閾値に達するまで、れらの個別バッファに対して書き込みのみを繰り返すようにしてもよい。その後このグループ内において、少なくとも一つの個別バッファ内のデータ蓄積量が、再びこのこのグループに対応する読み出し開始閾値に達した時点で、このグループの全ての個別バッファの読み出しを再開する（Ｓ４０）。
【０１７０】
このように、同一の仮想パス６５に対応している（同一のグループの）個別バッファのうち、いずれか一つでもアンダーフローが発生した場合には、この仮想パス６５に対応している全ての個別バッファをリセットするとともに、書き込みと読み出しを一旦停止し、その後、同一フレーム周期に属するデータがこれらの個別バッファの先頭に揃って蓄積されるように書き込みを開始し、さらに、このグループ内の一つまたは全ての個別バッファのデータ蓄積量が、このグループに対応する読み出し開始閾値に達した時点で、グループ内の全ての個別バッファの読み出しを再開する。
【０１７１】
すなわち、アンダーフロー発生時には、同一仮想パス６５に対応している全ての個別バッファをリセットした後、通信開始直後の動作と同様の動作を行うようにする。また、アンダーフローが発生したグループに対応する読み出し開始閾値を自動的に一定量増加させる。すなわち、アンダーフローが発生する毎に、データに付加される固定遅延が自動的に一定量ずつ大きくなるようにする。
【０１７２】
これにより、アンダーフローが発生した場合でも、正常な通信状態に速やかに回復でき、また、ゆらぎ吸収のためにデータに付加される固定遅延を必要に応じて自動的に増加させることができる。なお、読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍは、個別バッファＢ１〜Ｂｎの容量の半分の値を超えないようにする。ゆらぎは、遅れる方向のものと、はやくなる方向のものとが同じ確率で起こると考えられるので、読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍが、個別バッファＢ１〜Ｂｎの容量の半分の値を超えると、データが個別バッファＢ１〜Ｂｎから溢れ出すおそれがあるからである。
【０１７３】
つぎに、ステップＳ１９のオーバーフロー処理について説明する。図１９は、実施の形態３にかかるオーバーフロー処理の流れを示すフローチャートである。実施の形態３にかかるオーバーフロー処理において、個別バッファＢ１〜Ｂｎでオーバーフローの発生を検出したバッファ監視部４２は、まず、オーバーフローが発生した個別バッファと同一の仮想パス６５に対応している全ての個別バッファに対するリセット指示をゆらぎ吸収バッファ部１１に送信してこれらの個別バッファをリセットする。そして、書き込み制御部１３に対する書き込み動作指示と読み出し制御部１５に対する読み出し動作指示を一旦オフにして、これらの個別バッファに対する読み出しおよび書き込みの処理を一旦停止する（Ｓ５５）。
【０１７４】
つぎに、この仮想パス６５に対応する読み出し開始閾値を一定量増加させる（Ｓ５６）。続いて、同一フレーム周期に属するデータが当該個別バッファＢ１〜Ｂｎの先頭に揃って蓄積されるように書き込み制御部１３に対する書き込み動作指示をオンにして書き込みを再開し（Ｓ５７）、このグループ内で少なくとも一つの個別バッファ内のデータ蓄積量が、再びこのグループに対応する読み出し開始閾値に達するまで、これらの個別バッファに対しては書き込みのみを行う（Ｓ５８，Ｓ５９）。
【０１７５】
ここで、このグループ内の全ての個別バッファ内のデータ蓄積量が、再びこのグループに対応する読み出し開始閾値に達するまで、これらの個別バッファに対して書き込みのみを行うようにしてもよい。その後、このグループ内で少なくとも一つの個別バッファ内のデータ蓄積量が再び読み出し開始閾値に達した時点で、読み出し制御部１５に対する読み出し動作指示をオンにして、このグループ内の全ての個別バッファの読み出しを再開する（Ｓ６０）。
【０１７６】
このように、同一の仮想パス６５に対応している（同一のグループの）個別バッファのうち、いずれか一つでもオーバーフローが発生した場合には、この仮想パス６５に対応している全ての個別バッファをリセットするとともに、書き込みと読み出しを一旦停止し、その後、同一フレーム周期に属するデータがこれらの個別バッファの先頭に揃って蓄積されるように書き込みを開始し、さらに、このグループ内の一つまたは全ての個別バッファのデータ蓄積量が、このグループに対応する読み出し開始閾値に達した時点で、このグループ内の全ての個別バッファの読み出しを再開する。また、オーバーフローが発生した個別バッファに対応する読み出し開始閾値を自動的に一定量増加させる。すなわち、オーバーフローが発生する毎に、データに付加される固定遅延が自動的に一定量ずつ大きくなるようにする。
【０１７７】
図２０は、実施の形態３にかかる他のオーバーフロー処理の流れを示すフローチャートである。このオーバーフロー処理において、個別バッファＢ１〜Ｂｎでオーバーフローの発生を検出したバッファ監視部４２は、まず、オーバーフローが発生した個別バッファと同一の仮想パス６５に対応する（同一のグループの）全ての個別バッファについて、書き込み制御部１３に対する書き込み指示を一旦オフして書き込みを一旦停止する（Ｓ７６）。つぎに、この仮想パス６５に対応する読み出し開始閾値を増加させる（Ｓ７７）。
【０１７８】
続いて、このグループ内で少なくとも一つの個別バッファ内のデータ蓄積量が、再びこのグループに対応する読み出し開始閾値まで減少するまで、これらの個別バッファに対しては読み出しのみを行う（Ｓ７８，Ｓ７９）。ここで、このグループ内の全ての個別バッファ内のデータ蓄積量が、再びこのグループに対応する読み出し開始閾値まで減少するまで、これらの個別バッファに対して読み出しのみを行うようにしてもよい。その後、このグループ内で少なくとも一つの個別バッファ内のデータ蓄積量が、再びこのグループに対応する読み出し開始閾値まで減少した時点で、読み出し制御部１５に対する書き込み指示をオンにして、このグループの全ての個別バッファへの書き込みを再開する（Ｓ８０）。
【０１７９】
このように、同一の仮想パス６５に対応している個別バッファのうち、いずれか一つでもオーバーフローが発生した場合には、この仮想パス６５に対応している全ての個別バッファへの書き込みを一旦停止し、その後これらの個別バッファのいずれか一つまたは全てにおいて、データ蓄積量が、読み出し開始閾値まで減少した時点で、書き込みを再開するようにしている。すなわち、オーバーフロー発生時には、書き込み動作と読み出し動作に関して、前述したアンダーフロー発生時と反対の動作（「書き込み」と「読み出し」を互いに入れ替えたような動作）を行うようにする。また、オーバーフローが発生した個別バッファに対応する読み出し開始閾値を自動的に一定量増加させる。すなわち、オーバーフローが発生する毎に、データに付加される固定遅延が自動的に一定量ずつ大きくなるようにする。
【０１８０】
これにより、オーバーフローが発生した場合でも、正常な通信状態に速やかに回復でき、また、ゆらぎ吸収のためにデータに付加される固定遅延を必要に応じて自動的に増加させることができる。さらに、オーバーフロー検出のための閾値を、読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍの２倍になるように設定している場合は、読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍの上昇に伴い、オーバーフロー検出のための閾値も上昇し、オーバーフローの確率が低減される。なお、読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍは、個別バッファＢ１〜Ｂｎの容量の半分の値を超えないようにする。ゆらぎは、遅れる方向のものと、はやくなる方向のものとが同じ確率で起こると考えられるので、読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍが、個別バッファＢ１〜Ｂｎの容量の半分の値を超えると、データが個別バッファＢ１〜Ｂｎから溢れ出すおそれがあるからである。
【０１８１】
前述したように、実施の形態３によれば、実施の形態１と同様の効果が得られるとともに、同一の仮想パス６５に対応しているものについてはグループ化して同時に読み出しを開始するように制御するため、ＳＴＭ回線インタフェース６２において同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率を高めることができる。
【０１８２】
実施の形態４．
実施の形態３では、データ蓄積量を読み出し開始のトリガとしていたが、実施の形態４では、通信開始後の経過時間を読み出し開始のトリガとしている。また、実施の形態１〜３では、読み出し開始閾値設定部または読み出し開始待ち時間設定部内に保持されている読み出し開始閾値または読み出し開始待ち時間の値は、たとえばディップスイッチ設定または装置管理部７５からの制御バス経由の設定のように「装置管理者等からの指示で変更される」ようにしていたが、実施の形態４では、さらに、「仮想パス６５毎に遅延ゆらぎの最大値を実測し、その結果に基づいて自動的に変更される」ようにすることができる。すなわち、実施の形態１〜３では読み出し開始閾値または読み出し開始待ち時間の値を「半固定」としていたが、実施の形態４では「自動設定」することができる。
【０１８３】
実施の形態４は、実施の形態３と基本的に同様の構成であるので、同一の部分についてはその説明を省略し、ここでは、異なる部分についてのみ説明する。図２１は、本発明の実施の形態４にかかるセル分解部の構成を示す機能ブロック図である。なお、図１４と同一の部分については同一の符号を付している。実施の形態４にかかるセル分解部５１は、実施の形態３にかかるセル分解部４１のバッファ監視部４２および読み出し開始閾値設定部４３に代えて、バッファ監視部５２および読み出し開始待ち時間設定部５３を備えている。
【０１８４】
読み出し開始待ち時間設定部５３は、実施の形態３にかかる読み出し開始閾値設定部４３と同様の構成であり、同様の動作を行うが、読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍの代りに、仮想パス６５毎の読み出し開始待ち時間ＶＰＷ１〜ＶＰＷｍを保持し、それらをバッファ監視部５２に通知する、という部分が異なる。
【０１８５】
バッファ監視部５２は、実施の形態３にかかるバッファ監視部４２と同様の構成であるが、動作が一部異なる。バッファ監視部５２は、書き込み制御部１３からの書き込み信号を個別バッファＢ１〜Ｂｎ毎に監視し、その結果に基づいて読み出し開始タイミングを決定し、同一の仮想パス６５に対応しているものについてはグループ化して同時に読み出しを開始するように制御する。たとえば、書き込み信号を監視することによって、各個別バッファＢ１〜Ｂｎ毎の通信開始のタイミングを検出し、通信が開始された時点で各個別バッファＢ１〜Ｂｎ毎に設けられた図示しない内蔵タイマＴ１〜Ｔｎを動作させ、通信開始後の経過時間を計測する。そして、経過時間の計測結果と読み出し開始待ち時間設定部５３からの読み出し開始待ち時間ＶＰＷ１〜ＶＰＷｍとを比較し、経過時間がＶＰＷ１〜ＶＰＷｍに達するまでは書き込み動作指示をオンにする一方で読み出し動作指示をオフにする。
【０１８６】
読み出し動作指示は、同じグループ内のバッファ全てについて同時にオンする。読み出し動作指示をオンにするタイミング（読み出し開始タイミング）は、同じグループ内のバッファのいずれか一つでも通信開始後の経過時間が読み出し開始待ち時間に達した時点としてもよいし、同じグループ内のバッファ全ての通信開始後の経過時間が読み出し開始待ち時間に達した時点としてもよい。
【０１８７】
また、バッファ監視部５２は、読み出し開始タイミングを決定した後も引き続き各個別バッファＢ１〜Ｂｎ内のデータ蓄積量を監視し、読み出し待ち時間設定部５３に通知する。アンダーフロー，オーバーフローを検出した場合は、その旨を読み出し開始待ち時間設定部５３に通知する。アンダーフロー，オーバーフロー通知を受信した読み出し開始待ち時間設定部５３は、保持している読み出し開始待ち時間ＶＰＷ１〜ＶＰＷｍを一定時間延長させる。
【０１８８】
読み出し開始待ち時間設定部５３への読み出し開始待ち時間ＶＰＷ１〜ＶＰＷｍの設定，変更については、実施の形態１〜３と同様に、ユーザまたは管理者等が、図示しないディップスイッチ等により行うようにしてもよいし、読み出し開始待ち時間設定部５３が仮想パス６５毎に遅延ゆらぎの最大値（実力値Ｄ’）を実測し、その結果に基づいて自動的に変更するようにしてもよい。
【０１８９】
後者の場合、読み出し開始待ち時間設定部５３は、バッファ監視部５２から送られてくる個別バッファＢ１〜Ｂｎ毎のデータ蓄積量の情報を監視し、その変動量から仮想パス６５毎の遅延ゆらぎの実力値Ｄ’を算出する。その後、算出された実力値Ｄ’に基づいて、オーバーフローおよびアンダーフローが発生しない程度のできるだけ小さな値となるように読み出し開始待ち時間ＶＰＷ１〜ＶＰＷｍを変更（最適化）する。これにより、セル分解部５１においてゆらぎ吸収のためにデータに付加される固定遅延を自動的に最小限に抑えることができ、適切な通信を行うことができる。
【０１９０】
ただし、タイムスロットバッファ２２からの読み出し動作が開始された後では、前記手順に従って読み出し開始待ち時間ＶＰＷ１〜ＶＰＷｍの値を変更しても、セル分解部５１の動作に対しては基本的に何の影響も及ぼさない。このため、実際に最適化後の値が適用されるのは、仮想パス６５の接続が一旦切れた後に、再度同一の仮想パス６５が設定された場合や、オーバーフロー，アンダーフローが発生した場合に限られる。あるいは、最適化後の値が即時に適用されるように、一旦強制的にゆらぎ吸収バッファ部１１をリセットしてもよい。
【０１９１】
以上の構成において、実施の形態４の動作について、図２２〜図２５のフローチャートを参照して説明する。なお、前述した実施の形態１と同一の部分についてはその説明を省略し、異なる部分についてのみ説明する。図２２は、実施の形態４にかかるゆらぎ吸収処理の流れを示すフローチャートである。なお、図１７と同一の部分については同一の符号を付している。
【０１９２】
実施の形態４にかかるゆらぎ吸収処理においては、ステップＳ１６の読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍの設定処理に代えて、ステップＳ２１，ステップＳ２２の処理が行われる。すなわち、読み出し開始待ち時間設定部５３が、バッファ監視部５２から送られてくる個別バッファＢ１〜Ｂｎ毎のデータ蓄積量の情報を監視し、その変動量から仮想パス６５毎の遅延ゆらぎの実力値Ｄ’を算出し（Ｓ２１）、算出された実力値Ｄ’に基づいて、読み出し開始待ち時間ＶＰＷ１〜ＶＰＷｍを設定する（Ｓ２２）。この処理は、通信が行われている間、他の処理と並行して繰り返され、随時、読み出し開始待ち時間ＶＰＷ１〜ＶＰＷｍは更新される。
【０１９３】
また、ステップＳ１７で、各グループにおいて、同じグループ内の少なくとも一つの個別バッファのデータ蓄積量が、それぞれ対応する読み出し開始閾値に到達したか否かを判定する代りに、ステップＳ２３で、各グループにおいて、同じグループ内の少なくとも一つの個別バッファにおける通信開始からの経過時間が、それぞれ対応する読み出し開始待ち時間に到達したか否かを判定する。ここで、同じグループ内の全ての個別バッファにおける通信開始からの経過時間が、それぞれ対応する読み出し開始待ち時間に到達したか否かを判定するようにしてもよい。
【０１９４】
すなわち、通信が開始されると、バッファ監視部５２は、書き込み制御部１３を制御して、タイムスロット毎に分配されたデータをそれぞれ対応するタイムスロットバッファ２２の個別バッファＢ１〜Ｂｎに書き込む処理を開始し、各グループにおいて、同じグループ内の少なくとも一つの個別バッファの通信開始からの経過時間が、それぞれ対応する読み出し開始待ち時間に到達するまで、書き込みのみを繰り返す（Ｓ２，Ｓ２３）。いずれかのグループにおいて、少なくとも一つの個別バッファの通信開始からの経過時間が、このグループに対応する読み出し開始待ち時間に到達した場合は、このグループの全ての個別バッファの読み出しを開始する（Ｓ４）。また、アンダーフロー処理Ｓ１８およびオーバーフロー処理Ｓ１９に代えて、後述するアンダーフロー処理Ｓ２４およびオーバーフロー処理Ｓ２５が行われる。
【０１９５】
つぎに、ステップＳ２４のアンダーフロー処理について説明する。図２３は、実施の形態４にかかるアンダーフロー処理の流れを示すフローチャートである。なお、図１８と同一の部分については同一の符号を付している。実施の形態４にかかるアンダーフロー処理においては、ステップＳ３６の読み出し開始閾値を増加させる処理に代えて、ステップＳ４１の読み出し開始待ち時間を一定時間延長させる処理を行う。また、ステップＳ３９で、アンダーフローが発生したグループの少なくとも一つの個別バッファのデータ蓄積量が、このグループに対応する読み出し開始閾値に達したか否かを判定する代りに、ステップＳ４２で、ステップＳ３５のリセット実施後、アンダーフローが発生したグループに対応する読み出し開始待ち時間が経過したか否かの判定を行う。
【０１９６】
すなわち、ステップＳ３５でリセットを行った後、バッファ監視部５２は、アンダーフローが発生したグループに対応する読み出し開始待ち時間を一定時間延長させる（Ｓ４１）。そして、リセット実施後、このグループに対応する読み出し開始待ち時間が経過するまで、このグループの個別バッファに対しては書き込みのみを行い（Ｓ３８，Ｓ４２）、その後、読み出しを再開する（Ｓ４０）。
【０１９７】
つぎに、ステップＳ２５のオーバーフロー処理について説明する。図２４は、実施の形態４にかかるオーバーフロー処理の流れを示すフローチャートである。なお、図１９と同一の部分については同一の符号を付している。実施の形態４にかかるオーバーフロー処理においては、ステップＳ５６の読み出し開始閾値を増加させる処理に代えて、ステップＳ６１の読み出し開始待ち時間を一定時間延長させる処理を行う。また、ステップＳ５９で、オーバーフローが発生したグループの少なくとも一つの個別バッファのデータ蓄積量が、このグループに対応する読み出し開始閾値に達したか否かを判定する代りに、ステップＳ６２で、ステップＳ５５のリセット実施後、オーバーフローが発生したグループに対応する読み出し開始待ち時間が経過したか否かの判定を行う。
【０１９８】
すなわち、ステップＳ５５でリセットを行った後、バッファ監視部５２は、オーバーフローが発生したグループに対応する読み出し開始待ち時間を一定時間延長させる（Ｓ６１）。そして、リセット実施後、このグループに対応する読み出し開始待ち時間が経過するまで、このグループの個別バッファに対しては書き込みのみを行い（Ｓ５８，Ｓ６２）、その後、読み出しを再開する（Ｓ６０）。
【０１９９】
図２５は、実施の形態４にかかる他のオーバーフロー処理の流れを示すフローチャートである。なお、図２０と同一の部分については同一の符号を付している。このオーバーフロー処理においては、ステップＳ７７の読み出し開始閾値を増加させる処理に代えて、ステップＳ８１の読み出し開始待ち時間を一定時間短縮させる処理を行う。また、ステップＳ７９で、オーバーフローが発生したグループの少なくとも一つの個別バッファのデータ蓄積量が、このグループに対応する読み出し開始閾値に達したか否かを判定する代りに、ステップＳ８２で、オーバーフロー発生後、オーバーフローが発生したグループに対応する読み出し開始待ち時間が経過したか否かの判定を行う。
【０２００】
すなわち、ステップＳ７６で書き込みを停止した後、バッファ監視部５２は、オーバーフローが発生したグループに対応する読み出し開始待ち時間を一定時間短縮させる（Ｓ８１）。そして、オーバーフロー発生後、このグループに対応する読み出し開始待ち時間が経過するまで、このグループの個別バッファに対しては読み出しのみを行い（Ｓ７８，Ｓ８２）、その後、書き込みを再開する（Ｓ８０）。
【０２０１】
前述したように、実施の形態４によれば、実施の形態３と同様の効果が得られるとともに、実力値Ｄ’を実測し、これに基づいて、オーバーフローおよびアンダーフローが発生しない程度のできるだけ小さな値となるように読み出し開始待ち時間ＶＰＷ１〜ＶＰＷｍを変更（最適化）するため、セル分解部５１においてゆらぎ吸収のためにデータに付加される固定遅延を自動的に最小限に抑えることができ、適切な通信を行うことができる。
【０２０２】
なお、この実力値Ｄ’を実測して最適化を行う処理は、実施の形態１〜３にも応用でき、実施の形態４と同様の効果を得ることができる。この場合、実施の形態１では、読み出し開始閾値設定部１６が、読み出し開始閾値ＴＨ１〜ＴＨｎを最適化することになり、実施の形態２では、読み出し開始待ち時間設定部３３が、読み出し開始待ち時間Ｗ１〜Ｗｎを最適化することになり、実施の形態３では、読み出し開始閾値設定部４３が、読み出し開始閾値ＶＰＴＨ１〜ＶＰＴＨｍを最適化することになる。
【０２０３】
また、実施の形態１〜１３では、各機能ブロック間のデータインタフェース幅を８ビットとし、バイト単位にデータ転送したが、異なるデータインタフェース幅や転送単位でも同様の効果が得られる。また、ＳＴＭインタフェース速度およびＡＴＭインタフェース速度について特に制限はなく、どのような速度としてもよい。また、ＡＴＭセルを基本的な転送単位としたが、ＡＴＭセル以外の異なる種類・長さのパケットを転送単位としても同様の効果が得られる。さらに、ＳＴＭ回線インタフェース６２上のデータをＡＴＭ網６３を介してセルで伝送する具体的な方式として、ＩＴＵ−Ｔ勧告I.363.1で規定されている構造化データ転送法を使用することを前提としたが、同様の機能を持つ他の伝送方式を使用してもよい。
【０２０４】
【発明の効果】
以上説明したとおり、この発明によれば、セル分解手段が、通信開始後、バッファに対してタイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、データ蓄積量が仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できるため、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる、という効果を奏する。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行うことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなり、適切な通信を行うことができる、という効果を奏する。
【０２０５】
つぎの発明によれば、セル分解手段が、通信開始後、バッファに対してタイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上のバッファのうち所定数以上のバッファにおいて、通信開始から仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できるため、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる、という効果を奏する。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行うことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなり、適切な通信を行うことができる、という効果を奏する。
【０２０６】
つぎの発明によれば、セル分解手段は、通信開始後、バッファに対してタイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、データ蓄積量が仮想パス毎に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できるため、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる、という効果を奏する。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行うことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなり、適切な通信を行うことができる、という効果を奏する。
つぎの発明によれば、セル分解手段は、通信開始後、バッファに対してタイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、通信開始から仮想パス毎に設定された第１の所定時間が経過したときに、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できるため、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる、という効果を奏する。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行うことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなり、適切な通信を行うことができる、という効果を奏する。
【０２０７】
つぎの発明によれば、設定手段により所定量または第１の所定時間を設定することができる。これにより、使用環境に合わせて、所定量または第１の所定時間を調整することができるため、必要以上の固定遅延の付加またはオーバーフロー，アンダーフローを低減することができ、適切な通信を行うことができる、という効果を奏する。
【０２０８】
つぎの発明によれば、実測手段が、セルのゆらぎを実測し、設定手段が、実測手段の実測結果に基づいて所定量または第１の所定時間の値を設定する。これにより、所定量または第１の所定時間を自動的に適切に調整することができるため、より適切な通信を行うことができる、という効果を奏する。
【０２１４】
つぎの発明によれば、セル分解手段が、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてアンダーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開するため、アンダーフローが発生した場合でも、正常な通信に速やかに回復することができ、適切な通信を行うことができる、という効果を奏する。
【０２１６】
つぎの発明によれば、セル分解手段が、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開するため、オーバーフローが発生した場合でも、正常な通信に速やかに回復することができ、適切な通信を行うことができる、という効果を奏する。
【０２１８】
つぎの発明によれば、セル分解手段が、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファへの書き込みを一旦停止し、その後これらのバッファのデータ蓄積量が再び前記所定量まで減少したとき、または、オーバーフロー発生後、第２の所定時間が経過したとき、書き込みを再開するため、オーバーフローが発生した場合でも、正常な通信に速やかに回復することができる、という効果を奏する。
【０２１９】
つぎの発明によれば、増加延長手段が、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてアンダーフローが発生した場合、所定量を増加、または、第２の所定時間を延長するため、アンダーフローの再発を自動的に低減することができ、適切な通信を行うことができる、という効果を奏する。
【０２２０】
つぎの発明によれば、増加延長手段が、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてオーバーフローが発生した場合、所定量を増加、または、第２の所定時間を延長するため、アンダーフローの発生を自動的に低減することができ、適切な通信を行うことができる、という効果を奏する。
【０２２１】
つぎの発明によれば、蓄積工程で、通信開始後、タイムスロット毎に分配されたデータをバッファに書き込んでデータを蓄積し、読出書込工程で、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、データ蓄積量が仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列して蓄積されたデータの読み出し動作を開始し、送出工程で、読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できるため、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる、という効果を奏する。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行うことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなり、適切な通信を行うことができる、という効果を奏する。
【０２２２】
つぎの発明によれば、通信開始後、蓄積工程で、タイムスロット毎に分配されたデータをバッファに書き込んでデータを蓄積し、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち所定数以上のバッファにおいて、通信開始から仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列して蓄積されたデータの読み出し動作を開始し、送出工程で、読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できるため、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる、という効果を奏する。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行うことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなり、適切な通信を行うことができる、という効果を奏する。
【０２２３】
つぎの発明によれば、通信開始後、蓄積工程で、タイムスロット毎に分配されたデータをバッファに書き込んでデータを蓄積し、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち全てのバッファにおいて、データ蓄積量が仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列に蓄積されたデータの読み出し動作を開始し、送出工程で、読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できるため、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる、という効果を奏する。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行うことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなり、適切な通信を行うことができる、という効果を奏する。
つぎの発明によれば、通信開始後、蓄積工程で、タイムスロット毎に分配されたデータをバッファに書き込んでデータを蓄積し、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち全てのバッファにおいて、通信開始から仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列に蓄積されたデータの読み出し動作を開始し、送出する送出工程で、読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する。これにより、簡単な手順で通信速度が一定であるタイムスロット別にゆらぎ吸収をすることができ、各バッファの容量は、仮想パスの通信速度に関係なく、常に最小の容量（タイムスロット毎の通信速度を収容できる容量）で十分となり、また、メモリ構成を単純化できるため、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる、という効果を奏する。
また、簡単な方法で、各仮想パスに対応している１または２以上のバッファ毎の読み出し開始タイミングの制御を行うことができ、同一フレーム内に出力されるべきデータが実際に同一フレーム内に出力される確率が高くなり、適切な通信を行うことができる、という効果を奏する。
【０２２４】
つぎの発明によれば、設定工程で、所定量または第１の所定時間を設定することができる。これにより、環境に合わせて、所定量または第１の所定時間を調整することができるため、必要以上の固定遅延の付加またはオーバーフロー，アンダーフローを低減することができ、適切な通信を行うことができる、という効果を奏する。
【０２２５】
つぎの発明によれば、実測工程で、セルのゆらぎを実測し、設定工程で、実測工程での実測結果に基づいて所定量または第１の所定時間の値を設定するため、所定量または第１の所定時間を自動的に適切に調整することができ、より適切な通信を行うことができる、という効果を奏する。
【０２３１】
つぎの発明によれば、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち、いつれか一つにおいてアンダーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開するため、アンダーフローが発生した場合でも、正常な通信に速やかに回復することができ、適切な通信を行うことができる、という効果を奏する。
【０２３３】
つぎの発明によれば、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開するため、オーバーフローが発生した場合でも、正常な通信に速やかに回復することができ、適切な通信を行うことができる、という効果を奏する。
【０２３５】
つぎの発明によれば、読出書込工程で、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファへの書き込みを一旦停止し、その後これらのバッファのデータ蓄積量が再び所定量まで減少したとき、または、オーバーフロー発生後、第２の所定時間が経過したとき、書き込みを再開するため、オーバーフローが発生した場合でも、正常な通信に速やかに回復することができ、適切な通信を行うことができる、という効果を奏する。
【０２３６】
つぎの発明によれば、増加延長工程で、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてアンダーフローが発生した場合、所定量を増加、または、第２の所定時間を延長するため、アンダーフローの再発を自動的に低減することができ、適切な通信を行うことができる、という効果を奏する。
【０２３７】
つぎの発明によれば、増加延長工程で、同一の仮想パスに対応している１または２以上のバッファのうち、いずれか一つにおいてオーバーフローが発生した場合、所定量を増加、または、第２の所定時間を延長するため、アンダーフローの発生を自動的に低減することができ、適切な通信を行うことができる、という効果を奏する。
【０２３８】
つぎの発明によれば、第１の所定時間および第２の所定時間として同一の所定時間を用いることができる。これにより、オーバーフロー，アンダーフローが発生した場合に、第２の所定時間を延長するときは、第１の所定時間も延長されることになるため、通信開始後のアンダーフローの発生を低減することができる、という効果を奏する。
【０２３９】
つぎの発明によれば、前述した発明による方法をコンピュータに実行させることができるため、ゆらぎ吸収用のメモリの総容量増大およびメモリ制御回路の複雑化をともに抑え、コストを低減することができる、という効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかるセル組立分解装置を用いてＳＴＭ回線上のデータをＡＴＭ網を介して送受信するシステムを示す構成図である。
【図２】 図１に示した実施の形態１にかかるセル組立分解装置の構成を示す機能ブロック図である。
【図３】 図２に示した実施の形態１にかかるセル分解部の構成を示す機能ブロック図である。
【図４】 図３に示した実施の形態１にかかるゆらぎ吸収バッファ部の構成を示す機能ブロック図である。
【図５】 実施の形態１にかかるゆらぎ吸収処理の流れを示すフローチャートである。
【図６】 実施の形態１にかかるアンダーフロー処理の流れを示すフローチャートである。
【図７】 実施の形態１にかかるオーバーフロー処理の流れを示すフローチャートである。
【図８】 実施の形態１にかかる他のオーバーフロー処理の流れを示すフローチャートである。
【図９】 本発明の実施の形態２にかかるセル分解部の構成を示す機能ブロック図である。
【図１０】 実施の形態２にかかるゆらぎ吸収処理の流れを示すフローチャートである。
【図１１】 実施の形態２にかかるアンダーフロー処理の流れを示すフローチャートである。
【図１２】 実施の形態２にかかるオーバーフロー処理の流れを示すフローチャートである。
【図１３】 実施の形態２にかかる他のオーバーフロー処理の流れを示すフローチャートである。
【図１４】 本発明の実施の形態３にかかるセル分解部の構成を示す機能ブロック図である。
【図１５】 実施の形態３にかかる読み出し開始タイミングの決定方法を示す説明図である。
【図１６】 実施の形態３にかかる読み出し開始タイミングの他の決定方法を示す説明図である。
【図１７】 実施の形態３にかかるゆらぎ吸収処理の流れを示すフローチャートである。
【図１８】 実施の形態３にかかるアンダーフロー処理の流れを示すフローチャートである。
【図１９】 実施の形態３にかかるオーバーフロー処理の流れを示すフローチャートである。
【図２０】 実施の形態３にかかる他のオーバーフロー処理の流れを示すフローチャートである。
【図２１】 本発明の実施の形態４にかかるセル分解部の構成を示す機能ブロック図である。
【図２２】 実施の形態４にかかるゆらぎ吸収処理の流れを示すフローチャートである。
【図２３】 実施の形態４にかかるアンダーフロー処理の流れを示すフローチャートである。
【図２４】 実施の形態４にかかるオーバーフロー処理の流れを示すフローチャートである。
【図２５】 実施の形態４にかかる他のオーバーフロー処理の流れを示すフローチャートである。
【図２６】 従来のセル組立分解装置を用いてＳＴＭ回線上のデータをＡＴＭ網を介して送受信するシステムを示す構成図である。
【図２７】 図２６に示した従来のセル組立分解装置の構成を示す機能ブロック図である。
【図２８】 従来の構造化データ転送法において使用されるセルフォーマットを示す説明図である。
【図２９】 図２７に示した従来のセル分解部の構成を示す機能ブロック図である。
【図３０】 図２９に示したゆらぎ吸収バッファ部の構成を示す機能ブロック図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ セル組立分解装置、２，３１，４１，５１ セル分解部、１１ ゆらぎ吸収バッファ部、１２ ＡＡＬ１処理部、１３ 書き込み制御部、１４，３２，４２，５２ バッファ監視部、１５ 読み出し制御部、１６，４３ 読み出し開始閾値設定部、１７ ＶＰ／ＴＳ変換テーブル、２１ 分離部、２２ タイムスロットバッファ、２３ 多重化部、３３，５３ 読み出し開始待ち時間設定部、６２，６２ａ，６２ｂ，６２ｃ ＳＴＭ回線インタフェース、６３ ＡＴＭ網、６４，６４ａ，６４ｂ，６４ｃ ＡＴＭ回線インタフェース、６５，６５ａ，６５ｂ 仮想パス、７１ ＡＴＭ回線インタフェース部、７２ ＳＴＭ回線インタフェース部、７３ セル組立部、７５ 装置管理部。

Claims (24)

1. ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解手段を備えたセル分解装置において、
   前記タイムスロット毎に設けられたバッファを備え、
   前記セル分解手段は、
   通信開始後、前記バッファに対して前記タイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、データ蓄積量が前記仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータを前記ＳＴＭ回線インタフェースに送出すること、
   を特徴とするセル分解装置。
2. ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解手段を備えたセル分解装置において、
   前記タイムスロット毎に設けられたバッファを備え、
   前記セル分解手段は、
   通信開始後、前記バッファに対して前記タイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、通信開始から前記仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータを前記ＳＴＭ回線インタフェースに送出すること、
   を特徴とするセル分解装置。
3. ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解手段を備えたセル分解装置において、前記タイムスロット毎に設けられたバッファを備え、
   前記セル分解手段は、
   通信開始後、前記バッファに対して前記タイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、データ蓄積量が前記仮想パス毎に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータを前記ＳＴＭ回線インタフェースに送出すること、
   を特徴とするセル分解装置。
4. ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解手段を備えたセル分解装置において、
   前記タイムスロット毎に設けられたバッファを備え、
   前記セル分解手段は、
   通信開始後、前記バッファに対して前記タイムスロット毎に配分されたデータの書き込みを行なってデータを蓄積し、同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、通信開始から前記仮想パス毎に設定された第１の所定時間が経過したときに、この仮想パスに対応している全てのバッファから書き込みと並列してデータの読み出しを行い、読み出したデータを前記ＳＴＭ回線インタフェースに送 出すること、
   を特徴とするセル分解装置。
5. さらに、前記所定量または前記第１の所定時間を設定するための設定手段を備えたことを特徴とする請求項１〜４の何れか一つに記載のセル分解装置。
6. さらに、セルのゆらぎを実測する実測手段を備え、前記設定手段は、前記実測手段の実測結果に基づいて前記所定量または前記第１の所定時間の値を設定することを特徴とする請求項５に記載のセル分解装置。
7. 前記セル分解手段は、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてアンダーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び前記所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することを特徴とする請求項１〜６の何れか一つに記載のセル分解装置。
8. 前記セル分解手段は、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び前記所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することを特徴とする請求項１〜７のいずれか一つに記載のセル分解装置。
9. 前記セル分解手段は、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファへの書き込みを一旦停止し、その後これらのバッファのデータ蓄積量が再び前記所定量まで減少したとき、または、オーバーフロー発生後、第２の所定時間が経過したとき、書き込みを再開することを特徴とする請求項１〜７のいずれか一つに記載のセル分解装置。
10. さらに、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてアンダーフローが発生した場合、前記所定量を増加、または、前記第２の所定時間を延長する増加延長手段を備えたことを特徴とする請求項７〜９のいずれか一つに記載のセル分解装置。
11. さらに、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、前記所定量を増加、または、前記所定時間を延長する増加延長手段を備えたことを特徴とする請求項８または９に記載のセル分解装置。
12. ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解方法において、
    通信開始後、前記タイムスロット毎に分配されたデータを前記バッファに書き込んでデータを蓄積する蓄積工程と、
    同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、データ蓄積量が前記仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列して蓄積されたデータの読み出し動作を開始する読出書込工程と、
    前記読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する送出工程と、
    を含むことを特徴とするセル分解方法。
13. ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解方法において、
    通信開始後、前記タイムスロット毎に分配されたデータを前記バッファに書き込んでデータを蓄積する蓄積工程と、
    同一の仮想パスに対応している１または２以上の前記バッファのうち所定数以上のバッファにおいて、通信開始から前記仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列して蓄積されたデータの読み出し動作を開始する読出書込工程と、
    前記読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する送出工程と、
    を含むことを特徴とするセル分解方法。
14. ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解方法において、
    通信開始後、前記タイムスロット毎に分配されたデータを前記バッファに書き込んでデータを蓄積する蓄積工程と、
    同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、データ蓄積量が前記仮想パス毎に独立に設定された所定量に達したとき、この仮想パスに対応している全てのバッファから書き込みと並列に蓄積されたデータの読み出し動作を開始する読出書込工程と、
    前記読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する送出工程と、
    を含むことを特徴とするセル分解方法。
15. ＡＴＭ回線インタフェースから受信したセルを分解してペイロードからデータを抽出し、このデータを、発信元に従って、フレーム周期に時分割多重された複数のタイムスロット毎に分配し、ＳＴＭ回線インタフェースに送出するセル分解方法において、
    通信開始後、前記タイムスロット毎に分配されたデータを前記バッファに書き込んでデータを蓄積する蓄積工程と、
    同一の仮想パスに対応している１または２以上の前記バッファのうち全てのバッファにおいて、通信開始から前記仮想パス毎に独立に設定された第１の所定時間が経過したとき、この仮想パスに対応している全てのバッファから書き込みと並列に蓄積されたデータの読み出し動作を開始する読出書込工程と、
    前記読出書込工程で読み出されたデータをＳＴＭ回線インタフェースに送出する送出工程と、
    を含むことを特徴とするセル分解方法。
16. さらに、前記所定量または前記第１の所定時間を設定する設定工程を含むことを特徴とする請求項１２〜１５の何れか一つに記載のセル分解方法。
17. さらに、セルのゆらぎを実測する実測工程を含み、前記設定工程では、前記実測工程での実測結果に基づいて前記所定量または前記第１の所定時間の値を設定することを特徴とする請求項１６に記載のセル分解方法。
18. 前記読出書込工程では、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてアンダーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び前記所定量に達したとき、または、リセット実行後、第２の所定時間が経 過したとき、読み出しを再開することを特徴とする請求項１２〜１７のいずれか一つに記載のセル分解方法。
19. 前記読出書込工程では、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファをリセットし、これらのバッファに対する書き込みおよび読み出しを一旦停止し、その後同一フレーム期間に属するデータがこれらのバッファの先頭に揃って蓄積されるように書き込みを再開し、さらにこれらのバッファのデータ蓄積量が再び前記所定量に達したとき、または、リセット実行後、第２の所定時間が経過したとき、読み出しを再開することを特徴とする請求項１２〜１８のいずれか一つに記載のセル分解方法。
20. 前記読出書込工程では、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、この仮想パスに対応している全てのバッファへの書き込みを一旦停止し、その後これらのバッファのデータ蓄積量が再び前記所定量まで減少したとき、または、オーバーフロー発生後、第２の所定時間が経過したとき、書き込みを再開することを特徴とする請求項１２〜１８のいずれか一つに記載のセル分解方法。
21. さらに、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてアンダーフローが発生した場合、前記所定量を増加、または、前記第２の所定時間を延長する増加延長工程を含むことを特徴とする請求項１８〜２０のいずれか一つに記載のセル分解方法。
22. さらに、同一の仮想パスに対応している１または２以上の前記バッファのうち、いずれか一つにおいてオーバーフローが発生した場合、前記所定量を増加、または、前記所定時間を延長する増加延長工程を含むことを特徴とする請求項１９または２０に記載のセル分解方法。
23. 前記第２の所定時間は、第１の所定時間であることを特徴とする請求項１８〜２２のいずれか一つに記載のセル分解方法。
24. 前記請求項１２〜２３のいずれか一つに記載された方法をコンピュータに実行させるプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。

Images