[go: up one dir, main page]

JP3680684B2 - 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品 - Google Patents

絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品 Download PDF

Info

Publication number
JP3680684B2
JP3680684B2 JP2000060800A JP2000060800A JP3680684B2 JP 3680684 B2 JP3680684 B2 JP 3680684B2 JP 2000060800 A JP2000060800 A JP 2000060800A JP 2000060800 A JP2000060800 A JP 2000060800A JP 3680684 B2 JP3680684 B2 JP 3680684B2
Authority
JP
Japan
Prior art keywords
ceramic
electronic component
multilayer
weight
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000060800A
Other languages
English (en)
Other versions
JP2001247360A (ja
Inventor
直哉 森
修 近川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000060800A priority Critical patent/JP3680684B2/ja
Priority to US09/789,116 priority patent/US6403199B2/en
Priority to GB0104704A priority patent/GB2360036B/en
Priority to CNB011083794A priority patent/CN1196658C/zh
Publication of JP2001247360A publication Critical patent/JP2001247360A/ja
Application granted granted Critical
Publication of JP3680684B2 publication Critical patent/JP3680684B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/03Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on magnesium oxide, calcium oxide or oxide mixtures derived from dolomite
    • C04B35/04Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on magnesium oxide, calcium oxide or oxide mixtures derived from dolomite based on magnesium oxide
    • C04B35/053Fine ceramics
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/44Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminates
    • C04B35/443Magnesium aluminate spinel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Products (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Inorganic Insulating Materials (AREA)
  • Ceramic Capacitors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層回路基板などに用いられる絶縁体磁器に関し、より詳細には、半導体素子や各種電子部品を搭載した複合多層回路基板などに好適に用いられ、銅や銀などの導体材料と同時焼成可能な高周波用絶縁体磁器、該絶縁体磁器を用いたセラミック多層基板、セラミック電子部品及び積層セラミック電子部品に関する。
【0002】
【従来の技術】
近年、電子機器の高速化及び高周波化が進んでいる。また、電子機器に搭載される電子部品においても、高速化及び高集積化が求められており、さらに高密度実装化が要求されている。上記のような要求に応えるために、従来より、半導体素子や各種電子部品を搭載するための基板として、多層回路基板が用いられている。多層回路基板では、基板内に導体回路や電子部品機能素子が内臓されており、電子機器の小型化を進めることができる。
【0003】
上記多層回路基板を構成する材料としては、従来、アルミナが多用されている。
アルミナの焼成温度は1500〜1600℃と比較的高い。従って、アルミナからなる多層回路基板に内蔵されている導体回路材料としては、通常、Mo、Mo−Mn、Wなどの高融点金属を用いなければならなかった。ところが、これらの高融点金属は電気抵抗が高いという問題があった。
【0004】
従って、上記高融点金属よりも電気抵抗が低く、かつ安価な金属、例えば銅などを導体材料として用いることが強く求められている。銅を導体材料として用いることを可能とするために、1000℃以下の低温で焼成され得るガラスセラミックスや結晶化ガラスなどを用いることが提案されている(例えば、特開平5−238774号公報)。
【0005】
【発明が解決しようとする課題】
しかしながら、上述した公知の低温焼成可能な基板材料は機械的強度が低く、Q値が低く、さらに析出結晶相の種類及び比率が焼成プロセスにより影響を受け易いという問題があった。
【0006】
本発明の目的は、上述した従来技術の欠点を解消し、低温の焼成で得ることができ、銀や銅などの比較的低融点の導体材料と同時に焼成でき、機械的強度に優れ、Q値が高く、かつ析出結晶相の種類や比率による影響を受け難い絶縁体磁器を提供することにある。
【0007】
本発明の他の目的は、上記絶縁体磁器を用いて構成されており、機械的強度に優れ、Q値が高く、析出結晶相の種類や比率による影響を受け難い、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品を提供することにある。
【0008】
【課題を解決するための手段】
本願発明者は、上記課題を解決するために鋭意検討した結果、主たる結晶相として、MgAl2 4 結晶相、Mg3 2 6 結晶相及び/またはMg2 2 5 結晶相を析出させれば、より高いQ値及びより高い信頼性を得ることが可能になることを見出し、本発明をなすに至った。これは、主たる結晶相として、MgAl2 4 結晶相に加えて、Mg3 2 6 結晶相及び/またはMg2 2 5 結晶相を析出させることにより、ガラス中のホウ素が安定化され、従って、信頼性及び焼結性が高められることによる。
【0009】
すなわち、本発明の広い局面によれば、MgO−MgAl2 4 系セラミックスとホウ珪酸系ガラスとを混合・焼成してなる絶縁体磁器であって、主たる結晶相として、MgAl2 4 結晶相と、Mg3 2 6 結晶相及びMg2 2 5 結晶相の少なくとも1種とが析出されていることを特徴とする絶縁体磁器が提供される。
【0010】
本発明において、上記ホウ珪酸系ガラスは、酸化ホウ素、酸化ケイ素、酸化マグネシウム及びアルカリ金属酸化物を含むことが望ましい。MgO−MgAl2 4 と、少なくとも酸化ホウ素(B2 3 )、酸化ケイ素(SiO2 )、酸化マグネシウム(MgO)、アルカリ金属酸化物(Na2 O、K2 O、Li2 Oなど)を含むガラス組成物とを組み合わせることにより、主たる結晶相として、MgAl2 4 結晶相と、Mg3 2 6 及び/またはMg2 2 5 結晶相とを析出させることができ、高いQ値を得ることができる。
【0011】
この場合、前記ホウ珪酸系ガラスは、酸化ホウ素B2 3 換算で15〜65重量%、酸化ケイ素SiO2 換算で8〜50重量%、酸化マグネシウムMgO換算で10〜45重量%、アルカリ金属酸化物R2 O(Rアルカリ金属)換算で0〜20重量%の範囲で含むことが望ましい。
【0012】
ホウ珪酸系ガラス中における酸化ホウ素がB2 3 換算で15重量%より少ないと、系に含まれるMgOに対して酸化ホウ素の量が少なくなり、Mg3 2 6 及び/またはMg2 2 5 結晶相の析出量が少なくなり、高い信頼性及び良好な焼結性を得ることができなくなることがある。
【0013】
また、上記酸化ホウ素の含有割合が65重量%より多いと、ガラスの耐湿性が低下することがある。
ガラス中の酸化ケイ素がSiO2 換算で8重量%より少ないと、ガラスの化学的安定性が低くなるおそれがあり、50重量%より多いと、溶融温度が高くなり、また焼結性が低下することがある。
【0014】
ガラス中の酸化マグネシウムがMgO換算で10重量%より少ないと、結晶化が進まないことがあり、45重量%より多いと、ガラス作製時に結晶化が起こり、焼結性が低下することがある。
【0015】
上記ガラス中のアルカリ金属酸化物は、ガラスの溶融温度を低下させるように作用する。しかしながら、アルカリ金属酸化物の含有割合が20重量%を超えると、Q値を低下させることがある。
【0016】
本発明において、系に含まれる酸化マグネシウムと酸化ホウ素の比を調整することにより、Mg3 2 6 またはMg2 2 5 結晶相を選択的に析出させることができる。すなわち、モル比で、MgO:B2 3 =3:1よりも、酸化マグネシウム(MgO)が過剰であると、Mg3 2 6 結晶相を析出させることができる。
【0017】
他方、MgO:B2 3 =3:1よりも、B2 3 が過剰である場合には、Mg2 2 5 結晶相を選択的に析出させることができる。
また、MgO:B2 3 =3:1付近では、Mg3 2 6 及びMg2 2 5 結晶相が混在することになる。
【0018】
また、上記ホウ珪酸系ガラスは、0〜20重量%の酸化アルミニウムをさらに含んでいることが望ましく、酸化アルミニウムを含有することにより、ガラスの化学的安定性が高められる。もっとも、酸化アルミニウムの上記含有割合が20重量%を超えると、十分な焼結性の得られないことがある。
【0019】
上記ホウ珪酸系ガラスは、30重量%以下の割合で酸化亜鉛を含んでいることが望ましい。酸化亜鉛(ZnO)が上記割合で含有されると、ガラスの溶融温度が低くなり、上記絶縁体磁器をより低い温度における焼成により得ることができる。また、上記酸化亜鉛の含有割合が30重量%を超えると、ガラスの化学的安定性が低下することがある。
【0020】
また、上記ホウ珪酸系ガラスは、0〜10重量%の割合で酸化銅をさらに含んでいることが望ましい。酸化銅(CuO)が含有されることにより、より低温の焼成により、上記絶縁体磁器を得ることができる。また、上記酸化銅の含有割合が10重量%を超えると、Q値が低下することがある。
【0021】
上記MgO−MgAl2 4 系セラミックスと、ホウ珪酸系ガラスとの割合は、重量比で20:80〜80:20の範囲とすることが望ましい。上記セラミックスの含有割合が20重量%以下である場合には、Q値が低くなる傾向があり、80重量%を超えると、900〜1000℃の温度での焼成では、得られた絶縁体磁器が十分に緻密化しないことがある。
【0022】
また、MgO−MgAl2 4 系セラミックスは、xMgO−yMgAl2 4 と重量比で表した場合、x,yが、10≦x≦90、かつ10≦y<90(但し、x+y=100)を満足していることが望ましい。
【0023】
MgOの重量百分率を示すxを10〜90の範囲としたのは、xが90より大きいと、MgOの耐湿性に問題が生じることがあるためである。
また、10より小さいと、1000℃以下で焼成するためには、高価なガラスの添加量が多くなるおそれがあるためである。
【0024】
また、前記焼結体では、5〜80重量%のMgAl2 4 結晶相、5〜70重量%のMg3 2 6 結晶相及び/またはMg2 2 5 結晶相がそれぞれ析出していることが望ましい。このような範囲であれば、高い信頼性、良好な焼結性、十分な機械的強度、高いQ値を得ることができる。MgAl2 4 結晶相の割合が5重量%未満の場合には、絶縁体磁器の強度が低くなることがあり、80重量%を超えると、1000℃以下の焼成では緻密化しないことがある。
【0025】
Mg3 2 6 及び/またはMg2 2 5 結晶相が5重量%未満の場合には、酸化マグネシウム(MgO)と酸化ホウ素(B2 3 )との反応が十分に進まず、焼結性や信頼性が低下し、Q値が低くなることがある。また、Mg3 2 6 及び/またはMg2 2 5 結晶相が70重量%よりも多く析出させるには、高価なガラスの添加量を増やす必要があり、コストが高くつくことになる。
【0026】
なお、本発明においては、上記ガラスとしては、ガラス組成物を700〜1000℃の温度で仮焼することにより得られた混合物を用いてもよい。
また、本発明においては、得られる絶縁体磁器の測定周波数10GHzにおけるQ値は400以上であることが望ましい。10GHzにおけるQ値が400以上の場合には、高周波帯、例えば1GHz以上の周波数域で用いられる回路基板に好適に用いることができる。
【0027】
本発明に係るセラミック多層基板は、本発明に係る絶縁体磁器からなる絶縁性セラミック層を含むセラミック板と、該セラミック板の絶縁性セラミック層内に形成された複数の内部電極とを備える。
【0028】
本発明に係るセラミック積層基板の特定の局面では、前記絶縁性セラミック層の少なくとも片面に、該絶縁性セラミック層よりも誘電率が高い第2のセラミック層が積層されている。
【0029】
本発明に係るセラミック多層基板のさらに特定の局面では、前記複数の内部電極が、前記絶縁性セラミック層の少なくとも一部を介して積層されて積層コンデンサが構成されている。
【0030】
本発明の別の特定の局面では、複数の内部電極が、前記絶縁性セラミック層の少なくとも一部を介して積層されてコンデンサを構成しているコンデンサ用内部電極と、互いに接続されて積層インダクタを構成しているコイル導体とが備えられる。
【0031】
本発明のセラミック電子部品は、本発明に係るセラミック多層基板と、該セラミック多層基板上に実装されており、上記複数の内部電極と共に回路を構成している少なくとも1つの電子部品とを備える。
【0032】
本発明に係るセラミック電子部品の特定の局面では、前記電子部品素子を囲繞するように前記セラミック多層基板に固定されたキャップがさらに備えられる。
該キャップとしては、好ましくは導電性キャップが用いられる。
【0033】
本発明に係るセラミック電子部品の特定の局面では、前記セラミック多層基板の下面にのみ形成された複数の外部電極と、前記外部電極に電気的に接続されており、かつ前記内部電極または電子部品素子に電気的に接続された複数のスルーホール導体がさらに備えられる。
【0034】
本発明に係る積層セラミック電子部品は、本発明に係る絶縁体磁器からなるセラミック焼結体と、前記セラミック焼結体内に配置された複数の内部電極と、前記セラミック焼結体の外表面に形成されており、いずれかの内部電極に電気的に接続されている複数の外部電極とを備えることを特徴とする。
【0035】
本発明に係る積層セラミック電子部品の特定の局面では、前記複数の内部電極がセラミック層を介して重なり合うように配置されており、それによってコンデンサユニットが構成されている。
【0036】
本発明に係る積層セラミック電子部品のさらに特定の局面では、前記複数の内部電極が、前記コンデンサユニットを構成している内部電極に加えて、互いに接続されて積層インダクタユニットを構成している複数のコイル導体を有する。
【0037】
【発明の実施の形態】
以下、先ず、本発明に係る絶縁体磁器についての具体的な実施例を説明し、さらに、本発明に係るセラミック多層基板、セラミック電子部品及び積層セラミック電子部品の構造的な実施例を説明することにより、本発明を明らかにする。
【0038】
原料粉末としてMg(OH)2 とAl2 3 の粉末を用い、これらからなる最終的な焼結体を、各酸化物の重量比で示される下記の組成式
xMgO−yMgAl2 4
で表したとき、前記x,yが
10≦x≦90
10≦y≦90
x+y=100
を満足するように各粉末を秤量し、16時間湿式混合した後、乾燥し、この混合物を1400℃、2時間仮焼した後、粉砕した。
【0039】
上記磁器組成物をセラミック成分として20〜80重量%となるよう秤量し、この粉末と表1に示す組成のガラスとを混合し、適量のバインダを加えて造粒し、これを200MPaの圧力の下で成形して直径12mm×厚さ7mmの円柱成形体を得た。この成形体を大気中900℃〜1000℃で2時間焼成して絶縁体磁器試料を得た。この試料を用いて誘電体共振器法によって10GHzにおける比誘電率、Q値を測定した。実施例の結果を表2に示す。
【0040】
また、別途作製した短冊状の絶縁体磁器試料について、JIS C 2141に準じて3点曲げ試験を行い、抗折強度を評価した。実施例1の試料では290MPaと高い強度を示した。
【0041】
また、上記絶縁体磁器について、粉末XRD(X線回折法)により分析し、MgAl2 4 結晶相、Mg3 2 6 結晶相、及びMg2 2 5 結晶相の存在を測定した。結果を表2に結晶相として示す。
【0042】
表2において、KOはMg3 2 6 を、SPはMgAl2 4 を、SUはMg2 2 5 、MGはMgOを示す。
【0043】
【表1】
Figure 0003680684
【0044】
【表2】
Figure 0003680684
【0045】
また、上記XRDの分析結果の代表例として、試料番号11及び14で得られた絶縁体磁器の回折チャートを下記の図1及び図2に示す。図1及び図2において○印がMgAl2 4 結晶相に基づくピークを、△印がMg3 2 6 結晶相に基づくピークを、×印がMg2 2 5 結晶相に基づくピークであることを示す。
【0046】
表2より以下のことがわかる。先ず、主たる結晶相として、MgAl2 4 結晶相、Mg3 2 6 結晶相及び/またはMg2 2 5 結晶相が析出すると、10GHzにおけるQ値が400以上の試料が得られる。
【0047】
ホウ珪酸系ガラス中に含まれるアルカリ土類金属をMgに限定することで、さらに高いQ値が得られる。
また、ホウ珪酸系ガラスが酸化ホウ素をB2 3 換算で15〜65重量%、酸化ケイ素をSiO2 換算で8〜50重量%、酸化マグネシウムをMgO換算で10〜45重量%、アルカリ金属酸化物を酸化物換算で0〜20重量%含むとさらに高いQ値を示す。
【0048】
ホウ珪酸系ガラスが、0〜20重量%の酸化アルミニウムをさらに含む場合は、高いQ値を示し、かつ、ガラスが化学的安定性を増し取り扱いが容易になる。ホウ珪酸系ガラスが、0〜30重量%の酸化亜鉛をさらに含む場合、さらに高いQ値を示す。
【0049】
ホウ珪酸系ガラスが、0〜10重量%の酸化銅をさらに含む場合は、Q値も高く、焼結性も良いものが得られた。
他方、試料番号30のものは、ガラス添加量が80重量%より多く、焼結体中の非晶質相が多くなり、SUまたはKOが析出していないため、Q値が低下する。
【0050】
また、試料番号31のものは、ガラス添加量が20重量%より少なく、Mg3 2 6 やMg2 2 5 の析出が見られず、MgOが主たる結晶相であるため、1000℃以下の焼成温度では十分緻密化せず、高いQ値を得ることができない。
【0051】
また、試料番号29のものでは、ホウ珪酸系ガラスではなく、ガラスが化学的に不安定であり、シート成形を行うことが困難で、評価用の試料を作製することができない。
【0052】
次に、本発明に係る絶縁体磁器を用いたセラミック多層基板、セラミック電子部品及び積層セラミック電子部品の構造的な実施例を説明する。
図3は、本発明の一実施例としてのセラミック多層基板を含むセラミック電子部品としてのセラミック多層モジュールを示す断面図であり、図4はその分解斜視図である。
【0053】
セラミック多層モジュール1は、セラミック多層基板2を用いて構成されている。
セラミック多層基板2では、本発明に係る絶縁体磁器からなる絶縁性セラミック層3a,3b間に例えばチタン酸バリウムにガラスを加えてなる誘電率の高い誘電性セラミック層4が挟まれている。
【0054】
誘電性セラミック層4内には、複数の内部電極5が誘電性セラミック層4の一部を介して隣り合うように配置されており、それによって積層コンデンサユニットC1,C2が構成されている。
【0055】
また、絶縁性セラミック層3a,3b及び誘電性セラミック層4には、複数のビアホール電極6,6aや内部配線が形成されている。
他方、セラミック多層基板2の上面には、電子部品素子9〜11が実装されている。電子部品素子9〜11としては、半導体デバイス、チップ型積層コンデンサなどの適宜の電子部品素子を用いることができる。上記ビアホール電極6及び内部配線により、これらの電子部品素子9〜11と、コンデンサユニットC1,C2とが電気的に接続されて本実施例に係るセラミック多層モジュール1の回路を構成している。
【0056】
また、上記セラミック多層基板2の上面には、導電性キャップ8が固定されている。導電性キャップ8は、セラミック多層基板2を上面から下面に向かって貫いているビアホール電極6に電気的に接続されている。また、セラミック多層基板2の下面に外部電極7,7が形成されており、外部電極7,7が上記ビアホール電極6,6aに電気的に接続されている。また、他の外部電極については図示を省略しているが、上記外部電極7と同様に、セラミック多層基板2の下面にのみ形成されている。また、他の外部電極は、上述した内部配線を介して、電子部品素子9〜11やコンデンサユニットC1,C2と電気的に接続されている。
【0057】
このように、セラミック多層基板2の下面にのみ外部と接続するための外部電極7を形成することにより、セラミック積層モジュールを、下面側を利用してプリント回路基板などに容易に表面実装することができる。
【0058】
また、本実施例では、キャップ8が導電性材料からなり、外部電極7にビアホール電極6aを介して電気的に接続されているので、電子部品素子9〜11を導電性キャップ8により電磁シールドすることができる。もっとも、キャップ8は、必ずしも導電性材料で構成されている必要はない。
【0059】
本実施例のセラミック多層モジュール1では、上記絶縁性セラミック層3a,3bが、本発明に係る絶縁体磁器を用いているので誘電率が低く、かつQ値も高いので、高周波用途に適したセラミック多層モジュール1を提供することができる。加えて、上記絶縁性セラミック層3a,3bが機械的強度に優れているので、機械的強度においても優れたセラミック多層モジュール1を構成することができる。
【0060】
なお、上記セラミック多層基板2は、周知のセラミック積層一体焼成技術を用いて容易に得ることができる。すなわち、先ず、本発明に係る絶縁体磁器材料を主体とするセラミックグリーンシートを用意し、内部電極5、外部配線及びビアホール電極6,6aなどを構成するための電極パターンを印刷し、積層する。さらに、上下に絶縁性セラミック層3a,3bを形成するためのセラミックグリーンシート上に外部配線及びビアホール電極6,6aを構成するための電極パターンを形成したものを適宜の枚数積層し、厚み方向に加圧する。このようにして得られた積層体を焼成することにより、容易にセラミック多層基板2を得ることができる。
【0061】
積層コンデンサユニットC1,C2では、静電容量を取り出すための厚み方向に隣り合う内部電極5,5間に高誘電率の絶縁性セラミック層が配置されていることになるので、比較的小さな面積の内部電極で大きな静電容量を得ることができ、それによっても小型化を進めることができる。
【0062】
図5〜図7は、本発明の第2の構造的な実施例としての積層セラミック電子部品を説明するための分解斜視図、外観斜視図及び回路図である。
図6に示すこの積層セラミック電子部品20は、LCフィルタである。セラミック焼結体21内に、後述のようにインダクタンスL及び静電容量Cを構成する回路が構成されている。セラミック焼結体21が、本発明に係る絶縁体磁器を用いて構成されている。また、セラミック焼結体21の外表面には、外部電極23a,23b,24a,24bが形成されており、外部電極23a,23b,24a,24b間には、図7に示すLC共振回路が構成されている。
【0063】
次に、上記セラミック焼結体21内の構成を、図5を参照しつつ製造方法を説明することにより明らかにする。
まず、本発明に係る絶縁体磁器材料に、有機ビヒクルを添加し、セラミックスラリーを得る。このセラミックスラリーを、適宜のシート成形法により形成し、セラミックグリーンシートを得る。このようにして得られたセラミックグリーンシートを乾燥した後所定の大きさに打ち抜き、矩形のセラミックグリーンシート21a〜21mを用意する。
【0064】
次に、セラミックグリーンシート21a〜21mに、ビアホール電極28を構成するための貫通孔を必要に応じて形成する。さらに、導電ペーストをスクリーン印刷することにより、コイル導体26a,26b、コンデンサ用内部電極27a〜27c、コイル導体26c,26dを形成すると共に、上記ビアホール28用貫通孔に導電ペーストを充填し、ビアホール電極28を形成する。
【0065】
しかる後、セラミックグリーンシート21a〜21mを図示の向きに積層し、厚み方向に加圧し積層体を得る。
得られた積層体を焼成し、セラミック焼結体21を得る。
【0066】
上記のようにして得られたセラミック焼結体21に、図6に示したように外部電極23a〜24bを、導電ペーストの塗布・焼き付け、蒸着、メッキもしくはスパッタリングなどの薄膜形成法等により形成する。このようにして、積層セラミック電子部品20を得ることができる。
【0067】
図5から明らかなように、コイル導体26a,26bにより、図7に示すインダクタンスユニットL1が、コイル導体26c,26dによりインダクタンスユニットL2が構成され、内部電極27a〜27cによりコンデンサCが構成される。
【0068】
本実施例の積層セラミック電子部品20では、上記のようにLCフィルタが構成されているが、セラミック焼結体21が本発明に係る絶縁体磁器を用いて構成されているので、第1の実施例のセラミック多層基板2と同様に、低温焼成により得ることができ、従って内部電極としての上記コイル導体26a〜26cやコンデンサ用内部電極27a〜27cとして、銅、銀、金などの低融点金属を用いてセラミックスと一体焼成することができる。加えて、比誘電率が高く、かつ高周波におけるQ値が高く、高周波用途に適したLCフィルタを構成することができる。また、上記絶縁体磁器の機械的強度が高いため、機械的強度においても優れたLCフィルタを提供することができる。
【0069】
【発明の効果】
本発明に係る絶縁体磁器では、MgO−MgAl2 4 系セラミックスとホウ珪酸系ガラスとを混合・焼成してなる絶縁体磁器において、主たる結晶相として、MgAl2 4 結晶相と、Mg3 2 6 結晶相及びMg2 2 5 結晶相のうち少なくとも1種の結晶相とが析出されているので、1000℃以下の低温の焼成で得ることができ、Q値が高くかつ機械的強度に優れた絶縁体磁器を提供することが可能となる。従って、CuやAgなどの低抵抗でありかつ安価な金属を共焼結することができるので、セラミック多層基板や積層セラミック電子部品において、内部電極材料としてこれらの金属を用いることができる。よって、機械的強度が高く、高いQ値を有し、さらに安価なセラミック多層基板や積層セラミック電子部品を提供することが可能となる。
【0070】
上記ホウ珪酸系ガラスが、酸化ホウ素、酸化ケイ素、酸化マグネシウム及びアルカリ金属酸化物を含む場合には、主たる結晶相として、MgAl2 4 結晶相と、Mg3 2 6 結晶相及び/またはMg2 2 5 結晶相とがより確実に析出し、高いQ値を得ることができる。
【0071】
上記ホウ珪酸系ガラスが、酸化ホウ素、酸化ケイ素、酸化マグネシウム及びアルカリ金属酸化物を上記特定の割合で含む場合には、機械的強度に優れ、かつQ値の高い絶縁体磁器をより安定に提供することができる。
【0072】
上記ホウ珪酸系ガラスが、酸化アルミニウムを20重量%の割合で含む場合には、ホウ珪酸系ガラスの化学的安定性が高められ、1000℃以下の低温焼成で本発明に係る絶縁体磁器をより安定に得ることができる。
【0073】
上記ホウ珪酸系ガラスが30重合%以下の割合で酸化亜鉛を含む場合には、ガラスの溶融温度が下がり、より一層低温の焼成で得られる絶縁体磁器を得ることができる。
【0074】
ホウ珪酸系ガラスが、10重量%以下の割合で酸化銅を含む場合には、Q値の低下を招くことなく、より低温の焼成で本発明に係る絶縁体磁器を得ることができる。
【0075】
MgO−MgAl2 4 系セラミックスとホウ珪酸系ガラスとの重量比が、20:80〜80:20の範囲であれば、Q値が高く、1000℃以下の低温焼成で十分に緻密化され得る絶縁体磁器を提供することができる。
【0076】
MgO−MgAl2 4 系セラミックスが、xMgO−yMgAl2 4 と表された場合、xが10〜90、yが10〜90の範囲にある場合、1000℃以下の低温焼成で十分に緻密な絶縁体磁器を得ることができ、ガラス添加量を必要以上に多くせずとも焼成でき、高いQ値を確実に得ることができる。
【0077】
本発明において、絶縁体磁器が、5〜80重量%のMgAl2 4 結晶相と、5〜70重量%のMg3 2 6 結晶相及び/またはMg2 2 5 結晶相がそれぞれ析出している場合には、焼結性が良好であり、信頼性に優れた絶縁体磁器を提供することができる。
【0078】
本発明に係るセラミック多層基板は、本発明に係る絶縁体磁器からなる絶縁性セラミック層を含むセラミック板を備えるので、低温で焼成でき、内部電極構成材料としてAgやCuなどの低抵抗であり、かつ安価な金属を用いることができる。しかも、該絶縁性セラミック層は、機械的強度が高く、かつQ値が高いので、高周波用途に適したセラミック多層基板を提供し得る。
【0079】
なお、上記第1,第2の構造的実施例では、セラミック多層モジュール1及びLCフィルタを構成する積層セラミック電子部品20を例にとり説明したが、本発明に係るセラミック電子部品及び積層セラミック電子部品はこれらの構造に限定されるものではない。すなわち、マルチチップモジュール用セラミック多層基板、ハイブリッドIC用セラミック多層基板などの各種セラミック多層基板、あるいはこれらのセラミック多層基板に電子部品素子を搭載した様々なセラミック電子部品、さらに、チップ型積層コンデンサやチップ型積層誘電体アンテナなどの様々なチップ型積層電子部品に適用することができる。
【0080】
セラミック多層基板において、絶縁性セラミック層の少なくとも片面に、該絶縁性セラミック層よりも高誘電率の第2のセラミック層が積層されている場合には、第2のセラミック層の組成及び積層形態を工夫することにより、強度や耐環境特性を、要求に応じて適宜調整することができる。
【0081】
複数の内部電極が絶縁性セラミック層の少なくとも一部を介して積層されて積層コンデンサが構成されている場合には、本発明に係る絶縁体磁器の誘電率が低く、Q値が高いので、高周波用途に適している。
【0082】
さらに、本発明に係る絶縁体磁器は機械的強度が高いので、機械的強度に優れた積層コンデンサを構成することができる。
複数の内部電極が積層コンデンサを構成する複数の内部電極と、互いに接続されて積層インダクタを構成する複数のコイル導体とを有する場合には、本発明に係る絶縁体磁器が上記のように誘電率が低く、高周波で高いQ値を有し、機械的強度が高いので、高周波用途に適した小型のLC共振回路を容易に構成することができる。
【0083】
本発明に係るセラミック多層基板上に少なくとも1つの電子部品素子が積層された本発明に係るセラミック電子部品では、上記電子部品素子とセラミック多層基板内の回路構成とを利用して、高周波用途に適した、小型の様々なセラミック電子部品を提供することができる。
【0084】
電子部品素子を囲繞するようにセラミック多層基板にキャップが固定されている場合には、キャップにより電子部品素子を保護することができ、耐湿性等に優れたセラミック電子部品を提供することができる。
【0085】
キャップとして導電性キャップを用いた場合には、囲繞されている電子部品素子を電磁シールドすることができる。
セラミック多層基板の下面にのみ外部電極が形成されている場合には、プリント回路基板などにセラミック多層基板の下面側から容易に表面実装することができる。
【0086】
本発明に係る積層セラミック電子部品では、本発明に係る絶縁体磁器内に複数の内部電極が形成されているので、低温で焼成でき、内部電極構成材料としてAgやCuなどの低抵抗でありかつ安価な金属を用いることができる。しかも、絶縁体磁器においては、誘電率が低く、Q値が高いので、高周波用途に適した積層コンデンサを提供し得る。また、上記絶縁体磁器は機械的強度が高いので、機械的強度に優れた積層コンデンサを構成することができる。
【0087】
本発明に係る積層セラミック電子部品において、複数の内部電極が積層コンデンサを構成している場合には、本発明に係る絶縁体磁器の誘電率が低く、Q値が高いので、高周波用途に適している。
【0088】
本発明に係る積層セラミック電子部品において、複数の内部電極が、積層コンデンサを構成している内部電極と、積層インダクタを構成しているコイル導体とを有する場合には、本発明に係る絶縁体磁器が、機械的強度に優れており、上記のように誘電率が低く、高周波で高いQ値を有するので、機械的強度が高く、高周波用途に適した小型のLC共振回路を容易に構成することができる。
【図面の簡単な説明】
【図1】本発明の実施例としての試料番号11の絶縁体磁器のXRDスペクトルを示す図。
【図2】本発明の実施例としての試料番号14の絶縁体磁器のXRDスペクトルを示す図。
【図3】本発明の一実施例としてのセラミック多層基板を用いたセラミック電子部品としてのセラミック積層モジュールを示す縦断面図。
【図4】図3に示したセラミック多層モジュールの分解斜視図。
【図5】本発明の第2の実施例の積層セラミック電子部品を製造するのに用いられたセラミックグリーンシート及びその上に形成されている電極パターンを説明するための分解斜視図。
【図6】本発明の第2の実施例に係る積層セラミック電子部品を示す斜視図。
【図7】図6に示した積層セラミック電子部品の回路構成を示す図。
【符号の説明】
1…セラミック積層モジュール
2…セラミック多層基板
3a,3b…絶縁性セラミック層
4…第2のセラミック層としての誘電性セラミック層
5,5…内部電極
6,6a…ビアホール電極
7…外部電極
8…導電性キャップ
9〜11…電子部品素子
20…積層セラミック電子部品
21…セラミック焼結体
23a,23b,24a,24b…外部電極
26a〜26d…コイル導体
27a〜27c…コンデンサ用内部電極

Claims (20)

  1. MgO−MgAl2 4 系セラミックスとホウ珪酸系ガラスとを混合・焼成してなる絶縁体磁器であって、主たる結晶相として、MgAl2 4 結晶相と、Mg3 2 6 結晶相及びMg2 2 5 結晶相の少なくとも1種とが析出していることを特徴とする、絶縁体磁器。
  2. 前記ホウ珪酸系ガラスが、酸化ホウ素、酸化ケイ素、酸化マグネシウム及びアルカリ金属酸化物を含む、請求項1に記載の絶縁体磁器。
  3. 前記ホウ珪酸系ガラスが、酸化ホウ素をB2 3 換算で15〜65重量%、酸化ケイ素をSiO2 換算で8〜50重量%、酸化マグネシウムをMgO換算で10〜45重量%及びアルカリ金属酸化物を酸化物換算で0〜20重量%含む、請求項2に記載の絶縁体磁器。
  4. 前記ホウ珪酸系ガラスが、20重量%以下の割合で酸化アルミニウムをさらに含む、請求項2または3に記載の絶縁体磁器。
  5. 前記ホウ珪酸系ガラスが、30重量%以下の割合で酸化亜鉛をさらに含む、請求項2〜4のいずれかに記載の絶縁体磁器。
  6. 前記ホウ珪酸系ガラスが、10重量%以下の割合で酸化銅をさらに含む、請求項2〜5のいずれかに記載の絶縁体磁器。
  7. 前記MgO−MgAl2 4 系セラミックスと前記ホウ珪酸系ガラスとが、重量比で20:80〜80:20の割合で配合されている、請求項1〜6のいずれかに記載の絶縁体磁器。
  8. 前記MgO−MgAl2 4 系セラミックスを、xMgO−yMgAl2 4 と表した場合、重量比でx,yが、それぞれ、10≦x≦90かつ10≦y≦90(但し、x+y=100)を満足する、請求項1〜7のいずれかに記載の絶縁体磁器。
  9. 5〜80重量%のMgAl2 4 結晶相、5〜70重量%のMg3 2 6 結晶相及び/またはMg2 2 5 結晶相がそれぞれ析出されている、請求項1〜8のいずれかに記載の絶縁体磁器。
  10. 請求項1〜9のいずれかに記載の絶縁体磁器からなる絶縁性セラミック層を含むセラミック板と、
    前記セラミック板の絶縁性セラミック層内に形成された複数の内部電極とを備えることを特徴とする、セラミック多層基板。
  11. 前記絶縁性セラミック層の少なくとも片面に、該絶縁性セラミック層よりも誘電率が高い第2のセラミック層が積層されている、請求項10に記載のセラミック多層基板。
  12. 前記複数の内部電極が、前記絶縁性セラミック層の少なくとも一部を介して積層されて積層コンデンサが構成されている、請求項10または11に記載のセラミック多層基板。
  13. 複数の内部電極が、前記絶縁性セラミック層の少なくとも一部を介して積層されてコンデンサを構成しているコンデンサ用内部電極と、互いに接続されて積層インダクタを構成しているコイル導体とを備える、請求項11または12に記載のセラミック多層基板。
  14. 請求項11〜13のいずれかに記載のセラミック多層基板と、
    前記セラミック多層基板上に実装されており、前記複数の内部電極と共に回路を構成している少なくとも1つの電子部品素子とを備えることを特徴とする、セラミック電子部品。
  15. 前記電子部品素子を囲繞するように前記セラミック多層基板に固定されたキャップをさらに備える、請求項14に記載のセラミック電子部品。
  16. 前記キャップが導電性キャップである、請求項15に記載のセラミック電子部品。
  17. 前記セラミック多層基板の下面にのみ形成された複数の外部電極と、
    前記外部電極に電気的に接続されており、かつ前記内部電極または電子部品素子に電気的に接続された複数のスルーホール導体をさらに備えることを特徴とする、請求項14〜16のいずれかに記載の電子部品。
  18. 請求項1〜9のいずれかに記載の絶縁体磁器からなるセラミック焼結体と、
    前記セラミック焼結体内に配置された複数の内部電極と、
    前記セラミック焼結体の外表面に形成されており、いずれかの内部電極に電気的に接続されている複数の外部電極とを備えることを特徴とする、積層セラミック電子部品。
  19. 前記複数の内部電極がセラミック層を介して重なり合うように配置されており、それによってコンデンサユニットが構成されている、請求項18に記載の積層セラミック電子部品。
  20. 前記複数の内部電極が、前記コンデンサユニットを構成している内部電極に加えて、互いに接続されて積層インダクタユニットを構成している複数のコイル導体を有する、請求項19に記載の積層セラミック電子部品。
JP2000060800A 2000-03-06 2000-03-06 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品 Expired - Fee Related JP3680684B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000060800A JP3680684B2 (ja) 2000-03-06 2000-03-06 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
US09/789,116 US6403199B2 (en) 2000-03-06 2001-02-20 Insulating ceramic, multilayer ceramic substrate, ceramic electronic parts and laminated ceramic electronic parts
GB0104704A GB2360036B (en) 2000-03-06 2001-02-26 Insulating ceramic multilayer ceramic substrate ceramic electronic parts and laminated ceramic electronic parts
CNB011083794A CN1196658C (zh) 2000-03-06 2001-03-06 绝缘陶瓷、多层陶瓷基片和层叠的陶瓷电子部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000060800A JP3680684B2 (ja) 2000-03-06 2000-03-06 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2001247360A JP2001247360A (ja) 2001-09-11
JP3680684B2 true JP3680684B2 (ja) 2005-08-10

Family

ID=18581052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000060800A Expired - Fee Related JP3680684B2 (ja) 2000-03-06 2000-03-06 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品

Country Status (4)

Country Link
US (1) US6403199B2 (ja)
JP (1) JP3680684B2 (ja)
CN (1) CN1196658C (ja)
GB (1) GB2360036B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339203A (ja) * 2000-05-29 2001-12-07 Murata Mfg Co Ltd デュアルモード・バンドパスフィルタ
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
GB2365007B (en) 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
JP3680713B2 (ja) * 2000-07-21 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
GB2371775B (en) * 2000-12-19 2002-12-31 Murata Manufacturing Co Composite multilayer ceramic electronic parts and method of manfacturing the same
US6844278B2 (en) * 2001-09-18 2005-01-18 Aem, Inc. Dense lead-free glass ceramic for electronic devices
CA2359347A1 (en) * 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
JP3843912B2 (ja) 2001-10-22 2006-11-08 株式会社村田製作所 多層回路基板用ガラスセラミック材料および多層回路基板
WO2003100846A2 (de) 2002-05-23 2003-12-04 Schott Ag Glasmaterial für hochfrequenzanwendungen
JP3093578U (ja) * 2002-10-22 2003-05-16 アルプス電気株式会社 多層回路基板
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
EP1962342A4 (en) 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
JP4279869B2 (ja) * 2006-12-26 2009-06-17 Tdk株式会社 多層セラミックス基板
TWI328413B (en) * 2007-02-14 2010-08-01 Advanced Semiconductor Eng A device for impedance matching on substrate
EP2214181B1 (en) * 2007-12-26 2016-04-13 Murata Manufacturing Co. Ltd. Laminated electronic component and electronic component module provided with the same
KR20120007027A (ko) * 2009-04-02 2012-01-19 바스프 에스이 절연 기판을 갖는 열전 모듈
TWI471884B (zh) * 2012-10-09 2015-02-01 Murata Manufacturing Co Laminated ceramic electronic parts and manufacturing method thereof
KR101951622B1 (ko) * 2014-11-10 2019-03-29 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 소결 세라믹 부품 및 이의 형성 방법
WO2016094140A1 (en) * 2014-12-10 2016-06-16 Suzhou Qing Xin Fang Electronics Technology Co., Ltd. Methods and devices of laminated integrations of semiconductor chips, magnetics, and capacitance
JP6578719B2 (ja) 2015-04-14 2019-09-25 Tdk株式会社 コイルとコンデンサを含む積層複合電子部品
KR20170034712A (ko) * 2015-09-21 2017-03-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP6809600B2 (ja) * 2017-04-03 2021-01-06 株式会社村田製作所 高周波モジュール
CN111747731B (zh) * 2019-03-26 2022-02-08 中国科学院上海硅酸盐研究所 一种氧化镁基超高压介质陶瓷及其制备方法
CN112592160B (zh) * 2020-12-23 2022-05-24 嘉兴佳利电子有限公司 一种复相低温共烧陶瓷材料及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899340A (en) * 1973-11-29 1975-08-12 Corning Glass Works High elastic modulus glass-ceramic articles
US4355114A (en) * 1979-11-05 1982-10-19 Rca Corporation Partially devitrified porcelain containing BaO.2MgO.2SiO2 and 2MgO.B2 O3 crystalline phases obtained from alkali metal free divalent metal oxide borosilicate glass
JPS60113984A (ja) 1983-11-25 1985-06-20 富士通株式会社 セラミック回路基板
US5256470A (en) * 1990-10-11 1993-10-26 Aluminum Company Of America Crystal growth inhibitor for glassy low dielectric inorganic composition
US5079194A (en) * 1990-10-11 1992-01-07 Aluminum Company Of America Crystal growth inhibitor for glassy low dielectric inorganic composition
JP3096136B2 (ja) 1992-02-22 2000-10-10 日本山村硝子株式会社 低温焼成基板用ガラス組成物およびそれから得られる基板
EP1014443A4 (en) * 1996-09-20 2001-02-07 Tdk Corp PASSIVE ELECTRONIC COMPONENTS, INTEGRATED CIRCUIT ELEMENTS, AND DISC
JP3687443B2 (ja) 1999-10-12 2005-08-24 株式会社村田製作所 低温焼成セラミック組成物及びセラミック多層基板

Also Published As

Publication number Publication date
GB2360036B (en) 2002-01-23
CN1196658C (zh) 2005-04-13
GB0104704D0 (en) 2001-04-11
JP2001247360A (ja) 2001-09-11
US20010026864A1 (en) 2001-10-04
GB2360036A (en) 2001-09-12
CN1319571A (zh) 2001-10-31
US6403199B2 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
JP3680713B2 (ja) 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP3680684B2 (ja) 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP5056528B2 (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
JP3680683B2 (ja) 絶縁体磁器組成物
JP3680765B2 (ja) 誘電体磁器組成物
KR100434415B1 (ko) 절연성 세라믹 조성물
JP5761341B2 (ja) ガラスセラミック組成物
JP3680715B2 (ja) 絶縁体磁器組成物
JP2001114554A (ja) 低温焼成セラミック組成物及びセラミック多層基板
JP3903781B2 (ja) 複合積層セラミック電子部品及びその製造方法
US6642167B1 (en) Dielectric ceramic composition, monolithic ceramic substrate, ceramic electronic component, and monolithic ceramic electronic component
JP3697975B2 (ja) 誘電体磁器組成物、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP3680714B2 (ja) 絶縁体磁器組成物
JP2003212648A (ja) 絶縁体磁器、セラミック多層基板、セラミック電子部品、および積層セラミック電子部品
JP2001139373A (ja) 誘電体磁器組成物、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP2002068832A (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JPH11163534A (ja) 低温焼成多層基板
JP2002185147A (ja) 複合積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130527

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130527

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees