JP3672391B2 - ポテンショメータによる変位検出回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、ポテンショメータによる変位検出回路に関し、詳しくは、角度や長さ等の変化する可動機構等に取り付けられたポテンショメータに対して電圧を印加し可動端子に発生する電圧に基づいてその角度等の変位を電圧信号として検出するための変位検出回路について、ポテンショメータと変位検出回路との間の配線などに発生した断線および短絡・地絡を検出するための改良に関する。
【０００２】
【従来の技術】
従来、ポテンショメータによる変位検出回路として、特開昭５７−１４１５６６号公報や、特開昭６３−１６３４６６号公報、特開平５−９９９９７号公報などに記載されたものが知られている。これは、図１１に変位検出回路２０として示したが、ポテンショメータ１０の両固定端子１１，１２に向けて（両側に直列接続のバイアス抵抗２１，２２を介在させて間接的に）一定電圧Ｖａを印加する定電圧出力回路を具備し、ポテンショメータ１０の可動端子１３の電圧Ａに基づいて変位を検出するものである。
【０００３】
なお、電圧Ａのラインから変位検出信号Ｂに至る検出信号のラインには、ノイズ除去や信号伝送能力確保のために、抵抗Ｒ１・コンデンサＣ１やオペアンプ２４ａからなる増幅回路２４が介挿されている。また、固定端子１２の断線検出を可能とするためにバイアス抵抗２１が固定端子１１に至る電圧Ｖａのラインへ直列に挿入接続され、固定端子１１の断線検出を可能とするためにバイアス抵抗２２が固定端子１２から接地ＧＮＤへ至るラインへ直列に挿入接続され、可動端子１３の断線検出を可能とするために電圧Ａのラインと接地ＧＮＤとの間にも抵抗２３が介挿されている。この抵抗２３はポテンショメータ１０により発生する電圧Ａに影響を与えないように抵抗値が十分大きいものとなっている。
【０００４】
このような構成の変位検出回路では、ポテンショメータ１０と変位検出回路２０との間の配線状態等に異常が無ければ、バイアス抵抗２１の介在によって固定端子１１の電圧は電圧Ｖａよりも低い電圧ＵＬとなり、バイアス抵抗２２の介在によって固定端子１２の電圧は接地ＧＮＤよりも高い電圧ＬＬとなり、電圧Ａおよび変位検出信号Ｂの採りうる範囲は、電圧ＬＬ〜電圧ＵＬに限定される（図１２のグラフａ参照）。
【０００５】
これに対し、固定端子１１や可動端子１３が断線すると電圧Ａが接地電圧ＧＮＤとなり（図１２のグラフｂ参照）、固定端子１２が断線すると電圧Ａが電圧Ｖａとなり（図１２のグラフｃ参照）、いずれも限界を超えることとなる。
そこで、変位検出信号Ｂが正常範囲から外れたときに異常検出信号Ｃを有意とする異常検出回路２５を付加することで容易に、しかもコンパレータ等で変位検出信号Ｂと電圧ＬＬ，ＵＬ（有効範囲設定時は電圧ＬＢ，ＵＢ）とを比較する程度の簡易な構成の回路で、ポテンショメータの端子の断線による異常を検出することができるようになっている。
【０００６】
なお、固定端子１１あるいは可動端子１３の単独での断線の他に、固定端子１２の単独断線以外の複数断線や、固定端子１２の単独地絡以外の単独または複数地絡の場合も、電圧Ａが接地電圧ＧＮＤとなるので（図１２のグラフｂ，図１３の一覧表を参照）、これらの場合も異常検出が可能である。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来のポテンショメータによる変位検出回路では、固定端子１２の単独地絡（図１２のグラフｄ参照）、固定端子１１と固定端子１２との短絡および固定端子１１と固定端子１２と可動端子１３との短絡（図１２のグラフｅ参照）、固定端子１２と可動端子１３との短絡（図１２のグラフｆ参照）、固定端子１１と可動端子１３との短絡（図１２のグラフｇ参照）の場合には、可動範囲の一部または全部で電圧Ａが電圧ＬＬ〜電圧ＵＬの正常範囲に重なってしまう。このことは、ポテンショメータの可動端子の可動範囲よりも狭いところに有効範囲を設定し、この範囲に正常範囲を限定した場合でも（図１２におけるハッチング部分，電圧ＬＢ〜電圧ＵＢ参照）、完全に回避することはできない。
【０００８】
このため、断線についての異常検出は確実であっても、短絡や地絡についての異常検出は確実とは言えない。かかる従来の変位検出回路を用いたのでは、短絡や地絡によって誤った変位を検出することから、例えば可動機構の変位を検出しそれをフィードバックして自動制御するようなシステムに用いた場合、誤った入力に基づいて誤った制御出力を出す可能性があり、不都合である。
そこで、断線ばかりか短絡や地絡による異常も確実に検出可能とすることが課題となる。
【０００９】
もっとも、特公平３−３３２３５号公報に記載の如く除算回路を設けたり又は除算のプログラム処理を行ったのでは、回路規模やコンピュータ処理負担の増大を招くこととなり、コスト面等の観点からは、好ましくない。
そこで、回路の具現化に際しては、除算回路や発振回路などの付加を必要としない簡素なものにすることも、さらなる課題となる。
【００１０】
この発明は、このような課題を解決するためになされたものであり、断線に加えて短絡による異常も検出可能なポテンショメータによる変位検出回路を簡素な構成で実現することを目的とする。
【００１１】
【課題を解決するための手段】
このような課題を解決するために発明された第１乃至第３の解決手段について、その構成および作用効果を以下に説明する。
【００１２】
［第１の解決手段］
第１の解決手段のポテンショメータによる変位検出回路は（、出願当初の請求項１に記載の如く）、ポテンショメータの両固定端子に向けて一定電圧を印加する定電圧出力回路を具備し、前記ポテンショメータの可動端子の電圧に基づいて（角度や長さ，位置，距離等の）変位を検出するポテンショメータによる変位検出回路において、前記定電圧出力回路の出力電流を検出する電流検出手段と、前記出力電流の正常／短絡異常を画する所定の閾値と前記電流検出手段の検出値とを比較する比較手段とを備えたことを特徴とするものである。
【００１３】
ここで、上記の「両固定端子に向けて」とは、「ポテンショメータの両固定端子に対して直接に」の他に、「一方の又は双方の固定端子へのラインにバイアス抵抗を介在させてこれらに」も含む意味である。
また、上記の「出力電流の正常／短絡異常を画する所定の閾値」とは、ポテンショメータと変位検出回路との接続状態が正常な状態にあるときの出力電流に対応した検出値と、ポテンショメータの何れかの端子が短絡または地絡した異常な状態にあるときの出力電流に対応した検出値とを画するように設定された閾値を意味する。
【００１４】
このような第１の解決手段のポテンショメータによる変位検出回路にあっては、電流検出手段によって定電圧出力回路の出力電流が検出される。この電流は、ポテンショメータの端子について短絡および地絡が発生すると、定電圧出力回路に対する負荷抵抗が小さくなるので、増加する。そこで、出力電流の正常／短絡異常を画する電流値が存在する。そして、この電流値に対応した所定の閾値に対して電流検出手段の検出値が比較手段によって比較される。
【００１５】
これにより、除算等を行わなくても、比較処理程度の単純な処理だけで容易に、検出変位と比較手段の比較結果との何れか一方または双方に基づきポテンショメータの端子接続の断線状態に加えて短絡・地絡状態をも異常として検出することが可能となる。
したがって、この発明によれば、断線に加えて短絡による異常も検出可能なポテンショメータによる変位検出回路を簡素な構成で実現することができる。
【００１６】
［第２の解決手段］
第２の解決手段のポテンショメータによる変位検出回路は（、出願当初の請求項２に記載の如く）、上記の第１解決手段のポテンショメータによる変位検出回路であって、前記定電圧出力回路は、オペアンプを用いたボルテージフォロワであり、前記電流検出手段は、前記オペアンプの出力端子と前記ボルテージフォロワの出力端子との間に介挿された電流検出抵抗であることを特徴とする。
【００１７】
このような第２の解決手段のポテンショメータによる変位検出回路にあっては、電流検出抵抗の両端子間に出力電流に比例した電圧が発生するが、電流検出抵抗のポテンショメータ側端子の電圧が一定電圧に制御されるので、電流検出抵抗のオペアンプ側端子には、出力電流に比例した電圧にその一定電圧が加えられた電圧が発生する。そこで、予めその一定電圧に対応した分だけ後段の比較手段への所定の閾値をオフセットさせておくことで、短絡・地絡状態を異常として検出することができる。
【００１８】
これにより、出力電流に比例した電圧を厳密に得るために電流検出抵抗両端の電位差を算出する減算回路等を設けるといった直截的な回路よりも、簡素な回路で済ませることができる。
したがって、この発明によれば、回路構成を一層簡素にすることができる。
【００１９】
［第３の解決手段］
第３の解決手段のポテンショメータによる変位検出回路は（、出願当初の請求項３に記載の如く）、上記の第２解決手段のポテンショメータによる変位検出回路であって、前記比較手段は、前記所定の閾値に対応した所定電圧と前記オペアンプの出力電圧とを入力とするオープンコレクタ出力のコンパレータを具備し、このコンパレータの出力ラインが変位の検出信号のラインに（ワイヤードＯＲ）接続されていることを特徴とする。
【００２０】
このような第３の解決手段のポテンショメータによる変位検出回路にあっては、ポテンショメータの端子について短絡や地絡が発生した場合、断線の場合と同様に、変位の検出値が正常範囲を超えることとなる。
これにより、断線に加えて短絡による異常も検出することが、変位の検出値を監視するだけで、可能となる。
したがって、この発明によれば、変位検出回路ばかりか後段の異常検出回路等も簡素な構成で済ませることができる。
【００２１】
【発明の実施の形態】
このような解決手段で達成された本発明のポテンショメータによる変位検出回路について、これを実施するための形態を説明する。
【００２２】
［第１の実施の形態］
本発明の第１の実施形態は、上述した解決手段のポテンショメータによる変位検出回路であって、前記所定の閾値は、前記ポテンショメータの可動端子の可動範囲よりも狭く設定された有効範囲に基づき、前記ポテンショメータの固定端子と可動端子とが短絡しているときの前記電流検出手段の検出値が前記有効範囲において採りうる値と、正常時の前記電流検出手段の検出値との間の値になるように設定されていることを特徴とする。
【００２３】
可動端子が可動範囲の上限・下限位置の固定端子に達した動作異常状態では、可動端子と固定端子との端子接続が短絡した端子接続異常状態とそうではない端子接続正常状態とを峻別し難い場合があったが、上記のような有効範囲および閾値の設定により、これらを纏めて異常検出することができる。また、有効範囲の設定により、出力電流の正常／短絡異常を画する所定の閾値を、バイアス抵抗の有無に拘わらず、確実に選定・設定することができる。
【００２４】
［第２の実施の形態］
本発明の第２の実施形態は、上述した解決手段または実施形態のポテンショメータによる変位検出回路であって、前記の検出した変位と前記比較手段の比較結果との何れか一方または双方に基づき前記ポテンショメータの端子接続の断線状態に加えて短絡・地絡状態をも異常として検出する異常検出手段を備えたことを特徴とする。
これにより、発振回路や除算回路等を含まない簡易な回路でも、変位検出回路さらにはこれを用いたシステム等の信頼性向上を達成することができる。
【００２５】
［第３の実施の形態］
本発明の第３の実施形態は、上述した第３の解決手段のポテンショメータによる変位検出回路であって、検出した変位の値（のみ）に基づき前記ポテンショメータの端子接続の断線状態に加えて短絡・地絡状態をも異常として検出する異常検出手段を備えたことを特徴とする。
これにより、変位の検出値を比較判定によって監視するだけの従来の異常検出回路をそのまま用いた場合でも、変位検出回路の信頼性向上を達成することができる。
【００２６】
［第４の実施の形態］
本発明の第４の実施形態は、上述した解決手段または実施形態のポテンショメータによる変位検出回路であって、前記ポテンショメータは、その可動端子の可動範囲が全抵抗範囲よりも狭いものであることを特徴とする。
このようなポテンショメータとの組み合わせにより、可動端子が可動範囲の上限・下限に達した動作異常状態のときでも端子接続正常状態では可動端子の電圧が固定端子の電圧に一致することがないので、端子接続異常状態，特に端子の短絡・地絡状態を、上記の如き動作異常状態から区分して明確に検出することができる。
【００２７】
【実施例】
本発明のポテンショメータによる変位検出回路の第１実施例について、その具体的な構成を、図面を引用して説明する。図１は、その回路図であり、従来例における図１１に対応する。
【００２８】
このポテンショメータによる変位検出回路１００は、ポテンショメータ１０の端子１１，１２，１３の短絡・地絡時に変位検出信号Ｂが電圧Ａと異なる値になるように、図１１の変位検出回路２０に対して、オペアンプ１０１を主体にしたボルテージフォロワ（定電圧出力回路）と、抵抗１０２（電流検出手段）と、コンパレータ１０３（比較手段）とが付加されたものである。
【００２９】
オペアンプ１０１は、非反転入力端子が抵抗Ｒ２を介して基準電圧Ｖａのラインに接続され、反転入力端子が抵抗Ｒ３を介して抵抗２１の電圧印加側端子に接続されている。また、電流検出抵抗１０２は、一端がオペアンプ１０１の出力端子に接続され、他端が抵抗２１の電圧印加側端子に接続されている。そして、オペアンプ１０１は、ポテンショメータ１０の両固定端子１１，１２に向けて一定電圧Ｖａを印加するボルテージフォロワとして動作し、抵抗１０２は、オペアンプ１０１の出力電流に対応した電圧Ｄをオペアンプ１０１の出力端子側に発生させるようになっている。なお、抵抗１０２には、オペアンプ１０１の出力電流が過大となるのを阻止して出力短絡時におけるオペアンプ１０１の破損を防止する働きもある。
【００３０】
コンパレータ１０３は、オープンコレクタ出力のコンパレータであり、反転入力端子が抵抗Ｒ４を介して電圧Ｄのラインに接続され、非反転入力端子が抵抗Ｒ５を介して所定電圧Ｖｂのラインに接続され、出力端子がオペアンプ２４ａの非反転入力端子に接続されている。電圧Ｖｂは、出力電流の正常／短絡異常を画する所定の閾値に対応して設定されたものであり、その具体的な選定については後述する。また、オペアンプ２４ａは信号増幅等のために変位の検出信号のラインに挿入されたものであり、その非反転入力端子は電圧Ａ側の挿入接続部位に該当するので、コンパレータ１０３は、出力ラインが変位の検出信号のラインにワイヤードＯＲで接続されたものとなっている。
【００３１】
これによって、コンパレータ１０３は、電圧Ｖｂと電圧Ｄとを比較して、電圧Ｄが電圧Ｖｂを上回ったとき、強制的にオペアンプ２４ａの入力電圧を接地電圧ＧＮＤにするようになっている。
なお、抵抗Ｒ２〜Ｒ５は、電流制限用抵抗であり、通常、高抵抗値のものが用いられる。
【００３２】
この第１実施例のポテンショメータによる変位検出回路について、その使用態様及び動作を、図面を引用して説明する。図２は、縦軸にポテンショメータの可動端子１３の摺動位置をとり横軸に可動端子の電圧Ａをとった摺動位置と電圧Ａとの関係図であり、従来例における図１２に対応する。図３は、縦軸にポテンショメータの可動端子の摺動位置をとり横軸にオペアンプ１０１の出力電流の検出電圧Ｄをとった摺動位置と電圧Ｄとの関係図であり、新規なものである。図４は、縦軸にポテンショメータの可動端子の摺動位置をとり横軸に変位検出信号Ｂをとった摺動位置と変位検出信号Ｂとの関係図であり、従来例における図１２に対応する。なお、図１３は、ポテンショメータ１０の端子１１，１２，１３の断線・短絡・地絡状態と各グラフａ〜ｇ，ｂ１〜ｂ４との対応を示す一覧表である。
【００３３】
変位検出回路１００を作動させるに先だって、ポテンショメータ１０を変位検出対象の可動機構等に取着しておくが、このとき、可動機構の変位許容範囲に対応して可動端子１３が摺動する範囲を有効範囲として、この有効範囲が可動端子１３の可動範囲よりも狭く上限・下限共に内側に位置するように、取着する。こうすることで、正常状態で電圧Ａ及び変位検出信号Ｂのとりうる範囲が、印加電圧の範囲（図２の電圧ＧＮＤ〜電圧Ｖａ参照）より狭く、さらに可動端子１３の可動範囲対応の電圧範囲（図２の電圧ＬＬ〜電圧ＵＬ参照）よりも狭く、その内側の電圧範囲（図２におけるハッチング部分，電圧ＬＢ〜電圧ＵＢ参照）に限定される。
【００３４】
そして、変位検出回路１００を作動させると、可動端子１３の摺動位置に対して検出される電圧Ａは従来とほとんど同じ値となるが（図２及び図１２を対比参照）、可動端子１３の摺動位置に対して電圧Ｄも検出され（図３参照）、電圧Ｄに応じてコンパレータ１０３の出力が有意になることによって可動端子１３の摺動位置と変位検出信号Ｂとの関係が変わる（図４及び図１２を対比参照）。
【００３５】
すなわち、先ず電圧Ｄについて詳述すると、ポテンショメータ１０と変位検出回路１００との間の配線状態等に異常が無ければ、抵抗１０２の存在により、電圧Ｄは電圧Ｖａよりも抵抗１０２に発生する電圧差分だけ高くなって電圧Ｖｃとなる（図３のグラフａ参照）。可動端子１３が単独で断線した場合もほとんど同じである（図３のグラフｂ１参照）。一方、可動端子１３の単独断線以外の単独または複数断線の場合、オペアンプ１０１からポテンショメータ１０への出力電流がほとんど流れないので、電圧Ｄは電圧Ｖｃより低い電圧Ｖａとなる（図３のグラフｂ２，ｃ参照）。
【００３６】
これに対し、短絡・地絡の場合は出力電流が増加して電圧Ｄが電圧Ｖｃより高くなる。電圧Ｄは、固定端子１２の単独地絡のときには電圧Ｖｃより高い電圧Ｖｄとなり（図３のグラフｄ参照）、固定端子１１と固定端子１２との短絡および固定端子１１と固定端子１２と可動端子１３との短絡のときには一層高い電圧Ｖｅとなる（図３のグラフｅ参照）。また、固定端子１２と可動端子１３との短絡（図３のグラフｆ参照）、固定端子１１と可動端子１３との短絡（図３のグラフｇ参照）の場合には、可動範囲の一方の限界点で電圧Ｖｃとなり他方の限界点で電圧Ｖｅとなるようにほぼ直線的に変化する。なお、他の短絡・地絡の場合は電圧Ｖｄと電圧Ｖｅとの間になる（図３のグラフｂ３，ｂ４参照）。
【００３７】
そして、短絡・地絡時の電圧Ｄが電圧Ｖｃより高いことを踏まえて（特にグラフｄ，ｅ，ｆ，ｇ参照）、電圧Ｖｂ（所定の閾値）を設定する。具体的には、電圧Ｖｃより高く且つ電圧Ｖｄより低くなるようにする。しかも、固定端子１２と可動端子１３との短絡時に可動端子１３を有効範囲の下限に位置させたときの電圧Ｄ（図３のグラフｆと水平二点鎖線との交点参照）より低くなるようにする。さらに、固定端子１１と可動端子１３との短絡時に可動端子１３を有効範囲の上限に位置させたときの電圧Ｄ（図３のグラフｇと水平二点鎖線との交点参照）に対しても、これより低くなるように設定する。
【００３８】
次に、変位検出信号Ｂについて詳述すると、正常状態では、電圧Ｄが電圧Ｖｂより低いことからコンパレータ１０３がハイインピーダンス状態を保つので、変位検出信号Ｂは電圧Ａに一致する（図４のグラフａ参照）。ポテンショメータ１０の端子の何れかに断線が発生した場合も、同様である（図４のグラフｂ，ｃ参照）。
【００３９】
これに対し、ポテンショメータ１０の端子の何れかに短絡・地絡が発生した場合は、可動端子１３が有効範囲内にあると、電圧Ｄが電圧Ｖｂより高くなる。そうすると、コンパレータ１０３の出力がローになることから、オペアンプ２４ａの入力がロー側に強制されるので、変位検出信号Ｂは、電圧Ａに拘わらず、接地電圧ＧＮＤになる（図４のグラフｄ，ｅ，ｆ，ｇ参照）。電圧Ｖｂが上述のように設定されているので、可動端子１３が有効範囲外において摺動しているうちにコンパレータ１０３の出力が変化して変位検出信号Ｂの値が電圧Ａと接地電圧ＧＮＤとの間で跳ぶことになるからである（同図グラフｆ，ｇについて矢印付点線で示した不連続点を参照）。なお、コンパレータ１０３のロー出力が抵抗Ｒ１，ポテンショメータ１０，抵抗２１経由でオペアンプ１０１の出力電流増加を招来して抵抗１０２を介して電圧Ｄを押し上げるので、抵抗Ｒ１の値を適切に選定することによって、希望するヒステリシス特性を実現することができ、検出状態が安定するという利点もある。
【００４０】
こうして、ポテンショメータ１０の端子１１，１２，１３の断線に限らずその短絡・地絡の場合も、変位検出信号Ｂは、可動端子１３の有効範囲に対応した正常範囲（図４の電圧ＬＢ〜電圧ＵＢ参照）を超えることとなる。
そこで、コンパレータ等で変位検出信号Ｂと電圧ＬＢ，ＵＢとを比較する程度の簡易な構成の異常検出回路２５を用いて容易に、ポテンショメータの端子の断線に加えて短絡・地絡による異常も、確実に検出される。
【００４１】
本発明のポテンショメータによる変位検出回路の第２実施例について説明する。図５は、その回路図であり、図６は、摺動位置と電圧Ａとの関係図であり、図７は、摺動位置と電圧Ｄとの関係図であり、図８は、摺動位置と変位検出信号Ｂとの関係図である。
【００４２】
この変位検出回路２００が上述の変位検出回路１００と相違するのは、抵抗２１及び抵抗２２が省かれている点と、オペアンプ１０１への基準電圧が電圧Ｖａから電圧ＵＬにされコンパレータ１０３への所定電圧が電圧Ｖｂから電圧Ｖｆにされた点である。バイアス抵抗２１，２２を省くことにより、回路が簡素になるとともに、ポテンショメータ１０の全抵抗値のばらつきや温度変化等に起因する固定端子１１，１２への印加電圧の変動・不安定などを回避することができる。
【００４３】
基準電圧等の相違は、正常状態で抵抗２１，２２に発生する電位差分を調整したことによるものである。その結果、電圧ＬＬが接地電圧ＧＮＤに一致する（図６，８のグラフｂ，ｅ参照）。固定端子１２の単独断線の場合、電圧Ａ，変位検出信号Ｂは電圧ＵＬとなる（図６，８のグラフｃ参照）。また、電圧Ｄの値は第１実施例のものより電圧（Ｖａ−ＵＬ）だけ低くなる（図７参照）。なお、固定端子１２の地絡は問題とならない（グラフｄ）。さらに、固定端子１１と固定端子１２との短絡および固定端子１１と固定端子１２と可動端子１３との短絡（図６，８のグラフｅ参照）、固定端子１２と可動端子１３との短絡（図６，８のグラフｆ参照）の場合、電圧Ａ，変位検出信号Ｂは、接地電圧ＧＮＤになり、正常範囲（同図のハッチング部分参照）から離れる。
【００４４】
これに対し、固定端子１１と可動端子１３との短絡（図６，８のグラフｇ参照）の場合には、オペアンプ１０１の出力に限界があるため、電圧Ａが正常範囲に重なってしまうが（図６のグラフｇ参照）、コンパレータ１０３の出力変化に応じて可動端子１３が有効範囲の外にあるうちに変位検出信号Ｂが電圧ＵＬ・接地電圧ＧＮＤ間を跳ぶので（同図グラフｇについて矢印付点線で示した不連続点を参照）、変位検出信号Ｂは正常範囲に重なることがない。
【００４５】
ここで、固定端子１１と可動端子１３とが短絡した場合の動作について詳述すると、この場合、オペアンプ１０１は出力電流を増加させて、固定端子１１の電圧を電圧ＵＢに維持しようとする。このときに、ポテンショメータ１０の可動端子１３が固定端子１１の近くに位置していれば、オペアンプ１０１の出力電流の増加は僅かであり、従ってオペアンプ１０１の出力端子の電圧Ｄの上昇も僅かとなる。この電圧Ｄが基準電圧Ｖｆよりも低ければコンパレータ１０３の出力はオフ即ちハイインピーダンス状態であり、かつ固定端子１１の電圧は基準電圧ＵＬとなる。そして、端子１１，１３が短絡していることから、可動端子１３に端子１１の電圧と同じ電圧が入力されて、可動端子１３の電圧Ａも電圧ＵＬとなる。これを受けて変位検出信号Ｂも電圧ＵＬとなる。この電圧値は正常範囲の上限電圧ＵＢを超えているので、異常な値として認識することができる。
【００４６】
一方、端子１１，１３が短絡したままでポテンショメータ１０の可動端子１３を固定端子１２側に移動させると、可動端子１３が固定端子１２に近づくにつれて、オペアンプ１０１の出力電流が次第に増加するが、オペアンプ１０１の出力端子電圧Ｄがアンプ出力の上限に達しないうちに電圧Ｖｆに達してコンパレータ１０３がオン作動してその出力がローになり、オペアンプ２４ａの信号入力電圧を強制的に“０”Ｖとする。この場合、変位検出信号Ｂの値がほぼ接地電圧ＧＮＤとななり、この電圧値は正常範囲の下限電圧ＬＢを下回っているので、この場合も異常な値として認識することができる。従って、固定端子１１と可動端子１３との短絡が発生した場合、変位検出信号Ｂの値は正常な検出範囲（電圧ＬＢ〜電圧ＵＢ）の外側になる。
【００４７】
その他の断線、短絡の組み合わせについても列記すると、
端子１１のみが断線したとき・・・・・検出信号Ｂは電圧ＬＢを下回り、
端子１２のみが断線したとき・・・・・検出信号Ｂは電圧ＬＢを超え、
端子１３のみが断線したとき・・・・・検出信号Ｂは電圧ＬＢを下回り、
端子１１と端子１２が断線したとき・・検出信号Ｂは電圧ＬＢを下回り、
端子１１と端子１３が断線したとき・・検出信号Ｂは電圧ＬＢを下回り、
端子１２と端子１３が断線したとき・・検出信号Ｂは電圧ＬＢを下回り、
端子１２と端子１３が断線したとき・・検出信号Ｂは電圧ＬＢを下回り、
端子１１，１２，１３が断線したとき・検出信号Ｂは電圧ＬＢを下回り、
端子１１と端子１２が短絡したとき・・検出信号Ｂは電圧ＬＢを下回り、
端子１２と端子１３が短絡したとき・・検出信号Ｂは電圧ＬＢを下回り、
端子１１，１２，１３が短絡したとき・検出信号Ｂは電圧ＬＢを下回ることとなる。
【００４８】
いずれの場合も、変位検出信号Ｂの値が電圧ＬＢ，ＵＢの範囲内か否かに基づいて異常検出が可能なようになっている。
こうして、この変位検出回路２００は、変位検出回路１００とほぼ同様に、簡易な構成の異常検出回路２５を用いて容易にポテンショメータの端子の断線に加えて短絡・地絡による異常も確実に検出することができる。
【００４９】
本発明のポテンショメータによる変位検出回路の第３実施例について、図９の回路図を引用して説明する。
この変位検出回路３００が上述の変位検出回路２００と相違するのは、コンパレータ１０３と並列にコンパレータ３０１を設け、コンパレータ１０３の出力を増幅回路２４へ送出しないようにしたことである。
【００５０】
コンパレータ３０１は、やはりオープンコレクタ出力のコンパレータであり、非反転入力端子に電圧Ｄを受け、反転入力端子に所定電圧Ｖｊを受ける。そして、所定電圧Ｖｊは、電圧ＵＬと正常時電圧Ｖｇとの間に設定される。これにより、コンパレータ３０１は、可動端子１３の単独断線以外の断線に対して出力をローにするようになっている。
【００５１】
また、コンパレータ１０３及びコンパレータ３０１の出力は、プルアップ抵抗Ｒ６でワイヤードＯＲされて、異常検出信号Ｅを生成するようになっている。
そして、コンパレータ１０３は上述したように短絡・地絡時に出力をローにするものであるから、異常検出信号Ｅは、可動端子１３の単独断線を除く断線・短絡・地絡の異常を示すものとなる。
【００５２】
こうして、この変位検出回路３００を用いれば、異常検出信号Ｅを監視することで容易にポテンショメータの端子の断線・短絡・地絡による異常を検知することができる。なお、可動端子１３の単独断線も、変位検出信号Ｂを監視することで異常として検出できることは上述した通りである。
【００５３】
図１０に示した第４実施例について説明する。この変位検出回路５００は、電圧Ｄをデジタル値に変換するＡ／Ｄ変換回路５０１と、変位検出信号Ｂをデジタル値に変換するＡ／Ｄ変換回路５０２と、Ａ／Ｄ変換回路５０１，５０２の出力を読み込んで、変位検出信号Ｂ，電圧Ｄに基づいて正常か異常かの判定処理を行うコントローラ５０３を備えたものである。
【００５４】
コントローラ５０３は、マイクロプロセッサ等で構成され、そのプログラム処理によって、値Ｂと値ＵＢ，ＬＢとを比較し、さらに値Ｄと閾値Ｖｆとを比較することで、異常状態を検知するようになっている。
こうして、処理負担の重い除算等を行うことなく、ポテンショメータ１０の端子の断線に加えて短絡・地絡による異常も検出することができる。
【００５５】
【発明の効果】
以上の説明から明らかなように、本発明の第１の解決手段のポテンショメータによる変位検出回路にあっては、定電圧出力回路の出力電流の異同に着目したことにより、比較処理等の簡素な構成で、断線に加えて短絡による異常も検出可能にする行うことができたという有利な効果が有る。
【００５６】
また、本発明の第２の解決手段のポテンショメータによる変位検出回路にあっては、オペアンプと抵抗とを組み合わせて定電圧出力回路および電流検出手段を構成したことにより、回路構成を一層簡素にすることができたという有利な効果を奏する。
【００５７】
さらに、本発明の第３の解決手段のポテンショメータによる変位検出回路にあっては、配線接続を利用して異常時に比較手段の比較結果を変位の検出値へ反映させるようにしたことにより、変位検出回路ばかりか後段の異常検出回路等も簡素な構成で済ませることができたという有利な効果が有る。
【図面の簡単な説明】
【図１】 本発明のポテンショメータによる変位検出回路の第１実施例について、その回路図である。
【図２】 そのポテンショメータ摺動位置と電圧Ａとの関係図である。
【図３】 そのポテンショメータ摺動位置と電圧Ｄとの関係図である。
【図４】 そのポテンショメータ摺動位置と電圧Ｂとの関係図である。
【図５】 本発明のポテンショメータによる変位検出回路の第２実施例について、その回路図である。
【図６】 そのポテンショメータ摺動位置と電圧Ａとの関係図である。
【図７】 そのポテンショメータ摺動位置と電圧Ｄとの関係図である。
【図８】 そのポテンショメータ摺動位置と電圧Ｂとの関係図である。
【図９】 本発明のポテンショメータによる変位検出回路の第３実施例について、その回路図である。
【図１０】 本発明のポテンショメータによる変位検出回路の第４実施例について、その回路図である。
【図１１】 従来のポテンショメータによる変位検出回路である。
【図１２】 そのポテンショメータ摺動位置と電圧との関係図である。
【図１３】 ポテンショメータの端子状態と各グラフとの対応図である。
【符号の説明】
１０ ポテンショメータ
１１ 固定端子（電源側端子、正極端子）
１２ 固定端子（接地側端子、負極端子）
１３ 可動端子（摺動端子、摺動子、可動片）
２０ 変位検出回路（ポテンショメータによる変位検出回路）
２１ 抵抗（固定抵抗、電源側バイアス抵抗）
２２ 抵抗（固定抵抗、接地側バイアス抵抗）
２３ 抵抗（固定抵抗、プルダウン抵抗、プルアップ抵抗）
２４ 増幅回路
２４ａ オペアンプ
２５ 異常検出回路
１００ 変位検出回路（ポテンショメータによる変位検出回路）
１０１ オペアンプ（定電圧出力回路）
１０２ 抵抗（電流−電圧変換用抵抗、電流検出抵抗）
１０３ コンパレータ（比較手段）
２００ 変位検出回路（ポテンショメータによる変位検出回路）
３００ 変位検出回路（ポテンショメータによる変位検出回路）
３０１ コンパレータ（比較手段）
４００ 変位検出回路（ポテンショメータによる変位検出回路）
４０１ バッファーアンプ
５００ 変位検出回路（ポテンショメータによる変位検出回路）
５０１，５０２ Ａ／Ｄ変換回路
５０３ コントローラ

Claims (3)

1. ポテンショメータの両固定端子に向けて一定電圧を印加する定電圧出力回路を具備し、前記ポテンショメータの可動端子の電圧に基づいて変位を検出するポテンショメータによる変位検出回路において、前記定電圧出力回路の出力電流を検出する電流検出手段と、前記出力電流の正常／短絡異常を画する所定の閾値と前記電流検出手段の検出値とを比較する比較手段とを備え、前記定電圧出力回路が、オペアンプを用いたボルテージフォロワであり、前記電流検出手段が、前記定電圧出力回路の中に設けられ、前記オペアンプの出力端子と前記ボルテージフォロワの出力端子との間に介挿された抵抗であることを特徴とするポテンショメータによる変位検出回路。
2. 前記ポテンショメータの接続状態の異常検出に前記可動端子の電圧および前記電流検出手段の検出値は供されるが前記ポテンショメータの固定端子の電圧は供されないものであることを特徴とする請求項１記載のポテンショメータによる変位検出回路。
3. 前記比較手段は、前記所定の閾値に対応した所定電圧と前記オペアンプの出力電圧とを入力とするオープンコレクタ出力のコンパレータを具備し、このコンパレータの出力ラインが変位の検出信号のラインに接続されていることを特徴とする請求項２記載のポテンショメータによる変位検出回路。

Images