JP3665934B2

JP3665934B2 - ３レベルインバータ装置

Info

Publication number: JP3665934B2
Application number: JP2001236317A
Authority: JP
Inventors: 高志伊君; 清隆小林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-08-03
Filing date: 2001-08-03
Publication date: 2005-06-29
Anticipated expiration: 2021-08-03
Also published as: JP2003052178A; US6597590B2; US20030206423A1; US20030026118A1

Description

【０００１】
【発明の属する技術分野】
本発明は、３レベルインバータ装置に係り、特に、３モードによって直流を交流に変換するに好適な３レベルインバータ装置に関する。
【０００２】
【従来の技術】
交流電動機の駆動などを目的とした電力変換器として、インバータ装置が知られており、特に、大容量のものには３レベルインバータ装置が採用されている。
【０００３】
３レベルインバータ装置においては、互いに直列に接続された４個のスイッチング素子がオンからオフに移行する過程で、各スイッチング素子に過大な電圧が印加されるのを防止するためにスナバ回路が設けられている。例えば、特開平７−３１２８７８号公報、特開平８−１８２３４１号公報、特開２０００−３４１９６１号公報に記載されているように、各スイッチング素子ごとにスナバ回路が設けられている。インバータ装置に用いられるスナバ回路には、コンデンサと抵抗によって充放電回路を構成する充放電方式ものやスイッチング素子に直流電源以上の電圧が印加されたときにその電圧をクランプするクランプ方式のものがある。
【０００４】
【発明が解決しようとする課題】
従来技術においては、各スイッチング素子ごとにスナバ回路を設けているため、部品点数が多く、装置の小型化を図ることが困難であるとともに信頼性が低下するとともに製造コストが高くなる。
【０００５】
本発明の課題は、各スイッチング素子毎にスナバ回路を設けることなく、各スイッチング素子でスナバ回路を共用することができる３レベルインバータ装置を提供することにある。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明は、交流出力端子を中心にして互いに直列に接続された第１から第４のスイッチング素子と、前記第１から第４のスイッチング素子にそれぞれ逆並列接続された第１から第４の整流素子と、互いに直列接続された第１の直流電源と第２の直流電源との相互接続点となる直流中性点と前記第１のスイッチング素子と前記第２のスイッチング素子との相互接続点との間に接続された第５の整流素子と、前記直流中性点と前記第３のスイッチング素子と前記第４のスイッチング素子との相互接続点との間に接続された第６の整流素子とを備え、前記第１のスイッチング素子と第３のスイッチング素子及び前記第２のスイッチング素子と第４のスイッチング素子が互いに共役な関係でオン・オフ制御される３レベルインバータ装置において、前記第１の直流電源の正極側と前記第１のスイッチング素子との接続点と前記直流中性点との間に接続され、前記第１又は第３のスイッチング素子がオンからオフに移行する過程で前記第１又は第３のスイッチング素子に印加される電圧が電源電圧を越えたときにクランプする第１のスナバ回路と、前記第２の直流電源の負極側と前記第４のスイッチング素子との接続点と前記直流中性点との間に接続され、前記第２又は第４のスイッチング素子がオンからオフに移行する過程で前記第２又は第４のスイッチング素子に印加される電圧が電源電圧を越えたときにクランプする第２のスナバ回路と、前記直流中性点と前記第２のスイッチング素子と前記第３のスイッチング素子との相互接続点との間に接続された充放電回路を構成する第３のスナバ回路とを備えてなることを特徴とする。
【０００７】
上記の場合において、前記第１のスナバ回路と、前記第２のスナバ回路と、前記第３のスナバ回路は、それぞれがコンデンサと抵抗の直列回路を備えて構成することができる。
【０００８】
また、第１のスナバ回路と、第２のスナバ回路の抵抗にはそれぞれスナバ用整流素子が並列接続することができる。さらに、第１スナバ回路のスナバ用整流素子は、アノード側が第１の得流電源の正極側に接続され、第２のスナバ回路のスナバ用整流素子はカソード側が第２の直流電源の負極側に接続することができる。
【０００９】
前記各３レベルインバータ装置を構成するに際しては、第１から第４のスイッチング素子として、ＩＧＢＴまたはＭＯＳＦＥＴを用いることができる。
【００１０】
前記した手段によれば、第１から第４のスイッチング素子のうちオンからオフに移行するスイッチング素子に印加される電圧の立上りを第３のスナバ回路により遅らせ、第１または第３のスイッチング素子がオンからオフに移行する過程で第１または第３のスイッチング素子に印加される電圧が電源電圧を超えたときにその電圧を第１のスナバ回路によってクランプし、第２または第４のスイッチング素子がオンからオフに移行する過程で第２または第４のスイッチング素子に印加される電圧が電源電圧を超えたときにその電圧を第２のスナバ回路によってクランプするようにしたため、スイッチング素子よりも少ない数のスナバ回路によっても、各スイッチング素子に過大な電圧が印加されるのを防止することができ、インバータ装置の小型化を図ることができるとともに、装置の信頼性と効率の向上およびコストの削減に寄与することができる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図１は本発明の一実施形態を示す３レベルインバータ装置の回路構成図である。図１において、３レベルインバータ装置は、第１の直流電源１１、第２の直流電源１２、第１の平滑コンデンサ２１、第２の平滑コンデンサ２２、第１のスナバ回路５１、第２のスナバ回路５２、第３のスナバ回路６、第１のスイッチング素子３１、第２のスイッチング素子３２、第３のスイッチング素子３３、第４のスイッチング素子３４、ダイオード４１、４２、４３、４４、４５、４６を備えて構成されている。
【００１２】
直流電源１１、１２は互いに直列に接続されており、直流電源１１と直流電源１２とが互いに接続された相互接続点が直流中性点（中性点出力端子）Ｎになっている。直流電源１１の両端には平滑コンデンサ２１と第１のスナバ回路５１が並列に接続されており、直流電源１２の両端には平滑コンデンサ２２と第２のスナバ回路５２が並列に接続されている。第１のスナバ回路５１はスナバ用整流素子としてのダイオード５１１、コンデンサ５１２、抵抗５１３を備えて構成されており、第２のスナバ回路５２はスナバ用整流素子としてのダイオード５２１、コンデンサ５２２、抵抗５２３を備えて構成されている。コンデンサ５１２と抵抗５１３は互いに直列に接続され、抵抗５１３の両端にダイオード５１１が接続されている。そしてダイオード５１１のアノード側が直流電源１１の正極端子に接続されている。一方、コンデンサ５２２と抵抗５２３は互いに直列に接続されており、抵抗５２３の両端にはダイオード５２１が並列に接続されている。そしてダイオード５２１のカソード側が直流電源１２の負極端子に接続されている。
【００１３】
第１〜第４のスイッチング素子３１〜３４は交流出力端子Ｏを中心にして互いに直列に接続されており、各スイッチング素子３１〜３４として、例えば、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）またはＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）が用いられている。また各スイッチング素子３１〜３４の両端（エミッタとコレクタ）にはそれぞれ第１〜第４の整流素子としてのダイオード４１〜４４が並列に接続されている。また各スイッチング素子３１〜３４のゲートにはスイッチング信号発生器（図示省略）から各スイッチング素子３１〜３４をオンオフ制御するためのスイッチング信号が入力されるようになっている。第１のスイッチング素子３１と第２のスイッチング素子３２とが互いに接続された相互接続点Ｔ１には、第５の整流素子としてのダイオード４５のカソード側が接続されており、ダイオード４５のアノード側が直流中性点Ｎに接続されている。また第３のスイッチング素子３３と第４のスイッチング素子３４とが互いに接続された相互接続点Ｔ２には、第６の整流素子としてのダイオード４６のアノード側が接続されており、ダイオード４６のカソード側が直流中性点Ｎに接続されている。
【００１４】
第２のスイッチング素子３２と第３のスイッチング素子３３とが互いに接続された相互接続点となる交流出力端子Ｏと直流中性点Ｎとの間に第３のスナバ回路６が挿入されている。このスナバ回路６はコンデンサ６１と抵抗６２とが互いに直列に接続された直列回路によって構成されている。
【００１５】
上記構成による３レベルインバータ装置は、第１のスイッチング素子３１と第３のスイッチング素子３３が互いに共役な関係でオンオフ制御されるとともに、第２のスイッチング素子３２と第４のスイッチング素子３４が互いに共役な関係でオンオフ制御されるように構成されている。
【００１６】
具体的には、モード１のときには、第１のスイッチング素子３１がオン、第３のスイッチング素子がオフ、第２のスイッチング素子がオン、第４のスイッチング素子がオフに制御されるようになっており、このとき交流出力端子Ｏから直流電源１１の出力電圧Ｖに相当する信号が出力される。次に、モード２のときには、スイッチング素子３１がオフ、スイッチング素子３３がオン、スイッチング素子３２がオン、スイッチング素子３４がオフに制御され、このとき交流出力端子Ｏの出力電圧は０レベルになる。次にモード３のときには、スイッチング素子３１がオフ、スイッチング素子３３がオン、スイッチング素子３２がオフ、スイッチング素子４４がオンに制御され、交流出力端子Ｏからは直流電源１２の出力電圧に相当する電圧−Ｖの信号が出力されるようになっている。そしてモード１、モード２、モード３の制御を繰り返すことで直流電圧が交流電圧に変換されて出力されることになる。
【００１７】
次に、３レベルインバータ装置の具体的な動作を図２ないし図７に基づいて説明する。まず、スイッチング素子３１がオン状態からオフ状態に変化するときの動作を図２から図４にしたがって説明する。
【００１８】
スイッチング素子３２がオン状態にある場合には、直流中性点Ｎからダイオード４１とスイッチング素子３２を経由して交流出力端子Ｏから負荷へと流れる▲１▼の経路で電流が流れる。ここで、スイッチング素子３２をオンからオフにすると、直流中性点Ｎの配線インダクタンス７２の影響により、電流が流れ続けようとするため、電流はスナバ回路６を通る▲２▼の経路に流れ、コンデンサ６１を充電する。コンデンサ６１の充電電圧が上昇すると、次に、電流は、第３のスナバ回路５２を通る▲３▼の経路に流れ、コンデンサ５２２を充電する。このとき、直流中性点Ｎの配線インダクタンス７２には逆電圧が印加されるため、▲１▼の経路の電流は減少し、直流電源１２の負極端子からスイッチング素子３４、スイッチング素子３３を通る▲３▼の経路へと転流する。
【００１９】
ここで、スナバ回路６がない場合の電流・電圧特性を図３に示し、スナバ回路６がある場合の電流・電圧特性を図４に示す。
【００２０】
図３において、スイッチング素子３２がオン状態からオフ状態に変化し始める時刻ｔ０までの期間Ａでは素子電圧は低い値を保っている。時刻ｔ０において、スイッチング素子３２がオフ状態に変化し始めると、スナバ回路６がない場合には、負荷電流はすぐに、図２の▲３▼の経路に転流し始めるため、スイッチング素子３２には直流電源１２の電圧が印加され、スイッチング素子３２の電圧が急激に上昇する。スイッチング素子３２に印加される素子電圧が直流電源１２の電圧以上となる時刻ｔ１以降には、直流中性点Ｎの配線インダクタンス７２に逆電圧が印加されるため、素子電流は大きく減少する。このとき、配線インダクタンス７２の電流は第２のスナバ回路５２に流れ込み、コンデンサ５２２を充電するため、素子電圧は緩やかに上昇する。このあと素子電流が一定以下になると、電流の変化が小さくなるため、素子電圧は低下し、直流電源１２の電圧（電源電圧）近づく。期間Ｃにおける素子電圧の上昇は電流が大きい程高くなり、スイッチング素子３２の耐電圧を超える場合にはスイッチング素子３２が破壊することもある。
【００２１】
一方、スナバ回路６がある場合には、図４に示すように、時刻ｔ０において、スイッチング素子３２がオン状態からオフ状態に変化し始めると、負荷電流は、まずスナバ回路６を通る▲２▼の経路に転流し、コンデンサ６１を充電するため、素子電圧は徐々に上昇する。スイッチング素子３２に印加される素子電圧が直流電源１２の電圧以上となる時刻ｔ１以降には、素子電流は大きく減少する。このとき、配線インダクタンス７２の電流は第２のスナバ回路５２に流れ込み、コンデンサ５２２を充電するために、素子電圧は緩やかに上昇するが、素子電流がすでに減少しており、その後の電圧の上昇は、図３に比べて大幅に小さくなる。このため、素子電圧のピーク電圧が低くなり、スイッチング素子３２に過電圧が印加されるのを抑制することができる。
【００２２】
このように、スイッチング素子３２がオンからオフに移行する過程では、スナバ回路６が充放電回路を構成することで、スイッチング素子３２に印加される電圧の立上りを抑制することができる。すなわち、スイッチング素子３２に印加される素子電圧が直流電源１２の電源電圧に達するまでの時間は、スナバ回路６がない場合にはｔ１となり、スナバ回路６がある場合にはｔ１’となり、素子電圧が直流電源１２の電圧に達するまで時間を遅らせることができる。そしてスイッチング素子３２に印加される電圧が電源電圧１２の電圧を超えたときにはスナバ回路５２によって電圧がクランプされることになる。なお、ｔ０からｔ２までの時間は１μＳである。
【００２３】
次に、スイッチング素子３１がオン状態からオフ状態に移行するときの動作を図５ないし図７にしたがって説明する。
【００２４】
図５において、スイッチング素子３１がオン状態にある場合には、電流は直流電源１１の正極端子からスイッチング素子３１とスイッチング素子３２を経由して交流出力端子Ｏから負荷へと流れる▲１▼の経路を流れる。ここで、スイッチング素子３１をオンからオフにすると、直流中性点Ｎの配線インダクタンス７１の影響により、電流が流れ続けようとするため、電流は、スナバ回路５１、スナバ回路６を通る▲２▼の経路に流れ、コンデンサ６１を充電する。コンデンサ６１の充電電圧が上昇すると、次に、電流はスナバ回路５１、ダイオード４５、スイッチング素子３２を通る▲３▼の経路に流れ、コンデンサ５１２を充電する。このとき、直流中性点Ｎの配線インダクタン７１には逆電圧が印加されるため、▲１▼の経路の電流は減少し、直流中性点Ｎからダイオード４５とスイッチング素子３２を流れる▲４▼の経路へと転流する。
【００２５】
ここで、スナバ回路６がない場合の電流・電圧特性を図６に示し、スナバ回路がある場合の電流・電圧特性を図７に示す。
【００２６】
図６において、スイッチング素子３１がオン状態からオフ状態に変化し始める時刻ｔ０までの期間Ａでは、素子電圧は低い値を保っている。時刻ｔ０において、スイッチング素子３１がオフ状態に変化し始めると、スナバ回路６がない場合には、負荷電流は、すぐに▲３▼の経路に転流し始めるため、スイッチング素子３１には直流電源１１の電圧が印加され、スイッチング素子３１の電圧は急激に上昇する。スイッチング素子３１に印加される素子電圧が直流電源１１の電圧以上となる時刻ｔ１以降には、直流中性点Ｎの配線インダクタンス７１に逆電圧が印加されるため、素子電流は大きく減少する。このとき、配線インダクタンス７１の電流は第１のスナバ回路５１に流れ込み、コンデンサ５１２を充電するため、素子電圧は緩やかに上昇する。スイッチング素子３１に流れる素子電流が一定値以下になると、電流変化が小さくなるため、素子電圧は低下し、直流電源１１の電圧に近づく。期間Ｃにおける素子電圧の上昇は電流が大きい程高くなり、スイッチング素子３１の耐電圧を超える場合にはスイッチング素子３１が破壊することもある。
【００２７】
一方、スナバ回路６がある場合には、図７に示すように、時刻ｔ０において、スイッチング素子３１がオン状態からオフ状態に変化し始めると、負荷電流は、まずスナバ回路６を通る▲２▼の経路に転流し、コンデンサ６１を充電するため、スイッチング素子３１に印加される素子電圧は徐々に上昇する。この素子電圧が直流電圧の電圧以上となる時刻ｔ１以降には、素子電流は大きく減少する。このとき、配線インダクタンス７１の電流はスナバ回路５１に流れ込み、コンデンサ５１２を充電するため、素子電圧は緩やかに上昇するが、素子電流がすでに減少しており、その後の電圧の上昇は、図６に比べ大幅に小さくなる。このため、素子電圧のピーク電圧が低くなり、スイッチング電圧３１に過電圧が印されるのを抑制することができる。
【００２８】
スイッチング素子３１がオンからオフに移行する過程においても、スイッチング素子３１に印加される電圧の立上りをスナバ回路６によって抑制することができる。すなわち、スナバ回路６の動作により、図７に示すように、スイッチング素子３１に印加される電圧が直流電源１１の電源電圧になるまでの時間はｔ１’となり、スナバ回路６がない場合の時間ｔ１と比べて、素子電圧が直流電源１１の電圧に達するまで時間を遅らせることができる。そしてスイッチング素子３１に直流電源１１の電源電圧を超えた電圧が印加されたときにはスナバ回路５１によってその電圧をクランプすることができる。
【００２９】
本実施形態によれば、スイッチング素子３１〜３４よりも数の少ないスナバ回路６、５１、５２を用いることで、各スイッチング素子が電流遮断するときの電圧変化を緩やかにし、電圧のピーク値を抑制することにより、スイッチング素子３１〜３４に過大な電圧が印加されるのを防止することができる。すなわち、スナバ回路６、５１、５２を各スイッチング素子３１〜３４で共用することで、部品点数を少なくしても各スイッチング素子に過電圧が印加するのを防止することができるため、装置の小型化、信頼性と効率の向上、コストの削減に寄与することができる。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、第１から第４のスイッチング素子のうちオンからオフに移行するスイッチング素子に印加される電圧の立上りを第３のスナバ回路により遅らせ、第１または第３のスイッチング素子がオンからオフに移行する過程で第１または第３のスイッチング素子に印加される電圧が電源電圧を超えたときにその電圧を第１のスナバ回路によってクランプし、第２または第４のスイッチング素子がオンからオフに移行する過程で第２または第４のスイッチング素子に印加される電圧が電源電圧を超えたときにその電圧を第２のスナバ回路によってクランプするようにしたため、スイッチング素子よりも少ない数のスナバ回路によっても、各スイッチング素子に過大な電圧が印加されるのを防止することができ、インバータ装置の小型化を図ることができるとともに、装置の信頼性と効率の向上およびコストの削減に寄与することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す３レベルインバータ装置の回路構成図である。
【図２】スイッチング素子３２がオンからオフに移行する過程の動作を説明するための回路構成図である。
【図３】スイッチング素子３２がオンからオフに移行する過程でスナバ回路６がないときの電流・電圧特性を示す特性図である。
【図４】スイッチング素子３２がオンからオフに移行する過程でスナバ回路６がある場合の電流・電圧特性を示す特性図である。
【図５】スイッチング素子３１がオンからオフに移行する過程の動作を説明するための回路構成図である。
【図６】スイッチング素子３１がオンからオフに移行するときの電流・電圧特性を示す特性図である。
【図７】スイッチング素子３１がオンからオフに移行する過程でスナバ回路６がある場合の電流・電圧特性を示す特性図である。
【符号の説明】
１１第１の直流電源
１２第２の直流電源
２１、２２平滑コンデンサ
３１第１のスイッチング素子
３２第２のスイッチング素子
３３第３のスイッチング素子
３４第４のスイッチング素子
４１〜４６ダイオード
５１第１のスナバ回路
５２第２のスナバ回路
６第３のスナバ回路
６１コンデンサ
６２抵抗
５１２、５２２コンデンサ
５１１、５２１ダイオード
５１３、５２３抵抗

Claims

交流出力端子を中心にして互いに直列に接続された第１から第４のスイッチング素子と、前記第１から第４のスイッチング素子にそれぞれ逆並列接続された第１から第４の整流素子と、互いに直列接続された第１の直流電源と第２の直流電源との相互接続点となる直流中性点と前記第１のスイッチング素子と前記第２のスイッチング素子との相互接続点との間に接続された第５の整流素子と、前記直流中性点と前記第３のスイッチング素子と前記第４のスイッチング素子との相互接続点との間に接続された第６の整流素子とを備え、前記第１のスイッチング素子と第３のスイッチング素子及び前記第２のスイッチング素子と第４のスイッチング素子が互いに共役な関係でオン・オフ制御される３レベルインバータ装置において、
前記第１の直流電源の正極側と前記第１のスイッチング素子との接続点と前記直流中性点との間に接続され、前記第１又は第３のスイッチング素子がオンからオフに移行する過程で前記第１又は第３のスイッチング素子に印加される電圧が電源電圧を越えたときにクランプする第１のスナバ回路と、前記第２の直流電源の負極側と前記第４のスイッチング素子との接続点と前記直流中性点との間に接続され、前記第２又は第４のスイッチング素子がオンからオフに移行する過程で前記第２又は第４のスイッチング素子に印加される電圧が電源電圧を越えたときにクランプする第２のスナバ回路と、前記直流中性点と前記第２のスイッチング素子と前記第３のスイッチング素子との相互接続点との間に接続された充放電回路を構成する第３のスナバ回路とを備えてなることを特徴とする３レベルインバータ装置。
請求項１に記載の３レベルインバータ装置において、前記第１のスナバ回路と、前記第２のスナバ回路と、前記第３のスナバ回路は、それぞれがコンデンサと抵抗の直列回路を備えてなることを特徴とする３レベルインバータ装置。
請求項２に記載の３レベルインバータ装置において、前記第１のスナバ回路と、前記第２のスナバ回路の抵抗にはそれぞれスナバ用整流素子が並列接続されてなることを特徴とする３レベルインバータ装置。
請求項３に記載の３レベルインバータ装置において、前記第１のスナバ回路のスナバ用整流素子は、アノード側が前記第１の直流電源の正極側に接続され、前記第２のスナバ回路のスナバ用整流素子は、カソード側が前記第２の直流電源の負極側に接続されてなることを特徴とする３レベルインバータ装置。
請求項１、２、３または４のうちいずれか１項に記載の３レベルインバータ装置において、前記第１から第４のスイッチング素子は、ＩＧＢＴまたはＭＯＳＦＥＴで構成されてなることを特徴とする３レベルインバータ装置。