JP3629375B2 - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP3629375B2 JP3629375B2 JP33768298A JP33768298A JP3629375B2 JP 3629375 B2 JP3629375 B2 JP 3629375B2 JP 33768298 A JP33768298 A JP 33768298A JP 33768298 A JP33768298 A JP 33768298A JP 3629375 B2 JP3629375 B2 JP 3629375B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- via hole
- wiring pattern
- recess
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は多層回路基板の製造方法に関するものである。
【０００２】
【従来の技術】
図６はビルドアップ法によって多層回路基板を製造する従来方法を示す。図６（ａ） は多層回路基板の基材となる回路基板１０であり、基板の両面に配線パターン１４ａを設けるとともにスルーホール１２を介して基板の両面の配線パターン１４ａを電気的に接続したものである。図６（ｂ） は回路基板１０の表面にポリイミド等の電気的絶縁性樹脂をコーティングして第１層目の絶縁層１６ａを形成した状態である。
図６（ｃ） は、第１層目の絶縁層１６ａの表面に形成する配線パターンと回路基板１０の表面に設けた配線パターン１４ａとを電気的に接続するビアを形成するため、絶縁層１６ａにビア穴１８を形成した状態を示す。ビア穴１８は絶縁層１６ａにレーザ光を照射して形成することができる。
【０００３】
図６（ｄ） は絶縁層１６ａの表面に配線パターン１４ｂを設け、回路基板１０の表面に設けた配線パターン１４ａと配線パターン１４ｂとをビア２０によって電気的に接続した状態である。ビア２０及び配線１４ｂは、図６（ｃ） の状態で絶縁層１６ａの表面及びビア穴１８の内壁面に無電解銅めっき、次いで電解銅めっきを施してめっき膜（導体層）を形成し、次に、ビア２０と配線パターン１４ｂとなる部位を除いて導体層をエッチングすることによって形成することができる。無電解銅めっき及び電解銅めっきによりビア穴１８の内底面及び内壁面に導体層が形成され、回路基板１０に設けた配線パターン１４ａと絶縁層１６ａに設けた配線パターン１４ｂとがビア２０を介して電気的に接続される。
【０００４】
図６（ｅ） は第１層目の絶縁層１６ａにさらに第２層目の絶縁層１６ｂを設け、第２層目の絶縁層１６ｂの表面に設けた配線パターン１４ｃと第１層目の絶縁層１６ａに設けた配線パターン１４ｂとをビア２０を介して電気的に接続した状態を示す。
第２層目の絶縁層１６ｂは第１層目を形成した後、絶縁層１６ａを形成したときと同様に電気的絶縁性を有する樹脂をコーティングして形成する。絶縁層１６ｂにビア穴１８を形成した後、無電解銅めっき及び電解銅めっきを施してビア穴１８の内壁面及び絶縁層１６ｂの表面に導体層を形成し、絶縁層１６ｂの表面の導体層を配線パターン１４ｃとなる部位を残してエッチングすることにより、第２層目の絶縁層１６ｂに設けた配線パターン１４ｃと第１層目の絶縁層１６ａに設けた配線パターン１４ｂとがビア２０を介して電気的に接続される。
【０００５】
【発明が解決しようとする課題】
上述した多層回路基板を形成するビルドアップ法は、配線パターンを多層に形成する方法として一般的に行われている方法であるが、半導体素子の高集積化とともに配線をより高密度に配置する目的からみると、その製造上、以下のような問題点がある。
すなわち、層間で配線を電気的に接続するビア２０はビア穴１８の内壁面にめっきを施して形成するため、ビア２０の直上あるいは直下にビア２０を形成することができない。このため積層された隣接層のビア２０はビア穴１８の位置を下層のビア穴１８の位置に対して変位させた配置とならざるを得ない。このようにビア２０の位置を変位させることは、配線を高密度に配置することを規制することになる。
【０００６】
また、配線を高密度に形成する方法として、ビア穴１８をできるだけ小径にして高密度に配置することも考えられるが、ビア穴１８を単に小径にしただけでは、めっきを施した際にビア穴１８の内壁面にめっきが確実に被着されず、ビア２０部分での電気的接続が確実になされないという問題が生じる。これは、電解めっきの際にはビア穴１８の開口縁のように鋭角に形成される部位に電界が集中するから、開口縁に沿ってめっき膜がより厚く付着して、ビア穴１８の内壁面にめっきがつきにくくなるからである。図６に示すようにビア穴１８の断面形状を開口側が開いたテーパ状に形成するのはビア穴１８の内壁面全体にめっき膜が付着するようにするという理由もある。しかし、このようにビア穴１８をテーパ状に形成するとビア２０を高密度に配置することができにくくなる。
【０００７】
本発明は、これらの問題点を解消すべくなされたものであり、多層回路基板を形成する際に高密度にビアを配置できるようにして高密度配線を可能とし、また、ビアにより層間の配線パターンを確実に電気的に接続することができる多層回路基板の好適な製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、電気的絶縁性を有する絶縁層を介して配線パターンを多層に形成するとともに、絶縁層に形成したビアにより配線パターンを層間で電気的に接続した多層回路基板の製造方法において、所定の配線パターンが設けられた回路基板の表面に電気的絶縁性を有する絶縁層を形成し、前記配線パターンが底面に露出するビア穴を、内壁面が開口側で拡径する段差形状に絶縁層に形成すると共に、絶縁層の表面に当該絶縁層に形成する配線パターンと同一のパターンに前記ビア穴の開口縁から延出する凹部を形成し、次いで、前記ビア穴、前記凹部および絶縁層にめっきを施して、前記ビア穴及び前記凹部をめっき金属からなる導体により充填し、前記絶縁層の表面に被着しためっき金属を研磨して、研磨後の絶縁層の表面と同一平面に前記ビア穴及び凹部に充填された導体の表面を露出させることを特徴とする。
また、前記絶縁層にレーザ光を照射して絶縁層にビア穴及び凹部を形成することを特徴とする。
また、電気的絶縁性を有する絶縁層を介して配線パターンを多層に形成するとともに、絶縁層に形成したビアにより配線パターンを層間で電気的に接続した多層回路基板の製造方法において、所定の配線パターンが設けられた回路基板の表面に電気的絶縁性を有する絶縁層を形成し、該絶縁層にレーザ光を照射することにより、前記配線パターンが底面に露出するビア穴を絶縁層に形成するとともに、絶縁層の表面に当該絶縁層に形成する配線パターンと同一のパターンに前記ビア穴の開口縁から延出する凹部を形成し、次いで、前記ビア穴、前記凹部および絶縁層にめっきを施して、前記ビア穴及び前記凹部をめっき金属からなる導体により充填し、前記絶縁層の表面に被着しためっき金属を研磨して、研磨後の絶縁層の表面と同一平面に前記ビア穴及び凹部に充填された導体の表面を露出させることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の好適な実施形態について詳細に説明する。
図１は本発明に係る多層回路基板の製造方法を示す説明図である。
図１（ａ） は配線パターン１４ａを形成した回路基板１０の断面図を示す。回路基板１０は電気的絶縁性を有する樹脂基板を基材とする。配線パターン１４ａは両面に銅箔を被着した樹脂基板の表面に感光性レジストを塗布し、配線パターン１４ａを形成するパターンにしたがって露光、現像してレジストパターンを形成し、レジストパターンをマスクとして銅箔が露出する部位をエッチングにより除去して形成することができる。
【００１０】
１２は回路基板１０の両面に形成した配線パターン１４ａを電気的に接続するスルーホールである。スルーホール１２は回路基板１０にドリル等で貫通孔を形成し、銅等の無電解めっき、次いで電解めっきを施して貫通孔の内壁面に導体層を形成することによって形成することができる。
【００１１】
図１（ｂ） は回路基板１０の両面に電気的絶縁性を有するポリイミド系樹脂あるいはエポキシ系樹脂等の樹脂をコーティングして第１層目の絶縁層１６ａを形成した状態を示す。
図１（ｃ） は本発明方法で特徴的な加工工程で、ＣＯ２ レーザあるいはエキシマレーザ等によるレーザ光を絶縁層１６ａに照射して、ビア穴３０と第２層目の配線パターンを形成するための凹部３２を形成した状態である。
【００１２】
ビア穴３０と凹部３２は加工方法により、ビア穴３０を形成してから凹部３２を形成する方法と、凹部３２を形成してからビア穴３０を形成する方法がある。ビア穴３０を形成する場合は、ビア穴３０を形成する位置に孔をあけたマスクを絶縁層１６ａの上に配置し、各々の孔からレーザ光を絶縁層１６ａに照射することにより、回路基板１０に設けた配線パターン１４ａにまで通じる孔を形成することができる。
【００１３】
凹部３２は絶縁層１６ａの表面に当該絶縁層１６ａに形成する配線パターンと同一のパターンで絶縁層１６ａを彫り込んで形成するもので、配線パターンのパターン形状に孔あけしたマスクを絶縁層１６ａの上に配置し、絶縁層１６ａにレーザ光を照射することにより絶縁層１６ａをエッチングして所定の深さの凹部３２を形成することができる。
なお、配線パターンの形状で孔あけしたマスクを使用するかわりに、配線パターンにしたがってレーザ光の照射位置を移動させて配線パターンと同一形状に凹部３２を形成することもできる。
【００１４】
ビア穴３０は回路基板１０に設けた配線パターン１４ａと絶縁層１６ａに設ける配線パターンとを電気的に接続するビアを形成するためのものであり、回路基板１０に設けた配線パターン１４ａと絶縁層１６ａに設ける配線パターンとを接続する位置に設けられる。
ここで、ビア穴３０と凹部３２はめっきによって導体を形成する部位であり、めっきにより銅等の金属をビア穴３０内及び凹部３２内に充填させて導体を形成する。
めっきによりビア穴３０にめっき金属を充填させる場合、ビア穴３０の径寸法をある程度小さくしても、ビア穴３０の高さを高くしすぎないようにすればめっきによりビア穴３０内にめっき金属を充填させることは困難ではない。たとえば、ビア穴の径寸法を５０μｍ程度、高さを５０μｍ程度とすることでビア穴３０の内部をめっき金属からなる導体で充填することができる。
【００１５】
図２はビア穴３０内にめっき金属が充填されやすくするため、ビア穴３０の内壁面をビア穴３０の開口側が拡径する段差形状に形成した例である。ビア穴３０の開口側に向けて穴径が順次拡径するようにビア穴３０を形成しておけば、めっきによりビア穴３０内にめっき金属を充填していった際に、底面側からめっき金属が充填されて確実にビア穴３０の内部全体を導体で充填することができる。なお、ビア穴３０の内壁面を段差状に形成するかわりに、開口側が拡径する形状にビア穴３０の内壁面を傾斜させて形成することも可能である。
【００１６】
ビア穴３０の内壁面を段差状に形成するには、まず、ビア穴３０でもっとも細径となる底部の径寸法に合わせて絶縁層１６ａにレーザ光を照射して底面まで開口させた後、底面の径寸法よりも大きな径で円を描くようにレーザ光を移動させて次の段を形成し、さらに大きな径で円を描くようにレーザ光を移動させることによってさらに次の段を形成していくようにすればよい。
【００１７】
配線パターンを形成するための凹部３２の形状としては、図３（ａ） に示すように、ビア穴３０の上部の径寸法よりも凹部３２を細幅に形成してビア穴３０の開口縁から凹部３２を延出させるようにする場合と、図３（ｂ） に示すように、ビア穴３０の上部の開口寸法と凹部３２を略同幅に形成してビア穴３０の開口縁に接続するようにする場合等がある。
【００１８】
なお、本実施形態では絶縁層１６ａにレーザ光を照射してビア穴３０と配線パターンを形成するための凹部３２を形成したが、ビア穴３０と凹部３２を形成する方法としてレーザ光照射以外の方法によることももちろん可能である。たとえば、絶縁層１６ａを化学的にエッチングする方法、イオンミリングによる方法等がある。
【００１９】
図１（ｄ） は上記のようにして絶縁層１６ａにビア穴３０と凹部３２を形成した後、ビア穴３０、凹部３２、絶縁層１６ａの表面に無電解銅めっき及び電解銅めっきを施して、ビア穴３０と凹部３２内をめっき金属３４による導体により充填し、絶縁層１６ａの表面をめっき金属３４によって被覆した状態である。
無電解銅めっきはビア穴３０と凹部３２の内面及び絶縁層１６ａの表面にめっき給電層を設けるためのものであり、このめっき給電層により電解銅めっきを施して、ビア穴３０と凹部３２内にめっき金属３４を充填することができる。同時に絶縁層１６ａの表面にめっき金属３４が被着する。図４は内壁面を段差状に形成したビア穴３０に無電解銅めっきと電解銅めっきを施してビア穴３０と凹部３２をめっき金属３４によって充填し、絶縁層１６ａの表面がめっき金属３４によって被覆された状態を示す。
【００２０】
無電解銅めっき及び電解銅めっきを施した後、絶縁層１６ａの表面を被覆しているめっき金属３４を研磨して除去し、絶縁層１６ａの表面を露出させる（図１（ｅ））。このめっき金属３４を研磨して絶縁層１６ａの表面を露出させる操作によってビア穴３０に充填されためっき金属３４と凹部３２に充填されためっき金属３４からなる導体が露出し、絶縁層１６ａの表面に配線パターン１５ａが形成される。
めっき金属３４を研磨して絶縁層１６ａを露出させる際には、いくぶん絶縁層１６ａの表面を研磨し、配線パターン１５ａがめっき金属３４によって電気的に短絡しないようにする。このめっき金属３４と絶縁層１６ａを研磨する操作によって、絶縁層１６ａの表面とビア穴３０と凹部３２に充填された導体の表面が同一平面となり、導体部分を含めて絶縁層１６ａの表面が平坦面になる。
【００２１】
上記のようにして形成された図１（ｅ） に示す基板は、回路基板１０の配線パターン１４ａと絶縁層１６ａの表面に形成した配線パターン１５ａとがビア穴３０にめっき金属３４が充填されて形成されたビア２０を介して電気的に接続された２層の配線層からなる多層回路基板の構造を有するものとなる。
この多層回路基板の上にさらに配線層を形成する場合には、図５に示すように、第１層目の絶縁層１６ａの表面に第２層目の絶縁層１６ｂを形成し、第１層目と同様な加工処理を施せばよい。
【００２２】
図５（ａ） は第２層目の絶縁層１６ｂにレーザ光を照射してビア穴３０と配線パターンを形成するための凹部３２を形成した状態である。第２層目の絶縁層１６ｂにビア穴３０と配線パターンを形成するための凹部３２を形成する場合も、第１層目の絶縁層１６ａにビア穴３０と凹部３２を形成する場合と同様な方法による。すなわち、ビア穴３０については、図２に示すように、ビア穴３０の開口側が拡径する形状にビア穴３０の内壁面を形成して無電解銅めっきおよび電解銅めっきを施した際にビア穴３０の底面側からめっき金属が充填されるようにする。
【００２３】
図５（ｂ） は第２層目のビア穴３０と凹部３２の内面及び絶縁層１６ｂの表面に無電解銅めっきと電解銅めっきを施した状態である。めっきを施したことにより、ビア穴３０、凹部３２の内部にめっき金属３４による導体が充填され、絶縁層１６ｂの表面がめっき金属３４によって被覆される。
【００２４】
無電解銅めっき及び電解銅めっきを施した後、絶縁層１６ｂの表面を被覆しているめっき金属３４を研磨して除去し、絶縁層１６ｂの表面を露出させる（図５（ｃ））。これによって、凹部３２にめっき金属３４が充填されて形成された導体による配線パターン１５ｂが絶縁層１６ｂの表面に形成され、ビア穴３０にめっき金属３４が充填されてなるビア２０を介して、第１層目の絶縁層１６ａに形成した配線パターン１５ａと第２層目の絶縁層１６ｂに形成した配線パターン１５ｂとが電気的に接続される。
【００２５】
こうして、回路基板１０に設けられた配線パターン１４ａ、第１層目の絶縁層１６ａに設けた配線パターン１５ａ、第２層目の絶縁層１６ｂに設けた配線パターン１５ｂが各々ビア２０を介して電気的に接続された多層回路基板が得られる。
配線層をさらに多層に形成する場合は、上記の加工工程を繰り返していけばよい。配線層を多層に形成する場合、本実施形態のように絶縁層の表面を被覆するめっき金属を研磨して除去するとともに、絶縁層の表面も僅かに研磨して絶縁層の表面を平坦化することは、絶縁層の表面のうねりを解消し、層間で配線パターンを確実に電気的に接続することを可能とし、半導体装置の信頼性を向上させることができるという利点がある。
なお、上記実施形態では回路基板１０の両面に複数層で配線層を設けたが、回路基板１０の一方の面にのみ配線層を積層した多層回路基板もまったく同様にして製造することができる。
【００２６】
本発明方法によれば、ビア穴３０および配線パターンを形成するための凹部３２に確実にめっき金属を充填することによってビアおよび配線パターンの導体を形成することができ、これによって層間で配線パターンを確実に電気的に接続することができる。また、絶縁層に対してビア穴３０と配線パターンを形成するための凹部３２を形成してめっきを施すことにより、ビアと配線パターンを同時に形成することができ効率的に製造することが可能となる。
また、ビア穴３０の形状を底部から開口側に向けて徐々に拡径する形状とすることで、拡径した部位であってもビアの径寸法を従来よりも細径に形成でき、かつめっき金属を確実に充填可能にして、高密度配線を可能にする。
また、ビア穴３０にめっき金属からなる導体が充填されていることから、層間でビアを重ねて配置することが可能になり、ビアの配置についての制約を緩和することによっても高密度配線を可能にする。
【００２７】
【発明の効果】
本発明に係る多層回路基板の製造方法によれば、絶縁層に形成したビア穴と絶縁層の表面に形成した配線パターンを形成するための凹部にめっき金属が充填されてビアと配線パターンが形成されることによって、層間で確実に配線パターンを電気的に接続することが可能となる。また、ビア穴の形状をめっき金属が確実に充填される形状とすることによって、ビア径を細く形成して、かつ層間で配線パターンを確実に電気的に接続することが可能になる。また、絶縁層の表面に被着されるめっき金属を研磨して絶縁層の表面を露出させるようにすることにより、絶縁層の表面が平坦化され、多層に配線層を形成する場合の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る多層回路基板の製造方法を示す説明図である。
【図２】絶縁層に形成するビアの形状を示す断面図である。
【図３】ビア穴と凹部との接続部を拡大して示す斜視図である。
【図４】ビア及び凹部に金属を充填した状態の断面図である。
【図５】第２層目の絶縁層に配線パターンを形成する工程を示す説明図である。
【図６】従来の多層回路基板の製造方法を示す説明図である。
【符号の説明】
１０ 回路基板
１２ スルーホール
１４ａ、１４ｂ １４ｃ 配線パターン
１５ａ、１５ｂ 配線パターン
１６ａ、１６ｂ 絶縁層
１８ ビア穴
２０ ビア
３０ ビア穴
３２ 凹部
３４ めっき金属
【発明の属する技術分野】
本発明は多層回路基板の製造方法に関するものである。
【０００２】
【従来の技術】
図６はビルドアップ法によって多層回路基板を製造する従来方法を示す。図６（ａ） は多層回路基板の基材となる回路基板１０であり、基板の両面に配線パターン１４ａを設けるとともにスルーホール１２を介して基板の両面の配線パターン１４ａを電気的に接続したものである。図６（ｂ） は回路基板１０の表面にポリイミド等の電気的絶縁性樹脂をコーティングして第１層目の絶縁層１６ａを形成した状態である。
図６（ｃ） は、第１層目の絶縁層１６ａの表面に形成する配線パターンと回路基板１０の表面に設けた配線パターン１４ａとを電気的に接続するビアを形成するため、絶縁層１６ａにビア穴１８を形成した状態を示す。ビア穴１８は絶縁層１６ａにレーザ光を照射して形成することができる。
【０００３】
図６（ｄ） は絶縁層１６ａの表面に配線パターン１４ｂを設け、回路基板１０の表面に設けた配線パターン１４ａと配線パターン１４ｂとをビア２０によって電気的に接続した状態である。ビア２０及び配線１４ｂは、図６（ｃ） の状態で絶縁層１６ａの表面及びビア穴１８の内壁面に無電解銅めっき、次いで電解銅めっきを施してめっき膜（導体層）を形成し、次に、ビア２０と配線パターン１４ｂとなる部位を除いて導体層をエッチングすることによって形成することができる。無電解銅めっき及び電解銅めっきによりビア穴１８の内底面及び内壁面に導体層が形成され、回路基板１０に設けた配線パターン１４ａと絶縁層１６ａに設けた配線パターン１４ｂとがビア２０を介して電気的に接続される。
【０００４】
図６（ｅ） は第１層目の絶縁層１６ａにさらに第２層目の絶縁層１６ｂを設け、第２層目の絶縁層１６ｂの表面に設けた配線パターン１４ｃと第１層目の絶縁層１６ａに設けた配線パターン１４ｂとをビア２０を介して電気的に接続した状態を示す。
第２層目の絶縁層１６ｂは第１層目を形成した後、絶縁層１６ａを形成したときと同様に電気的絶縁性を有する樹脂をコーティングして形成する。絶縁層１６ｂにビア穴１８を形成した後、無電解銅めっき及び電解銅めっきを施してビア穴１８の内壁面及び絶縁層１６ｂの表面に導体層を形成し、絶縁層１６ｂの表面の導体層を配線パターン１４ｃとなる部位を残してエッチングすることにより、第２層目の絶縁層１６ｂに設けた配線パターン１４ｃと第１層目の絶縁層１６ａに設けた配線パターン１４ｂとがビア２０を介して電気的に接続される。
【０００５】
【発明が解決しようとする課題】
上述した多層回路基板を形成するビルドアップ法は、配線パターンを多層に形成する方法として一般的に行われている方法であるが、半導体素子の高集積化とともに配線をより高密度に配置する目的からみると、その製造上、以下のような問題点がある。
すなわち、層間で配線を電気的に接続するビア２０はビア穴１８の内壁面にめっきを施して形成するため、ビア２０の直上あるいは直下にビア２０を形成することができない。このため積層された隣接層のビア２０はビア穴１８の位置を下層のビア穴１８の位置に対して変位させた配置とならざるを得ない。このようにビア２０の位置を変位させることは、配線を高密度に配置することを規制することになる。
【０００６】
また、配線を高密度に形成する方法として、ビア穴１８をできるだけ小径にして高密度に配置することも考えられるが、ビア穴１８を単に小径にしただけでは、めっきを施した際にビア穴１８の内壁面にめっきが確実に被着されず、ビア２０部分での電気的接続が確実になされないという問題が生じる。これは、電解めっきの際にはビア穴１８の開口縁のように鋭角に形成される部位に電界が集中するから、開口縁に沿ってめっき膜がより厚く付着して、ビア穴１８の内壁面にめっきがつきにくくなるからである。図６に示すようにビア穴１８の断面形状を開口側が開いたテーパ状に形成するのはビア穴１８の内壁面全体にめっき膜が付着するようにするという理由もある。しかし、このようにビア穴１８をテーパ状に形成するとビア２０を高密度に配置することができにくくなる。
【０００７】
本発明は、これらの問題点を解消すべくなされたものであり、多層回路基板を形成する際に高密度にビアを配置できるようにして高密度配線を可能とし、また、ビアにより層間の配線パターンを確実に電気的に接続することができる多層回路基板の好適な製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、電気的絶縁性を有する絶縁層を介して配線パターンを多層に形成するとともに、絶縁層に形成したビアにより配線パターンを層間で電気的に接続した多層回路基板の製造方法において、所定の配線パターンが設けられた回路基板の表面に電気的絶縁性を有する絶縁層を形成し、前記配線パターンが底面に露出するビア穴を、内壁面が開口側で拡径する段差形状に絶縁層に形成すると共に、絶縁層の表面に当該絶縁層に形成する配線パターンと同一のパターンに前記ビア穴の開口縁から延出する凹部を形成し、次いで、前記ビア穴、前記凹部および絶縁層にめっきを施して、前記ビア穴及び前記凹部をめっき金属からなる導体により充填し、前記絶縁層の表面に被着しためっき金属を研磨して、研磨後の絶縁層の表面と同一平面に前記ビア穴及び凹部に充填された導体の表面を露出させることを特徴とする。
また、前記絶縁層にレーザ光を照射して絶縁層にビア穴及び凹部を形成することを特徴とする。
また、電気的絶縁性を有する絶縁層を介して配線パターンを多層に形成するとともに、絶縁層に形成したビアにより配線パターンを層間で電気的に接続した多層回路基板の製造方法において、所定の配線パターンが設けられた回路基板の表面に電気的絶縁性を有する絶縁層を形成し、該絶縁層にレーザ光を照射することにより、前記配線パターンが底面に露出するビア穴を絶縁層に形成するとともに、絶縁層の表面に当該絶縁層に形成する配線パターンと同一のパターンに前記ビア穴の開口縁から延出する凹部を形成し、次いで、前記ビア穴、前記凹部および絶縁層にめっきを施して、前記ビア穴及び前記凹部をめっき金属からなる導体により充填し、前記絶縁層の表面に被着しためっき金属を研磨して、研磨後の絶縁層の表面と同一平面に前記ビア穴及び凹部に充填された導体の表面を露出させることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の好適な実施形態について詳細に説明する。
図１は本発明に係る多層回路基板の製造方法を示す説明図である。
図１（ａ） は配線パターン１４ａを形成した回路基板１０の断面図を示す。回路基板１０は電気的絶縁性を有する樹脂基板を基材とする。配線パターン１４ａは両面に銅箔を被着した樹脂基板の表面に感光性レジストを塗布し、配線パターン１４ａを形成するパターンにしたがって露光、現像してレジストパターンを形成し、レジストパターンをマスクとして銅箔が露出する部位をエッチングにより除去して形成することができる。
【００１０】
１２は回路基板１０の両面に形成した配線パターン１４ａを電気的に接続するスルーホールである。スルーホール１２は回路基板１０にドリル等で貫通孔を形成し、銅等の無電解めっき、次いで電解めっきを施して貫通孔の内壁面に導体層を形成することによって形成することができる。
【００１１】
図１（ｂ） は回路基板１０の両面に電気的絶縁性を有するポリイミド系樹脂あるいはエポキシ系樹脂等の樹脂をコーティングして第１層目の絶縁層１６ａを形成した状態を示す。
図１（ｃ） は本発明方法で特徴的な加工工程で、ＣＯ２ レーザあるいはエキシマレーザ等によるレーザ光を絶縁層１６ａに照射して、ビア穴３０と第２層目の配線パターンを形成するための凹部３２を形成した状態である。
【００１２】
ビア穴３０と凹部３２は加工方法により、ビア穴３０を形成してから凹部３２を形成する方法と、凹部３２を形成してからビア穴３０を形成する方法がある。ビア穴３０を形成する場合は、ビア穴３０を形成する位置に孔をあけたマスクを絶縁層１６ａの上に配置し、各々の孔からレーザ光を絶縁層１６ａに照射することにより、回路基板１０に設けた配線パターン１４ａにまで通じる孔を形成することができる。
【００１３】
凹部３２は絶縁層１６ａの表面に当該絶縁層１６ａに形成する配線パターンと同一のパターンで絶縁層１６ａを彫り込んで形成するもので、配線パターンのパターン形状に孔あけしたマスクを絶縁層１６ａの上に配置し、絶縁層１６ａにレーザ光を照射することにより絶縁層１６ａをエッチングして所定の深さの凹部３２を形成することができる。
なお、配線パターンの形状で孔あけしたマスクを使用するかわりに、配線パターンにしたがってレーザ光の照射位置を移動させて配線パターンと同一形状に凹部３２を形成することもできる。
【００１４】
ビア穴３０は回路基板１０に設けた配線パターン１４ａと絶縁層１６ａに設ける配線パターンとを電気的に接続するビアを形成するためのものであり、回路基板１０に設けた配線パターン１４ａと絶縁層１６ａに設ける配線パターンとを接続する位置に設けられる。
ここで、ビア穴３０と凹部３２はめっきによって導体を形成する部位であり、めっきにより銅等の金属をビア穴３０内及び凹部３２内に充填させて導体を形成する。
めっきによりビア穴３０にめっき金属を充填させる場合、ビア穴３０の径寸法をある程度小さくしても、ビア穴３０の高さを高くしすぎないようにすればめっきによりビア穴３０内にめっき金属を充填させることは困難ではない。たとえば、ビア穴の径寸法を５０μｍ程度、高さを５０μｍ程度とすることでビア穴３０の内部をめっき金属からなる導体で充填することができる。
【００１５】
図２はビア穴３０内にめっき金属が充填されやすくするため、ビア穴３０の内壁面をビア穴３０の開口側が拡径する段差形状に形成した例である。ビア穴３０の開口側に向けて穴径が順次拡径するようにビア穴３０を形成しておけば、めっきによりビア穴３０内にめっき金属を充填していった際に、底面側からめっき金属が充填されて確実にビア穴３０の内部全体を導体で充填することができる。なお、ビア穴３０の内壁面を段差状に形成するかわりに、開口側が拡径する形状にビア穴３０の内壁面を傾斜させて形成することも可能である。
【００１６】
ビア穴３０の内壁面を段差状に形成するには、まず、ビア穴３０でもっとも細径となる底部の径寸法に合わせて絶縁層１６ａにレーザ光を照射して底面まで開口させた後、底面の径寸法よりも大きな径で円を描くようにレーザ光を移動させて次の段を形成し、さらに大きな径で円を描くようにレーザ光を移動させることによってさらに次の段を形成していくようにすればよい。
【００１７】
配線パターンを形成するための凹部３２の形状としては、図３（ａ） に示すように、ビア穴３０の上部の径寸法よりも凹部３２を細幅に形成してビア穴３０の開口縁から凹部３２を延出させるようにする場合と、図３（ｂ） に示すように、ビア穴３０の上部の開口寸法と凹部３２を略同幅に形成してビア穴３０の開口縁に接続するようにする場合等がある。
【００１８】
なお、本実施形態では絶縁層１６ａにレーザ光を照射してビア穴３０と配線パターンを形成するための凹部３２を形成したが、ビア穴３０と凹部３２を形成する方法としてレーザ光照射以外の方法によることももちろん可能である。たとえば、絶縁層１６ａを化学的にエッチングする方法、イオンミリングによる方法等がある。
【００１９】
図１（ｄ） は上記のようにして絶縁層１６ａにビア穴３０と凹部３２を形成した後、ビア穴３０、凹部３２、絶縁層１６ａの表面に無電解銅めっき及び電解銅めっきを施して、ビア穴３０と凹部３２内をめっき金属３４による導体により充填し、絶縁層１６ａの表面をめっき金属３４によって被覆した状態である。
無電解銅めっきはビア穴３０と凹部３２の内面及び絶縁層１６ａの表面にめっき給電層を設けるためのものであり、このめっき給電層により電解銅めっきを施して、ビア穴３０と凹部３２内にめっき金属３４を充填することができる。同時に絶縁層１６ａの表面にめっき金属３４が被着する。図４は内壁面を段差状に形成したビア穴３０に無電解銅めっきと電解銅めっきを施してビア穴３０と凹部３２をめっき金属３４によって充填し、絶縁層１６ａの表面がめっき金属３４によって被覆された状態を示す。
【００２０】
無電解銅めっき及び電解銅めっきを施した後、絶縁層１６ａの表面を被覆しているめっき金属３４を研磨して除去し、絶縁層１６ａの表面を露出させる（図１（ｅ））。このめっき金属３４を研磨して絶縁層１６ａの表面を露出させる操作によってビア穴３０に充填されためっき金属３４と凹部３２に充填されためっき金属３４からなる導体が露出し、絶縁層１６ａの表面に配線パターン１５ａが形成される。
めっき金属３４を研磨して絶縁層１６ａを露出させる際には、いくぶん絶縁層１６ａの表面を研磨し、配線パターン１５ａがめっき金属３４によって電気的に短絡しないようにする。このめっき金属３４と絶縁層１６ａを研磨する操作によって、絶縁層１６ａの表面とビア穴３０と凹部３２に充填された導体の表面が同一平面となり、導体部分を含めて絶縁層１６ａの表面が平坦面になる。
【００２１】
上記のようにして形成された図１（ｅ） に示す基板は、回路基板１０の配線パターン１４ａと絶縁層１６ａの表面に形成した配線パターン１５ａとがビア穴３０にめっき金属３４が充填されて形成されたビア２０を介して電気的に接続された２層の配線層からなる多層回路基板の構造を有するものとなる。
この多層回路基板の上にさらに配線層を形成する場合には、図５に示すように、第１層目の絶縁層１６ａの表面に第２層目の絶縁層１６ｂを形成し、第１層目と同様な加工処理を施せばよい。
【００２２】
図５（ａ） は第２層目の絶縁層１６ｂにレーザ光を照射してビア穴３０と配線パターンを形成するための凹部３２を形成した状態である。第２層目の絶縁層１６ｂにビア穴３０と配線パターンを形成するための凹部３２を形成する場合も、第１層目の絶縁層１６ａにビア穴３０と凹部３２を形成する場合と同様な方法による。すなわち、ビア穴３０については、図２に示すように、ビア穴３０の開口側が拡径する形状にビア穴３０の内壁面を形成して無電解銅めっきおよび電解銅めっきを施した際にビア穴３０の底面側からめっき金属が充填されるようにする。
【００２３】
図５（ｂ） は第２層目のビア穴３０と凹部３２の内面及び絶縁層１６ｂの表面に無電解銅めっきと電解銅めっきを施した状態である。めっきを施したことにより、ビア穴３０、凹部３２の内部にめっき金属３４による導体が充填され、絶縁層１６ｂの表面がめっき金属３４によって被覆される。
【００２４】
無電解銅めっき及び電解銅めっきを施した後、絶縁層１６ｂの表面を被覆しているめっき金属３４を研磨して除去し、絶縁層１６ｂの表面を露出させる（図５（ｃ））。これによって、凹部３２にめっき金属３４が充填されて形成された導体による配線パターン１５ｂが絶縁層１６ｂの表面に形成され、ビア穴３０にめっき金属３４が充填されてなるビア２０を介して、第１層目の絶縁層１６ａに形成した配線パターン１５ａと第２層目の絶縁層１６ｂに形成した配線パターン１５ｂとが電気的に接続される。
【００２５】
こうして、回路基板１０に設けられた配線パターン１４ａ、第１層目の絶縁層１６ａに設けた配線パターン１５ａ、第２層目の絶縁層１６ｂに設けた配線パターン１５ｂが各々ビア２０を介して電気的に接続された多層回路基板が得られる。
配線層をさらに多層に形成する場合は、上記の加工工程を繰り返していけばよい。配線層を多層に形成する場合、本実施形態のように絶縁層の表面を被覆するめっき金属を研磨して除去するとともに、絶縁層の表面も僅かに研磨して絶縁層の表面を平坦化することは、絶縁層の表面のうねりを解消し、層間で配線パターンを確実に電気的に接続することを可能とし、半導体装置の信頼性を向上させることができるという利点がある。
なお、上記実施形態では回路基板１０の両面に複数層で配線層を設けたが、回路基板１０の一方の面にのみ配線層を積層した多層回路基板もまったく同様にして製造することができる。
【００２６】
本発明方法によれば、ビア穴３０および配線パターンを形成するための凹部３２に確実にめっき金属を充填することによってビアおよび配線パターンの導体を形成することができ、これによって層間で配線パターンを確実に電気的に接続することができる。また、絶縁層に対してビア穴３０と配線パターンを形成するための凹部３２を形成してめっきを施すことにより、ビアと配線パターンを同時に形成することができ効率的に製造することが可能となる。
また、ビア穴３０の形状を底部から開口側に向けて徐々に拡径する形状とすることで、拡径した部位であってもビアの径寸法を従来よりも細径に形成でき、かつめっき金属を確実に充填可能にして、高密度配線を可能にする。
また、ビア穴３０にめっき金属からなる導体が充填されていることから、層間でビアを重ねて配置することが可能になり、ビアの配置についての制約を緩和することによっても高密度配線を可能にする。
【００２７】
【発明の効果】
本発明に係る多層回路基板の製造方法によれば、絶縁層に形成したビア穴と絶縁層の表面に形成した配線パターンを形成するための凹部にめっき金属が充填されてビアと配線パターンが形成されることによって、層間で確実に配線パターンを電気的に接続することが可能となる。また、ビア穴の形状をめっき金属が確実に充填される形状とすることによって、ビア径を細く形成して、かつ層間で配線パターンを確実に電気的に接続することが可能になる。また、絶縁層の表面に被着されるめっき金属を研磨して絶縁層の表面を露出させるようにすることにより、絶縁層の表面が平坦化され、多層に配線層を形成する場合の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る多層回路基板の製造方法を示す説明図である。
【図２】絶縁層に形成するビアの形状を示す断面図である。
【図３】ビア穴と凹部との接続部を拡大して示す斜視図である。
【図４】ビア及び凹部に金属を充填した状態の断面図である。
【図５】第２層目の絶縁層に配線パターンを形成する工程を示す説明図である。
【図６】従来の多層回路基板の製造方法を示す説明図である。
【符号の説明】
１０ 回路基板
１２ スルーホール
１４ａ、１４ｂ １４ｃ 配線パターン
１５ａ、１５ｂ 配線パターン
１６ａ、１６ｂ 絶縁層
１８ ビア穴
２０ ビア
３０ ビア穴
３２ 凹部
３４ めっき金属
Claims (3)
- 電気的絶縁性を有する絶縁層を介して配線パターンを多層に形成するとともに、絶縁層に形成したビアにより配線パターンを層間で電気的に接続した多層回路基板の製造方法において、
所定の配線パターンが設けられた回路基板の表面に電気的絶縁性を有する絶縁層を形成し、
前記配線パターンが底面に露出するビア穴を、内壁面が開口側で拡径する段差形状に絶縁層に形成すると共に、絶縁層の表面に当該絶縁層に形成する配線パターンと同一のパターンに前記ビア穴の開口縁から延出する凹部を形成し、
次いで、前記ビア穴、前記凹部および絶縁層にめっきを施して、前記ビア穴及び前記凹部をめっき金属からなる導体により充填し、
前記絶縁層の表面に被着しためっき金属を研磨して、研磨後の絶縁層の表面と同一平面に前記ビア穴及び凹部に充填された導体の表面を露出させることを特徴とする多層回路基板の製造方法。 - 前記絶縁層にレーザ光を照射して絶縁層にビア穴及び凹部を形成することを特徴とする請求項１記載の多層回路基板の製造方法。
- 電気的絶縁性を有する絶縁層を介して配線パターンを多層に形成するとともに、絶縁層に形成したビアにより配線パターンを層間で電気的に接続した多層回路基板の製造方法において、
所定の配線パターンが設けられた回路基板の表面に電気的絶縁性を有する絶縁層を形成し、
該絶縁層にレーザ光を照射することにより、前記配線パターンが底面に露出するビア穴を絶縁層に形成するとともに、絶縁層の表面に当該絶縁層に形成する配線パターンと同一のパターンに前記ビア穴の開口縁から延出する凹部を形成し、
次いで、前記ビア穴、前記凹部および絶縁層にめっきを施して、前記ビア穴及び前記凹部をめっき金属からなる導体により充填し、
前記絶縁層の表面に被着しためっき金属を研磨して、研磨後の絶縁層の表面と同一平面に前記ビア穴及び凹部に充填された導体の表面を露出させることを特徴とする多層回路基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33768298A JP3629375B2 (ja) | 1998-11-27 | 1998-11-27 | 多層回路基板の製造方法 |
| US09/443,369 US6434819B1 (en) | 1998-11-27 | 1999-11-19 | Production of multilayer circuit board |
| KR1019990052630A KR100682808B1 (ko) | 1998-11-27 | 1999-11-25 | 다층 회로 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33768298A JP3629375B2 (ja) | 1998-11-27 | 1998-11-27 | 多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165049A JP2000165049A (ja) | 2000-06-16 |
| JP3629375B2 true JP3629375B2 (ja) | 2005-03-16 |
Family
ID=18310980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33768298A Expired - Fee Related JP3629375B2 (ja) | 1998-11-27 | 1998-11-27 | 多層回路基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6434819B1 (ja) |
| JP (1) | JP3629375B2 (ja) |
| KR (1) | KR100682808B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8156647B2 (en) | 2008-12-05 | 2012-04-17 | Ibiden Co., Ltd. | Method for manufacturing a multilayer printed wiring board |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284813A (ja) * | 2000-03-31 | 2001-10-12 | Mitsubishi Electric Corp | 多層配線板の製造方法 |
| DE10023736A1 (de) * | 2000-05-15 | 2001-11-22 | Harting Elektrooptische Bauteile Gmbh & Co Kg | Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte |
| KR20020004372A (ko) * | 2000-07-05 | 2002-01-16 | 오정규 | 회로가 도금된 기판 컨넥터의 이바리 제거방법 및 그 장치 |
| JP2002252446A (ja) * | 2001-02-23 | 2002-09-06 | Sony Chem Corp | フレキシブル配線基板の製造方法 |
| US8065795B2 (en) | 2001-03-08 | 2011-11-29 | Ppg Industries Ohio, Inc | Multi-layer circuit assembly and process for preparing the same |
| US6671950B2 (en) * | 2001-03-08 | 2004-01-06 | Ppg Industries Ohio, Inc. | Multi-layer circuit assembly and process for preparing the same |
| US7228623B2 (en) * | 2001-03-08 | 2007-06-12 | Ppg Industries Ohio, Inc. | Process for fabricating a multi layer circuit assembly |
| JP4558413B2 (ja) * | 2004-08-25 | 2010-10-06 | 新光電気工業株式会社 | 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法 |
| JP2007036063A (ja) * | 2005-07-28 | 2007-02-08 | Hitachi Via Mechanics Ltd | 多層基板の製造方法 |
| TWI278263B (en) * | 2006-02-15 | 2007-04-01 | Phoenix Prec Technology Corp | Circuit board structure and method for fabricating the same |
| JP5138248B2 (ja) * | 2007-03-23 | 2013-02-06 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5192171B2 (ja) * | 2007-04-17 | 2013-05-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP2008085373A (ja) * | 2007-12-19 | 2008-04-10 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
| JP2009206506A (ja) * | 2008-01-31 | 2009-09-10 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器 |
| TWI401006B (zh) * | 2008-06-18 | 2013-07-01 | Unimicron Technology Corp | 電路板及其製法 |
| US20100006334A1 (en) * | 2008-07-07 | 2010-01-14 | Ibiden Co., Ltd | Printed wiring board and method for manufacturing the same |
| TW201110839A (en) * | 2009-09-04 | 2011-03-16 | Advanced Semiconductor Eng | Substrate structure and method for manufacturing the same |
| JP2011222948A (ja) * | 2010-03-24 | 2011-11-04 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| KR20110113980A (ko) * | 2010-04-12 | 2011-10-19 | 삼성전자주식회사 | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 |
| JP5518624B2 (ja) * | 2010-08-10 | 2014-06-11 | 日本メクトロン株式会社 | プリント配線板及びその製造方法 |
| CN102625603A (zh) * | 2011-01-13 | 2012-08-01 | 讯忆科技股份有限公司 | 多层电路板的线路层增层方法及其结构 |
| JP2013051251A (ja) * | 2011-08-30 | 2013-03-14 | Fujikura Ltd | プリント配線板、プリント配線板の製造方法、及びインプリントモールド |
| DE102012200343A1 (de) * | 2012-01-11 | 2013-07-11 | E.G.O. Elektro-Gerätebau GmbH | Bauteilträger, elektrischer Leiter und Verfahren zur Herstellung eines Bauteilträgers sowie eines elektrischen Leiters |
| US9001031B2 (en) * | 2012-07-30 | 2015-04-07 | Qualcomm Mems Technologies, Inc. | Complex passive design with special via implementation |
| DE102018127631A1 (de) * | 2018-11-06 | 2020-05-07 | Bundesdruckerei Gmbh | Durchkontaktierung in einer beidseitig bedruckten Trägerfolie mit mehrstufiger Bohrung |
| JP7423326B2 (ja) * | 2020-01-30 | 2024-01-29 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116893A (ja) | 1990-09-06 | 1992-04-17 | Mitsubishi Heavy Ind Ltd | 導体埋め込み型基板の製造方法 |
| JP2551224B2 (ja) * | 1990-10-17 | 1996-11-06 | 日本電気株式会社 | 多層配線基板および多層配線基板の製造方法 |
| US5517758A (en) * | 1992-05-29 | 1996-05-21 | Matsushita Electric Industrial Co., Ltd. | Plating method and method for producing a multi-layered printed wiring board using the same |
| US6195883B1 (en) * | 1998-03-25 | 2001-03-06 | International Business Machines Corporation | Full additive process with filled plated through holes |
| FI982568A (fi) * | 1997-12-02 | 1999-06-03 | Samsung Electro Mech | Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi |
| US6119338A (en) * | 1998-03-19 | 2000-09-19 | Industrial Technology Research Institute | Method for manufacturing high-density multilayer printed circuit boards |
-
1998
- 1998-11-27 JP JP33768298A patent/JP3629375B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-19 US US09/443,369 patent/US6434819B1/en not_active Expired - Fee Related
- 1999-11-25 KR KR1019990052630A patent/KR100682808B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8156647B2 (en) | 2008-12-05 | 2012-04-17 | Ibiden Co., Ltd. | Method for manufacturing a multilayer printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| US6434819B1 (en) | 2002-08-20 |
| KR20000047719A (ko) | 2000-07-25 |
| JP2000165049A (ja) | 2000-06-16 |
| KR100682808B1 (ko) | 2007-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3629375B2 (ja) | 多層回路基板の製造方法 | |
| JPH09266268A (ja) | 半導体装置の製造方法および半導体装置のパッケージ | |
| JPH11509990A (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| US6340841B2 (en) | Build-up board package for semiconductor devices | |
| JP2007227929A (ja) | 内部貫通ホールを有する印刷回路基板及びその製造方法 | |
| JP4256603B2 (ja) | 積層配線板の製造方法 | |
| JP2001053188A (ja) | 多層配線基板の製造方法 | |
| US6730859B2 (en) | Substrate for mounting electronic parts thereon and method of manufacturing same | |
| JP2019176068A (ja) | 印刷配線板および印刷配線板の製造方法 | |
| JP4390368B2 (ja) | 配線基板の製造方法 | |
| US6946737B2 (en) | Robust interlocking via | |
| JP2024123240A (ja) | 印刷配線板および印刷配線板の製造方法 | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| TWI691243B (zh) | 印刷電路板的製造方法 | |
| JP4219541B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| JP2000323841A (ja) | 多層回路基板とその製造方法 | |
| KR100630913B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| JP7397718B2 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
| JP3991198B2 (ja) | 多層プリント基板およびその製造方法 | |
| KR100601899B1 (ko) | 반도체 소자를 탑재하는 중공을 갖는 기판을 제조하는 방법 | |
| JP7336845B2 (ja) | 印刷配線板の製造方法 | |
| JP2001068807A (ja) | 配線基板及び配線基板の製造方法 | |
| JP3994952B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |