JP3621149B2 - 同期パターン読み取り方法、同期パターン検出回路、アドレスマーク検出回路 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、パルス幅変調（ＰＷＭ：Pulse Width Modulation）方式で記録媒体に記録されたデータにおける同期パターン読み取り方法、同期パターン検出回路、アドレスマーク検出回路に関するものである。
【０００２】
近年、光磁気ディスク等の記録媒体は、さらなる高密度化が求められている。そのため、記録媒体へのデータ記録方式においても、従来のＰＰＭ（Ｐｉｔ Ｐｏｓｉｔｉｏｎ Ｍｏｄｕｌａｔｉｏｎ ）方式に代わってパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式が注目されている。このＰＷＭ方式で記録されたデータを読み出す場合にも失敗することなく確実にデータを読み取ることができる必要がある。
【０００３】
【従来の技術】
従来、光ディスク等の記録媒体へのデータの記録方式は、ピット位置変調（ＰＰＭ：Ｐｉｔ Ｐｏｓｉｔｉｏｎ Ｍｏｄｕｌａｔｉｏｎ ）方式が一般的であった。ＰＰＭ方式は、記録媒体に対して、データ、例えば１バイトの「０，１，０，１，０，１，０，１」のデータを記録する場合、その１バイトの各ビットに対応して記録領域が確保されている。そして、その記録領域に対応するビットの内容が記録される。この１バイトのデータを読み取る場合には、各ビットに対応する記録領域に記録された内容をドライブヘッドが読み取ることによって、前記１バイトのデータが読み取られる。従って、データを記録する場合には、１ビットに対して１つの記録領域を確保する必要がある。
【０００４】
そこで、記録密度を上げる１つの方法として、１ビットに対する記録領域の幅を短くすることによって、記録媒体に対する記録密度の増加を図ることができる。しかしながら、記録領域の幅を短くするればするほど、高密度化が図れるものの、ドライブヘッドから読み出される波形の周期は短くなる。又、ドライブヘッドを構成する光ピックアップのスポット径を小さくしなければならない。その結果、信号処理回路で信号処理する場合、サンプリング周期をさらに短くしたり、スポット径を小さくしなければならず、記録領域の幅を短くして記録媒体の高密度化を図るには限界があった。
【０００５】
そこで、記録媒体のさらなる高密度化を図るために、ＰＷＭ方式が注目されている。ＰＷＭ方式は、記録媒体に対して、例えば１バイトのデータを記録する場合、「１」の内容のビットデータと、その内容「１」のビットデータと同じ内容のビットデータが次に現れるビットデータの間にある全てのビットデータを「１」と異なる「０」の内容にして記録するものである。
【０００６】
図７はＰＷＭ方式とＰＰＭ方式との相違を説明するものであって、データＤ１をＰＰＭ方式で記録した記録媒体から該データＤ１をドライブヘッドが読み出した波形ＲＤＰＰＭ と、データＤ１をＰＷＭ方式で記録した記録媒体から該データＤ１をドライブヘッドが読み出した波形ＲＤＰＷＭ とを示す。
【０００７】
ＰＰＭ方式では、「１」の内容は高電位（Ｈレベル）、「０」の内容は低電位（Ｌレベル）の波形となって読み出される。
これに対して、ＰＷＭ方式では、「１」の内容のビットデータが読み出される毎にレベルが反転されるように記録されている。 図７において４番目の「１」の内容のビットデータでＨレベルに立上り、次の７番目の「１」の内容のビットデータでＬレベルに立ち下がる。そして、１１番目の「１」の内容のビットデータで再びＨレベルに立上り、次の１３番目の「１」の内容のビットでＬレベルに立ち下がる。同様に、１９番目の「１」の内容のビットデータで再びＨレベルに立上り、次の２２番目の「１」の内容のビットデータでＬレベルに立ち下がる。さらに、２４番目の「１」の内容のビットデータで再びＨレベルに立上り、次の２６番目の「１」の内容のビットデータでＬレベルに立ち下がる。
【０００８】
つまり、ＰＷＭ方式は、記録媒体に対してＰＰＭ方式のように１ビットに対して１つの記録領域を確保する必要がない。前記したようにＰＷＭ方式は、「１」の内容のビットデータと、次に現れる「１」の内容のビットデータの間にあるビットデータを全て「０」の内容として記録するものである。従って、ＰＰＭ方式で読み出されるデータＤ１の波形ＲＤＰＰＭ の周期より、ＰＷＭ方式で読み出される波形ＲＤＰＷＭ の周期のほうが、どの部分をみても長い。このことは、ＰＷＭ方式とＰＰＭ方式の記録媒体に対する記録領域を考えると、ＰＰＭ方式のように１ビットに対して１つの記録領域を確保するＰＰＭ方式に比べ連続する複数のビットに対して１つの記録領域を確保するほうが、ビット当たりの記録領域の幅をはるかに小さくすることができる。その結果、ＰＷＭ方式は、ＰＰＭ方式よりもはるかに記録媒体の高密度化を図る上で優れている。
【０００９】
しかも、記録媒体において各セクタ中の、例えばユーザデータ部に記録される１バイトのデータの記録方式がＰＰＭ方式とＰＷＭ方式では相違する。ＰＰＭ方式では、ユーザが入力した１バイトのデータを１６チャネル（２バイト）に予め用意された変換テーブルにて変換してユーザデータ部に記録するようになっている。一方、ＰＷＭ方式では、ユーザが入力した１バイトのデータを１２チャネル（１．５バイト）に予め用意された変換テーブルにて変換してユーザデータ部に記録するようになっている。従って、この点についても、ＰＷＭ方式は、ＰＰＭ方式よりもはるかに記録媒体の高密度化を図る上で優れている。
【００１０】
ＰＷＭ方式でデータを記録した記録媒体からの該データの読み取りは、信号処理回路にて以下のように行われている。図８は、データ読み取りの原理を説明する説明図である。データＤ１に対するドライブヘッドが読み出した波形ＲＤＰＷＭ は、矩形波となる。そして、その波形ＲＤＰＷＭ の立ち上がり（リーディングエッジ）と立ち下がり（トレーリングエッジ）を検出する。その検出は、例えばコンパレータによって行われる。例えば、波形ＲＤＰＷＭ のＨレベルが５ボルト、Ｌレベルが０ボルトとすると、基準電圧Ｖｒｅｆ を２．５ボルトとする。コンパレータは、基準電圧Ｖｒｅｆ と波形ＲＤＰＷＭ を比較し、波形ＲＤが基準電圧Ｖｒｅｆ を超えた時Ｈレベルとなり、波形ＲＤＰＷＭ が基準電圧Ｖｒｅｆ 以下になった時Ｌレベルとなる。このコンパレータの出力が反転する時、即ち、リーディングエッジとトレーリングエッジとを検出した時を「１」の内容のビットデータが読み出されたと判断する。又、コンパレータの出力が反転しない時、即ちリーディングエッジ及びトレーリングエッジが検出されていない時、予め定めたサンプリング周期で「０」の内容のビットデータが読み出されていると判断する。
【００１１】
ところで、ドライブヘッドが読み出した波形ＲＤＰＷＭ は、直流成分のノイズを含みその時々に変動すること、あるいは波形が鈍ることがある。波形ＲＤＰＷＭ が直流成分のノイズを含みその時々に変動するとは、波形ＲＤＰＷＭ のＬレベルが０ボルト、Ｈレベルが５ベルトにならず、全体にレベルが変動し、一時的にオフセット電圧が加わるような現象をいう。又、波形ＲＤＰＷＭ が鈍るとは、読み取り速度が速くなっていることが主な原因で、波形が矩形波にならないで立ち上がり、立ち下がりが緩やかな曲線を描いて変化することである。
【００１２】
一般に、記録媒体において各セクタ中に設けられたロックアップパターン部（ＶＦＯ部）に記録されるデータＤ２は、「０」と「１」の内容が交互に並んだデータをとしている。この交互に並んだデータＤ２をＰＷＭ方式で記録した記録媒体からドライブヘッドが読み出すと図９に示す波形ＲＤＰＷＭ となる。即ち、ＰＷＭ方式で記録しても、読み出された波形ＲＤＰＷＭ は、鈍ってｓｉｎ波に近い波形となる。この波形ＲＤＰＷＭ に直流分のノイズが乗ると、波形ＲＤＰＷＭ はその直流分だけ全体に変動する。
【００１３】
図１０は、波形ＲＤＰＷＭ に直流成分が含まれた波形を示す。このような波形ＲＤＰＷＭ が読み出された時、１つの基準電圧Ｖｒｅｆ でリーディングエッジとトレーリングエッジを検出すると、データＤ２を誤って読み取るおそれがある。つまり、波形ＲＤＰＷＭ 全体が変動しても基準電圧はそれに伴って変動しない。従って、図１０に示すように、変動していない個所のリーディングエッジからトレーリングエッジまでの間隔Ｌ１と変動している個所のリーディングエッジからトレーリングエッジまでの間隔Ｌ２は異なる。この間隔Ｌ１，Ｌ２の相違は、その間隔Ｌ１，Ｌ２に存在する「０」の内容を記録したビットデータ数の相違として現れる。即ち、間隔Ｌ１より間隔Ｌ２の方が１ビット分長いと、サンプリング周期は一定なので、間隔Ｌ１の個所は、「１０１」と正しく判断するのに対して間隔Ｌ２の個所は「１００１」と誤って判断してしまうことになる。
【００１４】
そこで、これを回避するために、リーディングエッジとトレーリングエッジの検出は、それぞれ別々に行っている。つまり、リーディングエッジを検出するための基準電圧（以下第１基準電圧という）Ｖｒｅｆ１とトレーリングエッジを検出するための基準電圧（以下第２基準電圧という）Ｖｒｅｆ２がそれぞれ設けられている。図１１は、第１及び第２基準電圧ＶＲＥＦ１， Ｖｒｅｆ２と図１０に示す波形ＲＤＰＷＭ との関係を示す。この場合でも、間隔Ｌ１，間隔Ｌ２のずれは発生するが、リーディングエッジから次のリーディングエッジまでの間隔Ｌ３とトレーリングエッジから次のトレーリングエッジまでの間隔Ｌ４は正常な場合と比較してほぼ同じ間隔となるように改善される。従って、ビット数を誤って多く判断してしまうようなことはなく、データを正確に読み取ることができる。
【００１５】
この検出は、図１２に示す信号処理回路８０に設けた２つの信号処理部８１，８２にて行われる。第１の信号処理部８１は、ドライブヘッド８３がＰＷＭ方式でデータを記録する光ディスク８４から読出した波形ＲＤＰＷＭ を入力し、その波形ＲＤＰＷＭ のリーディングエッジの検出を第１基準電圧Ｖｒｅｆ１を使用して検出する。第１の信号処理部８１は、波形ＲＤＰＷＭ のリーディングエッジに基づいてそのリーディングエッジを検出した時のビットデータの内容を「１」として出力する。又、第１の信号処理部８１は、リーディングエッジとリーディングエッジの間のサンプリング周期で決まる数のビットデータの内容を「０」として出力する。
【００１６】
第２の信号処理部８２は、ドライブヘッドから出力される波形ＲＤＰＷＭ を入力し、その波形ＲＤＰＷＭ のトレーリングエッジの検出を第２基準電圧Ｖｒｅｆ２を使用して検出する。第２の信号処理部８２は、波形ＲＤＰＷＭ のトレーリングエッジに基づいてそのトレーリングエッジを検出した時のビットデータの内容を「１」として出力する。又、第２の信号処理部８２は、トレーリングエッジとトレーリングエッジの間のサンプリング周期で決まる数のビットデータの内容を「０」として出力する。
【００１７】
図１３は、波形ＲＤＰＷＭ に対する両信号処理部８１，８２の出力データＤＴＬＥ，ＤＴＴＥを説明する説明図である。
ロックアップパターン部のデータＤ２が、
「０，１，０，１，０，１，０，１，０，１，０，１，…」
である時、
第１の信号処理部８１から出力されるデータＤＴＬＥは、
「０，１，０，０，０，１，０，０，０，１，０，０，…」
となり、
第２の信号処理部８２から出力されるデータＤＴＴＥは、
「０，０，０，１，０，０，０，１，０，０，０，１，…」
となる。
【００１８】
そして、この両データＤＴＬＥ，ＤＴＴＥは、ドライブコントローラ８５に出力され、同コントローラ８５にて論理和をとることによってロックアップパターン部のデータＤ２が合成される。
【００１９】
しかしながら、両データＤＴＬＥ，ＤＴＴＥを合成をしてロックアップパターン部のデータＤ２を生成するためには、両信号処理部８１，８２から出力されるデータＤＴＬＥ，ＤＴＴＥの出力タイミングは同期が取られている必要がある。
【００２０】
例えば、第２の信号処理部８２から出力されるデータＤＴＴＥが、
「０，０，１，０，０，０，１，０，０，０，１，０，…」
となって、１ビットデータ分だけ速く出力される場合がある。
【００２１】
この場合、コントローラ８５にて論理和をとると、
「０，１，１，０，０，１，１，０，０，１，１，０，…」
となって、前記したロックアップパターン部のデータＤ２にならない。即ち、ロックアップパターン部のデータＤ２が読み取れないないことになる。そのデータＤ２が読み取れないことは、後続の同期パターン、ユーザデータ部のデータ等が読み取れないことを意味する。
【００２２】
そこで、これを防止するために、両信号処理部８１，８２から出力されるデータＤＴＬＥ，ＤＴＴＥの同期合わせがコントローラ８５内で行われる。一般に、ロックアップパターン部はセクタマーク部の後にあるため、今読み取られているのがロックアップパターン部のデータＤ２であることが事前に判断できる。即ち、セクタマーク部に記録されているセクターマークのデータは、バーストデータであって、他のデータ記録部と内容が異なり同じ内容が例えば「０，０，０，０，１，１，１，０，０，０，１，１，１，…」のように連続すように形成されている。
【００２３】
従って、コントローラ８５は、両信号処理部８１，８２が同期が外れていてもセクタマーク部のデータを読み取っていることが判断することができる。その結果、コントローラ８５は、その後に読み取られるデータがロックアップパターン部のデータＤ２であることが容易に判断することができる。
【００２４】
そして、ロックアップパターン部のデータＤ２を読み取っているにもかかわらず、合成して得たデータがロックアップパターン部のデータＤ２にならない時には、２つの信号処理部８１，８２のどちらか一方がどれだけずれているか判断する。即ち、コントローラ８５は、一方の信号処理部に基づくデータの出力するタイミング（同期）をずらして論理和をとってロックアップパターン部のデータＤ２になるようにする。ロックアップパターン部のデータＤ２となった時、コントローラ８５は、両信号処理部８１，８２から出力されるデータＤＴＬＥ，ＤＴＴＥの同期がとれたものとして、以後このタイミングで順次データＤＴＬＥ，ＤＴＴＥを合成していく。
【００２５】
従って、データＤ２の波形ＲＤＰＷＭ に基づいて両信号処理部８１，８２から出力されるデータＤＴＬＥ，ＤＴＴＥはコントローラ８５内で同期をとられ、以後の同期パターン、ユーザデータ部のデータ等が読み取り不能となったり誤検出されることはなくなる。
【００２６】
【発明が解決しようとする課題】
図１４は、光ディスクについて、各セクタの記録フォーマットの概要を示す。各セクタ９０は、ＩＤ部９１とデータ部９２とに大別される。
【００２７】
ＩＤ部９１は、セクタマーク部（ＳＭ）９１ａ、第１ロックアップパターン部（第１ＶＦＯ）９１ｂ、第１アドレスマーク（第１ＡＭ）９１ｃ、第１物理アドレス（第１ＩＤ）９１ｄ、第２ロックアップパターン部（第２ＶＦＯ）９１ｅ、第２アドレスマーク（第２ＡＭ）９１ｆ、第２物理アドレス（第２ＩＤ）９１ｇ、ポストアンブル部（ＰＡ）９１ｌを含む。
【００２８】
データ部９２は、第３ロックアップパターン部（第３ＶＦＯ）９１ｈ、複数のユーザデータ部９２ａ、誤り検査符号部（ＣＲＣ）９２ｂ、誤り訂正符号部（ＥＣＣ）９２ｃ、同期をとるための同期パターン部（ＳＹＮＣ）９２ｄ、複数個の同期をとるための再同期パターン部（ＲＥＳＹＮＣ）９２ｅ、ポストアンブル部（ＰＡ）９２ｆ、及び、バッファ部（ＢＵＦＦ）９２ｇを含む。
【００２９】
ところで、同期合わせに使用されるロックアップパターン部のデータＤ２は、各ＶＦＯ部である。しかし、各ＶＦＯ部にて同期を合わせても、その後２つの信号処理部８１，８２が出力するデータＤＴＬＥ，ＤＴＴＥの出力タイミングが変動した場合、次のＶＦＯ部が来るまで同期合わせができないことになり、その結果、データが読み取れなくなるといった問題が発生する。
【００３０】
本発明は、上記問題点を解消するためになされたものであって、その目的は、リーディングエッジ及びトレーリングエッジのずれに左右されることなくＰＷＭ方式で記録されたデータを確実に読み取ることができる同期パターン読み取り方法、同期パターン検出回路、アドレスマーク検出回路を提供することにある。
【００３１】
【課題を解決するための手段】
請求項１に記載の発明は、パルス幅変調方式で記録媒体に記録されたデータ中の同期をとるためのパターンを読み取る同期パターン読み取り方法であって、同期をとるためのパターンに基づいて作られたリーディングエッジ用同期パターンと、同期をとるためのパターンに基づいて作られたトレーリングエッジ用同期パターンとを用意し、リーディングエッジに基づくデータからリーディングエッジ用同期パターンを先に検出した時その検出動作を中止し、予め定めた時間までにトレーリングエッジに基づくデータからトレーリングエッジ用同期パターンを検出しなかったとき、リーディングエッジに基づくデータからの同期パターンの検出を再度行わせ、トレーリングエッジに基づくデータからトレーリングエッジ用同期パターンを先に検出した時その検出動作を中止し、予め定めた時間までにリーディングエッジに基づくデータからリーディングエッジ用同期パターンを検出しなかったとき、トレーリングエッジに基づくデータからの同期パターンの検出を再度行わせるようした。
【００３３】
【作用】
請求項１の発明によれば、リーディングエッジ用同期パターンとトレーリングエッジ用同期パターンのいずれか一方の検出が成功し、他方の検出が失敗しても、再び両同期パターンの検出が行われる。従って、一度の検出失敗で完全に同期パターンの検出が失敗とならず、再度の検出の機会が与えられ同期パターンを確実に検出することが可能となる。
【００３５】
【実施例】
本発明の実施例に従う光ディスク装置を図１〜図５に従って説明する。図１は、記録媒体としての光ディスクからのデータ読み取り及び書き込みを行う光ディスク装置の構成を示す。その光ディスク装置で扱われる光ディスクは、データがＰＷＭ方式で記録され、各セクタのフォーマットは図１４に示す光ディスクのフォーマットと本質的に同じである。
【００３６】
光ディスク１１は、モータＭ１によって回転される。モータＭ１は、回転制御回路１２にて制御される。ドライブヘッド１３は、モータＭ２によって駆動され、光ティスク１１の半径方向に移動する。モータＭ２は、径方向移動制御回路１４にて制御される。ドライブヘッド１３は、光ディスクに記録されたデータを読み取ったり、データを光ディスク１１に書き込むための光ピックアップで構成されている。ドライブヘッド制御回路１５は、光ディスク１１に対するデータの記録及び再生のために、ドライブヘッド１１を制御する。ドライブヘッド１３が読み取った波形ＲＤＰＷＭ は、リードデータとして信号処理回路１６に出力される。信号処理回路１６は、図１２で示す信号処理回路８０と本質的に同じである。図２は、信号処理回路１６の要部ブロック回路を示す。信号処理回路１６は、第１の信号処理部１６ａと第２の信号処理部１６ｂを含む。第１の信号処理部１６ａは、図１２で示す第１の信号処理部８１と本質的に同じであり、波形ＲＤＰＷＭ のリーディングエッジに基づいてデータＤＴＬＥを出力する。第２の信号処理部１６ｂは、図１２で示す第２の信号処理部８２と本質的に同じであり、波形ＲＤＰＷＭ のトレーリングエッジに基づいてデータＤＴＴＥと出力する。
【００３７】
ディスクコントローラ１８は、信号処理回路１６からデータＤＴＬＥ，ＤＴＴＥを入力し、その両データＤＴＬＥ，ＤＴＴＥを合成しリードデータＲＤとし所望の情報を得る。ディスクコントローラ１８は、所望のセクタ９０に記録されるべき書き込みデータＷＤを信号処理回路１６へ出力する。さらに、サーボコントローラ１７は、データ読み出し及び書き込みのためにドライブヘッド１３を目的のセクタ９０の所属するトラック位置にシークさせたり、光ディスク１１の回転数を所望の回転数に設定するための各種の駆動制御信号を制御回路１２，１４，１５に出力する。
【００３８】
図３は、ディスクコントローラ１８内に設けられた同期パターン検出回路を示す。
第１のシフトレジスタ２１は、５７ビットのシフトレジスタであって、第１の信号処理部１６ａから出力されるデータＤＴＬＥのビットデータをクロックＮＣＫに同期して順次入力する。第１のシフトレジスタ２１は、入力したデータＤＴＬＥの最も最初に入力したビットデータをクロックＮＣＫに同期して順次出力する。
【００３９】
第２のシフトレジスタ２２は、５７ビットのシフトレジスタであって、第２の信号処理部１６ｂから出力されるデータＤＴＴＥのビットデータをクロックＰＣＫに同期して順次入力する。第２のシフトレジスタ２２は、入力したデータＤＴＴＥの最も最初に入力したビットデータをクロックＰＣＫに同期して順次出力する。尚、クロックＰＣＫは、クロックＮＣＫと同じ周期のクロックである。
【００４０】
データ出力調整回路２３は、複数個のファーストインファーストアウト（ＦＩＦＯ）及び退避レジスタを含む。該調整回路２３は、第１のシフトレジスタ２１からデータＤＴＬＥのビットデータをクロックＮＣＫに同期して入力するとともに先に入力したビットデータをシフトし最も先に入力したビットデータを出力する。該調整回路２３は、第１信号生成回路２８から１ショットの制御信号ＩＰＭ、第２のタイムチェック回路３３から１ショットの制御信号ＯＰＬを入力する。
【００４１】
該調整回路２３は、制御信号ＩＰＭが入力されると、現在の入力ポインタの値を退避レジスタに書き込みを行う。この時、制御信号ＩＰＭがリセット解除後初めての入力であった場合は、入力ポインタの動作を開始する要因となり、以後リセットされるまで動作を行う。入力ポインタは、クロックＮＣＫに同期して動作する。
【００４２】
その後、制御信号ＯＰＬが入力されると、退避レジスタより出力ポインタの初期値を読み出し、そのポインタ値に相当するところからデータＤＴＬＥの出力を開始し、出力ポインタの動作をスタートさせる。出力ポインタは、クロックＰＣＫに同期して動作する。この動作にてデータＤＴＬＥは、クロックＮＣＫからクロックＰＣＫに同期したデータとなる。
【００４３】
そのため、制御信号ＩＰＭと制御信号ＯＰＬの時間差分だけ、データＤＴＬＥの出力を遅らせる事になり、この予め決めておく時間差が、データＤＴＬＥとデータＤＴＴＥのずれに対する許容差となる。
【００４４】
例えば、予め時間差を４ＣＬＫとした場合に、データＤＴＴＥの方がデータＤＴＬＥに比較して３ＣＬＫ遅い場合に制御信号ＯＰＬは、データのずれがない場合に比べて、３ＣＬＫ遅く入力されるため、制御信号ＩＰＭと制御信号ＯＰＬの時間差は７ＣＬＫとなり、データのずれがない場合に比べて、データＤＴＬＥの出力は３ＣＬＫ遅く出力される事になる。
【００４５】
また、制御信号ＩＰＭのみ入力された場合は（制御信号ＯＰＬは入力されない）、出力ポインタは動作しないため、データＤＴＬＥには影響を受けない事になる。
【００４６】
また、許容差は以後実施例で、４つと仮定する。
オア回路２４は、データ出力調整回路２３から出力されるデータＤＴＬＥのビットデータと、第２のシフトレジスタ２２から出力されるデータＤＴＴＥのビットデータを入力する。即ち、オア回路２４は、データＤＴＬＥのビットデータとデータＤＴＴＥのビットデータを合成（論理和）し、その合成したビットデータをリードデータＲＤとして出力する。
【００４７】
ただし、オア回路２４に入力するデータＤＴＴＥは、データ出力調整回路２３に入力されるデータＤＴＬＥに対してデータ出力調整回路２３にて予め決められた許容差分だけ遅れたものでなければならない。（本実施例の場合、４つ）
第１のシンクパターン検出回路２６は、５７ビットのシフトレジスタと比較回路を含む。第１のシンクパターン検出回路２６は、第１のシフトレジスタ２１からデータＤＴＬＥのビットデータをクロックＮＣＫに同期して順次入力するとともに、先に入力したビットデータをシフトし最も先に入力したビットデータを消去する。第１のシンクパターン検出回路２６は、シフトする毎に５７ビットのビットデータからなるデータＤＴＬＥと予め用意されたリーディングエッジ用同期パターン（以下、第１の同期パターンという）とを比較回路にて比較する。第１のシンクパターン検出回路２６は、その検出する動作の期間がウィンド回路３４からの動作制御信号ＮＳＹＣＷによって制御されている。第１のシンクパターン検出回路２６は、その限られた期間においてデータＤＴＬＥが第１の同期パターンであるか否かを検出する。第１のシンクパターン検出回路２６は、データＤＴＬＥが第１の同期パターンと一致すると、第１の同期パターン検出信号ＳＹ１を出力する。
【００４８】
第１の同期パターンは、各セクタ９０のＳＹＮＣ９２ｄに記録された同期をとるための同期パターン（以下、基本同期パターンという）に基づいて作られたパターンである。基本同期パターンは、５７ビットで構成され、その５７ビットからなる基本同期パターンがＳＹＮＣ９２ｄに記録されている。
【００４９】
第１の同期パターンは、基本同期パターンに基づいて以下のようにして作られる。つまり、ＰＷＭ方式で記録された基本同期パターンをドライブヘッド１３が読み出した場合、その基本同期パターンに対するドライブヘッド１３が出力する波形ＲＤＰＷＭ について、第１の信号処理部１６ａが出力するはずのデータＤＴＬＥを第１の同期パターンとしている。従って、第１のシンクパターン検出回路２６は、第１の同期パターンとその時々の第１のシフトレジスタ２１から入力されたデータＤＴＬＥのビットデータを比較し出力する。
【００５０】
第１のシンクパターン検出回路２６から出力される第１の同期パターン検出信号ＳＹ１は、オア回路２７を介して第１信号生成回路２８に出力される。第１信号生成回路２８は、第１の同期パターン検出信号ＳＹ１に基づいてリーディングエッジ側の第１パターン検出信号ＮＭＡＲＫ、第１ウィンド制御信号ＮＷＩＮＧ、及び、制御信号ＩＰＭを出力する。
【００５１】
第２のシンクパターン検出回路２９は、５７ビットのシフトレジスタと比較回路を含む。第２のシンクパターン検出回路２９は、第２のシフトレジスタ２２からデータＤＴＴＥのビットデータをクロックＰＣＫに同期して順次入力するとともに、先に入力したビットデータをシフトし最も先に入力したビットデータを消去する。第２のシンクパターン検出回路２９は、シフトする毎に５７ビットのビットデータからなるデータＤＴＴＥと予め用意されたトレーリングエッジ用の同期パターン（以下、第２の同期パターンという）とを比較回路にて比較する。第２のシンクパターン検出回路２９は、その検出する動作の期間がウィンド回路３４からの動作制御信号ＰＳＹＣＷによって制御されている。第２のシンクパターン検出回路２９は、その限られた期間においてデータＤＴＴＥが第２の同期パターンであるか否かを検出する。第２のシンクパターン検出回路２９は、データＤＴＴＥが第２の同期パターンと一致すると、第２の同期パターン検出信号ＳＹ２を出力する。
【００５２】
第２の同期パターンは、前記した基本同期パターンに基づいて作られたパターンである。第２の同期パターンは、基本同期パターンに基づいて以下のようにして作られる。つまり、ＰＷＭ方式で記録された基本同期パターンをドライブヘッド１３が読み出した場合、その基本同期パターンに対するドライブヘッド１３が出力する波形ＲＤＰＷＭ について、第２の信号処理部１６ｂが出力するはずのデータＤＴＴＥを第２の同期パターンとしている。従って、第２のシンクパターン検出回路２９は、第２の同期パターンとその時々の第２のシフトレジスタ２２から入力されたデータＤＴＴＥのビットデータを比較する。
【００５３】
第２のシンクパターン検出回路２９から出力される第２の同期パターン検出信号ＳＹ２は、オア回路３０を介して第２信号生成回路３１に出力される。第２信号生成回路３１は、第２の同期パターン検出信号ＳＹ２に基づいてトレーリングエッジ側の第２パターン検出信号ＰＭＡＲＫと第２ウィンド制御信号ＰＷＩＮＧを出力する。
【００５４】
第１のタイムチェック回路３２は、クロックＮＣＫ、第１パターン検出信号ＮＭＡＲＫ、及び、第２パターン検出信号ＰＭＡＲＫを入力する。第１のタイムチェック回路３２は、ジョンソンカウンタを含む。ジョンソンカウンタは、第１パターン検出信号ＮＭＡＲＫに応答して初期化され、クロックＮＣＫの数をカウントする。第１のタイムチェック回路３２は、ジョンソンカウンタがクロックＮＣＫの数を４個数える前までに第２パターン検出信号ＰＭＡＲＫが入力されないと、第１信号生成回路２８に制御信号ＮＮＤＴＣを出力する。第１信号生成回路２８は、制御信号ＮＮＤＴＣに応答していままで出力していた第１パターン検出信号ＮＭＡＲＫ、第１ウィンド制御信号ＮＷＩＮＧを消失させる。
第２のタイムチェック回路３３は、クロックＰＣＫ、第２パターン検出信号ＰＭＡＲＫ、及び、第１パターン検出信号ＮＭＡＲＫを入力する。第２のタイムチェック回路３３は、ジョンソンカウンタを含む。ジョンソンカウンタは、第２パターン検出信号ＰＭＡＲＫに応答して初期化され、クロックＰＣＫの数をカウントする。第２のタイムチェック回路３３は、ジョンソンカウンタがクロックＰＣＫの数を４個数える前までに第１パターン検出信号ＮＭＡＲＫが入力されないと、第２信号生成回路３１に制御信号ＰＮＤＴＣを出力する。第２信号生成回路３１は、制御信号ＰＮＤＴＣに応答していままで出力していた第２パターン検出信号ＰＭＡＲＫ及び第２ウィンド制御信号ＰＷＩＮＧを消失させる。又、第２のタイムチェック回路３３は、ジョンソンカウンタがクロックＰＣＫの数を４個数える前までに第１パターン検出信号ＮＭＡＲＫが入力された場合、制御信号ＯＰＬの出力をジョンソンカウンタがクロックＰＣＫを４個数え終わった後に行う。
【００５５】
ウィンド回路３４は、第１ウィンド制御信号ＮＷＩＮＧ及第２ウィンド制御信号ＰＷＩＮＧを入力する。又、ウィンド回路３４は、フォーマットカウンタ（ＦＭＣ）４１から同期パターンの検出を可能にするためのウィンド信号ＳＹＷ を入力する。ウィンド回路３４は、ウィンド信号ＳＹＷ が出力されている間、第１のシンクパターン検出回路２６に動作制御信号ＮＳＹＣＷを出力するとともに、第２のシンクパターン検出回路２９に動作制御信号ＰＳＹＣＷを出力する。第１のシンクパターン検出回路２６は、動作制御信号ＮＳＹＣＷが出力されている期間が第１の同期パターンを検出する動作の期間となる。同様に、第２のシンクパターン検出回路２９は、動作制御信号ＰＳＹＣＷが出力されている期間が第２の同期パターンを検出する動作の期間となる。
【００５６】
動作制御信号ＮＳＹＣＷ及びＰＳＹＣＷを出力している状態において、ウィンド回路３４は、第１ウィンド制御信号ＮＷＩＮＧを入力すると、動作制御信号ＮＳＹＣＷ、ＰＳＹＣＷのうち、第１のシンクパターン検出回路２６のための動作制御信号ＮＳＹＣＷの出力を停止する。そして、第１ウィンド制御信号ＮＷＩＮＧが消失すると、ウィンド回路３４は、再び動作制御信号ＮＳＹＣＷを出力する。
【００５７】
又、動作制御信号ＮＳＹＣＷ及びＰＳＹＣＷを出力している状態において、ウィンド回路３４は、第２ウィンド制御信号ＰＷＩＮＧを入力すると、動作制御信号ＮＳＹＣＷ、ＰＳＹＣＷのうち、第２のシンクパターン検出回路２９のための動作制御信号ＰＳＹＣＷの出力を停止する。そして、第２ウィンド制御信号ＰＷＩＮＧが消失すると、ウィンド回路３４は、再び動作制御信号ＰＳＹＣＷを出力する。
【００５８】
図４は、ウィンド回路３４にウィンド信号ＳＹＷ を出力するディスクコントローラ１８内に設けられた回路を示す。
光ディスク装置全体を制御するマイクロプロセッシングユニット（ＭＰＵ）４０は、前記制御回路１２，１４，１５、サーボコントローラ１７、及び、ディスクコントローラ１８によって共用されている。フォーマットカウンタ（ＦＭＣ）４１は、ＰＬＬシンセサイザ（ＰＬＬ）４２からの基本クロックＣＬＫの数をカウントする。ＰＬＬ４２は、ＭＰＵ４０からの制御信号Ｃ１を入力し、この制御信号Ｃ１に対応する周波数の基本クロックＣＬＫを出力する。ＦＭＣ４１のカウント値は、ドライブヘッド１３によって読み取られる一つのセクタ９０の各ビットデータと相関している。ＦＭＣ４１は、そのカウント値が１セクタの総ビットデータと一致すると、カウント値を初期化し最初からカウントを行う。ＦＭＣ４１は、カウント値に基づいて同期パターンの検出を可能にするためのウィンド信号ＳＹＷ 、アドレスマークの検出を可能にするためのウィンド信号ＡＭＷ 、及び、再同期パターンの検出を可能にするためのウィンド信号ＲＳＹＷ を出力する。
【００５９】
ウィンド信号ＳＹＷ が出力されるタイミングは、一つのセクタ９０からの読み出されるＳＹＮＣ９２ｄの位置と対応している。ウィンド信号ＡＭＷ が出力されるタイミングは、一つのセクタ９０からの読み出される第１，第２ＡＭ９１ｃ，９１ｆの位置と対応している。ウィンド信号ＲＳＹＷ が出力されるタイミングは、一つのセクタ９０からの読み出されるＲＥＳＹＮＣ９２ｅの位置と対応している。従って、ＦＭＣ１１のカウント値とドライブヘッド１３の位置が同期している限り、ドライブヘッド１３がＳＹＮＣ９２ｄ、第１，第２ＡＭ９１ｃ，９１ｆ、及び、ＲＥＳＹＮＣ９２ｅの各データを出力しているとき、ＦＭＣ４１は、各ウィンド信号ＳＹＷ ，ＡＭＷ ，ＲＳＹＷ を出力する。
【００６０】
図５は、ディスクコントローラ１８内に設けられたアドレスマーク検出回路と再同期パターン検出回路を示す。
第１のアドレスマーク検出回路５１は、１９ビットのシフトレジスタと比較回路を含む。第１のアドレスマーク検出回路５１は、前記した第１のシフトレジスタ２１からデータＤＴＬＥのビットデータを順次入力するとともに、先に入力したビットデータをシフトし最も先に入力したビットデータを消去する。第１のアドレスマーク検出回路５１は、シフトする毎に１９ビットのビットデータからなるデータＤＴＬＥと予め用意されたリーディングエッジ用アドレスマークのパターン（以下、第１のアドレスパターンという）とを比較回路にて比較する。第１のアドレスマーク検出回路５１は、その検出する動作の期間がウィンド回路３４からの動作制御信号ＮＡＭＷ によって制御されている。第１のアドレスマーク検出回路５１は、その限られた期間においてデータＤＴＬＥが第１のアドレスパターンであるか否かを検出する。第１のアドレスマーク検出回路５１は、データＤＴＬＥが第１のアドレスパターンと一致すると、第１のアドレスパターン検出信号ＡＭ１を出力する。
【００６１】
第１のアドレスパターンは、各セクタ９０の第１，第２ＡＭ９１ｃ，９１ｆに記録されたアドレスマークパターン（以下、基本アドレスパターンという）に基づいて作られたパターンである。基本アドレスパターンは、１２ビットで構成され、その１２ビットからなる基本アドレスパターンがＡＭ９１ｃ，９１ｆにそれぞれ記録されている。
【００６２】
第１のアドレスパターンは、基本アドレスパターンに基づいて以下のようにして作られる。つまり、ＰＷＭ方式で記録された基本アドレスパターンをドライブヘッド１３が読み出した場合、基本アドレスパターンに対するドライブヘッド１３が出力する波形ＲＤＰＷＭ について、第１の信号処理部１６ａが出力するはずのデータＤＴＬＥを第１のアドレスパターンとしている。従って、第１のアドレスマーク検出回路５１は、第１のアドレスパターンとその時々の第１のシフトレジスタ２１から入力されたデータＤＴＬＥのビットデータを比較し出力する。
【００６３】
第１のアドレスマーク検出回路５１から出力される第１のアドレスパターン検出信号ＡＭ１は、前記したオア回路２７を介して第１信号生成回路２８に出力される。従って、第１信号生成回路２８は、第１のアドレスパターン検出信号ＡＭ１に基づいてリーディングエッジ側の第１パターン検出信号ＮＭＡＲＫ、第１ウィンド制御信号ＮＷＩＮＧ及び制御信号ＩＰＭを出力する。
【００６４】
第２のアドレスマーク検出回路５２は、１９ビットのシフトレジスタと比較回路を含む。第２のアドレスマーク検出回路５２は、前記した第２のシフトレジスタ２２からデータＤＴＴＥのビットデータを順次入力するとともに、先に入力したビットデータをシフトし最も先に入力したビットデータを消去する。第２のアドレスマーク検出回路５２は、シフトする毎に１９ビットのビットデータからなるデータＤＴＴＥと予め用意されたトレーリングエッジ用アドレスマークのパターン（以下、第２のアドレスパターンという）とを比較回路にて比較する。第２のアドレスマーク検出回路５２は、その検出する動作の期間がウィンド回路３４からの動作制御信号ＰＡＭＷ によって制御されている。第２のアドレスマーク検出回路５２は、その限られた期間においてデータＤＴＴＥが第２のアドレスパターンであるか否かを検出する。第２のアドレスマーク検出回路５２は、データＤＴＴＥが第２のアドレスパターンと一致すると、第２のアドレスパターン検出信号ＡＭ２を出力する。
【００６５】
第２のアドレスパターンは、前記した基本アドレスパターンに基づいて作られたパターンである。第２のアドレスパターンは、基本アドレスパターンに基づいて以下のようにして作られる。つまり、ＰＷＭ方式で記録された基本同期パターンをドライブヘッド１３が読み出した場合、その基本アドレスパターンに対するドライブヘッド１３が出力する波形ＲＤＰＷＭ について、前記した第２の信号処理部１６ｂが出力するはずのデータＤＴＴＥを第２のアドレスパターンとしている。従って、第２のアドレスマーク検出回路５２は、第２のアドレスパターンとその時々の第２のシフトレジスタ２２から入力されたデータＤＴＴＥのビットデータを比較する。
【００６６】
第２のアドレスマーク検出回路５２から出力される第２のアドレスパターン検出信号ＡＭ２は、前記したオア回路３０を介して第２信号生成回路３１に出力される。第２信号生成回路３１は、第２のアドレスパターン検出信号ＡＭ２に基づいてトレーリングエッジ側の第２パターン検出信号ＰＭＡＲＫと第２ウィンド制御信号ＰＷＩＮＧを出力する。
【００６７】
第１のリシンクパターン検出回路５３は、２３ビットのシフトレジスタと比較回路を含む。第１のリシンクパターン検出回路５３は、第１のシフトレジスタ２１からデータＤＴＬＥのビットデータを順次入力するとともに、先に入力したビットデータをシフトし最も先に入力したビットデータを消去する。第１のリシンクパターン検出回路５３は、シフトする毎に２３ビットのビットデータからなるデータＤＴＬＥと予め用意されたリーディングエッジ用再同期パターン（以下、第１の再同期パターンという）とを比較回路にて比較する。第１のリシンクパターン検出回路５３は、その検出する動作の期間がウィンド回路３４からの動作制御信号ＮＲＳＹＷによって制御されている。第１のリシンクパターン検出回路５３は、その限られた期間においてデータＤＴＬＥが第１の再同期パターンであるか否かを検出する。第１のリシンクパターン検出回路５３は、データＤＴＬＥが第１の再同期パターンと一致すると、第１の再同期パターン検出信号ＲＳ１を出力する。
【００６８】
第１の再同期パターンは、各セクタ９０のＲＥＳＹＮＣ９２ｅに記録された同期をとるための再同期パターン（以下、基本再同期パターンという）に基づいて作られたパターンである。基本再同期パターンは２４ビットで構成され、その２４ビットからなる基本再同期パターンがＲＥＳＹＮＣ９２ｅに記録されている。
【００６９】
第１の再同期パターンは、基本再同期パターンに基づいて以下のようにして作られる。つまり、ＰＷＭ方式で記録された基本再同期パターンをドライブヘッド１３が読み出した場合、その基本再同期パターンに対するドライブヘッド１３が出力する波形ＲＤＰＷＭ について、第１の信号処理部１６ａが出力するはずのデータＤＴＬＥを第１の再同期パターンとしている。従って、第１のリシンクパターン検出回路５３は、第１の再同期パターンとその時々の第１のシフトレジスタ２１から入力されたデータＤＴＬＥのビットデータを比較し出力する。
【００７０】
第１のリシンクパターン検出回路５３から出力される第１の再同期パターン検出信号ＲＳ１は、前記したオア回路２７を介して第１信号生成回路２８に出力される。第１信号生成回路２８は、第１の再同期パターン検出信号ＲＳ１に基づいてリーディングエッジ側の第１パターン検出信号ＮＭＡＲＫ、第１ウィンド制御信号ＮＷＩＮＧ及び制御信号ＩＰＭを出力する。
【００７１】
第２のリシンクパターン検出回路５４は、２３ビットのシフトレジスタと比較回路を含む。第２のリシンクパターン検出回路５４は、第２のシフトレジスタ２２からデータＤＴＴＥのビットデータを順次入力するとともに、先に入力したビットデータをシフトし最も先に入力したビットデータを消去する。第２のリシンクパターン検出回路５４は、シフトする毎に２３ビットのビットデータからなるデータＤＴＴＥと予め用意されたトレーリングエッジ用の第２の再同期パターンとを比較回路にて比較する。第２のリシンクパターン検出回路５３は、その検出する動作の期間がウィンド回路３４からの動作制御信号ＰＲＳＹＷによって制御されている。第２のリシンクパターン検出回路５４は、その限られた期間においてデータＤＴＴＥが第２の再同期パターンであるか否かを検出する。第２のリシンクパターン検出回路５４は、データＤＴＴＥが第２の再同期パターンと一致すると、第２の再同期パターン検出信号ＲＳ２を出力する。
【００７２】
第２の再同期パターンは、前記基本再同期パターンに基づいて作られたパターンである。第２の再同期パターンは、基本再同期パターンに基づいて以下のようにして作られる。つまり、ＰＷＭ方式で記録された基本再同期パターンをドライブヘッド１３が読み出した場合、その基本再同期パターンに対するドライブヘッド１３が出力する波形ＲＤＰＷＭ について、第２の信号処理部１６ｂが出力するはずのデータＤＴＴＥを第２の再同期パターンとしている。従って、第２のリシンクパターン検出回路５４は、第２の再同期パターンとその時々の第２のシフトレジスタ２２から入力されたデータＤＴＴＥのビットデータを比較する。
【００７３】
第２のリシンクパターン検出回路５４から出力される第２の再同期パターン検出信号ＲＳ２は、前記したオア回路３０を介して第２信号生成回路３１に出力される。第２信号生成回路３１は、第２の再同期パターン検出信号ＲＳ２に基づいてトレーリングエッジ側の第２パターン検出信号ＰＭＡＲＫと第２ウィンド制御信号ＰＷＩＮＧを出力する。
【００７４】
ウィンド回路３４は、ＦＭＣ４１からのウィンド信号ＡＭＷ に基づいて第１のアドレスマーク検出回路５１に動作制御信号ＮＡＭＷ を出力するとともに、第２のアドレスマーク検出回路５２に動作制御信号ＰＡＭＷ を出力する。第１のアドレスマーク検出回路５１は、動作制御信号ＮＡＭＷ が出力されている期間が第１のアドレスパターンを検出する動作の期間となる。同様に、第２のアドレスマーク検出回路５２は、動作制御信号ＰＡＭＷ が出力されている期間が第２のアドレスパターンを検出する動作の期間となる。
【００７５】
動作制御信号ＮＡＭＷ ，ＰＡＭＷ を出力している状態において、ウィンド回路３４は、第１のアドレスパターン検出信号ＡＭ１に基づく第１ウィンド制御信号ＮＷＩＮＧを入力すると、動作制御信号ＮＡＭＷ ，ＰＡＭＷ のうち、第１のアドレスマーク検出回路５１のための動作制御信号ＮＡＭＷ の出力を停止する。そして、第１ウィンド制御信号ＮＷＩＮＧが消失すると、ウィンド回路３４は、再び動作制御信号ＮＡＭＷ を出力する。
【００７６】
又、動作制御信号ＮＡＭＷ ，ＰＡＭＷ を出力している状態において、ウィンド回路３４は、第２のアドレスパターン検出信号ＡＭ２に基づく第２ウィンド制御信号ＰＷＩＮＧを入力すると、動作制御信号ＮＡＭＷ 、ＰＡＭＷ のうち、第２のアドレスマーク検出回路５２のための動作制御信号ＰＡＭＷ の出力を停止する。そして、第２ウィンド制御信号ＰＷＩＮＧが消失すると、ウィンド回路３４は、再び動作制御信号ＰＡＭＷ を出力する。
【００７７】
又、ウィンド回路３４は、ＦＭＣ４１からのウィンド信号ＲＳＹＷ に基づいて第１のリシンクパターン検出回路５３に動作制御信号ＮＲＳＹＷを出力するとともに、第２のリシンクパターン検出回路５４に動作制御信号ＰＲＳＹＷを出力する。第１のリシンクパターン検出回路５３は、動作制御信号ＮＲＳＹＷが出力されている期間が第１の再同期パターンを検出する動作の期間となる。同様に、第２のリシンクパターン検出回路５３は、動作制御信号ＰＲＳＹＷが出力されている期間が第２の再同期パターンを検出する動作の期間となる。
【００７８】
動作制御信号ＮＲＳＹＷ，ＰＲＳＹＷを出力している状態において、ウィンド回路３４は、第１の再同期パターン検出信号ＲＳ１に基づく第１ウィンド制御信号ＮＷＩＮＧを入力すると、動作制御信号ＮＲＳＹＷ，ＰＲＳＹＷのうち、第１のリシンクパターン検出回路５３のための動作制御信号ＮＲＳＹＷの出力を停止する。そして、第１ウィンド制御信号ＮＷＩＮＧが消失すると、ウィンド回路３４は、再び動作制御信号ＮＲＳＹＷを出力する。
【００７９】
又、動作制御信号ＮＲＳＹＷ，ＰＲＳＹＷを出力している状態において、ウィンド回路３４は、第２の再同期パターン検出信号ＲＳ２に基づく第２ウィンド制御信号ＰＷＩＮＧを入力すると、動作制御信号ＮＲＳＹＷ、ＰＲＳＹＷのうち、第２のリシンクパターン検出回路５４のための動作制御信号ＰＲＳＹＷの出力を停止する。そして、第２ウィンド制御信号ＰＷＩＮＧが消失すると、ウィンド回路３４は、再び動作制御信号ＰＲＳＹＷを出力する。
【００８０】
次に、上記のように光ディスク装置の作用を説明する。
光ディスク１１に記録されたデータがドライブヘッド１３から読み出され、その波形ＲＤＰＷＭ が信号処理回路１６に出力されている。そして、信号処理回路１６において、第１の信号処理部１６ａは、ドライブヘッド１３が読み出したデータ（波形ＲＤＰＷＭ ）をリーディングエッジに基づいてデータＤＴＬＥを生成しそのビットデータを第１のシフトレジスタ２１に出力する。又、第２の信号処理部１６ｂは、ドライブヘッド１３が読み出したデータ（波形ＲＤＰＷＭ ）をトレーリングエッジに基づいてデータＤＴＴＥを生成しそのビットデータを第２のシフトレジスタ２２に出力する。
【００８１】
第１のシフトレジスタ２１は、データＤＴＬＥのビットデータをデータ出力調整回路２３を介してオア回路２４に出力する。又、第２のシフトレジスタ２２は、データＤＴＴＥのビットデータをオア回路２４に出力する。そして、オア回路２４は、データＤＴＬＥのビットデータとデータＤＴＴＥのビットデータとを合成（論理和）してリードデータＲＤとして出力する。即ち、この時点で、ＰＷＭ方式で記録されたデータはＰＰＭ方式のデータ形式に変換されたデータとなる。このデータＲＤは、ディスクコントローラ１８内で所望の情報として処理されることになる。
【００８２】
この状態において、ＦＭＣ４１からウィンド回路３４にウィンド信号ＳＹＷ が出力されると、ウィンド回路３４はウィンド信号ＳＹＷ に応答して第１のシンクパターン検出回路２６に動作制御信号ＮＳＹＣＷを出力するとともに、第２のシンクパターン検出回路２９に動作制御信号ＰＳＹＣＷを出力する。
【００８３】
第１のシンクパターン検出回路２６は、動作制御信号ＮＳＹＣＷに応答して第１のシフトレジスタ２１からのデータＤＴＬＥのビットデータと入力する。第１のシンクパターン検出回路２６は、その入力されてくるデータＤＴＬＥのビットデータと予め用意されている第１の同期パターンとを比較する。
【００８４】
一方、第２のシンクパターン検出回路２９は、動作制御信号ＰＳＹＣＷに応答して第２のシフトレジスタ２２からのデータＤＴＴＥのビットデータを入力する。第２のシンクパターン検出回路２９は、その入力されてくるデータＤＴＴＥのビットデータと予め用意されている第２の同期パターンとを比較する。即ち、セクタ９０のＳＹＮＣ９２ｄに記録された同期パターンの検出が開始される。
【００８５】
やがて、例えば第２のシンクパターン検出回路２９が、先に第２の同期パターンを検出すると、該パターン検出回路２９は第２の同期パターン検出信号ＳＹ２を出力する。第２信号生成回路３１は、第２の同期パターン検出信号ＳＹ２に応答して第２パターン検出信号ＰＭＡＲＫ及び第２ウィンド制御信号ＰＷＩＮＧを出力する。ウィンド回路３４は、第２ウィンド制御信号ＰＷＩＮＧに応答して動作制御信号ＰＳＹＣＷの出力を停止する。第２のシンクパターン検出回路２９は、動作制御信号ＰＳＹＣＷの消失に応答して、比較検出を中止する。
【００８６】
また、第２のタイムチェック回路３３は、第２パターン検出信号ＰＭＡＲＫに応答してジョンソンカウンタを動作させる。そして、例えば、第１のシンクパターン検出回路２６が、第２のタイムチェック回路３３のカウンタがクロックＰＣＫを２個数えた時に第１の同期パターンを検出したとする。その場合、制御信号ＩＰＭがデータ出力調整回路２３に入力される。そして、その時の入力ポインタが退避レジスタに書き込まれ、入力ポインタの動作がスタートし、データＤＴＬＥの格納を始める。そして、第２のタイムチェック回路３３のカウンタがクロックＰＣＫを４個数えたところで、制御信号ＯＰＬがデータ出力調整回路２３に入力され、出力ポインタに退避レジスタの値が読み出され、出力ポインタの動作がスタートし、データＤＴＬＥが出力される。この時、データＤＴＬＥの調整量は２クロック分早く出力された事になる。
【００８７】
その結果、同期がとられたデータＤＴＬＥのデータビットとデータＤＴＴＥのデータビットは、オア回路２４にて合成（論理和）され、このデータＲＤとしてディスクコントローラ１８内で所望の情報として処理されることになる。
【００８８】
尚、この場合、同期が合ったということから、第１及び第２信号生成回路２８，３１はウィンド信号ＳＹＷ が消失するまで出力し続けるため、一旦、同期がとられた後は、第１及び第２のシンクパターン検出回路２６，２９の比較検出動作は終了し、次の新たなウィンド信号ＳＹＷ を待つ。
【００８９】
一方、第１のシンクパターン検出回路２６が、第２のタイムチェック回路３３のカウンタがクロックＰＣＫを４個数える間に第１の同期パターンを検出しなかった時、第２のタイムチェック回路３３は、第２信号生成回路３１に制御信号ＰＮＤＣＴを出力する。
【００９０】
この場合、データ出力調整回路２３は、制御信号ＩＰＭによって入力ポインタ値を退避レジスタに書き込む動作を行うだけで（制御信号ＯＰＬが入力されないため）、データＤＴＬＥの出力は影響を受けない。
【００９１】
第２信号生成回路３１は、制御信号ＰＮＤＣＴに応答して第２パターン検出信号ＰＭＡＲＫと第２ウィンド制御信号ＰＷＩＮＧを消失させる。従って、ウィンド回路３４からの動作制御信号ＰＳＹＣＷが再出力され、第２のシンクパターン検出回路２９は再び第２のシフトレジスタ２２からデータＤＴＴＥのビットデータを入力し第２の同期パターンの比較検出動作を開始する。
【００９２】
その後、遅れて第１のシンクパターン検出回路２６が、第１の同期パターンを検出すると、第１のシンクパターン検出回路２６は第１の同期パターン検出信号ＳＹ１を出力する。第１信号生成回路２８は、第１の同期パターン検出信号ＳＹ１に応答して第１パターン検出信号ＮＭＡＲＫ、第１ウィンド制御信号ＮＷＩＮＧ、及び、制御信号ＩＰＭを出力する。ウィンド回路３４は、第１ウィンド制御信号ＮＷＩＮＧに応答して動作制御信号ＮＳＹＣＷの出力を停止する。第１のシンクパターン検出回路２６は、動作制御信号ＮＳＹＣＷの消失に応答して、比較検出を停止する。
【００９３】
又、第１のタイムチェック回路３２は、第１パターン検出信号ＮＭＡＲＫに応答してジョンソンカウンタを動作させる。この時、第１のタイムチェック回路３２のカウンタがクロックＮＣＫを４個数える間に第２の同期パターンを検出しなかった場合、第１のタイムチェック回路３２は第１信号生成回路２８に制御信号ＮＮＤＣＴを出力する。
【００９４】
第１信号生成回路２８は、制御信号ＮＮＤＣＴに応答して第１パターン検出信号ＮＭＡＲＫと第１ウィンド制御信号ＮＷＩＮＧを消失させる。従って、ウィンド回路３４からの動作制御信号ＮＳＹＣＷが再出力され、第１のシンクパターン検出回路２６は再び第１のシフトレジスタ２１からデータＤＴＬＥのビットデータを入力し第１の同期パターンの比較検出動作を開始する。
【００９５】
この時、データ出力調整回路２３は、制御信号ＩＰＭ，制御信号ＯＰＬ共に入力されないため、何の影響も受けない。
再び、第２のシンクパターン検出回路２９が、第２の同期パターンを検出し第２の同期パターン検出信号ＳＹ２を出力すると、第２信号生成回路３１は第２パターン検出信号ＰＭＡＲＫと第２ウィンド制御信号ＰＷＩＮＧを出力する。ウィンド回路３４は、第２ウィンド制御信号ＰＷＩＮＧに応答して動作制御信号ＰＳＹＣＷの出力を停止する。第２のシンクパターン検出回路２９は、動作制御信号ＰＳＹＣＷの消失に応答して、比較検出を中止する。
【００９６】
又、第２のタイムチェック回路３３は、第２パターン検出信号ＰＭＡＲＫに応答してジョンソンカウンタを動作させる。
そして、例えば、第１のシンクパターン検出回路２６が、第２のタイムチェック回路３３のカウンタがクロックＰＣＫを１個数えた時に第１の同期パターンを検出したとする。この場合、第２のタイムチェック回路３３は、第２信号生成回路３１に制御信号ＰＮＤＣＴの出力はしない。
【００９７】
また、データ出力回路２３では、制御信号ＩＰＭが入力されてから、制御信号ＯＰＬが入力されるまで約３クロックとなり、データＤＴＬＥは１クロックＰＣＫ分早く出力される事になり、同期のずれが解消される。
【００９８】
一方、例えば第１のシンクパターン検出回路２６が、先に第１の同期パターンを検出すると、該パターン検出回路２６は第１の同期パターン検出信号ＳＹ１を出力する。第１信号生成回路２８は、第１の同期パターン検出信号ＳＹ１に応答して第１パターン検出信号ＮＭＡＲＫ、第１ウィンド制御信号ＮＷＩＮＧ、及び、制御信号ＩＰＭを出力する。ウィンド回路３４は、第１ウィンド制御信号ＮＷＩＮＧに応答して動作制御信号ＮＳＹＣＷの出力を停止する。第１のシンクパターン検出回路２６は、動作制御信号ＮＳＹＣＷの消失に応答して、比較検出を中止する。又、第１のタイムチェック回路３２は、第１パターン検出信号ＮＭＡＲＫに応答してジョンソンカウンタを動作させる。データ出力調整回路２３は、制御信号ＩＰＭにより入力ポインタ値を退避レジスタに書き込む動作を行う。
【００９９】
そして、例えば、第２のシンクパターン検出回路２９が、第１のタイムチェック回路３２のカウンタがクロックＮＣＫを２個数えた時に第２の同期パターンを検出したとする。第２のタイムチェック回路３３は、制御信号ＯＰＬを出力する。
【０１００】
第２のタイムチェック回路３３は、クロックＰＣＫを４個かぞえた後、制御信号ＯＰＬを出力する。その間、データ出力調整回路２３では、クロックＮＣＫの約６個分のデータＤＴＬＥを蓄えた後、データＤＴＬＥを出力する事になる。これにより、データＤＴＬＥを２個分遅らせて出力した事になり、データＤＴＬＥとデータＤＴＴＥとの同期のずれが解消された事になる。その結果、同期がとられたデータＤＴＬＥのデータビットとデータＤＴＴＥのデータビットは、オア回路２４にて合成（論理和）され、このデータＲＤとしてディスクコントローラ１８内で所望の情報として処理されることになる。
【０１０１】
尚、この場合、同期が合ったということから、第１及び第２信号生成回路２８，３１はウィンド信号ＳＹＷ が消失するまで出力し続けるため、一旦、同期がとられた後は、第１及び第２のシンクパターン検出回路２６，２９の比較検出動作は終了し、次の新たなウィンド信号ＳＹＷ を待つ。
【０１０２】
尚、アドレスマークの検出も上記と同様に第１及び第２のアドレスマーク検出回路５１，５２が対応する第１、第２のアドレスパターンを比較検出する。そして、その検出結果に基づいて上記した第１、第２信号生成回路２８，３１、第１，第２のタイムチェック回路３２，３３等が同様に動作し、データＤＴＬＥとデータＤＴＴＥとの同期のずれを解消する。
【０１０３】
再同期パターンの検出も上記と同様に第１及び第２のリシンクパターン検出回路５３，５４が対応する第１、第２のリシンクパターンを比較検出する。そして、その検出結果に基づいて上記した第１、第２信号生成回路２８，３１、第１，第２のタイムチェック回路３２，３３等が同様に動作し、データＤＴＬＥとデータＤＴＴＥとの同期のずれを解消する。
【０１０４】
このように本実施例において、第１の信号処理部１６ａからのリーディングエッジに基づくデータＤＴＬＥと、第２の信号処理部１６ｂからのトレーリングエッジに基づくデータＤＴＴＥの出力タイミングがずれても、同期パターンを検出しそのパターンを検出した時点で出力タイミングを調整するようにした。従って、従来のようにロックアップパターン部のデータに基づく出力タイミング調整だけに比べより確実なデータ読み取りができる。
【０１０５】
しかも、本実施例において、第１の同期パターンと第２の同期パターンのいずれか一方のパターンの検出に成功した後、何らかの原因で他方の同期パターンの検出に失敗しても、再び第１の同期パターンと第２の同期パターンの検出を行えるようにした。従って、光ディスク装置は、一度の検出失敗で直ちにシステムエラー等の判断を下すこがなく、その信頼性はより高いものとなる。
【０１０６】
又、本実施例では、アドレスマーク及び再同期パターンについても同様な検出を行って同期合わせを行うようにした。従って、確実なデータ読み取りができるとともに、光ディスク装置の信頼性をさらに向上させることができる。
【０１０７】
尚、本発明は上記実施例に限定されるものではなく、以下のように実施してもよい。
（１）上記実施例では、同期パターン、アドレスマーク、及び、再同期パターンの３つの検出したが、いずれか１つのみを検出する光ディスク装置に実施してもよい。勿論、同期パターンとアドレスマークの検出、同期パターンと再同期パターンの検出といった組み合わせで実施してもよい。
（２）上記実施例では、リーディングエッジに基づくデータＤＴＬＥをデータ出力調整回路２３にて出力タイミングを調整したが、新たにトレーリングエッジに基づくデータＤＴＴＥに対するデータ出力調整回路を設けて、２つの調整回路にてタイミング調整を行うようにしてもよい。
（３）上記実施例では光ディスク１１を記録媒体とした光ディスク装置に具体化したが、磁気ディスクを記録媒体としたディスク装置に具体化してもよい。
【０１０８】
【発明の効果】
以上詳述したように、本発明によればＰＷＭ方式で記録媒体に記録されたデータを確実に読み取ることができる優れた効果を有する。
【図面の簡単な説明】
【図１】一実施例の光ディスク装置の基本構成を示すブロック回路図。
【図２】信号処理回路を説明するためのブロック回路図。
【図３】同期パターン検出回路を説明するためのブロック回路図。
【図４】フォーマットカウンタを説明するためのブロック回路図。
【図５】アドレスマーク検出回路と再同期パターン検出回路を説明するためのブロック回路図。
【図６】同期パターン検出回路の作用を説明するためのタイムチャート。
【図７】ＰＷＭ方式とＰＰＭ方式との相違を説明する説明図。
【図８】データ読み取りの原理を説明する説明図。
【図９】ロックアップパターン部のデータ波形を示す波形図。
【図１０】ロックアップパターン部のデータ波形を示す波形図。
【図１１】ロックアップパターン部のデータ波形を示す波形図。
【図１２】信号処理回路を説明するブロック回路図。
【図１３】データ波形と出力データとの関係を示す説明図。
【図１４】セクタのフォーマットを説明する説明図。
【符号の説明】
１１ 光ディスク
１３ ドライブヘッド
１６ 信号処理回路
１６ａ 第１の信号処理部
１６ｂ 第２の信号処理部
１７ サーボコントローラ
１８ ディスクコントローラ
２１ 第１のシフトレジスタ
２２ 第２のシフトレジスタ
２３ データ出力調整回路
２４，２７，３０ オア回路
２６ 第１のシンクパターン検出回路
２８ 第１信号生成回路
２９ 第２のシンクパターン検出回路
３１ 第２信号生成回路
３２ 第１のタイムチェック回路
３３ 第２のタイムチェック回路
３４ ウィンド回路

Claims (3)

1. パルス幅変調方式で記録媒体に記録されたデータ中の同期をとるためのパターンを読み取る同期パターン読み取り方法であって、
   同期をとるためのパターンに基づいて作られたリーディングエッジ用同期パターンと、同期をとるためのパターンに基づいて作られたトレーリングエッジ用同期パターンとを用意し、
   リーディングエッジに基づくデータからリーディングエッジ用同期パターンを先に検出したときその検出動作を中止し、予め定めた時間までにトレーリングエッジに基づくデータからトレーリングエッジ用同期パターンを検出しなかったとき、リーディングエッジに基づくデータからの同期パターンの検出を再度行わせ、
   トレーリングエッジに基づくデータからトレーリングエッジ用同期パターンを先に検出したときその検出動作を中止し、予め定めた時間までにリーディングエッジに基づくデータからリーディングエッジ用同期パターンを検出しなかったとき、トレーリングエッジに基づくデータからの同期パターンの検出を再度行わせるようした同期パターン読み取り方法。
2. パルス幅変調方式で記録媒体に記録されたデータ中の同期をとるためのパターンを読み取る同期パターン検出回路であって、
   前記データについてリーディングエッジに基づいて生成されたリーディングエッジ用データから同期をとるためのパターンについて作られたリーディングエッジ用同期パターンを検出するための第１のシンクパターン検出回路と、
   前記データについてトレーリングエッジに基づいて生成されたトレーリングエッジ用データから同期をとるためのパターンについて作られたトレーリングエッジ用同期パターンを検出するための第２のシンクパターン検出回路と、
   第１のシンクパターン検出回路がリーディングエッジ用同期パターンを検出したとき、その第１のシンクパターン検出回路の検出動作を中止させるための第１信号生成回路と、
   第２のシンクパターン検出回路がトレーリングエッジ用同期パターンを検出したとき、その第２のシンクパターン検出回路の検出動作を中止させるための第２信号生成回路と、
   リーディングエッジ用同期パターンがトレーリングエッジ用同期パターンより先に検出され予め定めた時間以内にトレーリングエッジ用同期パターンが検出されないとき、前記動作を中止している第１のシンクパターン検出回路の検出動作を再開させるための第１のタイムチェック回路と、
   トレーリングエッジ用同期パターンがリーディングエッジ用同期パターンより先に検出され予め定めた時間以内にリーディングエッジ用同期パターンが検出されないとき、前記動作を中止している第２のシンクパターン検出回路の検出動作を再開させるための第２のタイムチェック回路と
   からなる同期パターン検出回路。
3. パルス幅変調方式で記録媒体に記録されたデータ中のアドレスマークを読み取るアドレスマーク検出回路であって、
   前記データについてリーディングエッジに基づいて生成されたリーディングエッジ用データからアドレスマークについて作られたリーディングエッジ用アドレスパターンを検出するための第１のアドレスマーク検出回路と、
   前記データについてトレーリングエッジに基づいて生成されたトレーリングエッジ用データからアドレスマークについて作られたトレーリングエッジ用アドレスパターンを検出するための第２のアドレスマーク検出回路と、
   第１のアドレスマーク検出回路がリーディングエッジ用アドレスパターンを検出したとき、その第１のアドレスマーク検出回路の検出動作を中止させるための第１信号生成回路と、
   第２のアドレスマーク検出回路がトレーリングエッジ用アドレスパターンを検出したとき、その第２のアドレスマーク検出回路の検出動作を中止させるための第２信号生成回路と、
   リーディングエッジ用アドレスパターンがトレーリングエッジ用アドレスパターンより先に検出され予め定めた時間以内にトレーリングエッジ用アドレスパターンが検出されないとき、前記動作を中止している第１のアドレスマーク検出回路の検出動作を再開させるための第１のタイムチェック回路と、
   トレーリングエッジ用アドレスパターンがリーディングエッジ用アドレスパターンより先に検出され予め定めた時間以内にリーディングエッジ用アドレスパターンが検出されないとき、前記動作を中止している第２のアドレスマーク検出回路の検出動作を再開させるための第２のタイムチェック回路と
   からなるアドレスマーク検出回路。

Images