JP3617719B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3617719B2 JP3617719B2 JP9213896A JP9213896A JP3617719B2 JP 3617719 B2 JP3617719 B2 JP 3617719B2 JP 9213896 A JP9213896 A JP 9213896A JP 9213896 A JP9213896 A JP 9213896A JP 3617719 B2 JP3617719 B2 JP 3617719B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- line
- signal line
- liquid crystal
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/13373—Disclination line; Reverse tilt
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、開口率の向上を実現する液晶表示装置を提供することを目的とする。
【０００２】
【従来の技術】
現在、液晶表示装置は高輝度を得るため、または低消費電力を実現するために開口率を大きくする必要がある。信号線と画素電極間の距離、及び走査線と画素電極間の距離、及び画素電極と対向基板の遮光膜との重なり長が、製造プロセスで許容される最小パターンで決定できれば最大の開口率を得ることができる。
【０００３】
しかしながら、従来のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置における画素の場合、信号線と画素電極の横方向の電界及び走査線と画素電極の横方向の電界により、図７に示すように、液晶分子の起きあがる方向が異なる領域（ディスクリネーションライン）が発生する。この領域の液晶分子は電圧による制御ができないためにこの領域が開口部に形成されるとコントラストの低下、表示ムラ、残像等の表示不良が生じ、著しく表示品位を低下させる原因となる。
【０００４】
そのため、従来はディスクリネーションラインを隠すように、対向基板の遮光膜を大きく形成していた。
また、液晶表示装置の視角依存性を改善するために、一画素を２つの領域に分割して、各分割領域で液晶分子の配向方向を変え、印加電圧に対して液晶分子の立ち上がる向きを各分割領域で異ならせるという手法（デュアルドメイン法）がある。この場合も同様に画素の各分割領域端でディスクリネーションラインが発生し、表示不良が生じる。そのため、補助容量線をディスクリネーションラインに沿って形成することによって隠していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、図７のような構造では、ディスクリネーションラインが走査線と信号線との交点部近傍で画素領域内部に丸く侵入してしまっている。従ってこのディスクリネーションラインを隠すように、対向基板の遮光膜と画素電極との重なり長を大きくしているために、開口率の低下を招いている。
【０００６】
また、デュアルドメイン法を用いて視角改善した場合においても、前述のように配向分割領域の境界で図８に示すようにディスクリネーションラインが走査線と平行ではなく斜めに形成されている。従ってこのディスクリネーションラインに沿って補助容量線を大きくしているため開口率を充分に大きくできないという問題があった。
【０００７】
【課題を解決するための手段】
本発明は、第１の基板と、前記第１の基板上に略平行に形成された複数の走査線と、前記第１の基板上に前記走査線に直交するよう略平行に形成された複数の信号線と、前記走査線と前記信号線との交点部に形成されたスイッチング素子と、前記走査線と前記信号線とに囲まれた複数の画素領域に形成された画素電極と、前記第１の基板上に形成され前記走査線及び信号線と所定の角度を有して配向処理された配向膜を有するアレイ基板と、
第２の基板と、前記第２の基板上に形成された対向電極とを有し、前記アレイ基板に対向して配置された対向基板と、
前記アレイ基板と前記対向基板とに挟持された液晶分子であって、前記走査線及び前記信号線の電圧無印加時に両端のうち一端が他端より前記アレイ基板面から離れている液晶分子と、を備えた液晶表示装置において、
一画素領域を囲む前記走査線と前記信号線のうち、前記他端に近い側の走査線または前記他端に近い側の信号線が電圧印加時に前記一画素領域側に及ぼす横電界は、前記走査線と前記信号線の交点部近傍とそれ以外の部分で異なり、前記交点部近傍の方が弱いことを特徴とする液晶表示装置である。
【０００８】
また、一画素領域を囲む前記走査線と前記信号線のうち、前記配向処理の開始方向側の前記走査線または前記配向処理の開始方向側の前記信号線が電圧印加時に前記一画素領域側に及ぼす横電界は、前記走査線と前記信号線との交点部近傍とそれ以外の部分で異なり、前記交点部近傍の方が弱いことを特徴とする液晶表示装置である。
【０００９】
また、第１の基板と、前記第１の基板上に略平行に形成された複数の走査線と、前記第１の基板上に前記走査線に直交するよう略平行に形成された複数の信号線と、前記走査線と前記信号線との交点部に形成されたスイッチング素子と、前記走査線と前記信号線とに囲まれた複数の画素領域に形成された画素電極と、前記第１の基板上に形成され前記走査線及び信号線と所定の角度を有し、かつ前記各画素領域内で配向分割線を境に２方向の配向処理が施された配向膜とを有するアレイ基板と、第２の基板と、前記第２の基板上に形成された対向電極とを有し、前記アレイ基板に対向して配置された対向基板と、前記アレイ基板と前記対向基板とに挟持された液晶分子と、を備えた液晶表示装置において、
前記各画素領域内の前記配向分割線は、ディスクリネーションラインを走査線と平行な方向に近づけて発生させるべく非直線形状であることを特徴とする液晶表示装置である。
【００１０】
【発明の実施の形態】
以下に本発明の実施の形態を、図面を参照して詳細に説明する。
まず、図２を用いて液晶表示装置の構成を説明する。液晶表示装置は薄膜トランジスタの形成されたアレイ基板６３と、対向基板６７とに液晶が封入されてなる。アレイ基板の構成は、ガラスからなる基板５０上にゲート電極５２、ゲート電極５２と同一材料で同層の走査線が形成され、ゲート絶縁膜５４を介してゲート電極５２上を含む領域に半導体層５６が形成され、半導体層上にチャネル保護膜５５が形成され、このチャネル保護膜５５上に重なるようにオーミックコンタクト層５７ａ、５７ｂを介してソース電極５９、ドレイン電極６０が形成されている。そしてソース電極と接触するように画素電極５８が形成されている。さらに、必要に応じて保護絶縁膜６２が形成され、最後に配向膜６８が形成されている。
【００１１】
次に、対向基板は基板６４上に遮光膜６５が形成され、対向電極６６、及び配向膜６９が全面に形成された構成である。
そして、アレイ基板と対向基板とにそれぞれ形成されている配向膜６８、６９はそれぞれ配向処理がなされている。
【００１２】
そして、アレイ基板と対向基板とが図示しないスペーサーを介し、アレイ基板と対向基板とで配向方向が約９０°ずれる状態で対向配置され、図示しないシール材により液晶分子が封入されている。このときアレイ基板側の液晶分子はアレイ基板の配向方向に平行に配列され、対向基板側の液晶分子は対向基板の配向方向に平行に配列される。即ち、液晶分子はアレイ基板側から対向基板側までの間に約９０°ねじれた状態に配列される。
さらに、アレイ基板側、及び対向基板側の液晶分子はその配向方向により基板に平行でなくどちらかの端部が傾いている、いわゆるプレチルトを有している。
【００１３】
実施例１
図１は本実施例における液晶表示装置の一画素部分の平面図である。図２は図１におけるＡ−Ｂに沿った断面図である。図３は図１におけるＣ−Ｄに沿った断面図であり、液晶分子のプレチルト状態を模式的に表した図である。
【００１４】
まず、図２において例えばガラスからなる基板５０の一主面上に、Ｔｉ、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｗ、Ｃｕ等の単体あるいはこれらの積層膜あるいはこれらの合金を被膜した後、所望の形状にエッチングすることにより、走査線５１と走査線の一部であるゲート電極５２、及び補助容量５３を形成する。このとき、後の工程で形成される信号線の交差部近傍において、走査線５１に切り欠き部を設けて形成する。
【００１５】
ただし、ディスクリネーションラインの発生する領域は、液晶分子のプレチルトの方向に起因することが分かっている。プレチルトとは、液晶分子を傾けて配列させ、電圧印加時に液晶分子がどちら側から起きあがるかを制御するものである。通常、プレチルトは配向方向に向かって立ち上がるが、液晶分子または配向膜の性質によっては逆向きに立ち上がるものもある。本実施例の図１においては図中のＸ方向に配向処理がなされ、液晶分子はＸ方向に向かって立ち上がっている状態である。図３に示すように液晶分子はＣ端部よりもＤ端部の方がアレイ基板面から立ち上がっている。
【００１６】
このときディスクリネーションラインは図１のように画素領域のＣ端部側の走査線と信号線に沿って、即ち上辺と左辺に沿って形成されることになる。
本実施例の場合には、各画素領域から見てＣ端部側の走査線、即ち図１における上側の走査線のこの画素領域側に切り欠き部を形成する。このとき、図１における走査線５１と画素電極との間隔を、ａ＝５μｍ、ｂ＝２μｍで形成する。即ち、切り欠き部は通常の走査線の幅より３μｍ程度細い形状になっている。この程度の切り欠きであれば１０μｍ以上の幅を持つ走査線に対して抵抗値等が極端に大きくなることはなく、表示に悪影響を与えることはない。
【００１７】
このように、切り欠き部を設けることで交点部の近傍のディスクリネーションラインが従来より走査線側に移動し、概略、走査線と信号線とに沿うような形状になり、画素の左上端部に形成されるディスクリネーションラインは図７のような形状から図１のような形状に改善される。
【００１８】
これは、走査線と信号線との交点部では走査線が及ぼす横電界と信号線が及ぼす横電界とが合成して、それ以外の部分よりも大きな横電界が画素領域に及ぼされることになるためである。したがって、交点部近傍において、走査線、または信号線のどちらか単独の横電界を弱くすることによって、合成された横電界がそれ以外の領域とほぼ同等になりディスクリネーションラインが信号線と走査線とにほぼ沿うような形状に形成される。
【００１９】
ディスクリネーションラインをこのような形状に改善すればこれを隠している遮光膜の面積を小さいものにでき、結果として開口率を向上させることができる。さらに、図７に示すような従来例の場合の遮光膜は、交点部近傍で発生するディスクリネーションラインを隠すために走査線５１と信号線６１に対して斜めの形状である部分を有している。これは、遮光膜の位置合わせに精密さが要求され、位置合わせのマージンをより大きく取る必要がある。しかしながら本実施例によれば図１に示すように遮光膜の形状を走査線及び信号線に平行に形成することができるため、遮光膜の位置合わせが容易になり、位置合わせマージンを少なくすることができ、開口率をより一層向上することができる。
【００２０】
次に、例えばＳｉＯｘ から成るゲート絶縁膜５４をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。
さらにこの上に例えばアモルファスシリコン（ａ−Ｓｉ）とＳｉＮｘ から成る絶縁膜をプラズマＣＶＤ法を利用して形成する。ここで、この絶縁膜をパターニングするには、ゲート電極をマスクとしたセルフアライン法で形成する。即ち、ゲート電極が形成してある面の裏面から光を当て、絶縁膜上に塗布したレジストを感光させる。このようにすることで、ゲート電極上のレジストのみが残り、この状態でエッチングを行い、絶縁膜をパターニングし、チャネル保護膜５５を形成する。
【００２１】
さらにこの上に、ｎ型ａ−Ｓｉ層を形成し、先に形成されたａ−Ｓｉと同時に島状にパターニングし半導体層５６及びオーミックコンタクト層５７を形成する。
【００２２】
次に例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜をスパッタ法で被膜した後に、所定の形状にエッチングすることにより、画素電極５８を形成する。
【００２３】
さらに、Ｔｉ、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｗ、Ｃｕ等の単体あるいはこれらの合金をスパッタリング法により被膜し、所定の形状にエッチングして、ソース電極５９、ドレイン電極６０及び信号線６１を形成する。
【００２４】
最後にＳｉＮｘ から成る保護絶縁膜６２をプラズマＣＶＤ法を利用して全面に形成し、画素電極上の領域の保護絶縁膜をエッチングにより除去し、所望のアレイ基板を得ることができる。
【００２５】
一方、対向基板は、例えばガラスから成る基板の一素面上に例えばＣｒ膜をスパッタにより被膜した後、パターン精度、及び組立精度で決定する所定の形状にエッチングして、遮光膜６５を形成する。このとき、遮光膜６５はディスクリネーションラインをも隠すように形成される。さらにＩＴＯから成る対向電極６６を形成し対向基板が得られる。
【００２６】
このようにして得られたアレイ基板６３及び対向基板６７のそれぞれの電極形成面全面に低温キュア型のポリイミド膜を印刷塗布し、ラビングにより配向処理を施して、配向膜６８、６９を形成する。このラビング処理は本実施例においては図１のＸ方向（走査線５１及び信号線６１に対して約４５°の方向）にラビング処理し、液晶分子はＸ方向に向かって立ち上がるように処理する。
【００２７】
そしてアレイ基板６３と対向基板６７をそれぞれの配向方向がおよそ９０°の角度をなすように組み合わせて接着し、空セルを形成する。このとき、アレイ基板６３と対向基板６７との位置合わせは、予めそれぞれの基板に所定の位置に設けられたアライメントマークを利用して行う。
【００２８】
次に、空セルに液晶物質を注入し、アレイ基板６３と対向基板６７の外面にそれぞれ偏光板７０、７１を被着して、本実施例の液晶表示装置が完成する。
このようにして得られた液晶表示装置では、走査線の信号線との交点部近傍に切り欠き部を有しているため、ディスクリネーションラインは切り欠きにより窪んだ走査線５１端に影響されて画素の端に発生することになり、遮光膜６５の面積を小さくすることができ、結果として開口を向上することができる。
【００２９】
なお、本発明においては、交点部近傍の方がそれ以外の部分よりも走査線５１、または信号線６１が画素領域側に及ぼす横電界が弱ければ良く、配線に切り欠き部を設けずに、例えば交点部近傍の配線の組成を変えたり、構造を変えたりする事によって本発明の目的を達成することも可能である。
【００３０】
さらに、上記実施例は様々な変形が可能である。図４に示すように切り欠き部に画素電極５８を形成してもかまわない。
また、図５は走査線５１の線幅が連続的に変化して切り欠き部を形成している例である。その他、切り欠き部の形状は曲線を有する形状でもかまわず、ディスクリネーションラインが走査線５１或いは信号線６１に引き寄せられるように様々な形状に工夫することができる。
【００３１】
なお、本実施例では配向処理方向を走査線５１及び信号線６１に対して約４５°の方向としたが、この方向は様々であり、例えば走査線５１または信号線６１に平行に配向処理を行った場合にも本発明は適用可能である。例えば信号線６１に平行に配向処理を行った場合には、走査線５１と信号線６１との２カ所の交点部近傍に切り欠き等を設ければよい。
【００３２】
実施例２
本実施例は各画素領域を２分割し、各領域で配向方向を変えることにより広視野角を得るといういわゆるデュアルドメインと呼ばれる技法に関するものである。
【００３３】
図６に本実施例におけるアレイ基板を示す。
ラビング処理工程以外は実施例１と同様であるので、以下にデュアルドメイン法を行う際のラビング処理工程の一例を示す。
【００３４】
デュアルドメイン法はまず、配向膜全面に１回目のラビング処理を１方向に行う。
次に、レジストを塗布し、各画素の半分がマスクされるマスクパターンを用いてフォトリソグラフィー法によって各画素の半分領域のレジストを残す。
【００３５】
そして、２回目のラビング処理を１回目の方向とは異なる方向に行う。
最後にレジストを剥離して、各画素で２方向の配向方向を持つアレイ基板を得ることができる。
【００３６】
対向基板においても同様の処理を行い、アレイ基板と対向基板を貼り合わせたときに対応がとれるようにする。また、対向基板は１方向のラビング処理の場合もある。
【００３７】
さて、この２つの領域の境界を配向分割線と呼ぶことにすると、本実施例では配向分割線を直線形状ではなく、各画素領域の両端部で鋸歯状の形状にする。これは上記したラビング処理工程の際のマスクパターンを帰れば容易に実現できる。
【００３８】
配向分割線をこのような形状にすることにより、表示時のディスクリネーションラインが走査線に、概略平行になり、信号線に沿うディスクリネーションラインと配向分割線で生じるディスクリネーションラインとが無駄な丸みを帯びずに形成される。また、配向分割線の形状は鋸歯状に限らず曲線形状でもかまわない。この形状はディスクリネーションラインが走査線になるべく平行にかつ直線的になるように様々工夫すればよい。
【００３９】
この結果、配向分割線で生じるディスクリネーションラインを隠している遮光膜または補助容量線の面積を必要以上に大きくすることが避けられ、開口率の向上を図ることができる。
【００４０】
さらに、図８に示す従来例ではディスクリネーションラインを隠すための遮光膜または補助容量線の形状が直線ではなく凸部を持つ形状である。この形状では位置合わせに精密さが要求され、位置合わせマージンを大きく取る必要がある。しかしながら本実施例によれば図６に示すようにディスクリネーションラインを隠す遮光膜または補助容量線を直線形状にできるため、位置合わせが容易になり、位置合わせマージンを小さくすることができ、より一層開口率を向上することができる。
【００４１】
【発明の効果】
本発明によれば、走査線または信号線が画素領域に及ぼす横電界を制御することによりディスクリネーションラインの発生する領域を走査線、及び信号線に近づけることができる。このため、ディスクリネーションラインを隠している遮光膜の面積を小さくすることができ開口率を向上することができる。
【００４２】
また、本発明では、デュアルドメイン法を用いた場合に、配向分割線を直線でなく変形させることで、配向分割線により生じるディスクリネーションラインを走査線に平行な方向に近づけるように発生させることで、これを隠している遮光膜または補助容量線の面積を必要以上に大きくすることが防げ、開口率を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施例１におけるアレイ基板の平面図である。
【図２】図１におけるＡ−Ｂ線でのアレイ基板と対応する部分の対向基板を含んだ断面図である。
【図３】図１におけるＣ−Ｄ線での断面図であり、液晶分子のプレチルト状態を模式的に表した図である。
【図４】本発明の実施例１の変形例におけるアレイ基板の平面図である。
【図５】本発明の実施例１の変形例におけるアレイ基板の平面図である。
【図６】本発明の実施例２におけるアレイ基板の平面図である。
【図７】従来のアレイ基板とディスクリネーションラインの発生領域を示す平面図である。
【図８】従来のアレイ基板とデュアルドメイン法を用いた場合のディスクリネーションラインの発生領域を示す平面図である。
【符号の説明】
５０、６０…基板
５１…走査線
５３…補助容量線
５８…画素電極
６１…信号線
６５…遮光膜
６８、６９…配向膜
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、開口率の向上を実現する液晶表示装置を提供することを目的とする。
【０００２】
【従来の技術】
現在、液晶表示装置は高輝度を得るため、または低消費電力を実現するために開口率を大きくする必要がある。信号線と画素電極間の距離、及び走査線と画素電極間の距離、及び画素電極と対向基板の遮光膜との重なり長が、製造プロセスで許容される最小パターンで決定できれば最大の開口率を得ることができる。
【０００３】
しかしながら、従来のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置における画素の場合、信号線と画素電極の横方向の電界及び走査線と画素電極の横方向の電界により、図７に示すように、液晶分子の起きあがる方向が異なる領域（ディスクリネーションライン）が発生する。この領域の液晶分子は電圧による制御ができないためにこの領域が開口部に形成されるとコントラストの低下、表示ムラ、残像等の表示不良が生じ、著しく表示品位を低下させる原因となる。
【０００４】
そのため、従来はディスクリネーションラインを隠すように、対向基板の遮光膜を大きく形成していた。
また、液晶表示装置の視角依存性を改善するために、一画素を２つの領域に分割して、各分割領域で液晶分子の配向方向を変え、印加電圧に対して液晶分子の立ち上がる向きを各分割領域で異ならせるという手法（デュアルドメイン法）がある。この場合も同様に画素の各分割領域端でディスクリネーションラインが発生し、表示不良が生じる。そのため、補助容量線をディスクリネーションラインに沿って形成することによって隠していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、図７のような構造では、ディスクリネーションラインが走査線と信号線との交点部近傍で画素領域内部に丸く侵入してしまっている。従ってこのディスクリネーションラインを隠すように、対向基板の遮光膜と画素電極との重なり長を大きくしているために、開口率の低下を招いている。
【０００６】
また、デュアルドメイン法を用いて視角改善した場合においても、前述のように配向分割領域の境界で図８に示すようにディスクリネーションラインが走査線と平行ではなく斜めに形成されている。従ってこのディスクリネーションラインに沿って補助容量線を大きくしているため開口率を充分に大きくできないという問題があった。
【０００７】
【課題を解決するための手段】
本発明は、第１の基板と、前記第１の基板上に略平行に形成された複数の走査線と、前記第１の基板上に前記走査線に直交するよう略平行に形成された複数の信号線と、前記走査線と前記信号線との交点部に形成されたスイッチング素子と、前記走査線と前記信号線とに囲まれた複数の画素領域に形成された画素電極と、前記第１の基板上に形成され前記走査線及び信号線と所定の角度を有して配向処理された配向膜を有するアレイ基板と、
第２の基板と、前記第２の基板上に形成された対向電極とを有し、前記アレイ基板に対向して配置された対向基板と、
前記アレイ基板と前記対向基板とに挟持された液晶分子であって、前記走査線及び前記信号線の電圧無印加時に両端のうち一端が他端より前記アレイ基板面から離れている液晶分子と、を備えた液晶表示装置において、
一画素領域を囲む前記走査線と前記信号線のうち、前記他端に近い側の走査線または前記他端に近い側の信号線が電圧印加時に前記一画素領域側に及ぼす横電界は、前記走査線と前記信号線の交点部近傍とそれ以外の部分で異なり、前記交点部近傍の方が弱いことを特徴とする液晶表示装置である。
【０００８】
また、一画素領域を囲む前記走査線と前記信号線のうち、前記配向処理の開始方向側の前記走査線または前記配向処理の開始方向側の前記信号線が電圧印加時に前記一画素領域側に及ぼす横電界は、前記走査線と前記信号線との交点部近傍とそれ以外の部分で異なり、前記交点部近傍の方が弱いことを特徴とする液晶表示装置である。
【０００９】
また、第１の基板と、前記第１の基板上に略平行に形成された複数の走査線と、前記第１の基板上に前記走査線に直交するよう略平行に形成された複数の信号線と、前記走査線と前記信号線との交点部に形成されたスイッチング素子と、前記走査線と前記信号線とに囲まれた複数の画素領域に形成された画素電極と、前記第１の基板上に形成され前記走査線及び信号線と所定の角度を有し、かつ前記各画素領域内で配向分割線を境に２方向の配向処理が施された配向膜とを有するアレイ基板と、第２の基板と、前記第２の基板上に形成された対向電極とを有し、前記アレイ基板に対向して配置された対向基板と、前記アレイ基板と前記対向基板とに挟持された液晶分子と、を備えた液晶表示装置において、
前記各画素領域内の前記配向分割線は、ディスクリネーションラインを走査線と平行な方向に近づけて発生させるべく非直線形状であることを特徴とする液晶表示装置である。
【００１０】
【発明の実施の形態】
以下に本発明の実施の形態を、図面を参照して詳細に説明する。
まず、図２を用いて液晶表示装置の構成を説明する。液晶表示装置は薄膜トランジスタの形成されたアレイ基板６３と、対向基板６７とに液晶が封入されてなる。アレイ基板の構成は、ガラスからなる基板５０上にゲート電極５２、ゲート電極５２と同一材料で同層の走査線が形成され、ゲート絶縁膜５４を介してゲート電極５２上を含む領域に半導体層５６が形成され、半導体層上にチャネル保護膜５５が形成され、このチャネル保護膜５５上に重なるようにオーミックコンタクト層５７ａ、５７ｂを介してソース電極５９、ドレイン電極６０が形成されている。そしてソース電極と接触するように画素電極５８が形成されている。さらに、必要に応じて保護絶縁膜６２が形成され、最後に配向膜６８が形成されている。
【００１１】
次に、対向基板は基板６４上に遮光膜６５が形成され、対向電極６６、及び配向膜６９が全面に形成された構成である。
そして、アレイ基板と対向基板とにそれぞれ形成されている配向膜６８、６９はそれぞれ配向処理がなされている。
【００１２】
そして、アレイ基板と対向基板とが図示しないスペーサーを介し、アレイ基板と対向基板とで配向方向が約９０°ずれる状態で対向配置され、図示しないシール材により液晶分子が封入されている。このときアレイ基板側の液晶分子はアレイ基板の配向方向に平行に配列され、対向基板側の液晶分子は対向基板の配向方向に平行に配列される。即ち、液晶分子はアレイ基板側から対向基板側までの間に約９０°ねじれた状態に配列される。
さらに、アレイ基板側、及び対向基板側の液晶分子はその配向方向により基板に平行でなくどちらかの端部が傾いている、いわゆるプレチルトを有している。
【００１３】
実施例１
図１は本実施例における液晶表示装置の一画素部分の平面図である。図２は図１におけるＡ−Ｂに沿った断面図である。図３は図１におけるＣ−Ｄに沿った断面図であり、液晶分子のプレチルト状態を模式的に表した図である。
【００１４】
まず、図２において例えばガラスからなる基板５０の一主面上に、Ｔｉ、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｗ、Ｃｕ等の単体あるいはこれらの積層膜あるいはこれらの合金を被膜した後、所望の形状にエッチングすることにより、走査線５１と走査線の一部であるゲート電極５２、及び補助容量５３を形成する。このとき、後の工程で形成される信号線の交差部近傍において、走査線５１に切り欠き部を設けて形成する。
【００１５】
ただし、ディスクリネーションラインの発生する領域は、液晶分子のプレチルトの方向に起因することが分かっている。プレチルトとは、液晶分子を傾けて配列させ、電圧印加時に液晶分子がどちら側から起きあがるかを制御するものである。通常、プレチルトは配向方向に向かって立ち上がるが、液晶分子または配向膜の性質によっては逆向きに立ち上がるものもある。本実施例の図１においては図中のＸ方向に配向処理がなされ、液晶分子はＸ方向に向かって立ち上がっている状態である。図３に示すように液晶分子はＣ端部よりもＤ端部の方がアレイ基板面から立ち上がっている。
【００１６】
このときディスクリネーションラインは図１のように画素領域のＣ端部側の走査線と信号線に沿って、即ち上辺と左辺に沿って形成されることになる。
本実施例の場合には、各画素領域から見てＣ端部側の走査線、即ち図１における上側の走査線のこの画素領域側に切り欠き部を形成する。このとき、図１における走査線５１と画素電極との間隔を、ａ＝５μｍ、ｂ＝２μｍで形成する。即ち、切り欠き部は通常の走査線の幅より３μｍ程度細い形状になっている。この程度の切り欠きであれば１０μｍ以上の幅を持つ走査線に対して抵抗値等が極端に大きくなることはなく、表示に悪影響を与えることはない。
【００１７】
このように、切り欠き部を設けることで交点部の近傍のディスクリネーションラインが従来より走査線側に移動し、概略、走査線と信号線とに沿うような形状になり、画素の左上端部に形成されるディスクリネーションラインは図７のような形状から図１のような形状に改善される。
【００１８】
これは、走査線と信号線との交点部では走査線が及ぼす横電界と信号線が及ぼす横電界とが合成して、それ以外の部分よりも大きな横電界が画素領域に及ぼされることになるためである。したがって、交点部近傍において、走査線、または信号線のどちらか単独の横電界を弱くすることによって、合成された横電界がそれ以外の領域とほぼ同等になりディスクリネーションラインが信号線と走査線とにほぼ沿うような形状に形成される。
【００１９】
ディスクリネーションラインをこのような形状に改善すればこれを隠している遮光膜の面積を小さいものにでき、結果として開口率を向上させることができる。さらに、図７に示すような従来例の場合の遮光膜は、交点部近傍で発生するディスクリネーションラインを隠すために走査線５１と信号線６１に対して斜めの形状である部分を有している。これは、遮光膜の位置合わせに精密さが要求され、位置合わせのマージンをより大きく取る必要がある。しかしながら本実施例によれば図１に示すように遮光膜の形状を走査線及び信号線に平行に形成することができるため、遮光膜の位置合わせが容易になり、位置合わせマージンを少なくすることができ、開口率をより一層向上することができる。
【００２０】
次に、例えばＳｉＯｘ から成るゲート絶縁膜５４をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。
さらにこの上に例えばアモルファスシリコン（ａ−Ｓｉ）とＳｉＮｘ から成る絶縁膜をプラズマＣＶＤ法を利用して形成する。ここで、この絶縁膜をパターニングするには、ゲート電極をマスクとしたセルフアライン法で形成する。即ち、ゲート電極が形成してある面の裏面から光を当て、絶縁膜上に塗布したレジストを感光させる。このようにすることで、ゲート電極上のレジストのみが残り、この状態でエッチングを行い、絶縁膜をパターニングし、チャネル保護膜５５を形成する。
【００２１】
さらにこの上に、ｎ型ａ−Ｓｉ層を形成し、先に形成されたａ−Ｓｉと同時に島状にパターニングし半導体層５６及びオーミックコンタクト層５７を形成する。
【００２２】
次に例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜をスパッタ法で被膜した後に、所定の形状にエッチングすることにより、画素電極５８を形成する。
【００２３】
さらに、Ｔｉ、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｗ、Ｃｕ等の単体あるいはこれらの合金をスパッタリング法により被膜し、所定の形状にエッチングして、ソース電極５９、ドレイン電極６０及び信号線６１を形成する。
【００２４】
最後にＳｉＮｘ から成る保護絶縁膜６２をプラズマＣＶＤ法を利用して全面に形成し、画素電極上の領域の保護絶縁膜をエッチングにより除去し、所望のアレイ基板を得ることができる。
【００２５】
一方、対向基板は、例えばガラスから成る基板の一素面上に例えばＣｒ膜をスパッタにより被膜した後、パターン精度、及び組立精度で決定する所定の形状にエッチングして、遮光膜６５を形成する。このとき、遮光膜６５はディスクリネーションラインをも隠すように形成される。さらにＩＴＯから成る対向電極６６を形成し対向基板が得られる。
【００２６】
このようにして得られたアレイ基板６３及び対向基板６７のそれぞれの電極形成面全面に低温キュア型のポリイミド膜を印刷塗布し、ラビングにより配向処理を施して、配向膜６８、６９を形成する。このラビング処理は本実施例においては図１のＸ方向（走査線５１及び信号線６１に対して約４５°の方向）にラビング処理し、液晶分子はＸ方向に向かって立ち上がるように処理する。
【００２７】
そしてアレイ基板６３と対向基板６７をそれぞれの配向方向がおよそ９０°の角度をなすように組み合わせて接着し、空セルを形成する。このとき、アレイ基板６３と対向基板６７との位置合わせは、予めそれぞれの基板に所定の位置に設けられたアライメントマークを利用して行う。
【００２８】
次に、空セルに液晶物質を注入し、アレイ基板６３と対向基板６７の外面にそれぞれ偏光板７０、７１を被着して、本実施例の液晶表示装置が完成する。
このようにして得られた液晶表示装置では、走査線の信号線との交点部近傍に切り欠き部を有しているため、ディスクリネーションラインは切り欠きにより窪んだ走査線５１端に影響されて画素の端に発生することになり、遮光膜６５の面積を小さくすることができ、結果として開口を向上することができる。
【００２９】
なお、本発明においては、交点部近傍の方がそれ以外の部分よりも走査線５１、または信号線６１が画素領域側に及ぼす横電界が弱ければ良く、配線に切り欠き部を設けずに、例えば交点部近傍の配線の組成を変えたり、構造を変えたりする事によって本発明の目的を達成することも可能である。
【００３０】
さらに、上記実施例は様々な変形が可能である。図４に示すように切り欠き部に画素電極５８を形成してもかまわない。
また、図５は走査線５１の線幅が連続的に変化して切り欠き部を形成している例である。その他、切り欠き部の形状は曲線を有する形状でもかまわず、ディスクリネーションラインが走査線５１或いは信号線６１に引き寄せられるように様々な形状に工夫することができる。
【００３１】
なお、本実施例では配向処理方向を走査線５１及び信号線６１に対して約４５°の方向としたが、この方向は様々であり、例えば走査線５１または信号線６１に平行に配向処理を行った場合にも本発明は適用可能である。例えば信号線６１に平行に配向処理を行った場合には、走査線５１と信号線６１との２カ所の交点部近傍に切り欠き等を設ければよい。
【００３２】
実施例２
本実施例は各画素領域を２分割し、各領域で配向方向を変えることにより広視野角を得るといういわゆるデュアルドメインと呼ばれる技法に関するものである。
【００３３】
図６に本実施例におけるアレイ基板を示す。
ラビング処理工程以外は実施例１と同様であるので、以下にデュアルドメイン法を行う際のラビング処理工程の一例を示す。
【００３４】
デュアルドメイン法はまず、配向膜全面に１回目のラビング処理を１方向に行う。
次に、レジストを塗布し、各画素の半分がマスクされるマスクパターンを用いてフォトリソグラフィー法によって各画素の半分領域のレジストを残す。
【００３５】
そして、２回目のラビング処理を１回目の方向とは異なる方向に行う。
最後にレジストを剥離して、各画素で２方向の配向方向を持つアレイ基板を得ることができる。
【００３６】
対向基板においても同様の処理を行い、アレイ基板と対向基板を貼り合わせたときに対応がとれるようにする。また、対向基板は１方向のラビング処理の場合もある。
【００３７】
さて、この２つの領域の境界を配向分割線と呼ぶことにすると、本実施例では配向分割線を直線形状ではなく、各画素領域の両端部で鋸歯状の形状にする。これは上記したラビング処理工程の際のマスクパターンを帰れば容易に実現できる。
【００３８】
配向分割線をこのような形状にすることにより、表示時のディスクリネーションラインが走査線に、概略平行になり、信号線に沿うディスクリネーションラインと配向分割線で生じるディスクリネーションラインとが無駄な丸みを帯びずに形成される。また、配向分割線の形状は鋸歯状に限らず曲線形状でもかまわない。この形状はディスクリネーションラインが走査線になるべく平行にかつ直線的になるように様々工夫すればよい。
【００３９】
この結果、配向分割線で生じるディスクリネーションラインを隠している遮光膜または補助容量線の面積を必要以上に大きくすることが避けられ、開口率の向上を図ることができる。
【００４０】
さらに、図８に示す従来例ではディスクリネーションラインを隠すための遮光膜または補助容量線の形状が直線ではなく凸部を持つ形状である。この形状では位置合わせに精密さが要求され、位置合わせマージンを大きく取る必要がある。しかしながら本実施例によれば図６に示すようにディスクリネーションラインを隠す遮光膜または補助容量線を直線形状にできるため、位置合わせが容易になり、位置合わせマージンを小さくすることができ、より一層開口率を向上することができる。
【００４１】
【発明の効果】
本発明によれば、走査線または信号線が画素領域に及ぼす横電界を制御することによりディスクリネーションラインの発生する領域を走査線、及び信号線に近づけることができる。このため、ディスクリネーションラインを隠している遮光膜の面積を小さくすることができ開口率を向上することができる。
【００４２】
また、本発明では、デュアルドメイン法を用いた場合に、配向分割線を直線でなく変形させることで、配向分割線により生じるディスクリネーションラインを走査線に平行な方向に近づけるように発生させることで、これを隠している遮光膜または補助容量線の面積を必要以上に大きくすることが防げ、開口率を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施例１におけるアレイ基板の平面図である。
【図２】図１におけるＡ−Ｂ線でのアレイ基板と対応する部分の対向基板を含んだ断面図である。
【図３】図１におけるＣ−Ｄ線での断面図であり、液晶分子のプレチルト状態を模式的に表した図である。
【図４】本発明の実施例１の変形例におけるアレイ基板の平面図である。
【図５】本発明の実施例１の変形例におけるアレイ基板の平面図である。
【図６】本発明の実施例２におけるアレイ基板の平面図である。
【図７】従来のアレイ基板とディスクリネーションラインの発生領域を示す平面図である。
【図８】従来のアレイ基板とデュアルドメイン法を用いた場合のディスクリネーションラインの発生領域を示す平面図である。
【符号の説明】
５０、６０…基板
５１…走査線
５３…補助容量線
５８…画素電極
６１…信号線
６５…遮光膜
６８、６９…配向膜
Claims (5)
- 第１の基板と、前記第１の基板上に略平行に形成された複数の走査線と、前記第１の基板上に前記走査線に直交するよう略平行に形成された複数の信号線と、前記走査線と前記信号線との交点部に形成されたスイッチング素子と、前記走査線と前記信号線とに囲まれた複数の画素領域に形成された画素電極と、前記第１の基板上に形成され前記走査線及び信号線と所定の角度を有して配向処理された配向膜を有するアレイ基板と、
第２の基板と、前記第２の基板上に形成された対向電極とを有し、前記アレイ基板に対向して配置された対向基板と、
前記アレイ基板と前記対向基板とに挟持された液晶分子であって、前記走査線及び前記信号線の電圧無印加時に両端のうち一端が他端より前記アレイ基板面から離れている液晶分子と、を備えた液晶表示装置において、
前記走査線または前記信号線は前記交点部近傍に切り欠き部を有し、前記切り欠き部には前記画素電極が形成されていると共に、
一画素領域を囲む前記走査線と前記信号線のうち、前記他端に近い側の走査線または前記他端に近い側の信号線が電圧印加時に前記一画素領域側に及ぼす横電界は、前記走査線と前記信号線の交点部近傍とそれ以外の部分で異なり、前記交点部近傍の方が弱いことを特徴とする液晶表示装置。 - 第１の基板と、前記第１の基板上に略平行に形成された複数の走査線と、前記第１の基板上に前記走査線に直交するよう略平行に形成された複数の信号線と、前記走査線と前記信号線との交点部に形成されたスイッチング素子と、前記走査線と前記信号線とに囲まれた複数の画素領域に形成された画素電極と、前記第１の基板上に形成され前記走査線及び信号線と所定の角度を有する方向に配向処理された配向膜を有するアレイ基板と、
第２の基板と、前記第２の基板上に形成された対向電極とを有し、前記アレイ基板に対向して配置された対向基板と、
前記アレイ基板と前記対向基板とに挟持された液晶分子と、を備えた液晶表示装置において、
前記走査線または前記信号線は前記交点部近傍に切り欠き部を有し、前記切り欠き部には前記画素電極が形成されていると共に、
一画素領域を囲む前記走査線と前記信号線のうち、前記配向処理の開始方向側の前記走査線または前記配向処理の開始方向側の前記信号線が電圧印加時に前記一画素領域側に及ぼす横電界は、前記走査線と前記信号線との交点部近傍とそれ以外の部分で異なり、前記交点部近傍の方が弱いことを特徴とする液晶表示装置。 - 前記走査線及び前記信号線への電圧印加時に前記走査線及び前記信号線からの横電界により形成されるディスクリネーションラインが前記交点部近傍でも前記走査線と前記信号線とにほぼ沿うような形状に形成されることを特徴とする請求項１または２に記載の液晶表示装置。
- 第１の基板と、前記第１の基板上に略平行に形成された複数の走査線と、前記第１の基板上に前記走査線に直交するよう略平行に形成された複数の信号線と、前記走査線と前記信号線との交点部に形成されたスイッチング素子と、前記走査線と前記信号線とに囲まれた複数の画素領域に形成された画素電極と、前記第１の基板上に形成され前記走査線及び信号線と所定の角度を有し、かつ前記各画素領域内で配向分割線を境に２方向の配向処理が施された配向膜とを有するアレイ基板と、
第２の基板と、前記第２の基板上に形成された対向電極とを有し、前記アレイ基板に対向して配置された対向基板と、
前記アレイ基板と前記対向基板とに挟持された液晶分子と、を備えた液晶表示装置において、
前記走査線または前記信号線は前記交点部近傍に切り欠き部を有し、前記切り欠き部には前記画素電極が形成されていると共に、
前記各画素領域内の前記配向分割線は、ディスクリネーションラインを走査線と平行な方向に近づけて発生させるべく非直線形状であることを特徴とする液晶表示装置。 - 前記各画素領域内の前記配向分割線の両端部近傍は前記走査線と非平行であることを特徴とする請求項４記載の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213896A JP3617719B2 (ja) | 1996-04-15 | 1996-04-15 | 液晶表示装置 |
| TW089202466U TW477428U (en) | 1996-04-15 | 1997-04-12 | Liquid crystal display device |
| KR1019970014300A KR100265294B1 (ko) | 1996-04-15 | 1997-04-15 | 액정표시장치 |
| US08/834,179 US5940056A (en) | 1996-04-15 | 1997-04-15 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213896A JP3617719B2 (ja) | 1996-04-15 | 1996-04-15 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09281498A JPH09281498A (ja) | 1997-10-31 |
| JP3617719B2 true JP3617719B2 (ja) | 2005-02-09 |
Family
ID=14046081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9213896A Expired - Lifetime JP3617719B2 (ja) | 1996-04-15 | 1996-04-15 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5940056A (ja) |
| JP (1) | JP3617719B2 (ja) |
| KR (1) | KR100265294B1 (ja) |
| TW (1) | TW477428U (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19925985A1 (de) * | 1999-06-08 | 2000-12-14 | Bosch Gmbh Robert | Flüssigkristallanzeige mit umschaltbarem Blickwinkel |
| KR100840308B1 (ko) * | 2000-06-13 | 2008-06-20 | 삼성전자주식회사 | 도메인 크기가 최적화된 수직 배향 액정 표시 장치 |
| KR100430804B1 (ko) * | 2001-11-15 | 2004-05-10 | 엘지.필립스 엘시디 주식회사 | 개구율 향상구조 액정표시장치 |
| KR100487432B1 (ko) * | 2001-12-28 | 2005-05-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100945372B1 (ko) * | 2002-12-31 | 2010-03-08 | 엘지디스플레이 주식회사 | 멀티도메인 액정표시소자 |
| KR100519372B1 (ko) | 2002-12-31 | 2005-10-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100928491B1 (ko) | 2003-06-28 | 2009-11-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP2005164854A (ja) * | 2003-12-01 | 2005-06-23 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| KR100626009B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| JP5075420B2 (ja) * | 2007-02-09 | 2012-11-21 | 株式会社東芝 | 液晶表示装置 |
| JP4887331B2 (ja) * | 2008-05-23 | 2012-02-29 | シャープ株式会社 | 液晶表示装置 |
| KR101781501B1 (ko) * | 2010-12-15 | 2017-09-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 이용한 액정 표시 장치 |
| CN105633102B (zh) * | 2016-04-05 | 2018-11-09 | 京东方科技集团股份有限公司 | 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置 |
| CN107153309B (zh) * | 2017-07-18 | 2020-06-05 | 深圳市华星光电技术有限公司 | 阵列基板、液晶面板及显示设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147285A (ja) * | 1984-12-21 | 1986-07-04 | キヤノン株式会社 | 表示素子の修復方法 |
| US4750813A (en) * | 1986-02-28 | 1988-06-14 | Hitachi, Ltd. | Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes |
| JP2515887B2 (ja) * | 1989-08-04 | 1996-07-10 | 株式会社日立製作所 | マトリクス表示装置 |
| JP2554769B2 (ja) * | 1990-05-16 | 1996-11-13 | 株式会社東芝 | 液晶表示装置 |
-
1996
- 1996-04-15 JP JP9213896A patent/JP3617719B2/ja not_active Expired - Lifetime
-
1997
- 1997-04-12 TW TW089202466U patent/TW477428U/zh not_active IP Right Cessation
- 1997-04-15 KR KR1019970014300A patent/KR100265294B1/ko not_active IP Right Cessation
- 1997-04-15 US US08/834,179 patent/US5940056A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5940056A (en) | 1999-08-17 |
| TW477428U (en) | 2002-02-21 |
| KR970071088A (ko) | 1997-11-07 |
| JPH09281498A (ja) | 1997-10-31 |
| KR100265294B1 (ko) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6529256B1 (en) | In-plane switching mode liquid crystal display device | |
| US6665036B2 (en) | In-plane switching mode liquid crystal display device having particular common electrodes | |
| KR100322969B1 (ko) | 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법 | |
| KR100850288B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| US6445435B1 (en) | In-plane switching mode liquid cystal display device having common electrode on passivation layer | |
| US7460192B2 (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
| JP3617719B2 (ja) | 液晶表示装置 | |
| US6509939B1 (en) | Hybrid switching mode liquid crystal display device and method of manufacturing thereof | |
| KR100534495B1 (ko) | 액정표시장치 | |
| US20040227889A1 (en) | Liquid crystal display and thin film transistor array panel therefor | |
| US20030043309A1 (en) | Active matrix substrate and manufacturing method thereof | |
| KR100685914B1 (ko) | 멀티 도메인 액정표시소자 및 그 제조방법 | |
| US7253856B2 (en) | Liquid crystal display device having an improved aperture ratio and method for fabricating the same | |
| US7289180B2 (en) | Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof | |
| KR100269351B1 (ko) | 횡전계방식 액정표시장치 | |
| JP2003107508A (ja) | マルチドメイン垂直配向型液晶ディスプレイ | |
| KR100311531B1 (ko) | 횡전계방식액정표시장치및그제조방법 | |
| US7123331B2 (en) | Array substrate for use in in-plane switching mode liquid crystal display device with particular overlaping pixel electrode and method of fabricating the same | |
| KR19980077802A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2005182048A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| KR100674236B1 (ko) | 프린지필드구동 액정표시장치의 제조방법 | |
| JPH07122754A (ja) | 半導体装置 | |
| KR20060018401A (ko) | 다중 도메인 액정 표시 장치 | |
| KR100769163B1 (ko) | 액정표시장치의 제조방법 | |
| US6697140B2 (en) | In-plane switching mode liquid crystal display device wherein portions of second gate line overlaps with data electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |