JP3609658B2 - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路 Download PDFInfo
- Publication number
- JP3609658B2 JP3609658B2 JP22283899A JP22283899A JP3609658B2 JP 3609658 B2 JP3609658 B2 JP 3609658B2 JP 22283899 A JP22283899 A JP 22283899A JP 22283899 A JP22283899 A JP 22283899A JP 3609658 B2 JP3609658 B2 JP 3609658B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- control voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/105—Resetting the controlled oscillator when its frequency is outside a predetermined limit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＬＬ（フェーズロックドループ）回路に関する。ＰＬＬ回路を構成する電圧制御発振器（ＶＣＯ）は、その発振周波数を基準となる入力信号に一致させるように制御される。ＶＣＯは、電源投入時や入力信号がない待機状態では入力信号と無関係に発振している。そのため、入力信号が入ってきた後にロック状態となるまでの時間が長くなってしまう。また、ＶＣＯの特性によっては、入力信号が入ってきてもロック状態に達しない場合もある。本発明は、このような欠点を改善するものである。
【０００２】
【従来の技術】
図１０は、一般的なＰＬＬ回路の構成を示すブロック図である。ＰＬＬ回路は、位相・周波数比較器１１、チャージポンプ１２、ローパスフィルタ（ＬＰＦ）１３、電圧制御発振器１４および分周回路１５により構成される。基準信号ａおよび比較信号ｂは、位相・周波数比較器１１に入力される。位相・周波数比較器１１は、基準信号ａと比較信号ｂとの位相および周波数の比較を行う。そして、位相・周波数比較器１１は、その比較による差に応じた比較差信号ｃ、ｄを生成して出力する。チャージポンプ１２は、位相・周波数比較器１１から出力された比較差信号ｃ、ｄに基づいてパルス出力ｅを生成し、それを出力する。
【０００３】
ＬＰＦ１３は、パルス出力ｅをアナログ出力電圧に変換し、それを制御電圧ｆとして出力する。ＶＣＯ１４は、制御電圧ｆに基づいて発振周波数を制御し、周波数出力信号ｇを出力する。分周回路１５は、ＶＣＯ１４の周波数出力信号ｇを分周して得られた信号を、比較信号ｂとして位相・周波数比較器１１に出力する。このように、ＰＬＬ回路は、位相・周波数比較器１１において基準信号ａと比較信号ｂとの比較を常に行い、両者の差がなくなるように制御電圧ｆを調整して、所望する周波数出力信号ｇを得る。
【０００４】
ＰＬＬ回路の一般的なロック状態に至るまでの過程を図１６および図１７に示す。これらの図に示すように、電源投入時や基準信号ａのない待機状態の時に、制御電圧ｆは不確定になっているため、制御電圧ｆが最大（電源電圧）または最小（基準電圧）になる場合がある。その場合には、ＶＣＯ１４の発振周波数が所望の周波数とかけ離れてしまうため、ロック状態に至るまでの時間が長くなってしまうという不具合がある。
【０００５】
また、一般には、制御電圧ｆが大きくなるのに伴ってＶＣＯ１４の発振周波数は上がる。しかし、ＶＣＯ１４が、制御電圧ｆが大きくなるのに伴って発振周波数が下がるような逆特性を制御電圧ｆの上限側や下限側において具えていると、ロックしない場合がある。つまり、図６を参照しながら説明すると、制御電圧ｆの上限側の逆特性領域の場合、発振周波数を下げるために制御電圧ｆがさらに高くなり、ロック時の電圧から離れていってしまう。同様に、制御電圧ｆの下限側の逆特性領域では、発振周波数を上げるために制御電圧ｆがさらに低くなり、ロック時の電圧から離れていってしまう。
【０００６】
このような不具合をなくすため、図１１に示すＰＬＬ回路のように、調整回路１６を設けたものがある。調整回路１６は、図１２に示すように、制御信号としてリセット信号ｈが入力されるインバータＩｎ１と、インバータＩｎ１の出力によりオンするトランジスタＴｒ１とで構成されている。調整回路１６は、リセット信号ｈが入力されると、ＬＰＦ１３に所定の大きさの初期電圧を出力する。それによって、ＬＰＦ１３からＶＣＯ１４に制御電圧ｆとして初期電圧が出力される。したがって、ＶＣＯ１４が、制御電圧ｆの上昇に伴って発振周波数が下がるような逆特性領域で動作していても、リセット信号ｈの入力により、制御電圧ｆをロック電圧の近くに戻すことができる。
【０００７】
また、ＰＬＬ回路がロックするまでの時間を短縮するため、図１３に示すＰＬＬ回路のように検出回路１７を設けたものがある。検出回路１７は、図１４に示すように、周波数比較器１８とチャージポンプ１９で構成されている。周波数比較器１８は、基準信号ａと比較信号ｂを入力信号とし、それらの差に基づく比較差信号ｍ、ｎを出力する。チャージポンプ１９は、ＬＰＦ１３に、比較差信号ｍ、ｎに基づくパルス出力ｐを出力する。それによって、ＬＰＦ１３からＶＣＯ１４に制御電圧ｆとして所定の大きさの電圧が出力される。したがって、基準信号ａと比較信号ｂの周波数差が大きいことを検出回路１７で検出し、ＶＣＯ１４の制御電圧ｆを調整することにより、ロックに要する時間を短縮することができる。
【０００８】
図１５は、図１４に示す検出回路１７において用いられた周波数比較器１８の構成を示すブロック図である。周波数比較器１８は、エッジ検出回路１８１、９０°遅延回路１８２、６個のＤフリップフロップＦＦ１、ＦＦ２、ＦＦ３、ＦＦ４、ＦＦ５、ＦＦ６、インバータＩｎ２および４個のアンド回路Ａｎ１、Ａｎ２、Ａｎ３、Ａｎ４で構成されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、調整回路１６を設けたＰＬＬ回路（図１１参照）では、リセット信号ｈのない回路では使用できないため、汎用性に欠けるという問題点がある。また、検出回路１７を設けたＰＬＬ回路（図１３参照）では、検出回路１７内の周波数比較器１８の論理が複雑であり、回路規模が大きくなってしまうという問題点がある。
【００１０】
本発明は、上記問題点に鑑みてなされたものであって、より短時間でロックし、またＶＣＯが逆特性を具える場合であっても正常に動作するＰＬＬ回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明のＰＬＬ回路は、ＶＣＯを動作させる制御電圧に有効範囲を設定するとともに、制御電圧を監視する監視回路を設ける。制御電圧がその有効範囲を逸脱した場合、監視回路はチャージポンプに監視信号を送る。チャージポンプは、監視信号が入力されたら、ＬＰＦに固定電圧を出力する。それによって、ＶＣＯ２４が逆特性領域で動作するのを防ぐ。また、基準信号が入力されない状態において、ＶＣＯ２４が所定の周波数範囲内で発振するため、基準信号が入力された後、ロックするまでに要する時間が短縮される。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
図１は、本発明に係るＰＬＬ回路の一例を示すブロック図である。ＰＬＬ回路は、従来同様、位相・周波数比較器２１、チャージポンプ２２、ローパスフィルタ２３、電圧制御発振器２４および分周回路２５を備えている。また、本実施の形態のＰＬＬ回路は監視回路２６をさらに備えている。
【００１３】
監視回路２６は、電圧制御発振器２４に入力される制御電圧ｆを監視し、制御電圧ｆの大きさに基づいて監視出力ｉをチャージポンプ２２に出力する。なお、位相・周波数比較器２１、ローパスフィルタ２３、電圧制御発振器２４および分周回路２５は、図１０に示す従来のものと同じであるため、重複する説明を省略する。以下、従来と異なる構成についてのみ説明する。
【００１４】
図２は、監視回路２６について示す図であり、同図（ａ）は回路例を示し、同図（ｂ）はその論理を示している。監視回路２６は、例えば、２個のコンパレータ２６１、２６２と、監視出力ｉを出力する一致回路（エクスクルーシブノア回路）ＥＮＯＲと、３個の抵抗Ｒ１、Ｒ２、Ｒ３を備えている。
【００１５】
３個の抵抗Ｒ１、Ｒ２、Ｒ３は、電源電圧と基準電圧の間に直列に接続されている。これらの抵抗Ｒ１、Ｒ２、Ｒ３により、制御電圧ｆの下限値および上限値をそれぞれ規定する下限設定電圧Ｖ１および上限設定電圧Ｖ２が設定される。特に限定しないが、例えば、３つの抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値は同じであり、したがって下限設定電圧Ｖ１および上限設定電圧Ｖ２は電源電圧のそれぞれ１／３および２／３の電圧値となる。
【００１６】
コンパレータ２６１は制御電圧ｆを上限設定電圧Ｖ２と比較する。コンパレータ２６２は制御電圧ｆを下限設定電圧Ｖ１と比較する。２個のコンパレータ２６１、２６２の出力信号は一致回路ＥＮＯＲに入力される。一致回路ＥＮＯＲは監視出力ｉを出力する。
【００１７】
図３は、チャージポンプ２２の一例を示す回路図である。チャージポンプ２２は、例えば、２個のオア回路ＯＲ１、ＯＲ２と、スイッチング手段である２個のトランジスタＴｒ２、Ｔｒ３と、２個の抵抗Ｒ４、Ｒ５を備えている。オア回路ＯＲ１は、位相・周波数比較器２１から出力される比較差信号ｃと、監視回路２６から出力される監視出力ｉとの論理和を出力する。トランジスタＴｒ２は、そのオア回路ＯＲ１の出力信号によりオン／オフ制御される。オア回路ＯＲ２は、位相・周波数比較器２１から出力される比較差信号ｄと、監視出力ｉとの論理和を出力する。トランジスタＴｒ３は、そのオア回路ＯＲ２の出力信号によりオン／オフ制御される。
【００１８】
トランジスタＴｒ２、抵抗Ｒ４、トランジスタＴｒ３および抵抗Ｒ５は、この順番で、電源電圧と基準電圧の間に直列に接続されており、ポンプ部を構成している。そして、抵抗Ｒ４とトランジスタＴｒ３との接続ノードよりパルス出力ｅが出力される。特に限定しないが、例えば、抵抗Ｒ４と抵抗Ｒ５は同じ抵抗値を有する。
【００１９】
次に、上記構成のＰＬＬ回路の作用について説明する。制御電圧ｆが上限設定電圧Ｖ２を超えている場合、コンパレータ２６１の出力は、相対的に電位が高い「Ｈ」レベルとなる。制御電圧ｆが上限設定電圧Ｖ２以下のときには、コンパレータ２６１の出力は、相対的に電位が低い「Ｌ」レベルとなる。制御電圧ｆが下限設定電圧Ｖ１以上のときには、コンパレータ２６２の出力は「Ｈ」レベルとなる。制御電圧ｆが下限設定電圧Ｖ１に満たないと、コンパレータ２６２の出力は「Ｌ」レベルとなる。
【００２０】
２個のコンパレータ２６１、２６２の出力レベルがともに「Ｈ」レベルのとき、すなわち制御電圧ｆが上限設定電圧Ｖ２よりも高いとき、一致回路ＥＮＯＲの出力、すなわち監視出力ｉは「Ｈ」レベルとなる。また、２個のコンパレータ２６１、２６２の出力レベルがともに「Ｌ」レベルのとき、すなわち制御電圧ｆが下限設定電圧Ｖ１よりも低いときも、監視出力ｉ（一致回路ＥＮＯＲの出力）は「Ｈ」レベルとなる。
【００２１】
監視出力ｉが「Ｈ」レベルのとき、２個のオア回路ＯＲ１、ＯＲ２の出力はともに「Ｈ」レベルとなる。したがって、２個のトランジスタＴｒ２、Ｔｒ３はともにオン状態となり、パルス出力ｅの電圧レベルは、電源電圧と基準電圧との差を抵抗Ｒ４と抵抗Ｒ５で分割した固定値となる。すなわち、抵抗４と抵抗５の抵抗値が同じであるので、パルス出力ｅの電圧レベルは電源電圧／２となる。
【００２２】
電源電圧／２に固定されたパルス出力ｅがＬＰＦ２３に入力されると、ＬＰＦ２３が出力する制御電圧ｆの電圧レベルは、電源電圧／２となる。電源電圧／２は、上限設定電圧Ｖ２よりも低く、かつ下限設定電圧Ｖ１よりも高い。そのため、コンパレータ２６１の出力レベルは「Ｌ」レベルとなり、かつコンパレータ２６２の出力レベルは「Ｈ」レベルとなる。したがって監視出力ｉは「Ｌ」レベルとなる。監視出力ｉが「Ｌ」レベルの場合には、チャージポンプ２２のオア回路ＯＲ１およびオア回路ＯＲ２の出力レベルは、それぞれ位相・周波数比較器２１から出力される比較差信号ｃおよび比較差信号ｄにより決まる。
【００２３】
比較差信号ｃが「Ｈ」レベルで、かつ比較差信号ｄが「Ｌ」レベルのとき、オア回路ＯＲ１およびオア回路ＯＲ２の出力レベルはそれぞれ「Ｈ」レベルおよび「Ｌ」レベルとなる。したがって、トランジスタＴｒ２はオン状態となり、トランジスタＴｒ３はオフ状態となる。それによって、ＬＰＦ２３に蓄積される電荷が増えるので、制御電圧ｆが上がる。しかしながら、制御電圧ｆが上限設定電圧Ｖ２よりも高くなると、上述したように、監視出力ｉが「Ｈ」レベルとなり、チャージポンプ２２から出力される制御電圧ｆは電源電圧／２に固定される。
【００２４】
比較差信号ｃが「Ｌ」レベルで、かつ比較差信号ｄが「Ｈ」レベルのとき、オア回路ＯＲ１およびオア回路ＯＲ２の出力レベルはそれぞれ「Ｌ」レベルおよび「Ｈ」レベルとなる。したがって、トランジスタＴｒ２はオフ状態となり、トランジスタＴｒ３はオン状態となる。それによって、ＬＰＦ２３に蓄積される電荷が減るので、制御電圧ｆが下がる。しかしながら、制御電圧ｆが下限設定電圧Ｖ１よりも低くなると、上述したように、監視出力ｉが「Ｈ」レベルとなり、チャージポンプ２２から出力される制御電圧ｆは電源電圧／２に固定される。
【００２５】
比較差信号ｃおよび比較差信号ｄがともに「Ｈ」レベルのとき、オア回路ＯＲ１およびオア回路ＯＲ２の出力レベルはともに「Ｈ」レベルとなる。したがって、トランジスタＴｒ２およびトランジスタＴｒ３はともにオン状態となり、パルス出力ｅの電圧レベルは電源電圧／２になる。よって、チャージポンプ２２から出力される制御電圧ｆも電源電圧／２になる。
【００２６】
比較差信号ｃおよび比較差信号ｄがともに「Ｌ」レベルのとき、オア回路ＯＲ１およびオア回路ＯＲ２の出力レベルはともに「Ｌ」レベルとなる。したがって、トランジスタＴｒ２およびトランジスタＴｒ３はともにオフ状態となる。よって、チャージポンプ２２から出力される制御電圧ｆは、電源電圧／２に保持される。
【００２７】
本実施の形態のＰＬＬ回路は、位相・周波数比較器２１に基準信号ａが入力されるまで、以上の動作のいずれかを繰り返す。したがって、図４に示すタイミングチャートのように、電源投入後、基準信号ａが入力されるまでの待機状態の間、制御電圧ｆは下限設定電圧Ｖ１〜上限設定電圧Ｖ２の範囲内に収まり、ＶＣＯ２４はそれに応じた周波数範囲内で発振する。それによって、基準信号ａが入力されると、従来よりも短時間でロック状態となる。図５は、本実施の形態のＰＬＬ回路がロック状態に至るまでの過程を示す図である。
【００２８】
上記実施の形態によれば、ＶＣＯ２４の発振周波数ｇは下限設定電圧Ｖ１〜上限設定電圧Ｖ２の範囲で制御される。したがって、基準信号ａが入力されてからロックするまでに要する時間を短縮させることができる。
【００２９】
また、上記実施の形態によれば、図６に示すように、ＶＣＯ２４が制御電圧ｆの上限側や下限側において逆特性を具えている場合でも、下限設定電圧Ｖ１および上限設定電圧Ｖ２を適当に設定することにより、ＶＣＯ２４が逆特性領域で動作するのを回避することができる。したがって、このような場合でも迅速にロック状態に到達させることができる。
【００３０】
また、上記実施の形態によれば、監視回路２６の回路規模はＤフリップフロップのおおよそ１／２である。図１５に示す従来の回路は６個のＤフリップフロップを備えているため、監視回路２６はその従来回路のおおよそ１／１２の回路規模となる。また、チャージポンプ２２には新たに２個のオア回路ＯＲ１、ＯＲ２が設けられているが、オア回路の回路規模は小さい。したがって、本実施の形態は、従来に比べて非常に小さな規模の回路を追加することにより実現される。
【００３１】
また、上記実施の形態によれば、図１１に示す従来のＰＬＬ回路において必要とされるリセット信号は不要となるため、リセット信号を発するように構成されていない回路にも本実施の形態のＰＬＬ回路を適用することができるため、汎用性が高い。
【００３２】
以上において本発明は、上記実施の形態に限らず、種々設計変更可能である。例えば、監視回路２６に代えて、図７に示すように、抵抗Ｒ３と基準電圧端子との間にトランジスタＴｒ４をダイオードとして接続した構成の監視回路３６を用いてもよい。この監視回路３６では、電源電圧の変動、雰囲気温度の変動またはトランジスタの製造プロセスの変動などに起因してコンパレータ２６１、２６２を構成するトランジスタ（図示せず）の特性が変動した場合、同様にトランジスタＴｒ４の特性も変動する。したがって、この監視回路３６を用いれば、上述した変動要因によりＶＣＯ２４のロック電圧が変化しても下限設定電圧Ｖ１および上限設定電圧Ｖ２も同様に変化するので、それら変動要因の影響を受けずに、ＰＬＬ回路を安定して動作させることができる。
【００３３】
また、監視回路２６に代えて、図８に示すように、電源電圧の変動や雰囲気温度の変動の影響を受けないリファレンス電圧Ｖｒｅｆを上限設定電圧Ｖ２とし、リファレンス電圧Ｖｒｅｆを２個の抵抗Ｒ６、Ｒ７で分割した電圧を下限設定電圧Ｖ１としてコンパレータ２６１、２６２にそれぞれ入力させるようにした構成の監視回路４６を用いてもよい。この監視回路４６を用いれば、下限設定電圧Ｖ１および上限設定電圧Ｖ２が変動しないため、ＰＬＬ回路を安定して動作させることができる。
【００３４】
また、チャージポンプ２２に代えて、図９に示すように、ＬＰＦ２３に電荷を供給するために電流源３２１を用い、かつＬＰＦ２３から電荷を引き抜くために電流源３２２を用い、トランジスタＴｒ２およびトランジスタＴｒ３のオン／オフによりそれら電流源３２１、３２２に電流を流させるようにした構成のチャージポンプ３２を用いてもよい。このチャージポンプ３２を用いれば、電源電圧の変動の影響を小さくすることができる。
【００３５】
【発明の効果】
本発明によれば、基準信号が入力されない期間中、ＶＣＯの発振周波数を制御する制御電圧を所定の電圧範囲内に保つため、入力信号が入力された後ロックするまでの時間を短縮させることができる。また、本発明によれば、ＶＣＯが制御電圧の上限側や下限側において逆特性を具えている場合でも、ＶＣＯが逆特性領域で動作するのを回避することができるため、正常に動作させることができる。
【図面の簡単な説明】
【図１】本発明に係るＰＬＬ回路の一例を示すブロック図である。
【図２】図１に示すＰＬＬ回路において用いられる監視回路の一例を示す回路図である。
【図３】図１に示すＰＬＬ回路において用いられるチャージポンプの一例を示す回路図である。
【図４】図１に示すＰＬＬ回路の動作のタイミングチャートである。
【図５】図１に示すＰＬＬ回路がロック状態に至るまでの過程を示す図である。
【図６】図１に示すＰＬＬ回路がロック状態に至るまでの過程を示す図である。
【図７】監視回路の他の例を示す回路図である。
【図８】監視回路のさらに他の例を示す回路図である。
【図９】チャージポンプの他の例を示す回路図である。
【図１０】一般的なＰＬＬ回路を示すブロック図である。
【図１１】従来のＰＬＬ回路の一例を示すブロック図である。
【図１２】図１１に示すＰＬＬ回路において用いられた調整回路を示す回路図である。
【図１３】従来のＰＬＬ回路の他の例を示すブロック図である。
【図１４】図１３に示すＰＬＬ回路において用いられた検出回路を示すブロック図である。
【図１５】図１４に示す検出回路において用いられた周波数比較器を示すブロック図である。
【図１６】ＰＬＬ回路の一般的なロック状態に至るまでの過程を示す図である。
【図１７】ＰＬＬ回路の一般的なロック状態に至るまでの過程を示す図である。
【符号の説明】
Ｔｒ２、Ｔｒ３ スイッチング手段（トランジスタ）
Ｔｒ２、Ｒ４、Ｔｒ３、Ｒ５ ポンプ部
２１ 位相・周波数比較器
２２、３２ チャージポンプ
２３ ＬＰＦ
２４ ＶＣＯ
２６、３６、４６ 監視回路
２６１、２６２ コンパレータ
【発明の属する技術分野】
本発明は、ＰＬＬ（フェーズロックドループ）回路に関する。ＰＬＬ回路を構成する電圧制御発振器（ＶＣＯ）は、その発振周波数を基準となる入力信号に一致させるように制御される。ＶＣＯは、電源投入時や入力信号がない待機状態では入力信号と無関係に発振している。そのため、入力信号が入ってきた後にロック状態となるまでの時間が長くなってしまう。また、ＶＣＯの特性によっては、入力信号が入ってきてもロック状態に達しない場合もある。本発明は、このような欠点を改善するものである。
【０００２】
【従来の技術】
図１０は、一般的なＰＬＬ回路の構成を示すブロック図である。ＰＬＬ回路は、位相・周波数比較器１１、チャージポンプ１２、ローパスフィルタ（ＬＰＦ）１３、電圧制御発振器１４および分周回路１５により構成される。基準信号ａおよび比較信号ｂは、位相・周波数比較器１１に入力される。位相・周波数比較器１１は、基準信号ａと比較信号ｂとの位相および周波数の比較を行う。そして、位相・周波数比較器１１は、その比較による差に応じた比較差信号ｃ、ｄを生成して出力する。チャージポンプ１２は、位相・周波数比較器１１から出力された比較差信号ｃ、ｄに基づいてパルス出力ｅを生成し、それを出力する。
【０００３】
ＬＰＦ１３は、パルス出力ｅをアナログ出力電圧に変換し、それを制御電圧ｆとして出力する。ＶＣＯ１４は、制御電圧ｆに基づいて発振周波数を制御し、周波数出力信号ｇを出力する。分周回路１５は、ＶＣＯ１４の周波数出力信号ｇを分周して得られた信号を、比較信号ｂとして位相・周波数比較器１１に出力する。このように、ＰＬＬ回路は、位相・周波数比較器１１において基準信号ａと比較信号ｂとの比較を常に行い、両者の差がなくなるように制御電圧ｆを調整して、所望する周波数出力信号ｇを得る。
【０００４】
ＰＬＬ回路の一般的なロック状態に至るまでの過程を図１６および図１７に示す。これらの図に示すように、電源投入時や基準信号ａのない待機状態の時に、制御電圧ｆは不確定になっているため、制御電圧ｆが最大（電源電圧）または最小（基準電圧）になる場合がある。その場合には、ＶＣＯ１４の発振周波数が所望の周波数とかけ離れてしまうため、ロック状態に至るまでの時間が長くなってしまうという不具合がある。
【０００５】
また、一般には、制御電圧ｆが大きくなるのに伴ってＶＣＯ１４の発振周波数は上がる。しかし、ＶＣＯ１４が、制御電圧ｆが大きくなるのに伴って発振周波数が下がるような逆特性を制御電圧ｆの上限側や下限側において具えていると、ロックしない場合がある。つまり、図６を参照しながら説明すると、制御電圧ｆの上限側の逆特性領域の場合、発振周波数を下げるために制御電圧ｆがさらに高くなり、ロック時の電圧から離れていってしまう。同様に、制御電圧ｆの下限側の逆特性領域では、発振周波数を上げるために制御電圧ｆがさらに低くなり、ロック時の電圧から離れていってしまう。
【０００６】
このような不具合をなくすため、図１１に示すＰＬＬ回路のように、調整回路１６を設けたものがある。調整回路１６は、図１２に示すように、制御信号としてリセット信号ｈが入力されるインバータＩｎ１と、インバータＩｎ１の出力によりオンするトランジスタＴｒ１とで構成されている。調整回路１６は、リセット信号ｈが入力されると、ＬＰＦ１３に所定の大きさの初期電圧を出力する。それによって、ＬＰＦ１３からＶＣＯ１４に制御電圧ｆとして初期電圧が出力される。したがって、ＶＣＯ１４が、制御電圧ｆの上昇に伴って発振周波数が下がるような逆特性領域で動作していても、リセット信号ｈの入力により、制御電圧ｆをロック電圧の近くに戻すことができる。
【０００７】
また、ＰＬＬ回路がロックするまでの時間を短縮するため、図１３に示すＰＬＬ回路のように検出回路１７を設けたものがある。検出回路１７は、図１４に示すように、周波数比較器１８とチャージポンプ１９で構成されている。周波数比較器１８は、基準信号ａと比較信号ｂを入力信号とし、それらの差に基づく比較差信号ｍ、ｎを出力する。チャージポンプ１９は、ＬＰＦ１３に、比較差信号ｍ、ｎに基づくパルス出力ｐを出力する。それによって、ＬＰＦ１３からＶＣＯ１４に制御電圧ｆとして所定の大きさの電圧が出力される。したがって、基準信号ａと比較信号ｂの周波数差が大きいことを検出回路１７で検出し、ＶＣＯ１４の制御電圧ｆを調整することにより、ロックに要する時間を短縮することができる。
【０００８】
図１５は、図１４に示す検出回路１７において用いられた周波数比較器１８の構成を示すブロック図である。周波数比較器１８は、エッジ検出回路１８１、９０°遅延回路１８２、６個のＤフリップフロップＦＦ１、ＦＦ２、ＦＦ３、ＦＦ４、ＦＦ５、ＦＦ６、インバータＩｎ２および４個のアンド回路Ａｎ１、Ａｎ２、Ａｎ３、Ａｎ４で構成されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、調整回路１６を設けたＰＬＬ回路（図１１参照）では、リセット信号ｈのない回路では使用できないため、汎用性に欠けるという問題点がある。また、検出回路１７を設けたＰＬＬ回路（図１３参照）では、検出回路１７内の周波数比較器１８の論理が複雑であり、回路規模が大きくなってしまうという問題点がある。
【００１０】
本発明は、上記問題点に鑑みてなされたものであって、より短時間でロックし、またＶＣＯが逆特性を具える場合であっても正常に動作するＰＬＬ回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明のＰＬＬ回路は、ＶＣＯを動作させる制御電圧に有効範囲を設定するとともに、制御電圧を監視する監視回路を設ける。制御電圧がその有効範囲を逸脱した場合、監視回路はチャージポンプに監視信号を送る。チャージポンプは、監視信号が入力されたら、ＬＰＦに固定電圧を出力する。それによって、ＶＣＯ２４が逆特性領域で動作するのを防ぐ。また、基準信号が入力されない状態において、ＶＣＯ２４が所定の周波数範囲内で発振するため、基準信号が入力された後、ロックするまでに要する時間が短縮される。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
図１は、本発明に係るＰＬＬ回路の一例を示すブロック図である。ＰＬＬ回路は、従来同様、位相・周波数比較器２１、チャージポンプ２２、ローパスフィルタ２３、電圧制御発振器２４および分周回路２５を備えている。また、本実施の形態のＰＬＬ回路は監視回路２６をさらに備えている。
【００１３】
監視回路２６は、電圧制御発振器２４に入力される制御電圧ｆを監視し、制御電圧ｆの大きさに基づいて監視出力ｉをチャージポンプ２２に出力する。なお、位相・周波数比較器２１、ローパスフィルタ２３、電圧制御発振器２４および分周回路２５は、図１０に示す従来のものと同じであるため、重複する説明を省略する。以下、従来と異なる構成についてのみ説明する。
【００１４】
図２は、監視回路２６について示す図であり、同図（ａ）は回路例を示し、同図（ｂ）はその論理を示している。監視回路２６は、例えば、２個のコンパレータ２６１、２６２と、監視出力ｉを出力する一致回路（エクスクルーシブノア回路）ＥＮＯＲと、３個の抵抗Ｒ１、Ｒ２、Ｒ３を備えている。
【００１５】
３個の抵抗Ｒ１、Ｒ２、Ｒ３は、電源電圧と基準電圧の間に直列に接続されている。これらの抵抗Ｒ１、Ｒ２、Ｒ３により、制御電圧ｆの下限値および上限値をそれぞれ規定する下限設定電圧Ｖ１および上限設定電圧Ｖ２が設定される。特に限定しないが、例えば、３つの抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値は同じであり、したがって下限設定電圧Ｖ１および上限設定電圧Ｖ２は電源電圧のそれぞれ１／３および２／３の電圧値となる。
【００１６】
コンパレータ２６１は制御電圧ｆを上限設定電圧Ｖ２と比較する。コンパレータ２６２は制御電圧ｆを下限設定電圧Ｖ１と比較する。２個のコンパレータ２６１、２６２の出力信号は一致回路ＥＮＯＲに入力される。一致回路ＥＮＯＲは監視出力ｉを出力する。
【００１７】
図３は、チャージポンプ２２の一例を示す回路図である。チャージポンプ２２は、例えば、２個のオア回路ＯＲ１、ＯＲ２と、スイッチング手段である２個のトランジスタＴｒ２、Ｔｒ３と、２個の抵抗Ｒ４、Ｒ５を備えている。オア回路ＯＲ１は、位相・周波数比較器２１から出力される比較差信号ｃと、監視回路２６から出力される監視出力ｉとの論理和を出力する。トランジスタＴｒ２は、そのオア回路ＯＲ１の出力信号によりオン／オフ制御される。オア回路ＯＲ２は、位相・周波数比較器２１から出力される比較差信号ｄと、監視出力ｉとの論理和を出力する。トランジスタＴｒ３は、そのオア回路ＯＲ２の出力信号によりオン／オフ制御される。
【００１８】
トランジスタＴｒ２、抵抗Ｒ４、トランジスタＴｒ３および抵抗Ｒ５は、この順番で、電源電圧と基準電圧の間に直列に接続されており、ポンプ部を構成している。そして、抵抗Ｒ４とトランジスタＴｒ３との接続ノードよりパルス出力ｅが出力される。特に限定しないが、例えば、抵抗Ｒ４と抵抗Ｒ５は同じ抵抗値を有する。
【００１９】
次に、上記構成のＰＬＬ回路の作用について説明する。制御電圧ｆが上限設定電圧Ｖ２を超えている場合、コンパレータ２６１の出力は、相対的に電位が高い「Ｈ」レベルとなる。制御電圧ｆが上限設定電圧Ｖ２以下のときには、コンパレータ２６１の出力は、相対的に電位が低い「Ｌ」レベルとなる。制御電圧ｆが下限設定電圧Ｖ１以上のときには、コンパレータ２６２の出力は「Ｈ」レベルとなる。制御電圧ｆが下限設定電圧Ｖ１に満たないと、コンパレータ２６２の出力は「Ｌ」レベルとなる。
【００２０】
２個のコンパレータ２６１、２６２の出力レベルがともに「Ｈ」レベルのとき、すなわち制御電圧ｆが上限設定電圧Ｖ２よりも高いとき、一致回路ＥＮＯＲの出力、すなわち監視出力ｉは「Ｈ」レベルとなる。また、２個のコンパレータ２６１、２６２の出力レベルがともに「Ｌ」レベルのとき、すなわち制御電圧ｆが下限設定電圧Ｖ１よりも低いときも、監視出力ｉ（一致回路ＥＮＯＲの出力）は「Ｈ」レベルとなる。
【００２１】
監視出力ｉが「Ｈ」レベルのとき、２個のオア回路ＯＲ１、ＯＲ２の出力はともに「Ｈ」レベルとなる。したがって、２個のトランジスタＴｒ２、Ｔｒ３はともにオン状態となり、パルス出力ｅの電圧レベルは、電源電圧と基準電圧との差を抵抗Ｒ４と抵抗Ｒ５で分割した固定値となる。すなわち、抵抗４と抵抗５の抵抗値が同じであるので、パルス出力ｅの電圧レベルは電源電圧／２となる。
【００２２】
電源電圧／２に固定されたパルス出力ｅがＬＰＦ２３に入力されると、ＬＰＦ２３が出力する制御電圧ｆの電圧レベルは、電源電圧／２となる。電源電圧／２は、上限設定電圧Ｖ２よりも低く、かつ下限設定電圧Ｖ１よりも高い。そのため、コンパレータ２６１の出力レベルは「Ｌ」レベルとなり、かつコンパレータ２６２の出力レベルは「Ｈ」レベルとなる。したがって監視出力ｉは「Ｌ」レベルとなる。監視出力ｉが「Ｌ」レベルの場合には、チャージポンプ２２のオア回路ＯＲ１およびオア回路ＯＲ２の出力レベルは、それぞれ位相・周波数比較器２１から出力される比較差信号ｃおよび比較差信号ｄにより決まる。
【００２３】
比較差信号ｃが「Ｈ」レベルで、かつ比較差信号ｄが「Ｌ」レベルのとき、オア回路ＯＲ１およびオア回路ＯＲ２の出力レベルはそれぞれ「Ｈ」レベルおよび「Ｌ」レベルとなる。したがって、トランジスタＴｒ２はオン状態となり、トランジスタＴｒ３はオフ状態となる。それによって、ＬＰＦ２３に蓄積される電荷が増えるので、制御電圧ｆが上がる。しかしながら、制御電圧ｆが上限設定電圧Ｖ２よりも高くなると、上述したように、監視出力ｉが「Ｈ」レベルとなり、チャージポンプ２２から出力される制御電圧ｆは電源電圧／２に固定される。
【００２４】
比較差信号ｃが「Ｌ」レベルで、かつ比較差信号ｄが「Ｈ」レベルのとき、オア回路ＯＲ１およびオア回路ＯＲ２の出力レベルはそれぞれ「Ｌ」レベルおよび「Ｈ」レベルとなる。したがって、トランジスタＴｒ２はオフ状態となり、トランジスタＴｒ３はオン状態となる。それによって、ＬＰＦ２３に蓄積される電荷が減るので、制御電圧ｆが下がる。しかしながら、制御電圧ｆが下限設定電圧Ｖ１よりも低くなると、上述したように、監視出力ｉが「Ｈ」レベルとなり、チャージポンプ２２から出力される制御電圧ｆは電源電圧／２に固定される。
【００２５】
比較差信号ｃおよび比較差信号ｄがともに「Ｈ」レベルのとき、オア回路ＯＲ１およびオア回路ＯＲ２の出力レベルはともに「Ｈ」レベルとなる。したがって、トランジスタＴｒ２およびトランジスタＴｒ３はともにオン状態となり、パルス出力ｅの電圧レベルは電源電圧／２になる。よって、チャージポンプ２２から出力される制御電圧ｆも電源電圧／２になる。
【００２６】
比較差信号ｃおよび比較差信号ｄがともに「Ｌ」レベルのとき、オア回路ＯＲ１およびオア回路ＯＲ２の出力レベルはともに「Ｌ」レベルとなる。したがって、トランジスタＴｒ２およびトランジスタＴｒ３はともにオフ状態となる。よって、チャージポンプ２２から出力される制御電圧ｆは、電源電圧／２に保持される。
【００２７】
本実施の形態のＰＬＬ回路は、位相・周波数比較器２１に基準信号ａが入力されるまで、以上の動作のいずれかを繰り返す。したがって、図４に示すタイミングチャートのように、電源投入後、基準信号ａが入力されるまでの待機状態の間、制御電圧ｆは下限設定電圧Ｖ１〜上限設定電圧Ｖ２の範囲内に収まり、ＶＣＯ２４はそれに応じた周波数範囲内で発振する。それによって、基準信号ａが入力されると、従来よりも短時間でロック状態となる。図５は、本実施の形態のＰＬＬ回路がロック状態に至るまでの過程を示す図である。
【００２８】
上記実施の形態によれば、ＶＣＯ２４の発振周波数ｇは下限設定電圧Ｖ１〜上限設定電圧Ｖ２の範囲で制御される。したがって、基準信号ａが入力されてからロックするまでに要する時間を短縮させることができる。
【００２９】
また、上記実施の形態によれば、図６に示すように、ＶＣＯ２４が制御電圧ｆの上限側や下限側において逆特性を具えている場合でも、下限設定電圧Ｖ１および上限設定電圧Ｖ２を適当に設定することにより、ＶＣＯ２４が逆特性領域で動作するのを回避することができる。したがって、このような場合でも迅速にロック状態に到達させることができる。
【００３０】
また、上記実施の形態によれば、監視回路２６の回路規模はＤフリップフロップのおおよそ１／２である。図１５に示す従来の回路は６個のＤフリップフロップを備えているため、監視回路２６はその従来回路のおおよそ１／１２の回路規模となる。また、チャージポンプ２２には新たに２個のオア回路ＯＲ１、ＯＲ２が設けられているが、オア回路の回路規模は小さい。したがって、本実施の形態は、従来に比べて非常に小さな規模の回路を追加することにより実現される。
【００３１】
また、上記実施の形態によれば、図１１に示す従来のＰＬＬ回路において必要とされるリセット信号は不要となるため、リセット信号を発するように構成されていない回路にも本実施の形態のＰＬＬ回路を適用することができるため、汎用性が高い。
【００３２】
以上において本発明は、上記実施の形態に限らず、種々設計変更可能である。例えば、監視回路２６に代えて、図７に示すように、抵抗Ｒ３と基準電圧端子との間にトランジスタＴｒ４をダイオードとして接続した構成の監視回路３６を用いてもよい。この監視回路３６では、電源電圧の変動、雰囲気温度の変動またはトランジスタの製造プロセスの変動などに起因してコンパレータ２６１、２６２を構成するトランジスタ（図示せず）の特性が変動した場合、同様にトランジスタＴｒ４の特性も変動する。したがって、この監視回路３６を用いれば、上述した変動要因によりＶＣＯ２４のロック電圧が変化しても下限設定電圧Ｖ１および上限設定電圧Ｖ２も同様に変化するので、それら変動要因の影響を受けずに、ＰＬＬ回路を安定して動作させることができる。
【００３３】
また、監視回路２６に代えて、図８に示すように、電源電圧の変動や雰囲気温度の変動の影響を受けないリファレンス電圧Ｖｒｅｆを上限設定電圧Ｖ２とし、リファレンス電圧Ｖｒｅｆを２個の抵抗Ｒ６、Ｒ７で分割した電圧を下限設定電圧Ｖ１としてコンパレータ２６１、２６２にそれぞれ入力させるようにした構成の監視回路４６を用いてもよい。この監視回路４６を用いれば、下限設定電圧Ｖ１および上限設定電圧Ｖ２が変動しないため、ＰＬＬ回路を安定して動作させることができる。
【００３４】
また、チャージポンプ２２に代えて、図９に示すように、ＬＰＦ２３に電荷を供給するために電流源３２１を用い、かつＬＰＦ２３から電荷を引き抜くために電流源３２２を用い、トランジスタＴｒ２およびトランジスタＴｒ３のオン／オフによりそれら電流源３２１、３２２に電流を流させるようにした構成のチャージポンプ３２を用いてもよい。このチャージポンプ３２を用いれば、電源電圧の変動の影響を小さくすることができる。
【００３５】
【発明の効果】
本発明によれば、基準信号が入力されない期間中、ＶＣＯの発振周波数を制御する制御電圧を所定の電圧範囲内に保つため、入力信号が入力された後ロックするまでの時間を短縮させることができる。また、本発明によれば、ＶＣＯが制御電圧の上限側や下限側において逆特性を具えている場合でも、ＶＣＯが逆特性領域で動作するのを回避することができるため、正常に動作させることができる。
【図面の簡単な説明】
【図１】本発明に係るＰＬＬ回路の一例を示すブロック図である。
【図２】図１に示すＰＬＬ回路において用いられる監視回路の一例を示す回路図である。
【図３】図１に示すＰＬＬ回路において用いられるチャージポンプの一例を示す回路図である。
【図４】図１に示すＰＬＬ回路の動作のタイミングチャートである。
【図５】図１に示すＰＬＬ回路がロック状態に至るまでの過程を示す図である。
【図６】図１に示すＰＬＬ回路がロック状態に至るまでの過程を示す図である。
【図７】監視回路の他の例を示す回路図である。
【図８】監視回路のさらに他の例を示す回路図である。
【図９】チャージポンプの他の例を示す回路図である。
【図１０】一般的なＰＬＬ回路を示すブロック図である。
【図１１】従来のＰＬＬ回路の一例を示すブロック図である。
【図１２】図１１に示すＰＬＬ回路において用いられた調整回路を示す回路図である。
【図１３】従来のＰＬＬ回路の他の例を示すブロック図である。
【図１４】図１３に示すＰＬＬ回路において用いられた検出回路を示すブロック図である。
【図１５】図１４に示す検出回路において用いられた周波数比較器を示すブロック図である。
【図１６】ＰＬＬ回路の一般的なロック状態に至るまでの過程を示す図である。
【図１７】ＰＬＬ回路の一般的なロック状態に至るまでの過程を示す図である。
【符号の説明】
Ｔｒ２、Ｔｒ３ スイッチング手段（トランジスタ）
Ｔｒ２、Ｒ４、Ｔｒ３、Ｒ５ ポンプ部
２１ 位相・周波数比較器
２２、３２ チャージポンプ
２３ ＬＰＦ
２４ ＶＣＯ
２６、３６、４６ 監視回路
２６１、２６２ コンパレータ
Claims (3)
- ＶＯＣの発振周波数を制御する制御電圧が所定の電圧範囲を逸脱したときに監視信号を出力する監視回路と、
ＶＯＣの出力信号に基づく比較信号を基準信号と比較して比較差信号を出力する位相・周波数比較器と、
前記制御電圧を制御するためのパルス信号を、前記位相・周波数比較器から出力された比較差信号に応じて出力するか、または前記監視回路から出力された監視信号に基づく所定の信号として出力するチャージポンプと、
前記チャージポンプから出力されたパルス信号を前記制御電圧に変換するＬＰＦと、
前記ＬＰＦから出力された制御電圧に基づいて発振するＶＯＣと、を具備し、
前記監視回路はＥＮＯＲ回路を含んでなり、前記チャージポンプは前記位相・周波数比較器の出力を直接受けるＯＲ回路を含み、該ＯＲ回路の一方の入力が該ＥＮＯＲ回路の出力を受ける構成であることを特徴とするＰＬＬ回路。 - 前記監視回路は、前記制御電圧と前記制御電圧の有効範囲の上限値を規定するための上限設定電圧とを比較する第１のコンパレータと、前記制御電圧と前記制御電圧の有効範囲の下限値を規定するための下限設定電圧とを比較する第２のコンパレータと、を具備し、それら２つのコンパレータの比較結果に基づいて前記監視信号を出力することを特徴とする請求項１記載のＰＬＬ回路。
- 前記チャージポンプは、前記制御電圧を上昇させるための比較差信号または前記監視信号に基づいてオンする第１のスイッチング手段と、前記制御電圧を下降させるための比較差信号または前記監視信号に基づいてオンする第２のスイッチング手段と、前記第１のスイッチング手段のみがオンしたときに前記ＬＰＦに蓄積される電荷を増加させるためのパルス信号を出力し、かつ前記第２のスイッチング手段のみがオンしたときに前記ＬＰＦに蓄積された電荷を減少させるためのパルス信号を出力し、さらに前記第１のスイッチング手段と前記第２のスイッチング手段の両方が同時にオンしたときに所定のパルス信号を出力するポンプ部と、を具備することを特徴とする請求項１または２記載のＰＬＬ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22283899A JP3609658B2 (ja) | 1999-08-05 | 1999-08-05 | Ｐｌｌ回路 |
| US09/633,263 US6411144B1 (en) | 1999-08-05 | 2000-08-04 | Phase-locked loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22283899A JP3609658B2 (ja) | 1999-08-05 | 1999-08-05 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053605A JP2001053605A (ja) | 2001-02-23 |
| JP3609658B2 true JP3609658B2 (ja) | 2005-01-12 |
Family
ID=16788711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22283899A Expired - Fee Related JP3609658B2 (ja) | 1999-08-05 | 1999-08-05 | Ｐｌｌ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6411144B1 (ja) |
| JP (1) | JP3609658B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9641113B2 (en) | 2014-02-28 | 2017-05-02 | General Electric Company | System and method for controlling a power generation system based on PLL errors |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274682A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | フェーズロックドループ回路 |
| JP4504580B2 (ja) * | 2001-02-20 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 逓倍ｐｌｌ回路 |
| FR2829318B1 (fr) * | 2001-09-05 | 2003-12-12 | St Microelectronics Sa | Boucle a verrouillage de phase realisee sous forme de circuit integre |
| JP4206672B2 (ja) * | 2002-03-01 | 2009-01-14 | 日本電気株式会社 | 受信回路 |
| US7239188B1 (en) * | 2005-11-01 | 2007-07-03 | Integrated Device Technology, Inc. | Locked-loop integrated circuits having speed tracking circuits therein |
| KR100719693B1 (ko) * | 2006-02-15 | 2007-05-17 | 주식회사 하이닉스반도체 | Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법 |
| US7495517B1 (en) * | 2006-12-14 | 2009-02-24 | Altera Corporation | Techniques for dynamically adjusting the frequency range of phase-locked loops |
| JP4667354B2 (ja) * | 2006-12-22 | 2011-04-13 | 株式会社シンセシス | 位相同期回路 |
| JP5125394B2 (ja) * | 2007-10-17 | 2013-01-23 | 富士通セミコンダクター株式会社 | Ｐｌｌ回路 |
| US8559582B2 (en) * | 2010-09-13 | 2013-10-15 | Altera Corporation | Techniques for varying a periodic signal based on changes in a data rate |
| TWI481197B (zh) * | 2012-04-26 | 2015-04-11 | Global Unichip Corp | 鎖相迴路電路 |
| EP3197056B1 (en) * | 2016-01-25 | 2018-08-01 | Nxp B.V. | Phase locked loop circuits |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54130862A (en) | 1978-04-03 | 1979-10-11 | Fujitsu Ltd | Pll anomaly detector circuit |
| JPH05243992A (ja) | 1992-02-28 | 1993-09-21 | Sony Corp | Ｐｌｌ回路 |
| US5334953A (en) * | 1993-07-22 | 1994-08-02 | Motorola, Inc. | Charge pump bias control in a phase lock loop |
| JPH07264061A (ja) | 1994-03-24 | 1995-10-13 | Hitachi Ltd | Ｐｌｌ発振回路およびそれを用いた半導体集積回路装置 |
| US5687201A (en) * | 1995-03-21 | 1997-11-11 | Standard Microsystems Corporation | Phase-locked-loop with linear combination of charge pump and current controlled oscillator |
| JPH0964727A (ja) * | 1995-08-23 | 1997-03-07 | Toshiba Corp | 同期回路 |
| JP3388071B2 (ja) * | 1995-09-20 | 2003-03-17 | 富士通株式会社 | 位相同期回路、および位相同期回路を含む半導体装置 |
| JP3226838B2 (ja) | 1997-06-23 | 2001-11-05 | 静岡日本電気株式会社 | Ｐｌｌ周波数シンセサイザ |
| WO1999005792A1 (fr) * | 1997-07-24 | 1999-02-04 | Mitsubishi Denki Kabushiki Kaisha | Synthetiseur de frequence a boucle a phase asservie et methode permettant d"agir sur celui-ci |
| US5933037A (en) * | 1997-08-29 | 1999-08-03 | Adaptec, Inc. | High speed phase lock loop having constant bandwidth |
-
1999
- 1999-08-05 JP JP22283899A patent/JP3609658B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-04 US US09/633,263 patent/US6411144B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9641113B2 (en) | 2014-02-28 | 2017-05-02 | General Electric Company | System and method for controlling a power generation system based on PLL errors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053605A (ja) | 2001-02-23 |
| US6411144B1 (en) | 2002-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001724B1 (ko) | 위상동기회로 | |
| US4893094A (en) | Frequency synthesizer with control of start-up battery saving operations | |
| US5877641A (en) | Clock generator and phase comparator for use in such a clock generator | |
| US5870002A (en) | Phase-frequency lock detector | |
| US5783972A (en) | Power saving PLL circuit | |
| US5534823A (en) | Phase locked loop (PLL) circuit having variable loop filter for shortened locking time | |
| US6133797A (en) | Self calibrating VCO correction circuit and method of operation | |
| JP3609658B2 (ja) | Ｐｌｌ回路 | |
| KR101082724B1 (ko) | 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법 | |
| JPH1070458A (ja) | 自動ロック回路 | |
| JPH07202690A (ja) | クロック信号発生回路 | |
| US20080238505A1 (en) | System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL) | |
| JP2005532016A (ja) | 自動周波数同調位相ロックループ | |
| US7023284B2 (en) | Dual loop phase locked loop | |
| CN116566387A (zh) | 锁相环电路和时钟发生器 | |
| JP2001274682A (ja) | フェーズロックドループ回路 | |
| KR100706575B1 (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
| JP4219669B2 (ja) | 定電圧発生回路及びｐｌｌ回路 | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| US20030214330A1 (en) | Phase-locked loop circuit | |
| US7310401B2 (en) | Programmable frequency detector for use with a phase-locked loop | |
| JP3851425B2 (ja) | Ｐｌｌ回路 | |
| JP4066500B2 (ja) | Ｐｌｌ回路 | |
| US10608650B2 (en) | Voltage-controlled oscillators with ramped voltages | |
| US6949980B2 (en) | Phase-locked loop with high frequency adjustment of the operating range of the oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041014 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |