JP3592262B2 - 前置増幅回路およびその出力制御方法ならびに通信装置 - Google Patents
前置増幅回路およびその出力制御方法ならびに通信装置 Download PDFInfo
- Publication number
- JP3592262B2 JP3592262B2 JP2001188507A JP2001188507A JP3592262B2 JP 3592262 B2 JP3592262 B2 JP 3592262B2 JP 2001188507 A JP2001188507 A JP 2001188507A JP 2001188507 A JP2001188507 A JP 2001188507A JP 3592262 B2 JP3592262 B2 JP 3592262B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- capacitor
- inverting amplifier
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は前置増幅回路およびその出力制御方法に関し、特にトランスインピーダンス型の前置増幅回路およびその出力制御方法ならびに通信装置に関する。
【０００２】
【従来の技術】
従来、この種の利得切替型前置増幅器は、図４に示すような大信号入力時の帰還抵抗を切り替える信号である利得切替信号５３により利得を切り替えるトランスインピーダンス型前置増幅回路（以下プリアンプと称す）があり、例えば特開平０９−００８５６３号公報に開示されている。このプリアンプでは、回路利得低下時に用いる位相補償用のコンデンサ７を有し、予め定めたしきい値より低いレベルのデータ信号が入力された場合には入力されている利得切替信号５３をローレベルに固定し、しきい値より高いレベルのデータ信号が入力された場合には利得切替信号５３をハイレベルにする。図４に示す従来の回路では、バースト信号の入力レベルが小から大へ変化して利得切替信号５３がアクティブとなった時に位相補償用のコンデンサ７への充電が生じる。
【０００３】
【発明が解決しようとする課題】
上述した従来のプリアンプでは、長時間にわたり小レベルのプリアンプ入力信号５１が続くと位相補償用のコンデンサ７の放電量が大きくなり、図５に示すように利得切替時にプリアンプ出力へ大きなノイズが発生してしまい、後段の回路へ影響してしまうという問題があった。
【０００４】
本発明の目的は、プリアンプ回路内の位相補償用コンデンサの放電に起因する回路誤動作を回避することができる前置増幅回路およびその出力制御方法ならびに通信装置を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の前置増幅回路は、入力されるプリアンプ入力信号を増幅する反転増幅回路と、前記反転増幅回路の出力をバッファリングするバッファ回路と、前記反転増幅回路の利得を切り替える帰還用の第１および第２の抵抗と、前記反転増幅回路の位相補償を行うコンデンサと、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し前記第２の抵抗を介し前記反転増幅回路の入力側と前記バッファ回路の出力側との間に設けられる第１のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第２のスイッチ素子と、前記コンデンサを常時充電するため前記第２のスイッチ素子に並列接続して設けられる第３の抵抗とを備え、前記第３の抵抗が、前記コンデンサが放電し始めるとこのコンデンサの充電を開始する第３のスイッチ素子である。前記スイッチ素子は、ＭＯＳトランジスタである。
【０００８】
本発明の通信装置は、入力されるプリアンプ入力信号を増幅する反転増幅回路と、前記反転増幅回路の出力をバッファリングするバッファ回路と、前記反転増幅回路の利得を切り替える帰還用の第１および第２の抵抗と、前記反転増幅回路の位相補償を行うコンデンサと、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し前記第２の抵抗を介し前記反転増幅回路の入力側と前記バッファ回路の出力側との間に設けられる第１のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第２のスイッチ素子と、前記第２のスイッチ素子に並列接続して設けられ前記コンデンサが放電し始めるとこのコンデンサの充電を開始する第３のスイッチ素子とを備える前置増幅回路を有する構成である。前記スイッチ素子は、ＭＯＳトランジスタである。
【００１０】
本発明の前置増幅回路における出力制御方法は、回路利得低下時に用いる位相補償用のコンデンサを有し、予め定めたしきい値より低いレベルのデータ信号が入力された場合には入力されている利得切替信号をローレベルに固定し、前記しきい値より高いレベルのデータ信号が入力された場合には前記利得切替信号をハイレベルにする前置増幅回路における出力制御方法において、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し抵抗を介し反転増幅回路の入力側とこの反転増幅回路の出力側に有するバッファ回路の出力側との間に設けられる第１のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第２のスイッチ素子をオンすることにより、前記反転増幅回路に対する帰還抵抗の値を下げ前記コンデンサが放電し始めると、前記第２のスイッチ素子に並列接続した第３のスイッチ素子によって前記コンデンサの充電を開始させる構成である。
【００１１】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１２】
図１を参照すると、本発明の第１の実施の形態の回路図が示されており、光受信装置等のプリアンプとして用いられる。プリアンプ入力信号５１が反転増幅回路１に接続され、プリアンプ入力信号５１を増幅する反転増幅回路１の出力に反転増幅回路１の出力をバッファリングするバッファ回路２が接続される。反転増幅回路１の入力とバッファ回路２の出力との間に帰還抵抗３が接続され、同様に反転増幅回路１の入力とバッファ回路２の出力との間に帰還抵抗４とスイッチとして動作するＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＯＳ）トランジスタ５とが接続される。反転増幅回路１の入出力間にスイッチとして動作するＭＯＳトランジスタ６と位相補償用のコンデンサ７とが接続される。また、ＭＯＳトランジスタ５と並列に抵抗８が接続される。ＭＯＳトランジスタ５，６には利得切替信号５３が入力される。各部の定数は、以下の関係である。帰還抵抗３の抵抗値は帰還抵抗４の抵抗値に対し充分大きく、また抵抗８の抵抗値はＭＯＳトランジスタ６のＯＮ抵抗に対し充分大きく、さらに抵抗８とコンデンサ７による時定数はプリアンプカットオフ周波数に対し大きいものとする。
【００１３】
図２は本発明の第１の実施の形態における波形図である。以下に図１および図２を参照して動作を説明する。
【００１４】
本発明の基本動作について図２の信号波形を用いて説明する。バースト信号のデータが入力されると、あるしきい値より低レベルのデータが入力される場合は、利得切替信号５３がＬＯＷ（ロー）レベルに固定され、回路の利得が大きい状態に設定される。そのしきい値より高レベルの入力が入力されると利得切替信号５３がＨＩ（ハイ）レベルになる。
【００１５】
ＭＯＳトランジスタ５およびＭＯＳトランジスタ６がオンすることにより、帰還抵抗４が帰還抵抗３に並列に接続され、帰還抵抗の値が下がり回路利得が下がる。この結果プリアンプが飽和せずに線形性が保たれる。回路内には、利得が下がった時に用いる位相補償用のコンデンサ７が接続されている。本回路では抵抗８により常にコンデンサ７に対し充電が行われる。したがって、利得切替時にはプリアンプ出力信号５４は、図２に示すように正常動作させることができる。ただし、抵抗８はプリアンプのカットオフ周波数に対し影響の無い値にする必要がある。
【００１６】
次に、本発明の第２の実施の形態を図２を参照して説明する。図１と同様にプリアンプ入力信号５１が反転増幅回路１に接続され、反転増幅回路１の出力にバッファ回路２が接続される。反転増幅回路１の入力とバッファ回路２の出力との間には帰還抵抗３が、同様に反転増幅回路１の入力とバッファ回路２の出力間とのには帰還抵抗４とスイッチとして動作するＭＯＳトランジスタ５とが接続される。反転増幅回路１の入出力間に位相補償用のコンデンサ７とスイッチとして動作するＭＯＳトランジスタ６、ＭＯＳトランジスタ９とが接続される。ＭＯＳトランジスタ６およびＭＯＳトランジスタ５のゲートには利得切替信号５３が入力される。ＭＯＳトランジスタ９にはリファレンス電圧が接続される。
【００１７】
ノード５２の電圧が下がり始める，つまりコンデンサ７が放電し始めるとＭＯＳトランジスタ９が徐々に活性領域に入り始めることで、コンデンサ７に充電を開始する。帰還抵抗３の抵抗値は帰還抵抗４の抵抗値に対し充分大きいものとする。動作波形は図２に示したものと同様である。
【００１８】
第１および第２の実施の形態では、スイッチ素子としていずれもＭＯＳトランジスタを使用した例を示しているが、同等機能を有する他の回路素子を使用してもよい。
【００１９】
【発明の効果】
以上説明したように本発明によれば、常時、位相補償用のコンデンサに充電が行われることにより、長時間小レベル信号入力（プリアンプ利得大）が続いた後の大レベル信号入力（プリアンプ利得小）時に、位相補償用のコンデンサの放電に起因するこのコンデンサへの大電流引き込み現象が発生しないため、大入力信号入力時のプリアンプ出力に発生するノイズを抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】本発明の第１の実施の形態における波形図である。
【図３】本発明の第２の実施の形態を示す回路図である。
【図４】従来の前置増幅回路の一例を示す図である。
【図５】図４における波形図である。
【符号の説明】
１ 反転増幅回路
２ バッファ回路
３，４，８ 抵抗
５，６，９ ＭＯＳトランジスタ
７ コンデンサ
【発明の属する技術分野】
本発明は前置増幅回路およびその出力制御方法に関し、特にトランスインピーダンス型の前置増幅回路およびその出力制御方法ならびに通信装置に関する。
【０００２】
【従来の技術】
従来、この種の利得切替型前置増幅器は、図４に示すような大信号入力時の帰還抵抗を切り替える信号である利得切替信号５３により利得を切り替えるトランスインピーダンス型前置増幅回路（以下プリアンプと称す）があり、例えば特開平０９−００８５６３号公報に開示されている。このプリアンプでは、回路利得低下時に用いる位相補償用のコンデンサ７を有し、予め定めたしきい値より低いレベルのデータ信号が入力された場合には入力されている利得切替信号５３をローレベルに固定し、しきい値より高いレベルのデータ信号が入力された場合には利得切替信号５３をハイレベルにする。図４に示す従来の回路では、バースト信号の入力レベルが小から大へ変化して利得切替信号５３がアクティブとなった時に位相補償用のコンデンサ７への充電が生じる。
【０００３】
【発明が解決しようとする課題】
上述した従来のプリアンプでは、長時間にわたり小レベルのプリアンプ入力信号５１が続くと位相補償用のコンデンサ７の放電量が大きくなり、図５に示すように利得切替時にプリアンプ出力へ大きなノイズが発生してしまい、後段の回路へ影響してしまうという問題があった。
【０００４】
本発明の目的は、プリアンプ回路内の位相補償用コンデンサの放電に起因する回路誤動作を回避することができる前置増幅回路およびその出力制御方法ならびに通信装置を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の前置増幅回路は、入力されるプリアンプ入力信号を増幅する反転増幅回路と、前記反転増幅回路の出力をバッファリングするバッファ回路と、前記反転増幅回路の利得を切り替える帰還用の第１および第２の抵抗と、前記反転増幅回路の位相補償を行うコンデンサと、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し前記第２の抵抗を介し前記反転増幅回路の入力側と前記バッファ回路の出力側との間に設けられる第１のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第２のスイッチ素子と、前記コンデンサを常時充電するため前記第２のスイッチ素子に並列接続して設けられる第３の抵抗とを備え、前記第３の抵抗が、前記コンデンサが放電し始めるとこのコンデンサの充電を開始する第３のスイッチ素子である。前記スイッチ素子は、ＭＯＳトランジスタである。
【０００８】
本発明の通信装置は、入力されるプリアンプ入力信号を増幅する反転増幅回路と、前記反転増幅回路の出力をバッファリングするバッファ回路と、前記反転増幅回路の利得を切り替える帰還用の第１および第２の抵抗と、前記反転増幅回路の位相補償を行うコンデンサと、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し前記第２の抵抗を介し前記反転増幅回路の入力側と前記バッファ回路の出力側との間に設けられる第１のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第２のスイッチ素子と、前記第２のスイッチ素子に並列接続して設けられ前記コンデンサが放電し始めるとこのコンデンサの充電を開始する第３のスイッチ素子とを備える前置増幅回路を有する構成である。前記スイッチ素子は、ＭＯＳトランジスタである。
【００１０】
本発明の前置増幅回路における出力制御方法は、回路利得低下時に用いる位相補償用のコンデンサを有し、予め定めたしきい値より低いレベルのデータ信号が入力された場合には入力されている利得切替信号をローレベルに固定し、前記しきい値より高いレベルのデータ信号が入力された場合には前記利得切替信号をハイレベルにする前置増幅回路における出力制御方法において、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し抵抗を介し反転増幅回路の入力側とこの反転増幅回路の出力側に有するバッファ回路の出力側との間に設けられる第１のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第２のスイッチ素子をオンすることにより、前記反転増幅回路に対する帰還抵抗の値を下げ前記コンデンサが放電し始めると、前記第２のスイッチ素子に並列接続した第３のスイッチ素子によって前記コンデンサの充電を開始させる構成である。
【００１１】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１２】
図１を参照すると、本発明の第１の実施の形態の回路図が示されており、光受信装置等のプリアンプとして用いられる。プリアンプ入力信号５１が反転増幅回路１に接続され、プリアンプ入力信号５１を増幅する反転増幅回路１の出力に反転増幅回路１の出力をバッファリングするバッファ回路２が接続される。反転増幅回路１の入力とバッファ回路２の出力との間に帰還抵抗３が接続され、同様に反転増幅回路１の入力とバッファ回路２の出力との間に帰還抵抗４とスイッチとして動作するＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＯＳ）トランジスタ５とが接続される。反転増幅回路１の入出力間にスイッチとして動作するＭＯＳトランジスタ６と位相補償用のコンデンサ７とが接続される。また、ＭＯＳトランジスタ５と並列に抵抗８が接続される。ＭＯＳトランジスタ５，６には利得切替信号５３が入力される。各部の定数は、以下の関係である。帰還抵抗３の抵抗値は帰還抵抗４の抵抗値に対し充分大きく、また抵抗８の抵抗値はＭＯＳトランジスタ６のＯＮ抵抗に対し充分大きく、さらに抵抗８とコンデンサ７による時定数はプリアンプカットオフ周波数に対し大きいものとする。
【００１３】
図２は本発明の第１の実施の形態における波形図である。以下に図１および図２を参照して動作を説明する。
【００１４】
本発明の基本動作について図２の信号波形を用いて説明する。バースト信号のデータが入力されると、あるしきい値より低レベルのデータが入力される場合は、利得切替信号５３がＬＯＷ（ロー）レベルに固定され、回路の利得が大きい状態に設定される。そのしきい値より高レベルの入力が入力されると利得切替信号５３がＨＩ（ハイ）レベルになる。
【００１５】
ＭＯＳトランジスタ５およびＭＯＳトランジスタ６がオンすることにより、帰還抵抗４が帰還抵抗３に並列に接続され、帰還抵抗の値が下がり回路利得が下がる。この結果プリアンプが飽和せずに線形性が保たれる。回路内には、利得が下がった時に用いる位相補償用のコンデンサ７が接続されている。本回路では抵抗８により常にコンデンサ７に対し充電が行われる。したがって、利得切替時にはプリアンプ出力信号５４は、図２に示すように正常動作させることができる。ただし、抵抗８はプリアンプのカットオフ周波数に対し影響の無い値にする必要がある。
【００１６】
次に、本発明の第２の実施の形態を図２を参照して説明する。図１と同様にプリアンプ入力信号５１が反転増幅回路１に接続され、反転増幅回路１の出力にバッファ回路２が接続される。反転増幅回路１の入力とバッファ回路２の出力との間には帰還抵抗３が、同様に反転増幅回路１の入力とバッファ回路２の出力間とのには帰還抵抗４とスイッチとして動作するＭＯＳトランジスタ５とが接続される。反転増幅回路１の入出力間に位相補償用のコンデンサ７とスイッチとして動作するＭＯＳトランジスタ６、ＭＯＳトランジスタ９とが接続される。ＭＯＳトランジスタ６およびＭＯＳトランジスタ５のゲートには利得切替信号５３が入力される。ＭＯＳトランジスタ９にはリファレンス電圧が接続される。
【００１７】
ノード５２の電圧が下がり始める，つまりコンデンサ７が放電し始めるとＭＯＳトランジスタ９が徐々に活性領域に入り始めることで、コンデンサ７に充電を開始する。帰還抵抗３の抵抗値は帰還抵抗４の抵抗値に対し充分大きいものとする。動作波形は図２に示したものと同様である。
【００１８】
第１および第２の実施の形態では、スイッチ素子としていずれもＭＯＳトランジスタを使用した例を示しているが、同等機能を有する他の回路素子を使用してもよい。
【００１９】
【発明の効果】
以上説明したように本発明によれば、常時、位相補償用のコンデンサに充電が行われることにより、長時間小レベル信号入力（プリアンプ利得大）が続いた後の大レベル信号入力（プリアンプ利得小）時に、位相補償用のコンデンサの放電に起因するこのコンデンサへの大電流引き込み現象が発生しないため、大入力信号入力時のプリアンプ出力に発生するノイズを抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】本発明の第１の実施の形態における波形図である。
【図３】本発明の第２の実施の形態を示す回路図である。
【図４】従来の前置増幅回路の一例を示す図である。
【図５】図４における波形図である。
【符号の説明】
１ 反転増幅回路
２ バッファ回路
３，４，８ 抵抗
５，６，９ ＭＯＳトランジスタ
７ コンデンサ
Claims (4)
- 入力されるプリアンプ入力信号を増幅する反転増幅回路と、前記反転増幅回路の出力をバッファリングするバッファ回路と、前記反転増幅回路の利得を切り替える帰還用の第１および第２の抵抗と、前記反転増幅回路の位相補償を行うコンデンサと、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し前記第２の抵抗を介し前記反転増幅回路の入力側と前記バッファ回路の出力側との間に設けられる第１のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第２のスイッチ素子と、前記コンデンサを常時充電するため前記第２のスイッチ素子に並列接続して設けられる第３の抵抗とを備え、前記第３の抵抗が、前記コンデンサが放電し始めるとこのコンデンサの充電を開始する第３のスイッチ素子であることを特徴とする前置増幅回路。
- 前記スイッチ素子は、ＭＯＳトランジスタであることを特徴とする請求項１記載の前置増幅回路。
- 請求項１または２に記載の前置増幅回路を有することを特徴とする通信装置。
- 回路利得低下時に用いる位相補償用のコンデンサを有し、予め定めたしきい値より低いレベルのデータ信号が入力された場合には入力されている利得切替信号をローレベルに固定し、前記しきい値より高いレベルのデータ信号が入力された場合には前記利得切替信号をハイレベルにする前置増幅回路における出力制御方法において、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し抵抗を介し反転増幅回路の入力側とこの反転増幅回路の出力側に有するバッファ回路の出力側との間に設けられる第１のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第２のスイッチ素子をオンすることにより、前記反転増幅回路に対する帰還抵抗の値を下げ前記コンデンサが放電し始めると、前記第２のスイッチ素子に並列接続した第３のスイッチ素子によって前記コンデンサの充電を開始させることを特徴とする前置増幅回路における出力制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001188507A JP3592262B2 (ja) | 2001-06-21 | 2001-06-21 | 前置増幅回路およびその出力制御方法ならびに通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001188507A JP3592262B2 (ja) | 2001-06-21 | 2001-06-21 | 前置増幅回路およびその出力制御方法ならびに通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008362A JP2003008362A (ja) | 2003-01-10 |
| JP3592262B2 true JP3592262B2 (ja) | 2004-11-24 |
Family
ID=19027596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001188507A Expired - Fee Related JP3592262B2 (ja) | 2001-06-21 | 2001-06-21 | 前置増幅回路およびその出力制御方法ならびに通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3592262B2 (ja) |
-
2001
- 2001-06-21 JP JP2001188507A patent/JP3592262B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003008362A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110418246B (zh) | 用于改善音频放大器稳定性的方法和系统 | |
| US4983927A (en) | Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients | |
| EP1689075B1 (en) | Multi-stage amplifier to reduce pop noise | |
| JP3622728B2 (ja) | 受信機のベースバンド回路及びその低域遮断周波数制御方法 | |
| JP3133659U (ja) | 自動利得制御回路 | |
| GB2436952A (en) | Switched gain low noise amplifier | |
| US6316993B1 (en) | Analog circuitry for start-up glitch suppression | |
| US20070132439A1 (en) | Switching regulator | |
| US20070120597A1 (en) | Amplifying circuit | |
| US6404282B2 (en) | Preamplification circuit | |
| US6154092A (en) | Circuits for preventing unwanted output transients in amplifiers during power-up | |
| JP3592262B2 (ja) | 前置増幅回路およびその出力制御方法ならびに通信装置 | |
| JP2003023331A (ja) | 可変利得増幅器 | |
| US7113031B2 (en) | Audio amplifier circuit with suppression of unwanted noise when powered on from standby | |
| US20080088370A1 (en) | Method, apparatus and system for reducing noise from an amplifier | |
| JP2008085588A (ja) | 受光回路 | |
| JP2001119255A (ja) | ピーク検波式ａｇｃ回路 | |
| JP3476446B2 (ja) | チョッパ型コンパレータ | |
| US6697612B2 (en) | Receiving section of a telephone | |
| JP3221297B2 (ja) | 入力信号レベル調整回路 | |
| JP3612510B2 (ja) | 前置増幅回路 | |
| JPWO2003028210A1 (ja) | 低消費電力の可変利得増幅器 | |
| JP2548157B2 (ja) | 利得制御回路 | |
| JP4650026B2 (ja) | 電力増幅器 | |
| JP2001298340A (ja) | 自動レベル調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |