JP3590039B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3590039B2 JP3590039B2 JP2002214615A JP2002214615A JP3590039B2 JP 3590039 B2 JP3590039 B2 JP 3590039B2 JP 2002214615 A JP2002214615 A JP 2002214615A JP 2002214615 A JP2002214615 A JP 2002214615A JP 3590039 B2 JP3590039 B2 JP 3590039B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding pads
- bonding
- chip
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
【０００２】
本発明は、ワイヤボンディングにより実装される半導体装置とその製造方法に関するものである。
【０００３】
【従来の技術】
【０００４】
従来、半導体チップをパッケージに収容したＳＯＰ（Small Outline Package）、ＤＩＰ（Dual Inline Package）、ＰＧＡ（Pin Grid Array）、ＱＦＰ（Quad Flat Package）等のパッケージ形態の半導体装置が知られている。又、実装密度を向上させるために、複数個の半導体チップを１つのパッケージに収容したマルチチップパッケージ形態の半導体装置も種々提案されている。
【０００５】
マルチチップパッケージ形態の半導体装置に関する文献としては、例えば、次のようなものがある。
文献１：特開２０００−３３２１９４号公報
文献２：特開２００１−７２７７号公報
【０００６】
図１２（Ａ）、（Ｂ）は、従来のＳＯＰ型半導体装置の概略の構成図であり、同図（Ａ）は平面図、及び同図（Ｂ）は縦断面図である。又、図１３（Ａ）、（Ｂ）は、外部引き出し用のリード位置が図１２とは異なる従来のＳＯＰ型半導体装置の概略の構成図であり、同図（Ａ）は平面図、及び同図（Ｂ）は縦断面図である。
【０００７】
図１２の半導体装置では、リードフレーム１０Ａを用いて半導体チップ２０Ａが実装されている。リードフレーム１０Ａは、図１２（Ａ）に示すように、平面がほぼ矩形の半導体チップ搭載用のダイパッド１１Ａを有し、このダイパッド１１Ａの上辺及び下辺から所定距離離れて縦方向に、複数本のリード１２Ａが配設されている。各リード１２Ａは、内側のインナーリード部分にボンディングパッド１３Ａが設けられ、外側のアウターリード部分が外部に引き出されている。
【０００８】
ダイパッド１１Ａ上には、平面が矩形状の半導体チップ２０Ａが固着されている。半導体チップ２０Ａの表面には、図１２（Ａ）に示すように、リードフレーム側のボンディングパッド１３Ａの配置位置に対応して、上辺及び下辺の近傍に複数個のボンディングパッド２１Ａが配設されている。半導体チップ側の複数個のボンディングパッド２１Ａは、複数本のワイヤ１４Ａにより、リードフレーム側の複数個のボンディングパッド１３Ａに接続されている。これらの半導体チップ２０Ａ及び複数本のワイヤ１４Ａは、樹脂部材１５Ａにより樹脂封止されている。
【０００９】
図１３の半導体装置では、図１２のリードフレーム１０Ａに対して、リードの引き出し方向が異なるリードフレーム１０Ｂを用いて実装しているため、図１２の半導体チップ２０Ａに対して、ボンディングパッドの配置位置の異なる半導体チップ２０Ｂを用いている。
【００１０】
即ち、図１３のリードフレーム１０Ｂでは、図１３（Ａ）に示すように、平面が矩形状のダイパッド１１Ｂの左辺及び右辺から所定距離離れて横方向に、複数本のリード１２Ｂが配設されている。各リード１２Ｂは、内側のインナーリード部分にボンディングパッド１３Ｂが設けられ、外側のアウターリード部分が横方向に引き出されている。
【００１１】
ダイパッド１１Ｂ上に固着された平面が矩形状の半導体チップ２０Ｂは、図１２の半導体チップ２０Ａと同一の機能を有するが、リードフレーム側のボンディングパッド１３Ｂの配置位置に対応させるために、表面の左辺及び右辺の近傍に複数個のボンディングパッド２１Ｂが配置されるように、図１２の半導体チップ２０Ａとは別個に新たに作成される。この半導体チップ２０Ｂの複数個のボンディングパッド２１Ｂは、複数本のワイヤ１４Ｂにより、リードフレーム側の複数個のボンディングパッド１３Ｂに接続された後、これらの半導体チップ２０Ｂ及び複数本のワイヤ１４Ｂが、樹脂部材１５Ｂにより樹脂封止される。
【００１２】
図１４（Ａ）、（Ｂ）、（Ｃ）は、従来のマルチチップパッケージ形態の半導体装置を示す概略の構成図であり、同図（Ａ）は表面から見た平面図、同図（Ｂ）は裏面から見た底面図、及び同図（Ｃ）は縦断面図であり、図１３中の要素と共通の要素には共通の符号が付されている。
【００１３】
この半導体装置では、例えば、メモリ容量を２倍にする等の目的で、図１３のようなリードフレーム１０Ｂのダイパッド１１Ｂの表裏両面に、同じ機能を持った半導体チップ２０Ｂ，２０Ｃを搭載している。
【００１４】
リードフレーム１０Ｂは、図１４（Ａ）に示すように、平面が矩形状のダイパッド１１Ｂを有し、この左辺及び右辺から所定距離離れて横方向に、複数本のリード１２Ｂが配設されている。複数本のリード１２Ｂは、内側のインナーリード部分にボンディングパッド１３Ｂ（左側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・、右側のボンディングパッド１３Ｂ−２１，１３Ｂ−２２，・・・）が設けられ、外側のアウターリード部分が横方向に引き出されている。
【００１５】
ダイパッド１１Ｂの表側の半導体チップ２０Ｂの表面には、リードフレーム側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・，１３Ｂ−２１，１３Ｂ−２２，・・・に対応して、左辺及び右辺の近傍に複数個のボンディングパッド２１Ｂ（左側のボンディングパッド２１Ｂ−１１，２１Ｂ−１２，・・・、右側のボンディングパッド２１Ｂ−２１，２１Ｂ−２２，・・・）が配置されている。左側のボンディングパッド２１Ｂ−１１，２１Ｂ−１２，・・・は、複数本のワイヤ１４Ｂにより、リードフレーム側の左側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・に接続される。右側のボンディングパッド２１Ｂ−２１，２１Ｂ−２２，・・・は、リードフレーム側の右側のボンディングパッド１３Ｂ−２１，１３Ｂ−２２・・・に接続される。
【００１６】
ダイパッド１１Ｂの裏側の半導体チップ２０Ｃとして、表側の半導体チップ２０Ｂと同一の構成（即ち、ボンディングパッドの配置が同一）のチップを使用した場合、ダイパッド１１Ｂの表側から見て、ボンディングパッドの配置が左右あるいは上下に反転されるため、複数のワイヤ１４Ｃが交差してショートする。これを防止するため、裏側の半導体チップ２０Ｃは、表側の半導体チップ２０Ｂに対して、内部素子回路及びボンディングパッドの配置が回転対称となるように反転（即ち、表と裏が対向するようにミラー反転）させたミラーチップ、構造ものを使用している。
【００１７】
ミラーチップ構造の半導体チップ２０Ｃは、図１４（Ｂ）に示すように、リードフレーム側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・，１３Ｂ−２１，１３Ｂ−２２，・・・に対応して、右辺及び左辺（裏面から見ているので左右が逆の関係になっている。）の近傍に複数個のボンディングパッド２１Ｃ（右側のボンディングパッド２１Ｃ−１１，２１Ｃ−１２，・・・、左側のボンディングパッド２１Ｃ−２１，２１Ｃ−２２，・・・）が配設されている。右側のボンディングパッド２１Ｃ−１１，２１Ｃ−１２，・・・は、複数本のワイヤ１４Ｃにより、リードフレーム側の表面から見て左側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・に接続される。右側のボンディングパッド２１Ｃ−２１，２１Ｃ−２２，・・・は、リードフレーム側の表面から見て右側のボンディングパッド１３Ｃ−２１，１３Ｃ−２２，・・・に接続される。
【００１８】
これらの半導体チップ２０Ｂ，２０Ｃ及び複数本のワイヤ１４Ｂ，１４Ｃは、樹脂部材１５Ｂにより樹脂封止される。
【００１９】
【発明が解決しようとする課題】
【００２０】
しかしながら、従来の図１２、図１３と従来の図１４の半導体装置とその製造方法では、次の（１）、（２）のような課題があった。
【００２１】
（１） 従来の図１２、図１３の課題
【００２２】
例えば、図１２の半導体チップ２０Ａを図１３のパッケージに搭載する場合、両者のボンディングパッドの配置位置が異なり、ワイヤの交差によるショート等が生じるので、ワイヤ１４Ａで接続することができない。そのため、半導体チップ２０Ａと同一の機能を持ち、ボンディングパッドの位置を移動させた図１３の半導体チップ２０Ｂを新たに作成する必要がある。
【００２３】
このように、図１２及び図１３のような半導体装置では、パッケージ形状が変わる毎にそのパッケージ用に半導体チップを設計し作成する必要があり、更に、作成した半導体チップに対し、プロービング等によって良否を検証（動作確認テスト）する必要があるため、多大な費用と開発期間が必要になる。又、図１３のパッケージに合わせた半導体チップ２０Ｂのボンディングパッド配置にすることによってチップサイズが大きくなったり、あるいはそれぞれの半導体チップに関する在庫を持つ必要が生じる。
【００２４】
このような不都合を解消するために、例えば、文献１に記載されたパッド位置変換用の金属配線フィルムを、図１２の半導体チップ２０Ａ上に設け、その金属配線フィルムを介して、図１２の半導体チップ側のボンディングパッド２１Ａと図１３のリードフレーム側のボンディングパッド１３Ｂとをワイヤで接続することも考えられる。あるいは、文献２に記載された配線パターンを有する信号位置変換部を、図１３のダイパッド１１Ｂに固定し、この上に図１２の半導体チップ２０Ａを搭載し、その信号位置変換部を介して、図１２の半導体チップ側のボンディングパッド２１Ａと図１３のリードフレーム側のボンディングパッド１３Ｂとをワイヤで接続することも考えられる。
【００２５】
しかし、文献１のような金属配線フィルム、あるいは文献２のような信号位置変換部を設けてボンディングパッド間をワイヤボンディングする構成あるいは方法では、中継のための配線構造等が確立されていないので、半導体チップ側及びリードフレーム側のボンディングパッドの位置の変更に伴い、中継のための配線構造等が変更されるので、例えば、動作確認の検証のためにプロービング等を行うときに、新たな周辺機器が必要となり、大幅にコストが増加する虞があった。
【００２６】
（２） 従来の図１４の課題
【００２７】
表側の半導体チップ２０Ｂと、これのミラーチップである裏側の半導体チップ２０Ｃとの２種類の半導体チップを用意する必要があるので、パッケージ形状が変わる毎にそのパッケージ用に２種類の半導体チップを設計し作成する必要があり、更に、作成した２種類の半導体チップに対し、プロービング等によって良否を検証（動作確認テスト）する必要があるため、コスト高になったり、チップサイズが大きくなったり、あるいはそれぞれの半導体チップに関して在庫を持つ必要が生じる。
【００２８】
このような不都合を解消するために、例えば、文献１に記載されたパッド位置変換用の金属配線フィルムや、文献２に記載された配線パターンを有する信号位置変換部を用いることも考えられるが、前記（１）と同様に、例えば、動作確認の検証のためにプロービング等を行うときに、新たな周辺機器が必要となり、大幅にコストが増加する虞があった。
【００２９】
本発明は、前記従来技術が持っていた課題を解決し、ボンディングパッドの配置変換が簡易的確に行える半導体装置とその製造方法を提供することを目的とする。
【００３０】
【課題を解決するための手段】
前記課題を解決するために、本願発明では、半導体チップ搭載用の基板と、
前記基板の周辺に、前記基板と所定距離離れて配置された複数のリードと、前記基板上に搭載され、第１のボンディングパッドが複数配置されたシリコン基板を用いてなる半導体チップと、第２のボンディングパッドと、第３のボンディングパッドと、該第２のボンディングパッドと該第３のボンディングパッドとを電気的に接続する配線とを複数有し、前記第１のボンディングパッドを露出するように前記半導体チップ上に形成された中継部材と、前記第１のボンディングパッドと前記第２のボンディングパッドとを電気的に接続する複数の第１のワイヤと、前記リードと前記第３のボンディングパッドとを電気的に接続する複数の第２のワイヤとを備え、前記中継部材は、前記半導体チップよりも小さく、且つ、前記半導体チップの上面の外縁よりも内側に収まるように配置され、前記中継部材には、シリコン基板と該シリコン基板上に形成された前記配線と前記配線を覆うように該シリコン基板上に形成された絶縁膜と該絶縁膜上に形成された前記第２のボンディングパッドおよび前記第３のボンディングパッドとから構成される中継チップが用いられている。
【００４３】
【発明の実施の形態】
【００４４】
［第１の実施形態］
【００４５】
（構成）
【００４６】
図１（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１の実施形態を示すＳＯＰ型半導体装置の概略の構成図であり、同図（Ａ）は一部を省略した平面図、同図（Ｂ）は同図（Ａ）を横方向に切断した断面図、及び同図（Ｃ）は同図（Ａ）を縦方向に切断した断面図である。
【００４７】
このＳＯＰ型半導体装置は、半導体チップ搭載用の基板として、例えば、リードフレーム３０を用いている。リードフレーム３０は、図１（Ａ）に示すように、平面がほぼ矩形の半導体チップ搭載用のダイパッド３１を有し、このダイパッド３１の左辺及び右辺から所定距離離れて横方向に、複数本のリード３２が配設されている。複数本のリード３２は、内側のインナーリード部分にボンディングパッド３３（左側のボンディングパッド３３−１１，３３−１２，・・・、右側のボンディングパッド３３−２１，３３−２２，・・・）が設けられ、外側のアウターリード部分が横方向に引き出されている。
【００４８】
ダイパッド３１の表面には、平面がほぼ矩形の半導体チップ４０が固着されている。半導体チップ４０は、シリコン等の基板に半導体メモリ、半導体集積回路（以下「ＩＣ」という。）等が形成され、この表面の上辺及び下辺の近傍に複数個の第１のボンディングパッド４１（上側のボンディングパッド４１−１１，４１−１２，・・・、下側のボンディングパッド４１−２１，４１−２２，・・・）が配設されている。
【００４９】
半導体チップ４０の表面の外縁の内側に収まるように、平面がほぼ方形の中継部材である中継チップ５０が絶縁性の接着材４５により固着されている。中継チップ５０は、シリコン、ガラスエポキシ樹脂等の薄型基板を有し、この基板表面の４辺の近傍に複数個のボンディングパッド５１（上側の第２のボンディングパッド５１−１１，５１−１２，・・・、下側の第２のボンディングパッド５１−２１，５１−２２，・・・、左側の第３のボンディングパッド５１−３１，５１−３２，・・・、右側の第３のボンディングパッド５１−４１，５１−４２，・・・）が配設されている。
【００５０】
中継チップ５０の基板に、導電膜等からなる配線パターン５２が形成され、この配線パターン５２によって複数個のボンディングパッド５１が相互に接続されている。例えば、上側のボンディングパッド５１−１１，５１−１２，・・・の左半分は、左側のボンディングパッド５１−３１，５１−３２，・・・の上半分と相互に接続され、上側のボンディングパッド５１−１１，５１−１２，・・・の右半分は、右側のボンディングパッド５１−４１，５１−４２，・・・の上半分と相互に接続され、下側のボンディングパッド５１−２１，５１−２２，・・・の左半分は、左側のボンディングパッド５１−３１，５１−３２，・・・の下半分と相互に接続され、下側のボンディングパッド５１−２１，５１−２２，・・・の右半分は、右側のボンディングパッド５１−４１，５１−４２，・・・の下半分と相互に接続されている。
【００５１】
半導体チップ側の複数個の第１のボンディングパッド４１は、複数本の第１のワイヤ６１によって中継チップ側の複数個の第２のボンディングパッド５１−１１，５１−１２，・・・，５１−２１，５１−２２，・・・に接続され、この複数個のボンディングパッド５１−１１，５１−１２，・・・，５１−２１，５１−２２，・・・に配線パターン５２を介して接続された他の複数個の第３のボンディングパッド５１−３１，５１−３２，・・・，５１−４１，５１−４２，・・・が、複数本の第２のワイヤ６２によってリードフレーム側の複数個のボンディングパッド３３に接続されている。
【００５２】
例えば、半導体チップ４０の上側のボンディングパッド４１−１１，４１−１２，・・・の左半分は、ワイヤ６１及び中継チップ５０を介して、リードフレーム３０の左側のボンディングパッド３３−１１，３３−１２，・・・の上半分に接続され、半導体チップ４０の上側のボンディングパッド４１−１１，４１−１２，・・・の右半分は、ワイヤ６１及び中継チップ５０を介して、リードフレーム３０の右側のボンディングパッド３３−２１，３３−２２，・・・の上半分に接続されている。同様に、半導体チップ４０の下側のボンディングパッド４１−２１，４１−２２，・・・の左半分は、リードフレーム３０の左側のボンディングパッド３３−１１，３３−１２，・・・の下半分に接続され、半導体チップ４０の下側のボンディングパッド４１−２１，４１−２２，・・・の右半分は、リードフレーム３０の右側のボンディングパッド３３−２１，３３−２２，・・・の下半分に接続されている。
【００５３】
これらのダイパッド３１、半導体チップ４０、中継チップ５０、ワイヤ６１，６２、及びリードフレーム３２のボンディングパッド３３部分は、樹脂部材７０により樹脂封止されている。リード３２のアウターリード部分は、樹脂部材７０から突出し、下方向へほぼＬ字形に折り曲げられている。
【００５４】
（製造方法）
【００５５】
図２は、図１の半導体装置の製造方法の一例を示す図である。
【００５６】
図１の半導体装置は、例えば、（１）チップボンディング工程、（２）マウント工程、（３）ワイヤボンディング工程、及び（４）封止工程等によって製造される。以下、各製造工程を説明する。
【００５７】
（１） チップボンディング工程
【００５８】
ダイスボンダにより半導体チップ４０を把持し、リードフレーム３０のダイパッド３１の表面に、半導体チップ４０の裏面を、銀ペースト等の接着材等によって固着する。
【００５９】
（２） マウント工程
【００６０】
絶縁性の接着材４５を、半導体チップ４０の表面のほぼ中央部分、あるいは中継チップ５０の裏面に形成しておく。接着材４５としては、例えば、エポキシ樹脂等を用いた低応力のペースト材や、あるいは熱可塑性樹脂、熱硬化性樹脂等のフィルム材等を使用すればよい。
【００６１】
ダイスボンダにより中継チップ５０を把持し、半導体チップ４０の表面の外縁の内側に収まるように、中継チップ５０の裏面を接着材４５により固着する。
【００６２】
この固着時においては、ダイスボンダの接触圧力や移動速度等を調整して、半導体チップ４０が受ける衝撃力を小さくすることが望ましい。又、衝撃力を緩衝するために、接着材４５として衝撃緩衝機能を有するものを使用したり、あるいは別途、衝撃緩衝パッド等を半導体チップ４０と中継チップ５０との間に設けても良い。
【００６３】
（３） ワイヤボンディング工程
【００６４】
ワイヤボンダを用いて、半導体チップ４０のボンディングパッド４１と中継チップ５０のボンディングパッド５１とを、ワイヤ６１で接続すると共に、中継チップ５０のボンディングパッド５１とリードフレーム３０のボンディングパッド３３とを、ワイヤ６２で接続する。
【００６５】
（４） 封止工程等
【００６６】
半導体チップ４０及び中継チップ５０が搭載されたリードフレーム３０を、例えば、金型成型機にセットし、エポキシ樹脂等の樹脂部材７０によるモールド成形により、半導体チップ４０、中継チップ５０及びワイヤ６１，６２等を樹脂封止する。
【００６７】
リードフレーム３０の余分な樹脂、ばり、不要部分等を除去すると共に、このリード３２のアウターリード部分を所望の形状に折り曲げる等すれば、図１の半導体装置の製造が終了する。その後、必要に応じて、テスタで良否の検証を行う。
【００６８】
（動作）
【００６９】
図１の半導体装置では、リード３２のアウターリード部分と半導体チップ４０とが、中継チップ５０及びワイヤ６１，６２を介して電気的に接続されているので、そのアウターリード部分に対して信号の入出力を行えば、所定の電気的動作が行われる。
【００７０】
（効果等）
【００７１】
この第１の実施形態では、次の（ａ）〜（ｇ）のような効果等がある。
【００７２】
（ａ） 半導体チップ４０上に中継チップ５０を積層し、この中継チップ５０を用いてリードフレーム３０側のボンディングパッド３３に接続できるようにパッド配置をほぼ直角方向に変換している。そのため、例えば、従来の図１３のような半導体チップ２０Ｂを作成しなくても、この図１３のようなパッケージに搭載することが可能になる。
【００７３】
（ｂ） 中継チップ５０は、ボンディングパッド５１と配線パターン５２のみで構成できるため、従来の図１３のような半導体チップ２０Ｂを作成する場合よりも、再設計や動作の検証に必要な費用、あるいは開発費用等を減らすことが可能である。
【００７４】
（ｃ） 従来の図１３のような半導体チップ２０Ｂに合わせたパッド配置にすることによってチップサイズが大きくなることもなく、中継チップ５０を半導体チップ４０上に積層しているので、この中継チップ５０を配置するのに必要な面積は増加しない。
【００７５】
（ｄ） 半導体チップ４０の表面の外縁の内側に収まるように、中継チップ５０を固着しているので、この中継チップ５０を所定位置に強固に固定できる。そのため、中継チップ搭載時やワイヤボンディング時に加わる力により、中継チップ５０が所定の搭載位置からずれることがなく、中継チップ搭載及びワイヤボンディングを簡単かつ的確に行うことができる。特に、半導体チップ４０と中継チップ５０をシリコン基板を用いて構成した場合、ほぼ同じ条件下でそれらに対するワイヤボンディングを行うことが可能になり、中継チップ５０に形成されたボンディングパッド５１にワイヤ６１，６２を好適にボンディングすることができる。
【００７６】
（ｅ） 例えば、接着材４５として衝撃緩衝機能を有するものを使用したり、あるいは別途、衝撃緩衝パッド等を半導体チップ４０と中継チップ５０との間に設けると、中継チップ５０の固着時において、半導体チップ４０が受ける衝撃力を小さくでき、これによって半導体チップ４０の故障率を減少できる。
【００７７】
（ｆ） 中継チップ５０の配線パターン５２は、パッド配置の変換方向等に対応して種々の形態に変更できる。この際、配線状態が複雑になって配線相互間でショートする等の不都合が生じる場合には、配線パターン５２を、例えば、図３のような多層配線構造にすれば良い。
【００７８】
（ｇ） 図３は、多層配線構造の一例を示す概略の拡大断面図である。
【００７９】
中継チップ５０は、シリコン、ガラスエポキシ樹脂等の薄型基板５０ａを有している。基板５０ａ上には、配線パターン５２を形成する導電膜５０ｂと、層間絶縁膜５０ｃとが、積層状態に交互に配置形成されている。導電膜５０ｂは、コンタクトホール５０ｄ等によってボンディングパッド５１と接続されている。このような積層構造を用いれば、配線間をショートさせることなく、複雑な配線パターン５２を容易に形成できる。
【００８０】
［第２の実施形態］
【００８１】
（構成等）
【００８２】
図４は、本発明の第２の実施形態を示すＳＯＰ型半導体装置の一部を省略した概略の平面図であり、第１の実施形態を示す図１〜図３中の要素と共通の要素には共通の符号が付されている。
【００８３】
このＳＯＰ型半導体装置では、図１の中継チップ５０に代えて、これを複数個（例えば、縦横２分割した４個）のほぼ矩形の中継チップ５０Ａ−１，５０Ａ−２，５０Ａ−３，５０Ａ−４を用い、この中継チップ５０Ａ−１〜５０Ａ−４を、図１と同様の半導体チップ４０の表面の外縁の内側に収まるように固着している。
【００８４】
各中継チップ５０Ａ−１〜５０Ａ−４は、同一の構成であり、隣接する２辺の近傍に複数個のボンディングパッド５１が配設され、これらの各辺の複数個のボンディングパッド５１が、配線パターン５２によって相互に接続されている。これらの中継チップ５０Ａ−１〜５０Ａ−４は、ボンディングパッド用のワイヤ６１，６２の長さを短くするために、ボンディングパッド３３，４１と対向するようにボンディングパッド５１の位置を回転させて、半導体チップ４０の表面の四隅近くに配置し、図１とほぼ同様に、ワイヤ６１，６２によって半導体チップ４０のボンディングパッド４１及びリードフレーム３０のボンディングパッド３３に接続している。
【００８５】
その他の構成と、動作は、図１とほぼ同様である。
【００８６】
（製造方法）
【００８７】
中継チップ５０Ａ−１〜５０Ａ−４は、例えば、図１の中継チップ５０を縦横に２分割するように切断すれば、製造できる。
【００８８】
図２の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド３１上に半導体チップ４０を固着する。マウント工程において、各中継チップ５０Ａ−１〜５０Ａ−４におけるボンディングパッド５１の位置合わせを行うために、各中継チップ５０Ａ−１〜５０Ａ−４を回転させて、接着材４５で半導体チップ４０上に固着する。次に、ワイヤボンディング工程において、各中継チップ５０Ａ−１〜５０Ａ−４と、半導体チップ４０のボンディングパッド４１及びリードフレーム３０のボンディングパッド３３とを、ワイヤ６１，６２により接続する。
【００８９】
その後、封止工程において、半導体チップ４０、中継チップ５０Ａ−１〜５０Ａ−４、及びワイヤ６１，６２等を樹脂部材７０で樹脂封止し、その他、図２とほぼ同様の処理を行えば、図４の半導体装置の製造が終了する。
【００９０】
（効果等）
【００９１】
この第２の実施形態では、第１の実施形態の１個の中継チップ５０に代えて、複数個の中継チップ５０Ａ−１〜５０Ａ−４を用い、パッド配置をほぼ直角方向の変換しているので、第１の実施形態の（ａ）〜（ｇ）の効果等とほぼ同様の効果等がある。更に、次の（ｈ）〜（ｊ）のような効果等もある。
【００９２】
（ｈ） 各中継チップ５０Ａ−１〜５０Ａ−４を半導体チップ４０の表面の四隅近くに配置しているので、第１の実施形態に比べ、ワイヤ６１，６２の長さを短することが可能である。
【００９３】
（ｉ） 各中継チップ５０Ａ−１〜５０Ａ−４は、第１の実施形態の中継チップ５０に比べ、チップサイズが小さいので、製造時における配線パターン５２の断線等を少なくしてチップの歩留まりを上げることができ、これにより、中継チップ５０Ａ−１〜５０Ａ−４のコストを下げることが可能である。
【００９４】
（ｊ） ４個の中継チップ５０Ａ−１〜５０Ａ−４を用いているが、ボンディングパッド３３，４１の配置形態等に対応して、中継チップを他の個数（例えば、２個、３個、５個等）にしても良い。
【００９５】
［第３の実施形態］
【００９６】
（構成等）
【００９７】
図５（Ａ）、（Ｂ）は本発明の第３の実施形態を示すＳＯＰ型半導体装置の概略の構成図であり、同図（Ａ）は一部を省略した平面図、及び同図（Ｂ）は同図（Ａ）中の中継チップの配線パターンの拡大図である。これらの図面において、第１、第２の実施形態を示す図１〜図４中の要素と共通の要素には共通の符号が付されている。
【００９８】
このＳＯＰ型半導体装置では、図４の４個の中継チップ５０Ａ−１，５０Ａ−２，５０Ａ−３，５０Ａ−４に代えて、４個のほぼ矩形の中継チップ５０Ｂ−１，５０Ｂ−２，５０Ｂ−３，５０Ｂ−４が、半導体チップ４０の表面の複数個のボンディングパッド４１の内側に収まるように、四隅近くに接着材４５で固着されている。各中継チップ５０Ｂ−１〜５０Ｂ−４は、同一の構成であり、この中継チップ５０Ｂ−１の概略の平面図が図５（Ｂ）に示されている。
【００９９】
中継チップ５０Ｂ−１は、例えば、図３に示すような多層配線構造をしており、薄型の基板５０ａ上に、導電膜５０ｂ及び層間絶縁膜５０ｃからなる多層配線構造の配線パターン５２Ｂが形成され、更にこの上に、複数個の第３のボンディングパッド５１が形成されている。各ボンディングパッド５１は、コンタクトホール５０ｄを介して配線パターン５２Ｂに接続されている。
【０１００】
複数個のボンディングパッド５１は、中継チップ５０Ｂ−１の表面の４辺の近傍に配置されている（上側のボンディングパッド５１−１１，５１−１２，・・・、下側のボンディングパッド５１−２１，５１−２２，・・・、左側のボンディングパッド５１−３１，５１−３２，・・・、右側のボンディングパッド５１−４１，５１−４２，・・・）。ある辺にあるボンディングパッド（例えば、左側のボンディングパッド５１−３１）は、他の３辺にあるボンディングパッド（例えば、上側のボンディングパッド５１−１１、下側のボンディングパッド５１−２１、及び右側のボンディングパッド５１−４１）に、配線パターン５２Ｂの導電膜５０ｂによって接続されている。
【０１０１】
そのため、図５（Ａ）の４個の中継チップ５０Ｂ−１〜５０Ｂ−４が同じ方向を向いていても、図４の中継チップ５０Ａ−１〜５０Ａ−４と同じ機能を持つことが可能である。これらの中継チップ５０Ｂ−１〜５０Ｂ−４は、図１と同様に、ワイヤ６１，６２によって半導体チップ４０のボンディングパッド４１及びリードフレーム３０のボンディングパッド３３に接続されている。
【０１０２】
その他の構成と、動作は、図１及び図４とほぼ同様である。
【０１０３】
（製造方法）
【０１０４】
４個の中継チップ５０Ｂ−１〜５０Ｂ−４を用いて、第２の実施形態と同様に製造される。
【０１０５】
（効果等）
【０１０６】
この第３の実施形態では、複数個の中継チップ５０Ｂ−１〜５０Ｂ−４を用い、パッド配置をほぼ直角方向に変換しているので、第１、第２の実施形態の（ａ）〜（ｊ）の効果等とほぼ同様の効果等がある。更に、次の（ｋ）、（ｌ）のような効果等もある。
【０１０７】
（ｋ） 第２の実施形態の図４では、中継チップ５０Ａ−１〜５０Ａ−４を回転して実装する必要があったのに対し、本実施形態の図５では、各中継チップ５０Ｂ−１〜５０Ｂ−４を回転する必要がない。これにより、マウント工程が簡単になる。
【０１０８】
（ｌ） パッド配置の変換方向が３６０°可能になるので、ワイヤボンディング方向の自由度がより大きくなり、種々のパッド配置のパッケージに対応可能になる。
【０１０９】
［第４の実施形態］
【０１１０】
（構成等）
【０１１１】
図６（Ａ）〜（Ｃ）は、本発明の第４の実施形態を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図（Ａ）は表面から見て一部を省略した平面図、同図（Ｂ）は裏面から見て一部を省略した底面図、及び同図（Ｃ）は一部を省略した縦断面図である。又、図７は、図６（Ｂ）の拡大平面図である。これらの図面において、第１〜第３の実施形態を示す図１〜図５中の要素と共通の要素には共通の符号が付されている。
【０１１２】
このマルチチップパッケージ形態の半導体装置では、図１のリードフレーム３０を用い、このダイパッド３１の表面と裏面に、平面がほぼ矩形の同一構成の第１、第２の半導体チップ４０Ａ−１，４０Ａ−２をそれぞれ固着すると共に、その第１、第２の半導体チップ４０Ａ−１，４０Ａ−２のいずれか一方（例えば、裏側の第２の半導体チップ４０Ａ−２）の表面の外縁の内側に収まるように、接着材４５によって、平面がほぼ矩形の中継チップ５０Ｃを固着している。
【０１１３】
各半導体チップ４０Ａ−１，４０Ａ−２の表面の左辺及び右辺の近傍には、複数個のボンディングパッド４１（表面から見て、左側の第１のボンディングパッド４１−１１，４１−１２，・・・、右側の第１のボンディングパッド４１−２１，４１−２２，・・・、裏面側の第２のボンディングパッド４１−１１，・・・は上下左右が反転している。）が配設されている。
【０１１４】
裏面側の半導体チップ４０Ａ−２のほぼ中央に固着された中継チップ５０Ｃは、例えば、図３に示すような多層配線構造をしており、この表面の左辺及び右辺の近傍に、複数個の第３、第４のボンディングパッド５１（左側のボンディングパッド５１−１１，５１−１２，・・・，５１−１Ｊ，・・・、右側のボンディングパッド５１−２１，５１−２２，・・・，５１−２ｉのうち、半導体チップ４０Ａ−２のボンディングパッド４１に接続されるものが第３のボンディングパッド、リード３２のボンディングパッド３３に接続されるものが第４のボンディングパッド）が配設されている。左側のボンディングパッド５１−１１，５１−１２，・・・，５１−１Ｊ，・・・と、右側のボンディングパッド５１−２１，５１−２２，・・・，５１−２ｉとは、多層配線構造の配線パターン５２Ｃにより、配線状態が上下左右反転するように相互に接続されている。
【０１１５】
これらの複数個のボンディングパッド５１は、複数本の第１のワイヤ６１により、半導体チップ４０Ａ−２の複数個の第２のボンディングパッド４１に接続されると共に、複数本の第２のワイヤ６２−１，６２−２により、リードフレーム３０側の複数個のボンディングパッド３３に接続されている。
【０１１６】
例えば、リードフレーム３０側のボンディングパッド３３−１１は、第２のワイヤ６２−１によって表面側の第１の半導体チップ４０Ａ−１の第１のボンディングパッド４１−１１に接続されると共に、第２のワイヤ６２−２によって裏面側の中継チップ５０Ｃの第４のボンディングパッド５１−２ｉに接続されている。ボンディングパッド５１−２ｉは、配線パターン５２Ｃによって対向するボンディングパッド５１−１ｊに接続され、このボンディングパッド５１−１ｊのうちの第３のボンディングパッドが、第１のワイヤ６１によって裏面側の第２の半導体チップ４０Ａ−２１の第２のボインディングパット４１−１１に接続されている。これにより、リードフレーム３０側のボンディングパッド３３−１１は、表面側の半導体チップ４０Ａ−１のボンディングパッド４１−１１に接続されると共に、裏面側の半導体チップ４０Ａ−２１のボンディングパッド４１−１１に接続されることになる。
【０１１７】
これらの半導体チップ４０Ａ−１，４０Ａ−２、中継チップ５０Ｃ、及びワイヤ６１，６２−１，６２−２等は、図１と同様に、樹脂部材７０により樹脂封止されている。その他の構成と、動作は、図１とほぼ同様である。
【０１１８】
（製造方法）
【０１１９】
図１の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド３１の表面に半導体チップ４０Ａ−１を固着すると共に、これと同一構成の半導体チップ４０Ａ−２をダイパッド３１の裏面に固着する。マウント工程において、中継チップ５０Ｃを接着材４５で、半導体チップ４０Ａ−２の表面の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、表面側の半導体チップ４０Ａ−１のボンディングパッド４１を、ワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３に接続する。
【０１２０】
更に、中継チップ５０Ｃのボンディングパッド５１を、ワイヤ６１によって裏面側の半導体チップ４０Ａ−２のボンディングパッド５１に接続すると共に、ワイヤ６２−２によってリードフレーム３０側のボンディングパッド３３に接続する。その後、封止工程において、半導体チップ４０Ａ−１，４０Ａ−２、中継チップ５０Ｃ、及びワイヤ６１，６２−１，６２−２等を樹脂部材７０で樹脂封止し、その他、図１とほぼ同様の処理を行えば、図６の半導体装置の製造が終了する。
【０１２１】
（効果等）
【０１２２】
この第４の実施形態では、第１の実施形態の（ｂ）〜（ｅ）の効果等とほぼ同様の効果等がある上に、更に、次の（１）〜（３）のような効果等もある。
【０１２３】
（１） 同一構成の２個の半導体チップ４０Ａ−１，４０Ａ−２を用い、中継チップ５０Ｃにより、一方の半導体チップ４０Ａ−２のパッド配置の方向を、他方の半導体チップ４０Ａ−１のパッド配置の方向に変換しているので、従来必要であったミラーチップを用いなくても、マルチチップパッケージ形態の半導体装置を容易に製造できる。このため、従来必要であった、ミラーチップの開発期間や作成期間を削減でき、又、従来のように余分なミラーチップの在庫をもつ必要もない。
【０１２４】
（２） 中継チップ５０Ｃは、裏面側に代えて、表面側の半導体チップ４０Ａ−１上に固着しても、実施形態と同様の作用、効果が得られる。
【０１２５】
（３） 中継チップ５０Ｃの配線パターン５２Ｃは、パッド配置の変換方向等に対応して種々の形態に変更できる。
【０１２６】
［第５の実施形態］
【０１２７】
（構成等）
【０１２８】
図８（Ａ）〜（Ｃ）は、本発明の第５の実施形態を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図（Ａ）は表面から見て一部を省略した平面図、同図（Ｂ）は裏面から見て一部を省略した底面図、及び同図（Ｃ）は一部を省略した縦断面図である。又、図９（Ａ）、（Ｂ）は、図８（Ａ）、（Ｂ）の拡大平面図である。これらの図面おいて、第１及び第４の実施形態を示す図１及び図６中の要素と共通の要素には共通の符号が付されている。
【０１２９】
このマルチチップパッケージ形態の半導体装置では、図１のリードフレーム３０を用い、このダイパッド３１の表面と裏面に、図１の半導体チップ４０と同一構成の第１、第２の半導体チップ４０−１，４１−２をそれぞれ固着し、更に、表面側半導体チップ４０−１の表面の外縁の内側に収まるように、図１と同一の接着材４５−１によって、図１と同一の第１の中継部材である中継チップ５０を固着すると共に、裏面側半導体チップ４０−２の表面の外縁の内側に収まるように、図１と同一の接着材４５−２によって、図１の中継チップ５０と異なる多層配線構造の第２の中継部材である中継チップ５０Ｄを固着している。
【０１３０】
裏面側の半導体チップ４０−２の表面に固着された中継チップ５０Ｄは、例えば、図３に示すような多層配線構造をしており、表面側の中継チップ５０と同様に、この表面の４辺の近傍に複数個の第５、第６のボンディングパッド５１（上側の第５のボンディングパッド５１−１１，５１−１２，・・・、下側の第５のボンディングパッド５１−２１，５１−２２，・・・、左側の第６のボンディングパッド５１−３１，５１−３２，・・・、右側の第６のボンディングパッド５１−４１，５１−４２，・・・）が配設されている。これらの複数個のボンディングパッド５１は、第２の配線である多層配線構造の配線パターン５２Ｄにより、配線状態が表面側の中継チップ５０の第１の配線である配線パターン５２に対して上下左右が反転するように相互に接続されている。
【０１３１】
即ち、裏面側の中継チップ５０Ｄにおいて、上側の第５のボンディングパッド５１−１１，５１−１２，・・・の左半分が、右半分側に接続され、下側の第６のボンディングパッド５１−２１，５１−２２，・・・の左半分が、右半分側に接続され、左側の第６のボンディングパッド５１−３１，５１−３２，・・・が、右側の第６のボンディングパッド５１−４１，５１−４２，・・・に接続されている。
【０１３２】
そして、表面側の中継チップ５０の複数個の第３、第４のボンディングパッド５１において、上側の第３のボンディングパッド５１−１１，５１−１２，・・・が、複数本の第１のワイヤ６１−１によって半導体チップ４０−１の上側の第１のボンディングパッド４１−１１，４１−１２，・・・に接続され、下側の第３のボンディングパッド５１−２１，５１−２２，・・・が、複数本の第１のワイヤ６１−１によって半導体チップ４０−１の下側の第１のボンディングパッド４１−２１，４１−２２，・・・に接続されている。更に、左側の第４のボンディングパッド５１−３１，５１−１２，・・・が、複数本の第２のワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３−１１，３３−１２，・・・に接続され、右側の第４のボンディングパッド５１−４１，５１−１２，・・・が、複数本の第２のワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３−２１，３３−２２，・・・に接続されている。
【０１３３】
又、裏面側の中継チップ５０Ｄの複数個の第５、第６のボンディングパッド５１において、上側の第５のボンディングパッド５１−１１，５１−１２，・・・が、複数本の第３のワイヤ６１−２によって半導体チップ４０−２の上側の第２のボンディングパッド・・・，４１−２２，４１−２１に接続され、下側の第５のボンディングパッド５１−２１，５１−２２，・・・が、複数本の第３のワイヤ６１−２によって半導体チップ４０−２の下側の第５のボンディングパッド・・・，４１−１２，４１−１１に接続されている。更に、左側の第６のボンディングパッド５１−３１，５３−１２，・・・が、複数本の第４のワイヤ６２−２によってリードフレーム３０側のボンディングパッド・・・３３−２２，３３−２１に接続され、右側の第６のボンディングパッド５１−４１，５４−４２，・・・が、複数本の第４のワイヤ６２−２によってリードフレーム３０側のボンディングパッド・・・，３３−１２，３３−１１に接続されている。
【０１３４】
そのため、例えば、リードフレーム３０側のボンディングパッド３３−１１は、表面側の半導体チップ４０−１のボンディングパッド４１−１１に接続されると共に、裏面側の半導体チップ４０−２のボンディングパッド４１−１１に接続されることになる。
【０１３５】
これらの半導体チップ４０−１，４０−２、中継チップ５０，５０Ｄ、及びワイヤ６１−１，６１−２，６２−１，６２−２等は、図１と同様に、樹脂部材７０により樹脂封止されている。その他の構成と、動作は、図１とほぼ同様である。
【０１３６】
（製造方法）
【０１３７】
図６の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド３１の表面に半導体チップ４０−１を固着すると共に、これと同一構成の半導体チップ４０−２をダイパッド３１の裏面に固着する。マウント工程において、中継チップ５０を接着材４５−１で、半導体チップ４０−１の表面の外縁の内側に収まるように固着すると共に、中継チップ５０Ｄを接着材４５−２で、半導体チップ４０−２の表面の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、表面側の半導体チップ４０−１のボンディングパッド４１を、ワイヤ６１−１によって中継チップ５０のボンディングパッド５１に接続し、このボンディングパッド５１を、ワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３に接続する。
【０１３８】
更に、裏面側の半導体チップ４０−２のボンディングパッド４１を、ワイヤ６１−２によって中継チップ５０Ｄのボンディングパッド５１に接続し、このボンディングパッド５１を、ワイヤ６２−２によってリードフレーム３０側のボンディグパッド３３に接続する。
【０１３９】
その後、封止工程において、半導体チップ４０−１，４０−２、中継チップ５０，５０Ｄ、及びワイヤ６１−１，６１−２，６２−１，６２−２等を樹脂部材７０で樹脂封止し、その他、図６とほぼ同様の処理を行えば、図８の半導体装置の製造が終了する。
【０１４０】
（効果等）
【０１４１】
この第５の実施形態では、第１の実施形態の（ａ）〜（ｅ）の効果等とほぼ同様に、従来の図１３のような半導体チップ２０Ｂを作成する必要がない等の効果等がある。更に、第４の実施形態の（１）、（３）の効果等とほぼ同様に、ミラーチップを作成する必要がない等の効果等がある。
【０１４２】
［第６の実施形態］
【０１４３】
（構成等）
【０１４４】
図１０（Ａ）〜（Ｃ）は、本発明の第６の実施形態を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図（Ａ）は表面から見て一部を省略した平面図、同図（Ｂ）は裏面から見て一部を省略した底面図、及び同図（Ｃ）は一部を省略した縦断面図である。又、図１１（Ａ）、（Ｂ）は、図１０（Ａ）、（Ｂ）の拡大平面図である。これらの図面において、第１及び第５の実施形態を示す図１及び図８中の要素と共通の要素には共通の符号が付されている。
【０１４５】
このマルチチップパッケージ形態の半導体装置では、図１のリードフレーム３０のダイパッド３１の表面と裏面に、図８と同様に同一構成の第１、第２の半導体チップ４０−１，４０−２をそれぞれ固着し、更に、表面側と裏面側の半導体チップ４０−１，４０−２のそれぞれの表面の外縁の内側に収まるように、図８と同様の接着材４５−１，４５−２によって、図８と異なる同一構成のほぼ矩形の第１、第２の中継部材である中継チップ５０Ｅ−１，５０Ｅ−２をそれぞれ固着している。
【０１４６】
表面側と裏面側の各中継チップ５０Ｅ−１，５０Ｅ−２は、例えば、図３に示すような多層配線構造をしており、この表面の４辺の近傍に複数個のボンディングパッド５１（上側の第３、第５のボンディングパッド５１−１１，５１−１２，・・・、これに対向する下側の第３、第５のボンディングパッド５１−２１，５１−２２，・・・、左側の第４、第６のボンディングパッド５１−３１，５１−３２，・・・、これに対向する右側の第４、第６のボンディングパッド５１−４１，５１−４２，・・・）が配設されている。これらの各複数個のボンディングパッド５１は、第１、第２の配線である多層配線構造の表面側と裏面側の各配線パターン５２Ｅ−１，５２Ｅ−２により、それぞれ相互に接続されている。
【０１４７】
即ち、各中継チップ５０Ｅ−１，５０Ｅ−２において、上側のボンディングパッド５１−１１，５１−１２，・・・の左半分中の複数個は、右半分中の複数個、及び左側のボンディングパッド５１−３１，５１−３２，・・・の上半分中の複数個にそれぞれ接続されている。上側のボンディングパッド５１−１１，５１−１２，・・・の右半分中の複数個は、左半分中の複数個、左側のボンディングパッド５１−３１，５１−３２，・・・の上半分中の複数個、及び右側のボンディングパッド５１−４１，５１−４２，・・・の上半分中の複数個にそれぞれ接続されている。
【０１４８】
下側のボンディングパッド５１−２１，５１−２２，・・・の左半分中の複数個は、右半分中の複数個、及び左側のボンディングパッド５１−３１，５１−３２，・・・の下半分中の複数個にそれぞれ接続されている。下側のボンディングパッド５１−１１，５１−１２，・・・の右半分中の複数個は、左半分中の複数個、左側のボンディングパッド５１−３１，５１−３２，・・・の下半分中の複数個、及び右側のボンディングパッド５１−４１，５１−４２，・・・の下半分中の複数個にそれぞれ接続されている。
【０１４９】
そして、表面側の中継チップ５０Ｅ−１の複数個のボンディングパッド５１において、上側の第３のボンディングパッド５１−１１，５１−１２，・・・が、複数本の第１のワイヤ６１−１によって半導体チップ４０−１の上側の第１のボンディングパッド４１−１１，４１−１２，・・・に接続され、下側の第３のボンディングパッド５１−２１，５１−２２，・・・が、複数本の第１のワイヤ６１−１によって半導体チップ４０−１の下側の第１のボンディングパッド４１−２１，４１−２２，・・・に接続されている。更に、左側の第４のボンディングパッド５１−３１，５３−１２，・・・が複数本の第２のワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３−１１，３３−１２，・・・に接続され、右側の第４のボンディングパッド５１−４１，５４−４２，・・・が、複数本の第２のワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３−２１，３３−２２，・・・に接続されている。
【０１５０】
又、裏面側の中継チップ５０Ｅ−２の複数個のボンディングパッド５１において、上側の第５のボンディングパッド５１−１１，５１−１２，・・・が、複数本の第３のワイヤ６１−２によって半導体チップ４０−２の上側の第２のボンディングパッド・・・，４１−２２，４１−２１に接続され、下側の第５のボンディングパッド５１−２１，５１−２２，・・・が、複数本の第３のワイヤ６１−２によって半導体チップ４０−２の下側の第２のボンディングパッド・・・，４１−１２，４１−１１に接続されている。更に、左側の第６のボンディングパッド５１−３１，５１−１２，・・・が、複数本の第４のワイヤ６２−２によってリードフレーム３０側のボンディングパッド・・・，３３−２２，３３−２１に接続され、右側の第６のボンディングパッド５１−４１，５４−１２，・・・が、複数本の第４のワイヤ６２−２によってリードフレーム３０側のボンディングパッド・・・，３３−１２，３３−１１に接続されている。
【０１５１】
そのため、例えば、リードフレーム３０側のボンディングパッド３３−１１は、表面側の半導体チップ４０−１のボンディングパッド４１−１１に接続されると共に、裏面側の半導体チップ４０−２のボンディングパッド４１−１１に接続されることになる。
【０１５２】
これらの半導体チップ４０−１，４０−２、中継チップ５０Ｅ−１，５０Ｅ−２、及びワイヤ６１−１，６１−２，６２−１，６２−２等は、図１及び図８と同様に、樹脂部材７０により樹脂封止されている。その他の構成と、動作は、図１及び図８とほぼ同様である。
【０１５３】
（製造方法）
【０１５４】
図８の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド３１の表面に半導体チップ４０−１を固着すると共に、これと同一構成の半導体チップ４０−２をダイパッド３１の裏面に固着する。マウント工程において、中継チップ５０Ｅ−１を接着材４５−１で、半導体チップ４０−１の表面の外縁の内側に収まるように固着すると共に、その中継チップ５０Ｅ−１と同一構成の中継チップ５０Ｅ−２を接着材４５−２で、半導体チップ４０−２の表面の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、表面側の半導体チップ４０−１のボンディングパッド４１の複数個を、ワイヤ６１−１によって中継チップ５０Ｅ−１のボンディングパッド５１の複数個に接続し、このボンディングパッド５１の他の複数個を、ワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３に接続する。
【０１５５】
更に、裏面側の半導体チップ４０−２のボンディングパッド４１の複数個を、ワイヤ６１−２によって中継チップ５０Ｅ−２のボンディングパッド５１の複数個に接続し、このボンディングパッド５１の他の複数個を、ワイヤ６２−２によってリードフレーム３０側のボンディングパッド３３に接続する。
【０１５６】
その後、封止工程において、半導体チップ４０−１，４０−２、中継チップ５０Ｅ−１，５０Ｅ−２、及びワイヤ６１−１，６１−２，６２−１，６２−２等を樹脂部材で樹脂封止し、その他、図８とほぼ同様の処理を行えば、図１０の半導体装置の製造が終了する。
【０１５７】
（効果等）
【０１５８】
この第６の実施形態では、次の（Ａ）〜（Ｄ）のような効果等がある。
【０１５９】
（Ａ） 第１の実施形態の（ａ）〜（ｅ）の効果等とほぼ同様に、従来の図１３のような半導体チップ２０Ｂを作成する必要がない等の効果等がある。
【０１６０】
（Ｂ） 第４の実施形態の（１）、（３）の効果等とほぼ同様に、ミラーチップを作成する必要がない等の効果等がある。
【０１６１】
（Ｃ） 各中継チップ５０Ｅ−１，５０Ｅ−２の第４、第６のボンディングパッド５１−３１，・・・，５１−４１，・・・を表裏で使い分けることが可能な構成にしたので、１種類の中継チップ５０Ｅ−１，５０Ｅ−２でマルチチップパッケージ形態の半導体装置の製造が可能になる。しかも、従来の半導体装置の主要部分をそのまま使用することができるので、検証のためのプロービング等を行うときに、新たな周辺機器が必要でなく、コストを大幅に削減できる。
【０１６２】
（Ｄ） リードフレーム３０用ボンディングパッド３３と、ワイヤ６２−１，６２−２で繋げる中継チップ５０Ｅ−１，５０Ｅ−２用のボンディングパッド５１とを、使い分けることによって表裏を区別しているが、これは半導体チップ４０−１，４０−２用のボンディングパッド４１と、ワイヤ６１−１，６１−２で繋げる中継チップ５０Ｅ−１，５０Ｅ−２用のボンディングパッド５１とを、使い分けることによって表裏を区別するようにしても良い。
【０１６３】
［利用形態］
【０１６４】
本発明は、上記実施形態に限定されず、種々の変形や利用形態が可能である。この変形や利用形態としては、例えば、次の（ｉ）〜（ｉｉｉ）のようなものがある。
【０１６５】
（ｉ） 実施形態では、ＳＯＰ型のパッケージについて説明したが、リードフレーム３０のアウターリード部分の引き出し形状を変えることにより、ＱＦＰ等の他のパッケージ形状にすることも可能である。又、樹脂封止型パッケージ以外に、中空パッケージ等の他のパッケージを用いても良い。
【０１６６】
（ ii ） 半導体チップ搭載用の基板として、リードフレーム３０のダイパッド３１を用いた例を説明したが、配線基板、半導体基板、ガラスエポキシ基板等の他の基板を用いても良い。
【０１６７】
（ iii ） 図示のパッド配置や中継チップの配線パターンは一例であって、パッド配置の変換方向等に対応して種々の形態に変更できる。又、製造方法や製造材料は、任意に変更可能である。
【０１６８】
【発明の効果】
【０１６９】
本願発明によれば、半導体チップ上に中継チップを積層し、この中継チップを用いてリードに接続できるようにパッド配置を変換しているので、リードの配置形態に対応させるために、半導体チップ側のパッド配置を変更する必要がなく、種々の配置形態のリードにワイヤボンディングできる。しかも、中継チップはボンディングパッド及び配線のみで構成できるため、パッド配置を変更した半導体チップを作成する場合よりも、再設計や動作の検証に必要な費用、あるいは開発費用等を削減可能である。更に、中継チップは半導体チップ上に積層するので、横方向の面積の増加を抑え、小型化を図ることができる。その上、半導体チップの外縁の内側に収まるように、中継チップを固着しているので、この中継チップを所定位置に強固に固定でき、中継チップ搭載時やワイヤボンディング時に加わる力により、中継チップが所定の搭載位置からずれることがなく、中継チップ搭載及びワイヤボンディングを簡単かつ的確に行うことができる。
特に、半導体チップと中継チップをシリコン基板を用いて構成したので、ほぼ同じ条件下でそれらに対するワイヤボンディングを行うことが可能になり、中継チップに形成された第２、第３のボンディングパッドに第１、第２のワイヤを好適にボンディングすることができる。又、中継チップの配線は、パッド配置の変換方向等に対応して種々の形態に変更できるが、配線状態が複雑になって配線相互間でショートする等の不都合が生じる場合には、この配線を多層配線構造にすれば良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体装置の概略の構成図である。
【図２】図１の製造方法の一例を示す図である。
【図３】多層配線構造の一例を示す概略の拡大断面図である。
【図４】本発明の第２の実施形態を示す半導体装置の一部を省略した概略の平面図である。
【図５】本発明の第３の実施形態を示す半導体装置の概略の構成図である。
【図６】本発明の第４の実施形態を示す半導体装置の概略の構成図である。
【図７】図６（Ｂ）の拡大平面図である。
【図８】本発明の第５の実施形態を示す半導体装置の概略の構成図である。
【図９】図８（Ａ）、（Ｂ）の拡大平面図である。
【図１０】本発明の第６の実施形態を示す半導体装置の概略の構成図である。
【図１１】図１０（Ａ）、（Ｂ）の拡大平面図である。
【図１２】 従来の半導体装置の概略の構成図である。
【図１３】 従来の半導体装置の概略の構成図である。
【図１４】 従来の半導体装置の概略の構成図である。
【符号の説明】
３０ リードフレーム
３１ ダイパッド
３２ リード
３３，４１，５１ ボンディングパッド
４０，４０−１，４０−２，４０Ａ−１〜４０Ａ−４ 半導体チップ
４５，４５−１，４５−２ 接着材
５０，５０Ａ−１〜５０Ａ−４，５０Ｂ−１〜５０Ｂ−４，５０Ｃ，５０Ｄ，
５０Ｅ−１，５０Ｅ−２ 中継チップ
５２，５２Ｂ，５２Ｃ，５２Ｄ，５２Ｅ−１，５２Ｅ−２ 配線パターン
６１，６１−１，６１−２，６２，６２−１，６２−２ ワイヤ
【発明の属する技術分野】
【０００２】
本発明は、ワイヤボンディングにより実装される半導体装置とその製造方法に関するものである。
【０００３】
【従来の技術】
【０００４】
従来、半導体チップをパッケージに収容したＳＯＰ（Small Outline Package）、ＤＩＰ（Dual Inline Package）、ＰＧＡ（Pin Grid Array）、ＱＦＰ（Quad Flat Package）等のパッケージ形態の半導体装置が知られている。又、実装密度を向上させるために、複数個の半導体チップを１つのパッケージに収容したマルチチップパッケージ形態の半導体装置も種々提案されている。
【０００５】
マルチチップパッケージ形態の半導体装置に関する文献としては、例えば、次のようなものがある。
文献１：特開２０００−３３２１９４号公報
文献２：特開２００１−７２７７号公報
【０００６】
図１２（Ａ）、（Ｂ）は、従来のＳＯＰ型半導体装置の概略の構成図であり、同図（Ａ）は平面図、及び同図（Ｂ）は縦断面図である。又、図１３（Ａ）、（Ｂ）は、外部引き出し用のリード位置が図１２とは異なる従来のＳＯＰ型半導体装置の概略の構成図であり、同図（Ａ）は平面図、及び同図（Ｂ）は縦断面図である。
【０００７】
図１２の半導体装置では、リードフレーム１０Ａを用いて半導体チップ２０Ａが実装されている。リードフレーム１０Ａは、図１２（Ａ）に示すように、平面がほぼ矩形の半導体チップ搭載用のダイパッド１１Ａを有し、このダイパッド１１Ａの上辺及び下辺から所定距離離れて縦方向に、複数本のリード１２Ａが配設されている。各リード１２Ａは、内側のインナーリード部分にボンディングパッド１３Ａが設けられ、外側のアウターリード部分が外部に引き出されている。
【０００８】
ダイパッド１１Ａ上には、平面が矩形状の半導体チップ２０Ａが固着されている。半導体チップ２０Ａの表面には、図１２（Ａ）に示すように、リードフレーム側のボンディングパッド１３Ａの配置位置に対応して、上辺及び下辺の近傍に複数個のボンディングパッド２１Ａが配設されている。半導体チップ側の複数個のボンディングパッド２１Ａは、複数本のワイヤ１４Ａにより、リードフレーム側の複数個のボンディングパッド１３Ａに接続されている。これらの半導体チップ２０Ａ及び複数本のワイヤ１４Ａは、樹脂部材１５Ａにより樹脂封止されている。
【０００９】
図１３の半導体装置では、図１２のリードフレーム１０Ａに対して、リードの引き出し方向が異なるリードフレーム１０Ｂを用いて実装しているため、図１２の半導体チップ２０Ａに対して、ボンディングパッドの配置位置の異なる半導体チップ２０Ｂを用いている。
【００１０】
即ち、図１３のリードフレーム１０Ｂでは、図１３（Ａ）に示すように、平面が矩形状のダイパッド１１Ｂの左辺及び右辺から所定距離離れて横方向に、複数本のリード１２Ｂが配設されている。各リード１２Ｂは、内側のインナーリード部分にボンディングパッド１３Ｂが設けられ、外側のアウターリード部分が横方向に引き出されている。
【００１１】
ダイパッド１１Ｂ上に固着された平面が矩形状の半導体チップ２０Ｂは、図１２の半導体チップ２０Ａと同一の機能を有するが、リードフレーム側のボンディングパッド１３Ｂの配置位置に対応させるために、表面の左辺及び右辺の近傍に複数個のボンディングパッド２１Ｂが配置されるように、図１２の半導体チップ２０Ａとは別個に新たに作成される。この半導体チップ２０Ｂの複数個のボンディングパッド２１Ｂは、複数本のワイヤ１４Ｂにより、リードフレーム側の複数個のボンディングパッド１３Ｂに接続された後、これらの半導体チップ２０Ｂ及び複数本のワイヤ１４Ｂが、樹脂部材１５Ｂにより樹脂封止される。
【００１２】
図１４（Ａ）、（Ｂ）、（Ｃ）は、従来のマルチチップパッケージ形態の半導体装置を示す概略の構成図であり、同図（Ａ）は表面から見た平面図、同図（Ｂ）は裏面から見た底面図、及び同図（Ｃ）は縦断面図であり、図１３中の要素と共通の要素には共通の符号が付されている。
【００１３】
この半導体装置では、例えば、メモリ容量を２倍にする等の目的で、図１３のようなリードフレーム１０Ｂのダイパッド１１Ｂの表裏両面に、同じ機能を持った半導体チップ２０Ｂ，２０Ｃを搭載している。
【００１４】
リードフレーム１０Ｂは、図１４（Ａ）に示すように、平面が矩形状のダイパッド１１Ｂを有し、この左辺及び右辺から所定距離離れて横方向に、複数本のリード１２Ｂが配設されている。複数本のリード１２Ｂは、内側のインナーリード部分にボンディングパッド１３Ｂ（左側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・、右側のボンディングパッド１３Ｂ−２１，１３Ｂ−２２，・・・）が設けられ、外側のアウターリード部分が横方向に引き出されている。
【００１５】
ダイパッド１１Ｂの表側の半導体チップ２０Ｂの表面には、リードフレーム側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・，１３Ｂ−２１，１３Ｂ−２２，・・・に対応して、左辺及び右辺の近傍に複数個のボンディングパッド２１Ｂ（左側のボンディングパッド２１Ｂ−１１，２１Ｂ−１２，・・・、右側のボンディングパッド２１Ｂ−２１，２１Ｂ−２２，・・・）が配置されている。左側のボンディングパッド２１Ｂ−１１，２１Ｂ−１２，・・・は、複数本のワイヤ１４Ｂにより、リードフレーム側の左側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・に接続される。右側のボンディングパッド２１Ｂ−２１，２１Ｂ−２２，・・・は、リードフレーム側の右側のボンディングパッド１３Ｂ−２１，１３Ｂ−２２・・・に接続される。
【００１６】
ダイパッド１１Ｂの裏側の半導体チップ２０Ｃとして、表側の半導体チップ２０Ｂと同一の構成（即ち、ボンディングパッドの配置が同一）のチップを使用した場合、ダイパッド１１Ｂの表側から見て、ボンディングパッドの配置が左右あるいは上下に反転されるため、複数のワイヤ１４Ｃが交差してショートする。これを防止するため、裏側の半導体チップ２０Ｃは、表側の半導体チップ２０Ｂに対して、内部素子回路及びボンディングパッドの配置が回転対称となるように反転（即ち、表と裏が対向するようにミラー反転）させたミラーチップ、構造ものを使用している。
【００１７】
ミラーチップ構造の半導体チップ２０Ｃは、図１４（Ｂ）に示すように、リードフレーム側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・，１３Ｂ−２１，１３Ｂ−２２，・・・に対応して、右辺及び左辺（裏面から見ているので左右が逆の関係になっている。）の近傍に複数個のボンディングパッド２１Ｃ（右側のボンディングパッド２１Ｃ−１１，２１Ｃ−１２，・・・、左側のボンディングパッド２１Ｃ−２１，２１Ｃ−２２，・・・）が配設されている。右側のボンディングパッド２１Ｃ−１１，２１Ｃ−１２，・・・は、複数本のワイヤ１４Ｃにより、リードフレーム側の表面から見て左側のボンディングパッド１３Ｂ−１１，１３Ｂ−１２，・・・に接続される。右側のボンディングパッド２１Ｃ−２１，２１Ｃ−２２，・・・は、リードフレーム側の表面から見て右側のボンディングパッド１３Ｃ−２１，１３Ｃ−２２，・・・に接続される。
【００１８】
これらの半導体チップ２０Ｂ，２０Ｃ及び複数本のワイヤ１４Ｂ，１４Ｃは、樹脂部材１５Ｂにより樹脂封止される。
【００１９】
【発明が解決しようとする課題】
【００２０】
しかしながら、従来の図１２、図１３と従来の図１４の半導体装置とその製造方法では、次の（１）、（２）のような課題があった。
【００２１】
（１） 従来の図１２、図１３の課題
【００２２】
例えば、図１２の半導体チップ２０Ａを図１３のパッケージに搭載する場合、両者のボンディングパッドの配置位置が異なり、ワイヤの交差によるショート等が生じるので、ワイヤ１４Ａで接続することができない。そのため、半導体チップ２０Ａと同一の機能を持ち、ボンディングパッドの位置を移動させた図１３の半導体チップ２０Ｂを新たに作成する必要がある。
【００２３】
このように、図１２及び図１３のような半導体装置では、パッケージ形状が変わる毎にそのパッケージ用に半導体チップを設計し作成する必要があり、更に、作成した半導体チップに対し、プロービング等によって良否を検証（動作確認テスト）する必要があるため、多大な費用と開発期間が必要になる。又、図１３のパッケージに合わせた半導体チップ２０Ｂのボンディングパッド配置にすることによってチップサイズが大きくなったり、あるいはそれぞれの半導体チップに関する在庫を持つ必要が生じる。
【００２４】
このような不都合を解消するために、例えば、文献１に記載されたパッド位置変換用の金属配線フィルムを、図１２の半導体チップ２０Ａ上に設け、その金属配線フィルムを介して、図１２の半導体チップ側のボンディングパッド２１Ａと図１３のリードフレーム側のボンディングパッド１３Ｂとをワイヤで接続することも考えられる。あるいは、文献２に記載された配線パターンを有する信号位置変換部を、図１３のダイパッド１１Ｂに固定し、この上に図１２の半導体チップ２０Ａを搭載し、その信号位置変換部を介して、図１２の半導体チップ側のボンディングパッド２１Ａと図１３のリードフレーム側のボンディングパッド１３Ｂとをワイヤで接続することも考えられる。
【００２５】
しかし、文献１のような金属配線フィルム、あるいは文献２のような信号位置変換部を設けてボンディングパッド間をワイヤボンディングする構成あるいは方法では、中継のための配線構造等が確立されていないので、半導体チップ側及びリードフレーム側のボンディングパッドの位置の変更に伴い、中継のための配線構造等が変更されるので、例えば、動作確認の検証のためにプロービング等を行うときに、新たな周辺機器が必要となり、大幅にコストが増加する虞があった。
【００２６】
（２） 従来の図１４の課題
【００２７】
表側の半導体チップ２０Ｂと、これのミラーチップである裏側の半導体チップ２０Ｃとの２種類の半導体チップを用意する必要があるので、パッケージ形状が変わる毎にそのパッケージ用に２種類の半導体チップを設計し作成する必要があり、更に、作成した２種類の半導体チップに対し、プロービング等によって良否を検証（動作確認テスト）する必要があるため、コスト高になったり、チップサイズが大きくなったり、あるいはそれぞれの半導体チップに関して在庫を持つ必要が生じる。
【００２８】
このような不都合を解消するために、例えば、文献１に記載されたパッド位置変換用の金属配線フィルムや、文献２に記載された配線パターンを有する信号位置変換部を用いることも考えられるが、前記（１）と同様に、例えば、動作確認の検証のためにプロービング等を行うときに、新たな周辺機器が必要となり、大幅にコストが増加する虞があった。
【００２９】
本発明は、前記従来技術が持っていた課題を解決し、ボンディングパッドの配置変換が簡易的確に行える半導体装置とその製造方法を提供することを目的とする。
【００３０】
【課題を解決するための手段】
前記課題を解決するために、本願発明では、半導体チップ搭載用の基板と、
前記基板の周辺に、前記基板と所定距離離れて配置された複数のリードと、前記基板上に搭載され、第１のボンディングパッドが複数配置されたシリコン基板を用いてなる半導体チップと、第２のボンディングパッドと、第３のボンディングパッドと、該第２のボンディングパッドと該第３のボンディングパッドとを電気的に接続する配線とを複数有し、前記第１のボンディングパッドを露出するように前記半導体チップ上に形成された中継部材と、前記第１のボンディングパッドと前記第２のボンディングパッドとを電気的に接続する複数の第１のワイヤと、前記リードと前記第３のボンディングパッドとを電気的に接続する複数の第２のワイヤとを備え、前記中継部材は、前記半導体チップよりも小さく、且つ、前記半導体チップの上面の外縁よりも内側に収まるように配置され、前記中継部材には、シリコン基板と該シリコン基板上に形成された前記配線と前記配線を覆うように該シリコン基板上に形成された絶縁膜と該絶縁膜上に形成された前記第２のボンディングパッドおよび前記第３のボンディングパッドとから構成される中継チップが用いられている。
【００４３】
【発明の実施の形態】
【００４４】
［第１の実施形態］
【００４５】
（構成）
【００４６】
図１（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１の実施形態を示すＳＯＰ型半導体装置の概略の構成図であり、同図（Ａ）は一部を省略した平面図、同図（Ｂ）は同図（Ａ）を横方向に切断した断面図、及び同図（Ｃ）は同図（Ａ）を縦方向に切断した断面図である。
【００４７】
このＳＯＰ型半導体装置は、半導体チップ搭載用の基板として、例えば、リードフレーム３０を用いている。リードフレーム３０は、図１（Ａ）に示すように、平面がほぼ矩形の半導体チップ搭載用のダイパッド３１を有し、このダイパッド３１の左辺及び右辺から所定距離離れて横方向に、複数本のリード３２が配設されている。複数本のリード３２は、内側のインナーリード部分にボンディングパッド３３（左側のボンディングパッド３３−１１，３３−１２，・・・、右側のボンディングパッド３３−２１，３３−２２，・・・）が設けられ、外側のアウターリード部分が横方向に引き出されている。
【００４８】
ダイパッド３１の表面には、平面がほぼ矩形の半導体チップ４０が固着されている。半導体チップ４０は、シリコン等の基板に半導体メモリ、半導体集積回路（以下「ＩＣ」という。）等が形成され、この表面の上辺及び下辺の近傍に複数個の第１のボンディングパッド４１（上側のボンディングパッド４１−１１，４１−１２，・・・、下側のボンディングパッド４１−２１，４１−２２，・・・）が配設されている。
【００４９】
半導体チップ４０の表面の外縁の内側に収まるように、平面がほぼ方形の中継部材である中継チップ５０が絶縁性の接着材４５により固着されている。中継チップ５０は、シリコン、ガラスエポキシ樹脂等の薄型基板を有し、この基板表面の４辺の近傍に複数個のボンディングパッド５１（上側の第２のボンディングパッド５１−１１，５１−１２，・・・、下側の第２のボンディングパッド５１−２１，５１−２２，・・・、左側の第３のボンディングパッド５１−３１，５１−３２，・・・、右側の第３のボンディングパッド５１−４１，５１−４２，・・・）が配設されている。
【００５０】
中継チップ５０の基板に、導電膜等からなる配線パターン５２が形成され、この配線パターン５２によって複数個のボンディングパッド５１が相互に接続されている。例えば、上側のボンディングパッド５１−１１，５１−１２，・・・の左半分は、左側のボンディングパッド５１−３１，５１−３２，・・・の上半分と相互に接続され、上側のボンディングパッド５１−１１，５１−１２，・・・の右半分は、右側のボンディングパッド５１−４１，５１−４２，・・・の上半分と相互に接続され、下側のボンディングパッド５１−２１，５１−２２，・・・の左半分は、左側のボンディングパッド５１−３１，５１−３２，・・・の下半分と相互に接続され、下側のボンディングパッド５１−２１，５１−２２，・・・の右半分は、右側のボンディングパッド５１−４１，５１−４２，・・・の下半分と相互に接続されている。
【００５１】
半導体チップ側の複数個の第１のボンディングパッド４１は、複数本の第１のワイヤ６１によって中継チップ側の複数個の第２のボンディングパッド５１−１１，５１−１２，・・・，５１−２１，５１−２２，・・・に接続され、この複数個のボンディングパッド５１−１１，５１−１２，・・・，５１−２１，５１−２２，・・・に配線パターン５２を介して接続された他の複数個の第３のボンディングパッド５１−３１，５１−３２，・・・，５１−４１，５１−４２，・・・が、複数本の第２のワイヤ６２によってリードフレーム側の複数個のボンディングパッド３３に接続されている。
【００５２】
例えば、半導体チップ４０の上側のボンディングパッド４１−１１，４１−１２，・・・の左半分は、ワイヤ６１及び中継チップ５０を介して、リードフレーム３０の左側のボンディングパッド３３−１１，３３−１２，・・・の上半分に接続され、半導体チップ４０の上側のボンディングパッド４１−１１，４１−１２，・・・の右半分は、ワイヤ６１及び中継チップ５０を介して、リードフレーム３０の右側のボンディングパッド３３−２１，３３−２２，・・・の上半分に接続されている。同様に、半導体チップ４０の下側のボンディングパッド４１−２１，４１−２２，・・・の左半分は、リードフレーム３０の左側のボンディングパッド３３−１１，３３−１２，・・・の下半分に接続され、半導体チップ４０の下側のボンディングパッド４１−２１，４１−２２，・・・の右半分は、リードフレーム３０の右側のボンディングパッド３３−２１，３３−２２，・・・の下半分に接続されている。
【００５３】
これらのダイパッド３１、半導体チップ４０、中継チップ５０、ワイヤ６１，６２、及びリードフレーム３２のボンディングパッド３３部分は、樹脂部材７０により樹脂封止されている。リード３２のアウターリード部分は、樹脂部材７０から突出し、下方向へほぼＬ字形に折り曲げられている。
【００５４】
（製造方法）
【００５５】
図２は、図１の半導体装置の製造方法の一例を示す図である。
【００５６】
図１の半導体装置は、例えば、（１）チップボンディング工程、（２）マウント工程、（３）ワイヤボンディング工程、及び（４）封止工程等によって製造される。以下、各製造工程を説明する。
【００５７】
（１） チップボンディング工程
【００５８】
ダイスボンダにより半導体チップ４０を把持し、リードフレーム３０のダイパッド３１の表面に、半導体チップ４０の裏面を、銀ペースト等の接着材等によって固着する。
【００５９】
（２） マウント工程
【００６０】
絶縁性の接着材４５を、半導体チップ４０の表面のほぼ中央部分、あるいは中継チップ５０の裏面に形成しておく。接着材４５としては、例えば、エポキシ樹脂等を用いた低応力のペースト材や、あるいは熱可塑性樹脂、熱硬化性樹脂等のフィルム材等を使用すればよい。
【００６１】
ダイスボンダにより中継チップ５０を把持し、半導体チップ４０の表面の外縁の内側に収まるように、中継チップ５０の裏面を接着材４５により固着する。
【００６２】
この固着時においては、ダイスボンダの接触圧力や移動速度等を調整して、半導体チップ４０が受ける衝撃力を小さくすることが望ましい。又、衝撃力を緩衝するために、接着材４５として衝撃緩衝機能を有するものを使用したり、あるいは別途、衝撃緩衝パッド等を半導体チップ４０と中継チップ５０との間に設けても良い。
【００６３】
（３） ワイヤボンディング工程
【００６４】
ワイヤボンダを用いて、半導体チップ４０のボンディングパッド４１と中継チップ５０のボンディングパッド５１とを、ワイヤ６１で接続すると共に、中継チップ５０のボンディングパッド５１とリードフレーム３０のボンディングパッド３３とを、ワイヤ６２で接続する。
【００６５】
（４） 封止工程等
【００６６】
半導体チップ４０及び中継チップ５０が搭載されたリードフレーム３０を、例えば、金型成型機にセットし、エポキシ樹脂等の樹脂部材７０によるモールド成形により、半導体チップ４０、中継チップ５０及びワイヤ６１，６２等を樹脂封止する。
【００６７】
リードフレーム３０の余分な樹脂、ばり、不要部分等を除去すると共に、このリード３２のアウターリード部分を所望の形状に折り曲げる等すれば、図１の半導体装置の製造が終了する。その後、必要に応じて、テスタで良否の検証を行う。
【００６８】
（動作）
【００６９】
図１の半導体装置では、リード３２のアウターリード部分と半導体チップ４０とが、中継チップ５０及びワイヤ６１，６２を介して電気的に接続されているので、そのアウターリード部分に対して信号の入出力を行えば、所定の電気的動作が行われる。
【００７０】
（効果等）
【００７１】
この第１の実施形態では、次の（ａ）〜（ｇ）のような効果等がある。
【００７２】
（ａ） 半導体チップ４０上に中継チップ５０を積層し、この中継チップ５０を用いてリードフレーム３０側のボンディングパッド３３に接続できるようにパッド配置をほぼ直角方向に変換している。そのため、例えば、従来の図１３のような半導体チップ２０Ｂを作成しなくても、この図１３のようなパッケージに搭載することが可能になる。
【００７３】
（ｂ） 中継チップ５０は、ボンディングパッド５１と配線パターン５２のみで構成できるため、従来の図１３のような半導体チップ２０Ｂを作成する場合よりも、再設計や動作の検証に必要な費用、あるいは開発費用等を減らすことが可能である。
【００７４】
（ｃ） 従来の図１３のような半導体チップ２０Ｂに合わせたパッド配置にすることによってチップサイズが大きくなることもなく、中継チップ５０を半導体チップ４０上に積層しているので、この中継チップ５０を配置するのに必要な面積は増加しない。
【００７５】
（ｄ） 半導体チップ４０の表面の外縁の内側に収まるように、中継チップ５０を固着しているので、この中継チップ５０を所定位置に強固に固定できる。そのため、中継チップ搭載時やワイヤボンディング時に加わる力により、中継チップ５０が所定の搭載位置からずれることがなく、中継チップ搭載及びワイヤボンディングを簡単かつ的確に行うことができる。特に、半導体チップ４０と中継チップ５０をシリコン基板を用いて構成した場合、ほぼ同じ条件下でそれらに対するワイヤボンディングを行うことが可能になり、中継チップ５０に形成されたボンディングパッド５１にワイヤ６１，６２を好適にボンディングすることができる。
【００７６】
（ｅ） 例えば、接着材４５として衝撃緩衝機能を有するものを使用したり、あるいは別途、衝撃緩衝パッド等を半導体チップ４０と中継チップ５０との間に設けると、中継チップ５０の固着時において、半導体チップ４０が受ける衝撃力を小さくでき、これによって半導体チップ４０の故障率を減少できる。
【００７７】
（ｆ） 中継チップ５０の配線パターン５２は、パッド配置の変換方向等に対応して種々の形態に変更できる。この際、配線状態が複雑になって配線相互間でショートする等の不都合が生じる場合には、配線パターン５２を、例えば、図３のような多層配線構造にすれば良い。
【００７８】
（ｇ） 図３は、多層配線構造の一例を示す概略の拡大断面図である。
【００７９】
中継チップ５０は、シリコン、ガラスエポキシ樹脂等の薄型基板５０ａを有している。基板５０ａ上には、配線パターン５２を形成する導電膜５０ｂと、層間絶縁膜５０ｃとが、積層状態に交互に配置形成されている。導電膜５０ｂは、コンタクトホール５０ｄ等によってボンディングパッド５１と接続されている。このような積層構造を用いれば、配線間をショートさせることなく、複雑な配線パターン５２を容易に形成できる。
【００８０】
［第２の実施形態］
【００８１】
（構成等）
【００８２】
図４は、本発明の第２の実施形態を示すＳＯＰ型半導体装置の一部を省略した概略の平面図であり、第１の実施形態を示す図１〜図３中の要素と共通の要素には共通の符号が付されている。
【００８３】
このＳＯＰ型半導体装置では、図１の中継チップ５０に代えて、これを複数個（例えば、縦横２分割した４個）のほぼ矩形の中継チップ５０Ａ−１，５０Ａ−２，５０Ａ−３，５０Ａ−４を用い、この中継チップ５０Ａ−１〜５０Ａ−４を、図１と同様の半導体チップ４０の表面の外縁の内側に収まるように固着している。
【００８４】
各中継チップ５０Ａ−１〜５０Ａ−４は、同一の構成であり、隣接する２辺の近傍に複数個のボンディングパッド５１が配設され、これらの各辺の複数個のボンディングパッド５１が、配線パターン５２によって相互に接続されている。これらの中継チップ５０Ａ−１〜５０Ａ−４は、ボンディングパッド用のワイヤ６１，６２の長さを短くするために、ボンディングパッド３３，４１と対向するようにボンディングパッド５１の位置を回転させて、半導体チップ４０の表面の四隅近くに配置し、図１とほぼ同様に、ワイヤ６１，６２によって半導体チップ４０のボンディングパッド４１及びリードフレーム３０のボンディングパッド３３に接続している。
【００８５】
その他の構成と、動作は、図１とほぼ同様である。
【００８６】
（製造方法）
【００８７】
中継チップ５０Ａ−１〜５０Ａ−４は、例えば、図１の中継チップ５０を縦横に２分割するように切断すれば、製造できる。
【００８８】
図２の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド３１上に半導体チップ４０を固着する。マウント工程において、各中継チップ５０Ａ−１〜５０Ａ−４におけるボンディングパッド５１の位置合わせを行うために、各中継チップ５０Ａ−１〜５０Ａ−４を回転させて、接着材４５で半導体チップ４０上に固着する。次に、ワイヤボンディング工程において、各中継チップ５０Ａ−１〜５０Ａ−４と、半導体チップ４０のボンディングパッド４１及びリードフレーム３０のボンディングパッド３３とを、ワイヤ６１，６２により接続する。
【００８９】
その後、封止工程において、半導体チップ４０、中継チップ５０Ａ−１〜５０Ａ−４、及びワイヤ６１，６２等を樹脂部材７０で樹脂封止し、その他、図２とほぼ同様の処理を行えば、図４の半導体装置の製造が終了する。
【００９０】
（効果等）
【００９１】
この第２の実施形態では、第１の実施形態の１個の中継チップ５０に代えて、複数個の中継チップ５０Ａ−１〜５０Ａ−４を用い、パッド配置をほぼ直角方向の変換しているので、第１の実施形態の（ａ）〜（ｇ）の効果等とほぼ同様の効果等がある。更に、次の（ｈ）〜（ｊ）のような効果等もある。
【００９２】
（ｈ） 各中継チップ５０Ａ−１〜５０Ａ−４を半導体チップ４０の表面の四隅近くに配置しているので、第１の実施形態に比べ、ワイヤ６１，６２の長さを短することが可能である。
【００９３】
（ｉ） 各中継チップ５０Ａ−１〜５０Ａ−４は、第１の実施形態の中継チップ５０に比べ、チップサイズが小さいので、製造時における配線パターン５２の断線等を少なくしてチップの歩留まりを上げることができ、これにより、中継チップ５０Ａ−１〜５０Ａ−４のコストを下げることが可能である。
【００９４】
（ｊ） ４個の中継チップ５０Ａ−１〜５０Ａ−４を用いているが、ボンディングパッド３３，４１の配置形態等に対応して、中継チップを他の個数（例えば、２個、３個、５個等）にしても良い。
【００９５】
［第３の実施形態］
【００９６】
（構成等）
【００９７】
図５（Ａ）、（Ｂ）は本発明の第３の実施形態を示すＳＯＰ型半導体装置の概略の構成図であり、同図（Ａ）は一部を省略した平面図、及び同図（Ｂ）は同図（Ａ）中の中継チップの配線パターンの拡大図である。これらの図面において、第１、第２の実施形態を示す図１〜図４中の要素と共通の要素には共通の符号が付されている。
【００９８】
このＳＯＰ型半導体装置では、図４の４個の中継チップ５０Ａ−１，５０Ａ−２，５０Ａ−３，５０Ａ−４に代えて、４個のほぼ矩形の中継チップ５０Ｂ−１，５０Ｂ−２，５０Ｂ−３，５０Ｂ−４が、半導体チップ４０の表面の複数個のボンディングパッド４１の内側に収まるように、四隅近くに接着材４５で固着されている。各中継チップ５０Ｂ−１〜５０Ｂ−４は、同一の構成であり、この中継チップ５０Ｂ−１の概略の平面図が図５（Ｂ）に示されている。
【００９９】
中継チップ５０Ｂ−１は、例えば、図３に示すような多層配線構造をしており、薄型の基板５０ａ上に、導電膜５０ｂ及び層間絶縁膜５０ｃからなる多層配線構造の配線パターン５２Ｂが形成され、更にこの上に、複数個の第３のボンディングパッド５１が形成されている。各ボンディングパッド５１は、コンタクトホール５０ｄを介して配線パターン５２Ｂに接続されている。
【０１００】
複数個のボンディングパッド５１は、中継チップ５０Ｂ−１の表面の４辺の近傍に配置されている（上側のボンディングパッド５１−１１，５１−１２，・・・、下側のボンディングパッド５１−２１，５１−２２，・・・、左側のボンディングパッド５１−３１，５１−３２，・・・、右側のボンディングパッド５１−４１，５１−４２，・・・）。ある辺にあるボンディングパッド（例えば、左側のボンディングパッド５１−３１）は、他の３辺にあるボンディングパッド（例えば、上側のボンディングパッド５１−１１、下側のボンディングパッド５１−２１、及び右側のボンディングパッド５１−４１）に、配線パターン５２Ｂの導電膜５０ｂによって接続されている。
【０１０１】
そのため、図５（Ａ）の４個の中継チップ５０Ｂ−１〜５０Ｂ−４が同じ方向を向いていても、図４の中継チップ５０Ａ−１〜５０Ａ−４と同じ機能を持つことが可能である。これらの中継チップ５０Ｂ−１〜５０Ｂ−４は、図１と同様に、ワイヤ６１，６２によって半導体チップ４０のボンディングパッド４１及びリードフレーム３０のボンディングパッド３３に接続されている。
【０１０２】
その他の構成と、動作は、図１及び図４とほぼ同様である。
【０１０３】
（製造方法）
【０１０４】
４個の中継チップ５０Ｂ−１〜５０Ｂ−４を用いて、第２の実施形態と同様に製造される。
【０１０５】
（効果等）
【０１０６】
この第３の実施形態では、複数個の中継チップ５０Ｂ−１〜５０Ｂ−４を用い、パッド配置をほぼ直角方向に変換しているので、第１、第２の実施形態の（ａ）〜（ｊ）の効果等とほぼ同様の効果等がある。更に、次の（ｋ）、（ｌ）のような効果等もある。
【０１０７】
（ｋ） 第２の実施形態の図４では、中継チップ５０Ａ−１〜５０Ａ−４を回転して実装する必要があったのに対し、本実施形態の図５では、各中継チップ５０Ｂ−１〜５０Ｂ−４を回転する必要がない。これにより、マウント工程が簡単になる。
【０１０８】
（ｌ） パッド配置の変換方向が３６０°可能になるので、ワイヤボンディング方向の自由度がより大きくなり、種々のパッド配置のパッケージに対応可能になる。
【０１０９】
［第４の実施形態］
【０１１０】
（構成等）
【０１１１】
図６（Ａ）〜（Ｃ）は、本発明の第４の実施形態を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図（Ａ）は表面から見て一部を省略した平面図、同図（Ｂ）は裏面から見て一部を省略した底面図、及び同図（Ｃ）は一部を省略した縦断面図である。又、図７は、図６（Ｂ）の拡大平面図である。これらの図面において、第１〜第３の実施形態を示す図１〜図５中の要素と共通の要素には共通の符号が付されている。
【０１１２】
このマルチチップパッケージ形態の半導体装置では、図１のリードフレーム３０を用い、このダイパッド３１の表面と裏面に、平面がほぼ矩形の同一構成の第１、第２の半導体チップ４０Ａ−１，４０Ａ−２をそれぞれ固着すると共に、その第１、第２の半導体チップ４０Ａ−１，４０Ａ−２のいずれか一方（例えば、裏側の第２の半導体チップ４０Ａ−２）の表面の外縁の内側に収まるように、接着材４５によって、平面がほぼ矩形の中継チップ５０Ｃを固着している。
【０１１３】
各半導体チップ４０Ａ−１，４０Ａ−２の表面の左辺及び右辺の近傍には、複数個のボンディングパッド４１（表面から見て、左側の第１のボンディングパッド４１−１１，４１−１２，・・・、右側の第１のボンディングパッド４１−２１，４１−２２，・・・、裏面側の第２のボンディングパッド４１−１１，・・・は上下左右が反転している。）が配設されている。
【０１１４】
裏面側の半導体チップ４０Ａ−２のほぼ中央に固着された中継チップ５０Ｃは、例えば、図３に示すような多層配線構造をしており、この表面の左辺及び右辺の近傍に、複数個の第３、第４のボンディングパッド５１（左側のボンディングパッド５１−１１，５１−１２，・・・，５１−１Ｊ，・・・、右側のボンディングパッド５１−２１，５１−２２，・・・，５１−２ｉのうち、半導体チップ４０Ａ−２のボンディングパッド４１に接続されるものが第３のボンディングパッド、リード３２のボンディングパッド３３に接続されるものが第４のボンディングパッド）が配設されている。左側のボンディングパッド５１−１１，５１−１２，・・・，５１−１Ｊ，・・・と、右側のボンディングパッド５１−２１，５１−２２，・・・，５１−２ｉとは、多層配線構造の配線パターン５２Ｃにより、配線状態が上下左右反転するように相互に接続されている。
【０１１５】
これらの複数個のボンディングパッド５１は、複数本の第１のワイヤ６１により、半導体チップ４０Ａ−２の複数個の第２のボンディングパッド４１に接続されると共に、複数本の第２のワイヤ６２−１，６２−２により、リードフレーム３０側の複数個のボンディングパッド３３に接続されている。
【０１１６】
例えば、リードフレーム３０側のボンディングパッド３３−１１は、第２のワイヤ６２−１によって表面側の第１の半導体チップ４０Ａ−１の第１のボンディングパッド４１−１１に接続されると共に、第２のワイヤ６２−２によって裏面側の中継チップ５０Ｃの第４のボンディングパッド５１−２ｉに接続されている。ボンディングパッド５１−２ｉは、配線パターン５２Ｃによって対向するボンディングパッド５１−１ｊに接続され、このボンディングパッド５１−１ｊのうちの第３のボンディングパッドが、第１のワイヤ６１によって裏面側の第２の半導体チップ４０Ａ−２１の第２のボインディングパット４１−１１に接続されている。これにより、リードフレーム３０側のボンディングパッド３３−１１は、表面側の半導体チップ４０Ａ−１のボンディングパッド４１−１１に接続されると共に、裏面側の半導体チップ４０Ａ−２１のボンディングパッド４１−１１に接続されることになる。
【０１１７】
これらの半導体チップ４０Ａ−１，４０Ａ−２、中継チップ５０Ｃ、及びワイヤ６１，６２−１，６２−２等は、図１と同様に、樹脂部材７０により樹脂封止されている。その他の構成と、動作は、図１とほぼ同様である。
【０１１８】
（製造方法）
【０１１９】
図１の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド３１の表面に半導体チップ４０Ａ−１を固着すると共に、これと同一構成の半導体チップ４０Ａ−２をダイパッド３１の裏面に固着する。マウント工程において、中継チップ５０Ｃを接着材４５で、半導体チップ４０Ａ−２の表面の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、表面側の半導体チップ４０Ａ−１のボンディングパッド４１を、ワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３に接続する。
【０１２０】
更に、中継チップ５０Ｃのボンディングパッド５１を、ワイヤ６１によって裏面側の半導体チップ４０Ａ−２のボンディングパッド５１に接続すると共に、ワイヤ６２−２によってリードフレーム３０側のボンディングパッド３３に接続する。その後、封止工程において、半導体チップ４０Ａ−１，４０Ａ−２、中継チップ５０Ｃ、及びワイヤ６１，６２−１，６２−２等を樹脂部材７０で樹脂封止し、その他、図１とほぼ同様の処理を行えば、図６の半導体装置の製造が終了する。
【０１２１】
（効果等）
【０１２２】
この第４の実施形態では、第１の実施形態の（ｂ）〜（ｅ）の効果等とほぼ同様の効果等がある上に、更に、次の（１）〜（３）のような効果等もある。
【０１２３】
（１） 同一構成の２個の半導体チップ４０Ａ−１，４０Ａ−２を用い、中継チップ５０Ｃにより、一方の半導体チップ４０Ａ−２のパッド配置の方向を、他方の半導体チップ４０Ａ−１のパッド配置の方向に変換しているので、従来必要であったミラーチップを用いなくても、マルチチップパッケージ形態の半導体装置を容易に製造できる。このため、従来必要であった、ミラーチップの開発期間や作成期間を削減でき、又、従来のように余分なミラーチップの在庫をもつ必要もない。
【０１２４】
（２） 中継チップ５０Ｃは、裏面側に代えて、表面側の半導体チップ４０Ａ−１上に固着しても、実施形態と同様の作用、効果が得られる。
【０１２５】
（３） 中継チップ５０Ｃの配線パターン５２Ｃは、パッド配置の変換方向等に対応して種々の形態に変更できる。
【０１２６】
［第５の実施形態］
【０１２７】
（構成等）
【０１２８】
図８（Ａ）〜（Ｃ）は、本発明の第５の実施形態を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図（Ａ）は表面から見て一部を省略した平面図、同図（Ｂ）は裏面から見て一部を省略した底面図、及び同図（Ｃ）は一部を省略した縦断面図である。又、図９（Ａ）、（Ｂ）は、図８（Ａ）、（Ｂ）の拡大平面図である。これらの図面おいて、第１及び第４の実施形態を示す図１及び図６中の要素と共通の要素には共通の符号が付されている。
【０１２９】
このマルチチップパッケージ形態の半導体装置では、図１のリードフレーム３０を用い、このダイパッド３１の表面と裏面に、図１の半導体チップ４０と同一構成の第１、第２の半導体チップ４０−１，４１−２をそれぞれ固着し、更に、表面側半導体チップ４０−１の表面の外縁の内側に収まるように、図１と同一の接着材４５−１によって、図１と同一の第１の中継部材である中継チップ５０を固着すると共に、裏面側半導体チップ４０−２の表面の外縁の内側に収まるように、図１と同一の接着材４５−２によって、図１の中継チップ５０と異なる多層配線構造の第２の中継部材である中継チップ５０Ｄを固着している。
【０１３０】
裏面側の半導体チップ４０−２の表面に固着された中継チップ５０Ｄは、例えば、図３に示すような多層配線構造をしており、表面側の中継チップ５０と同様に、この表面の４辺の近傍に複数個の第５、第６のボンディングパッド５１（上側の第５のボンディングパッド５１−１１，５１−１２，・・・、下側の第５のボンディングパッド５１−２１，５１−２２，・・・、左側の第６のボンディングパッド５１−３１，５１−３２，・・・、右側の第６のボンディングパッド５１−４１，５１−４２，・・・）が配設されている。これらの複数個のボンディングパッド５１は、第２の配線である多層配線構造の配線パターン５２Ｄにより、配線状態が表面側の中継チップ５０の第１の配線である配線パターン５２に対して上下左右が反転するように相互に接続されている。
【０１３１】
即ち、裏面側の中継チップ５０Ｄにおいて、上側の第５のボンディングパッド５１−１１，５１−１２，・・・の左半分が、右半分側に接続され、下側の第６のボンディングパッド５１−２１，５１−２２，・・・の左半分が、右半分側に接続され、左側の第６のボンディングパッド５１−３１，５１−３２，・・・が、右側の第６のボンディングパッド５１−４１，５１−４２，・・・に接続されている。
【０１３２】
そして、表面側の中継チップ５０の複数個の第３、第４のボンディングパッド５１において、上側の第３のボンディングパッド５１−１１，５１−１２，・・・が、複数本の第１のワイヤ６１−１によって半導体チップ４０−１の上側の第１のボンディングパッド４１−１１，４１−１２，・・・に接続され、下側の第３のボンディングパッド５１−２１，５１−２２，・・・が、複数本の第１のワイヤ６１−１によって半導体チップ４０−１の下側の第１のボンディングパッド４１−２１，４１−２２，・・・に接続されている。更に、左側の第４のボンディングパッド５１−３１，５１−１２，・・・が、複数本の第２のワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３−１１，３３−１２，・・・に接続され、右側の第４のボンディングパッド５１−４１，５１−１２，・・・が、複数本の第２のワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３−２１，３３−２２，・・・に接続されている。
【０１３３】
又、裏面側の中継チップ５０Ｄの複数個の第５、第６のボンディングパッド５１において、上側の第５のボンディングパッド５１−１１，５１−１２，・・・が、複数本の第３のワイヤ６１−２によって半導体チップ４０−２の上側の第２のボンディングパッド・・・，４１−２２，４１−２１に接続され、下側の第５のボンディングパッド５１−２１，５１−２２，・・・が、複数本の第３のワイヤ６１−２によって半導体チップ４０−２の下側の第５のボンディングパッド・・・，４１−１２，４１−１１に接続されている。更に、左側の第６のボンディングパッド５１−３１，５３−１２，・・・が、複数本の第４のワイヤ６２−２によってリードフレーム３０側のボンディングパッド・・・３３−２２，３３−２１に接続され、右側の第６のボンディングパッド５１−４１，５４−４２，・・・が、複数本の第４のワイヤ６２−２によってリードフレーム３０側のボンディングパッド・・・，３３−１２，３３−１１に接続されている。
【０１３４】
そのため、例えば、リードフレーム３０側のボンディングパッド３３−１１は、表面側の半導体チップ４０−１のボンディングパッド４１−１１に接続されると共に、裏面側の半導体チップ４０−２のボンディングパッド４１−１１に接続されることになる。
【０１３５】
これらの半導体チップ４０−１，４０−２、中継チップ５０，５０Ｄ、及びワイヤ６１−１，６１−２，６２−１，６２−２等は、図１と同様に、樹脂部材７０により樹脂封止されている。その他の構成と、動作は、図１とほぼ同様である。
【０１３６】
（製造方法）
【０１３７】
図６の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド３１の表面に半導体チップ４０−１を固着すると共に、これと同一構成の半導体チップ４０−２をダイパッド３１の裏面に固着する。マウント工程において、中継チップ５０を接着材４５−１で、半導体チップ４０−１の表面の外縁の内側に収まるように固着すると共に、中継チップ５０Ｄを接着材４５−２で、半導体チップ４０−２の表面の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、表面側の半導体チップ４０−１のボンディングパッド４１を、ワイヤ６１−１によって中継チップ５０のボンディングパッド５１に接続し、このボンディングパッド５１を、ワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３に接続する。
【０１３８】
更に、裏面側の半導体チップ４０−２のボンディングパッド４１を、ワイヤ６１−２によって中継チップ５０Ｄのボンディングパッド５１に接続し、このボンディングパッド５１を、ワイヤ６２−２によってリードフレーム３０側のボンディグパッド３３に接続する。
【０１３９】
その後、封止工程において、半導体チップ４０−１，４０−２、中継チップ５０，５０Ｄ、及びワイヤ６１−１，６１−２，６２−１，６２−２等を樹脂部材７０で樹脂封止し、その他、図６とほぼ同様の処理を行えば、図８の半導体装置の製造が終了する。
【０１４０】
（効果等）
【０１４１】
この第５の実施形態では、第１の実施形態の（ａ）〜（ｅ）の効果等とほぼ同様に、従来の図１３のような半導体チップ２０Ｂを作成する必要がない等の効果等がある。更に、第４の実施形態の（１）、（３）の効果等とほぼ同様に、ミラーチップを作成する必要がない等の効果等がある。
【０１４２】
［第６の実施形態］
【０１４３】
（構成等）
【０１４４】
図１０（Ａ）〜（Ｃ）は、本発明の第６の実施形態を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図（Ａ）は表面から見て一部を省略した平面図、同図（Ｂ）は裏面から見て一部を省略した底面図、及び同図（Ｃ）は一部を省略した縦断面図である。又、図１１（Ａ）、（Ｂ）は、図１０（Ａ）、（Ｂ）の拡大平面図である。これらの図面において、第１及び第５の実施形態を示す図１及び図８中の要素と共通の要素には共通の符号が付されている。
【０１４５】
このマルチチップパッケージ形態の半導体装置では、図１のリードフレーム３０のダイパッド３１の表面と裏面に、図８と同様に同一構成の第１、第２の半導体チップ４０−１，４０−２をそれぞれ固着し、更に、表面側と裏面側の半導体チップ４０−１，４０−２のそれぞれの表面の外縁の内側に収まるように、図８と同様の接着材４５−１，４５−２によって、図８と異なる同一構成のほぼ矩形の第１、第２の中継部材である中継チップ５０Ｅ−１，５０Ｅ−２をそれぞれ固着している。
【０１４６】
表面側と裏面側の各中継チップ５０Ｅ−１，５０Ｅ−２は、例えば、図３に示すような多層配線構造をしており、この表面の４辺の近傍に複数個のボンディングパッド５１（上側の第３、第５のボンディングパッド５１−１１，５１−１２，・・・、これに対向する下側の第３、第５のボンディングパッド５１−２１，５１−２２，・・・、左側の第４、第６のボンディングパッド５１−３１，５１−３２，・・・、これに対向する右側の第４、第６のボンディングパッド５１−４１，５１−４２，・・・）が配設されている。これらの各複数個のボンディングパッド５１は、第１、第２の配線である多層配線構造の表面側と裏面側の各配線パターン５２Ｅ−１，５２Ｅ−２により、それぞれ相互に接続されている。
【０１４７】
即ち、各中継チップ５０Ｅ−１，５０Ｅ−２において、上側のボンディングパッド５１−１１，５１−１２，・・・の左半分中の複数個は、右半分中の複数個、及び左側のボンディングパッド５１−３１，５１−３２，・・・の上半分中の複数個にそれぞれ接続されている。上側のボンディングパッド５１−１１，５１−１２，・・・の右半分中の複数個は、左半分中の複数個、左側のボンディングパッド５１−３１，５１−３２，・・・の上半分中の複数個、及び右側のボンディングパッド５１−４１，５１−４２，・・・の上半分中の複数個にそれぞれ接続されている。
【０１４８】
下側のボンディングパッド５１−２１，５１−２２，・・・の左半分中の複数個は、右半分中の複数個、及び左側のボンディングパッド５１−３１，５１−３２，・・・の下半分中の複数個にそれぞれ接続されている。下側のボンディングパッド５１−１１，５１−１２，・・・の右半分中の複数個は、左半分中の複数個、左側のボンディングパッド５１−３１，５１−３２，・・・の下半分中の複数個、及び右側のボンディングパッド５１−４１，５１−４２，・・・の下半分中の複数個にそれぞれ接続されている。
【０１４９】
そして、表面側の中継チップ５０Ｅ−１の複数個のボンディングパッド５１において、上側の第３のボンディングパッド５１−１１，５１−１２，・・・が、複数本の第１のワイヤ６１−１によって半導体チップ４０−１の上側の第１のボンディングパッド４１−１１，４１−１２，・・・に接続され、下側の第３のボンディングパッド５１−２１，５１−２２，・・・が、複数本の第１のワイヤ６１−１によって半導体チップ４０−１の下側の第１のボンディングパッド４１−２１，４１−２２，・・・に接続されている。更に、左側の第４のボンディングパッド５１−３１，５３−１２，・・・が複数本の第２のワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３−１１，３３−１２，・・・に接続され、右側の第４のボンディングパッド５１−４１，５４−４２，・・・が、複数本の第２のワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３−２１，３３−２２，・・・に接続されている。
【０１５０】
又、裏面側の中継チップ５０Ｅ−２の複数個のボンディングパッド５１において、上側の第５のボンディングパッド５１−１１，５１−１２，・・・が、複数本の第３のワイヤ６１−２によって半導体チップ４０−２の上側の第２のボンディングパッド・・・，４１−２２，４１−２１に接続され、下側の第５のボンディングパッド５１−２１，５１−２２，・・・が、複数本の第３のワイヤ６１−２によって半導体チップ４０−２の下側の第２のボンディングパッド・・・，４１−１２，４１−１１に接続されている。更に、左側の第６のボンディングパッド５１−３１，５１−１２，・・・が、複数本の第４のワイヤ６２−２によってリードフレーム３０側のボンディングパッド・・・，３３−２２，３３−２１に接続され、右側の第６のボンディングパッド５１−４１，５４−１２，・・・が、複数本の第４のワイヤ６２−２によってリードフレーム３０側のボンディングパッド・・・，３３−１２，３３−１１に接続されている。
【０１５１】
そのため、例えば、リードフレーム３０側のボンディングパッド３３−１１は、表面側の半導体チップ４０−１のボンディングパッド４１−１１に接続されると共に、裏面側の半導体チップ４０−２のボンディングパッド４１−１１に接続されることになる。
【０１５２】
これらの半導体チップ４０−１，４０−２、中継チップ５０Ｅ−１，５０Ｅ−２、及びワイヤ６１−１，６１−２，６２−１，６２−２等は、図１及び図８と同様に、樹脂部材７０により樹脂封止されている。その他の構成と、動作は、図１及び図８とほぼ同様である。
【０１５３】
（製造方法）
【０１５４】
図８の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド３１の表面に半導体チップ４０−１を固着すると共に、これと同一構成の半導体チップ４０−２をダイパッド３１の裏面に固着する。マウント工程において、中継チップ５０Ｅ−１を接着材４５−１で、半導体チップ４０−１の表面の外縁の内側に収まるように固着すると共に、その中継チップ５０Ｅ−１と同一構成の中継チップ５０Ｅ−２を接着材４５−２で、半導体チップ４０−２の表面の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、表面側の半導体チップ４０−１のボンディングパッド４１の複数個を、ワイヤ６１−１によって中継チップ５０Ｅ−１のボンディングパッド５１の複数個に接続し、このボンディングパッド５１の他の複数個を、ワイヤ６２−１によってリードフレーム３０側のボンディングパッド３３に接続する。
【０１５５】
更に、裏面側の半導体チップ４０−２のボンディングパッド４１の複数個を、ワイヤ６１−２によって中継チップ５０Ｅ−２のボンディングパッド５１の複数個に接続し、このボンディングパッド５１の他の複数個を、ワイヤ６２−２によってリードフレーム３０側のボンディングパッド３３に接続する。
【０１５６】
その後、封止工程において、半導体チップ４０−１，４０−２、中継チップ５０Ｅ−１，５０Ｅ−２、及びワイヤ６１−１，６１−２，６２−１，６２−２等を樹脂部材で樹脂封止し、その他、図８とほぼ同様の処理を行えば、図１０の半導体装置の製造が終了する。
【０１５７】
（効果等）
【０１５８】
この第６の実施形態では、次の（Ａ）〜（Ｄ）のような効果等がある。
【０１５９】
（Ａ） 第１の実施形態の（ａ）〜（ｅ）の効果等とほぼ同様に、従来の図１３のような半導体チップ２０Ｂを作成する必要がない等の効果等がある。
【０１６０】
（Ｂ） 第４の実施形態の（１）、（３）の効果等とほぼ同様に、ミラーチップを作成する必要がない等の効果等がある。
【０１６１】
（Ｃ） 各中継チップ５０Ｅ−１，５０Ｅ−２の第４、第６のボンディングパッド５１−３１，・・・，５１−４１，・・・を表裏で使い分けることが可能な構成にしたので、１種類の中継チップ５０Ｅ−１，５０Ｅ−２でマルチチップパッケージ形態の半導体装置の製造が可能になる。しかも、従来の半導体装置の主要部分をそのまま使用することができるので、検証のためのプロービング等を行うときに、新たな周辺機器が必要でなく、コストを大幅に削減できる。
【０１６２】
（Ｄ） リードフレーム３０用ボンディングパッド３３と、ワイヤ６２−１，６２−２で繋げる中継チップ５０Ｅ−１，５０Ｅ−２用のボンディングパッド５１とを、使い分けることによって表裏を区別しているが、これは半導体チップ４０−１，４０−２用のボンディングパッド４１と、ワイヤ６１−１，６１−２で繋げる中継チップ５０Ｅ−１，５０Ｅ−２用のボンディングパッド５１とを、使い分けることによって表裏を区別するようにしても良い。
【０１６３】
［利用形態］
【０１６４】
本発明は、上記実施形態に限定されず、種々の変形や利用形態が可能である。この変形や利用形態としては、例えば、次の（ｉ）〜（ｉｉｉ）のようなものがある。
【０１６５】
（ｉ） 実施形態では、ＳＯＰ型のパッケージについて説明したが、リードフレーム３０のアウターリード部分の引き出し形状を変えることにより、ＱＦＰ等の他のパッケージ形状にすることも可能である。又、樹脂封止型パッケージ以外に、中空パッケージ等の他のパッケージを用いても良い。
【０１６６】
（ ii ） 半導体チップ搭載用の基板として、リードフレーム３０のダイパッド３１を用いた例を説明したが、配線基板、半導体基板、ガラスエポキシ基板等の他の基板を用いても良い。
【０１６７】
（ iii ） 図示のパッド配置や中継チップの配線パターンは一例であって、パッド配置の変換方向等に対応して種々の形態に変更できる。又、製造方法や製造材料は、任意に変更可能である。
【０１６８】
【発明の効果】
【０１６９】
本願発明によれば、半導体チップ上に中継チップを積層し、この中継チップを用いてリードに接続できるようにパッド配置を変換しているので、リードの配置形態に対応させるために、半導体チップ側のパッド配置を変更する必要がなく、種々の配置形態のリードにワイヤボンディングできる。しかも、中継チップはボンディングパッド及び配線のみで構成できるため、パッド配置を変更した半導体チップを作成する場合よりも、再設計や動作の検証に必要な費用、あるいは開発費用等を削減可能である。更に、中継チップは半導体チップ上に積層するので、横方向の面積の増加を抑え、小型化を図ることができる。その上、半導体チップの外縁の内側に収まるように、中継チップを固着しているので、この中継チップを所定位置に強固に固定でき、中継チップ搭載時やワイヤボンディング時に加わる力により、中継チップが所定の搭載位置からずれることがなく、中継チップ搭載及びワイヤボンディングを簡単かつ的確に行うことができる。
特に、半導体チップと中継チップをシリコン基板を用いて構成したので、ほぼ同じ条件下でそれらに対するワイヤボンディングを行うことが可能になり、中継チップに形成された第２、第３のボンディングパッドに第１、第２のワイヤを好適にボンディングすることができる。又、中継チップの配線は、パッド配置の変換方向等に対応して種々の形態に変更できるが、配線状態が複雑になって配線相互間でショートする等の不都合が生じる場合には、この配線を多層配線構造にすれば良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体装置の概略の構成図である。
【図２】図１の製造方法の一例を示す図である。
【図３】多層配線構造の一例を示す概略の拡大断面図である。
【図４】本発明の第２の実施形態を示す半導体装置の一部を省略した概略の平面図である。
【図５】本発明の第３の実施形態を示す半導体装置の概略の構成図である。
【図６】本発明の第４の実施形態を示す半導体装置の概略の構成図である。
【図７】図６（Ｂ）の拡大平面図である。
【図８】本発明の第５の実施形態を示す半導体装置の概略の構成図である。
【図９】図８（Ａ）、（Ｂ）の拡大平面図である。
【図１０】本発明の第６の実施形態を示す半導体装置の概略の構成図である。
【図１１】図１０（Ａ）、（Ｂ）の拡大平面図である。
【図１２】 従来の半導体装置の概略の構成図である。
【図１３】 従来の半導体装置の概略の構成図である。
【図１４】 従来の半導体装置の概略の構成図である。
【符号の説明】
３０ リードフレーム
３１ ダイパッド
３２ リード
３３，４１，５１ ボンディングパッド
４０，４０−１，４０−２，４０Ａ−１〜４０Ａ−４ 半導体チップ
４５，４５−１，４５−２ 接着材
５０，５０Ａ−１〜５０Ａ−４，５０Ｂ−１〜５０Ｂ−４，５０Ｃ，５０Ｄ，
５０Ｅ−１，５０Ｅ−２ 中継チップ
５２，５２Ｂ，５２Ｃ，５２Ｄ，５２Ｅ−１，５２Ｅ−２ 配線パターン
６１，６１−１，６１−２，６２，６２−１，６２−２ ワイヤ
Claims (8)
- 半導体チップ搭載用の基板と、
前記基板の周辺に、前記基板と所定距離離れて配置された複数のリードと、
前記基板上に搭載され、第１のボンディングパッドが複数配置されたシリコン基板を用いてなる半導体チップと、
第２のボンディングパッドと、第３のボンディングパッドと、該第２のボンディングパッドと該第３のボンディングパッドとを電気的に接続する配線とを複数有し、前記第１のボンディングパッドを露出するように前記半導体チップ上に形成された中継部材と、
前記第１のボンディングパッドと前記第２のボンディングパッドとを電気的に接続する複数の第１のワイヤと、
前記リードと前記第３のボンディングパッドとを電気的に接続する複数の第２のワイヤとを備え、
前記中継部材は、前記半導体チップよりも小さく、且つ、前記半導体チップの上面の外縁よりも内側に収まるように配置され、
前記中継部材には、シリコン基板と該シリコン基板上に形成された前記配線と前記配線を覆うように該シリコン基板上に形成された絶縁膜と該絶縁膜上に形成された前記第２のボンディングパッドおよび前記第３のボンディングパッドとから構成される中継チップが用いられることを特徴とする半導体装置。 - 前記中継部材は、複数の前記中継チップにより構成されていることを特徴とする請求項１記載の半導体装置。
- 前記複数の中継チップは、それぞれ同一の構成であることを特徴とする請求項２記載の半導体装置。
- 半導体チップ搭載用の基板と、
前記基板の周辺に、前記基板と所定距離離れて配置された複数のリードと、
前記基板の上面に搭載され、前記第１のボンディングパッドが複数配置されたシリコン基板を用いてなる第１の半導体チップと、
前記基板の下面に搭載され、第２のボンディングパッドが複数配置されたシリコン基板を用いてなる第２の半導体チップと、
前記複数の第１のボンディングパッド又は前記複数の第２のボンディングパッドに対応する位置に配設された複数の第３のボンディングパッドと、前記複数のリードに対応する位置に配設された複数の第４のボンディングパッドと、前記複数の第３のボンディングパッドと前記複数の第４のボンディングパッドとを電気的に接続する複数の配線とを有し、前記第１又は第２のボンディングパッドを露出するように前記第１又は第２の半導体チップ上に形成された中継部材と、
前記第１又は第２のボンディングパッドと前記第３のボンディングパッドとを電気的に接続する複数の第１のワイヤと、
前記リードと前記第４のボンディングパッドとを電気的に接続する複数の第２のワイヤとを備え、
前記中継部材は、前記第１又は第２の半導体チップよりも小さく、且つ、前記第１又は第２の半導体チップの上面の外縁よりも内側に収まるように配置され、
前記中継部材には、シリコン基板と該シリコン基板上に形成された前記配線と前記配線を覆うように該シリコン基板上に形成された絶縁膜と該絶縁膜上に形成された前記第３のボンディングパッドおよび前記第４のボンディングパッドとから構成される中継チップが用いられることを特徴とする半導体装置。 - 前記第２の半導体チップは、前記第１の半導体チップと同一の構成であることを特徴とする請求項４記載の半導体装置。
- 前記半導体チップ搭載用の基板は、リードフレームのダイパッドであることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
- 請求項１〜３のいずれか１項に記載の半導体装置の製造方法であって、
前記半導体チップを前記基板上に固着するチップボンディング工程と、
前記中継部材を、前記半導体チップにおける上面の外縁の内側に収まるように固着するマウント工程と、
前記第１のボンディングパッドと前記第２のボンディングパッドとを前記第１のワイヤで接続すると共に、前記リードと前記第３のボンディングパッドとを前記第２のワイヤで接続するワイヤボンディング工程と、
前記基板、前記半導体チップ、前記中継部材、及び前記第１、第２のワイヤをパッケージ内に封止する封止工程と、
を行うことを特徴とする半導体装置の製造方法。 - 請求項４または５のいずれか１項に記載の半導体装置の製造方法であって、
前記第１の半導体チップを前記基板の上面に固着すると共に、前記第２の半導体チップを前記基板の下面に固着するチップボンディング工程と、
前記中継部材を、前記第１又は前記第２の半導体チップにおける上面の内側に収まるように固着するマウント工程と、
前記第１又は第２のボンディングパッドと前記第３のボンディングパッドとを前記第１のワイヤで接続すると共に、前記リードと前記第４のボンディングパッドとを前記第２のワイヤで接続するワイヤボンディング工程と、
前記基板、前記第１、第２の半導体チップ、前記中継部材、及び前記第１、第２のワイヤをパッケージ内に封止する封止工程と、
を行うことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214615A JP3590039B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置及びその製造方法 |
| US10/347,357 US6836010B2 (en) | 2002-07-24 | 2003-01-21 | Semiconductor device include relay chip connecting semiconductor chip pads to external pads |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214615A JP3590039B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003425386A Division JP3994084B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004056023A JP2004056023A (ja) | 2004-02-19 |
| JP3590039B2 true JP3590039B2 (ja) | 2004-11-17 |
Family
ID=30767889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002214615A Expired - Lifetime JP3590039B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6836010B2 (ja) |
| JP (1) | JP3590039B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7763063B2 (en) * | 2003-09-03 | 2010-07-27 | Bolton Medical, Inc. | Self-aligning stent graft delivery system, kit, and method |
| JP3880572B2 (ja) * | 2003-10-31 | 2007-02-14 | 沖電気工業株式会社 | 半導体チップ及び半導体装置 |
| TWI262564B (en) * | 2005-04-29 | 2006-09-21 | Holtek Semiconductor Inc | Multi-functional chip construction |
| US7190604B2 (en) * | 2005-06-27 | 2007-03-13 | Lyontek Inc. | Capacity dividable memory IC |
| JP4703300B2 (ja) | 2005-07-20 | 2011-06-15 | 富士通セミコンダクター株式会社 | 中継基板及び当該中継基板を備えた半導体装置 |
| US7571647B2 (en) | 2005-08-30 | 2009-08-11 | Oki Semiconductor Co., Ltd. | Package structure for an acceleration sensor |
| JP4750586B2 (ja) * | 2006-02-28 | 2011-08-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置および電子装置並びにその製造方法 |
| US7732930B2 (en) | 2006-09-06 | 2010-06-08 | Kabushiki Kaisha Toshiba | Semiconductor device, relay chip, and method for producing relay chip |
| US7560304B2 (en) * | 2006-12-28 | 2009-07-14 | Sandisk Corporation | Method of making a semiconductor device having multiple die redistribution layer |
| WO2008083133A2 (en) * | 2006-12-28 | 2008-07-10 | Sandisk Corporation | Semiconductor device having multiple die redistribution layer |
| US7791191B2 (en) * | 2006-12-28 | 2010-09-07 | Sandisk Corporation | Semiconductor device having multiple die redistribution layer |
| JP4658988B2 (ja) * | 2007-03-30 | 2011-03-23 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP4658987B2 (ja) * | 2007-03-30 | 2011-03-23 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| US8076183B2 (en) * | 2009-10-27 | 2011-12-13 | Alpha And Omega Semiconductor, Inc. | Method of attaching an interconnection plate to a semiconductor die within a leadframe package |
| JP5747737B2 (ja) * | 2011-08-26 | 2015-07-15 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| KR101924388B1 (ko) | 2011-12-30 | 2018-12-04 | 삼성전자주식회사 | 재배선 구조를 갖는 반도체 패키지 |
| US20150187728A1 (en) * | 2013-12-27 | 2015-07-02 | Kesvakumar V.C. Muniandy | Emiconductor device with die top power connections |
| US20160035665A1 (en) * | 2014-08-04 | 2016-02-04 | Infineon Technologies Ag | Circuit arrangement and method for manufacturing the same |
| US10262926B2 (en) * | 2016-10-05 | 2019-04-16 | Nexperia B.V. | Reversible semiconductor die |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3165696A (en) * | 1961-03-17 | 1965-01-12 | Bell Telephone Labor Inc | Collector voltage control circuit for traveling wave tube employed in a radio repeater |
| US3644778A (en) * | 1969-10-23 | 1972-02-22 | Gen Electric | Reflex depressed collector |
| US4118671A (en) * | 1977-02-15 | 1978-10-03 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Traveling wave tube circuit |
| US4219578A (en) * | 1978-09-08 | 1980-08-26 | Kepros-Ganes Company | Method for preventing buckle of beer-can tops during pasteurization |
| US4296354A (en) * | 1979-11-28 | 1981-10-20 | Varian Associates, Inc. | Traveling wave tube with frequency variable sever length |
| FR2625836B1 (fr) * | 1988-01-13 | 1996-01-26 | Thomson Csf | Collecteur d'electrons pour tube electronique |
| JPH0513490A (ja) | 1991-07-02 | 1993-01-22 | Nec Corp | 樹脂封止型半導体装置 |
| JPH05121634A (ja) | 1991-10-30 | 1993-05-18 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JPH07101596B2 (ja) * | 1992-12-09 | 1995-11-01 | 株式会社宇宙通信基礎技術研究所 | 進行波管増幅器 |
| JP3248117B2 (ja) | 1993-06-07 | 2002-01-21 | 沖電気工業株式会社 | 半導体装置 |
| US5834971A (en) * | 1995-11-08 | 1998-11-10 | Hughes Electronics | RF amplifier including traveling wave tube with sequential stages |
| KR0179924B1 (ko) * | 1996-06-14 | 1999-03-20 | 문정환 | 버텀리드 반도체 패키지 |
| US5989939A (en) * | 1996-12-13 | 1999-11-23 | Tessera, Inc. | Process of manufacturing compliant wirebond packages |
| US5814881A (en) * | 1996-12-20 | 1998-09-29 | Lsi Logic Corporation | Stacked integrated chip package and method of making same |
| US5815372A (en) * | 1997-03-25 | 1998-09-29 | Intel Corporation | Packaging multiple dies on a ball grid array substrate |
| JP2954145B2 (ja) | 1997-03-26 | 1999-09-27 | 松下電子工業株式会社 | 半導体装置及び配線体 |
| JP3545200B2 (ja) | 1997-04-17 | 2004-07-21 | シャープ株式会社 | 半導体装置 |
| JPH11220091A (ja) | 1998-02-02 | 1999-08-10 | Toshiba Microelectronics Corp | 半導体装置 |
| US6677665B2 (en) * | 1999-01-18 | 2004-01-13 | Siliconware Precision Industries Co., Ltd. | Dual-die integrated circuit package |
| JP3576030B2 (ja) * | 1999-03-26 | 2004-10-13 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US6118176A (en) * | 1999-04-26 | 2000-09-12 | Advanced Semiconductor Engineering, Inc. | Stacked chip assembly utilizing a lead frame |
| JP2000332194A (ja) | 1999-05-20 | 2000-11-30 | Nec Ic Microcomput Syst Ltd | マルチチップパッケージ |
| JP2001007277A (ja) | 1999-06-17 | 2001-01-12 | Mitsubishi Electric Corp | マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法 |
| JP2001127246A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
| US6285254B1 (en) * | 2000-01-14 | 2001-09-04 | Teledyne Technologies Incorporated | System and method for linearizing vacuum electronic amplification |
| US6262536B1 (en) * | 2000-02-18 | 2001-07-17 | Litton Systems, Inc. | Crowbar circuit for linear beam device having multi-stage depressed collector |
| US6232721B1 (en) * | 2000-06-19 | 2001-05-15 | Harris Corporation | Inductive output tube (IOT) amplifier system |
| US6356023B1 (en) * | 2000-07-07 | 2002-03-12 | Ampwave Tech, Llc | Traveling wave tube amplifier with reduced sever |
| KR100411206B1 (ko) * | 2001-02-19 | 2003-12-18 | 삼성전자주식회사 | 반도체 패키지 |
| US6667873B2 (en) * | 2001-03-27 | 2003-12-23 | The United States Of America As Represented By The Secretary Of The Air Force | Adaptive manifold |
| US20020153600A1 (en) * | 2001-04-19 | 2002-10-24 | Walton Advanced Electronics Ltd | Double sided chip package |
| US6737916B2 (en) * | 2002-06-27 | 2004-05-18 | Harris Corporation | RF amplifier system having improved power supply |
| US7139526B2 (en) * | 2003-05-08 | 2006-11-21 | The Boeing Company | Variable high power amplifier with constant overall gain for a satellite communication system |
-
2002
- 2002-07-24 JP JP2002214615A patent/JP3590039B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-21 US US10/347,357 patent/US6836010B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004056023A (ja) | 2004-02-19 |
| US6836010B2 (en) | 2004-12-28 |
| US20040017003A1 (en) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3590039B2 (ja) | 半導体装置及びその製造方法 | |
| KR100592786B1 (ko) | 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법 | |
| EP0680086B1 (en) | Semiconductor device and method of producing said semiconductor device | |
| US5817530A (en) | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects | |
| US20140131854A1 (en) | Multi-chip module connection by way of bridging blocks | |
| KR20020055603A (ko) | 이중 다이 집적 회로 패키지 | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| US7973404B2 (en) | Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device | |
| JP2001156251A (ja) | 半導体装置 | |
| US20050040512A1 (en) | Circuit device | |
| US6849952B2 (en) | Semiconductor device and its manufacturing method | |
| US6617678B2 (en) | Semiconductor device | |
| JP4658987B2 (ja) | 半導体装置 | |
| KR20110123505A (ko) | 반도체 패키지 | |
| JPH0322544A (ja) | 半導体装置 | |
| JP3994084B2 (ja) | 半導体装置 | |
| JP4658988B2 (ja) | 半導体装置 | |
| JP3625714B2 (ja) | 半導体装置 | |
| KR100650769B1 (ko) | 적층형 패키지 | |
| JP2010278466A (ja) | 半導体装置 | |
| JP2004063680A (ja) | チップ上基板のチップアレイ式ボールグリッドアレイパッケージの製造方法 | |
| TWI838125B (zh) | 半導體封裝及其製造方法 | |
| KR20110107125A (ko) | 반도체 패키지 | |
| JP2001085604A (ja) | 半導体装置 | |
| JP2000260931A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3590039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |