[go: up one dir, main page]

JP3581354B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP3581354B2
JP3581354B2 JP2002089955A JP2002089955A JP3581354B2 JP 3581354 B2 JP3581354 B2 JP 3581354B2 JP 2002089955 A JP2002089955 A JP 2002089955A JP 2002089955 A JP2002089955 A JP 2002089955A JP 3581354 B2 JP3581354 B2 JP 3581354B2
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
film
gate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002089955A
Other languages
English (en)
Other versions
JP2003289139A (ja
Inventor
豪 山口
秀喜 佐竹
伸 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002089955A priority Critical patent/JP3581354B2/ja
Priority to US10/397,308 priority patent/US6930335B2/en
Publication of JP2003289139A publication Critical patent/JP2003289139A/ja
Application granted granted Critical
Publication of JP3581354B2 publication Critical patent/JP3581354B2/ja
Priority to US11/136,492 priority patent/US20050215035A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、金属酸化物やシリケートなどの高誘電率材料をゲート絶縁膜に用いたＭＩＳ型電界効果トランジスタに係わり、特にゲート側壁絶縁膜の改良をはかった電界効果トランジスタに関する。
【０００２】
【従来の技術】
ＬＳＩの高速化・高集積化は、スケーリング則に従ったＭＯＳデバイスの微細化によって進められてきた。このスケーリング則は、絶縁膜の膜厚やゲート長さ等のＭＯＳデバイスの各部分を高さ方向と横方向の寸法を同時に縮小することにより、微細化時に素子の特性を正常に保ち、また性能を上げることを可能にするものである。
【０００３】
次世代ＭＯＳトランジスタにおいては、必要とされるゲート絶縁膜容量から、ＳｉＯ２ ゲート絶縁膜として２ｎｍ以下の膜厚が要求されている。しかし、従来よりゲート絶縁膜として用いられてきたＳｉＯ２ は、この膜厚領域では直接トンネル電流が流れ始める厚さであり、リーク電流の抑制ができず、消費電力の増加等の問題を回避できない。そこで最近、次世代ＭＯＳトランジスタにおいては、ＳｉＯ２ よりも誘電率が高い材料をゲート絶縁膜に用いて、シリコン酸化膜換算の実効膜厚を２ｎｍ以下に抑えつつ、物理膜厚を稼いでリーク電流を抑えることが試みられている。
【０００４】
ＳｉＯ２ の代替絶縁膜材料として、金属酸化物及び、ＳｉＯ２ と金属酸化物からなるシリケート（珪酸塩）材料が検討されている。しかし、この種の材料を用いた場合、トランジスタ製造工程中にゲート絶縁膜中の金属元素が周辺部分に拡散し、金属汚染を引き起こすことが懸念される。特に、不純物添加の工程においてはイオンインプラを利用するため、金属酸化物中の金属が注入イオンに弾き出されて、トランジスタ外にまで汚染を引き起こす可能性が高い。なお、ここで言う汚染とは、ゲート絶縁膜から弾き出された金属元素が製造装置のチャンバ内壁に付着したり、シリコン基板の本来金属元素が入るべきでない部分に混入されることを含むものである。
【０００５】
ゲート絶縁膜にＺｒシリケートを用い、ゲート側壁に１０ｎｍのＳｉＯ２ を用いて、６０ＫｅＶでＡｓを側壁に対して４５度の角度をつけて５×１０１５ｃｍ−２の面濃度でイオンインプラした場合のＺｒ元素の飛散状況を計算した。その結果、側壁をＳｉＯ２ にした場合はＺｒ元素が１０ｎｍ程度は飛散しているのが分かり、Ｚｒ元素の飛散を防止するには少なくとも１０ｎｍ程度以上の厚さが必要と予測される。
【０００６】
よって、短チャネル効果を抑制しつつ微細化するために、シリサイド等の技術を用いて拡散層厚さを薄くしてソース／ドレイン拡散層の距離を縮めても、このゲート両側の側壁厚さの増加はトランジスタサイズ（チャネル長＋側壁（両側）＋拡散層領域）の微細化の妨げとなり、これが集積化の障害となる。さらに、距離を縮められないことは、拡散層の寄生抵抗を減少させることができないことを意味し、ＬＳＩの特性向上の障害となる。
【０００７】
【発明が解決しようとする課題】
このように従来、ゲート絶縁膜に誘電率の高い金属酸化物若しくはシリケートを用いた場合、トランジスタ製造工程中に周辺部位に金属汚染が広がる危険性が高いという問題があった。そして、この金属汚染はトランジスタの製造歩留まりの劣化やトランジスタ特性の劣化を招く要因となる。
【０００８】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、ゲート絶縁膜にシリケートなどを用いた場合においても、ゲート絶縁膜の構成元素の拡散による他部位への汚染を抑制することができ、歩留まり向上及び特性向上に寄与し得る電界効果トランジスタを提供することにある。
【０００９】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は次のような構成を採用している。
【００１０】
即ち本発明は、シリコン基板上にゲート絶縁膜を介してゲート電極を設け、ゲート絶縁膜及びゲート電極の側部に側壁絶縁膜を設けた電界効果トランジスタにおいて、側壁絶縁膜を、少なくともＡｌ，Ｏ，Ｓｉ，Ｎを含む材料で形成したことを特徴とする。
【００１１】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
（１） 側壁絶縁膜は、ゲート電極に対してセルフアラインで形成されるもので、基板面方向の厚さは３ｎｍ以上で１０ｎｍ以下であること。
（２） 側壁絶縁膜中におけるＡｌの濃度は１０ａｔ％以上で、Ｎの濃度は５ａｔ％以上であること。
（３） 側壁絶縁膜の誘電率はゲート絶縁膜の誘電率よりも低いこと。
【００１２】
（４） ゲート絶縁膜は、金属酸化物と二酸化珪素からなるシリケートであり、該シリケートを構成する金属酸化物の金属は、Ｚｒ，Ｈｆ，Ｌａ，Ｃｅ，Ｔｉ，Ｙ，Ｔａ，Ｂｉ，Ｐｒの少なくとも一つを含むこと。
（５） ゲート絶縁膜は、金属酸化物であり、該金属酸化物を構成する金属は、Ｚｒ，Ｈｆ，Ｌａ，Ｃｅ，Ｔｉ，Ｙ，Ｔａ，Ｂｉ，Ｐｒの少なくとも一つを含むこと。
（６） ゲート絶縁膜を形成する金属酸化物又はシリケートに、Ｍｇ，Ｃａ，Ｍｎの少なくとも一つの金属元素を添加すること。
【００１３】
（作用）
本発明によれば、側壁絶縁膜として通常のＳｉＯ２ にＡｌ及びＮを加えることにより、側壁絶縁膜の緻密性を向上させることができる。そして、この緻密性の向上により、シリケートなどで形成されたゲート絶縁膜からの金属元素が側壁絶縁膜中を進行する距離を短くできる。従って、ゲート絶縁膜にシリケートを用いた場合においても、ゲート絶縁膜の構成元素の拡散による他部位への汚染を抑制することができ、歩留まり向上及び特性向上をはかることが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１５】
（実施形態）
図１は、本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの概略構造を示す断面図である。
【００１６】
図中の１０１はｐ型シリコン基板であり、１０２は素子分離領域であり、シリコン基板１０１の素子分離領域１０２で囲まれた素子形成領域上にゲート絶縁膜１０３を介してゲート電極１０４が形成されている。ゲート絶縁膜１０３は、ＨｆＯ２ からなる高誘電率の金属酸化物、又はＨｆＯ２ とＳｉＯ２ からなる高誘電率のシリケートである。ゲート電極１０４は、ポリシリコン膜であるが、この代わりにＴｉＮ，ＴａＮ，Ｗ，Ｎｂ，Ｒｕ，Ｒｕ酸化物等の金属電極を用いてもよい。
【００１７】
ゲート電極１０４を挟んで基板１０１の表面層にはｎ型不純物層１０５が形成されている。この不純物層１０５は、例えばＡｓを４０ＫｅＶのエネルギーで面密度５×１０１５程度イオンインプラすることによって表面から浅く導入された拡散層（ソース・ドレイン領域）であり、その表面にはＮｉやＣｏ等のシリサイド層１０６が形成されている。ゲート絶縁膜１０３及びゲート電極１０４の側部には、Ｓｉ−Ａｌ−Ｏ−Ｎからなる側壁絶縁膜１０７が形成されている。この側壁絶縁膜１０７の各材料の組成は、例えばＳｉが５ａｔ％、Ａｌが２５ａｔ％、Ｏが４８ａｔ％、Ｎが２２ａｔ％である。
【００１８】
上記の各部を形成した基板表面には、ＣＶＤシリコン酸化膜などからなる層間絶縁膜１０８が形成されている。この層間絶縁膜１０８には、ゲート及びソース・ドレインに接続するためのコンタクト孔が設けられている。そして、ゲート電極１０４及びソース・ドレイン領域１０５のシリサイド層１０６に接続するようにＡｌ配線１０９が設けられている。
【００１９】
次に、図２を参照して本実施形態のＭＩＳ型電界効果トランジスタの製造工程を説明する。
【００２０】
まず、図２（ａ）に示すように、面方位（１００）、比抵抗４〜６Ωｃｍのｐ型シリコン基板１０１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ（ロープレッシャー）−ＴＥＯＳ（Ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ：珪酸エチル）膜を埋め込むことにより素子分離領域１０２を形成する。なお、図では素子分離領域１０２が基板表面よりも上方に出ているが、素子分領域１０３の上面を基板表面と同じ高さにしてもよい。
【００２１】
次いで、図２（ｂ）に示すように、例えばレーザーアブレーション成膜法を用いて、例えば酸素分圧１〜１００Ｐａの雰囲気中、基板温度４００℃で、膜厚５ｎｍのゲート絶縁膜１０３を成膜する。このゲート絶縁膜１０３は、ＨｆＯ２ からなる金属酸化物である。
【００２２】
なお、この工程において、スパッタ成膜法を用いて、例えば酸素分圧１〜５Ｐａの雰囲気中、基板温度が室温〜３００℃で、膜厚３ｎｍのＨｆ金属若しくはＨｆＯ２ 酸化物をシリコン基板１０１上に堆積し、酸素若しくは窒素雰囲気中で４００〜１０００℃の温度でアニールして、ＨｆＯ２ 金属酸化物ゲート絶縁膜１０３を形成してもよい。また、蒸着法を用いて、基板温度が室温〜３００℃で膜厚４ｎｍのＨｆ金属若しくはＨｆＯ２ 酸化物をシリコン基板１０１上に堆積し、酸素若しくは窒素雰囲気中で６００〜８００℃の温度でアニールして、ＨｆＯ２ 金属酸化物ゲート絶縁膜１０３を形成してもよい。
【００２３】
さらに、ＣＶＤ成膜法を用いて、酸素雰囲気中でのＣ１６Ｈ３６ＨｆＯ４ ガスと酸素ガスとの混合ガス、ＨｆＣｌ４ ガスとＮＨ３ ガスとの混合ガス、若しくはＨｆ（ＳＯ４ ）２ ガスとＮＨ３ ガスとの混合ガス等のＨｆを含む混合ガスを、例えば１〜１０４ Ｐａの圧力で、１〜１０００ｓｃｃｍの流量でそれぞれ供給し、基板温度を室温〜８００℃の温度範囲において堆積し、堆積後に５００〜９００℃の酸素若しくは窒素雰囲気中でアニールすることにより、ＨｆＯ２ 金属酸化物ゲート絶縁膜１０３を形成してもよい。
【００２４】
また、同工程において、例えばゲート絶縁膜１０３としてシリケートを用いる場合を説明する。レーザーアブレーション成膜法を用いて、例えば酸素分圧１〜１００Ｐａの雰囲気中、基板温度４００℃で、Ｈｆ，Ｓｉ，酸素原子で構成されるターゲットを用いて、膜厚５ｎｍのＨｆ原子，酸素原子，Ｓｉを含むＨｆシリケートゲート絶縁膜１０３をシリコン基板１０上に成膜する。
【００２５】
また、この工程において、スパッタ成膜法を用いて、例えば酸素分圧１〜５Ｐａの雰囲気中、基板温度３００℃で、膜厚３ｎｍのＨｆ金属，Ｈｆシリサイド，若しくはＨｆシリケートをシリコン基板１０１上に堆積した後、酸素若しくは窒素雰囲気中で４００〜８００℃の温度でアニールして、Ｈｆシリケートゲート絶縁膜１０３を形成してもよい。さらに、蒸着法を用いて、基板温度２００℃で膜厚４ｎｍのＨｆ金属若しくはＨｆシリサイドをシリコン基板１０１上に堆積した後、酸素若しくは窒素雰囲気中で６００〜８００℃の温度でアニールして、Ｈｆシリケートゲート絶縁膜１０３を形成してもよい。
【００２６】
また、図２（ｃ）に示すように、ＣＶＤ成膜法を用いて、酸素雰囲気中でのＣ１６Ｈ３６ＨｆＯ４ ガスとモノシラン（ＳｉＨ４ ）ガスと窒素ガスの混合ガス、ＨｆＣｌ４ ガスとＮＨ３ ガスとＳｉＨ４ ガスの混合ガス、若しくはＨｆ（ＳＯ４ ）２ ガスとＮＨ３ ガスとＳｉＨ４ ガスの混合ガス等のＨｆを含む混合ガスを、例えば１〜１０４Ｐａの圧力で、１〜１０００ｓｃｃｍの流量でそれぞれ供給し、基板温度を室温〜８００℃の温度範囲において堆積し、堆積後に６００〜９００℃の酸素雰囲気中でアニールすることにより、Ｈｆシリケートゲート絶縁膜１０３を形成してもよい。
【００２７】
また、図２（ｄ）に示すように、シリコン基板１０１を酸素雰囲気中で加熱、ＢＯＸ（燃焼酸化）することにより、若しくはＣＶＤによって、シリコン基板１０１上に１〜４ｎｍ程度のＳｉＯ２ 膜１１４を形成し、続いて例えばＨｆ金属ターゲット若しくは、Ｈｆ金属原子とＳｉ原子を少なくとも含んだターゲットを用いて、例えば蒸着法で、シリコン基板１０１上に金属元素を有する膜１１５を堆積する。その後、例えば真空中若しくは窒素中で４００〜９００℃の加熱によって、少なくとも金属元素をＳｉＯ２ 膜に拡散させる工程を行い、シリコン基板１０１上に少なくともＺｒ，Ｓｉ原子、酸素原子を含有するＺｒシリケートゲート絶縁膜１０３を形成してもよい。
【００２８】
次いで、図２（ｅ）に示すように、化学気相成長法によってポリシリコン膜を全面に堆積し、このポリシリコン膜中に例えばオキシ塩化リン（ＰＯＣｌ３ ）を用いて、８５０℃，３０分間リン拡散処理を行い、ポリシリコン膜を低抵抗化させる。このポリシリコン膜への不純物の添加は後の工程で、拡散層への不純物添加と同時にイオンインプラを用いて行ってもよい。また、ポリシリコン膜の代わりにＧｅをドープしたポリシリコン膜を用いてもよい。
【００２９】
次いで、図３（ｆ）に示すように、ポリシリコン膜をパターニングしてゲート電極１０４を形成する。このとき、ゲート電極１０４に合わせてゲート絶縁膜１０３も同時にパターニングするのが好ましいが、必ずしもゲート電極１０４とゲート絶縁膜１０３の側面の端面が一致する必要はない。図３（ｆ）のようにゲート絶縁膜１０３がゲート電極１０４に比べて凹になっている形状や、図３（ｇ）のようにゲート絶縁膜１０３がゲート電極１０４に比べて凸になっている形状でもよく、さらに全体に傾斜がついていても問題はない。
【００３０】
次いで、図３（ｈ）に示すように、ゲート部の側壁にＳｉ−Ａｌ−Ｏ−Ｎからなる側壁絶縁膜１０７を形成する。この側壁絶縁膜１０７は、ゲート部を含む周囲に厚さ５〜３０ｎｍ程度のＳｉ−Ａｌ−Ｏ−Ｎ膜をＣＶＤ等を用いて、ゲート電極１０４とゲート絶縁膜１０３を覆うように堆積させ、その後に反応性イオンエッチング法によりエッチングすることにより、ゲート部とセルフアラインで形成される。
【００３１】
次いで、図３（ｊ）に示すように、全面に、例えば加速電圧７０ＫｅＶ、ドーズ量１×１０１５ｃｍ−２で砒素Ａｓをイオン注入し、その後、例えば９００℃，３０分若しくは１０００℃，３０秒の熱処理を行い、砒素をシリコン基板１０１中に拡散し活性化させ、ソース領域及びドレイン領域１０５を形成する。このとき、側壁に高密度で稠密構造を有するＳｉ−Ａｌ−Ｏ−Ｎ膜１０７を用いることにより、ゲート絶縁膜１０３からの金属元素の飛散を抑制することができる。さらに、その拡散層１０５にＮｉ若しくはＣｏを蒸着し、熱処理することでシリサイド層１０６を作成し、拡散層の抵抗を低減することが望ましい。
【００３２】
なお、上記の図３（ｈ）の側壁を作る工程と、図３（ｉ）のイオン注入を行う工程は、必要に応じて順番を入れ替えてもよい。
【００３３】
これ以降の工程は通常のＭＩＳ型トランジスタの作製工程に準じており、化学気相成長法によって全面に層間絶縁膜１０８となるシリコン酸化膜を堆積し、この層間絶縁膜１０８にコンタクト孔を開口し、続いてスパッタ法によって全面にＡｌ膜１０９を堆積し、このＡｌ膜１０９を反応性イオンエッチングによってパターニングすることにより、前記図１に示したような構造を有するＭＩＳ型トランジスタが完成する。
【００３４】
このように本実施形態によれば、金属酸化物やシリケートからなるゲート絶縁膜１０３を用いた場合でも、拡散層１０５及び電極１０４へのイオンインプラ時に注入されたイオンによってゲート絶縁膜１０３からの金属元素がＭＩＳ型トランジスタの外に弾き出されて周辺部を汚染することが防止される。このため、ＭＩＳ型トランジスタの製造歩留まり向上及び特性向上をはかることができる。
【００３５】
本実施形態のゲート側壁絶縁膜を構成するＳｉ−Ａｌ−Ｏ−Ｎ材料は、その組成によって所望の密度，誘電率に設計することが可能である。そこで、様々なイオンインプラ条件に対する、望ましいゲート側壁絶縁膜の構造を検討した結果を示す。
【００３６】
図４は、ＳｉＯ２ ，ＳｉＮ，Ａｌ２ Ｏ３ ，ＡｌＮの各々の密度を比較して示す図であり、これらの組成に依存してＳｉ−Ａｌ−Ｏ−Ｎの密度が求められる。図５は、Ｓｉ−Ａｌ−Ｏ−Ｎ膜の密度の組成依存性であり、特にＡｌ濃度、Ｎ濃度によって密度が大きく変化するので、これらについて記した。
【００３７】
これらの結果から、Ａｌが約１０ａｔ％以上、Ｎが約５ａｔ％以上入っていると密度の増加が顕著であり、元素の飛散を防止する効果が高い。従って、この濃度のＳｉ−Ａｌ−Ｏ−Ｎ材料を用いることが望ましい。
【００３８】
図６は、ゲート絶縁膜としてＺｒが１５ａｔ％のＺｒシリケートを用い、側壁絶縁膜としてＳｉＯ２ を用いた場合に、ドーズ量４×１０１５ｃｍ−２でＡｓを打ち込んだときの側壁ＳｉＯ２ へのＺｒの飛散状況を計算した結果を示している。この図から、加速電圧〜５０ＫｅＶで８〜１０ｎｍ程度までＺｒが飛散することが予測される。
【００３９】
これに対して図７は、ゲート絶縁膜としてＺｒが１５ａｔ％のＺｒシリケートを用い、側壁絶縁膜としてＳｉ：Ａｌ：Ｏ：Ｎ＝５：２５：４８：２２の組成を用いた場合に、ドーズ量４×１０１５ｃｍ−２でＡｓを打ち込んだときのＺｒの側壁Ｓｉ−Ａｌ−Ｏ−ＮへのＺｎの飛散状況を計算した結果である。この図から、加速電圧〜５０ｋｅＶで２〜３ｎｍ程度の飛散で抑えられており、側壁絶縁膜のバリア効果が十分に高められたことが分かる。
【００４０】
図８は、Ｈｆが１５ａｔ％のＨｆシリケートをゲート絶縁膜に用いた場合に、ドーズ量４×１０１５ｃｍ−２のＡｓ，Ｐ，Ｂについて、ＳｉＯ２ とＡｌ３０％のＳｉ−Ａｌ−Ｏ−Ｎ側壁膜厚５ｎｍの部分での飛散Ｈｆの面密度を計算した結果である。いずれのインプラント元素を用いた場合でも、ＳｉＯ２ に比べＳｉ−Ａｌ−Ｏ−Ｎを用いた場合の方がＨｆの飛散を抑制できることを示唆している。つまり、ゲート絶縁膜構成元素、インプラ元素に依存せずに、Ｓｉ−Ａｌ−Ｏ−Ｎを用いることでゲート絶縁膜構成元素の飛散を抑制できる。
【００４１】
このように、ゲート側壁絶縁膜にＡｌ−Ｓｉ−Ｏ−Ｎを用いることにより、ＳｉＯ２ に比べて非常に薄い側壁で金属元素の拡散を抑制することが可能となる。側壁絶縁膜の膜厚を薄くできるということは、ソース・ドレイン拡散層の接近を可能にすると共に、ゲート〜拡散層間の寄生容量を減少させることにつながる。従って、本実施形態の構造の採用により、トランジスタの微細化及び高集積化をはかることができる。
【００４２】
（変形例）
なお、本発明は上述した実施形態に限定されるものでない。実施形態よりも低エネルギーのイオンインプラを行う場合には、Ｓｉ−Ａｌ−Ｏ−Ｎ組成からなるゲート側壁絶縁膜をより薄く形成することが可能であり、さらにＡｌ，Ｎの濃度が低いＳｉ−Ａｌ−Ｏ−Ｎ膜を用いることも可能である。また、低濃度インプラの必要な場合など、トランジスタの構造上から厚い側壁絶縁膜が必要な場合は、Ｓｉ−Ａｌ−Ｏ−Ｎ組成である膜をバリア膜として形成後、ＳｉＯ２ 等の膜を形成してもよい。
【００４３】
また、微細化、ゲート絶縁膜の高誘電率化が進み、側壁に金属酸化物を用いた方が望ましいときは、まず高誘電率金属酸化物の側壁を形成後、その外側にバリア膜としてＳｉ−Ａｌ−Ｏ−Ｎ組成である側壁を形成してもよい。さらに、トランジスタのゲート電極からの電気力線が効果的にシリコン基板に作用するために、より高誘電率化するためにＡｌや窒素の組成を増やして誘電率を増加することや、トランジスタの駆動遅延時間を短縮するためにより寄生容量を減らすためにＳｉや酸素の組成を増やすなど、組成を自由に制御し、最適化することで、所望のトランジスタ能力を向上、達成、制御することが可能である。
【００４４】
また、ゲート絶縁膜としてシリケートを用いる場合、このシリケートにＭｇ，Ｃａ，Ｍｎの何れかを僅かに添加してもよい。シリケートでは、この種の元素の添加により粘性が高められるため、ゲート絶縁膜中における金属元素の相分離を抑えることができる。これは、熱処理に対するゲート絶縁膜の安定性の向上につながる。
【００４５】
このように本発明は、ゲート絶縁膜の構成元素の飛散を抑制するバリア膜として用いるのであれば、様々な形態で利用することができる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００４６】
【発明の効果】
以上詳述したように本発明によれば、金属酸化物やシリケートからなるゲート絶縁膜の側壁にＳｉ−Ａｌ−Ｏ−Ｎ構造の側壁絶縁膜を形成することによって、トランジスタの電極や拡散層への不純物イオンインプラ工程において、金属酸化物ゲート絶縁膜の構成元素が周辺部分に飛散することを防止することができ、製造歩留まり向上及び素子特性向上をはかることができる。さらに、側壁絶縁膜におけるバリア性の向上から側壁絶縁膜を薄く形成することもでき、これにより素子の微細化及び高集積化をはかることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの概略構造を示す断面図。
【図２】同実施形態のトランジスタの製造工程の前半を示す断面図。
【図３】同実施形態のトランジスタの製造工程の後半を示す断面図。
【図４】ＳｉとＡｌの酸化物，窒化物の密度を比較して示す図。
【図５】Ｓｉ−Ａｌ−Ｏ−Ｎ膜の密度の組成依存性を示す図。
【図６】ＳｉＯ２ 側壁絶縁膜を用いた場合のＺｒ飛散によるＺｒ濃度変化を示す図。
【図７】Ｓｉ−Ａｌ−Ｏ−Ｎ側壁絶縁膜を用いた場合のＺｒ飛散によるＺｒ濃度変化を示す図。
【図８】ＳｉＯ２ 側壁絶縁膜及びＳｉ−Ａｌ−Ｏ−Ｎ側壁絶縁膜に対し、Ａｓ，Ｐ，Ｂのイオンインプラをエネルギーを変えて行った場合の、Ｚｒ飛散による側壁絶縁膜から５ｎｍの地点でのＺｒ濃度の変化を示す図。
【符号の説明】
１０１…シリコン基板
１０２…素子分離領域
１０３…高誘電率ゲート絶縁膜
１０４…ゲート電極
１０５…ソース・ドレイン領域
１０６…シリサイド層
１０７…Ｓｉ−Ａｌ−Ｏ−Ｎからなる側壁絶縁膜
１０８…層間絶縁膜
１０９…Ａｌ配線
１１０…レジスト
１１４…ＳｉＯ２ 絶縁膜
１１５…Ｈｆ，Ｚｒ等の金属薄膜

Claims (3)

  1. シリコン基板と、このシリコン基板上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート絶縁膜及びゲート電極の側部に設けられた側壁絶縁膜とを具備してなり、
    前記ゲート絶縁膜は、金属酸化物若しくは金属酸化物と二酸化珪素からなるシリケートであり、前記側壁絶縁膜は、少なくともアルミニウム，酸素，シリコン及び窒素を含んでなることを特徴とする半導体装置。
  2. 前記側壁絶縁膜中におけるアルミニウムの濃度は１０ａｔ％以上で、窒素の濃度は５ａｔ％以上であることを特徴とする請求項１記載の半導体装置。
  3. 前記金属酸化物を構成する金属は、ジルコニウム，ハフニウム，ランタン，セリウム，チタン，イットリウム，タンタル，ビスマス，プラセオジムの少なくとも一つを含むことを特徴とする請求項１記載の半導体装置。
JP2002089955A 2002-03-27 2002-03-27 電界効果トランジスタ Expired - Lifetime JP3581354B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002089955A JP3581354B2 (ja) 2002-03-27 2002-03-27 電界効果トランジスタ
US10/397,308 US6930335B2 (en) 2002-03-27 2003-03-27 Field effect transistor with metal oxide gate insulator and sidewall insulating film
US11/136,492 US20050215035A1 (en) 2002-03-27 2005-05-25 Field effect transistor with metal oxide gate insulator and sidewall insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002089955A JP3581354B2 (ja) 2002-03-27 2002-03-27 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2003289139A JP2003289139A (ja) 2003-10-10
JP3581354B2 true JP3581354B2 (ja) 2004-10-27

Family

ID=29235374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002089955A Expired - Lifetime JP3581354B2 (ja) 2002-03-27 2002-03-27 電界効果トランジスタ

Country Status (2)

Country Link
US (2) US6930335B2 (ja)
JP (1) JP3581354B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
JP4212435B2 (ja) * 2003-08-29 2009-01-21 株式会社東芝 半導体装置およびその製造方法
CN100446272C (zh) * 2003-09-04 2008-12-24 台湾积体电路制造股份有限公司 应变沟道半导体结构
US20050145893A1 (en) * 2003-12-29 2005-07-07 Doczy Mark L. Methods for fabricating metal gate structures
US7737051B2 (en) * 2004-03-10 2010-06-15 Tokyo Electron Limited Silicon germanium surface layer for high-k dielectric integration
WO2006032300A1 (en) * 2004-09-21 2006-03-30 Freescale Semiconductor, Inc Semiconductor device and method of forming the same
KR100688521B1 (ko) * 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
JP2006237512A (ja) * 2005-02-28 2006-09-07 Toshiba Corp 半導体装置
US20070090431A1 (en) * 2005-10-24 2007-04-26 Honeywell International Inc. Device layout for reducing device upset due to single event effects
KR20070063300A (ko) * 2005-12-14 2007-06-19 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US8148275B2 (en) * 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7902846A (nl) * 1978-04-12 1979-10-16 Battelle Memorial Institute Werkwijze voor de vervaardiging van elektrodes voor brandstofcellen, inrichting voor het in toepassing brengen van deze werkwijze, alsmede elektrodes voort- komende uit deze werkwijze.
JPH02273934A (ja) * 1989-04-17 1990-11-08 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
JP3157636B2 (ja) * 1993-01-07 2001-04-16 アルプス電気株式会社 ウルツ鉱型構造を有する結晶質サイアロンおよびその合成方法
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
US5731619A (en) * 1996-05-22 1998-03-24 International Business Machines Corporation CMOS structure with FETS having isolated wells with merged depletions and methods of making same
DE19747275A1 (de) * 1997-10-25 1999-04-29 Philips Patentverwaltung Mobilfunkgerät mit einem Steuersignalgenerator
JP2001230060A (ja) * 2000-02-21 2001-08-24 Tdk Corp 抵抗素子
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6465334B1 (en) * 2000-10-05 2002-10-15 Advanced Micro Devices, Inc. Enhanced electroless deposition of dielectric precursor materials for use in in-laid gate MOS transistors
US6486080B2 (en) * 2000-11-30 2002-11-26 Chartered Semiconductor Manufacturing Ltd. Method to form zirconium oxide and hafnium oxide for high dielectric constant materials
US20020137268A1 (en) * 2001-03-20 2002-09-26 Pellerin John G. Method of forming silicide contacts and device incorporation same
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices

Also Published As

Publication number Publication date
US6930335B2 (en) 2005-08-16
JP2003289139A (ja) 2003-10-10
US20050215035A1 (en) 2005-09-29
US20030209816A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
US6476454B2 (en) Semiconductor device and method of manufacturing the same
TWI446522B (zh) 半導體裝置及其製造方法
US6992357B2 (en) Semiconductor device and method of manufacturing the same
JP3600476B2 (ja) 半導体装置の製造方法
US20040033677A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
US8889505B2 (en) Method for manufacturing semiconductor device
US20060125026A1 (en) Semiconductor device with high-k dielectric layer
JP3873771B2 (ja) 半導体装置の製造方法
JP2005079223A (ja) 半導体装置及び半導体装置の製造方法
JP2002299607A (ja) Ｍｉｓ型電界効果トランジスタ及びこれの製造方法
JP3581354B2 (ja) 電界効果トランジスタ
US6534351B2 (en) Gate-controlled, graded-extension device for deep sub-micron ultra-high-performance devices
US5972761A (en) Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction
WO2012041232A1 (zh) 后栅工艺中金属栅的制作方法
JP5275056B2 (ja) 半導体装置の製造方法及び半導体装置
JPH1174508A (ja) 半導体装置及びその製造方法
JP2002539638A (ja) Ｍｉｓ電界効果型トランジスタの製造方法
JP5410398B2 (ja) 半導体装置
JP3637325B2 (ja) 電界効果トランジスタ
JP2005064032A (ja) 半導体装置及びその製造方法
US6157063A (en) MOS field effect transistor with an improved lightly doped diffusion layer structure and method of forming the same
CN102067287A (zh) 场效应晶体管的高-k栅极结构中的界面层再生长控制
US6599820B1 (en) Method of producing a semiconductor device
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
JP3937894B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040722

R151 Written notification of patent or utility model registration

Ref document number: 3581354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term