[go: up one dir, main page]

JP3577848B2 - 半導体装置の外形カット方法及びそれに用いる半導体製造装置 - Google Patents

半導体装置の外形カット方法及びそれに用いる半導体製造装置 Download PDF

Info

Publication number
JP3577848B2
JP3577848B2 JP25801196A JP25801196A JP3577848B2 JP 3577848 B2 JP3577848 B2 JP 3577848B2 JP 25801196 A JP25801196 A JP 25801196A JP 25801196 A JP25801196 A JP 25801196A JP 3577848 B2 JP3577848 B2 JP 3577848B2
Authority
JP
Japan
Prior art keywords
cavity
clamp
mold
manufacturing apparatus
film carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25801196A
Other languages
English (en)
Other versions
JPH10107055A (ja
Inventor
寿樹 小山
達 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25801196A priority Critical patent/JP3577848B2/ja
Priority to KR1019970049538A priority patent/KR19980025095A/ko
Priority to US08/941,301 priority patent/US5883440A/en
Publication of JPH10107055A publication Critical patent/JPH10107055A/ja
Application granted granted Critical
Publication of JP3577848B2 publication Critical patent/JP3577848B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、フィルムキャリアを用いた樹脂封止型半導体装置の外形カット方法及びそれに用いる半導体製造装置に関するものである。
【０００２】
【従来の技術】
半導体装置の製造方法の一つに、有機フィルムからなるテープ状のフィルムキャリヤを用いるものがある。このフィルムキャリヤを用いた従来の樹脂封止型半導体装置の製造方法を、ＢＧＡタイプを例に図９乃至図１２に基づき説明する。図９は従来技術を説明するフィルムキャリヤの図で（Ａ）は平面（Ｂ）は断面を示し、図１０は従来技術を説明するモールド金型の断面図、図１１は従来技術を説明する外形カット金型の断面図、図１２は従来技術により製造した半導体装置のパッケージ外形を示す側面図である。
【０００３】
図９に示すように、フィルムキャリヤ１は、ポリイミド膜やポリエステル膜でつくられたテープ状のフィルム２の１こまごとに、銅箔によって回路パターン３を形成してあり、半導体チップ搭載部を絶縁フィルム５によって絶縁している。また、フィルムキャリヤ１の裏面には所定位置に穴７を形成してあり、表面の回路パターン３を裏面から電極として取り出せるようになっている。
【０００４】
フィルムキャリヤ１は、半導体チップ搭載部に半導体チップ９をダイボンド材（図示せず）により接着し、その半導体チップ９の表面に形成した電極パッドと回路パターン３上のボンド部とを、加熱したヒートコラム（図示せず）上にて金ワイヤー１１で結線する。
半導体チップ９を搭載したフィルムキャリヤ１は、モールド工程において、図１０に示すようにモールド金型１３に装着し、モールド金型１３のゲートより溶融したモールド樹脂１５を注入して、半導体チップ９、金ワイヤー１１、回路パターン３を封止する。
【０００５】
モールド金型１３は、一般に鋼材を放電加工することによってキャビティ１７を凹設してあり、上下型１３ａ、１３ｂでフィルムキャリヤ１を挟んで溶融したモールド樹脂１５を注入するときに、キャビティ部以外にモールド樹脂１５が漏れないようにするため、キャビティ１７の周囲に樹脂漏れ防止用の押さえしろ（クランプ部）１９を研磨加工により形成してある。このクランプ部１９は、一般にその目的から、上下型１３ａ、１３ｂでフィルムキャリヤ１を挟んだ時、フィルム面から数μｍ低くなるように設定してあり、その部分でフィルムを潰すことによって、溶融したモールド樹脂１５の漏れを防止している。
【０００６】
半導体チップ９、金ワイヤー１１、回路パターン３を封止したフィルムキャリヤ１は、裏面の外部電極部に複数の半田ボール電極２１を形成した後、外形カット工程において、図１１に示す専用の外形カット金型２３に装着する。外形カット金型２３は、ストリッパー２５と、ダイ２７と、切断パンチ２９とからなり、フィルムキャリヤ１をストリッパー２５とダイ２７とで保持し、モールドパッケージの外周から延出するフィルムを切断パンチ２９によって所定位置でカットすることで、樹脂封止型半導体装置３１の外形を形成していた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法では、外形カット工程において、モールド部の寸法誤差、或いは装着位置のバラツキ等を吸収する余裕や、フィルムの押さえしろ３３（図１１参照）を確保する必要があるため、図１２に示すように、カット寸法がモールド外形よりも０．３〜０．５ｍｍ程度大きくなり、外形カット後にフィルムがモールド樹脂部からはみ出すこととなった。
そのため、測定、検査工程、輸送等の際に、モールド部からはみ出したフィルムキャリヤ部１ａに力Ｆが加わると、モールド樹脂とフィルムとの界面が剥離して、パッケージの気密性（特に、耐湿性）を劣化させる問題があった。
また、モールド部からはみ出したフィルムキャリア部１ａに力が加わって変形した場合、パッケージの外形寸法や形状が変わってしまうため、実装機でのパッケージ外形認識が困難となる問題もあった。
本発明は上記状況に鑑みてなされたもので、モールド部からフィルムのはみ出すことのない半導体装置の外形カット方法及びそれに用いる半導体製造装置を提供し、モールド樹脂とフィルムとの剥離防止、パッケージ外形寸法の精度向上を図ることを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するための本発明に係る半導体装置の第１の外形カット方法は、上型と下型とを合わせることでモールド樹脂を注入するキャビティを形成し、該キャビティの内壁を延出させて形成したクランプ部と、該クランプ部の先端を挿入する溝部とを備えた半導体製造装置を用い、半導体チップを搭載したフィルムキャリヤを、前記半導体チップごとに所定形状で剪断する半導体装置の外形カット方法であって、前記上型を前記下型に押圧して、前記クランプ部の少なくとも前記キャビティに面する側の側面が、前記溝部の一方の内壁に接する状態で、前記クランプ部を前記溝部内に進入させることで、前記キャビティを密閉するとともに、前記キャビティ内部のフィルムキャリヤを該フィルムキャリヤの他の部分から剪断分離することを特徴とするものである。
また、本発明に係る半導体装置の第２の外形カット方法は、上型と下型とを合わせることでモールド樹脂を注入するキャビティを形成し、該キャビティの周囲に設けられた摺動間隙と、該摺動間隙内を前記キャビティに対して可動自在なクランプ部と、該クランプの先端に設けられた刃部とを備えた半導体製造装置を用い、半導体チップを搭載したフィルムキャリヤを、前記半導体チップごとに所定形状で剪断する半導体装置の外形カット方法であって、前記上型を前記下型に押圧して、前記クランプ部の少なくとも前記キャビティに面する側の側面が、前記摺動間隙の一方の内壁に接する状態で、前記クランプ部を前記キャビティに対して可動させることで、前記キャビティ内部のフィルムキャリヤを該フィルムキャリヤの他の部分から剪断分離することを特徴とするものである。
更に、本発明に係る半導体装置の第３の外形カット方法は、クランプ部と、該クランプ部によって包囲され、モールド樹脂を注入するキャビティを有し、該クランプ部に対して可動自在な上型及び下型と、前記キャビティを構成するキャビティ凹部の内壁端部に形成した刃部とを具備した半導体製造装置を用い、半導体チップを搭載したフィルムキャリヤを、前記半導体チップごとに所定形状で剪断する半導体装置の外形カット方法であって、前記上型を前記下型に合わせ、前記キャビティを前記クランプ部に対して可動させることで、前記キャビティ内部のフィルムキャリヤを該フィルムキャリヤの他の部分から剪断分離することを特徴とするものである。
また、本発明に係る第１の半導体製造装置は、上型又は下型のいずれか一方に形成したキャビティ凹部と、該キャビティ凹部の内壁を延出させて該キャビティ凹部の周囲に形成したクランプ部と、前記上型又は下型のいずれか他方に形成してあり、該クランプ部の先端を挿入する溝部と、前記クランプ部の先端に設けた刃部とを具備し、前記クランプ部の少なくとも前記キャビティに面する側の側面は、溝部の一方の内壁に接するように構成されていることを特徴とするものである。
また、本発明に係る第２の半導体製造装置は、上型又は下型いずれか一方に形成したキャビティ凹部と、該キャビティ凹部の周囲に設けられた摺動間隙と、該摺動間隙内を前記キャビティ凹部に対して可動自在なクランプ部と、該クランプの先端に設けられた刀部とを具備し、前記クランプ部の前記キャビティに面する側の側面は、前記摺動間隙の一方の内壁に接するように構成されているものであってもよい。
更に、本発明に係る第３の半導体製造装置は、クランプ部と、該クランプ部によって包囲されるキャビティを有し該クランプ部に対して可動自在な上型及び下型と、前記キャビティを構成するキャビティ凹部の内壁端部に形成した刃部とを具備してなるものであってもよい。
【０００９】
この半導体装置の外形カット方法では、フィルムキャリヤのクランプ時に、クランプ部によってフィルムキャリヤが剪断され、且つこのクランプ部が溝部に挿入されることで、キャビティが密閉され、外形からフィルムキャリヤのはみ出さない半導体装置が得られる。また、専用の外形カット金型を用いる単独の外形カット工程も不要となる。
本発明に係る半導体製造装置では、キャビティ周囲にクランプ部が設けられ、このクランプ部の先端に刃部が形成されることで、フィルムキャリヤを剪断すると同時にキャビティが密閉され、モールドパッケージの外面とフィルムキャリヤの剪断端面とが一致する。
また、クランプ部を可動自在に設けた半導体製造装置では、キャビティへモールド樹脂を注入した後、クランプ部をキャビティに対して可動させることで、フィルムキャリヤが剪断され、モールドパッケージの外面とフィルムキャリヤの剪断端面とが一致する。
更に、上下型をクランプ部に対して可動自在に設けた半導体製造装置では、モールド樹脂をキャビティへ注入した後、上下型をクランプ部に対して可動させることで、上下型で挟んだフィルムキャリヤと、クランプ部とで挟んだフィルムキャリヤとが剪断され、モールドパッケージの外面とフィルムキャリヤの剪断端面とが一致する。
【００１０】
【発明の実施の形態】
以下、本発明に係る半導体装置の外形カット方法及びそれに用いる半導体製造装置の好適な実施の形態を図面を参照して詳細に説明する。
図１は本発明に係る半導体製造装置の第一実施形態を示す断面図、図２は図１に示した装置を用いての外形カット方法で得たモールドパッケージの側面図である。半導体製造装置の一つであるモールド金型４１は、上型４１ａと、下型４１ｂとからなる。上型４１ａ又は下型４１ｂの一方（この例では、上型４１ａ）にはキャビティ凹部４３を形成してあり、キャビティ凹部４３は上型４１ａ又は下型４１ｂの他方（この例では、下型４１ｂ）と合わせられることでキャビティ４５を形成する。
【００１１】
モールド金型４１は上下型４１ａ、４１ｂでフィルムキャリヤ４７を挟むことで、半導体チップ４９、配線パターン、金ワイヤー５１をキャビティ４５内に収容する。上型４１ａのキャビティ４５の周囲には、溶融したモールド樹脂を注入するときに、キャビティ部以外にモールド樹脂が漏れないようにするため、樹脂漏れ防止用の押さえしろ（クランプ部）５３を突設してある。一方、下型４１ｂにはクランプ部５３に対向させて溝部５５を形成してあり、溝部５５は上下型４１ａ、４１ｂを合わせた時にクランプ部５３の先端を挿入するようになっている。
【００１２】
クランプ部５３は、少なくともキャビティ４５に面する側の側面５３ａが溝部５５の一方の内壁５５ａに接するようになっている。従って、キャビティ４５は、クランプ部５３の側面５３ａと、溝部５５の内壁５５ａとが接することで密閉状態となる。クランプ部５３の先端（側面５３ａの下端）には刃部５７を形成してあり、刃部５７は上下型４１ａ、４１ｂを合わせた際に溝部５５の一方の内壁５５ａに沿って摺動するようになっている。つまり、クランプ部５３は、刃部５７によってフィルムキャリヤ４７を剪断できるようになっている。なお、溝部５５は、図１に示すように少なくともフィルムキャリヤ４７の厚み分、クランプ部５３の厚みより溝幅を大きく形成することが好ましい。これにより、フィルムキャリヤ４７を確実に二分することができるようになる。
【００１３】
次に、上述のモールド金型４１を用いた半導体装置の外形カット方法を説明する。モールド金型４１を用いた外形カット方法では、半導体チップ４９の搭載されたフィルムキャリヤ４７を下型４１ｂの所定位置に載置し、上型４１ａを下型４１ｂに押圧することで、クランプ部５３を溝部５５へ進入させ、これと同時にクランプ部５３の刃部５７によってフィルムキャリヤ４７を所定位置で剪断する。フィルムキャリヤ４７を剪断したクランプ部５３は、溝部５５の内壁５５ａに密接して、キャビティ４５を密閉する。
【００１４】
この後、溶融したモールド樹脂をモールド金型４１のゲートよりキャビティ４５へ注入して、半導体チップ４９、配線パターン、金ワイヤー５１を封止する。そして、モールド樹脂の硬化後、キャビティ４５形状に形成されたモールドパッケージ５９をモールド金型４１から取出し、フィルムキャリヤ裏面の外部電極部に半田ボール電極６１を形成することで、フィルムキャリアを用いた樹脂封止型の半導体装置６３を得ることができる。
【００１５】
この半導体装置の外形カット方法によれば、フィルムキャリヤ４７のクランプ時に、クランプ部５３によってフィルムキャリヤ４７を剪断し、且つこのクランプ部５３を下型４１ｂの溝部５５に密接してキャビティ４５を密閉し、このキャビティ４５にモールド樹脂を注入するようにしたので、キャビティ４５の内面にフィルムキャリヤ４７の剪断端面が一致することとなり、図２に示すように、モールドパッケージ５９の外周からフィルムキャリヤ４７のはみ出すことのない半導体装置６３を得ることができる。
【００１６】
そして、この外形カット方法によれば、フィルムキャリヤ４７の剪断を、モールド成形と一連の工程で行うことができるので、従来の外形カット方法のように、モールド成形工程の後、専用の外形カット金型を用いる単独の外形カット工程を省略することができる。
【００１７】
また、上述のモールド金型４１によれば、上型４１ａのキャビティ周囲にクランプ部５３を設け、下型４１ｂにこのクランプ部５３を挿入する溝部５５を設け、クランプ部５３には溝部５５の内壁５５ａに接する刃部５７を形成したので、フィルムキャリヤ４７を剪断すると同時に、キャビティ４５を密閉でき、しかも、フィルムキャリヤ４７の端面をキャビティ４５の内面に一致させること、即ち、モールドパッケージ５９の外面とフィルムキャリヤ４７の剪断端面とを一致させることができる。
【００１８】
なお、上述の実施形態による外形カット方法において、フィルムキャリヤ４７にある程度の剛性がある場合には、キャビティ内壁面に形成した鈍角部４５ａ等により、フィルムキャリヤ４７の縁部を押さえ（図１の状態）、キャビティ内でフィルムキャリヤ４７を保持することができる。また、フィルムキャリヤ４７の剛性が低い場合では、下型４１ｂに真空吸着用の穴（図示せず）を設けることで、剪断後に小片となったフィルムキャリヤ４７をキャビティ内で保持することができる。また、溝部５５の内壁５５ａの上端に、刃部５８を設ければ、フィルムキャリヤ４７の剪断を更に良好に行うことができるようになる。
【００１９】
次に、本発明による半導体装置（モールド金型）の第二の実施形態を図３乃至図５に基づき説明する。図３は本発明に係る半導体製造装置の第二実施形態を示す断面図、図４は図３に示した装置のモールド樹脂注入時の断面図、図５は図３に示した装置のクランプ部下降時の断面図である。なお、図１、図２に示した部材と同一の部材には同一の符号を付し、重複する説明は省略することとする。
【００２０】
この実施形態によるモールド金型７１では、クランプ部７３をモールド金型７１と別体で構成してある。上型７１ａのキャビティ４５の周囲には上下方向（図３の上下方向）に摺動間隙７５を設けてあり、摺動間隙７５は上下方向に摺動する上部クランプ部７７を内設している。下型７１ｂには摺動間隙７５と対向する摺動間隙７９を形成してあり、摺動間隙７９は上下方向に摺動する下部クランプ部８１を内設している。
【００２１】
上部クランプ部７７は、キャビティ側の側面７７ａが摺動間隙７５の一方の内壁７５ａに接するようになっている。この側面７７ａの下端には刃部８３を形成してある。また、摺動間隙７９の上部クランプ部７７と接する内壁７９ａの上端には刃部８５を形成してある。上部クランプ部７７は、上下型７１ａ、７１ｂを合わせた際、下方向に可動することで、下部クランプ部８１を押圧退避させて摺動間隙７９に進入するようになっている。
【００２２】
このように構成したモールド金型７１を用いた半導体装置の外形カット方法では、図４に示すように、半導体チップ４９の搭載されたフィルムキャリヤ４７を下型７１ｂの所定位置に載置し、上型７１ａを下型７１ｂに合わせ、上部クランプ部７７と下部クランプ部８１とでフィルムキャリヤ４７を挟持する。上部クランプ部７７は、下部クランプ部８１とでフィルムキャリヤ４７を挟んだ時、フィルム面から数μｍ低くなるように設定してあり、その部分でフィルムを潰すことによって、溶融したモールド樹脂８７の漏れを防止する。
【００２３】
この後、溶融したモールド樹脂８７をモールド金型７１のゲートよりキャビティ４５へ注入して、半導体チップ４９、配線パターン、金ワイヤー５１を封止する。モールド樹脂８７を注入した後、図５に示すように、上部クランプ部７７、下部クランプ部８１を下方向に可動させることで、上部クランプ部７７を摺動間隙７９に進入させ、刃部８３、８５によってフィルムキャリヤ４７を所定位置で剪断する。
【００２４】
そして、モールド樹脂の硬化後、キャビティ４５形状に形成されたモールドパッケージ５９をモールド金型７１から取出し、図２に示したように、フィルムキャリヤ裏面の外部電極部に半田ボール電極６１を形成することで、フィルムキャリアを用いた樹脂封止型の半導体装置６３を得ることができる。
【００２５】
このモールド金型７１によれば、モールド金型７１にクランプ部７３を可動自在に設けたので、モールド樹脂８７の漏れを防止する上部クランプ部７７によりフィルムキャリヤ４７を剪断することができる。この結果、上述のモールド金型４１と同様、フィルムキャリヤ４７の端面をキャビティ４５の内面に一致させること、即ち、モールドパッケージ５９の外面とフィルムキャリヤ４７の剪断端面とを一致させることができる。
【００２６】
また、クランプ部７３でフィルムキャリヤ４７を押さえ、モールド樹脂８７を注入した後に、クランプ部７３を可動させてフィルムキャリヤ４７を剪断できるので、モールド樹脂注入時におけるフィルムキャリヤ４７の保持を確実なものにすることができる。
更に、クランプ部７３を上下型７１ａ、７１ｂと別体で設けたので、上部クランプ部７７、下部クランプ部８１のみの交換が可能となり、メンテナンス性を向上させることができる。
【００２７】
次に、本発明による半導体装置（モールド金型）の第三の実施形態を図６乃至図８に基づき説明する。図６は本発明に係る半導体製造装置の第三実施形態を示す断面図、図７は図６に示した装置のモールド樹脂注入時の断面図、図８は図６に示した装置の上下型下降時の断面図である。なお、図１、図２に示した部材と同一の部材には同一の符号を付し、重複する説明は省略することとする。
【００２８】
この実施形態によるモールド金型９１では、上下型９１ａ、９１ｂをクランプ部９３に対して上下可動自在に設けてある。即ち、上部クランプ部９５の間には上型９１ａを設けてあり、上型９１ａは上部クランプ部９５に対して上下方向に摺動自在となっている。また、下部クランプ部９７の間には下型９１ｂを設けてあり、下型９１ｂは下部クランプ部９７に対して上下方向に摺動自在となっている。そして、上型９１ａの摺動面下端、及び下部クランプ部９７の摺動面上端には刃部９９、１０１を設けてある。なお、上下型９１ａ、９１ｂとクランプ部９３とは相対摺動するものであればよいが、この実施形態では、クランプ部９３が金型本体に固定され、上下型９１ａ、９１ｂが可動するものとする。
【００２９】
このように構成したモールド金型９１を用いた半導体装置の外形カット方法では、図７に示すように、半導体チップ４９の搭載されたフィルムキャリヤ４７を下型９１ｂの所定位置に載置し、上型９１ａを下型９１ｂに合わせ、上部クランプ部９５と下部クランプ部９７とでフィルムキャリヤ４７を挟持する。上部クランプ部９５は、下部クランプ部９７とでフィルムキャリヤ４７を挟んだ時、フィルム面から数μｍ低くなるように設定してあり、その部分でフィルムを潰すことによって、溶融したモールド樹脂８７の漏れを防止する。
【００３０】
この後、溶融したモールド樹脂８７をモールド金型９１のゲートよりキャビティ４５へ注入して、半導体チップ４９、配線パターン、金ワイヤー５１を封止する。モールド樹脂８７を注入した後、図８に示すように、上下型９１ａ、９１ｂを下方向に可動させることで、上下型９１ａ、９１ｂで挟んだフィルムキャリヤ４７と、上部クランプ部９５、下部クランプ部９７とで挟んだフィルムキャリヤ４７とを刃部９９、１０１によって所定位置で剪断する。
【００３１】
そして、モールド樹脂の硬化後、キャビティ４５形状に形成されたモールドパッケージ５９をモールド金型９１から取出し、図２に示したように、フィルムキャリヤ裏面の外部電極部に半田ボール電極６１を形成することで、フィルムキャリアを用いた樹脂封止型の半導体装置６３を得ることができる。
【００３２】
このモールド金型９１によれば、上下型９１ａ、９１ｂを上部クランプ部９５及び下部クランプ部９７に対して可動自在に設けたので、モールド樹脂８７の注入後、上下型９１ａ、９１ｂを上部クランプ部９５及び下部クランプ部９７に対して相対可動させることで、フィルムキャリヤ４７を剪断することができる。この結果、上述のモールド金型４１と同様、フィルムキャリヤ４７の端面をキャビティ４５の内面に一致させること、即ち、モールドパッケージ５９の外面とフィルムキャリヤ４７の剪断端面とを一致させることができる。
【００３３】
また、クランプ部９３でフィルムキャリヤ４７を押さえ、モールド樹脂８７を注入した後に、上下型９１ａ、９１ｂを可動させてフィルムキャリヤ４７を剪断できるので、モールド樹脂注入時におけるフィルムキャリヤ４７の保持を確実なものにすることができる。
更に、モールド金型９１を、上下型９１ａ、９１ｂとクランプ部９３との二重構造で構成できるので、これらが三重構造となる第二実施形態に比べて金型構造を簡素にすることができる。
【００３４】
【発明の効果】
以上詳細に説明したように、本発明に係る半導体装置の外形カット方法によれば、クランプ部によってフィルムキャリヤを剪断し、且つこのクランプ部を溝部に挿入してキャビティを密閉するようにしたので、キャビティの内面にフィルムキャリヤの剪断端面が一致することとなり、外周からフィルムキャリヤのはみ出すことのない半導体装置を得ることができる。また、フィルムキャリヤの剪断を、モールド成形と一連の工程で行うことができるので、単独の外形カット工程を省略することができる。
本発明に係る半導体製造装置によれば、キャビティ周囲にクランプ部を設け、このクランプ部の先端に刃部を形成したので、フィルムキャリヤを剪断すると同時にキャビティを密閉し、モールドパッケージの外面とフィルムキャリヤの剪断端面とを一致させることができる。
また、クランプ部を可動自在に設けた半導体製造装置によれば、モールド樹脂を注入した後に、クランプ部を可動させてフィルムキャリヤを剪断できるので、モールド樹脂注入時におけるフィルムキャリヤの保持を確実なものにできる。また、クランプ部を上下型と別体で設けたので、クランプ部の交換が可能となり、メンテナンス性を向上させることができる。
更に、上下型をクランプ部に対して可動自在に設けた半導体製造装置によれば、モールド樹脂の注入後、上下型をクランプ部に対して可動させることで、フィルムキャリヤを剪断することができるので、金型構造を簡素なものにすることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体製造装置の第一実施形態を示す断面図である。
【図２】図１に示した装置を用いての外形カット方法で得たモールドパッケージの側面図である。
【図３】本発明に係る半導体製造装置の第二実施形態を示す断面図である。
【図４】図３に示した装置のモールド樹脂注入時の断面図である。
【図５】図３に示した装置のクランプ部下降時の断面図である。
【図６】本発明に係る半導体製造装置の第三実施形態を示す断面図である。
【図７】図６に示した装置のモールド樹脂注入時の断面図である。
【図８】図６に示した装置の上下型下降時の断面図である。
【図９】従来技術を説明するフィルムキャリヤの図で（Ａ）は平面（Ｂ）は断面を示したものである。
【図１０】従来技術を説明するモールド金型の断面図である。
【図１１】従来技術を説明する外形カット金型の断面図である。
【図１２】従来技術により製造した半導体装置のパッケージ外形を示す側面図である。
【符号の説明】
４１、７１、９１ モールド金型 ４１ａ、７１ａ、９１ａ 上型
４１ｂ、７１ｂ、９１ｂ 下型 ４３ キャビティ凹部
４５ キャビティ ４７ フィルムキャリヤ ４９ 半導体チップ
５３、７３、９３ クランプ部 ５５ 溝部
５７、８３、９９ 刃部 ６３ 半導体装置 ８７ モールド樹脂

Claims (13)

  1. 上型と下型とを合わせてモールド樹脂を注入するキャビティを形成し、該キャビティの内壁を延出させて形成したクランプ部と、該クランプ部の先端を挿入する溝部とを備えた半導体製造装置を用い、半導体チップを搭載したフィルムキャリヤを、前記半導体チップごとに所定形状で剪断する半導体装置の外形カット方法であって、
    前記上型を前記下型に押圧して、前記クランプ部の少なくとも前記キャビティに面する側の側面が、前記溝部の一方の内壁に接する状態で、前記クランプ部を前記溝部内に進入させることで、前記キャビティを密閉するとともに、前記キャビティ内部のフィルムキャリヤを該フィルムキャリヤの他の部分から剪断分離する
    ことを特徴とする半導体装置の外形カット方法。
  2. 請求項１記載の半導体装置の外形カット方法において、
    前記クランプ部の先端に刃部が設けられている
    ことを特徴とする半導体装置の外形カット方法。
  3. 上型と下型とを合わせてモールド樹脂を注入するキャビティを形成し、該キャビティの周囲に上下方向に設けられた摺動間隙と、該摺動間隙内を前記キャビティに対して可動自在なクランプ部と、該クランプの先端に設けられた刃部とを備えた半導体製造装置を用い、半導体チップを搭載したフィルムキャリヤを、前記半導体チップごとに所定形状で剪断する半導体装置の外形カット方法であって、
    前記上型を前記下型に押圧して、前記クランプ部の少なくとも前記キャビティに面する側の側面が、前記摺動間隙の一方の内壁に接する状態で、前記クランプ部を前記キャビティに対して可動させることで、前記キャビティ内部のフィルムキャリヤを該フィルムキャリヤの他の部分から剪断分離する
    ことを特徴とする半導体装置の外形カット方法。
  4. クランプ部と、該クランプ部によって包囲され、モールド樹脂を注入するキャビティを有し、該クランプ部に対して可動自在な上型及び下型と、前記キャビティを構成するキャビティ凹部の内壁端部に形成した刃部とを具備した半導体製造装置を用い、半導体チップを搭載したフィルムキャリヤを、前記半導体チップごとに所定形状で剪断する半導体装置の外形カット方法であって、
    前記上型を前記下型に合わせ、前記キャビティを前記クランプ部に対して可動させることで、前記キャビティ内部のフィルムキャリヤを該フィルムキャリヤの他の部分から剪断分離する
    ことを特徴とする半導体装置の外形カット方法。
  5. 上型又は下型のいずれか一方に形成したキャビティ凹部と、
    該キャビティ凹部の内壁を延出させて該キャビティ凹部の周囲に形成したクランプ部と、
    前記上型又は下型のいずれか他方に形成してあり該クランプ部の先端を挿入する溝部と、
    前記クランプ部の先端に設けた刃部とを具備し、
    前記クランプ部の少なくとも前記キャビティに面する側の側面は、前記溝部の一方の内壁に接するように構成されている
    ことを特徴とする半導体製造装置。
  6. 請求項５記載の半導体製造装置において、
    前記溝部の幅は、前記クランプ部の厚みよりも大きく形成されている
    ことを特徴とする半導体製造装置。
  7. 請求項５記載の半導体製造装置において、
    前記溝部の幅は、前記溝部が設けられた上型又は下型のいずれか一方に載置される被処理体の厚みよりも大きく形成されている
    ことを特徴とする半導体製造装置。
  8. 請求項５記載の半導体製造装置において、
    前記溝部の内壁の上端には刀部が設けられている
    ことを特徴とする半導体製造装置。
  9. 請求項５記載の半導体製造装置において、
    前記溝部が設けられた上型又は下型のいずれか一方に、被処理体を保持可能な真空吸着用の穴が設けられている
    ことを特徴とする半導体製造装置。
  10. 上型又は下型のいずれか一方に形成したキャビティ凹部と、
    該キャビティ凹部の周囲に上下方向に設けられた摺動間隙と、
    該摺動間隙内を前記キャビティ凹部に対して可動自在なクランプ部と、
    該クランプの先端に設けられた刀部とを具備し、
    前記クランプ部のキャビティに面する側の側面は、前記摺動間隙の一方の内壁に接するように構成されている
    ことを特徴とする半導体製造装置。
  11. 請求項１０記載の半導体製造装置において、
    上型又は下型のいずれか他方には、前記摺動間隙に対向する状態で前記クランプ部を挿入可能な間隙が設けられており、該間隙の内壁の上端には刃部が設けられている
    ことを特徴とする半導体製造装置。
  12. 請求項１０記載の半導体製造装置において、
    前記クランプ部は、被処理体の表面よりも低い位置で被処理体を挟持するように構成されている
    ことを特徴とする半導体製造装置。
  13. クランプ部と、
    該クランプ部によって包囲されるキャビティを有し該クランプ部に対して可動自在な上型及び下型と、
    前記キャビティを構成するキャビティ凹部の内壁端部に形成した刃部とを具備した
    ことを特徴とする半導体製造装置。
JP25801196A 1996-09-30 1996-09-30 半導体装置の外形カット方法及びそれに用いる半導体製造装置 Expired - Fee Related JP3577848B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP25801196A JP3577848B2 (ja) 1996-09-30 1996-09-30 半導体装置の外形カット方法及びそれに用いる半導体製造装置
KR1019970049538A KR19980025095A (ko) 1996-09-30 1997-09-29 반도체 장치의 외형 컷트 방법 및 그것에 사용하는 반도체 제조장치
US08/941,301 US5883440A (en) 1996-09-30 1997-09-30 Outline forming method for semiconductor device and semiconductor manufacturing device used in this method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25801196A JP3577848B2 (ja) 1996-09-30 1996-09-30 半導体装置の外形カット方法及びそれに用いる半導体製造装置

Publications (2)

Publication Number Publication Date
JPH10107055A JPH10107055A (ja) 1998-04-24
JP3577848B2 true JP3577848B2 (ja) 2004-10-20

Family

ID=17314299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25801196A Expired - Fee Related JP3577848B2 (ja) 1996-09-30 1996-09-30 半導体装置の外形カット方法及びそれに用いる半導体製造装置

Country Status (3)

Country Link
US (1) US5883440A (ja)
JP (1) JP3577848B2 (ja)
KR (1) KR19980025095A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
KR200278989Y1 (ko) * 2002-04-01 2002-06-20 주식회사 아이에스시테크놀러지 집적화된 실리콘 콘택터의 링타입 콘택터 패드
EP2273348A1 (fr) * 2009-07-10 2011-01-12 EM Microelectronic-Marin SA Procédé de fabrication d'un verre à touches capacitives pour un instrument electronique, et instrument comprenant un tel verre
JP5202493B2 (ja) * 2009-10-21 2013-06-05 シャープ株式会社 半導体装置の製造装置および半導体装置の製造方法
DE102011082157A1 (de) * 2011-09-06 2013-03-07 Osram Opto Semiconductors Gmbh Presswerkzeug und Verfahrenzum Herstellen eines Silikonelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204287A (en) * 1991-06-28 1993-04-20 Texas Instruments Incorporated Integrated circuit device having improved post for surface-mount package
US5523690A (en) * 1992-07-24 1996-06-04 White's Electronics, Inc. Metal detector with bivariate display
JP3226628B2 (ja) * 1992-10-15 2001-11-05 三菱電機株式会社 テープキャリア、それを用いた半導体装置及びその製造方法
KR960009089B1 (ko) * 1993-03-04 1996-07-10 문정환 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지

Also Published As

Publication number Publication date
JPH10107055A (ja) 1998-04-24
KR19980025095A (ko) 1998-07-06
US5883440A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
KR100809818B1 (ko) 반도체 장치의 제조 방법
JP3246848B2 (ja) 汎用ゲート位置樹脂モールド装置および樹脂モールド方法
KR19990058714A (ko) 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
JP3577848B2 (ja) 半導体装置の外形カット方法及びそれに用いる半導体製造装置
KR100705516B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
US11362023B2 (en) Package lead design with grooves for improved dambar separation
JPH06252188A (ja) 樹脂封止型半導体素子の製造方法および製造装置
JP3617574B2 (ja) 多連多列リードフレームおよびそれを用いる半導体装置の製造方法
JPH10144713A (ja) モールド方法および装置ならびに半導体装置
JP2737714B2 (ja) 半導体装置の製造方法
JP3182302B2 (ja) 樹脂封止型半導体装置の製造方法
JP4035240B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP3272827B2 (ja) リードフレームの製造方法
JP3300486B2 (ja) リードフレームの製造方法
JPH0870014A (ja) 樹脂封止型半導体装置用バリ取り方法及び装置
JPH04276648A (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
JPH0722561A (ja) 半導体装置用リードフレーム及びこれを用いた半導体装置の製造方法
JPS635539A (ja) 半導体装置の樹脂封止装置
JP2007109719A (ja) 半導体装置の製造方法
JPH098201A (ja) 半導体装置の製造方法およびそれに使用されるリードフレーム
JPH0964079A (ja) 樹脂製品の成形方法およびそれに用いるリードフレーム
JPS62154739A (ja) 切断型
JPH03125467A (ja) 樹脂封止型半導体装置用リードフレームおよびその加工方法
JPH07254676A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees