JP3555598B2 - 積層型インダクタ - Google Patents
積層型インダクタ Download PDFInfo
- Publication number
- JP3555598B2 JP3555598B2 JP2001195491A JP2001195491A JP3555598B2 JP 3555598 B2 JP3555598 B2 JP 3555598B2 JP 2001195491 A JP2001195491 A JP 2001195491A JP 2001195491 A JP2001195491 A JP 2001195491A JP 3555598 B2 JP3555598 B2 JP 3555598B2
- Authority
- JP
- Japan
- Prior art keywords
- coil conductor
- conductor patterns
- laminate
- coil
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
- H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、積層型インダクタ、特にＥＭＩフィルタなどとして使用される積層型インダクタに関する。
【０００２】
【従来の技術】
この種の積層型インダクタとして、従来より、図１０に示す積層型インダクタ１が知られている。この積層型インダクタ１は、コイル用導体パターン３ａ〜３ｅを表面に設けた絶縁体シート２ｂと、コイル用導体パターン４ａ〜４ｆを表面に設けた絶縁体シート２ｄと、複数のビアホール８を設けた絶縁体シート２ｃ等を積み重ね、一体的に焼成して積層体を構成している。図１０において、符号５，６はそれぞれ引出し電極である。
【０００３】
積層体の上部のコイル用導体パターン３ａ〜３ｅ並びに下部のコイル用導体パターン４ａ〜４ｆはそれぞれ同一層に配置されており、両者は、絶縁体シート２ｂ，２ｃに配置されている複数のビアホール８を介して電気的に直列に接続され、螺旋状コイルＬを構成している。螺旋状コイルＬは、その軸方向が絶縁体シート２ａ〜２ｄの積み重ね方向に対して垂直であり、かつ、入出力外部電極１０，１１（図１１参照）に対して垂直である。言い換えると、螺旋状コイルＬの軸方向は、積層型インダクタ１の実装面に対して平行である。
【０００４】
【発明が解決しようとする課題】
ところが、図１１に示すように、積層体９の上部に位置するコイル用導体パターン３ａ〜３ｅや下部に位置するコイル用導体パターン４ａ〜４ｆはそれぞれ、同一層にパターンを形成している。従って、隣り合う二つのコイル用導体パターンの間（例えば３ａと３ｂの間など）に隙間ができ、螺旋状コイルＬによって発生した磁束Φがこれらの隙間から漏れることになる。
【０００５】
そこで、本発明の目的は、磁束の漏れが少なく、高インダクタンスが得られる積層型インダクタを提供することにある。
【０００６】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る積層型インダクタは、
（ａ）複数の絶縁体層を積み重ねて構成した積層体と、
（ｂ）前記積層体内の上部に配置された複数のコイル用導体パターンと、
（ｃ）前記積層体内の下部に配置された複数のコイル用導体パターンと、
（ｄ）前記積層体内に配置されている複数のビアホールとを備え、
（ｅ）前記上部および下部のコイル用導体パターンを前記ビアホールを介して交互に電気的に直列に接続して構成したコイルが、前記絶縁体層の積み重ね方向に対して直交する方向にコイル軸を有し、前記積層体の上部又は／および下部に配置された複数のコイル用導体パターンはそれぞれ、異なる層に位置されるコイル用導体パターン同士がオーバーラップ部分を有し、異なる層に位置されるコイル用導体パターンの間であって前記複数のビアホールによって囲まれる領域に非磁性体層が配置されていること、
を特徴とする。
【０００７】
また、本発明に係る積層型インダクタは、
（ａ）複数の絶縁体層を積み重ねて構成した積層体と、
（ｂ）前記積層体内の上部に配置された複数のコイル用導体パターンと、
（ｃ）前記積層体内の下部に配置された複数のコイル用導体パターンと、
（ｄ）前記積層体内に配置されている複数のビアホールとを備え、
（ｅ’）前記上部および下部のコイル用導体パターンを前記ビアホールを介して交互に電気的に直列に接続して構成したコイルが、前記絶縁体層の積み重ね方向に対して直交する方向にコイル軸を有し、前記積層体の上部又は／および下部に配置された複数のコイル用導体パターンはそれぞれ、異なる層に位置されるコイル用導体パターン同士がオーバーラップ部分を有し、前記絶縁体層の積み重ね方向において、異なる層に位置されるコイル用導体パターンのうち、外側に位置するコイル用導体パターンの幅の方が、内側に位置するコイル用導体パターンの幅よりも太いこと、
を特徴とする。
【０００８】
以上の構成により、積層体の上部や下部に配置された複数のコイル用導体パターンは、二層以上の層に形成されている。従って、一方の層に形成された二つのコイル用導体パターン間の隙間を、他方の層のコイル用導体パターンによって覆うことにより、磁束の漏れが少なくなる。
【０００９】
また、二層以上の層に形成されているコイル用導体パターンの層間に非磁性体層を配置することにより、非磁性体層に磁路は形成されず、磁束の漏れはより少なくなる。あるいは、絶縁体層の積み重ね方向において、二層以上の層に形成されているコイル用導体パターンのうち、外側の層に位置するコイル用導体パターンの幅を、内側の層に位置するコイル用導体パターンの幅より太く設定することにより、磁束の漏れが確実に抑えられる。
【００１０】
【発明の実施の形態】
以下、本発明に係る積層型インダクタの実施の形態について添付の図面を参照して説明する。
【００１１】
［第１実施形態、図１〜図５］
図１に示すように、積層型インダクタ２１は、第１コイル用導体パターン２３ａ〜２３ｃ及び引出し用導体パターン２５，２６を表面に設けた第１絶縁体シート２２ｂと、第２コイル用導体パターン２３ｄ，２３ｅを表面に設けた第２絶縁体シート２２ｃと、複数のビアホール２８を設けた絶縁体シート２２ｄと、第３コイル用導体パターン２４ｄ〜２４ｆを表面に設けた第３絶縁体シート２２ｅと、第４コイル用導体パターン２４ａ〜２４ｃを表面に設けた第４絶縁体シート２２ｆ等にて構成されている。
【００１２】
導体パターン２３ａ〜２３ｅ，２４ａ〜２４ｆ，２５，２６は、印刷、スパッタリング、蒸着、フォトリソグラフィ等の方法により絶縁体シート２２ｂ，２２ｃ，２２ｅ，２２ｆの表面に形成されている。導体パターン２３ａ〜２３ｅ，２４ａ〜２４ｆ，２５，２６の材料としては、Ａｇ，Ａｇ−Ｐｄ，Ｐｄ，Ｃｕ，Ｎｉなどが使用される。絶縁体シート２２ａ〜２２ｆの材料としては、フェライト等の磁性体材料、あるいは、セラミック等の誘電体材料や絶縁体材料を、結合剤などと一緒に混練し、シート状に成形したものである。
【００１３】
ビアホール２８は、絶縁体シート２２ｂ〜２２ｅにレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電性ペーストを充填することにより形成される。第１コイル用導体パターン２３ａ〜２３ｃと第２コイル用導体パターン２３ｄ，２３ｅは、後述の積層体３０の上部に配置される。第３コイル用導体パターン２４ｄ〜２４ｆと第４コイル用導体パターン２４ａ〜２４ｃは、積層体３０の下部に配置される。
【００１４】
上部に配置された第１及び第２コイル用導体パターン２３ａ〜２３ｅはそれぞれ、絶縁体シート２２ｂ〜２２ｅに設けたビアホール２８を介して順次下部に配置された第３及び第４コイル用導体パターン２４ａ〜２４ｆに電気的に直列に接続され、螺旋状コイルＬを構成する。すなわち、引出し用導体パターン２５−コイル用導体パターン２４ｄ−２３ａ−２４ａ−２３ｄ−２４ｅ−２３ｂ−２４ｂ−２３ｅ−２４ｆ−２３ｃ−２４ｃ−引出し用導体パターン２６の順に繋がっている。螺旋状コイルＬは、その軸方向が絶縁体シート２２ａ〜２２ｆの積み重ね方向に対して垂直であり、かつ、後述の入出力電極３１，３２に対して垂直である。言い換えると、螺旋状コイルＬの軸方向は、インダクタ２１の実装面に対して平行である。
【００１５】
以上の絶縁体シート２２ａ〜２２ｆは積み重ねられた後、一体的に焼成され、図２に示すように、積層体３０とされる。積層体３０の両端部には、それぞれ入出力電極３１，３２が設けられる。入出力電極３１，３２は、それぞれ引出し用導体パターン２５，２６に電気的に接続されている。これらの入出力電極３１，３２は、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ等の導電性ペーストを塗布後、焼付けたり、あるいは、乾式めっきしたりすることによって形成される。
【００１６】
図３は、積層型インダクタ２１の構成を模式的に示したものである。積層体３０の上部に配置された第１コイル用導体パターン２３ａ〜２３ｃと第２コイル用導体パターン２３ｄ，２３ｅとは、２層構造になっている。そして、図４に示すように、第１コイル用導体パターン２３ａ〜２３ｃの縁部と第２コイル用導体パターン２３ｄ，２３ｅの縁部は、積層体３０の短手方向あるいは長手方向に対して傾斜する方向に沿って、オーバーラップ部分（重なり合っている部分）２９を有している。このため、コイル用導体パターン２３ａと２３ｂの間の隙間、並びに、コイル用導体パターン２３ｂと２３ｃの間の隙間が、それぞれコイル用導体パターン２３ｄ，２３ｅによって覆われている。なお、図４において、オーバーラップ部分２９は斜線にて表示している。
【００１７】
同様に、積層体３０の下部に配置された第３コイル用導体パターン２４ａ〜２４ｃと第４コイル用導体パターン２４ｄ〜２４ｆとは、２層構造になっている。そして、図５に示すように、第４コイル用導体パターン２４ｄ〜２４ｆの縁部と第３コイル用導体パターン２４ａ〜２４ｃの縁部は、積層体３０の短手方向に対して平行な方向に沿って、オーバーラップ部分（重なり合っている部分）２９を有している。このため、コイル用導体パターン２４ａと２４ｂの間の隙間、コイル用導体パターン２４ｂと２４ｃの間の隙間、並びに、コイル用導体パターン２４ａと入出力電極３１の間の隙間が、それぞれコイル用導体パターン２４ｅ，２４ｆ，２４ｄによって覆われている。
【００１８】
この結果、螺旋状コイルＬによって発生した磁束φの漏れが少なく、高インダクタンスを有する積層型インダクタ２１を得ることができる。特に、本第１実施形態では、絶縁体シート２２ａ〜２２ｆの積み重ね方向において、外側に位置する第１及び第４コイル用導体パターン２３ａ〜２３ｃ，２４ａ〜２４ｃのパターン幅を、内側に位置する第２及び第３コイル用導体パターン２３ｄ，２３ｅ，２４ｄ〜２４ｆのパターン幅より太く設定しているため、磁束φの漏れを確実に抑えることができる。
【００１９】
［第２実施形態、図６及び図７］
第２実施形態は、前記第１実施形態の積層型インダクタ２１において、第１コイル用導体パターン２３ａ〜２３ｃと第２コイル用導体パターン２３ｄ，２３ｅとの間、並びに、第３コイル用導体パターン２４ｄ〜２４ｆと第４コイル用導体パターン２４ａ〜２４ｃとの間に、それぞれ非磁性体層を配置したものと同様のものである。
【００２０】
具体的には、図６に示すように、第１コイル用導体パターン２３ａ〜２３ｃを表面に設けた第１絶縁体シート２２ｂと、第２コイル用導体パターン２３ｄ，２３ｅを表面に設けた第２絶縁体シート２２ｃとの間に、矩形状の非磁性体層４０を表面に設けた絶縁体シート２２ｂ’を配置する。非磁性体層４０はガラスや誘電体セラミックスなどからなる。同様に、第３コイル用導体パターン２４ｄ〜２４ｆを表面に設けた第３絶縁体シート２２ｅと、第４コイル用導体パターン２４ａ〜２４ｃを表面に設けた第４絶縁体シート２２ｆとの間に、非磁性体層４０を表面に設けた絶縁体シートを配置する。
【００２１】
これにより、図７に示すように、オーバーラップした第１コイル用導体パターン２３ａ〜２３ｃと第２コイル用導体パターン２３ｄ，２３ｅとの間、並びにオーバーラップした第３コイル用導体パターン２４ｄ〜２４ｆと第４コイル用導体パターン２４ａ〜２４ｃとの間に、それぞれ非磁性体層４０を配置した積層型インダクタ２１Ａが得られる。この積層型インダクタ２１Ａは、非磁性体層４０に磁路が形成されないため、第１実施形態の積層型インダクタ２１よりも磁束の漏れは少なく、高インダクタンスを有している。
【００２２】
［他の実施形態］
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。前記実施形態は、積層体の上部のコイル用導体パターン及び下部のコイル用導体パターンの両方を２層以上の構造にしているが、必ずしも両方を２層以上の構造にする必要はなく、いずれか一方のみを２層以上の構造にし、他方は従来の一層構造のままであってもよい。
【００２３】
また、積層体の上部あるいは下部に配置されるコイル用導体パターンは３層以上の構造であってもよい。図８には、積層体の上部に配置されるコイル用導体パターン２３ａ〜２３ｅを３層構造にした場合の例を示している。また、図９に示すように、コイル用導体パターン２３ｄ，２３ｅのパターン幅を拡張させて、オーバーラップ面積を広くしてもよい。
【００２４】
また、積層型インダクタを製造する場合、コイル用導体パターンやビアホールを設けた絶縁体シート等を積み重ねた後、一体的に焼成する工法に必ずしも限定されない。絶縁体シートは予め焼成されたものを用いてもよい。また、以下に説明する工法によって積層型インダクタを製造してもよい。すなわち、印刷などの手段によりペースト状の絶縁体材料にて絶縁体層を形成した後、その絶縁体層の表面にペースト状の導電性材料を塗布してコイル用導体パターンを形成する。次に、ペースト状の絶縁体材料を前記コイル用導体パターンの上から塗布してコイル用導体が内蔵された絶縁体層とする。同様にして、順に重ね塗りをしながら、コイル用導体の必要な箇所をビアホールで電気的に接続することにより、積層構造を有するインダクタが得られる。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明によれば、積層体の上部や下部に配置された複数のコイル用導体パターンを、二層以上の層に形成したので、一方の層に形成された二つのコイル用導体パターン間の隙間を、他方の層のコイル用導体パターンによって覆うことにより、磁束の漏れを少なくできる。この結果、高インダクタンスの積層型インダクタを得ることができる。さらに、二層以上の層に形成されているコイル用導体パターンの層間に非磁性体層を配置することにより、非磁性体層に磁路は形成されず、磁束の漏れをより少なくすることができる。あるいは、絶縁体層の積み重ね方向において、二層以上の層に形成されているコイル用導体パターンのうち、外側の層に位置するコイル用導体パターンの幅を、内側の層に位置するコイル用導体パターンの幅より太く設定することにより、磁束の漏れを確実に抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る積層型インダクタの第１実施形態を示す分解斜視図。
【図２】図１に示した積層型インダクタの外観斜視図。
【図３】図２に示した積層型インダクタの模式断面図。
【図４】第１及び第２コイル用導体パターンの位置関係を示す内部平面図。
【図５】第３及び第４コイル用導体パターンの位置関係を示す内部平面図。
【図６】本発明に係る積層型インダクタの第２実施形態を示す一部分解斜視図。
【図７】図６に示した積層型インダクタの模式断面図。
【図８】他の実施形態を示す一部分解斜視図。
【図９】別の他の実施形態を示す斜視図。
【図１０】従来の積層型インダクタの分解斜視図。
【図１１】図１０に示した積層型インダクタの模式断面図。
【符号の説明】
２１，２１Ａ…積層型インダクタ
２２ａ〜２２ｆ，２２ｂ’…絶縁体シート
２３ａ〜２３ｅ…積層体上部のコイル用導体パターン
２４ａ〜２４ｆ…積層体下部のコイル用導体パターン
２８…ビアホール
２９…オーバーラップ部分
３０…積層体
４０…非磁性体層
Ｌ…螺旋状コイル
【産業上の利用分野】
本発明は、積層型インダクタ、特にＥＭＩフィルタなどとして使用される積層型インダクタに関する。
【０００２】
【従来の技術】
この種の積層型インダクタとして、従来より、図１０に示す積層型インダクタ１が知られている。この積層型インダクタ１は、コイル用導体パターン３ａ〜３ｅを表面に設けた絶縁体シート２ｂと、コイル用導体パターン４ａ〜４ｆを表面に設けた絶縁体シート２ｄと、複数のビアホール８を設けた絶縁体シート２ｃ等を積み重ね、一体的に焼成して積層体を構成している。図１０において、符号５，６はそれぞれ引出し電極である。
【０００３】
積層体の上部のコイル用導体パターン３ａ〜３ｅ並びに下部のコイル用導体パターン４ａ〜４ｆはそれぞれ同一層に配置されており、両者は、絶縁体シート２ｂ，２ｃに配置されている複数のビアホール８を介して電気的に直列に接続され、螺旋状コイルＬを構成している。螺旋状コイルＬは、その軸方向が絶縁体シート２ａ〜２ｄの積み重ね方向に対して垂直であり、かつ、入出力外部電極１０，１１（図１１参照）に対して垂直である。言い換えると、螺旋状コイルＬの軸方向は、積層型インダクタ１の実装面に対して平行である。
【０００４】
【発明が解決しようとする課題】
ところが、図１１に示すように、積層体９の上部に位置するコイル用導体パターン３ａ〜３ｅや下部に位置するコイル用導体パターン４ａ〜４ｆはそれぞれ、同一層にパターンを形成している。従って、隣り合う二つのコイル用導体パターンの間（例えば３ａと３ｂの間など）に隙間ができ、螺旋状コイルＬによって発生した磁束Φがこれらの隙間から漏れることになる。
【０００５】
そこで、本発明の目的は、磁束の漏れが少なく、高インダクタンスが得られる積層型インダクタを提供することにある。
【０００６】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る積層型インダクタは、
（ａ）複数の絶縁体層を積み重ねて構成した積層体と、
（ｂ）前記積層体内の上部に配置された複数のコイル用導体パターンと、
（ｃ）前記積層体内の下部に配置された複数のコイル用導体パターンと、
（ｄ）前記積層体内に配置されている複数のビアホールとを備え、
（ｅ）前記上部および下部のコイル用導体パターンを前記ビアホールを介して交互に電気的に直列に接続して構成したコイルが、前記絶縁体層の積み重ね方向に対して直交する方向にコイル軸を有し、前記積層体の上部又は／および下部に配置された複数のコイル用導体パターンはそれぞれ、異なる層に位置されるコイル用導体パターン同士がオーバーラップ部分を有し、異なる層に位置されるコイル用導体パターンの間であって前記複数のビアホールによって囲まれる領域に非磁性体層が配置されていること、
を特徴とする。
【０００７】
また、本発明に係る積層型インダクタは、
（ａ）複数の絶縁体層を積み重ねて構成した積層体と、
（ｂ）前記積層体内の上部に配置された複数のコイル用導体パターンと、
（ｃ）前記積層体内の下部に配置された複数のコイル用導体パターンと、
（ｄ）前記積層体内に配置されている複数のビアホールとを備え、
（ｅ’）前記上部および下部のコイル用導体パターンを前記ビアホールを介して交互に電気的に直列に接続して構成したコイルが、前記絶縁体層の積み重ね方向に対して直交する方向にコイル軸を有し、前記積層体の上部又は／および下部に配置された複数のコイル用導体パターンはそれぞれ、異なる層に位置されるコイル用導体パターン同士がオーバーラップ部分を有し、前記絶縁体層の積み重ね方向において、異なる層に位置されるコイル用導体パターンのうち、外側に位置するコイル用導体パターンの幅の方が、内側に位置するコイル用導体パターンの幅よりも太いこと、
を特徴とする。
【０００８】
以上の構成により、積層体の上部や下部に配置された複数のコイル用導体パターンは、二層以上の層に形成されている。従って、一方の層に形成された二つのコイル用導体パターン間の隙間を、他方の層のコイル用導体パターンによって覆うことにより、磁束の漏れが少なくなる。
【０００９】
また、二層以上の層に形成されているコイル用導体パターンの層間に非磁性体層を配置することにより、非磁性体層に磁路は形成されず、磁束の漏れはより少なくなる。あるいは、絶縁体層の積み重ね方向において、二層以上の層に形成されているコイル用導体パターンのうち、外側の層に位置するコイル用導体パターンの幅を、内側の層に位置するコイル用導体パターンの幅より太く設定することにより、磁束の漏れが確実に抑えられる。
【００１０】
【発明の実施の形態】
以下、本発明に係る積層型インダクタの実施の形態について添付の図面を参照して説明する。
【００１１】
［第１実施形態、図１〜図５］
図１に示すように、積層型インダクタ２１は、第１コイル用導体パターン２３ａ〜２３ｃ及び引出し用導体パターン２５，２６を表面に設けた第１絶縁体シート２２ｂと、第２コイル用導体パターン２３ｄ，２３ｅを表面に設けた第２絶縁体シート２２ｃと、複数のビアホール２８を設けた絶縁体シート２２ｄと、第３コイル用導体パターン２４ｄ〜２４ｆを表面に設けた第３絶縁体シート２２ｅと、第４コイル用導体パターン２４ａ〜２４ｃを表面に設けた第４絶縁体シート２２ｆ等にて構成されている。
【００１２】
導体パターン２３ａ〜２３ｅ，２４ａ〜２４ｆ，２５，２６は、印刷、スパッタリング、蒸着、フォトリソグラフィ等の方法により絶縁体シート２２ｂ，２２ｃ，２２ｅ，２２ｆの表面に形成されている。導体パターン２３ａ〜２３ｅ，２４ａ〜２４ｆ，２５，２６の材料としては、Ａｇ，Ａｇ−Ｐｄ，Ｐｄ，Ｃｕ，Ｎｉなどが使用される。絶縁体シート２２ａ〜２２ｆの材料としては、フェライト等の磁性体材料、あるいは、セラミック等の誘電体材料や絶縁体材料を、結合剤などと一緒に混練し、シート状に成形したものである。
【００１３】
ビアホール２８は、絶縁体シート２２ｂ〜２２ｅにレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電性ペーストを充填することにより形成される。第１コイル用導体パターン２３ａ〜２３ｃと第２コイル用導体パターン２３ｄ，２３ｅは、後述の積層体３０の上部に配置される。第３コイル用導体パターン２４ｄ〜２４ｆと第４コイル用導体パターン２４ａ〜２４ｃは、積層体３０の下部に配置される。
【００１４】
上部に配置された第１及び第２コイル用導体パターン２３ａ〜２３ｅはそれぞれ、絶縁体シート２２ｂ〜２２ｅに設けたビアホール２８を介して順次下部に配置された第３及び第４コイル用導体パターン２４ａ〜２４ｆに電気的に直列に接続され、螺旋状コイルＬを構成する。すなわち、引出し用導体パターン２５−コイル用導体パターン２４ｄ−２３ａ−２４ａ−２３ｄ−２４ｅ−２３ｂ−２４ｂ−２３ｅ−２４ｆ−２３ｃ−２４ｃ−引出し用導体パターン２６の順に繋がっている。螺旋状コイルＬは、その軸方向が絶縁体シート２２ａ〜２２ｆの積み重ね方向に対して垂直であり、かつ、後述の入出力電極３１，３２に対して垂直である。言い換えると、螺旋状コイルＬの軸方向は、インダクタ２１の実装面に対して平行である。
【００１５】
以上の絶縁体シート２２ａ〜２２ｆは積み重ねられた後、一体的に焼成され、図２に示すように、積層体３０とされる。積層体３０の両端部には、それぞれ入出力電極３１，３２が設けられる。入出力電極３１，３２は、それぞれ引出し用導体パターン２５，２６に電気的に接続されている。これらの入出力電極３１，３２は、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ等の導電性ペーストを塗布後、焼付けたり、あるいは、乾式めっきしたりすることによって形成される。
【００１６】
図３は、積層型インダクタ２１の構成を模式的に示したものである。積層体３０の上部に配置された第１コイル用導体パターン２３ａ〜２３ｃと第２コイル用導体パターン２３ｄ，２３ｅとは、２層構造になっている。そして、図４に示すように、第１コイル用導体パターン２３ａ〜２３ｃの縁部と第２コイル用導体パターン２３ｄ，２３ｅの縁部は、積層体３０の短手方向あるいは長手方向に対して傾斜する方向に沿って、オーバーラップ部分（重なり合っている部分）２９を有している。このため、コイル用導体パターン２３ａと２３ｂの間の隙間、並びに、コイル用導体パターン２３ｂと２３ｃの間の隙間が、それぞれコイル用導体パターン２３ｄ，２３ｅによって覆われている。なお、図４において、オーバーラップ部分２９は斜線にて表示している。
【００１７】
同様に、積層体３０の下部に配置された第３コイル用導体パターン２４ａ〜２４ｃと第４コイル用導体パターン２４ｄ〜２４ｆとは、２層構造になっている。そして、図５に示すように、第４コイル用導体パターン２４ｄ〜２４ｆの縁部と第３コイル用導体パターン２４ａ〜２４ｃの縁部は、積層体３０の短手方向に対して平行な方向に沿って、オーバーラップ部分（重なり合っている部分）２９を有している。このため、コイル用導体パターン２４ａと２４ｂの間の隙間、コイル用導体パターン２４ｂと２４ｃの間の隙間、並びに、コイル用導体パターン２４ａと入出力電極３１の間の隙間が、それぞれコイル用導体パターン２４ｅ，２４ｆ，２４ｄによって覆われている。
【００１８】
この結果、螺旋状コイルＬによって発生した磁束φの漏れが少なく、高インダクタンスを有する積層型インダクタ２１を得ることができる。特に、本第１実施形態では、絶縁体シート２２ａ〜２２ｆの積み重ね方向において、外側に位置する第１及び第４コイル用導体パターン２３ａ〜２３ｃ，２４ａ〜２４ｃのパターン幅を、内側に位置する第２及び第３コイル用導体パターン２３ｄ，２３ｅ，２４ｄ〜２４ｆのパターン幅より太く設定しているため、磁束φの漏れを確実に抑えることができる。
【００１９】
［第２実施形態、図６及び図７］
第２実施形態は、前記第１実施形態の積層型インダクタ２１において、第１コイル用導体パターン２３ａ〜２３ｃと第２コイル用導体パターン２３ｄ，２３ｅとの間、並びに、第３コイル用導体パターン２４ｄ〜２４ｆと第４コイル用導体パターン２４ａ〜２４ｃとの間に、それぞれ非磁性体層を配置したものと同様のものである。
【００２０】
具体的には、図６に示すように、第１コイル用導体パターン２３ａ〜２３ｃを表面に設けた第１絶縁体シート２２ｂと、第２コイル用導体パターン２３ｄ，２３ｅを表面に設けた第２絶縁体シート２２ｃとの間に、矩形状の非磁性体層４０を表面に設けた絶縁体シート２２ｂ’を配置する。非磁性体層４０はガラスや誘電体セラミックスなどからなる。同様に、第３コイル用導体パターン２４ｄ〜２４ｆを表面に設けた第３絶縁体シート２２ｅと、第４コイル用導体パターン２４ａ〜２４ｃを表面に設けた第４絶縁体シート２２ｆとの間に、非磁性体層４０を表面に設けた絶縁体シートを配置する。
【００２１】
これにより、図７に示すように、オーバーラップした第１コイル用導体パターン２３ａ〜２３ｃと第２コイル用導体パターン２３ｄ，２３ｅとの間、並びにオーバーラップした第３コイル用導体パターン２４ｄ〜２４ｆと第４コイル用導体パターン２４ａ〜２４ｃとの間に、それぞれ非磁性体層４０を配置した積層型インダクタ２１Ａが得られる。この積層型インダクタ２１Ａは、非磁性体層４０に磁路が形成されないため、第１実施形態の積層型インダクタ２１よりも磁束の漏れは少なく、高インダクタンスを有している。
【００２２】
［他の実施形態］
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。前記実施形態は、積層体の上部のコイル用導体パターン及び下部のコイル用導体パターンの両方を２層以上の構造にしているが、必ずしも両方を２層以上の構造にする必要はなく、いずれか一方のみを２層以上の構造にし、他方は従来の一層構造のままであってもよい。
【００２３】
また、積層体の上部あるいは下部に配置されるコイル用導体パターンは３層以上の構造であってもよい。図８には、積層体の上部に配置されるコイル用導体パターン２３ａ〜２３ｅを３層構造にした場合の例を示している。また、図９に示すように、コイル用導体パターン２３ｄ，２３ｅのパターン幅を拡張させて、オーバーラップ面積を広くしてもよい。
【００２４】
また、積層型インダクタを製造する場合、コイル用導体パターンやビアホールを設けた絶縁体シート等を積み重ねた後、一体的に焼成する工法に必ずしも限定されない。絶縁体シートは予め焼成されたものを用いてもよい。また、以下に説明する工法によって積層型インダクタを製造してもよい。すなわち、印刷などの手段によりペースト状の絶縁体材料にて絶縁体層を形成した後、その絶縁体層の表面にペースト状の導電性材料を塗布してコイル用導体パターンを形成する。次に、ペースト状の絶縁体材料を前記コイル用導体パターンの上から塗布してコイル用導体が内蔵された絶縁体層とする。同様にして、順に重ね塗りをしながら、コイル用導体の必要な箇所をビアホールで電気的に接続することにより、積層構造を有するインダクタが得られる。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明によれば、積層体の上部や下部に配置された複数のコイル用導体パターンを、二層以上の層に形成したので、一方の層に形成された二つのコイル用導体パターン間の隙間を、他方の層のコイル用導体パターンによって覆うことにより、磁束の漏れを少なくできる。この結果、高インダクタンスの積層型インダクタを得ることができる。さらに、二層以上の層に形成されているコイル用導体パターンの層間に非磁性体層を配置することにより、非磁性体層に磁路は形成されず、磁束の漏れをより少なくすることができる。あるいは、絶縁体層の積み重ね方向において、二層以上の層に形成されているコイル用導体パターンのうち、外側の層に位置するコイル用導体パターンの幅を、内側の層に位置するコイル用導体パターンの幅より太く設定することにより、磁束の漏れを確実に抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る積層型インダクタの第１実施形態を示す分解斜視図。
【図２】図１に示した積層型インダクタの外観斜視図。
【図３】図２に示した積層型インダクタの模式断面図。
【図４】第１及び第２コイル用導体パターンの位置関係を示す内部平面図。
【図５】第３及び第４コイル用導体パターンの位置関係を示す内部平面図。
【図６】本発明に係る積層型インダクタの第２実施形態を示す一部分解斜視図。
【図７】図６に示した積層型インダクタの模式断面図。
【図８】他の実施形態を示す一部分解斜視図。
【図９】別の他の実施形態を示す斜視図。
【図１０】従来の積層型インダクタの分解斜視図。
【図１１】図１０に示した積層型インダクタの模式断面図。
【符号の説明】
２１，２１Ａ…積層型インダクタ
２２ａ〜２２ｆ，２２ｂ’…絶縁体シート
２３ａ〜２３ｅ…積層体上部のコイル用導体パターン
２４ａ〜２４ｆ…積層体下部のコイル用導体パターン
２８…ビアホール
２９…オーバーラップ部分
３０…積層体
４０…非磁性体層
Ｌ…螺旋状コイル
Claims (2)
- 複数の絶縁体層を積み重ねて構成した積層体と、
前記積層体内の上部に配置された複数のコイル用導体パターンと、
前記積層体内の下部に配置された複数のコイル用導体パターンと、
前記積層体内に配置されている複数のビアホールとを備え、
前記上部および下部のコイル用導体パターンを前記ビアホールを介して交互に電気的に直列に接続して構成したコイルが、前記絶縁体層の積み重ね方向に対して直交する方向にコイル軸を有し、前記積層体の上部又は／および下部に配置された複数のコイル用導体パターンはそれぞれ、異なる層に位置されるコイル用導体パターン同士がオーバーラップ部分を有し、異なる層に位置されるコイル用導体パターンの間であって前記複数のビアホールによって囲まれる領域に非磁性体層が配置されていること、
を特徴とする積層型インダクタ。 - 複数の絶縁体層を積み重ねて構成した積層体と、
前記積層体内の上部に配置された複数のコイル用導体パターンと、
前記積層体内の下部に配置された複数のコイル用導体パターンと、
前記積層体内に配置されている複数のビアホールとを備え、
前記上部および下部のコイル用導体パターンを前記ビアホールを介して交互に電気的に直列に接続して構成したコイルが、前記絶縁体層の積み重ね方向に対して直交する方向にコイル軸を有し、前記積層体の上部又は／および下部に配置された複数のコイル用導体パターンはそれぞれ、異なる層に位置されるコイル用導体パターン同士がオーバーラップ部分を有し、前記絶縁体層の積み重ね方向において、異なる層に位置されるコイル用導体パターンのうち、外側に位置するコイル用導体パターンの幅の方が、内側に位置するコイル用導体パターンの幅よりも太いこと、
を特徴とする積層型インダクタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195491A JP3555598B2 (ja) | 2001-06-27 | 2001-06-27 | 積層型インダクタ |
| US10/144,078 US6590486B2 (en) | 2001-06-27 | 2002-05-13 | Multilayer inductor |
| TW091110125A TW554354B (en) | 2001-06-27 | 2002-05-15 | Multilayer inductor |
| CNB021200394A CN1204573C (zh) | 2001-06-27 | 2002-05-21 | 多层电感器 |
| KR10-2002-0033329A KR100466976B1 (ko) | 2001-06-27 | 2002-06-14 | 적층형 인덕터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195491A JP3555598B2 (ja) | 2001-06-27 | 2001-06-27 | 積層型インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017326A JP2003017326A (ja) | 2003-01-17 |
| JP3555598B2 true JP3555598B2 (ja) | 2004-08-18 |
Family
ID=19033456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195491A Expired - Lifetime JP3555598B2 (ja) | 2001-06-27 | 2001-06-27 | 積層型インダクタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6590486B2 (ja) |
| JP (1) | JP3555598B2 (ja) |
| KR (1) | KR100466976B1 (ja) |
| CN (1) | CN1204573C (ja) |
| TW (1) | TW554354B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479625B1 (ko) * | 2002-11-30 | 2005-03-31 | 주식회사 쎄라텍 | 칩타입 파워인덕터 및 그 제조방법 |
| JP2005039187A (ja) * | 2003-06-26 | 2005-02-10 | Murata Mfg Co Ltd | 積層コイル部品 |
| US7384595B2 (en) * | 2003-10-22 | 2008-06-10 | Tokyo Electron Limited | Heat-treating apparatus and heat-treating method |
| CN1906717B (zh) * | 2005-01-07 | 2010-06-16 | 株式会社村田制作所 | 叠片线圈 |
| KR100596502B1 (ko) | 2005-01-24 | 2006-07-05 | 한명희 | 적층형 칩 타이프 파워 인덕터 및 그 제조 방법 |
| US8021277B2 (en) | 2005-02-02 | 2011-09-20 | Mad Dogg Athletics, Inc. | Programmed exercise bicycle with computer aided guidance |
| TWI280593B (en) | 2005-06-16 | 2007-05-01 | Via Tech Inc | Inductor |
| KR100614259B1 (ko) * | 2006-03-30 | 2006-08-22 | (주) 래트론 | 적층형 파워인덕터 |
| US8378777B2 (en) * | 2008-07-29 | 2013-02-19 | Cooper Technologies Company | Magnetic electrical device |
| KR101011633B1 (ko) | 2008-04-04 | 2011-01-28 | 이기철 | 고인덕턴스를 제공하는 적층형 파워인덕터 |
| KR101116897B1 (ko) * | 2010-01-06 | 2012-03-06 | 주식회사 실리콘하모니 | 디지털 ｃｍｏｓ 공정에서 주파수 합성기에 사용되는 솔레노이드 인덕터 |
| FR2979712B1 (fr) * | 2011-09-02 | 2013-09-13 | Schneider Electric Ind Sas | Ensemble multicouche a double bobinage blinde pour detecteur inductif |
| JP2013172241A (ja) * | 2012-02-20 | 2013-09-02 | Murata Mfg Co Ltd | 積層アンテナ、アンテナ装置及びそれを用いた電子機器 |
| US20130271251A1 (en) * | 2012-04-12 | 2013-10-17 | Cyntec Co., Ltd. | Substrate-Less Electronic Component |
| KR20160000329A (ko) * | 2014-06-24 | 2016-01-04 | 삼성전기주식회사 | 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판 |
| JP6421484B2 (ja) | 2014-07-28 | 2018-11-14 | Tdk株式会社 | コイル部品、コイル部品複合体およびトランス、ならびに電源装置 |
| JP6354551B2 (ja) * | 2014-12-02 | 2018-07-11 | 株式会社村田製作所 | 電子部品 |
| US9453702B2 (en) | 2015-01-09 | 2016-09-27 | Hogue, Inc. | Firearm handgrip assembly with laser gunsight system |
| KR101883036B1 (ko) * | 2015-12-29 | 2018-08-24 | 삼성전기주식회사 | 적층 전자 부품 및 적층형 칩 안테나 |
| JP2016129421A (ja) * | 2016-03-08 | 2016-07-14 | 株式会社村田製作所 | 積層アンテナ、アンテナ装置及びそれを用いた電子機器 |
| US10529661B2 (en) * | 2016-05-05 | 2020-01-07 | Cyntec Co., Ltd | Multilayer inductor and the fabrication method thereof |
| TWI630792B (zh) * | 2016-08-17 | 2018-07-21 | 村田製作所股份有限公司 | Multilayer LC filter |
| KR102653545B1 (ko) | 2017-02-02 | 2024-04-04 | 오토라눔 아게 | 베타히스틴을 포함하는 비강내 조성물 |
| JP7579074B2 (ja) * | 2020-07-07 | 2024-11-07 | Tdk株式会社 | 積層コイル部品 |
| US11806577B1 (en) | 2023-02-17 | 2023-11-07 | Mad Dogg Athletics, Inc. | Programmed exercise bicycle with computer aided guidance |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335148A (ja) * | 1992-06-02 | 1993-12-17 | Murata Mfg Co Ltd | 積層型ノイズフィルタ |
| JP3097569B2 (ja) * | 1996-09-17 | 2000-10-10 | 株式会社村田製作所 | 積層チップインダクタの製造方法 |
| JP3438859B2 (ja) * | 1996-11-21 | 2003-08-18 | ティーディーケイ株式会社 | 積層型電子部品とその製造方法 |
| JP2001023822A (ja) * | 1999-07-07 | 2001-01-26 | Tdk Corp | 積層フェライトチップインダクタアレイおよびその製造方法 |
| JP2001102219A (ja) * | 1999-10-01 | 2001-04-13 | Koa Corp | 積層チップインダクタ及びその製造方法 |
-
2001
- 2001-06-27 JP JP2001195491A patent/JP3555598B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-13 US US10/144,078 patent/US6590486B2/en not_active Expired - Lifetime
- 2002-05-15 TW TW091110125A patent/TW554354B/zh not_active IP Right Cessation
- 2002-05-21 CN CNB021200394A patent/CN1204573C/zh not_active Expired - Lifetime
- 2002-06-14 KR KR10-2002-0033329A patent/KR100466976B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030006996A (ko) | 2003-01-23 |
| JP2003017326A (ja) | 2003-01-17 |
| US6590486B2 (en) | 2003-07-08 |
| TW554354B (en) | 2003-09-21 |
| CN1393892A (zh) | 2003-01-29 |
| CN1204573C (zh) | 2005-06-01 |
| KR100466976B1 (ko) | 2005-01-24 |
| US20030001711A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3555598B2 (ja) | 積層型インダクタ | |
| US6871391B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
| US6157285A (en) | Laminated inductor | |
| JP3039538B1 (ja) | 積層型インダクタ | |
| JP5835355B2 (ja) | コイル部品 | |
| JP2008147581A (ja) | 貫通コンデンサアレイ | |
| JP6520801B2 (ja) | 電子部品 | |
| JP2003059722A (ja) | 積層型インダクタ及びその製造方法 | |
| JP2001044035A (ja) | 積層インダクタ | |
| JP2014022723A (ja) | チップ素子、積層型チップ素子及びその製造方法 | |
| JPH1197244A (ja) | 積層型インダクタ | |
| JP3077061B2 (ja) | 積層型コイル | |
| KR101565705B1 (ko) | 인덕터 | |
| JP2003092214A (ja) | 積層型インダクタ | |
| JP2000252131A (ja) | 積層チップ部品 | |
| JP7234552B2 (ja) | 積層コイル部品 | |
| JP3554780B2 (ja) | 積層型電子部品 | |
| JP3952716B2 (ja) | 高周波回路部品 | |
| JP2002343649A (ja) | 積層セラミックチップ部品 | |
| JP2003217935A (ja) | 積層インダクタアレイ | |
| JP2000216024A (ja) | 積層型インダクタ | |
| JP3204249B2 (ja) | 積層型インダクタ | |
| JP2012204475A (ja) | 積層電子部品 | |
| JP2005184343A (ja) | 積層セラミック電子部品 | |
| JP7631051B2 (ja) | 積層型インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040503 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3555598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |