JP3555430B2 - Image distortion correction apparatus and image processing apparatus and method using the same - Google Patents

Description

これにより、入力信号を白シェーディング波形と黒シェーディング波形の間に抑えこむことができるので、白のクリップを防止でき、画像全体も白側に上がることを防止でき、高度なシェーディング補正を行うことが可能となる。
【００１９】
ここでｗ、本画像歪み補正部１００により良好なシェーディング補正ができることについて詳細に説明する。
【００２０】
図２はシェーディング補正の概念図を示したものである。図２（ａ）の横軸は画素の並び方向、縦軸は輝度を示している。ここでは画像歪み補正部１００への入力は１０ビットの入力としているため０から１０２３の輝度値を示している。黒シェーディングは、黒の参照レベルを読み取った値、白シェーディングは、白の参照レベルを読み取った値である。中央部の輝度が高く周辺部が低いのは、照明の当たり方やレンズの特性によるものである。ノイズのように見える部分は、センサからの出力を増幅するアンプの特性が、センサの奇数ビット，偶数ビットで異なっているために生じるレベル差の影響によるものである。このような状態において、入力信号は図２（ｂ）のように白のシェーディングと黒のシェーディングの間に存在するのが通常の状態である。しかし、温度による光量の変動や、読み取り原稿の地濃度により、図２（ｃ）のように、読み取り信号がシェーディング波形をオーバーすることがある。
【００２１】
この場合、入力信号をＶｉ ，シェーディング波形をＶｗ ，シェーディング補正結果をＶｃ とし、数２に示すような補正を行うと、入力信号Ｖｉ がシェーディングＶｗ より大きい場合、Ｖｃ ＞１となってしまう。
【００２２】
【数２】
Ｖｃ ＝Ｖｉ ／Ｖｗ …（数２）
この場合、シェーディング補正を行うと白シェーディング波形より上にある信号は白クリップされ、画像全体も白側に上がっているので全体的に濃度の薄い画像になる。
【００２３】
そこで、図２（ｃ）のように入力信号のピーク値が変動した際でも、図２（ｄ）のように入力信号を白シェーディング波形と黒のシェーディングの間に抑さえ込むことで、白クリップを防ぎ、画像全体も白側に上がることを防止する、高精度なシェーディング補正を実現することができる。
【００２４】
そこで、輝度が０〜１０２３、つまり１０２４の値をとるから、これにシェーディングのピーク値Ｖｗｐと信号のピーク値Ｖｉｐを用いて正規化すると、
【００２５】
【数３】
Ｖｃ ＝（Ｖｉ／Ｖｗ）＊（Ｖｗｐ／）＊１０２４ …（数３）
となり、（数３）を変形すると（数１）となる。
【００２６】
このように、本発明の画像歪み補正部１００により良好なシェーディング補正を行うことができる。また、本画像歪み補正部１００では信号のピーク値Ｖｉｐとシェーディングのピーク値Ｖｗｐを対象的に演算し、直後に除算する構成であるため、シェーディング補正後ピーク値を用いて正規化処理する従来方式に比べ、バランスの良い高精度な演算が実現できる。
【００２７】
次に、画像歪み補正部１００を構成する各部について詳細に説明する。
【００２８】
図７にシェーディング波形のピーク値を検出する参照ピーク検出部１０１の構成を示す。参照ピーク検出部１０１は、比較器１０１１とレジスタ１０１２，参照ピークレジスタ１０１３で構成されている。シェーディング波形を記憶する際に、比較器１０１１及びレジスタ１０１２で入力されるシェーディング波形のデータの最大値を検出し、ＬＩＮＥＮＤ信号（１ライン分の読取終了に出る信号）により、１ライン間のピーク値を参照ピークレジスタに記憶する。
【００２９】
図８に信号ピーク検出部１０４の構成を示す。予めＣＰＵ８からレジスタ１０４８に初期モードを設定しセレクタ１０４５を切り替えて、ＣＰＵ８からのデータ （ピーク初期値）をレジスタ１０４６に書き込む。次に読取の際にはＣＰＵ８からレジスタ１０４８に読取モードが設定されセレクタ１０４５は比較器１０４４の出力が選ばれる。そして、読み取り信号（Ｖｉ ）はレジスタ１０４６のデータと比較器１０４３で比較され、かつ、比較器１０４４で前記比較器１０４３で比較された高い方の信号の値と参照ピークレジスタ値（Ｖｗｐ）とを比較し、どちらか高い方の信号の値をレジスタ１０４６に設定する。そして、次の読み取り信号（Ｖｉ ）とレジスタ１０４６のデータを比較していくことで、ピーク値を検出していく。１ライン分の読み取り信号（Ｖｉ ）の入力が終了するとＬＩＮＥＮＤ信号が入力され信号ピークレジスタ１０４７に１ライン間のピーク値が設定される。さて、このＬＩＮＥＮＤ信号が入ると、セレクタ１０４２が切り替わりレジスタ１０４６からレジスタ１０４０の値を減算した値がレジスタ１０４６に入力される。ＬＩＮＥＮＤ信号は１クロックなので１回だけ減算された値がレジスタ
１０４６に設定される。
【００３０】
次にシェーディング補正回路１０５の詳細を説明する。まずシェーディング補正回路１０５の構成を説明する前にシェーディング補正の概念を説明する。
【００３１】
図３（ａ）はシェーディング除算処理の概念図を示している。図形中のＧを０とするＧＩ軸は読み取り信号のレベルを示し、Ｇを０とするＡＧ軸はシェーディング波形のレベルを示している。高さ方向は補正後の出力レベルを示している。つまり、注目する補正対象画素のシェーディング波形レベルと読み取り信号レベルを入力すれば、シェーディング補正後の結果を得るための変換テーブルになっている。これを二次元的に表したものが図３（ｂ）である。シェーディング波形がたとえば１０２３レベルであれば、入力信号とリニアな関係になり、もし、シェーディング波形が５１２であれば、その傾きは２倍になり、入力信号が５１１レベルで出力は１０２３に達する。このように補正テーブルの値は補正すべき演算結果をテーブル化したものである。
【００３２】
しかし、１０２４レベル（１０ビット）の入力を２系列持つテーブルは１Ｍワードのメモリが必要とされコスト上昇を避けられない。そこでテーブルを少なくするために折り畳みを実施する。まず、本テーブルは、２つの入力の除算結果を格納しているため、それぞれの入力を同じ定数で割った場合でも結果は変わらない。そこで、それぞれの入力を１／２（９ｂｉｔ ）にすることで、図３（ｂ）の補正空間ＡＧＩＣを部分空間ＤＧＨＥにマッピングする。ビット精度は落ちてしまうが、これによりメモリは１／４に縮退できる。
【００３３】
この動作を図４を用いて説明する。図４はシェーディング波形と入力信号の関係を概念的に示した図である。図４のａの領域は白と黒のシェーディングの範囲が狭く信号も小さい場合で、例えば、白シェーディングの値が５１１（９ｂｉｔ ）未満とすると図３（ｂ）の部分空間ＤＧＨＥに相当する。図４のｂの領域はシェーディング範囲が大きく、信号も大きく振れる（０〜１０２３）場合である。これは図３（ｂ）の空間ＡＧＩＣに相当する部分である。この図４のａの領域とｂの領域を共に９ｂｉｔ （０〜５１１）の信号にダイナミックに切り替えるには、図５に示すようにシェーディング波形（２つの入力の高い値の方）の最上位ビットが１であれば、２つの入力のそれぞれ最下位ビットを削除し、最上位ビットが０であれば、それぞれ最上位ビットを削除することで９ｂｉｔ （０〜５１１）化が実現できる。単純に信号の最下位ビットを削除して１／２にすると、もともと９ビットの信号しかない場合は８ビットにしてしまうが、シェーディング波形（２つの入力の高い値の方）の最上位ビットによって削除するビットを選択することにより、信号が小さくても大きくても演算精度を９ビットに保つことが可能になる。
【００３４】
さて、再度、図３（ｂ）に戻り、部分空間ＤＧＨＥのさらなる縮退を検討する。シェーディング波形Ｗは入力信号Ｓより必ず高い信号であるので、仮にシェーディング波形Ｗより信号Ｓが高い場合は、全て５１１（上限リミッタ）の値になる。よって、部分空間ＤＧＨＥのうち意味のある除算データが書かれているのは三角形ＤＧＥであり、三角形ＥＧＨは、テーブルを参照するまでもなく結果は
５１１（上限リミッタ）の値である。このため、テーブルのアドレスをモニターすることにより、テーブルは圧縮できる。つまり、除算データを記述してある三角形ＥＪＬを結果が自明である領域ＬＧＮに折り畳むことを考える。これは簡単なアドレス変換で可能である。これにより、テーブルを半分に縮退できる。
【００３５】
以上説明した概念に基づいて構成したシェーディング補正回路１０５について説明する。
【００３６】
図６はシェーディング補正回路１０５の構成を示したものである。まず、２つの入力をレンジ判定部１０５０で比較してどちらか値が高い方の最上位が“１”であるか“０”であるかを見て、“１”であればレンジ調整部１０５１，１０５２でアドレスのシフトを行う。また、三角形ＤＧＥに対するアクセスが行われるかどうかのチェックを折り返し検知部１０５７で判定し、該当すればアドレス変更部１０５３，１０５４でアドレスの折り返し処理を行う。これらの入力を用いて除算ＲＯＭ１０５５をアクセスし結果を得、さらに、マスク処理１０５６において、シェーディング波形をこえる信号であればオーバーフローとして扱いテーブル索引したデータをマスクし棄却する。
【００３７】
図９はレンジ調整部１０５１の構成を示したものである。入力信号（例えば
１０ビット）は２つの経路に分れて、単純に１／２にシフトして下位１ビットを削除する（９ビット）経路と、もう一方は２倍シフトで上位を削除し、あとで１／２にし、入力信号を単純に上位１ビット削除した（９ビット）信号の経路を通る。そして、セレクタ１０５１３でそのどちらかの信号を切り換え信号によって選択し、出力する。
【００３８】
図１０はオーバーフロー検知部１０５８の構成を示したものである。オーバーフロー検知部１０５８はシェーディング記憶部１０２から出るシェーディング波形と信号ピーク検出部１０４の信号ピーク値の乗算値と、入力信号Ｖｉ とシェーディング波形ピーク値である参照ピーク検出部１０１の出力の乗算値とを比較し、入力信号Ｖｉ とシェーディング波形ピーク値である参照ピーク検出部１０１の出力の乗算値が高い場合、オーバーフロー検知部１０５８はオーバーフロー信号“１”を出力し、マスク処理部１０５６に渡す。
【００３９】
図１１はマスク処理部１０５６の構成を示したものである。マスク処理部１０５６は、オーバーフロー信号“１”のときは除算ＲＯＭ１０５５の出力ではなく、
“５１１”（９ビット：１０進値）の定数値１０５６１をセレクタ１０５６２により選択する。
【００４０】
図１２は折り返し領域検知部１０５７の構成を示したものである。折り返し領域検知部１０５７は、シェーディング波形と信号ピーク値の乗算値Ｖｉｃと、入力信号Ｖｉ とシェーディング波形ピーク値の乗算値Ｖｗｃのそれぞれの最上位のビットをＡＮＤ回路１０５７１を通すことで実現できる。
【００４１】
図１３はアドレス変更部１０５４の構成を示したものである。レンジ調整した信号はそのままの経路と定数“５１１”（１０進値）１０５４１からレンジ調整した信号を減算器１０５４２する経路を通り、そのどちらかをセレクタ１０５４３で折り返し領域検知の信号により切り換える。折り返し領域検知の信号が“１”のときは、図３（ｂ）のＬＭＥｊ の領域であるから折り返し領域となるので定数“５１１”（１０進値）１０５４１からレンジ調整した信号を減算器１０５４２する信号を選択する。それ以外はレンジ調整した信号をそのまま出力する。
【００４２】
図１４はレンジ判定部１０５０の構成を示したものである。入力信号としてシェーディング記憶部１０２から出るシェーディング波形と信号ピーク検出部１０４の信号ピーク値の乗算値と、入力信号Ｖｉ とシェーディング波形ピーク値である参照ピーク検出部１０１の出力の乗算値とを比較器１０５０１にて比較し、どちらか大きいほうの最上位ビットをセレクタ１０５０２で選択し、出力する。
【００４３】
図１５はシェーディング記憶部１０２の構成を示したものである。アドレスカウンタ１０２１はセンサからのデータをラッチするタイミングで出力するＥＮとライン同期信号であるＬＩＮＥＮＤを入力としてメモリ１０２３のアドレスを生成する。アドレスカウンタ１０２１ではＥＮをクロックに入れ、ＬＩＮＥＮＤをリセットに入れることでメモリ１０２３のアドレス生成を実現できる。画像の補正時（通常読み取り）の際には読み出し専用でＣＰＵ８からセレクタ１０２４を切り換えて“Ｌ”（Ｌｏｗ レベル）固定で読み出しを行う。シェーディング波形の記憶時にはＥＮ信号のタイミングで書き込む。書き込みの際、入力データＶｉ はそのままメモリ１０２３に記憶される。
【００４４】
図１６は画像前処理部４の構成を示したものである。この構成は一般的な平滑化フィルターである。シェーディング補正回路の出力Ｖｃ を２ライン分メモリに蓄えて３×３の画素領域でコンボリュージョン演算を行う。ここでは、３×３の画素領域の全部に１／９のコンボリュージョン演算を行っており、出力Ｅは（ａ＋ｂ＋ｃ＋ｄ＋ｅ＋ｆ＋ｇ＋ｈ＋ｉ）／９の演算で表すことができる。
【００４５】
図１７は二値化処理部５の構成を示したものである。画像前処理部４の出力は比較器５２に入り、ＣＰＵ８から設定したしきい値と比較し二値化される。二値化した結果はシフトレジスタに入力しバイトづめを行い、このバイトづめされた信号と画像前処理部４の出力をそのまま下位を削った８ビットのデータとで、どちらかをＣＰＵ８からセレクタ５４で選択可能になっている。
【００４６】
図１８はＬＩＮＥＮＤとＥＮとＡ／Ｄ変換器３からのデータのタイミングを示したものである。ＬＩＮＥＮＤ，ＥＮはともにメカ制御部９から作成される。
【００４７】
ＬＩＮＥＮＤの信号はラインの同期信号で、イメージセンサと読み取り媒体のメカ搬送の同期をとっている。このＬＩＮＥＮＤの信号は画像データが“Ｈ” （Ｈｉｇｈレベル）の時は、データは出ない。ＥＮはセンサからの有効なデータを捕まえるラッチパルスである。Ａ／Ｄ変換器３からのデータであるＶＡ（Ｖ１〜Ｖｎ）をＥＮの立ち上がりでラッチする。図１のレジスタ１０８は入力信号ＶＡをＥＮでラッチすることで確実にデータを捕まえられる。
【００４８】
以上、本発明を搭載した画像歪み補正部１００を１チップのＬＳＩに入れることも考えられる。
【００４９】
図１９は画像歪み補正部１００のＬＳＩの構成を示したものである。
【００５０】
シェーディング記憶部１０２で使用するメモリは容量として大きくないので内蔵メモリを使用する。また、シェーディング補正回路１０５で用いる除算ＲＯＭはメモリ容量が大きいので、外付けのメモリ１２を用いる。図中のメモリコントローラ１１は図５に示した、レンジ判定部１０５０，レンジ調整部１０５１，１０５２，折り返し領域検知部１０５７，オーバーフロー検知部１０５８，アドレス変更部１０５３，１０５４により構成する。入力信号は、基本となるクロック，１ライン毎に出るＬＩＮＥＮＤ，Ａ／Ｄ出力のデータをラッチするためのＥＮ，Ａ／Ｄ出力のデータがある。また、ＣＰＵからの入力信号として、アドレス，データにチップセレクト，ライトイネーブル，アウトプットイネーブルの制御信号がある。外付けメモリに対する信号として、チップセレクト，ライトイネーブル，アウトプットイネーブルの制御信号，アドレス，データ（入出力）がある。また、出力データを出力し、この後の二値化処理部へ渡す。
【００５１】
尚、本発明を搭載した画像歪み補正部１００を用いた画像読み取り装置１０でＡ／Ｄ変換器３の出力から二値化処理部５までを１チップのＬＳＩに入れることもできる。
【００５２】
【発明の効果】
本発明によれば読み取り信号のピーク値が変動しても高精度なシェーディング補正を高速に実行する回路を低コストで実現できる。
【図面の簡単な説明】
【図１】本発明の画像処理装置全体の構成を示した図である。
【図２】ピーク値を考慮したシェーディング補正の概念を示した図である。
【図３】シェーディング補正テーブルの概念を示した図である。
【図４】信号とシェーディングの関係を示す概念図である。
【図５】レンジ調整を説明するための図である。
【図６】シェーディング補正部の構成を示した図である。
【図７】参照ピーク検出部の構成を示した図である。
【図８】信号ピーク検出部の構成を示した図である。
【図９】レンジ調整部の構成を示した図である。
【図１０】オーバーフロー検知部の構成を示した図である。
【図１１】マスク処理部の構成を示した図である。
【図１２】折り返し領域検知部の構成を示した図である。
【図１３】アドレス変更部の構成を示した図である。
【図１４】レンジ判定部の構成を示した図である。
【図１５】シェーディング記憶部の構成を示した図である。
【図１６】画像前処理部の構成を示した図である。
【図１７】二値化処理部の構成を示した図である。
【図１８】画像データのタイミングを説明するための図である。
【図１９】本発明を搭載したＬＳＩの構成を示した図である。
【符号の説明】
４…画像前処理部、５…二値化処理部、６…認識処理部、７…プリンタ、８…ＣＰＵ、９…メカ制御部、１０…画像読み取り装置、１００…画像歪み補正部、１０１…参照ピーク検出部、１０２…シェーディング記憶部、１０４…信号ピーク検出部、１０５…シェーディング補正回路、１０６，１０７…乗算器、１０８…レジスタ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image processing apparatus that processes an image read by a scanner or the like, and more particularly to an apparatus and a method for correcting image distortion in an image processing apparatus that requires high-speed and high-precision correction.
[0002]
[Prior art]
An image reading apparatus generally reads image information with a scanner, and a shading correction method is known as a method for correcting light source unevenness and sensor sensitivity unevenness which are characteristics of an optical system of the scanner. In the shading correction method, first, a shading waveform serving as a reference (a read waveform of a white reference plate) is read in advance, and when an image is read next, an image signal read using the previously read shading waveform is normalized to reduce shading distortion. This is a correction method. However, it is often assumed that a signal higher than the shading waveform is not input, and in this case, when a signal higher than the shading waveform enters, it is clipped to white. On the other hand, in the case of reading a facsimile or the like, since the shading waveform is read and updated for each communication or each page, there is no time difference between the storage of the shading waveform and the time of image reading, and a signal higher than the shading waveform enters and is clipped to white. However, that part does not matter because it is not really different from white.
[0003]
However, some readers are constantly operating and can only update the shading waveform weekly or monthly.
[0004]
In this case, since there is a time difference between the time of reading the shading waveform and the time of reading the image, there is a possibility that the shading waveform may change due to a change in environmental temperature, and good correction cannot be performed. If the input signal is lower than the shading waveform, the peak value after the shading waveform is detected and normalized by the peak value. However, when a signal higher than the shading waveform enters, a necessary signal is white-clipped at the time of shading correction, so that image quality deterioration cannot be prevented even in the subsequent processing. In this case, the image becomes white as a whole, and, for example, a problem occurs in which the image of the thin black line rubs white.
[0005]
As a method for solving such a problem, for example, as described in Japanese Patent Application Laid-Open No. 60-259063, an attenuator is provided in front of an amplifier for amplifying a sensor output, and the attenuator is controlled by detecting overflow of shading correction. There is a method of adjusting a signal within a shading waveform.
[0006]
There is also known a method in which a shading waveform value stored in advance is multiplied by a certain ratio to make it higher than an actual shading waveform, and a margin is provided so that a signal does not exceed the shading waveform.
[0007]
[Problems to be solved by the invention]
However, in the method described in Japanese Patent Application Laid-Open No. 60-259063, the processing when an overflow occurs is not closed by the digital section, but extends to the analog section.
[0008]
Further, all the methods of multiplying a previously stored shading waveform value by a certain ratio can be realized by digital processing, but there is a problem that high-precision correction cannot be performed.
[0009]
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an image distortion correction apparatus that can realize high-precision shading correction at a low cost even when the peak value of a read signal fluctuates. Things.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides means for storing shading data of a reference image, means for detecting a peak value of shading data, means for detecting a peak value of read input data, Means for multiplying by the peak value of the data of the reference image, and means for multiplying the value of the signal peak register, which is the peak value up to the previous line of the input data, by the peak value of the stored data of the reference image, A shading correction unit for inputting two multiplication results and performing shading correction.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0012]
FIG. 1 shows an image processing apparatus to which the present invention is applied. The image processing apparatus includes a light source, an image sensor 1 for converting read light into an electric signal, an amplifier 2, an AD converter 3, an image reading apparatus 10, a recognition processing unit 6, a printer 7 as an output apparatus, and control of the entire apparatus. And a mechanical control unit 9 that controls a motor (not shown) for transporting the reading medium and outputs a LINEEND signal after reading of one line is completed.
[0013]
The operation of this image processing apparatus is as follows. A light source irradiates a reading medium with light, the reflected light is photoelectrically converted by an image sensor 1, an analog image signal is amplified by an amplifier 2, and an AD converter 3 converts 10-bit digital data. , And the image distortion correction unit 100 removes the image distortion, and performs a correction process. The distortion-removed signal Vc is subjected to a filtering process in the image preprocessing unit 4 to enhance or smooth the signal. The binarization processing unit 5 has a function of converting the input multi-level signal into a binary value and a function of outputting the input multi-level signal as it is, based on the binarized signal or the multi-level signal. First, the recognition processing unit 6 performs image recognition of characters and the like. Further, the printer 7 outputs a binary image or a multivalued image.
[0014]
Next, the image distortion correction unit 100 of the present invention will be described.
[0015]
The image distortion correction unit 100 includes a register 108, a reference peak detection unit 101, a shading storage unit 102, a signal peak detection unit 104, multipliers 106 and 107, and a shading correction circuit 105.
[0016]
The image distortion correction unit 100 configured as described above is executed in two modes based on a command from the CPU 8. The first mode is a shading storage mode, in which known image data such as white and black is read as reference data and stored in the shading storage unit 102. At this time, white image data is read by, for example, reading a blank sheet, and black image data is read with the light source turned off. At this time, the peak values of the white and black reference data are stored.
[0017]
The second mode is a signal reading mode. In this mode, the shading waveform is read out in synchronization with the reading of the image, the input signal Vi is multiplied by the reference peak signal Vwp from the reference peak detection unit 101 by the multiplier 106, and the shading stored in the shading storage unit 102 The multiplier 107 multiplies the waveform Vw by the peak signal from the signal peak detection unit 104. Next, the signal Vic multiplied by the multiplier 106 and the signal Vwc obtained by the multiplier 107 are input to the shading correction circuit 105, and the shading correction circuit 105 performs correction according to the following equation.
[0018]
(Equation 1)

This makes it possible to suppress the input signal between the white shading waveform and the black shading waveform, thereby preventing white clipping, preventing the entire image from rising to the white side, and performing advanced shading correction. It becomes possible.
[0019]
Here, w that the image distortion correction unit 100 can perform favorable shading correction will be described in detail.
[0020]
FIG. 2 shows a conceptual diagram of the shading correction. The horizontal axis in FIG. 2A indicates the arrangement direction of pixels, and the vertical axis indicates luminance. Here, since the input to the image distortion correction unit 100 is a 10-bit input, luminance values from 0 to 1023 are shown. Black shading is a value obtained by reading a black reference level, and white shading is a value obtained by reading a white reference level. The reason why the brightness at the center is high and the brightness at the periphery is low is due to the way of illumination and the characteristics of the lens. The portion that looks like noise is due to the effect of the level difference that occurs because the characteristics of the amplifier that amplifies the output from the sensor are different between odd and even bits of the sensor. In such a state, the input signal normally exists between white shading and black shading as shown in FIG. 2B. However, the reading signal may exceed the shading waveform as shown in FIG. 2C due to the fluctuation of the light amount due to the temperature or the ground density of the read document.
[0021]
In this case, if the input signal is Vi, the shading waveform is Vw, and the shading correction result is Vc, and the correction shown in Expression 2 is performed, if the input signal Vi is larger than the shading Vw, Vc> 1.
[0022]
(Equation 2)
Vc = Vi / Vw (Equation 2)
In this case, when the shading correction is performed, the signal above the white shading waveform is clipped in white, and the entire image also rises to the white side, so that the image becomes lighter in density overall.
[0023]
Therefore, even when the peak value of the input signal fluctuates as shown in FIG. 2C, the input signal is suppressed between the white shading waveform and the black shading as shown in FIG. , And high-precision shading correction that prevents the entire image from rising to the white side can be realized.
[0024]
Therefore, since the brightness takes a value of 0 to 1023, that is, 1024, when this is normalized using the peak value Vwp of shading and the peak value Vip of the signal,
[0025]
(Equation 3)
Vc = (Vi / Vw) * (Vwp /) * 1024 (Equation 3)
(Equation 3) is transformed to (Equation 1).
[0026]
As described above, good shading correction can be performed by the image distortion correction unit 100 of the present invention. In addition, since the image distortion correction unit 100 is configured to symmetrically calculate the peak value Vip of the signal and the peak value Vwp of the shading and immediately divide the peak value, the normalization process is performed using the peak value after the shading correction. As compared with the above, it is possible to realize a well-balanced and highly accurate calculation.
[0027]
Next, each unit constituting the image distortion correction unit 100 will be described in detail.
[0028]
FIG. 7 shows a configuration of the reference peak detector 101 that detects the peak value of the shading waveform. The reference peak detecting unit 101 includes a comparator 1011, a register 1012, and a reference peak register 1013. When storing the shading waveform, the maximum value of the data of the shading waveform input by the comparator 1011 and the register 1012 is detected, and the peak value between one line is detected by a LINEN signal (a signal indicating completion of reading of one line). Is stored in the reference peak register.
[0029]
FIG. 8 shows a configuration of the signal peak detection unit 104. The CPU 8 sets the initial mode in the register 1048 in advance, switches the selector 1045, and writes the data (peak initial value) from the CPU 8 to the register 1046. Next, at the time of reading, a reading mode is set in the register 1048 from the CPU 8, and the output of the comparator 1044 is selected as the selector 1045. The read signal (Vi) is compared with the data of the register 1046 by the comparator 1043, and the comparator 1044 compares the value of the higher signal compared by the comparator 1043 with the reference peak register value (Vwp). Then, the value of the higher signal is set in the register 1046. Then, the peak value is detected by comparing the next read signal (Vi) with the data in the register 1046. When the input of the read signal (Vi) for one line is completed, the LINEEND signal is input, and the peak value for one line is set in the signal peak register 1047. When the LINEEND signal is input, the selector 1042 switches and a value obtained by subtracting the value of the register 1040 from the register 1046 is input to the register 1046. Since the LINEN signal is one clock, a value obtained by subtracting only once is set in the register 1046.
[0030]
Next, details of the shading correction circuit 105 will be described. Before describing the configuration of the shading correction circuit 105, the concept of shading correction will be described.
[0031]
FIG. 3A is a conceptual diagram of the shading division process. The GI axis in which G is 0 in the figure indicates the level of the read signal, and the AG axis in which G is 0 indicates the level of the shading waveform. The height direction indicates the output level after correction. That is, the conversion table is a conversion table for obtaining the result after the shading correction by inputting the shading waveform level and the read signal level of the target pixel to be corrected. FIG. 3B shows this two-dimensionally. If the shading waveform has a level of, for example, 1023, it has a linear relationship with the input signal. If the shading waveform has a level of 512, the slope is doubled, and the output reaches 1023 when the input signal is at the 511 level. As described above, the values of the correction table are obtained by tabulating the calculation results to be corrected.
[0032]
However, a table having two series of 1024-level (10-bit) inputs requires a memory of 1M words, so that an increase in cost cannot be avoided. Therefore, folding is performed to reduce the number of tables. First, since this table stores the result of division of two inputs, the result does not change even if each input is divided by the same constant. Thus, the correction space AGIC shown in FIG. 3B is mapped to the subspace DGHE by setting each input to （(9 bits). Although the bit precision is reduced, the memory can be reduced to 1/4.
[0033]
This operation will be described with reference to FIG. FIG. 4 is a diagram conceptually showing a relationship between a shading waveform and an input signal. The region a in FIG. 4A has a small white and black shading range and a small signal. For example, if the white shading value is less than 511 (9 bits), it corresponds to the subspace DGHE in FIG. 3B. The region b in FIG. 4 is a case where the shading range is large and the signal also fluctuates greatly (0 to 1023). This is a portion corresponding to the space AGIC in FIG. In order to dynamically switch both the area a and the area b in FIG. 4 to a signal of 9 bits (0 to 511), as shown in FIG. 5, the most significant bit of the shading waveform (the higher value of the two inputs) Is 1, the least significant bit of each of the two inputs is deleted, and if the most significant bit is 0, the most significant bit is deleted to realize 9 bits (0 to 511). If the least significant bit of the signal is simply deleted and reduced to half, the signal will be reduced to 8 bits if there is only a 9-bit signal originally, but the most significant bit of the shading waveform (the higher value of the two inputs) By selecting the bits to be deleted, it is possible to maintain the operation accuracy at 9 bits whether the signal is small or large.
[0034]
Now, returning to FIG. 3B again, further reduction of the subspace DGHE will be considered. Since the shading waveform W is a signal that is always higher than the input signal S, if the signal S is higher than the shading waveform W, the value is all 511 (upper limiter). Therefore, in the subspace DGHE, meaningful division data is written in the triangle DGE, and the result of the triangle EGH is 511 (upper limiter) without referring to the table. Therefore, the table can be compressed by monitoring the address of the table. That is, it is considered that the triangle EJL describing the division data is folded into an area LGN whose result is obvious. This is possible with simple address translation. Thereby, the table can be reduced to half.
[0035]
The shading correction circuit 105 configured based on the concept described above will be described.
[0036]
FIG. 6 shows the configuration of the shading correction circuit 105. First, the two inputs are compared by the range determination unit 1050, and it is determined whether the highest value is “1” or “0”. If the value is “1”, the range adjustment unit 1051 , 1052, the address is shifted. The return detection unit 1057 determines whether or not access to the triangle DGE is performed, and if so, the address change units 1053 and 1054 perform an address return process. The division ROM 1055 is accessed using these inputs to obtain the result, and in the mask processing 1056, if the signal exceeds the shading waveform, it is treated as overflow and the data indexed in the table is masked and rejected.
[0037]
FIG. 9 shows the configuration of the range adjustment unit 1051. The input signal (for example, 10 bits) is divided into two paths, and the path is simply shifted by を to remove the lower one bit (9 bits), and the other path is shifted twice to remove the upper bit, Later, the input signal is halved and passes through a signal path in which the upper one bit of the input signal is simply deleted (9 bits). Then, the selector 10513 selects one of the signals by the switching signal and outputs it.
[0038]
FIG. 10 shows the configuration of the overflow detection unit 1058. The overflow detection unit 1058 calculates the multiplication value of the shading waveform output from the shading storage unit 102 and the signal peak value of the signal peak detection unit 104, and the multiplication value of the input signal Vi and the output of the reference peak detection unit 101 which is the shading waveform peak value. In comparison, when the multiplication value of the input signal Vi and the output of the reference peak detection unit 101, which is the peak value of the shading waveform, is high, the overflow detection unit 1058 outputs the overflow signal “1” and passes it to the mask processing unit 1056.
[0039]
FIG. 11 shows the configuration of the mask processing unit 1056. When the overflow signal is “1”, the mask processing unit 1056 does not output the division ROM 1055,
A selector 10562 selects a constant value 10561 of “511” (9 bits: decimal value).
[0040]
FIG. 12 shows the configuration of the return area detection unit 1057. The folded area detection unit 1057 can be realized by passing the most significant bit of each of the multiplication value Vic of the shading waveform and the signal peak value and the multiplication value Vwc of the input signal Vi and the shading waveform peak value through the AND circuit 10571.
[0041]
FIG. 13 shows the configuration of the address changing unit 1054. The range-adjusted signal passes through a path as it is and a path through which the range-adjusted signal from the constant “511” (decimal value) 10541 is subtracted by the subtractor 10542, and one of them is switched by the selector 10543 in accordance with the signal of the return area detection. When the signal of the return area detection is “1”, since it is the area of LMEj in FIG. 3B, it is a return area. Therefore, the signal whose range has been adjusted from the constant “511” (decimal value) 10541 is subtracted by the subtractor 10542. Select a signal. Otherwise, the range-adjusted signal is output as it is.
[0042]
FIG. 14 shows the configuration of the range determination unit 1050. A comparator calculates a multiplication value of the shading waveform output from the shading storage unit 102 as the input signal and the signal peak value of the signal peak detection unit 104, and the multiplication value of the input signal Vi and the output of the reference peak detection unit 101 that is the shading waveform peak value. The comparison is made at 10501, and the higher-order bit of the larger one is selected by the selector 10502 and output.
[0043]
FIG. 15 shows the configuration of the shading storage unit 102. The address counter 1021 generates an address of the memory 1023 by inputting EN output at the timing of latching data from the sensor and LINEEND which is a line synchronization signal. The address counter 1021 can generate an address of the memory 1023 by inputting EN to a clock and setting LINEN to reset. At the time of image correction (normal reading), the CPU 8 switches the selector 1024 for reading only and performs reading at a fixed “L” (Low level). When storing the shading waveform, writing is performed at the timing of the EN signal. At the time of writing, the input data Vi is stored in the memory 1023 as it is.
[0044]
FIG. 16 shows the configuration of the image preprocessing unit 4. This configuration is a general smoothing filter. The output Vc of the shading correction circuit is stored in the memory for two lines, and a convolution operation is performed in a 3 × 3 pixel area. Here, a convolution operation of 1/9 is performed on the entire 3 × 3 pixel area, and the output E can be represented by an operation of (a + b + c + d + e + f + g + h + i) / 9.
[0045]
FIG. 17 shows the configuration of the binarization processing section 5. The output of the image pre-processing unit 4 enters a comparator 52 and is compared with a threshold value set from the CPU 8 and binarized. The binarized result is input to a shift register to perform byte shuffling. Either of the byte shuffled signal and 8-bit data of the output of the image pre-processing unit 4 with the lower order removed as it is from the CPU 8 to the selector 54. Is selectable.
[0046]
FIG. 18 shows LINEND, EN, and the timing of data from the A / D converter 3. LINEND and EN are both created from the mechanical control unit 9.
[0047]
The LINEND signal is a line synchronization signal, which synchronizes the mechanical transport between the image sensor and the reading medium. When the image data is "H" (High level), no data is output from this LINEND signal. EN is a latch pulse that captures valid data from the sensor. The data VA (V1 to Vn) from the A / D converter 3 is latched at the rising edge of EN. The register 108 in FIG. 1 can reliably capture data by latching the input signal VA with EN.
[0048]
As described above, it is conceivable to incorporate the image distortion correction unit 100 incorporating the present invention into a one-chip LSI.
[0049]
FIG. 19 shows the configuration of the LSI of the image distortion correction unit 100.
[0050]
Since the memory used in the shading storage unit 102 is not large in capacity, an internal memory is used. Further, since the division ROM used in the shading correction circuit 105 has a large memory capacity, an external memory 12 is used. The memory controller 11 in the figure includes the range determining unit 1050, the range adjusting units 1051 and 1052, the return area detecting unit 1057, the overflow detecting unit 1058, and the address changing units 1053 and 1054 shown in FIG. The input signal includes a basic clock, LINEND output for each line, and EN / A / D output data for latching A / D output data. Input signals from the CPU include address and data control signals for chip select, write enable, and output enable. Signals for the external memory include control signals for chip select, write enable, and output enable, addresses, and data (input / output). The output data is output and passed to the subsequent binarization processing unit.
[0051]
In the image reading device 10 using the image distortion correcting unit 100 equipped with the present invention, everything from the output of the A / D converter 3 to the binarization processing unit 5 can be put into a one-chip LSI.
[0052]
【The invention's effect】
According to the present invention, a circuit that performs high-precision shading correction at high speed even when the peak value of a read signal varies can be realized at low cost.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an entire image processing apparatus of the present invention.
FIG. 2 is a diagram illustrating a concept of shading correction in consideration of a peak value.
FIG. 3 is a diagram illustrating a concept of a shading correction table.
FIG. 4 is a conceptual diagram illustrating a relationship between a signal and shading.
FIG. 5 is a diagram for explaining range adjustment.
FIG. 6 is a diagram illustrating a configuration of a shading correction unit.
FIG. 7 is a diagram illustrating a configuration of a reference peak detection unit.
FIG. 8 is a diagram illustrating a configuration of a signal peak detection unit.
FIG. 9 is a diagram illustrating a configuration of a range adjustment unit.
FIG. 10 is a diagram illustrating a configuration of an overflow detection unit.
FIG. 11 is a diagram illustrating a configuration of a mask processing unit.
FIG. 12 is a diagram illustrating a configuration of a return area detection unit.
FIG. 13 is a diagram showing a configuration of an address changing unit.
FIG. 14 is a diagram illustrating a configuration of a range determination unit.
FIG. 15 is a diagram illustrating a configuration of a shading storage unit.
FIG. 16 is a diagram illustrating a configuration of an image preprocessing unit.
FIG. 17 is a diagram illustrating a configuration of a binarization processing unit.
FIG. 18 is a diagram for explaining the timing of image data.
FIG. 19 is a diagram showing a configuration of an LSI on which the present invention is mounted.
[Explanation of symbols]
4 image preprocessing unit, 5 binarization processing unit, 6 recognition processing unit, 7 printer, 8 CPU, 9 mechanical control unit, 10 image reading device, 100 image distortion correction unit, 101 Reference peak detection unit, 102: shading storage unit, 104: signal peak detection unit, 105: shading correction circuit, 106, 107: multiplier, 108: register.

Claims (2)

A sensor that reads the medium and outputs an output signal;
AD conversion means for converting the output signal into a digital image signal;
In an image processing apparatus having an image distortion correction unit that receives the image signal and corrects image distortion,
The image distortion correction unit,
Storage means for storing shading data of the reference image;
Detecting means for detecting a peak value of the shading data of the reference image,
First multiplying means for multiplying read input data, which is an image signal of the medium read by the sensor, and a peak value of shading data of the reference image,
Peak setting means for comparing the read input data with the peak value of the shading data of the reference image, and setting one of the comparison result values that is larger as a signal peak value;
Second multiplying means for multiplying a peak value of the signal by shading data of the reference image;
An image processing apparatus comprising: a correction unit that receives a multiplication result from the first multiplication unit and the multiplication result from the second multiplication unit and performs correction. The correction means,
2. The image processing apparatus according to claim 1, further comprising: means for determining a range based on states of upper bits of a divisor and a dividend; and means for performing range adjustment based on a result of the determination means.

Images