JP3541330B2 - 多連薄膜ｌｃフィルター及びキャパシター値調整方法 - Google Patents
多連薄膜ｌｃフィルター及びキャパシター値調整方法 Download PDFInfo
- Publication number
- JP3541330B2 JP3541330B2 JP23021695A JP23021695A JP3541330B2 JP 3541330 B2 JP3541330 B2 JP 3541330B2 JP 23021695 A JP23021695 A JP 23021695A JP 23021695 A JP23021695 A JP 23021695A JP 3541330 B2 JP3541330 B2 JP 3541330B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- filter
- dielectric
- capacitor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 40
- 239000003990 capacitor Substances 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 6
- 238000007790 scraping Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002365 multiple layer Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Landscapes
- Filters And Equalizers (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多連薄膜ＬＣフィルター及び該多連薄膜ＬＣフィルターにおけるキャパシター値調整方法に関するものである。
【０００２】
【従来の技術】
従来、この種の多連薄膜ＬＣフィルターとしては、工程の複雑さ、コストが高い、等の問題があり余り使われていなかった。主に使用されている複合ＬＣ部品としては印刷技術を使って絶縁体と導体を交互に積層した後、焼結してインダクター及びキャパシターを形成してＬＣフィルターを構成するチップ素子等が挙げられる。あるいは、誘電率εが３０〜１００程度のセラミックスを共振器とした誘電体フィルターがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、これらの素子は高さが１ｍｍ程度あり、より一層の小型化には適応できず、各チップ素子を一個一個表面実装しなくてはならないなどの工数がかかった。更に、薄膜インダクタンス素子として、螺旋コイル、スパイラルコイル、ミアンダーコイルなど各種コイル形状が検討されているが、これらのコイルはミアンダーコイルを除いて作製工程が多く、量産という観点ではコストが高いという問題があった。
【０００４】
更に、従来のインダクターやＬＣフィルター等は、インダクタンス及びキャパシタンス値を設計値に合わせて作製するが、個々に素子の特性は高精度でもそれを組み込んだ完成品では所定の値からの偏差が必ず存在した。また、チップ部品ではインダクタンスやキャパシタンス値を変更しようにも導体パターンは焼結された絶縁体又は磁性体で覆われており、レーザートリミング等で切断するとか電極面積を増やそうにも調整は不可能であった。
【０００５】
本発明の課題は、上記問題点を解消し、インダクター及びキャパシターの導体及び電極を同一平面内に作製して工程の簡素化及び製造コストの低減を計り、素子を積層しないで薄膜化可能な多連薄膜ＬＣフィルターを提供することである。
【０００６】
本発明の他の課題は、インダクタンス値及びキャパシタンス値の調整をレーザートリミング法又はレジスト等誘電体の塗布法で容易に微調整し、広い周波数帯域で精度良い多連薄膜ＬＣフィルターを提供することにある。
【０００７】
【課題を解決するための手段】
本発明によれば、基板上に金属導体の空心コイルを成膜して形成されるインダクターと、あらかじめ同一平面内に対向して配置された金属薄膜からなる平行電極間に所定の誘電率を有する誘電体を前記基板上に塗布若しくは成膜することによって形成されるキャパシターとで構成され、前記平行電極が、対向面積を増加させるべく、所定の曲率を有する円弧を連続的に描くように形成されていることを特徴とする多連薄膜ＬＣフィルターが得られる。
【０００８】
さらに、本発明によれば、前記空心コイルが、インダクタンスを増加させるべく、所定の曲率を有する円弧を連続的に描くように形成されていることを特徴とする多連薄膜ＬＣフィルターが得られる。
【０００９】
さらに、本発明によれば、前記空心コイルと前記平行電極が同一平面上にあることを特徴とする多連薄膜ＬＣフィルターが得られる。
【００１０】
又、本発明によれば、基板上に金属導体の空心コイルを成膜して形成されるインダクターと、あらかじめ同一平面内に対向して配置された金属薄膜からなる平行電極間に所定の誘電率を有する誘電体を前記基板上に塗布若しくは成膜することによって形成されるキャパシターとで構成され、前記平行電極間の誘電体を削り取るか、若しくは新たに誘電体を塗布することによって、前記キャパシターのキャパシター値を調整することを特徴とする多連薄膜ＬＣフィルターにおけるキャパシター値調整方法が得られる。
【００１３】
【発明の実施の形態】
本発明の構成及び作用を図面に基づいて説明する。本発明は薄膜技術を用いてシリコン基板、低温焼成セラミックスなどのセラミックス配線板、ガラスエポキシ等のプリント配線板、又はポリイミドなどの樹脂絶縁層の上に、インダクター及びキャパシターとして形成された薄膜素子等の導体パターンが電極又はコイルとして応用できるように考案されたものである。
【００１４】
図１には同一平面内にコイル１と平行電極２が形成されてなる３連ＬＣフィルターが示されている。コイル１は空心からなるインダクター、平行電極２はキャパシターであり、平行電極２間の電極間スペース４には誘電体６（図３参照）が成膜又は塗布されている。即ち、コイル１及びキャパシターを構成する平行電極２は、キャパシタンス及びインダクタンスを増加させるために所定の曲率を有する円弧を連続的に描いて形成されている。尚、平行電極２は図２に示すようなくし型形状にしてもよい。又、コイルの形状は、図２に示すように半円状にしてもよい。上記した構成の３連薄膜ＬＣフィルター素子では、平行電極２間の誘電体６を、レーザー等のトリミング手段により削り取ったり、あるいは塗布することによって、キャパシター値を調整することができる。
【００１５】
以下、本発明の第１の実施の形態例について説明する。図３は本発明の多連薄膜ＬＣフィルターのキャパシタンス部分の縦断面図である。図１に示す第１の実施の形態における多連薄膜ＬＣフィルターは、図３に示すように、基板８の上にコイル１を導体厚み１０μｍ、幅１００μｍとしてスパッタリング法等の成膜技術で成膜したものである。各コイルのインダクタンスは５ｎＨである。平行電極２は厚みが１０μｍのＣｕ電極導体５を電極間スペースを３０μｍとして基板８上に形成する。このスペースに誘電体として誘電率εが１００のＴｉＯ2 をスパッタリング法等の成膜技術で成膜し、この成膜した誘電体６とＣｕ電極導体５のギャップにはレジスト等の塗布型誘電体７を挿入して塗布する。又は、Ｃｕ電極エッジをエッチングでなだらかにしてＣｕ電極導体５と誘電体６の薄膜の密着を良くする。図１の場合は電極面積が０．１３ｍｍ2 であり、キャパシタンスは１０ｐＦとなった。
【００１６】
このような多連薄膜ＬＣフィルターの両サイドに測定用電極パッド３を設け、リード線のインダクタンスの影響がでないようにこのパッド部分でキャリブレーションを行った結果、図４に示すようにフィルター特性は１．３ＧＨｚに共振点を有し、共振点より高い周波数でのゲインは−２０ｄＢ程度の良好な周波数特性が得られた。これは本発明からなる多連薄膜ＬＣフィルターが良好なフィルター特性を有していることを意味している。
【００１７】
次に、本発明の第２の実施の形態例について説明する。まず、上記した第１の実施の態様と同様の条件で図２に示すように、多連薄膜ＬＣフィルターを成膜する。各コイルのインダクタンスは２ｎＨ、電極面積は０．０８ｍｍ2 でありキャパシタンスは５ｐＦである。この多連薄膜ＬＣフィルターのフィルター特性は、図５に示すように２．４ＧＨｚに共振周波数を有し、良好な周波数特性を示した。
【００１８】
次に、本発明の第３の実施の形態例について説明する。ここでは、コイルの浮遊容量の調整のため、図６に示したように誘電率がε＝２．１の低誘電率材料９をコイルの上から塗布し、コイル１と基板との間に成膜し、コイルの浮遊容量を低減した。その結果、コイルの浮遊容量は通常の１ｐＦから０．５ｐＦに低減させた。更に、キャパシタンス部分２はその電極間スペースを１０μｍとし、誘電率５００の誘電体薄膜１０をそのスペースに成膜した。キャパシタンス値は１．５〜２．７ｐＦであり、共振周波数は３．５ＧＨｚで共振周波数以上でのゲインは−２５ｄＢと改善された。
【００１９】
【発明の効果】
以上説明してきたように、本発明によれば、薄膜ＬＣフィルターがあらかじめ平面内に相対向して配置された金属薄膜導体をキャパシタンス素子としているため、素子の厚みを金属導体程度の１〜１０μｍと薄くでき、更にキャパシタンス素子の特性の補正も誘電体の除去及び追加により容易に行える。更に、電極間スペースをより一層狭くし、対向面積を広くすることで高キャパシタンスを得ることができる。
【００２０】
このような特徴を有する多連薄膜ＬＣフィルターは、多層基板の中に挿入することによりこれまで基板の表面積を占めていたＳＭＤチップ素子に変わることができ、デバイス機器の更なる小型化が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における多連薄膜ＬＣフィルターの構造を示した図である。
【図２】本発明の第２の実施の形態における多連薄膜ＬＣフィルターの構造を示した図である。
【図３】多連薄膜ＬＣフィルターのキャパシタンス部分の縦断面図である。
【図４】多連薄膜ＬＣフィルターのゲインの周波数特性を示したグラフである。
【図５】多連薄膜ＬＣフィルターのゲインの周波数特性を示したグラフである。
【図６】本発明の第３の実施の形態における多連薄膜ＬＣフィルターの構造を示した図である。
【符号の説明】
１ コイル
２ 平行電極
３ 測定用電極パッド
４ 電極間スペース
５ Ｃｕ電極導体
６ 誘電体
７ 塗布型誘電体
８ 基板
９ 低誘電率材料
１０ 誘電体薄膜
【発明の属する技術分野】
本発明は、多連薄膜ＬＣフィルター及び該多連薄膜ＬＣフィルターにおけるキャパシター値調整方法に関するものである。
【０００２】
【従来の技術】
従来、この種の多連薄膜ＬＣフィルターとしては、工程の複雑さ、コストが高い、等の問題があり余り使われていなかった。主に使用されている複合ＬＣ部品としては印刷技術を使って絶縁体と導体を交互に積層した後、焼結してインダクター及びキャパシターを形成してＬＣフィルターを構成するチップ素子等が挙げられる。あるいは、誘電率εが３０〜１００程度のセラミックスを共振器とした誘電体フィルターがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、これらの素子は高さが１ｍｍ程度あり、より一層の小型化には適応できず、各チップ素子を一個一個表面実装しなくてはならないなどの工数がかかった。更に、薄膜インダクタンス素子として、螺旋コイル、スパイラルコイル、ミアンダーコイルなど各種コイル形状が検討されているが、これらのコイルはミアンダーコイルを除いて作製工程が多く、量産という観点ではコストが高いという問題があった。
【０００４】
更に、従来のインダクターやＬＣフィルター等は、インダクタンス及びキャパシタンス値を設計値に合わせて作製するが、個々に素子の特性は高精度でもそれを組み込んだ完成品では所定の値からの偏差が必ず存在した。また、チップ部品ではインダクタンスやキャパシタンス値を変更しようにも導体パターンは焼結された絶縁体又は磁性体で覆われており、レーザートリミング等で切断するとか電極面積を増やそうにも調整は不可能であった。
【０００５】
本発明の課題は、上記問題点を解消し、インダクター及びキャパシターの導体及び電極を同一平面内に作製して工程の簡素化及び製造コストの低減を計り、素子を積層しないで薄膜化可能な多連薄膜ＬＣフィルターを提供することである。
【０００６】
本発明の他の課題は、インダクタンス値及びキャパシタンス値の調整をレーザートリミング法又はレジスト等誘電体の塗布法で容易に微調整し、広い周波数帯域で精度良い多連薄膜ＬＣフィルターを提供することにある。
【０００７】
【課題を解決するための手段】
本発明によれば、基板上に金属導体の空心コイルを成膜して形成されるインダクターと、あらかじめ同一平面内に対向して配置された金属薄膜からなる平行電極間に所定の誘電率を有する誘電体を前記基板上に塗布若しくは成膜することによって形成されるキャパシターとで構成され、前記平行電極が、対向面積を増加させるべく、所定の曲率を有する円弧を連続的に描くように形成されていることを特徴とする多連薄膜ＬＣフィルターが得られる。
【０００８】
さらに、本発明によれば、前記空心コイルが、インダクタンスを増加させるべく、所定の曲率を有する円弧を連続的に描くように形成されていることを特徴とする多連薄膜ＬＣフィルターが得られる。
【０００９】
さらに、本発明によれば、前記空心コイルと前記平行電極が同一平面上にあることを特徴とする多連薄膜ＬＣフィルターが得られる。
【００１０】
又、本発明によれば、基板上に金属導体の空心コイルを成膜して形成されるインダクターと、あらかじめ同一平面内に対向して配置された金属薄膜からなる平行電極間に所定の誘電率を有する誘電体を前記基板上に塗布若しくは成膜することによって形成されるキャパシターとで構成され、前記平行電極間の誘電体を削り取るか、若しくは新たに誘電体を塗布することによって、前記キャパシターのキャパシター値を調整することを特徴とする多連薄膜ＬＣフィルターにおけるキャパシター値調整方法が得られる。
【００１３】
【発明の実施の形態】
本発明の構成及び作用を図面に基づいて説明する。本発明は薄膜技術を用いてシリコン基板、低温焼成セラミックスなどのセラミックス配線板、ガラスエポキシ等のプリント配線板、又はポリイミドなどの樹脂絶縁層の上に、インダクター及びキャパシターとして形成された薄膜素子等の導体パターンが電極又はコイルとして応用できるように考案されたものである。
【００１４】
図１には同一平面内にコイル１と平行電極２が形成されてなる３連ＬＣフィルターが示されている。コイル１は空心からなるインダクター、平行電極２はキャパシターであり、平行電極２間の電極間スペース４には誘電体６（図３参照）が成膜又は塗布されている。即ち、コイル１及びキャパシターを構成する平行電極２は、キャパシタンス及びインダクタンスを増加させるために所定の曲率を有する円弧を連続的に描いて形成されている。尚、平行電極２は図２に示すようなくし型形状にしてもよい。又、コイルの形状は、図２に示すように半円状にしてもよい。上記した構成の３連薄膜ＬＣフィルター素子では、平行電極２間の誘電体６を、レーザー等のトリミング手段により削り取ったり、あるいは塗布することによって、キャパシター値を調整することができる。
【００１５】
以下、本発明の第１の実施の形態例について説明する。図３は本発明の多連薄膜ＬＣフィルターのキャパシタンス部分の縦断面図である。図１に示す第１の実施の形態における多連薄膜ＬＣフィルターは、図３に示すように、基板８の上にコイル１を導体厚み１０μｍ、幅１００μｍとしてスパッタリング法等の成膜技術で成膜したものである。各コイルのインダクタンスは５ｎＨである。平行電極２は厚みが１０μｍのＣｕ電極導体５を電極間スペースを３０μｍとして基板８上に形成する。このスペースに誘電体として誘電率εが１００のＴｉＯ2 をスパッタリング法等の成膜技術で成膜し、この成膜した誘電体６とＣｕ電極導体５のギャップにはレジスト等の塗布型誘電体７を挿入して塗布する。又は、Ｃｕ電極エッジをエッチングでなだらかにしてＣｕ電極導体５と誘電体６の薄膜の密着を良くする。図１の場合は電極面積が０．１３ｍｍ2 であり、キャパシタンスは１０ｐＦとなった。
【００１６】
このような多連薄膜ＬＣフィルターの両サイドに測定用電極パッド３を設け、リード線のインダクタンスの影響がでないようにこのパッド部分でキャリブレーションを行った結果、図４に示すようにフィルター特性は１．３ＧＨｚに共振点を有し、共振点より高い周波数でのゲインは−２０ｄＢ程度の良好な周波数特性が得られた。これは本発明からなる多連薄膜ＬＣフィルターが良好なフィルター特性を有していることを意味している。
【００１７】
次に、本発明の第２の実施の形態例について説明する。まず、上記した第１の実施の態様と同様の条件で図２に示すように、多連薄膜ＬＣフィルターを成膜する。各コイルのインダクタンスは２ｎＨ、電極面積は０．０８ｍｍ2 でありキャパシタンスは５ｐＦである。この多連薄膜ＬＣフィルターのフィルター特性は、図５に示すように２．４ＧＨｚに共振周波数を有し、良好な周波数特性を示した。
【００１８】
次に、本発明の第３の実施の形態例について説明する。ここでは、コイルの浮遊容量の調整のため、図６に示したように誘電率がε＝２．１の低誘電率材料９をコイルの上から塗布し、コイル１と基板との間に成膜し、コイルの浮遊容量を低減した。その結果、コイルの浮遊容量は通常の１ｐＦから０．５ｐＦに低減させた。更に、キャパシタンス部分２はその電極間スペースを１０μｍとし、誘電率５００の誘電体薄膜１０をそのスペースに成膜した。キャパシタンス値は１．５〜２．７ｐＦであり、共振周波数は３．５ＧＨｚで共振周波数以上でのゲインは−２５ｄＢと改善された。
【００１９】
【発明の効果】
以上説明してきたように、本発明によれば、薄膜ＬＣフィルターがあらかじめ平面内に相対向して配置された金属薄膜導体をキャパシタンス素子としているため、素子の厚みを金属導体程度の１〜１０μｍと薄くでき、更にキャパシタンス素子の特性の補正も誘電体の除去及び追加により容易に行える。更に、電極間スペースをより一層狭くし、対向面積を広くすることで高キャパシタンスを得ることができる。
【００２０】
このような特徴を有する多連薄膜ＬＣフィルターは、多層基板の中に挿入することによりこれまで基板の表面積を占めていたＳＭＤチップ素子に変わることができ、デバイス機器の更なる小型化が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における多連薄膜ＬＣフィルターの構造を示した図である。
【図２】本発明の第２の実施の形態における多連薄膜ＬＣフィルターの構造を示した図である。
【図３】多連薄膜ＬＣフィルターのキャパシタンス部分の縦断面図である。
【図４】多連薄膜ＬＣフィルターのゲインの周波数特性を示したグラフである。
【図５】多連薄膜ＬＣフィルターのゲインの周波数特性を示したグラフである。
【図６】本発明の第３の実施の形態における多連薄膜ＬＣフィルターの構造を示した図である。
【符号の説明】
１ コイル
２ 平行電極
３ 測定用電極パッド
４ 電極間スペース
５ Ｃｕ電極導体
６ 誘電体
７ 塗布型誘電体
８ 基板
９ 低誘電率材料
１０ 誘電体薄膜
Claims (4)
- 基板上に金属導体の空心コイルを成膜して形成されるインダクターと、あらかじめ同一平面内に対向して配置された金属薄膜からなる平行電極間に所定の誘電率を有する誘電体を前記基板上に塗布若しくは成膜することによって形成されるキャパシターとで構成され、
前記平行電極が、対向面積を増加させるべく、所定の曲率を有する円弧を連続的に描くように形成されていることを特徴とする多連薄膜ＬＣフィルター。 - 前記空心コイルが、インダクタンスを増加させるべく、所定の曲率を有する円弧を連続的に描くように形成されていることを特徴とする請求項１記載の多連薄膜ＬＣフィルター。
- 前記空心コイルと前記平行電極が同一平面上にあることを特徴とする請求項１又は２記載の多連薄膜ＬＣフィルター。
- 基板上に金属導体の空心コイルを成膜して形成されるインダクターと、あらかじめ同一平面内に対向して配置された金属薄膜からなる平行電極間に所定の誘電率を有する誘電体を前記基板上に塗布若しくは成膜することによって形成されるキャパシターとで構成され、
前記平行電極間の誘電体を削り取るか、若しくは新たに誘電体を塗布することによって、前記キャパシターのキャパシター値を調整することを特徴とする多連薄膜ＬＣフィルターにおけるキャパシター値調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23021695A JP3541330B2 (ja) | 1995-09-07 | 1995-09-07 | 多連薄膜ｌｃフィルター及びキャパシター値調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23021695A JP3541330B2 (ja) | 1995-09-07 | 1995-09-07 | 多連薄膜ｌｃフィルター及びキャパシター値調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0983283A JPH0983283A (ja) | 1997-03-28 |
| JP3541330B2 true JP3541330B2 (ja) | 2004-07-07 |
Family
ID=16904389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23021695A Expired - Fee Related JP3541330B2 (ja) | 1995-09-07 | 1995-09-07 | 多連薄膜ｌｃフィルター及びキャパシター値調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541330B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100651724B1 (ko) * | 2004-12-13 | 2006-12-01 | 한국전자통신연구원 | 수평 구조의 가변 축전기 및 이를 구비한 초고주파 가변소자 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193014U (ja) * | 1983-06-03 | 1984-12-21 | 株式会社村田製作所 | ロ−パスフイルタ |
| JPS6014418A (ja) * | 1983-07-06 | 1985-01-25 | 沖電気工業株式会社 | コンデンサ |
| US4881050A (en) * | 1988-08-04 | 1989-11-14 | Avantek, Inc. | Thin-film microwave filter |
| JPH07106130A (ja) * | 1991-12-03 | 1995-04-21 | Kanda Tsushin Kogyo Co Ltd | 厚膜又は薄膜インダクタ及びそのインダクタンス調整方法 |
-
1995
- 1995-09-07 JP JP23021695A patent/JP3541330B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0983283A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4010920B2 (ja) | インダクティブ素子の製造方法 | |
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| EP0435230B1 (en) | Laminated LC element and method for manufacturing the same | |
| JP3164000B2 (ja) | 積層型インダクタ | |
| US6825748B1 (en) | Module and method of manufacture | |
| US8169288B2 (en) | Electronic component and method for making the same | |
| US10192671B2 (en) | Electronic component | |
| JPH07193403A (ja) | 共振器 | |
| JPH05226908A (ja) | 広帯域マイクロ波フィルタネットワーク | |
| JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
| JP3000579B2 (ja) | チップコイルの製造方法 | |
| EP0750364B1 (en) | Chip antenna | |
| JP3541330B2 (ja) | 多連薄膜ｌｃフィルター及びキャパシター値調整方法 | |
| JP2003332141A (ja) | チップ型コモンモードチョークコイル | |
| JP3126244B2 (ja) | 高周波ｌｃ複合部品 | |
| JP2002100520A (ja) | 積層インダクタ及びそのインダクタンス値の調整方法 | |
| JP2001345661A (ja) | 高周波回路基板 | |
| JPH06163321A (ja) | 高周波ｌｃ複合部品 | |
| JPS6050046B2 (ja) | 複合部品のトリミング方法 | |
| JP2663270B2 (ja) | 共振器及びその製造方法 | |
| JP2000182873A (ja) | チップインダクタの製造方法およびチップインダクタ | |
| JPS6028113Y2 (ja) | トリミングが可能な複合部品 | |
| KR0167392B1 (ko) | 박막형 인덕터 및 그의 제조방법 | |
| JPH10214722A (ja) | チップ部品 | |
| JPH0410674Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |