JP3539106B2 - 高周波用半導体スイッチ回路およびそれを用いた制御方法 - Google Patents
高周波用半導体スイッチ回路およびそれを用いた制御方法 Download PDFInfo
- Publication number
- JP3539106B2 JP3539106B2 JP00933597A JP933597A JP3539106B2 JP 3539106 B2 JP3539106 B2 JP 3539106B2 JP 00933597 A JP00933597 A JP 00933597A JP 933597 A JP933597 A JP 933597A JP 3539106 B2 JP3539106 B2 JP 3539106B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- switch circuit
- terminal
- signal terminal
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、移動体通信機器、特に携帯電話等に用いられる高周波用半導体スイッチ回路およびそれを用いた制御方法に関するものである。
【０００２】
【従来の技術】
近年、移動体通信分野の発展に伴い、携帯電話等のアンテナの送受信切り替えをはじめとする高周波の伝達経路を切り換えるために小型、低消費電力の高周波用半導体スイッチ回路が望まれている。
【０００３】
このような用途に、高周波特性および低消費電力性に優れたＧａＡｓの電界効果トランジスタ（以下、ＦＥＴと略記する）を用いた半導体スイッチ回路が用いられている。このような高周波用半導体スイッチ回路の従来例について図を参照して説明する。
【０００４】
図８は、従来の高周波用半導体スイッチ回路の回路図を示したものである。１は共通信号端子、２、３は信号端子である。共通信号端子１と信号端子２の間にＦＥＴ４が、共通信号端子１と信号端子３との間にＦＥＴ５が接続されている。これらのＦＥＴにはゲート電極としてショットキー接合を有するＧａＡｓＭＥＳＦＥＴが用いられている。ＦＥＴ４のソース６とＦＥＴ５のソース６１は共通に接続され、キャパシタ７を介して共通信号端子１に接続されている。ＦＥＴ４のドレイン８はキャパシタ７１を介して信号端子２に接続され、ＦＥＴ５のドレイン８１はキャパシタ７２を介して信号端子３に接続されている。このキャパシタ７、７１、７２により、各ＦＥＴ４、５のドレイン８、８１およびソース６、６１には高周波信号のみが印加され直流電圧は印加されない。ＦＥＴ４のゲート９にはゲートバイアス抵抗１０を介して制御端子１１に接続され、ＦＥＴ５のゲート９１にはゲートバイアス抵抗１０１を介して制御端子１２に接続されている。ゲートバイアス抵抗１０、１０１はゲート保護のために挿入されており、通常は線路の特性インピーダンスの数１０倍の値が選ばれる。
【０００５】
次に、この高周波用半導体スイッチ回路の動作について説明する。
ＦＥＴ４、５のゲート９、９１のいずれかに閾値電圧の絶対値より大きな電圧（例えば５Ｖ）を印加する。例えば、制御端子１１に５Ｖ、制御端子１２に０Ｖを印加した場合、ＦＥＴ４のゲートショットキー接合には順バイアス、ＦＥＴ５のショットキー接合は逆バイアスとなる。このため、印加された電圧はＦＥＴ５のゲート・ソース間で保持され、ＦＥＴ４のゲート・ソース間電圧はほぼ０Ｖとなる。このため、ＦＥＴ４が導通（オン）状態、ＦＥＴ５が遮断（オフ）状態となり、高周波信号の伝達は共通信号端子１と信号端子２の間がオン、共通信号端子１と信号端子３の間がオフとなる。
【０００６】
次に、反対に制御端子１１に０Ｖ、制御端子１２に５Ｖを印加した場合、ＦＥＴ４がオフ状態、ＦＥＴ５がオン状態となり、高周波信号の伝達は共通信号端子１と信号端子２の間がオフ、共通信号端子１と信号端子３の間がオンとなる。
【０００７】
このように、この回路は共通信号端子１と一対の信号端子２、３の間の高周波信号の伝達を切り換える単極双投（Single Pole Dual Throw, SPDT）スイッチ回路としての機能を有するものであり、様々な用途に適用可能な汎用性を有するものである。この回路のスイッチは携帯電話等の移動体通信機器の高周波無線部で多用されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来の高周波用半導体スイッチ回路では、オン状態となるＦＥＴのゲート・ソース間電圧がほぼ０Ｖである。このときＦＥＴのチャネル幅はショットキー接合のビルトイン電圧による空乏層により少し狭窄している。このため、ＦＥＴのオン抵抗が大きく、高周波信号に対する挿入損失が大きくなるという問題があった。
【０００９】
本発明は前記従来の課題を解決するものであり、その目的はオン状態となるＦＥＴのゲート直下の空乏層が十分に薄くなり、チャネル幅が広くなるようにゲート・ソース間に正電圧が印加されるようにすることによってオン抵抗を低減せしめ、挿入損失が小さい高周波用の半導体スイッチ回路を提供することにある。
【００１０】
【課題を解決するための手段】
従来の課題を解決するために、本発明の高周波用半導体スイッチ回路は、第１と第２の信号端子間に直列に接続された第１と第２の電界効果トランジスタのそれぞれのゲートが、それぞれ第１と第２の抵抗を介して第１と第２の制御端子に接続され、前記第１と第２の制御端子間にアノードを共通接続として第１と第２のダイオードが直列に接続され、前記第１と第２のダイオードのアノードの共通接続点と前記第１と第２の電界効果トランジスタの共通接続点とが第３の抵抗を介して接続されたものである。
【００１１】
この回路構成により、制御端子に制御電圧を印加するとダイオードと抵抗によりオン状態となるＦＥＴのゲート・ソース間に正電圧がかかり、ＦＥＴのオン抵抗が減少し、高周波に対する挿入損失を低減させることができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１３】
（実施の形態１）
本発明の第１の実施の形態による高周波用半導体スイッチ回路の回路図を図１に示す。
【００１４】
このスイッチ回路１６の構成は、共通信号端子１がキャパシタ７を介してＦＥＴ４のソース６とＦＥＴ５のソース６１の共通接続点に接続され、ＦＥＴ４のドレイン８がキャパシタ７１を介して信号端子２に接続され、ＦＥＴ５のドレイン８１がキャパシタ７２を介して信号端子３に接続され、ＦＥＴ４のゲート９はゲートバイアス抵抗１０を介して制御端子１１に接続され、ＦＥＴ５のゲート９１にはゲートバイアス抵抗１０１を介して制御端子１２に接続され、ダイオード１３のアノードとダイオード１４のアノードの共通接続点が抵抗１５を介してＦＥＴ４のソース６とＦＥＴ５のソース６１の共通接続点に接続され、ダイオード１３のカソードが制御端子１１に接続され、ダイオード１４のカソードが制御端子１２に接続されたものである。
【００１５】
ＦＥＴ４と５には、ゲート電極としてショットキー接合を有するＧａＡｓＭＥＳＦＥＴを用い、ダイオード１３、１４には、例えばＦＥＴ４、５と同一基板上に形成したショットキー接合を用いる。
【００１６】
本回路においてはＦＥＴ４、５のドレイン８、８１はキャパシタ７１、７２によって直流（ＤＣ）カットされている。このため、ＤＣ等価回路としては、ゲートショットキー接合ＦＥＴをダイオードに置き換えて、図２のように表すことができる。
【００１７】
図２を用いて、このスイッチ回路１６の動作について説明する。
まず、制御端子１１に正電圧で、ＦＥＴの閾値電圧（Ｖｔｈ）より絶対値の大きい電圧、例えば５Ｖを印加し、制御端子１２に０Ｖを印加した場合について説明する。この場合、ＦＥＴ４およびダイオード１４は順方向に、ＦＥＴ５およびダイオード１３は逆方向にバイアスされる。よって、ＦＥＴ４はオン、ＦＥＴ５はオフとなる。このとき、抵抗１０、ＦＥＴ４、抵抗１５、ダイオード１４の経路で電流が流れる。この電流値は、制御端子１１に印加された電圧値と抵抗１０と抵抗１５で決まる値となる。この電流によってＦＥＴ４のゲートショットキー接合には正電圧が加わることとなる。このため、ゲート下の空乏層幅が狭まり、チャネル幅が広がる。つまり、ＦＥＴ４のドレイン・ソース間のオン抵抗が低減され、高周波信号に対する損失が低減される。
【００１８】
次に、制御端子１１に０Ｖ、制御端子１２に正電圧を印加した場合は、ＦＥＴ４がオフ、ＦＥＴ５がオンとなり、このとき、抵抗１０１、ＦＥＴ５、抵抗１５、ダイオード１３の経路で電流が流れ、この電流によってＦＥＴ５のゲートショットキー接合に正電圧が加わることとなり、ＦＥＴ５のゲートショットキー接合に正電圧が加わる。よって、ＦＥＴ５のドレイン・ソース間のオン抵抗が低減され、高周波信号に対する損失が低減される。
【００１９】
（実施の形態２）
次に、図１で説明した本発明の高周波用半導体スイッチ回路を用いた各種の制御方法を以下に示す。
【００２０】
図３に、第２の実施の形態である送信用アンテナ切り換え方法を示す回路図を示す。
【００２１】
この回路は、図１で示したスイッチ回路１６の共通信号端子１にパワーアンプ１７を接続し、信号端子２および３にそれぞれ送信アンテナ１８と１８１とを接続したものである。
【００２２】
この回路による制御方法は、制御端子１１と１２に入力されるＤＣ信号（例えば、５Ｖと０Ｖ）により、一方のＦＥＴをオン、他方のＦＥＴをオフさせて、パワーアンプ１７から出力された高周波信号を送信アンテナ１８か、または送信アンテナ１８１のどちらかへ伝達するものである。
【００２３】
（実施の形態３）
図４に、第３の実施の形態である受信アンテナ切り換え方法を示す回路図を示す。
【００２４】
この回路は、図１で示したスイッチ回路１６の共通信号端子１に低雑音アンプ１９を接続し、信号端子２および３にそれぞれ受信アンテナ２０、２０１を接続したものである。
【００２５】
この回路による制御方法は、制御端子１１と１２に入力されるＤＣ信号（例えば、５Ｖと０Ｖ）により、一方のＦＥＴをオン、他方のＦＥＴをオフさせて、受信アンテナ２０か、または受信アンテナ２０１から入力された高周波入力信号のどちらかを低雑音アンプ１９に入力するものである。
【００２６】
（実施の形態４）
図５に、第４の実施の形態である受信時の感度制御方法を示す回路図を示す。
【００２７】
この回路は、図１で示したスイッチ回路１６の信号端子２に受信アンテナ２０と低雑音アンプ１９の入力端子を接続し、信号端子３に低雑音アンプ１９の出力端子を接続したものである。
【００２８】
この回路による制御方法は、制御端子１１と１２の間の電位差を０Ｖとすることにより、２個のＦＥＴ４、５のいずれもがオン状態にし、信号端子２と信号端子３の間をオン状態とするものである。また一方、制御端子１１と１２の間の電位差を５Ｖとすることにより、２個のＦＥＴ４、５がいずれかがオフ状態にし、信号端子２と信号端子３の間をオフ状態とするものである。このことを利用して受信感度の制御を行うものである。
【００２９】
（実施の形態５）
図６に、第５の実施の形態である送信アンテナと接地切り換え方法を示す回路図を示す。
【００３０】
この回路は、図１に示したスイッチ回路１６の共通信号端子１にパワーアンプ１７を接続し、信号端子２に送信アンテナ１８を接続し、信号端子３を接地したものである。
【００３１】
この回路による制御方法は、共通信号端子１と送信アンテナ１８の間の高周波信号の伝達と遮断を制御端子１１と１２に印加した電圧（例えば、５Ｖと０Ｖ）によって制御するものである。さらに、高周波信号の伝達をオフとする場合には、共通信号端子１がＦＥＴ５を介して接地されるため、共通信号端子１は高周波信号を全反射することとなり、入出力間のアイソレーションが向上する。
【００３２】
（実施の形態６）
図７に、第６の実施の形態である受信アンテナと接地切り換え方法を示す回路図を示す。
【００３３】
この回路は、図１に示したスイッチ回路１６の共通信号端子１に低雑音アンプ１９を接続し、信号端子２に受信アンテナ２０を接続し、信号端子３を接地したものである。
【００３４】
この回路による制御方法は、共通信号端子１と受信アンテナ２０の間の高周波信号の伝達と遮断を制御端子１１と１２に印加した電圧（例えば、５Ｖと０Ｖ）によって制御するものである。さらに、高周波信号の伝達をオフとする場合には、共通信号端子１がＦＥＴ５を介して接地されるため、共通信号端子１には信号が全く入力されないので、入出力間のアイソレーションが向上する。
【００３５】
以上、第２から第６の実施の形態で示した本発明の高周波用半導体スイッチ回路を用いた各制御方法により、オンとなるＦＥＴのオン抵抗が低減されるため、高周波の挿入損失を低減させることができる。
【００３６】
【発明の効果】
以上、説明したように、本発明の高周波用半導体スイッチ回路は、オン状態となるＦＥＴのゲート・ソース間に正電圧が印加され、高周波信号に対する挿入損失の小さいスイッチ回路を提供することができるとともに、この半導体スイッチ回路を各種の切り換え回路に用いることにより、高周波信号に対する挿入損失の小さい制御方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による高周波用半導体スイッチ回路の回路図
【図２】図１の直流等価回路図
【図３】本発明の第２の実施の形態による送信アンテナ切り換え方法を示す回路図
【図４】本発明の第３の実施の形態による受信アンテナ切り換え方法を示す回路図
【図５】本発明の第４の実施の形態による受信時の感度制御方法を示す回路図
【図６】本発明の第５の実施の形態による送信アンテナと接地切り換え方法を示す回路図
【図７】本発明の第６の実施の形態による受信アンテナと接地切り換え方法を示す回路図
【図８】従来の高周波用半導体スイッチ回路の回路図
【符号の説明】
１ 共通信号端子
２，３ 信号端子
４，５ 電界効果トランジスタ（ＦＥＴ）
６，６１ ソース
７，７１，７２ キャパシタ
８，８１ ドレイン
９，９１ ゲート
１０，１０１ ゲートバイアス抵抗
１１，１２ 制御端子
１３，１４ ダイオード
１５ 抵抗
１６ スイッチ回路
１７ パワーアンプ
１８，１８１ 送信アンテナ
１９ 低雑音アンプ
２０，２０１ 受信アンテナ
【発明の属する技術分野】
本発明は、移動体通信機器、特に携帯電話等に用いられる高周波用半導体スイッチ回路およびそれを用いた制御方法に関するものである。
【０００２】
【従来の技術】
近年、移動体通信分野の発展に伴い、携帯電話等のアンテナの送受信切り替えをはじめとする高周波の伝達経路を切り換えるために小型、低消費電力の高周波用半導体スイッチ回路が望まれている。
【０００３】
このような用途に、高周波特性および低消費電力性に優れたＧａＡｓの電界効果トランジスタ（以下、ＦＥＴと略記する）を用いた半導体スイッチ回路が用いられている。このような高周波用半導体スイッチ回路の従来例について図を参照して説明する。
【０００４】
図８は、従来の高周波用半導体スイッチ回路の回路図を示したものである。１は共通信号端子、２、３は信号端子である。共通信号端子１と信号端子２の間にＦＥＴ４が、共通信号端子１と信号端子３との間にＦＥＴ５が接続されている。これらのＦＥＴにはゲート電極としてショットキー接合を有するＧａＡｓＭＥＳＦＥＴが用いられている。ＦＥＴ４のソース６とＦＥＴ５のソース６１は共通に接続され、キャパシタ７を介して共通信号端子１に接続されている。ＦＥＴ４のドレイン８はキャパシタ７１を介して信号端子２に接続され、ＦＥＴ５のドレイン８１はキャパシタ７２を介して信号端子３に接続されている。このキャパシタ７、７１、７２により、各ＦＥＴ４、５のドレイン８、８１およびソース６、６１には高周波信号のみが印加され直流電圧は印加されない。ＦＥＴ４のゲート９にはゲートバイアス抵抗１０を介して制御端子１１に接続され、ＦＥＴ５のゲート９１にはゲートバイアス抵抗１０１を介して制御端子１２に接続されている。ゲートバイアス抵抗１０、１０１はゲート保護のために挿入されており、通常は線路の特性インピーダンスの数１０倍の値が選ばれる。
【０００５】
次に、この高周波用半導体スイッチ回路の動作について説明する。
ＦＥＴ４、５のゲート９、９１のいずれかに閾値電圧の絶対値より大きな電圧（例えば５Ｖ）を印加する。例えば、制御端子１１に５Ｖ、制御端子１２に０Ｖを印加した場合、ＦＥＴ４のゲートショットキー接合には順バイアス、ＦＥＴ５のショットキー接合は逆バイアスとなる。このため、印加された電圧はＦＥＴ５のゲート・ソース間で保持され、ＦＥＴ４のゲート・ソース間電圧はほぼ０Ｖとなる。このため、ＦＥＴ４が導通（オン）状態、ＦＥＴ５が遮断（オフ）状態となり、高周波信号の伝達は共通信号端子１と信号端子２の間がオン、共通信号端子１と信号端子３の間がオフとなる。
【０００６】
次に、反対に制御端子１１に０Ｖ、制御端子１２に５Ｖを印加した場合、ＦＥＴ４がオフ状態、ＦＥＴ５がオン状態となり、高周波信号の伝達は共通信号端子１と信号端子２の間がオフ、共通信号端子１と信号端子３の間がオンとなる。
【０００７】
このように、この回路は共通信号端子１と一対の信号端子２、３の間の高周波信号の伝達を切り換える単極双投（Single Pole Dual Throw, SPDT）スイッチ回路としての機能を有するものであり、様々な用途に適用可能な汎用性を有するものである。この回路のスイッチは携帯電話等の移動体通信機器の高周波無線部で多用されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来の高周波用半導体スイッチ回路では、オン状態となるＦＥＴのゲート・ソース間電圧がほぼ０Ｖである。このときＦＥＴのチャネル幅はショットキー接合のビルトイン電圧による空乏層により少し狭窄している。このため、ＦＥＴのオン抵抗が大きく、高周波信号に対する挿入損失が大きくなるという問題があった。
【０００９】
本発明は前記従来の課題を解決するものであり、その目的はオン状態となるＦＥＴのゲート直下の空乏層が十分に薄くなり、チャネル幅が広くなるようにゲート・ソース間に正電圧が印加されるようにすることによってオン抵抗を低減せしめ、挿入損失が小さい高周波用の半導体スイッチ回路を提供することにある。
【００１０】
【課題を解決するための手段】
従来の課題を解決するために、本発明の高周波用半導体スイッチ回路は、第１と第２の信号端子間に直列に接続された第１と第２の電界効果トランジスタのそれぞれのゲートが、それぞれ第１と第２の抵抗を介して第１と第２の制御端子に接続され、前記第１と第２の制御端子間にアノードを共通接続として第１と第２のダイオードが直列に接続され、前記第１と第２のダイオードのアノードの共通接続点と前記第１と第２の電界効果トランジスタの共通接続点とが第３の抵抗を介して接続されたものである。
【００１１】
この回路構成により、制御端子に制御電圧を印加するとダイオードと抵抗によりオン状態となるＦＥＴのゲート・ソース間に正電圧がかかり、ＦＥＴのオン抵抗が減少し、高周波に対する挿入損失を低減させることができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１３】
（実施の形態１）
本発明の第１の実施の形態による高周波用半導体スイッチ回路の回路図を図１に示す。
【００１４】
このスイッチ回路１６の構成は、共通信号端子１がキャパシタ７を介してＦＥＴ４のソース６とＦＥＴ５のソース６１の共通接続点に接続され、ＦＥＴ４のドレイン８がキャパシタ７１を介して信号端子２に接続され、ＦＥＴ５のドレイン８１がキャパシタ７２を介して信号端子３に接続され、ＦＥＴ４のゲート９はゲートバイアス抵抗１０を介して制御端子１１に接続され、ＦＥＴ５のゲート９１にはゲートバイアス抵抗１０１を介して制御端子１２に接続され、ダイオード１３のアノードとダイオード１４のアノードの共通接続点が抵抗１５を介してＦＥＴ４のソース６とＦＥＴ５のソース６１の共通接続点に接続され、ダイオード１３のカソードが制御端子１１に接続され、ダイオード１４のカソードが制御端子１２に接続されたものである。
【００１５】
ＦＥＴ４と５には、ゲート電極としてショットキー接合を有するＧａＡｓＭＥＳＦＥＴを用い、ダイオード１３、１４には、例えばＦＥＴ４、５と同一基板上に形成したショットキー接合を用いる。
【００１６】
本回路においてはＦＥＴ４、５のドレイン８、８１はキャパシタ７１、７２によって直流（ＤＣ）カットされている。このため、ＤＣ等価回路としては、ゲートショットキー接合ＦＥＴをダイオードに置き換えて、図２のように表すことができる。
【００１７】
図２を用いて、このスイッチ回路１６の動作について説明する。
まず、制御端子１１に正電圧で、ＦＥＴの閾値電圧（Ｖｔｈ）より絶対値の大きい電圧、例えば５Ｖを印加し、制御端子１２に０Ｖを印加した場合について説明する。この場合、ＦＥＴ４およびダイオード１４は順方向に、ＦＥＴ５およびダイオード１３は逆方向にバイアスされる。よって、ＦＥＴ４はオン、ＦＥＴ５はオフとなる。このとき、抵抗１０、ＦＥＴ４、抵抗１５、ダイオード１４の経路で電流が流れる。この電流値は、制御端子１１に印加された電圧値と抵抗１０と抵抗１５で決まる値となる。この電流によってＦＥＴ４のゲートショットキー接合には正電圧が加わることとなる。このため、ゲート下の空乏層幅が狭まり、チャネル幅が広がる。つまり、ＦＥＴ４のドレイン・ソース間のオン抵抗が低減され、高周波信号に対する損失が低減される。
【００１８】
次に、制御端子１１に０Ｖ、制御端子１２に正電圧を印加した場合は、ＦＥＴ４がオフ、ＦＥＴ５がオンとなり、このとき、抵抗１０１、ＦＥＴ５、抵抗１５、ダイオード１３の経路で電流が流れ、この電流によってＦＥＴ５のゲートショットキー接合に正電圧が加わることとなり、ＦＥＴ５のゲートショットキー接合に正電圧が加わる。よって、ＦＥＴ５のドレイン・ソース間のオン抵抗が低減され、高周波信号に対する損失が低減される。
【００１９】
（実施の形態２）
次に、図１で説明した本発明の高周波用半導体スイッチ回路を用いた各種の制御方法を以下に示す。
【００２０】
図３に、第２の実施の形態である送信用アンテナ切り換え方法を示す回路図を示す。
【００２１】
この回路は、図１で示したスイッチ回路１６の共通信号端子１にパワーアンプ１７を接続し、信号端子２および３にそれぞれ送信アンテナ１８と１８１とを接続したものである。
【００２２】
この回路による制御方法は、制御端子１１と１２に入力されるＤＣ信号（例えば、５Ｖと０Ｖ）により、一方のＦＥＴをオン、他方のＦＥＴをオフさせて、パワーアンプ１７から出力された高周波信号を送信アンテナ１８か、または送信アンテナ１８１のどちらかへ伝達するものである。
【００２３】
（実施の形態３）
図４に、第３の実施の形態である受信アンテナ切り換え方法を示す回路図を示す。
【００２４】
この回路は、図１で示したスイッチ回路１６の共通信号端子１に低雑音アンプ１９を接続し、信号端子２および３にそれぞれ受信アンテナ２０、２０１を接続したものである。
【００２５】
この回路による制御方法は、制御端子１１と１２に入力されるＤＣ信号（例えば、５Ｖと０Ｖ）により、一方のＦＥＴをオン、他方のＦＥＴをオフさせて、受信アンテナ２０か、または受信アンテナ２０１から入力された高周波入力信号のどちらかを低雑音アンプ１９に入力するものである。
【００２６】
（実施の形態４）
図５に、第４の実施の形態である受信時の感度制御方法を示す回路図を示す。
【００２７】
この回路は、図１で示したスイッチ回路１６の信号端子２に受信アンテナ２０と低雑音アンプ１９の入力端子を接続し、信号端子３に低雑音アンプ１９の出力端子を接続したものである。
【００２８】
この回路による制御方法は、制御端子１１と１２の間の電位差を０Ｖとすることにより、２個のＦＥＴ４、５のいずれもがオン状態にし、信号端子２と信号端子３の間をオン状態とするものである。また一方、制御端子１１と１２の間の電位差を５Ｖとすることにより、２個のＦＥＴ４、５がいずれかがオフ状態にし、信号端子２と信号端子３の間をオフ状態とするものである。このことを利用して受信感度の制御を行うものである。
【００２９】
（実施の形態５）
図６に、第５の実施の形態である送信アンテナと接地切り換え方法を示す回路図を示す。
【００３０】
この回路は、図１に示したスイッチ回路１６の共通信号端子１にパワーアンプ１７を接続し、信号端子２に送信アンテナ１８を接続し、信号端子３を接地したものである。
【００３１】
この回路による制御方法は、共通信号端子１と送信アンテナ１８の間の高周波信号の伝達と遮断を制御端子１１と１２に印加した電圧（例えば、５Ｖと０Ｖ）によって制御するものである。さらに、高周波信号の伝達をオフとする場合には、共通信号端子１がＦＥＴ５を介して接地されるため、共通信号端子１は高周波信号を全反射することとなり、入出力間のアイソレーションが向上する。
【００３２】
（実施の形態６）
図７に、第６の実施の形態である受信アンテナと接地切り換え方法を示す回路図を示す。
【００３３】
この回路は、図１に示したスイッチ回路１６の共通信号端子１に低雑音アンプ１９を接続し、信号端子２に受信アンテナ２０を接続し、信号端子３を接地したものである。
【００３４】
この回路による制御方法は、共通信号端子１と受信アンテナ２０の間の高周波信号の伝達と遮断を制御端子１１と１２に印加した電圧（例えば、５Ｖと０Ｖ）によって制御するものである。さらに、高周波信号の伝達をオフとする場合には、共通信号端子１がＦＥＴ５を介して接地されるため、共通信号端子１には信号が全く入力されないので、入出力間のアイソレーションが向上する。
【００３５】
以上、第２から第６の実施の形態で示した本発明の高周波用半導体スイッチ回路を用いた各制御方法により、オンとなるＦＥＴのオン抵抗が低減されるため、高周波の挿入損失を低減させることができる。
【００３６】
【発明の効果】
以上、説明したように、本発明の高周波用半導体スイッチ回路は、オン状態となるＦＥＴのゲート・ソース間に正電圧が印加され、高周波信号に対する挿入損失の小さいスイッチ回路を提供することができるとともに、この半導体スイッチ回路を各種の切り換え回路に用いることにより、高周波信号に対する挿入損失の小さい制御方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による高周波用半導体スイッチ回路の回路図
【図２】図１の直流等価回路図
【図３】本発明の第２の実施の形態による送信アンテナ切り換え方法を示す回路図
【図４】本発明の第３の実施の形態による受信アンテナ切り換え方法を示す回路図
【図５】本発明の第４の実施の形態による受信時の感度制御方法を示す回路図
【図６】本発明の第５の実施の形態による送信アンテナと接地切り換え方法を示す回路図
【図７】本発明の第６の実施の形態による受信アンテナと接地切り換え方法を示す回路図
【図８】従来の高周波用半導体スイッチ回路の回路図
【符号の説明】
１ 共通信号端子
２，３ 信号端子
４，５ 電界効果トランジスタ（ＦＥＴ）
６，６１ ソース
７，７１，７２ キャパシタ
８，８１ ドレイン
９，９１ ゲート
１０，１０１ ゲートバイアス抵抗
１１，１２ 制御端子
１３，１４ ダイオード
１５ 抵抗
１６ スイッチ回路
１７ パワーアンプ
１８，１８１ 送信アンテナ
１９ 低雑音アンプ
２０，２０１ 受信アンテナ
Claims (3)
- 第１と第２の信号端子間に直列に接続された第１と第２の電界効果トランジスタのそれぞれのゲートが、それぞれ第１と第２の抵抗を介して第１と第２の制御端子に接続され、前記第１と第２の制御端子間にアノードを共通接続として第１と第２のダイオードが直列に接続され、前記第１と第２のダイオードのアノードの共通接続点と前記第１と第２の電界効果トランジスタの共通接続点とが第３の抵抗を介して接続されたことを特徴とする高周波用半導体スイッチ回路。
- 第１と第２の信号端子間に直列に接続された第１と第２の電界効果トランジスタのそれぞれのゲートが、それぞれ第１と第２の抵抗を介して第１と第２の制御端子に接続され、前記第１と第２の制御端子間にアノードを共通接続として第１と第２のダイオードが直列に接続され、前記第１と第２のダイオードのアノードの共通接続点と前記第１と第２の電界効果トランジスタの共通接続点とが第３の抵抗を介して接続された高周波用半導体スイッチ回路を用い、前記第１および第２の制御端子のうちどちらか一方に、前記第１および第２の電界効果トランジスタの閾値電圧より絶対値の大きい電圧を印加して、前記第１および第２の電界効果トランジスタのオンまたはオフを制御することを特徴とする制御方法。
- 前記第１と第２の電界効果トランジスタの共通接続点から入力された高周波信号を、第１の信号端子または第２の信号端子へ伝達するように高周波信号を制御することを特徴とする請求項２記載の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00933597A JP3539106B2 (ja) | 1997-01-22 | 1997-01-22 | 高周波用半導体スイッチ回路およびそれを用いた制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00933597A JP3539106B2 (ja) | 1997-01-22 | 1997-01-22 | 高周波用半導体スイッチ回路およびそれを用いた制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209835A JPH10209835A (ja) | 1998-08-07 |
| JP3539106B2 true JP3539106B2 (ja) | 2004-07-07 |
Family
ID=11717610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00933597A Expired - Fee Related JP3539106B2 (ja) | 1997-01-22 | 1997-01-22 | 高周波用半導体スイッチ回路およびそれを用いた制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539106B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005006143A (ja) | 2003-06-13 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路および半導体装置 |
| JP5366911B2 (ja) * | 2010-10-18 | 2013-12-11 | パナソニック株式会社 | 高周波用スイッチ回路 |
| KR101251832B1 (ko) * | 2011-07-13 | 2013-04-09 | 삼성전기주식회사 | 저항 공유 스위칭 회로 |
| JP5862653B2 (ja) | 2013-12-24 | 2016-02-16 | 株式会社村田製作所 | スイッチング回路および高周波モジュール |
-
1997
- 1997-01-22 JP JP00933597A patent/JP3539106B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209835A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159283B2 (en) | High frequency switch circuit comprising a transistor on the high frequency path | |
| US5818099A (en) | MOS high frequency switch circuit using a variable well bias | |
| US7161197B2 (en) | RF switching circuit for use in mobile communication systems | |
| US7659770B2 (en) | High frequency switching circuit | |
| JP3790227B2 (ja) | 高周波スイッチ回路 | |
| EP0903855B1 (en) | High frequency switching device | |
| JP3169775B2 (ja) | 半導体回路、スイッチ及びそれを用いた通信機 | |
| JP3902111B2 (ja) | スイッチ半導体集積回路 | |
| US6987414B2 (en) | High frequency switch circuit | |
| US20070290744A1 (en) | Radio frequency switching circuit, radio frequency switching device, and transmitter module device | |
| US20110221519A1 (en) | Semiconductor integrated circuit and high frequency module using the same | |
| US20010040479A1 (en) | Electronic switch | |
| US20120112832A1 (en) | Radio frequency switch and radio frequency module | |
| JP2005341485A (ja) | 半導体スイッチ | |
| US20070069798A1 (en) | Switch circuit for high-frequency-signal switching | |
| JPH09181588A (ja) | 半導体スイッチ | |
| US7852172B2 (en) | High-power switch | |
| US6900711B2 (en) | Switching system | |
| JP3539106B2 (ja) | 高周波用半導体スイッチ回路およびそれを用いた制御方法 | |
| US10756708B2 (en) | SPDT switch with high linearity | |
| JP3238616B2 (ja) | 半導体スイッチ回路 | |
| US7268606B2 (en) | High-frequency signal switching | |
| US20020118044A1 (en) | Switching circuit device | |
| JPH06104718A (ja) | 半導体スイッチ回路 | |
| EP0990345A2 (en) | Video recorder/reproducer apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |