JP3532873B2 - 半導体集積回路装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
た複数の半導体素子を有する半導体集積回路装置と、そ
れを製造するために用いられる露光方法とに関する。

【０００２】

【従来の技術】半導体集積回路装置の製造においては、
ステップアンドリピート方式の縮小投影型アライナー
（以下、光学ステッパーと称する）が広く用いられてい
る。

【０００３】近年の半導体集積回路技術の進歩は著し
く、約３年周期で最小設計則が７割程度に微細化すると
共にチップ面積が２倍程度に増加する傾向が続いてい
る。このような微細化及びチップ面積の増大に対応する
ために、光学ステッパーにおいては、解像度向上のため
の大開口係数化（大ＮＡ化）及び露光波長の短波長化に
加えて、露光領域（フィールド）の大面積化つまり大フ
ィールド化が進められてきた。最新の光学ステッパーの
１フィールドは被露光材料上で最大約２２ｍｍ□であ
る。

【０００４】また、光学ステッパーの１フィールドより
も大きな外形を有する半導体集積回路装置の製造におい
ては、半導体チップとなる矩形（本明細書においては正
方形を含む）状の基板の主面を複数の小矩形領域に区画
して各小矩形領域を１フィールドとしてその内部に機能
ブロックをパターン形成すると共に小矩形領域同士の境
界を横断する配線によって機能ブロック同士を接続する
方法（特開昭６３−２５８０４２参照）等が用いられて
きた。この方法においては、機能ブロック同士を接続す
る配線（以下、グローバル配線と称する）は、露光時に
各小矩形領域に転写されるパターン同士をつなぎ合わせ
ることによって形成される。このため、通常、パターン
同士のつなぎ合わせに起因して生じる接続誤差が問題に
ならない程度の太い配線幅が用いられた配線層にグロー
バル配線は設けられる。

【０００５】図５は、前述の方法により形成された従来
の半導体集積回路装置の一部分を拡大した平面図であ
る。

【０００６】図５に示すように、基板８０の主面は、２
次元的に配列された複数の矩形領域８１（破線により囲
まれた領域）により区画されている。光学ステッパーを
用いる場合、矩形領域８１を１フィールドとして露光が
行なわれる。

【０００７】また、図５に示すように、隣接する４つの
矩形領域８１、具体的には、第１の矩形領域８１ａ、第
２の矩形領域８１ｂ、第３の矩形領域８１ｃ及び第４の
矩形領域８１ｄのそれぞれの内部には、微細パターンを
有する第１の素子群８２ａ、第２の素子群８２ｂ、第３
の素子群８２ｃ及び第４の素子群８２ｄが配置されてい
る。各素子群８２は、基板上に形成された少なくとも１
個の半導体素子から構成されている。また、素子群８２
同士を接続する各配線８３は、矩形領域８１同士の境
界、つまり破線で示すフィールド境界を横断するように
配置されている。

【０００８】すなわち、各配線８３は、露光時に各矩形
領域８１に転写されるパターン同士をつなぎ合わせるこ
とにより形成されるため、各配線８３におけるフィール
ド境界に位置する部分には接続誤差が生じる。このた
め、各配線８３が形成される配線層は、接続誤差により
断線又は短絡等が生じない程度の比較的大きな設計則を
有するパターンレーヤとして形成する必要がある。

【０００９】一方、近年の装置の急激な微細化に伴っ
て、露光光源として光よりも解像性の高い電子ビームを
用いる電子ビームステッパー（以下、ＥＰＬと称する）
が研究開発されている。

【００１０】ＥＰＬに用いられる電子レンズにおいて
は、電子の軌道が光軸中心から離れるに従って急激に収
差が大きくなるので、光学レンズのように大きなフィー
ルド（２０mm□以上）を確保することは困難である。こ
のため、ＥＰＬにおいては、被露光基板の主面を２５０
μｍ□程度の小領域（以下、サブフィールドと称する）
に区画してサブフィールド毎にパターン転写を行なうと
共に各サブフィールドに転写されるパターン同士をつな
ぎ合わせて半導体チップ全体のパターン形成を行なう方
式が用いられようとしている。

【００１１】

【発明が解決しようとする課題】光学式ステッパーにお
ける大ＮＡ化及び大フィールド化は結像光学系のレンズ
直径の増大をもたらし、その結果、レンズ直径は工業技
術的に製造できる限界に達しているので、現在以上の大
フィールド化及び高ＮＡ化を両立していくことは困難に
なってきている。また、装置の微細化に伴ってマスクパ
ターンも微細化してきているので、マスクパターンの寸
法精度を確保することも困難になりつつある。

【００１２】そこで、光学式ステッパーにおいては、縮
小倍率を現在の４〜５倍から６〜１０倍にすることが検
討されている。一方、縮小倍率を増大させると、半導体
チップ全体の回路パターンを１枚の露光用マスクに収め
ることが困難になる。このため、光学式ステッパーにお
いても、半導体チップとなる基板の主面を数フィールド
に区画してフィールド毎にパターン転写を行なうことに
より、半導体チップ全体のパターン形成を行なう露光方
式が検討されている。

【００１３】しかしながら、光学式ステッパー又はＥＰ
Ｌ等を用いてフィールド又はサブフィールに転写された
パターン同士をつなぎ合わせる場合、前述のように、パ
ターン同士のつなぎ合わせ部に接続誤差が生じる。例え
ば、ＥＰＬを用いた場合には、２５０μｍ□程度のサブ
フィールド毎につなぎ合わせ部が生じると共に、該つな
ぎ合わせ部に接続誤差が生じる。

【００１４】図６（ａ）〜（ｃ）は、従来の半導体集積
回路装置におけるパターン同士のつなぎ合わせ部に生じ
た接続誤差を示す図である。尚、図６（ａ）〜（ｃ）に
おいて、９１ａ及び９１ｂ（破線により囲まれた領域）
は互いに隣り合う露光領域（光学ステッパーの１フィー
ルド又はＥＰＬの１サブフィールド等）であり、９２は
露光領域９１ａ及び９１ｂのそれぞれに転写されたパタ
ーンをつなぎ合わせることによって形成されたパターン
であり、９３はパターン９２のつなぎ合わせ部である。

【００１５】図６（ａ）に示すように、露光領域９１ａ
及び９１ｂが互いに離れて位置している場合、パターン
９２のつなぎ合わせ部９３は局所的に細くなる。

【００１６】また、図６（ｂ）に示すように、露光領域
９１ａ及び９１ｂが互いに一部分重なるように位置して
いる場合、パターン９２のつなぎ合わせ部９３は局所的
に太くなる。

【００１７】また、図６（ｃ）に示すように、露光領域
９１ａ及び９１ｂが互いにずれるように位置している場
合、パターン９２のつなぎ合わせ部９３はくびれる。

【００１８】実際の半導体集積回路装置においては、図
６（ａ）、（ｂ）に示すパターン寸法の局所的な変動
と、図６（ｃ）に示すパターンのくびれとが複合して接
続誤差が生じる結果、該装置の性能及び信頼性が劣化す
る。例えば、活性領域上のゲート電極に接続誤差が生じ
ると、スレッショルド電圧の変動等の問題が引き起こさ
れる。また、配線層に接続誤差が生じると、ストレスマ
イグレーション又はエレクトロマイグレーション等が発
生する結果、装置の信頼性が著しく劣化する。

【００１９】一方、特開昭６３−２５８０４２に開示さ
れている方法（従来の技術参照）を、１サブフィールの
大きさが最大２５０μｍ□程度のＥＰＬに適用した場
合、接続誤差が問題にならない程度の比較的大きな設計
則を有するパターンレーヤのみを用いて各機能ブロック
間を配線接続しなければならないので、集積回路のマス
クパターンレイアウト設計の自由度が大きく制限される
ことになる。

【００２０】前記に鑑み、本発明は、光学ステッパーの
１フィールド又はＥＰＬの１サブフィールド等よりも大
きい回路パターンを接続誤差なく形成できるようにする
ことを目的とする。

【００２１】

【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係る第１の半導体集積回路装置は、基板
上に形成された複数の半導体素子を有する半導体集積回
路装置を前提とし、基板の主面は、複数の素子配置領域
により区画されていると共に、複数の素子配置領域同士
の境界を横断するように設けられた複数の配線配置領域
により区画されており、複数の素子配置領域の内部に
は、複数の半導体素子のうちの少なくとも１個の半導体
素子からなる素子群と、該素子群中の半導体素子同士を
接続するローカル配線とが配置されており、複数の配線
配置領域の内部には、素子群同士を接続するグローバル
配線が配置されている。

【００２２】第１の半導体集積回路装置によると、基板
の主面を区画する素子配置領域の内部に、少なくとも１
個の半導体素子からなる素子群と、素子群中の半導体素
子同士を接続するローカル配線とが配置されている。こ
のため、素子配置領域の大きさを、回路パターンの形成
に用いられる光学ステッパーの１フィールド又はＥＰＬ
の１サブフィールド等の大きさ以下に設定しておくこと
によって、素子配置領域内に素子群及びローカル配線を
接続誤差なく形成できる。その結果、接続誤差に起因す
る素子特性の変動又は劣化を防止できる。また、接続誤
差に起因するエレクトロマイグレーション又はストレス
マイグレーションによってローカル配線に断線等が生じ
ることを防止できる。従って、半導体集積回路装置の性
能及び信頼性の劣化を防止できる。

【００２３】また、第１の半導体集積回路装置による
と、基板の主面を区画すると共に素子配置領域同士の境
界を横断する配線配置領域の内部に、素子群同士を接続
するグローバル配線が配置されている。このため、配線
配置領域の大きさを、光学ステッパーの１フィールド又
はＥＰＬの１サブフィールド等の大きさ以下に設定して
おくことによって、素子配置領域同士の境界を横断する
グローバル配線、例えば隣り合う一対の素子配置領域に
配置された素子群同士を接続するグローバル配線を接続
誤差なく形成できる。従って、グローバル配線の信頼性
低下を招くことなく、大きな面積に亘って素子群同士つ
まり機能ブロック同士を接続でき、それによってチップ
面積の大きい半導体集積回路装置を実現できる。

【００２４】また、第１の半導体集積回路装置による
と、各素子配置領域及び各配線配置領域の大きさを可変
にできるので、集積回路のマスクパターンレイアウト設
計の自由度が向上する。

【００２５】本発明に係る第２の半導体集積回路装置
は、基板上に形成された複数の半導体素子を有する半導
体集積回路装置を前提とし、基板の主面は、所定の形状
を有し且つ該形状を繰り返し周期として２次元的に配列
された複数の素子配置領域により区画されていると共
に、複数の素子配置領域と同一の形状を有し且つ該形状
を繰り返し周期として複数の素子配置領域の配列に対し
て所定の距離だけずれるように２次元的に配列された複
数の配線配置領域により区画されており、複数の素子配
置領域の内部には、複数の半導体素子のうちの少なくと
も１個の半導体素子からなる素子群と、該素子群中の半
導体素子同士を接続するローカル配線とが配置されてお
り、複数の配線配置領域の内部には、素子群同士を接続
するグローバル配線が配置されている。

【００２６】第２の半導体集積回路装置によると、基板
の主面を区画する素子配置領域の内部に、少なくとも１
個の半導体素子からなる素子群と、素子群中の半導体素
子同士を接続するローカル配線とが配置されている。こ
のため、素子配置領域の大きさを、回路パターンの形成
に用いられる光学ステッパーの１フィールド又はＥＰＬ
の１サブフィールド等の大きさ以下に設定しておくこと
によって、素子配置領域内に素子群及びローカル配線を
接続誤差なく形成できる。その結果、接続誤差に起因す
る素子特性の変動又は劣化を防止できる。また、接続誤
差に起因するエレクトロマイグレーション又はストレス
マイグレーションによってローカル配線に断線等が生じ
ることを防止できる。従って、半導体集積回路装置の性
能及び信頼性の劣化を防止できる。

【００２７】また、第２の半導体集積回路装置による
と、基板の主面を区画すると共に素子配置領域と同じ繰
り返し周期で素子配置領域の配列に対して所定の距離だ
けずれるように配列された配線配置領域の内部に、素子
群同士を接続するグローバル配線が配置されている。こ
のため、配線配置領域の大きさを、光学ステッパーの１
フィールド又はＥＰＬの１サブフィールド等の大きさ以
下に設定しておくことによって、素子配置領域同士の境
界を横断するグローバル配線、例えば隣り合う一対の素
子配置領域に配置された素子群同士を接続するグローバ
ル配線を接続誤差なく形成できる。従って、グローバル
配線の信頼性低下を招くことなく、大きな面積に亘って
素子群同士つまり機能ブロック同士を接続でき、それに
よってチップ面積の大きい半導体集積回路装置を実現で
きる。

【００２８】また、第２の半導体集積回路装置による
と、素子配置領域及び配線配置領域が所定の形状を有す
ると共に該形状を繰り返し周期として２次元的に配列さ
れている。このため、素子配置領域及び配線配置領域を
光学ステッパーの１フィールド又はＥＰＬの１サブフィ
ールド等として露光を行なうことが容易になる。

【００２９】第１又は第２の半導体集積回路装置におい
て、複数の素子配置領域のうちの少なくとも１つの素子
配置領域の内部に、複数の配線配置領域同士の境界を横
断する配線接続用端子が配置されていることが好まし
い。

【００３０】このようにすると、配線接続用端子によっ
て、隣り合う一対の配線配置領域に配置されたグローバ
ル配線同士を中継することができる。このため、実質的
に３個以上の素子配置領域にまたがったグローバル配線
を形成できるので、集積回路のマスクパターンレイアウ
ト設計の自由度が向上する。

【００３１】第２の半導体集積回路装置において、所定
の距離は繰り返し周期の半分の距離であることが好まし
い。

【００３２】このようにすると、隣り合う一対の素子配
置領域のそれぞれにおいて同程度の長さで延びるように
グローバル配線を形成できるので、集積回路のマスクパ
ターンレイアウト設計の自由度が向上する。

【００３３】本発明に係る第１の露光方法は、被露光基
板の主面を区画する複数の第１領域のそれぞれに、対応
するパターンを、電磁波又は荷電粒子ビームを用いた露
光により形成することを繰り返すことにより、被露光基
板上に下層パターンを形成する工程と、被露光基板の主
面を区画する複数の第２領域のそれぞれに、対応するパ
ターンを、電磁波又は荷電粒子ビームを用いた露光によ
り形成することを繰り返すことにより、被露光基板上に
上層パターンを下層パターンに重なるように形成する工
程とを備え、複数の第２領域のそれぞれは、複数の第１
領域同士の境界を横断するように設けられている。

【００３４】第１の露光方法によると、被露光基板の主
面を区画する複数の第１領域のそれぞれに、対応するパ
ターンを形成することを繰り返すことにより、下層パタ
ーンを形成した後、被露光基板の主面を区画する複数の
第２領域のそれぞれに、対応するパターンを形成するこ
とを繰り返すことにより、上層パターンを形成する。こ
のため、第１領域及び第２領域の大きさを、例えば光学
ステッパーの１フィールド又はＥＰＬの１サブフィール
ド等の１露光領域と同等の大きさに設定しておくことに
よって、１露光領域よりも大きな集積回路パターンを被
露光基板上に確実に形成できる。

【００３５】また、第１の露光方法によると、上層パタ
ーンを構成する各パターンが形成される複数の第２領域
のそれぞれが、下層パターンを構成する各パターンが形
成される複数の第１領域同士の境界を横断するように設
けられている。このため、上層パターンが、第１領域同
士の境界を横断するパターンを有する場合にも、該パタ
ーンを接続誤差なく形成でき、それによって集積回路パ
ターンを精度良く形成できる。

【００３６】また、第１の露光方法によると、各第１領
域及び各第２領域の大きさを可変にできるので、集積回
路のマスクパターンレイアウト設計の自由度が向上す
る。

【００３７】本発明に係る第２の露光方法は、被露光基
板の主面を区画する複数の第１領域のそれぞれに、対応
するパターンを、電磁波又は荷電粒子ビームを用いた露
光により形成することを繰り返すことにより、被露光基
板上に下層パターンを形成する工程と、被露光基板の主
面を区画する複数の第２領域のそれぞれに、対応するパ
ターンを、電磁波又は荷電粒子ビームを用いた露光によ
り形成することを繰り返すことにより、被露光基板上に
上層パターンを下層パターンに重なるように形成する工
程とを備え、複数の第１領域は、所定の形状を有してい
ると共に該形状を繰り返し周期として２次元的に配列さ
れており、複数の第２領域は、複数の第１領域と同一の
形状を有していると共に該形状を繰り返し周期として複
数の第１領域の配列に対して所定の距離だけずれるよう
に２次元的に配列されている。

【００３８】第２の露光方法によると、被露光基板の主
面を区画する複数の第１領域のそれぞれに、対応するパ
ターンを形成することを繰り返すことにより、下層パタ
ーンを形成した後、被露光基板の主面を区画する複数の
第２領域のそれぞれに、対応するパターンを形成するこ
とを繰り返すことにより、上層パターンを形成する。こ
のため、第１領域及び第２領域の大きさを、例えば光学
ステッパーの１フィールド又はＥＰＬの１サブフィール
ド等の１露光領域と同等の大きさに設定しておくことに
よって、１露光領域よりも大きな集積回路パターンを被
露光基板上に確実に形成できる。

【００３９】また、第２の露光方法によると、上層パタ
ーンを構成する各パターンが形成される複数の第２領域
が、下層パターンを構成する各パターンが形成される複
数の第１領域と同じ繰り返し周期で該第１領域の配列に
対して所定の距離だけずれるように配列されている。こ
のため、上層パターンが、第１領域同士の境界を横断す
るパターンを有する場合にも、該パターンを接続誤差な
く形成でき、それによって集積回路パターンを精度良く
形成できる。

【００４０】また、第２の露光方法によると、第１領域
及び第２領域が所定の形状を有すると共に該形状を繰り
返し周期として２次元的に配列されている。このため、
第１領域及び第２領域を光学ステッパーの１フィールド
又はＥＰＬの１サブフィールド等として露光を行なうこ
とが容易になる。

【００４１】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体集積回路装置及びそれを
製造するために用いられる露光方法について、図面を参
照しながら説明する。尚、第１の実施形態に係る半導体
集積回路装置は、基板上に形成された複数の半導体素子
を有している。

【００４２】図１は第１の実施形態に係る半導体集積回
装置（以下、単に装置と称することがある）の一部分を
拡大した平面図である。

【００４３】図１に示すように、基板１０の主面は、例
えば矩形等の所定の形状を有し且つ該形状を繰り返し周
期として２次元的に配列された複数の素子配置領域１１
（破線により囲まれた領域）により区画されていると共
に、各素子配置領域１１と同一の形状を有し且つ該形状
を繰り返し周期として素子配置領域１１の配列に対して
所定の距離だけずれるように２次元的に配列された複数
の配線配置領域１２（太実線により囲まれた領域）によ
り区画されている。具体的には、第１の実施形態におい
て、配線配置領域１２の配列は、素子配置領域１１の配
列に対して素子配置領域１１の繰り返し周期（配線配置
領域１２の繰り返し周期と同一）の半分の距離だけずれ
ている。

【００４４】また、図１に示すように、各素子配置領域
１１の内部には、例えば論理ゲート等の基本的な要素回
路となる機能ブロック１３が配置されている。言い換え
ると、各機能ブロック１３は、素子配置領域１１同士の
境界を横断しないように配置されている。各機能ブロッ
ク１３は、基板１０上に形成された複数の半導体素子
（図示省略）のうちの少なくとも１個の半導体素子から
なる素子群と、該素子群中の半導体素子同士を接続する
ローカル配線（図示省略）とから構成される。

【００４５】具体的には、互いに隣接する第１の素子配
置領域１１ａ、第２の素子配置領域１１ｂ、第３の素子
配置領域１１ｃ及び第４の素子配置領域１１ｄのそれぞ
れの内部に、第１の機能ブロック１３ａ、第２の機能ブ
ロック１３ｂ、第３の機能ブロック１３ｃ及び第４の機
能ブロック１３ｄが配置されている。半導体素子とし
て、例えばＭＯＳ（金属酸化膜半導体）型トランジスタ
が用いられている場合、各機能ブロック１３は、基板１
０に形成されたｎ型及びｐ型の拡散領域層からなる活性
領域と、活性領域上に形成されたゲート電極とからなる
ＭＯＳ型トランジスタ素子を少なくとも１つ有してい
る。このとき、各機能ブロック１３が、活性領域中に形
成された抵抗素子、活性領域とゲート電極とにより構成
される静電容量素子、又はｐｎ接合により構成されるダ
イオード素子等を有していてもよい。

【００４６】また、各ローカル配線は、半導体素子が形
成された基板１０上の層間絶縁膜（図示省略）の上に形
成されると共に、該層間絶縁膜に設けられたコンタクト
を介して半導体素子同士を接続する。但し、装置の全て
のローカル配線を１つの配線層だけに設けることができ
ない場合には、層間絶縁膜と配線層との積層構造が全て
のローカル配線を配置できるまで繰り返される。このと
き、ローカル配線用の全ての配線層において各ローカル
配線が各素子配置領域１１の内部に配置される。尚、ロ
ーカル配線は、極めて狭い領域内に設けられた半導体素
子同士を接続する配線であるため、各ローカル配線を各
素子配置領域１１の内部に配置することに伴う回路設計
の自由度の低下はほとんどない。

【００４７】さらに、図１に示すように、各配線配置領
域１２の内部には、隣り合う一対の素子配置領域１１に
設けられた機能ブロック１３同士を接続するグローバル
配線１４が配置されている。言い換えると、各グローバ
ル配線１４は配線配置領域１２同士の境界を横断しない
ように配置されている。具体的には、各グローバル配線
１４は、機能ブロック１３（半導体素子及びローカル配
線）が形成された基板１０上の層間絶縁膜（図示省略）
の上に形成されると共に、該層間絶縁膜に設けられたコ
ンタクトを介して機能ブロック１３同士を接続する。但
し、装置の全てのグローバル配線１４を１つの配線層だ
けに設けることができない場合には、層間絶縁膜と配線
層との積層構造が全てのグローバル配線１４を配置でき
るまで繰り返される。このとき、グローバル配線用の全
ての配線層において各グローバル配線１４が各配線配置
領域１２の内部に配置される。

【００４８】以下、第１の実施形態に係る露光方法、具
体的には、図１に示す半導体集積回路装置を製造するた
めに用いられる露光方法について、ＥＰＬを用いる場合
を例として説明する。

【００４９】まず、各素子配置領域１１及び各配線配置
領域１２の大きさ（全て同一の大きさ）をＥＰＬの最大
サブフィールドサイズ以下の大きさに設定する。これに
より、各素子配置領域１１及び各配線配置領域１２のそ
れぞれを１サブフィールドとして露光を行なうことがで
きる。尚、現在開発が進められているＥＰＬにおける最
大サブフィールドサイズは２５０μｍ□程度の大きさで
ある。

【００５０】次に、基板１０の主面を区画する複数の素
子配置領域１１のそれぞれに、対応する機能ブロック１
３のうちの素子群を構成するパターン、例えばゲート電
極パターンを、電子ビームを用いた露光により形成する
ことを繰り返すことにより、基板１０上に装置全体のゲ
ート電極パターンを形成する。このとき、各素子配置領
域１１の内部に各素子群を設けるため、ゲート電極パタ
ーンを接続誤差なく形成できる。

【００５１】次に、複数の素子配置領域１１のそれぞれ
に、対応する機能ブロック１３のうちのローカル配線パ
ターンを、電子ビームを用いた露光により形成すること
を繰り返すことにより、基板１０上に装置全体のローカ
ル配線パターンを形成する。このとき、各素子配置領域
１１の内部に各ローカル配線を設けるため、ローカル配
線パターンを接続誤差なく形成できる。

【００５２】次に、基板１０の主面を区画する複数の配
線配置領域１２のそれぞれに、対応するグローバル配線
１４のパターンを、電子ビームを用いた露光により形成
することを繰り返すことにより、基板１０上に装置全体
のグローバル配線１４のパターンを形成する。このと
き、各配線配置領域１２の内部に各グローバル配線１４
を設けるため、グローバル配線１４のパターンを接続誤
差なく形成できる。

【００５３】以上に説明したように、第１の実施形態に
係る半導体集積回路装置によると、基板１０の主面を区
画する各素子配置領域１１の内部に、機能ブロック１
３、つまり素子群及びローカル配線が配置されている。
このため、各素子配置領域１１の大きさを、ＥＰＬの１
サブフィールドの大きさ以下に設定しておくことによっ
て、各素子配置領域１１内に素子群及びローカル配線を
接続誤差なく形成できる。その結果、接続誤差に起因す
る素子特性の変動又は劣化を防止できる。また、接続誤
差に起因するエレクトロマイグレーション又はストレス
マイグレーションによってローカル配線に断線等が生じ
ることを防止できる。従って、装置の性能及び信頼性の
劣化を防止できる。

【００５４】また、第１の実施形態に係る半導体集積回
路装置によると、基板１０の主面を区画すると共に素子
配置領域１１と同じ繰り返し周期で素子配置領域１１の
配列に対して所定の距離だけずれるように配列された各
配線配置領域１２の内部に、隣り合う一対の素子配置領
域１１に設けられた機能ブロック１３同士を接続するグ
ローバル配線１４が配置されている。このため、各配線
配置領域１２の大きさを、ＥＰＬの１サブフィールドの
大きさ以下に設定しておくことによって、素子配置領域
１１同士の境界を横断するグローバル配線１４を接続誤
差なく形成できる。従って、グローバル配線１４の信頼
性低下を招くことなく、大きな面積に亘って機能ブロッ
ク１３同士を接続でき、それによってチップ面積の大き
い装置を実現できる。

【００５５】また、第１の実施形態に係る半導体集積回
路装置によると、素子配置領域１１及び配線配置領域１
２が所定の形状を有すると共に該形状を繰り返し周期と
して２次元的に配列されている。このため、素子配置領
域１１及び配線配置領域１２をＥＰＬの１サブフィール
ドとして露光を行なうことが容易になる。

【００５６】また、第１の実施形態に係る露光方法によ
ると、基板１０の主面を区画する複数の素子配置領域１
１のそれぞれに、対応する機能ブロック１３のうちのゲ
ート電極パターン又はローカル配線パターン等を形成す
ることを繰り返すことにより、装置全体のゲート電極パ
ターン又はローカル配線パターン等を形成した後、基板
１０の主面を区画する複数の配線配置領域１２のそれぞ
れに、対応するグローバル配線１４のパターンを形成す
ることを繰り返すことにより、装置全体のグローバル配
線１４のパターンを形成する。このため、素子配置領域
１１及び配線配置領域１２の大きさをＥＰＬの１サブフ
ィールドと同等の大きさに設定しておくことによって、
該１サブフィールドよりも大きな集積回路パターンを基
板１０上に確実に形成できる。

【００５７】また、第１の実施形態に係る露光方法によ
ると、各グローバル配線１４のパターンが形成される複
数の配線配置領域１２が、各ゲート電極パターン又は各
ローカル配線パターンが形成される複数の素子配置領域
１１と同じ繰り返し周期で該素子配置領域１１の配列に
対して所定の距離だけずれるように配列されている。こ
のため、グローバル配線１４のパターンが素子配置領域
１１同士の境界を横断する場合にも、該パターンを接続
誤差なく形成でき、それによって集積回路パターンを精
度良く形成できる。

【００５８】尚、第１の実施形態に係る半導体集積回路
装置において、ローカル配線が素子配置領域１１の内側
に形成されていると共にグローバル配線１４が配線配置
領域１２の内側に形成されていたが、これに代えて、ロ
ーカル配線が素子配置領域１１同士の境界を横断するよ
うに形成されていてもよいし、又は、グローバル配線１
４が配線配置領域１２同士の境界を横断するように形成
されていてもよい。なぜならば、半導体集積回路装置の
配線層は多層構造を有していると共に、上層になるに従
って配線層に用いられる配線幅が太くなるので、接続誤
差が無視できる程度の太い配線幅が用いられている配線
層についてはローカル配線又はグローバル配線１４を素
子配置領域１１又は配線配置領域１２の内側に形成しな
くても信頼性が劣化しないからである。また、ローカル
配線が素子配置領域１１同士の境界を横断するように形
成されている場合、又は、グローバル配線１４が配線配
置領域１２同士の境界を横断するように形成されている
場合、集積回路のマスクパターンレイアウト設計の自由
度が向上する。

【００５９】また、第１の実施形態に係る半導体集積回
路装置において、素子配置領域１１同士の境界又は配線
配置領域１２同士の境界は所定の幅を有していてもよ
い。

【００６０】また、第１の実施形態に係る半導体集積回
路装置において、配線配置領域１２の配列は、素子配置
領域１１の配列に対して素子配置領域１１の繰り返し周
期（配線配置領域１２の繰り返し周期と同一）の半分の
距離だけずれていることが好ましい。このようにする
と、隣り合う一対の素子配置領域１１のそれぞれにおい
て同程度の長さで延びるようにグローバル配線１４を形
成できるので、集積回路のマスクパターンレイアウト設
計の自由度が向上する。

【００６１】また、第１の実施形態に係る半導体集積回
路装置において、必ずしも全ての素子配置領域１１の内
部に機能ブロック１３（半導体素子及びローカル配線）
を配置する必要はないと共に、必ずしも全ての配線配置
領域１２の内部にグローバル配線１４を配置する必要は
ない。

【００６２】また、第１の実施形態に係る露光方法にお
いて、ＥＰＬを用いたが、これに代えて、光学ステッパ
ーを用いてもよい。この場合、各素子配置領域１１及び
各配線配置領域１２の大きさを光学ステッパーの最大フ
ィールドサイズ以下の大きさに設定することによって、
各素子配置領域１１及び各配線配置領域１２のそれぞれ
を１フィールドとして露光を行なうことができる。

【００６３】（第１の実施形態の変形例）以下、本発明
の第１の実施形態の変形例に係る半導体集積回路装置及
びそれを製造するために用いられる露光方法について、
図面を参照しながら説明する。尚、第１の実施形態の変
形例に係る半導体集積回路装置は、基板上に形成された
複数の半導体素子を有している。

【００６４】図２は第１の実施形態の変形例に係る半導
体集積回装置（以下、単に装置と称することがある）の
一部分を拡大した平面図である。

【００６５】図２に示すように、基板１０の主面は、複
数の素子配置領域１１（破線により囲まれた領域）によ
り区画されていると共に、素子配置領域１１同士の境界
を横断するように設けられた複数の配線配置領域１２
（太実線により囲まれた領域）により区画されている。
すなわち、第１の実施形態の変形例においては、第１の
実施形態と異なり、各素子配置領域１１及び各配線配置
領域１２の形状は可変である。

【００６６】また、図２に示すように、第１の実施形態
と同じく、各素子配置領域１１の内部には、素子群及び
ローカル配線から構成される機能ブロック１３が配置さ
れている。具体的には、互いに隣接する第１の素子配置
領域１１ａ、第２の素子配置領域１１ｂ、第３の素子配
置領域１１ｃ及び第４の素子配置領域１１ｄのそれぞれ
の内部に、第１の機能ブロック１３ａ、第２の機能ブロ
ック１３ｂ、第３の機能ブロック１３ｃ及び第４の機能
ブロック１３ｄが配置されている。

【００６７】さらに、図２に示すように、第１の実施形
態と同じく、各配線配置領域１２の内部には、隣り合う
一対の素子配置領域１１に設けられた機能ブロック１３
同士を接続するグローバル配線１４が配置されている。

【００６８】以下、第１の実施形態の変形例に係る露光
方法、具体的には、図２に示す半導体集積回路装置を製
造するために用いられる露光方法について、ＥＰＬを用
いる場合を例として説明する。

【００６９】まず、各素子配置領域１１及び各配線配置
領域１２の大きさをＥＰＬの最大サブフィールドサイズ
以下の大きさに設定する。これにより、各素子配置領域
１１及び各配線配置領域１２のそれぞれを１サブフィー
ルドとして露光を行なうことができる。

【００７０】次に、基板１０の主面を区画する複数の素
子配置領域１１のそれぞれに、対応する機能ブロック１
３のうちの素子群を構成するパターン、例えばゲート電
極パターンを、電子ビームを用いた露光により形成する
ことを繰り返すことにより、基板１０上に装置全体のゲ
ート電極パターンを形成する。このとき、各素子配置領
域１１の内部に各素子群を設けるため、ゲート電極パタ
ーンを接続誤差なく形成できる。

【００７１】次に、複数の素子配置領域１１のそれぞれ
に、対応する機能ブロック１３のうちのローカル配線パ
ターンを、電子ビームを用いた露光により形成すること
を繰り返すことにより、基板１０上に装置全体のローカ
ル配線パターンを形成する。このとき、各素子配置領域
１１の内部に各ローカル配線を設けるため、ローカル配
線パターンを接続誤差なく形成できる。

【００７２】次に、基板１０の主面を区画する複数の配
線配置領域１２のそれぞれに、対応するグローバル配線
１４のパターンを、電子ビームを用いた露光により形成
することを繰り返すことにより、基板１０上に装置全体
のグローバル配線１４のパターンを形成する。このと
き、各配線配置領域１２の内部に各グローバル配線１４
を設けるため、グローバル配線１４のパターンを接続誤
差なく形成できる。

【００７３】以上に説明したように、第１の実施形態の
変形例に係る半導体集積回路装置によると、基板１０の
主面を区画する各素子配置領域１１の内部に、機能ブロ
ック１３、つまり素子群及びローカル配線が配置されて
いる。このため、各素子配置領域１１の大きさを、ＥＰ
Ｌの１サブフィールドの大きさ以下に設定しておくこと
によって、各素子配置領域１１内に素子群及びローカル
配線を接続誤差なく形成できる。その結果、接続誤差に
起因する素子特性の変動又は劣化を防止できる。また、
接続誤差に起因するエレクトロマイグレーション又はス
トレスマイグレーションによってローカル配線に断線等
が生じることを防止できる。従って、装置の性能及び信
頼性の劣化を防止できる。

【００７４】また、第１の実施形態の変形例に係る半導
体集積回路装置によると、基板１０の主面を区画すると
共に素子配置領域１１同士の境界を横断する各配線配置
領域１２の内部に、隣り合う一対の素子配置領域１１に
設けられた機能ブロック１３同士を接続するグローバル
配線１４が配置されている。このため、各配線配置領域
１２の大きさを、ＥＰＬの１サブフィールドの大きさ以
下に設定しておくことによって、素子配置領域１１同士
の境界を横断するグローバル配線１４を接続誤差なく形
成できる。従って、グローバル配線１４の信頼性低下を
招くことなく、大きな面積に亘って機能ブロック１３同
士を接続でき、それによってチップ面積の大きい装置を
実現できる。

【００７５】また、第１の実施形態の変形例に係る半導
体集積回路装置によると、各素子配置領域１１及び各配
線配置領域１２の大きさを可変にできるので、集積回路
のマスクパターンレイアウト設計の自由度が向上する。

【００７６】また、第１の実施形態の変形例に係る露光
方法によると、基板１０の主面を区画する複数の素子配
置領域１１のそれぞれに、対応する機能ブロック１３の
うちのゲート電極パターン又はローカル配線パターン等
を形成することを繰り返すことにより、装置全体のゲー
ト電極パターン又はローカル配線パターン等を形成した
後、基板１０の主面を区画する複数の配線配置領域１２
のそれぞれに、対応するグローバル配線１４のパターン
を形成することを繰り返すことにより、装置全体のグロ
ーバル配線１４のパターンを形成する。このため、素子
配置領域１１及び配線配置領域１２の大きさをＥＰＬの
１サブフィールドと同等の大きさに設定しておくことに
よって、該１サブフィールドよりも大きな集積回路パタ
ーンを基板１０上に確実に形成できる。

【００７７】また、第１の実施形態の変形例に係る露光
方法によると、各グローバル配線１４のパターンが形成
される複数の配線配置領域１２のそれぞれが、各ゲート
電極パターン又は各ローカル配線パターンが形成される
複数の素子配置領域１１同士の境界を横断するように設
けられている。このため、グローバル配線１４のパター
ンが素子配置領域１１同士の境界を横断する場合にも、
該パターンを接続誤差なく形成でき、それによって集積
回路パターンを精度良く形成できる。

【００７８】尚、第１の実施形態の変形例に係る半導体
集積回路装置において、ローカル配線が素子配置領域１
１の内側に形成されていると共にグローバル配線１４が
配線配置領域１２の内側に形成されていたが、これに代
えて、ローカル配線が素子配置領域１１同士の境界を横
断するように形成されていてもよいし、又は、グローバ
ル配線１４が配線配置領域１２同士の境界を横断するよ
うに形成されていてもよい。なぜならば、半導体集積回
路装置の配線層は多層構造を有していると共に、上層に
なるに従って配線層に用いられる配線幅が太くなるの
で、接続誤差が無視できる程度の太い配線幅が用いられ
ている配線層についてはローカル配線又はグローバル配
線１４を素子配置領域１１又は配線配置領域１２の内側
に形成しなくても信頼性が劣化しないからである。ま
た、ローカル配線が素子配置領域１１同士の境界を横断
するように形成されている場合、又は、グローバル配線
１４が配線配置領域１２同士の境界を横断するように形
成されている場合、集積回路のマスクパターンレイアウ
ト設計の自由度が向上する。

【００７９】また、第１の実施形態の変形例に係る半導
体集積回路装置において、素子配置領域１１同士の境界
又は配線配置領域１２同士の境界は所定の幅を有してい
てもよい。

【００８０】また、第１の実施形態の変形例に係る半導
体集積回路装置において、必ずしも全ての素子配置領域
１１の内部に機能ブロック１３（半導体素子及びローカ
ル配線）を配置する必要はないと共に、必ずしも全ての
配線配置領域１２の内部にグローバル配線１４を配置す
る必要はない。

【００８１】また、第１の実施形態の変形例に係る露光
方法において、ＥＰＬを用いたが、これに代えて、光学
ステッパーを用いてもよい。この場合、各素子配置領域
１１及び各配線配置領域１２の大きさを光学ステッパー
の最大フィールドサイズ以下の大きさに設定することに
よって、各素子配置領域１１及び各配線配置領域１２の
それぞれを１フィールドとして露光を行なうことができ
る。

【００８２】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体集積回路装置について図面を参照
しながら説明する。

【００８３】図３は第２の実施形態に係る半導体集積回
路装置の一部分を拡大した平面図である。尚、第２の実
施形態に係る半導体集積回路装置は、図１に示す第１の
実施形態に係る半導体集積回路装置における一の素子配
置領域１１を改良したものであり、図３において、図１
に示す第１の実施形態と同一の部材には同一の符号を付
すことにより説明を省略する。

【００８４】第２の実施形態が第１の実施形態と異なっ
ている点は、図３に示すように、複数の素子配置領域１
１のうちの一の素子配置領域１１の内部に、配線配置領
域１２同士の境界を横断する配線接続用端子２１が配置
されていることである。具体的には、一の素子配置領域
１１は、隣接する４つの配線配置領域１２（図３では各
配線配置領域１２の一部分のみを図示している）同士の
境界により４つの小領域に分割されていると共に、配線
配置領域１２同士の境界を横断して２つの小領域にまた
がるように導電性の配線接続用端子２１が形成されてい
る。配線接続用端子２１は例えばローカル配線用の配線
層に形成される。但し、配線接続用端子２１は半導体素
子及びローカル配線とは接続されない。

【００８５】ところで、第１の実施形態においては、各
素子配置領域１１の内部に機能ブロック１３（図１参
照）が配置されていたが、第２の実施形態においては、
図３に示す一の素子配置領域１１を構成する４つの小領
域の内部に、機能ブロック１３を構成する第１のサブブ
ロック２２ａ、第２のサブブロック２２ｂ、第３のサブ
ブロック２２ｃ及び第４のサブブロック２２ｄがそれぞ
れ配置されている。このとき、サブブロック２２同士を
接続する配線（図示省略）は、配線接続用端子２１同士
の間の領域に形成される。

【００８６】また、図３に示すように、配線接続用端子
２１は、その両端に設けられた第１のコンタクト２３ａ
及び第２のコンタクト２３ｂを介して、隣り合う一対の
配線配置領域１２の内部に配置された第１のグローバル
配線１４ａ及び第２のグローバル配線１４ｂを電気的に
接続する。これにより、グローバル配線１４が配線配置
領域１２同士の境界を実質的に横断するように延長され
る。

【００８７】第２の実施形態によると、第１の実施形態
の効果に加えて、次のような効果が得られる。

【００８８】すなわち、第１の実施形態においては、各
グローバル配線１４は配線配置領域１２同士の境界を横
断しないように配置されているため、グローバル配線１
４を配線配置領域１２同士の境界を越えて延長すること
ができないので、集積回路のマスクパターンレイアウト
設計の自由度が制限される。それに対して、第２の実施
形態においては、素子配置領域１１の内部に、配線配置
領域１２同士の境界を横断する配線接続用端子２１が配
置されているため、該配線接続用端子２１によって、隣
り合う一対の配線配置領域１２に配置されたグローバル
配線１４同士を中継することができる。このため、実質
的に３個以上の素子配置領域１１にまたがったグローバ
ル配線１４を形成できるので、集積回路のマスクパター
ンレイアウト設計の自由度が向上する。

【００８９】尚、第２の実施形態において、配線配置領
域１２同士の境界によって素子配置領域１１が分割され
てなる４つの小領域の内部にそれぞれサブブロック２２
が配置されていたが、これに代えて、サブブロックが４
つの小領域のうちの２つ以上の小領域にまたがるように
配置されていてもよい。

【００９０】（第２の実施形態の変形例）以下、本発明
の第２の実施形態に係る半導体集積回路装置について図
面を参照しながら説明する。

【００９１】図４は第２の実施形態の変形例に係る半導
体集積回路装置の一部分を拡大した平面図である。尚、
第２の実施形態の変形例に係る半導体集積回路装置は、
図２に示す第１の実施形態の変形例に係る半導体集積回
路装置における一の素子配置領域１１を改良したもので
あり、図４において、図２に示す第１の実施形態の変形
例と同一の部材には同一の符号を付すことにより説明を
省略する。

【００９２】第２の実施形態の変形例が第１の実施形態
の変形例と異なっている点は、図４に示すように、複数
の素子配置領域１１のうちの一の素子配置領域１１の内
部に、配線配置領域１２同士の境界を横断する配線接続
用端子２１が配置されていることである。具体的には、
一の素子配置領域１１は、隣接する４つの配線配置領域
１２（図４では各配線配置領域１２の一部分のみを図示
している）同士の境界により４つの小領域に分割されて
いると共に、配線配置領域１２同士の境界を横断して２
つの小領域にまたがるように導電性の配線接続用端子２
１が形成されている。配線接続用端子２１は例えばロー
カル配線用の配線層に形成される。但し、配線接続用端
子２１は半導体素子及びローカル配線とは接続されな
い。

【００９３】ところで、第１の実施形態の変形例におい
ては、各素子配置領域１１の内部に機能ブロック１３
（図２参照）が配置されていたが、第２の実施形態の変
形例においては、図４に示す一の素子配置領域１１を構
成する４つの小領域の内部に、機能ブロック１３を構成
する第１のサブブロック２２ａ、第２のサブブロック２
２ｂ、第３のサブブロック２２ｃ及び第４のサブブロッ
ク２２ｄがそれぞれ配置されている。このとき、サブブ
ロック２２同士を接続する配線（図示省略）は、配線接
続用端子２１同士の間の領域に形成される。

【００９４】また、図４に示すように、配線接続用端子
２１は、その両端に設けられた第１のコンタクト２３ａ
及び第２のコンタクト２３ｂを介して、隣り合う一対の
配線配置領域１２の内部に配置された第１のグローバル
配線１４ａ及び第２のグローバル配線１４ｂを電気的に
接続する。これにより、グローバル配線１４が配線配置
領域１２同士の境界を実質的に横断するように延長され
る。

【００９５】第２の実施形態の変形例によると、第１の
実施形態の変形例の効果に加えて、次のような効果が得
られる。

【００９６】すなわち、第１の実施形態の変形例におい
ては、各グローバル配線１４は配線配置領域１２同士の
境界を横断しないように配置されているため、グローバ
ル配線１４を配線配置領域１２同士の境界を越えて延長
することができないので、集積回路のマスクパターンレ
イアウト設計の自由度が制限される。それに対して、第
２の実施形態の変形例においては、素子配置領域１１の
内部に、配線配置領域１２同士の境界を横断する配線接
続用端子２１が配置されているため、該配線接続用端子
２１によって、隣り合う一対の配線配置領域１２に配置
されたグローバル配線１４同士を中継することができ
る。このため、実質的に３個以上の素子配置領域１１に
またがったグローバル配線１４を形成できるので、集積
回路のマスクパターンレイアウト設計の自由度が向上す
る。

【００９７】尚、第２の実施形態の変形例において、配
線配置領域１２同士の境界によって素子配置領域１１が
分割されてなる４つの小領域の内部にそれぞれサブブロ
ック２２が配置されていたが、素子配置領域１１が分割
されてなる小領域の数（複数）は特に限定されるもので
はない。また、サブブロックが複数の小領域のうちの２
つ以上の小領域にまたがるように配置されていてもよ
い。

【００９８】

【発明の効果】本発明によると、基板の主面を区画する
素子配置領域及び配線配置領域の大きさを、光学ステッ
パーの１フィールド又はＥＰＬの１サブフィールド等の
大きさ以下に設定しておくことによって、素子配置領域
内に素子群及びローカル配線を接続誤差なく形成できる
と共に素子配置領域同士の境界を横断するグローバル配
線を接続誤差なく形成できる。このため、接続誤差に起
因する素子特性の変動若しくは劣化又は配線の断線等を
防止できるので、半導体集積回路装置の性能及び信頼性
の劣化を防止できる。また、グローバル配線の信頼性低
下を招くことなく、大きな面積に亘って素子群同士つま
り機能ブロック同士を接続でき、それによってチップ面
積の大きい半導体集積回路装置を実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体集積回路
装置の一部分を拡大した平面図である。

【図２】本発明の第１の実施形態の変形例に係る半導体
集積回路装置の一部分を拡大した平面図である。

【図３】本発明の第２の実施形態に係る半導体集積回路
装置の一部分を拡大した平面図である。

【図４】本発明の第２の実施形態の変形例に係る半導体
集積回路装置の一部分を拡大した平面図である。

【図５】従来の半導体集積回路装置の一部分を拡大した
平面図である。

【図６】（ａ）〜（ｃ）は、従来の半導体集積回路装置
におけるパターン同士のつなぎ合わせ部に生じた接続誤
差を示す図である。

【符号の説明】

１０ 基板 １１ 素子配置領域 １１ａ 第１の素子配置領域 １１ｂ 第２の素子配置領域 １１ｃ 第３の素子配置領域 １１ｄ 第４の素子配置領域 １２ 配線配置領域 １３ 機能ブロック １３ａ 第１の機能ブロック １３ｂ 第２の機能ブロック １３ｃ 第３の機能ブロック １３ｄ 第４の機能ブロック １４ グローバル配線 １４ａ 第１のグローバル配線 １４ｂ 第２のグローバル配線 ２１ 配線接続用端子 ２２ サブブロック ２２ａ 第１のサブブロック ２２ｂ 第２のサブブロック ２２ｃ 第３のサブブロック ２２ｄ 第４のサブブロック ２３ａ 第１のコンタクト ２３ｂ 第２のコンタクト

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 G03F 7/20 521 H01L 21/027 H01L 21/3205 H01L 27/04

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に形成された複数の半導体素子を
   有する半導体集積回路装置であって、 前記基板の主面は、２次元的に配列された複数の素子配
   置領域により区画されていると共に、前記複数の素子配
   置領域同士の境界を横断し且つ前記複数の素子配置領域
   の配列に対して所定の距離だけずれるように２次元的に
   配列された複数の配線配置領域により区画されており、 前記複数の素子配置領域の内部には、前記複数の半導体
   素子のうちの少なくとも１個の半導体素子からなる素子
   群と、該素子群中の半導体素子同士を接続するローカル
   配線とが、前記複数の素子配置領域同士の境界を横断し
   ないように配置されており、 前記複数の配線配置領域の内部における前記ローカル配
   線の上側には、前記素子群同士を接続するグローバル配
   線が、前記複数の配線配置領域同士の境界を横断しない
   ように配置されていることを特徴とする半導体集積回路
   装置。
2. 【請求項２】 前記複数の素子配置領域及び前記複数の
   配線配置領域のそれぞれは、所定の形状を有し且つ該形
   状を繰り返し周期として２次元的に配列されていること
   を特徴とする請求項１に記載の半導体集積回路装置。
3. 【請求項３】 前記所定の距離は、前記複数の素子配置
   領域の配列における前記繰り返し周期の半分の距離であ
   ることを特徴とする請求項２に記載の半導体集積回路装
   置。
4. 【請求項４】 前記複数の素子配置領域及び前記複数の
   配線配置領域のそれぞれは同一の形状を有していること
   を特徴とする請求項１に記載の半導体集積回路装置。
5. 【請求項５】 前記複数の素子配置領域及び前記複数の
   配線配置領域のそれぞれの大きさは、１回の露光により
   パターン転写できる大きさと同等であるか又はそれより
   も小さいことを特徴とする請求項１に記載の半導体集積
   回路装置。
6. 【請求項６】 前記複数の素子配置領域のうちの少なく
   とも１つの素子配置領域の内部に、前記複数の配線配置
   領域同士の境界を横断する配線接続用端子が配置されて
   いることを特徴とする請求項１に記載の半導体集積回路
   装置。
7. 【請求項７】 基板上に形成された複数の半導体素子を
   有する半導体集積回路装置の製造方法であって、 前記基板の主面上に２次元的に配列された複数の素子配
   置領域の内部に、前記複数の半導体素子のうちの少なく
   とも１個の半導体素子からなる素子群のパターンと、該
   素子群中の半導体素子同士を接続するローカル配線のパ
   ターンとを、前記複数の素子配置領域同士の境界を横断
   しないように露光により形成する工程と、 前記複数の素子配置領域同士の境界を横断し且つ前記複
   数の素子配置領域の配列に対して所定の距離だけずれる
   ように前記基板の主面上に２次元的に配列された複数の
   配線配置領域の内部における前記ローカル配線の上側
   に、前記素子群同士を接続するグローバル配線のパター
   ンを、前記複数の配線配置領域同士の境界を横断しない
   ように露光により形成する工程とを備えていることを特
   徴とする半導体集積回路装置の製造方法。
8. 【請求項８】 前記複数の素子配置領域及び前記複数の
   配線配置領域のそれぞれは、所定の形状を有し且つ該形
   状を繰り返し周期として２次元的に配列されていること
   を特徴とする請求項７に記載の半導体集積回路装置の製
   造方法。
9. 【請求項９】 前記所定の距離は、前記複数の素子配置
   領域の配列における前記繰り返し周期の半分の距離であ
   ることを特徴とする請求項８に記載の半導体集積回路装
   置の製造方法。
10. 【請求項１０】 前記複数の素子配置領域及び前記複数
    の配線配置領域のそれぞれは同一の形状を有しているこ
    とを特徴とする請求項７に記載の半導体集積回路装置の
    製造方法。
11. 【請求項１１】 前記複数の素子配置領域及び前記複数
    の配線配置領域のそれぞれの大きさは、１回の露光によ
    りパターン転写できる大きさと同等であるか又はそれよ
    りも小さいことを特徴とする請求項７に記載の半導体集
    積回路装置の製造方法。
12. 【請求項１２】 前記素子群及び前記ローカル配線のそ
    れぞれのパターンを形成する工程は、前記複数の素子配
    置領域のうちの少なくとも１つの素子配置領域の内部
    に、前記複数の配線配置領域同士の境界を横断する配線
    接続用端子のパタ ーンを露光により形成する工程を含む
    ことを特徴とする請求項７に記載の半導体集積回路装置
    の製造方法。
13. 【請求項１３】 前記素子群及び前記ローカル配線のそ
    れぞれのパターンを形成する工程並びに前記グローバル
    配線のパターンを形成する工程において、電磁波又は荷
    電粒子ビームを用いた露光を行なうことを特徴とする請
    求項７に記載の半導体集積回路装置の製造方法。