[go: up one dir, main page]

JP3519477B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3519477B2
JP3519477B2 JP00186695A JP186695A JP3519477B2 JP 3519477 B2 JP3519477 B2 JP 3519477B2 JP 00186695 A JP00186695 A JP 00186695A JP 186695 A JP186695 A JP 186695A JP 3519477 B2 JP3519477 B2 JP 3519477B2
Authority
JP
Japan
Prior art keywords
insulating film
atmosphere
gas
interlayer insulating
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00186695A
Other languages
English (en)
Other versions
JPH08191064A (ja
Inventor
有美子 河野
正 中野
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP00186695A priority Critical patent/JP3519477B2/ja
Publication of JPH08191064A publication Critical patent/JPH08191064A/ja
Application granted granted Critical
Publication of JP3519477B2 publication Critical patent/JP3519477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、脱ガス量が少なく、エッチングレートの小さ
い良質な層間絶縁膜を、より低い熱処理(キュア)温度
で形成する半導体装置の方法に関するものである。
【0002】
【従来の技術】半導体装置の製造において、配線の多層
化と層間絶縁膜に形成されるコンタクトホールのアスペ
クト比の増大に伴い、配線層間の段差をできるかぎり平
坦化する必要性が高まってきている。一方、配線に広く
用いられているアルミニウムの融点は低いので、層間絶
縁膜は500℃以下、望ましくは450℃以下の温度処
理を行なうプロセスで形成しなければならないという制
約が課せられている。
【0003】そこで、従来、層間絶縁膜の形成には、シ
ロキサン結合を有する有機ケイ素化合物のオリゴマーの
溶液を回転する基板上に塗布し、加熱縮重合して酸化ケ
イ素質の絶縁膜とする、いわゆるSOG(Spin-On-Glas
s) が用いられてきた。SOGは、溶液を用いるプロセ
スであるため、細かい隙間への埋込み性に優れている
が、表面の段差を被覆し平坦化するためには、段差に見
合った厚さの膜とする必要があり、その結果として厚膜
化することになる。
【0004】従来のSOGは、無機SOGと有機SOG
とに大別され、無機SOGは、平坦化に十分な膜厚を1
回の塗布では得ることができない欠点がある。また、縮
合による体積収縮が大きく、クラックが入りやすいとい
った問題もあった。一方、有機SOGはシロキサン結合
のSi−O−Si結合の一部を有機基で変成してこれらの点
を改良し、1回の塗布で厚塗が可能で、縮合による収縮
も少なくなったが、残留有機基が後工程の酸素プラズマ
により酸化され、その際の膜収縮により、クラックが発
生する、吸湿性が増大する、上下のCVD絶縁膜との密
着が悪く剥がれるなどの問題があった。
【0005】これらの従来のSOGに対し、米国特許第
4,999,397 号明細書には、準安定なシラン加水分解生成
物(RSi (OH)x O(3−x)/2) n で表され、n>
8,x=0〜2,R:H,CH3 の構成式により表される
もの)の溶液をSOGと同様に用いることによって層間
絶縁膜を形成する技術が開示されている。このようなシ
ラン加水分解生成物溶液を用いれば、その塗布後のキュ
ア工程において、Si−HがSi−Oに転換する際、体積膨
張し、縮合の体積収縮と相殺されるため全体の体積変化
が小さく抑えられるので厚膜化が可能となる。しかも、
有機基が残留しないので、後工程でのプラズマダメージ
によるクラックの発生、吸湿性の増大などを回避でき、
エッチバックによる除去や、上下のCVD絶縁膜による
保護を必要とせず、SOGのみで層間絶縁膜を形成でき
る可能性がある。
【0006】
【発明が解決しようとする課題】ところが実際には、N2
雰囲気で 400℃未満の温度でキュアした場合には、0.5
%フッ酸によるエッチングレートが高く、粗な絶縁膜し
か形成されない欠点があることを確かめた。また、同じ
く窒素雰囲気中で 450℃を越える温度でキュアした場合
には、エッチングレートが比較的小さい良質な絶縁膜が
得られたが、キュア温度として 450℃を越える温度は金
属配線や他の絶縁膜を劣化させるため実用的ではない。
また、大気雰囲気中において 450℃を越える温度でキュ
アした場合には、絶縁膜中にSi−OHが発生し、吸湿性や
ガスの吸着性が増加する問題がある。
【0007】本発明は、上述した準安定なシラン加水分
解生成物溶液などの、Si−H結合をその分子構造に含有
するSiO2前駆体塗布液を用い、低い温度でキュア処理し
てもエッチングレートや吸湿性が小さく、ガスの吸着も
少ない良質な絶縁膜を形成することができる半導体装置
の製造方法を提供しようとするものである。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明者らはキュアの温度と雰囲気について種々
検討を行い、雰囲気としてN2O ガス、NH3 ガス、H20 ガ
スを含む雰囲気または真空雰囲気において好適な処理条
件が存在することを見い出した。
【0009】すなわちN2O ガスを含む雰囲気において
は、従来の大気雰囲気あるいは02を含む雰囲気に比べて
ゆるやかに酸化が進むため、絶縁膜中にSi−OHが生じに
くく、吸湿性が小さく、しかもガス吸着の少ない良好な
膜が得られる。
【0010】NH3 ガスの雰囲気中では、シラン加水分解
生成物の縮合反応を促進させ、低い温度でキュアしても
エッチングレートの低い緻密な絶縁膜を形成することが
できる。
【0011】H20 を含む雰囲気においては、従来の大気
あるいは酸素共存雰囲気に比べて、高品質の絶縁膜を形
成できる。この理由は、以下の H20とSi−Hとの反応式
(1)〜(4) から理解できるように、 2Si−H+H20 =Si−O−Si+H2 (1) 2Si−H+H20 =Si−OH+H2 (2) 2Si−H+02=Si−O−Si+H2O (3) 2Si−H+02=2Si−OH (4) 02とSi−Hの反応においては、02分圧によらず式(3) と
式(4) の反応が競合するため、Si−O−Si結合を形成し
て膜を緻密化しようとすると、Si−OHの発生を免れるこ
とが困難であったが、H20 とSi−Hの反応においては、
H20 分圧が低いと(1) 式の反応が優先し、Si−OHの発生
を抑制しつつSi−O−Si結合を形成するので緻密でしか
も吸湿及びガス吸着の少ない高品質な膜を得ることがで
きるためである。
【0012】真空雰囲気では、シラン加水分解生成物の
縮合反応により発生するガス状の副生成物を効率良く除
去されるので、低い温度でキュアしても緻密な絶縁膜を
形成することができる。
【0013】次に、本発明による半導体装置の製造方法
の好適実施例とその限定理由を以下に示す。N2O ガスを
含む雰囲気の場合、好適なN2O ガス濃度nは25<n≦10
0 体積%(残部純窒素)とし、キュア温度Tの好適な範
囲は 330<T≦450 とし、より好ましくは、70≦n≦10
0 体積% 350≦T≦450 とする。この場合、残部は、実
質的に酸化性ガスを含まない高純度の不活性ガスであれ
ば、窒素ガスでなくてもよく、例えばAr, He等の非酸化
性ガスを用いることができる。N2O の体積分率が25%以
下、あるいはキュア温度が330 ℃以下であると、Si−H
のSi−Oへの転換が不十分となり、絶縁膜の緻密化が達
成できなくなるので好適でない。450 ℃を超えるキュア
温度が好適でない理由はすでに示した通りである。
【0014】NH3 を含む雰囲気の場合、好適なNH3 ガス
濃度nは1<n≦100 体積%(残部純窒素)とし、キュ
ア温度Tの好適範囲は 330<T≦450 とする。より好ま
しくは、25≦n≦85体積%、380 ≦T≦425 ℃とする。
この場合、上記実施例と同様に残部は実質的に酸化性ガ
スを含まない高純度の不活性ガスであれば、窒素ガスで
なくてもかまわない。NH3 の体積分率が1%以下、ある
いはキュア温度が 330℃以下になると、縮合反応が不十
分で、絶縁膜の緻密化が達成できなくなるので好適でな
い。一方、キュア温度が 450℃を超えると、縮合反応が
進み過ぎて、大きな収縮率、収縮に伴うクラック、はが
れ、下層金属配線への応力負荷などをもたらし、好適で
ない。
【0015】H20 を含む雰囲気の場合、好適なH20 の濃
度nは 0.5ppm <H20 <7%(残部純窒素)とし、キュ
ア温度Tの好適範囲は 330<T≦450 ℃とする。より好
ましくは、1ppm <n≦5体積%、400 ≦T≦425 ℃で
ある。この場合、残部は、実質的に酸化性ガスを含まな
い高純度の不活性ガスであれば、窒素ガスでなくてもか
まわない。H20 の体積分率が 0.5ppm 以下、あるいはキ
ュア温度が 330℃以下であると、縮合反応が不十分で、
絶縁膜の緻密化が達成できなくなるので好適でない。一
方、H20 の体積分率が7%以上になると、 (2)式の反応
が進行してSi−OHが発生しやすくなり、絶縁膜の吸湿性
及びガス吸着性が強くなってしまう。キュア温度 410℃
のときの、キュア雰囲気中のH20 の体積分率と、膜の緻
密さの指標である、0.5 %フッ酸によるエッチングレー
トおよびFTIRのピークの積分強度から見積もられる膜中
水分量との関係を図1に示す。また、キュア温度が 450
℃を超えると、縮合反応が進み過ぎて、大きな収縮率、
大きな収縮率、収縮に伴うクラック、はがれ、下層金属
配線への応力負荷をもたらすので好適でない。
【0016】真空雰囲気の場合、好適な真空度Pを0.05
<P<200 Torr、キュア温度Tの適な範囲を 330<T≦
450 ℃とし、より好ましくは 0.5≦P≦100 Torr、380
≦T≦425 とする。真空度が 200Torr以上になると、雰
囲気中に含まれる微量な酸素ガスにより (4)式の反応が
進行してSi−OHが発生しやすくなり、絶縁膜が吸湿性と
なりガス吸着もしやすくなる。また、0.05Torr以下では
エッチングレートが急増するため、好ましくない。キュ
ア温度が 330℃以下であると、絶縁膜の緻密化が達成で
きなくなるので好適でない。キュア温度が 450℃を超え
ると縮合反応が進み過ぎて、大きな収縮率、収縮に伴う
クラック、はがれ、下層金属配線への反応負荷をもたら
すので好適でない。
【0017】また、準安定なシラン加水分解生成物は、
分子構造中にSi−H結合を持つことを特徴とする化合物
であるが、本発明の方法では、分子構造中にSi−H結合
を含有する酸化ケイ素絶縁物前駆体塗布液全般を適用で
きる。この分子構造中にSi−H結合を含有する酸化ケイ
素絶縁体物前駆体としては、例えば分子式(HSiO 1.5)n
で表されるところのハイドロジェンシルセスオキサンオ
リゴマーや分子式 (HxSi(OH, OC2H5) ) 4−x(O<x
<=1)で表されるところのハイドロジェンシロキサン
オリゴマー、また、分子式 (HSi(NH) 1.5)nで表さると
ころのハイドロジェンシラザンオリゴマーなどが挙げら
れる。
【0018】
【作用】本発明の方法においては、N2O の形で酸素を供
給することにより、Si−OHの発生を抑制することができ
る。また、NH3 を含む雰囲気あるいは真空雰囲気でキュ
アすることにより、キュア温度を低くしても緻密な膜を
形成することができ、キュア温度が低いということで、
Si−OHの抑制にも寄与する。H20 を含む雰囲気でキュア
する場合には、H20 とSi−Hの反応によりSi−OHの発生
を抑制しつつSi−O−Si結合を形成するので、緻密でし
かも吸湿性及びガス吸着性の少ない高品質な絶縁膜を得
ることができる。
【0019】
【実施例】以下に実施例によって本発明をさらに詳細に
説明する。分子構造中にSi−H結合を含有する酸化ケイ
素絶縁物前駆体塗布液A(商品名:DOW CORNINGFLOWABL
E OXIDE Fox-17) 及びB (分子式H0.6Si(OH, OC2H5)
3.4で表されるハイドロジェンシロキサンオリゴマー)
を各々、6インチのシリコン基板上にスピンコーターで
塗布し、200 ℃で乾燥後、酸化ケイ素絶縁体物前駆体塗
布液Aについては表1〜4に示す温度、雰囲気で、酸化
ケイ素絶縁体物前駆体塗布液Bについては表5に示す、
温度、雰囲気で、それぞれキュアして層間絶縁膜を形成
した。スピンコーターの回転速度は、乾燥後の膜厚が70
00Åとなるように調節した。キュアにより硬化した層間
絶縁膜について、以下の方法に従ってウエットエッチレ
ートを測定し、水およびガスの脱離量を評価した。
【0020】ウエットエッチングレート シリコンウエハを 0.5%フッ酸に浸漬し、浸漬前後の膜
厚差を浸漬時間で除した値をウエットエッチングレート
として求めた。
【0021】水およびガスの吸脱着性 シリコンウエハを 600℃まで加熱し、昇温脱離ガス分析
(TDS)法で、脱離ガス種とその量を測定した。脱ガ
ス種は主にH20 であった。量については、400℃でN2
囲気キュアの場合の量を1として規格化して表に示し
た。
【0022】
【表1】
【0023】
【表2】
【0024】
【表3】
【0025】
【表4】
【0026】表から明らかなように、本発明による層間
絶縁膜は、いずれもエッチレートが1500Å/min 以下と
低く、水およびガスの吸脱着性も 400℃N雰囲気キュア
とほぼ同等の小さい収縮率で高品質な層間絶縁膜が得ら
れた。
【0027】
【発明の効果】本発明によれば、エッチレートが低く、
水およびガスの脱離量が少なくかつ収縮率の小さい層間
絶縁膜を形成することができる。そのため、本発明の絶
縁膜は、近年益々高密度化する半導体装置に適用できる
信頼性の高い平坦化膜としてその工業的利用価値はすこ
ぶる大である。
【図面の簡単な説明】
【図1】キュア雰囲気中の H2O濃度とエッチングレート
及び巻き中の H2O含有量との関係を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−191970(JP,A) 特開 平1−202826(JP,A) 特開 平4−227980(JP,A) 特開 平6−345417(JP,A) 特表 平5−508740(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/31 H01L 21/316 H01L 21/768

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に層間絶縁膜を形成するに
    当たり、Si−H結合を含むSiO前駆体の溶液を半導
    体基板上に塗布した後、HOガスの濃度が800体積
    ppm以上7体積%未満で残部が酸化性ガスを含まない不活
    性ガスの雰囲気中で、330℃を超えて450℃以下の温度で
    熱処理して層間絶縁膜を形成することを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】 半導体基板上に層間絶縁膜を形成するに
    当たり、Si−H結合を含むSiO前駆体の溶液を半導
    体基板上に塗布した後、真空度が0.5Torr以上100
    Torr以下の真空雰囲気中で、330℃を超えて450℃以下の
    温度で熱処理して層間絶縁膜を形成することを特徴とす
    る半導体装置の製造方法。
JP00186695A 1995-01-10 1995-01-10 半導体装置の製造方法 Expired - Fee Related JP3519477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00186695A JP3519477B2 (ja) 1995-01-10 1995-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00186695A JP3519477B2 (ja) 1995-01-10 1995-01-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08191064A JPH08191064A (ja) 1996-07-23
JP3519477B2 true JP3519477B2 (ja) 2004-04-12

Family

ID=11513477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00186695A Expired - Fee Related JP3519477B2 (ja) 1995-01-10 1995-01-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3519477B2 (ja)

Also Published As

Publication number Publication date
JPH08191064A (ja) 1996-07-23

Similar Documents

Publication Publication Date Title
JP3568537B2 (ja) マイクロエレクトロニクス構造体用電子ビーム加工膜
JP3515074B2 (ja) 低κ誘電性無機/有機ハイブリッドフィルム及びその製造方法
KR0135486B1 (ko) 반도체 장치 제조방법
US4885262A (en) Chemical modification of spin-on glass for improved performance in IC fabrication
US5840631A (en) Method of manufacturing semiconductor device
EP0323103B1 (en) Multilayer ceramics coatings from the ceramification of hydrogen silsesquioxane resin in the presence of ammonia
US6828258B2 (en) Method of forming an insulating film having SI-C, SI-O and SI-H bonds to cover wiringlines of a semiconductor device
CN101366103B (zh) 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
JPH09116011A (ja) 半導体装置およびその製造方法
JPS63144524A (ja) 多層セラミック低温形成方法
TW202012419A (zh) 矽化合物及使用其沉積膜的方法
US5906859A (en) Method for producing low dielectric coatings from hydrogen silsequioxane resin
TW200416937A (en) Semiconductor manufacturing device and the manufacturing method for the same
JP3519477B2 (ja) 半導体装置の製造方法
JP2004296476A (ja) 半導体装置の製造方法
JP3485425B2 (ja) 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置
JP3877472B2 (ja) 層間絶縁膜の形成方法
JPH0570119A (ja) 半導体装置の製造方法
JPH07335639A (ja) 半導体装置の製造方法
JPH05121572A (ja) 半導体装置の製造方法
JP2636715B2 (ja) 半導体装置の製造方法
JPH10313003A (ja) 酸化シリコン系誘電体膜の形成方法
JPH11111712A (ja) 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置
JPH08321499A (ja) 硅素化合物膜およびその形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040129

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees