JPH11111712A - 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 - Google Patents
低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置Info
- Publication number
- JPH11111712A JPH11111712A JP26854797A JP26854797A JPH11111712A JP H11111712 A JPH11111712 A JP H11111712A JP 26854797 A JP26854797 A JP 26854797A JP 26854797 A JP26854797 A JP 26854797A JP H11111712 A JPH11111712 A JP H11111712A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- dielectric constant
- silane compound
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 高速の半導体デバイスの実現に有利な低誘電
率絶縁膜を提供する。 【解決手段】 基板上に前駆物質のシラン化合物から化
学気相成長法によりトリフルオロメチルカルボシランの
膜を形成し、次いでこの膜を酸素雰囲気中で熱処理して
絶縁膜を形成する。
率絶縁膜を提供する。 【解決手段】 基板上に前駆物質のシラン化合物から化
学気相成長法によりトリフルオロメチルカルボシランの
膜を形成し、次いでこの膜を酸素雰囲気中で熱処理して
絶縁膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、低誘電率の絶縁膜
材料に関する。より詳しく言えば、本発明は、半導体集
積回路の多層配線において使用する低誘電率絶縁膜とそ
の形成方法、及びその低誘電率絶縁膜を用いた半導体装
置に関する。
材料に関する。より詳しく言えば、本発明は、半導体集
積回路の多層配線において使用する低誘電率絶縁膜とそ
の形成方法、及びその低誘電率絶縁膜を用いた半導体装
置に関する。
【０００２】
【従来の技術】半導体装置の絶縁層に用いられる絶縁材
料としては、従来から化学気相成長（ＣＶＤ）法による
作られる材料が使用されてきた。ＣＶＤ系材料で最も低
誘電率のＳｉＯ2 材料で、その誘電率は約４．０であっ
た。これより更に低誘電率のＣＶＤ膜として、近年Ｓｉ
ＯＦ系材料が広く検討されており、その誘電率は３．０
〜３．５である。一方、こうした無機系材料より比較的
低誘電率の材料として有機系高分子材料が知られてい
る。
料としては、従来から化学気相成長（ＣＶＤ）法による
作られる材料が使用されてきた。ＣＶＤ系材料で最も低
誘電率のＳｉＯ2 材料で、その誘電率は約４．０であっ
た。これより更に低誘電率のＣＶＤ膜として、近年Ｓｉ
ＯＦ系材料が広く検討されており、その誘電率は３．０
〜３．５である。一方、こうした無機系材料より比較的
低誘電率の材料として有機系高分子材料が知られてい
る。
【０００３】
【発明が解決しようとする課題】近年、低誘電率絶縁膜
を用いた高速デバイスが検討されている。デバイスの高
速化を実現するためには、配線抵抗の低下や、多層配線
構造の層間絶縁膜の低誘電率化等により、配線遅延を少
なくする必要がある。
を用いた高速デバイスが検討されている。デバイスの高
速化を実現するためには、配線抵抗の低下や、多層配線
構造の層間絶縁膜の低誘電率化等により、配線遅延を少
なくする必要がある。
【０００４】層間絶縁膜の低誘電率化により高速デバイ
スを実現しようとする場合、上述のようにＣＶＤ系材料
で最も誘電率の低いＳｉＯ2 で誘電率は約４．０であ
り、それより低誘電率のＣＶＤ材料のＳｉＯＦで３．０
〜３．５であるが、この材料には吸湿により次第に誘電
率が上昇してしまうという問題がある。それに対し、比
較的誘電率が低いとされている有機系高分子材料は、半
導体装置の製造工程でレジスト剥離などに利用されるＯ
2 プラズマ処理に対する耐性が低いという問題がある。
スを実現しようとする場合、上述のようにＣＶＤ系材料
で最も誘電率の低いＳｉＯ2 で誘電率は約４．０であ
り、それより低誘電率のＣＶＤ材料のＳｉＯＦで３．０
〜３．５であるが、この材料には吸湿により次第に誘電
率が上昇してしまうという問題がある。それに対し、比
較的誘電率が低いとされている有機系高分子材料は、半
導体装置の製造工程でレジスト剥離などに利用されるＯ
2 プラズマ処理に対する耐性が低いという問題がある。
【０００５】本発明の目的は、低誘電率を実現可能で、
且つ、半導体製造工程に用いられる熱処理工程で酸化、
分解を生じず、酵素プラズマ処理により酸化を受けるこ
とがなく、しかも吸湿による誘電率の上昇を生じない絶
縁膜とその形成方法を提供することにある。この方法に
より形成した低誘電率の絶縁膜を含む半導体装置を提供
することも、本発明の目的である。
且つ、半導体製造工程に用いられる熱処理工程で酸化、
分解を生じず、酵素プラズマ処理により酸化を受けるこ
とがなく、しかも吸湿による誘電率の上昇を生じない絶
縁膜とその形成方法を提供することにある。この方法に
より形成した低誘電率の絶縁膜を含む半導体装置を提供
することも、本発明の目的である。
【０００６】
【課題を解決するための手段】本発明の絶縁膜形成方法
は、基板上に前駆物質のシラン化合物から化学気相成長
法によりトリフルオロメチルカルボシランの膜を形成
し、次いでこの膜を酸素雰囲気中で熱処理して絶縁膜を
形成することを特徴とする。
は、基板上に前駆物質のシラン化合物から化学気相成長
法によりトリフルオロメチルカルボシランの膜を形成
し、次いでこの膜を酸素雰囲気中で熱処理して絶縁膜を
形成することを特徴とする。
【０００７】本発明の絶縁膜は、基板上に前駆物質のシ
ラン化合物から化学気相成長法により形成したトリフル
オロメチルカルボシランの膜を酸素雰囲気中で熱処理し
て得られた皮膜からなることを特徴とする。
ラン化合物から化学気相成長法により形成したトリフル
オロメチルカルボシランの膜を酸素雰囲気中で熱処理し
て得られた皮膜からなることを特徴とする。
【０００８】本発明の半導体装置は、配線層と絶縁層と
を積層して形成した多層配線構造を含む半導体装置であ
って、絶縁層が前駆物質のシラン化合物から化学気相成
長法により形成したトリフルオロメチルカルボシランの
膜を酸素雰囲気中で熱処理して得られた皮膜からなるこ
とを特徴とする。
を積層して形成した多層配線構造を含む半導体装置であ
って、絶縁層が前駆物質のシラン化合物から化学気相成
長法により形成したトリフルオロメチルカルボシランの
膜を酸素雰囲気中で熱処理して得られた皮膜からなるこ
とを特徴とする。
【０００９】
【発明の実施の形態】本発明においては、基板上に絶縁
膜を形成するが、この基板は半導体装置の配線層を形成
する前のものでもよく、あるいは少なくとも一つの配線
層が形成されているものでもよい。
膜を形成するが、この基板は半導体装置の配線層を形成
する前のものでもよく、あるいは少なくとも一つの配線
層が形成されているものでもよい。
【００１０】本発明における前駆物質のシラン化合物
は、化学気相成長（ＣＶＤ）法により下式
は、化学気相成長（ＣＶＤ）法により下式
【００１１】
【化７】
【００１２】（この式のＲは水素又は炭素原子数１〜６
の炭化水素基であり、ｎは正の整数である）で表される
トリフルオロメチルカルボシランを形成できるものであ
る。シラン化合物は、一般的に言えば下式
の炭化水素基であり、ｎは正の整数である）で表される
トリフルオロメチルカルボシランを形成できるものであ
る。シラン化合物は、一般的に言えば下式
【００１３】
【化８】
【００１４】（この式のＲは水素又は炭素原子数１〜６
の炭化水素基であるが、Ｒのうちの少なくとも一つは炭
化水素基であり、ｍは１又は２の整数である）で表され
る有機シラン化合物である。Ｒの炭化水素基は、好まし
くはアルキル基であり、より好ましくはメチル基であ
る。
の炭化水素基であるが、Ｒのうちの少なくとも一つは炭
化水素基であり、ｍは１又は２の整数である）で表され
る有機シラン化合物である。Ｒの炭化水素基は、好まし
くはアルキル基であり、より好ましくはメチル基であ
る。
【００１５】前駆物質のシラン化合物からトリフルオロ
メチルカルボシラン膜を形成するためのＣＶＤ法は、好
ましくはプラズマＣＶＤ法である。トリフルオロメチル
カルボシランの基板への堆積条件に特に制限はないが、
堆積したカルボシランの再気化によるとも考えられる基
板への堆積速度の低下を予防するため、基板温度を１０
０℃以下とするのが有利である。
メチルカルボシラン膜を形成するためのＣＶＤ法は、好
ましくはプラズマＣＶＤ法である。トリフルオロメチル
カルボシランの基板への堆積条件に特に制限はないが、
堆積したカルボシランの再気化によるとも考えられる基
板への堆積速度の低下を予防するため、基板温度を１０
０℃以下とするのが有利である。
【００１６】形成したトリフルオロメチルカルボシラン
膜は、次いで酸素雰囲気中での熱処理により最終的な絶
縁膜に変えられる。熱処理を行う酸素雰囲気は、水分を
含まないことが重要であり、水分を含んだ酸素雰囲気で
熱処理して得られた絶縁膜は特性が劣る。酸素雰囲気と
しては、完全に酸素置換した雰囲気はもちろん、乾燥さ
せて湿分を取り除いた空気なども利用することができ
る。
膜は、次いで酸素雰囲気中での熱処理により最終的な絶
縁膜に変えられる。熱処理を行う酸素雰囲気は、水分を
含まないことが重要であり、水分を含んだ酸素雰囲気で
熱処理して得られた絶縁膜は特性が劣る。酸素雰囲気と
しては、完全に酸素置換した雰囲気はもちろん、乾燥さ
せて湿分を取り除いた空気なども利用することができ
る。
【００１７】酸素雰囲気での熱処理は、３００℃以上の
温度で行うことができる。熱処理温度が４００℃に満た
ない場合には、形成した絶縁膜の厚みがその後の工程で
の加熱により減少することがあるので、４００℃以上で
熱処理するのが好ましい。熱処理は、一般に３０分程度
行えば十分である。
温度で行うことができる。熱処理温度が４００℃に満た
ない場合には、形成した絶縁膜の厚みがその後の工程で
の加熱により減少することがあるので、４００℃以上で
熱処理するのが好ましい。熱処理は、一般に３０分程度
行えば十分である。
【００１８】熱処理により得られた絶縁膜を構成してい
る物質の化学構造は、はっきりとは分かっていないが、
Ｘ線光電子分光法（ＸＰＳ）とフーリエ変換赤外分光法
（ＦＴ−ＩＲ）により、Ｃ−Ｆ結合、Ｓｉ−Ｏ結合の存
在が確認されていることから、例えば下式
る物質の化学構造は、はっきりとは分かっていないが、
Ｘ線光電子分光法（ＸＰＳ）とフーリエ変換赤外分光法
（ＦＴ−ＩＲ）により、Ｃ−Ｆ結合、Ｓｉ−Ｏ結合の存
在が確認されていることから、例えば下式
【００１９】
【化９】
【００２０】のような構造が考えられる（式中のｐは正
の整数）。
の整数）。
【００２１】このようなＳｉ（Ｏ）ＣＦ3 結合を有する
本発明の絶縁膜は、２．５〜２．６程度の低い誘電率を
示す。この絶縁膜は、パーフルオロ基（ＣＦ3 ）を有す
るため、半導体製造工程で使用される酸素プラズマ処理
に耐え得る材料であり、製造工程を通しても低誘電率を
保持する。また、この低誘電率絶縁膜は半導体製造工程
において熱分解及び酸化を受けない。更に、吸湿性が低
く、誘電率の経時変化を生じにくいために、初期の低誘
電率を維持できる。従って、本発明の低誘電率膜を絶縁
膜として含む半導体装置は、配線遅延の少ない高速デバ
イスを実現できる。
本発明の絶縁膜は、２．５〜２．６程度の低い誘電率を
示す。この絶縁膜は、パーフルオロ基（ＣＦ3 ）を有す
るため、半導体製造工程で使用される酸素プラズマ処理
に耐え得る材料であり、製造工程を通しても低誘電率を
保持する。また、この低誘電率絶縁膜は半導体製造工程
において熱分解及び酸化を受けない。更に、吸湿性が低
く、誘電率の経時変化を生じにくいために、初期の低誘
電率を維持できる。従って、本発明の低誘電率膜を絶縁
膜として含む半導体装置は、配線遅延の少ない高速デバ
イスを実現できる。
【００２２】
【実施例】次に、実施例により本発明を更に説明する
が、言うまでもなく本発明はこれらの実施例に限定され
るものではない。
が、言うまでもなく本発明はこれらの実施例に限定され
るものではない。
【００２３】〔実施例１〕平行平板型プラズマＣＶＤ装
置を用い、下記の条件でシリコン平板上に約０．５μｍ
厚の薄膜を形成した。
置を用い、下記の条件でシリコン平板上に約０．５μｍ
厚の薄膜を形成した。
【００２４】 印加電力 １３．５６ＭＨｚ／３００Ｗ 圧力 １．０Ｔｏｒｒ（１３３Ｐａ） 基板温度 １００℃ 電極間距離 ２５０ミル（６．３５ｍｍ） シランガス （ＣＨ3 ）3 ＳｉＣＦ3 ガス流量 ５０ｓｃｃｍ
【００２５】前駆物質のトリメチルトリフルオロメチル
シランはヘリウムで圧送し、流量をマスフローコントロ
ーラーで制御した。得られたトリフルオロメチルカルボ
シラン膜のＸＰＳデータとＦＴ−ＩＲデータをそれぞれ
図１と図２に示す。
シランはヘリウムで圧送し、流量をマスフローコントロ
ーラーで制御した。得られたトリフルオロメチルカルボ
シラン膜のＸＰＳデータとＦＴ−ＩＲデータをそれぞれ
図１と図２に示す。
【００２６】次に、酸素置換したチャンバー内でカルボ
シランの熱処理を、４００℃、３０分の条件で行った。
こうして得られた絶縁膜のＸＰＳデータとＦＴ−ＩＲデ
ータをそれぞれ図３と図４に示す。
シランの熱処理を、４００℃、３０分の条件で行った。
こうして得られた絶縁膜のＸＰＳデータとＦＴ−ＩＲデ
ータをそれぞれ図３と図４に示す。
【００２７】〔実施例２〕トリフルオロメチルカルボシ
ラン膜を堆積させる基板としてリンをドープしたシリコ
ン基板を用いたことを除いて、実施例１と同様に絶縁膜
を形成した。続いて、絶縁膜の上にＡｕを蒸着して上部
電極を形成した。この試料を用いたプローバによる容量
測定から絶縁膜の誘電率εを算出した結果、ε＝２．５
２（周波数１ＭＨｚ）であることが確認できた。
ラン膜を堆積させる基板としてリンをドープしたシリコ
ン基板を用いたことを除いて、実施例１と同様に絶縁膜
を形成した。続いて、絶縁膜の上にＡｕを蒸着して上部
電極を形成した。この試料を用いたプローバによる容量
測定から絶縁膜の誘電率εを算出した結果、ε＝２．５
２（周波数１ＭＨｚ）であることが確認できた。
【００２８】〔実施例３〕配線厚０．８μｍ、最小配線
幅０．５μｍのアルミニウム配線を施したシリコン基板
上に、実施例１と同様に絶縁膜を形成した。この絶縁膜
に対し、５００℃の熱処理を１０分間施し、続いて酸素
プラズマ処理を行ったところ、膜厚の減少もクラックの
発生もみられなかった。
幅０．５μｍのアルミニウム配線を施したシリコン基板
上に、実施例１と同様に絶縁膜を形成した。この絶縁膜
に対し、５００℃の熱処理を１０分間施し、続いて酸素
プラズマ処理を行ったところ、膜厚の減少もクラックの
発生もみられなかった。
【００２９】形成した絶縁膜を大気中に２週間放置し、
その間に絶縁膜の誘電率を測定した結果、図５に示した
ように全く誘電率の変化がみられなかった。昇温脱離ガ
ス分析による吸着水の測定でも、４００℃までの加熱で
吸着水の脱離は認められず、ＣＶＤで形成したＳｉＮｉ
膜と同等の吸着水であることが確認された。
その間に絶縁膜の誘電率を測定した結果、図５に示した
ように全く誘電率の変化がみられなかった。昇温脱離ガ
ス分析による吸着水の測定でも、４００℃までの加熱で
吸着水の脱離は認められず、ＣＶＤで形成したＳｉＮｉ
膜と同等の吸着水であることが確認された。
【００３０】〔実施例４〕平行平板型プラズマＣＶＤ装
置を用い、リンをドープしたシリコン基板上に下記の条
件で約０．５μｍ厚の薄膜を形成した。
置を用い、リンをドープしたシリコン基板上に下記の条
件で約０．５μｍ厚の薄膜を形成した。
【００３１】 印加電力 １３．５６ＭＨｚ／３００Ｗ 圧力 １．０Ｔｏｒｒ（１３３Ｐａ） 基板温度 ５０℃ 電極間距離 ２５０ミル（６．３５ｍｍ） シランガス （ＣＨ3 ）3 ＳｉＣＦ3 ガス流量 ３０ｓｃｃｍ
【００３２】前駆物質のトリメチルトリフルオロメチル
シランはヘリウムで圧送し、流量をマスフローコントロ
ーラーで制御した。
シランはヘリウムで圧送し、流量をマスフローコントロ
ーラーで制御した。
【００３３】次に、酸素置換したチャンバー内でカルボ
シランの熱処理を、３００℃、３０分の条件で行って、
絶縁膜を形成した。
シランの熱処理を、３００℃、３０分の条件で行って、
絶縁膜を形成した。
【００３４】続いて、この絶縁膜の上にＡｕを蒸着して
上部電極を形成した。この試料を用いたプローバによる
容量測定から絶縁膜の誘電率εを算出した結果、ε＝
２．５５（周波数１ＭＨｚ）であることが確認できた。
上部電極を形成した。この試料を用いたプローバによる
容量測定から絶縁膜の誘電率εを算出した結果、ε＝
２．５５（周波数１ＭＨｚ）であることが確認できた。
【００３５】〔実施例５〕配線厚０．８μｍ、最小配線
幅０．５μｍのアルミニウム配線を施したシリコン基板
上に、実施例４と同じ絶縁膜を形成した。この絶縁膜に
対し、５００℃の熱処理を行い、続いて酸素プラズマ処
理を行ったところ、膜厚の減少もクラックの発生もみら
れなかった。
幅０．５μｍのアルミニウム配線を施したシリコン基板
上に、実施例４と同じ絶縁膜を形成した。この絶縁膜に
対し、５００℃の熱処理を行い、続いて酸素プラズマ処
理を行ったところ、膜厚の減少もクラックの発生もみら
れなかった。
【００３６】更に、大気中に２週間放置し、その間に絶
縁膜の誘電率を測定した結果、図５に示したように全く
誘電率の変化がみられなかった。昇温脱離ガス分析によ
る吸着水の測定でも、４００℃までの加熱で吸着水の脱
離は認められなかった。
縁膜の誘電率を測定した結果、図５に示したように全く
誘電率の変化がみられなかった。昇温脱離ガス分析によ
る吸着水の測定でも、４００℃までの加熱で吸着水の脱
離は認められなかった。
【００３７】〔比較例〕平行平板型プラズマＣＶＤ装置
を用い、リンをドープしたシリコン基板上に以下の条件
で約０．５μｍ厚のＳｉＯＦ薄膜を形成した。
を用い、リンをドープしたシリコン基板上に以下の条件
で約０．５μｍ厚のＳｉＯＦ薄膜を形成した。
【００３８】
【００３９】得られた薄膜上にＡｕを蒸着して上部電極
を形成した試料について、プローバによる容量測定から
絶縁膜の誘電率εを算出した結果、ε＝３．３３（周波
数１ＭＨｚ）であった。
を形成した試料について、プローバによる容量測定から
絶縁膜の誘電率εを算出した結果、ε＝３．３３（周波
数１ＭＨｚ）であった。
【００４０】次に、配線厚０．８μｍ、最小配線幅０．
５μｍのアルミニウム配線を施した基板上に上記と同じ
絶縁膜を形成し、５００℃の熱処理と、続いて酸素プラ
ズマ処理を行ったところ、膜厚の減少とクラックの発生
は認められなかった。しかし、大気中に２週間放置し、
その間に誘電率を測定した結果、図５に示したように誘
電率は初期の値の３．３３から４．２０まで上昇した。
また、昇温脱離ガス分析では、実施例３及び５と比べて
吸着水量が約一桁増えていることが確認された。
５μｍのアルミニウム配線を施した基板上に上記と同じ
絶縁膜を形成し、５００℃の熱処理と、続いて酸素プラ
ズマ処理を行ったところ、膜厚の減少とクラックの発生
は認められなかった。しかし、大気中に２週間放置し、
その間に誘電率を測定した結果、図５に示したように誘
電率は初期の値の３．３３から４．２０まで上昇した。
また、昇温脱離ガス分析では、実施例３及び５と比べて
吸着水量が約一桁増えていることが確認された。
【００４１】
【発明の効果】以上から明らかなように、本発明によれ
ば低誘電率を有する絶縁膜の利用が可能となる。従っ
て、高速デバイスを実現するとともに信頼性の高い半導
体集積回路及びび回路基板を提供することができる。
ば低誘電率を有する絶縁膜の利用が可能となる。従っ
て、高速デバイスを実現するとともに信頼性の高い半導
体集積回路及びび回路基板を提供することができる。
【図１】実施例１のトリフルオロメチルカルボシラン膜
のＸＰＳデータを示すグラフである。
のＸＰＳデータを示すグラフである。
【図２】実施例１のトリフルオロメチルカルボシラン膜
のＦＴ−ＩＲデータを示すグラフである。
のＦＴ−ＩＲデータを示すグラフである。
【図３】実施例１の絶縁膜のＸＰＳデータを示すグラフ
である。
である。
【図４】実施例１の絶縁膜のＦＴ−ＩＲデータを示すグ
ラフである。
ラフである。
【図５】絶縁膜の誘電率の経時変化を示すグラフであ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中田 義弘 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 片山 倫子 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (12)
- 【請求項１】 基板上に前駆物質のシラン化合物から化
学気相成長法によりトリフルオロメチルカルボシランの
膜を形成し、次いでこの膜を酸素雰囲気中で熱処理して
絶縁膜を形成することを特徴とする絶縁膜形成方法。 - 【請求項２】 前記シラン化合物が下式 【化１】 （この式のＲは水素又は炭素原子数１〜６の炭化水素基
であるが、Ｒのうちの少なくとも一つは炭化水素基であ
り、ｍは１又は２の整数である）で表される有機シラン
化合物である、請求項１記載の方法。 - 【請求項３】 前記トリフルオロメチルカルボシランが
下式 【化２】 （この式のＲは水素又は炭素原子数１〜６の炭化水素基
であり、ｎは正の整数である）で表される、請求項１記
載の方法。 - 【請求項４】 前記化学気相成長法がプラズマ化学気相
成長法である、請求項１から３までのいずれか一つに記
載の方法。 - 【請求項５】 前記トリフルオロメチルカルボシラン膜
の形成時に前記基板の温度を１００℃以下とする、請求
項１から４までのいずれか一つに記載の方法。 - 【請求項６】 前記熱処理を３００℃以上の温度で行
う、請求項１から５までのいずれか一つに記載の方法。 - 【請求項７】 基板上に前駆物質のシラン化合物から化
学気相成長法により形成したトリフルオロメチルカルボ
シランの膜を酸素雰囲気中で熱処理して得られた皮膜か
らなることを特徴とする絶縁膜。 - 【請求項８】 前記シラン化合物が下式 【化３】 （この式のＲは水素又は炭素原子数１〜６の炭化水素基
であるが、Ｒのうちの少なくとも一つは炭化水素基であ
り、ｍは１又は２の整数である）で表される有機シラン
化合物である、請求項７記載の絶縁膜。 - 【請求項９】 前記トリフルオロメチルカルボシランが
下式 【化４】 （この式のＲは水素又は炭素原子数１〜６の炭化水素基
であり、ｎは正の整数である）で表される、請求項７記
載の絶縁膜。 - 【請求項１０】 配線層と絶縁層とを積層して形成した
多層配線構造を含む半導体装置であって、絶縁層が前駆
物質のシラン化合物から化学気相成長法により形成した
トリフルオロメチルカルボシランの膜を酸素雰囲気中で
熱処理して得られた皮膜からなることを特徴とする半導
体装置。 - 【請求項１１】 前記シラン化合物が下式 【化５】 （この式のＲは水素又は炭素原子数１〜６の炭化水素基
であるが、Ｒのうちの少なくとも一つは炭化水素基であ
り、ｍは１又は２の整数である）で表される有機シラン
化合物である、請求項１０記載の半導体装置。 - 【請求項１２】 前記トリフルオロメチルカルボシラン
が下式 【化６】 （この式のＲは水素又は炭素原子数１〜６の炭化水素基
であり、ｎは正の整数である）で表される、請求項１０
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26854797A JPH11111712A (ja) | 1997-10-01 | 1997-10-01 | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26854797A JPH11111712A (ja) | 1997-10-01 | 1997-10-01 | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111712A true JPH11111712A (ja) | 1999-04-23 |
Family
ID=17460056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26854797A Withdrawn JPH11111712A (ja) | 1997-10-01 | 1997-10-01 | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111712A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267315A (ja) * | 1999-12-23 | 2001-09-28 | Applied Materials Inc | 高密度プラズマリアクタにおける窒化ケイ素のインサイチュ（ｉｎｓｉｔｕ）堆積及び集積化 |
| US6583048B2 (en) | 2001-01-17 | 2003-06-24 | Air Products And Chemicals, Inc. | Organosilicon precursors for interlayer dielectric films with low dielectric constants |
| WO2003098672A1 (en) * | 2002-05-17 | 2003-11-27 | Samsung Electronics Co., Ltd. | Deposition method of insulating layers having low dielectric constant of semiconductor device |
| US6716770B2 (en) | 2001-05-23 | 2004-04-06 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
| US7074489B2 (en) | 2001-05-23 | 2006-07-11 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
| JP2012109511A (ja) * | 2010-11-17 | 2012-06-07 | Nanmat Technology Co Ltd | 低誘電材料及びその薄膜の製造方法 |
-
1997
- 1997-10-01 JP JP26854797A patent/JPH11111712A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267315A (ja) * | 1999-12-23 | 2001-09-28 | Applied Materials Inc | 高密度プラズマリアクタにおける窒化ケイ素のインサイチュ（ｉｎｓｉｔｕ）堆積及び集積化 |
| US6583048B2 (en) | 2001-01-17 | 2003-06-24 | Air Products And Chemicals, Inc. | Organosilicon precursors for interlayer dielectric films with low dielectric constants |
| US6716770B2 (en) | 2001-05-23 | 2004-04-06 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
| US7074489B2 (en) | 2001-05-23 | 2006-07-11 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
| WO2003098672A1 (en) * | 2002-05-17 | 2003-11-27 | Samsung Electronics Co., Ltd. | Deposition method of insulating layers having low dielectric constant of semiconductor device |
| CN1319125C (zh) * | 2002-05-17 | 2007-05-30 | 三星电子株式会社 | 半导体装置的具有低介电常数的绝缘层的淀积方法 |
| EP1918415A1 (en) | 2002-12-12 | 2008-05-07 | Air Products and Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
| JP2012109511A (ja) * | 2010-11-17 | 2012-06-07 | Nanmat Technology Co Ltd | 低誘電材料及びその薄膜の製造方法 |
| TWI448576B (zh) * | 2010-11-17 | 2014-08-11 | Nanmat Technology Co Ltd | 低介電材料及其薄膜之製備方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6602802B2 (en) | Method of forming a porous film on a substrate | |
| EP1207217B1 (en) | Method of forming an interlayer insulating film | |
| KR20010053433A (ko) | 나노 다공성 실리카의 증착방법 | |
| JP2012009899A (ja) | 誘電体膜の材料特性を高めるための活性化学的方法 | |
| US6399210B1 (en) | Alkoxyhydridosiloxane resins | |
| JPH10284486A (ja) | 層間絶縁膜の形成方法 | |
| US5906859A (en) | Method for producing low dielectric coatings from hydrogen silsequioxane resin | |
| CN101053070A (zh) | 由铝硅酸盐前体形成的低k值介电层 | |
| JPH11111712A (ja) | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 | |
| KR101029575B1 (ko) | 절연막의 데미지(ｄａｍａｇｅ) 회복 방법 | |
| JP2004296476A (ja) | 半導体装置の製造方法 | |
| JPH0950993A (ja) | 絶縁膜形成方法と半導体装置 | |
| JP2005513777A (ja) | 多官能性カルボシランを用いる誘電性層の製造方法 | |
| JPH10150036A (ja) | 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置 | |
| US7646101B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3877472B2 (ja) | 層間絶縁膜の形成方法 | |
| Loboda et al. | Deposition of low-K dielectric films using trimethylsilane | |
| JPH11105186A (ja) | 低誘電率シリカ質膜 | |
| US20010051228A1 (en) | Method of forming interlayer insulating film | |
| JP2004111688A (ja) | 半導体装置および半導体装置の製造方法 | |
| EP1460685A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3538159B2 (ja) | 層間絶縁膜の形成方法 | |
| JP3260352B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH08167650A (ja) | 絶縁膜構造およびその製造方法 | |
| JPH08321499A (ja) | 硅素化合物膜およびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |